TW444383B - NAND-Type nonvolatile memory device, manufacturing method thereof and driving method thereof - Google Patents

NAND-Type nonvolatile memory device, manufacturing method thereof and driving method thereof Download PDF

Info

Publication number
TW444383B
TW444383B TW086103869A TW86103869A TW444383B TW 444383 B TW444383 B TW 444383B TW 086103869 A TW086103869 A TW 086103869A TW 86103869 A TW86103869 A TW 86103869A TW 444383 B TW444383 B TW 444383B
Authority
TW
Taiwan
Prior art keywords
memory
group
source
gate
patent application
Prior art date
Application number
TW086103869A
Other languages
English (en)
Inventor
Kyong-Moo Mang
Jung-Dal Choi
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Application granted granted Critical
Publication of TW444383B publication Critical patent/TW444383B/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/10—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the top-view layout
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND

Description

4 4 4 3 8 3 A7 _ . B7 五、發明説明（1 ) (讀先閲讀背面之注意事項再填寫本頁) 本發明係關於一種非依電性（nonvo]atile)記憶體元件 ，該元件之製造方法以及其黑動方法，且尤其是，關於一 種非依電性（nonvolatile)記憶逋，其中不需增加記憶胞大小 而增加記憶胞之耦合比，因而提昇該元件的操作速度，並 且關於該元件的製造和驅動方法。 在一種NOR型電氣式消除規劃唯讀記憶體（EEPr〇m) 中，兩組相對記憶胞共同一個位元線接點和一組記憶源線 ’並且在一列中的各個記憶胞被連接到一條位元線。 因此’不容易高度地整合NOR型構造，但是由於它的 高記憶胞電流而可能有高速操作。 同時，在NAND型構造中，兩組記憶胞串共用一個位 元線接點和一條記憶源線。此處，在一組記憶胞串中，多 數個串接的記憶胞電晶體被連接到該位元線◊因此，該 NAND型構造可容易地得到高度整合，但是因為低的記憶 胞電流而比NOR型構造慢。因此，由於NAND型記憶胞比 NOR型記憶胞可以有較高的整合，所以最好採用NAND型 記憶體元件而增大記憶體元件之容量。 經濟部智慧財產局員工消費合作社印製 接著將參看附圖說明一組記憶_構造以及NAND型 EEPROM之基本操作。 第1圖是展示一種典型的NAND型非依電性 (nonvolatile)記憶體元件中一组記憶串的佈局平面圖，並且 第2圖是第1圖之等效電路圈。 參看第1和2圖，NAND型非依電性（nonvolatile)記憶體 元件之各記憶串是利用串接地依序連接X宽度和y長度之區 本紙張尺及適用中國國家橾準（CNS)A4说格（21〇Χ297公釐） 4 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明説明（2) 域内一組記憶串選擇電晶體s 1，多數個記憶胞電晶體c 1， …· ’ Cn以及一組記憶源選擇電晶趙S2於位元線b/l和記憶 源線S/L之間而被形成。 第3人圖是用以形成非依電性0〇1^〇1&11丨幻記憶體元件 之各記憶串之一組記憶胞電晶體的平面圖並且第3B圖是 沿第3A圖的線段Ι-Γ之截面圈= 在第3A圖中，參考號碼26指示用以形成作用區域之一 種光罩圖案’參考號碼24指示用以形成—組控制問極之一 種光罩圖案’並且參考號碼22指示用以形成一蛆浮動閘極 之一種光罩圖案。 參看第3B圖，在儲存資訊之記憶串（參看第1圖）的第i 圖各記憶胞電晶體Cl，…，Cn包含一組浮動閘極32，一組 控制閘極34以及一組N型源極/汲極36，它們是依序地被澱 積於一組P型半導體基片30，而有一甲間介電層塞入於其 間。 具有上述構造的NAND型非依電性（n〇nv〇]atile)記憶 體元件之規劃，消除和讀取操作將在下面說明。 NAND-型非依電性（nonvolatile)記憶體是利用將記憔 胞電晶體之通道區域的電荷以隧道通至其浮動閘而加以規 劃，因而儲存資訊。 例如，在資訊被儲存在第一記憶胞電晶體c丨之情況中 ,Vcc施加於一組記憶串選擇電晶體S1之閘極，因而導通 記憶串選擇電晶體S1，並且ον施加於記憶源選擇電晶體 之閉極，因而關閉記憶源選擇電晶體。接著，一組預定規 本紙張尺度關t國國家縣i CNS i A峨格nzi0x29'i>f 1 --------- I I n 种衣 . 訂 I κ (請先閲讀背面之注意事項再填寫本頁) ^443 83 at B7 經濟部智逄財產局員工消費合作社印製 五、發明説明（3 ) 劃電壓Vpgm施加於第3B圖之第一記憶胞電晶體C1之控制 閘極34 *因而產生隧道。因此，第3B圖之基片30上面通道 區域的電荷移動至第3B圖之浮動閘極32，因而改變第一記 憶胞電晶體C1之臨限電壓Vth。 同時，在讀取操作中，記憶胞之開啟或關閉狀態被決 定。 例如，在讀取被儲存在第一記憶胞電晶體C1之資訊的 情況中，位元線B/L是以一組預定電壓1〜Vcc加以預先充 電。捿著Vcc施加於記憶串選擇電晶體S1，記憶源選擇電 晶體S2以及未被選擇的記憶胞電晶體C2，...，Cn之各控制 閘極，因而導通該等電晶體。在儲存資訊的”1”狀態的臨限 電壓和不儲存資訊的狀態的臨限電壓之間的OV施加於 被選擇的第一記愧胞電晶體C1控制閘極。因此，當第一記 億胞電晶體C1導通時，並且至記憶源線S/L之位元線B/L的 電流被感應時，第一記憶胞電晶體C1之狀態被決定為”1 ’， 。但是，當第一記憶胞電晶體C1關閉時，並且至記憶源線 S/L之位元線B/L的電流未被感應時，第一記憶胞電晶體c! 之狀態被決定為”0”。 消除操作是利用將浮動閘極的電荷以隧道通至基片 之通道區域而達成，因而消除儲存在記憶胞的資訊。 例如’在消除儲存在第一記憶胞電晶體C1之資訊的情 況中，位元線B/L，記憶源線S/L，記憶串選擇電晶體si以 及記憶源選擇電晶體s 2是在一種浮動狀態。〇 V施加於一組 被選擇的區域之所有字組線。進一步地，一組消除電壓 (請先閲讀背面之注意事項再填寫本頁) 訂 气丨 本紙張尺度適用中國®家橾準（CNS )八4*^ ( 2I0X297公釐） 6 經濟部智慧財產局MK工消費合作社印製 A7 87 五、發明説明（4)
Verase施加於第3B圖之基片30，因而產生從第3B圖之浮動 閘極32至第3B圖之基片30的隧道。因此，第3B圖浮動閘極 32之電荷移動到第3B圖之基片30，因而改變臨限電壓。 在上面非依電性（nonvolatile)記憶體元件之操作中，為 了利用F-N隧道規劃或消除，需要一組大約2〇 V之高電壓。 為了供應一組用以規劃或消除之高電壓，需要一組電荷抽 取電路，它使得晶片尺寸和功率消耗增加。因此，為了整 合一組非依電性（nonvolatile)記憶體元件，需要提升消除和 規劃的效率，以便因此降低Vpgm和Verase。此處，為了增 強元件的操件特性而不降低非依電性（nonvo丨atUe)記憶體 元件之可靠性，沉積在控制閘極和浮動閘極之間的中間介 電層之電容必須增加，並且規劃/消除電壓必須降低。 中間介電層之電容是利用減少中間介電層厚度或者 增加控制閘極和浮動閘極之間的接觸區域而減少。此處， 利用減少中間介電層厚度之方法，使得當規劃和消除時非 依電性（nonvolatile)記憶體元件之資料保持性被惡化並且 中間介電層之絕緣性被破壞，並且該程序不易進行。但是 在最近，一種增加控制閘極和浮動閘極之間的接觸區的方 法已被採納。 第4圖是展示一種習見的NAND型非依電性 (nonvolatile)記憶體元件之佈線的平面圖，它揭示於 技術，Dlg. 1994年，第61-64頁。此處，用以得到高度整合 以及提升的中間介電層電容之一種方法被提出。 參考號瑪4〇指示用以形成一作用區域夕 埤炙—種光罩·圖 衣纸張尺度適&“國家椹率（CNS i ( :1GX2«)7公教） ~~--一. ---------¾--------tr------.^ (請先閱讀背面之注意事項再填寫本頁) 4443 83 B7 經濟部智慧財產局員工消費合作社印製 五、發明説明（5 ) 案，參考號碼42指示用以形成一組浮動閘極之一種光罩圖 案，參考號碼44指示用以形成一組控制閘極之一種光罩圖 案，並且參考號碼46指示用以形成一組位元線接點之一種 光罩圖案。 用以形成浮動閘極之光罩圖案42完全地和用以形成 作用區域之光罩圖案40重合。亦即，浮動閘極是自我對齊 於作用區域，那導致高度整合。 第5圖是沿著第4圊之線段ΙΙ-ΙΓ的一種載面圖，其令， 參考號碼50指示一種半導體基片，參考號碼52指示一種浮 動閘極，參考號鴿54指示一種申間介電層，參考號碼％指 示一種控制閘極，並且參考號碼58指示一種隔離膜。 在上述非依電性（nonvo丨atile)記憶趙元件中，在浮動閘 極52和控制閘極56之間的中間介電層54之面積只由記憶胞 電晶體作用區域之寬度所決定。而且，浮動閘極未被形成 於隔離膜58上面。因此，中間介電層之電容被降低，因而 需要一組高電壓供規劃和消除β 為了解決上述問題，第5圖浮動閘極52之厚度被增加 ’並且形成於浮動閘極之側壁上之第5圖中間介電層54之厚 度被增加。但是’當第5圖之控制閘56、中間介電層、以及 浮動閘極是在第一組記憶體元件之字組線成型的下一個程 序中被成型時，一組厚的中間介電層是被形成於厚浮動閘 極之側壁上。因此，不容易蝕刻一組記憶胞電晶體之源極/ 汲極區域的浮動閘極。 因此，本發明之第一目的在提供一種具有增加記憶胞 本紙張尺歧财家鮮（CNS ) Α搬g· ( 21GX加公釐_) " ---------^.------訂--------^ (请先閲讀背面之注意事項再填寫本頁) 經濟部智葸財產局肖工消費合作社印製 A7 __B7 五、發明説明（6 ) 耦合比並且減少規劃/消除電壓之構造的NAND型非依電 性記憶體元件。 本發明之第二目的在提供一種該N AND型非依電性 (nonvolatile)記憶體元件之製造方法。 本發明之第三目的在提供一種適當地進行該NAND型 非依電性（nonvolatile)記憶體元件之正確操作的驅動方法。 為了達成本發明之上述目的，提供一組非依電性 (nonvolatile)記憶體元件，其包含有： 形成於一基片上之一組随道氧化物； 形成於該隧道氧化物上之一組浮動閘極； 形成於該浮動閘極上之一組控制閘極； 形成於該浮動閘極和該控制閘極上之一中間隔離層； 形成於該基片内随道氧化物之下被一組通道區域所 分隔的一組源極/汲極區域； 覆蓋該控制閘極、該浮動閘極以及該源極/汲極區域而 具有預定厚度之一組第一隔離層；以及 形成於第一隔離層上之一組規劃輔助板。 最好是，在控制閘極之該第一隔離層的厚度是大於形 成於該源極/汲極之第一隔離層以及該浮動閘極之側壁的 厚度。而且，最好是，該規劃輔助板是由選擇自多晶矽和 多晶矽化物族群之一所組成。 為達成第一目的，提供具有二維配置的記憶串區域之 一紙非依電性（nonvolatile)記憶體元件，其中各個記憶串區 塊具有配置在相同方向的多數個記憶_並且該記憶串具有 表紙浪尺度適用中國国家標象（CNS ) Λ4規格（2丨0κ297公釐） ---------Μ衣------，訂------^ (請先閱讀背面之注意事項再填寫本頁) #443 83 A7 B7 五 經濟部智慧財產局員工消費合作社印製 發明説明（ 一組記憶串選擇電晶體、多數個記憶胞電晶體，以及一組 記憶源選擇電晶體，它們是争接於一組位元線接點和一條 記憶源線之間’該非依電性（nonvolatile)記憶體元件包含有 用以連接該等記憶串選擇電晶體之閘極之一組記德 串選擇線； 用以水平地連接該等記憶胞電晶體之控制閘極之多 數條字組線； 用以連接該記憶源選擇電晶艘之閘極之一組記憶源 選擇線；以及 . 形成於該記憶胞電晶艘之源、極/没極上面、浮動閘極之 側壁上面以及控制閘極上面和其側壁上面的一組規劃輔助 板（PA板）’該PA板被具有一預定厚度的一組第一隔離膜所 分’該P A板形成在多數條字組線之一單元内的一獨立區塊 〇 而且’為達成本發明之第一目的，提供具有二維配置 的記憶串區域之一組非依電性（nonv〇latile)記憶體元件，其 中各個記憶串區塊具有配置在相同方向的多數個記憶孝並 且該記憶$具有一組記憶串選擇電晶體、多數個記憶胞電 晶體、以及一組記憶源選擇電晶體，它們是串接於一組位 元線接點和一條記憶源線之間，該非依電性（n〇nv〇latUe) 記憶體元件包含有： 用以連接該等記憶串選擇電晶體之閘極之一組記憶 串選擇線： 本紙乐尺度適用中國國家橾準（CNS ) A4規格（210X297公董} ----------I I -- (H —1 I 1^1 1^1 --eJ {請先閲讀背面之注意事項再填寫本頁) 10 五 經濟部智慧財產局員工消費合作社印製 A7 ^----_____ B7 發明説明（s) 用以水平地連接該等記憶胞電晶體之控制閘極之多 數條字組線； 用以連接該記憶源選擇電晶體之閘極之一組記憶源 選擇線；以及 形成於該記憶_選擇電晶體、該記憶源選擇電晶體以 及。玄等記憶胞電晶體之各源極/汲極上面並且在一組閘極 的上方部分和側壁上面的—组規劃輔助板板），該p A板 被具有一預定厚度的一組第一隔離膜所分隔，該P A板形成 在多數條字組線之一單元内的—獨立區塊。 為達成本發明之第二目的，提供具有乒維配置的記憶 串區塊之一組非依電性（nonvolatile)記憶體元件的製造方 法’其中各個記憶串區塊具有配置在相同方向的多數個記 憶串並且該記憶串具有一組記憶串選擇電晶體、多數個記 憶胞電晶體、以及一組記憶源選擇電晶體，它們是串接於 組位元線接點和一條記憶源線之間，包含的步驟有： a) 在第一傳導型之一組半導體基片上依序地形成第二 和第一傳導型井區； b) 在該半導趙基片上面形成一組隔離膜； c) 在該半導體基片上面形成一組閘極隔離膜； d) 在該閘極隔離膜上面形成一組浮動閘極以及利用一 組中間介電層而與該浮動閘極隔離的一組控制閘極； e) 在該半導體基月上面形成一組源極/汲極； 0在該半導體基片上面之整個表面上形成一組第一隔 離膜；以及 私紙掁尺度適用中國國家樓箪：CNS ) Λ4規格:：2!0.<29。公釐 I . * 批衣 " I 訂 . 線 f請先閱請背面之注意事項再填寫本頁) 11 4 44 3 8 3 A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明説明（9 ) g)在一組第一隔離膜被形成並且成型的一組半導體基 片之整個表面上沉積導電材料，以便形成一組規劃辅助板 (PA板）。 而且’為達成本發明之第二目的，提供具有二維配置 的記憶串區塊之一組非依電性（nonvolatile)記憶趙元件的 製造方法，其中各記憶串區域具有配置在相同方向的多數 個記憶串並且該記愧串具有一組記憶串選擇電晶鱧、多數 個記憶胞電晶體、以及一组記憶源選擇電晶體，它們是串 接於一組位元線接點和一條記憶源線之間，包含的步驟有 巍 a) 在第一傳導型之一組半導體基片上依序地形成第二 和第一傳導型井區； b) 在該半導艘基片上面形成一組隔離膜； c) 在該半導體基片上面形成一組閘極隔離膜； d) 在該閘極隔離膜上面形成一組浮動閘極以及利用一 組中間介電層而與該浮動閘極隔離的一組控制閘極； e) 佈植低濃度的雜質進入半導體基片，而形成低濃度 的一組源極/汲極； f) 在浮動閘極、中間介電層和控制閘極之側壁上形成 隔離片形狀的一組第一隔離膜； g) 佈植高濃度的雜質離子進入半導體基片，而形成高 濃度的一組源極/汲極； h) 在半導體基片之整個表面上形成一组第二隔離膜； 以及 n —i n ------- I n _ I— I ( I - 丁 —一 I M...气 •ri Λ (請先閎讀背面之注意事項再填寫本頁) 本纸張尺度適用中國國家揉準（CNS) Α4规格{ 210X297公嫠） 12 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明説明（10 ) i)在該第二隔離膜被形成並且成型的半導體基片之整 個表面上沉積導電材料，以便形成一組規劃輔助板。 為達成本發明之第三目的，提供一組非依電性 (nonvolatile)記憶體元件的驅動方法，該非依電性 (nonvolatile)記憶體元件包含有：多數個記憶串，其中具有 一組s己憶_選擇電晶體、多數個記憶胞電晶體、以及一組 記憶源選擇電晶體串捿於一袓位元接點和 一條記憶源線之 間，用以連接各記憶串之記憶串選擇電晶體的閘極之一組 記憶_選擇線；用以水平地連接形成各記憶_之記憶胞電 晶體之控制閘極的多數條字組線；用以連接該記憶串之記 憶源選擇電晶體閘極之一級記憶源選擇線；以及形成在源 極/汲極上面，在記憶胞電晶體之浮動閘極側壁上面，在其 控制閘極上面以及在其控制閘極側壁上面的規劃輔助板 (PA板）’該PA板被具有一預定厚度的_組第一隔離膜所分 隔，該PA板形成在多數條字組線之一單元内的一獨立區塊 ，該驅動方法包含有， 當規劃操作時，施加如同被選擇字組線的電壓至該規 劃輔助板。 而且，為達成本發明之第三目的，提供一組非依電性 (n〇nV〇latlle)記憶體元件的驅動方法，該非依電性 (_V〇Iatile)記憶艘元件包含有：多數個記憶串，其中且有 -組記憶串選擇電晶體' 多數個記憶胞電晶體、以及一組 記憶源選擇電晶體串接於—組位元線接點和一條記憶源體 線之間，用以連接各記憶串之記憶牟選擇電晶體的開極之 "^紙^^度適用中國國私標逢^^^丨入或規格^:丨❶乂巧了公缝―)~~ ------------ ------I--裝------1T------線 (請先閱讀背面之注意事項再填寫本頁) 13 經濟部智慧財產局MK工消費合作社印製 A7 B7 五、發明説明（11 ) 一組記憶串選擇線；用以水平地連接形成各記憶串之記憶 胞電晶體之控制閘極的多數條字組線；用以連接該記憶串 之記憶源選擇電晶體閘極之一組記憶源選擇線；以及在記 憶串選擇電晶體、記憶胞電晶體以及記憶源選擇電晶體之 源極/汲極上面、在閘極的側壁上面以及閘極上面被具有一 預定厚度的一組第一隔離膜所分隔，並且具有形成在多數 條字組線之一單元内的一獨立區塊之一組規劃輔助板的二 維配置記憶串區塊，該駆動方法包含有， 當規劃操作時，施加如同被選擇字組線的電壓至該規 劃辅助板* * 依據本發明，能夠影響元件規劃/消除操作的記憶胞耦 合比被提昇，因而明顯地降低規劃/消除電壓。而且，一種 平坦的記憶胞構造使得程序簡單並且具有相對大線路/空 間的規劃輔助板使得微影触刻（photolithography)容易》 而且，在一組記憶胞電晶體，一組記憶串選擇電晶體 以及一組記憶源選擇電晶體之規劃輔助情況中，在選擇電 晶體和字組線之間的級差可被減少而使得下面的程序方便 ，並且可避免傳導殘餘量產生而使得元件的電氣特性被增 強。 本發明之上述目的和優點將可從參看附圖之較佳實 施例的詳細說明而更明白’其中： .、------·· · 第1圖是展示一組NAND型非依電性（nonvolati丨e)記憶 艘元件之一組記憶串之佈局的平面圖； 第2圖是第1圖之等效電路圖； 本纸張尺度適用中國國家揉準（CNS > A4規格（210x297公釐） I H ~Γ 訂 (請先閱讀背面之注意事項再填寫本頁) 14 經濟部智慧財凌局員工消費合作社印製 A7 B7 五、發明説明（12 ) 第3人圖是第1圖所示非依電性（11〇1^〇1&川6)記憶體元 件之一組記憶胞電晶體的平面圖； 第3B圖是沿著第3A圖之線段ι_ι，所取的截面圖； 第4圖是展示一種習見非依電性（n〇nv〇iatii幻記憶體元 件之佈局的平面圖； 第5圊是沿著第4圖之線段n-^’所取的截面圖； 第6圊是用以製造依據本發明之第一和第二實施例的 —組非依電性（nonvolatile)記憶體元件的平面圖； 第7圖是第6圖之等效電路圖； 第8A和8B圖是依據本發明之第一實施例的一組非依 電性（nonvolatile)記憶體元件的戴面圖； 第9A和9B圖是依據本發明之第二實施例的一組非依 電性（nonvolatile)記憶體元件的載面圖； 第10A至12B圖是用以展示依據本發明之第一實施例 的非依電性（nonvolatile)記憶體元件的製造方法之截面圖； 第13 A至14B圖是用以展示依據本發明之第二實施例 的非依電性（n on volatile)記憶趙元件的製造方法之截面圖； 第15圖是用以展示依據本發明之第三和第四實施例 的非依電性（nonvolatile)記憶體元件的製造方法之戴面囷； 第16 A和16B圖是屐示依據本發明之第三實施例的非 依電性（nonvolatile)記憶體元件的裁面圖； 第1 7A和17B圖是展示依據本發明之第四實施例的非 依電性（nonvolatile)記憶體元件的截面圖； 第1SA至18C圖是展示依據本發明之非依電性 本紙張尺度適用中國國家標準,:CNS ) A4规格i 210 X 2叼公釐） ---------壯衣------1T------線 ί請先聞讀背面之注意事項再填寫本頁j 15 d443 8 3 A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明説明（13 ) (nonvolatile)記憶體元件的操作電壓和記憶胞電流的圖形 :以及 第19圖展示依據本發明之非依電性（nonv〇iatiie)記憶 體元件與習見方法者比較之操作情況的圖表。 參看第6圖，由垂直長條型所形成的區域指示用以定 義將形成元件的作用區域之一種光罩圖案PI，由垂直長條 型所形成並且與光革圖案P1重疊的區域指示用以形成一組 位元線之一種光罩圖案P2，由水平長條型所形成的區域指 示用以形成一組浮動閘極之一種光革圖案P4，’’X”所示之 區域指示用以形成一組位元線接點之一種先罩圖案p5，並 且參考文字P6指示用以形成一組規刻辅助板（pa板）之一種 光罩圖案》 一级矩形規劃輔助板（PA板）被配置在記憶串選擇電晶 體S1和S2以及記憶源選擇電晶體S Γ和S2 ’之間的一組記憶 胞電晶體上面’該規劃輔助板（PA板）形成多數條字組線單 元之一組區域。該PA板形成時，從形成各區域之多數個記 憶串在字組線方向延伸，並且在位元線方向由各區塊之單 元加以定義。 在第7圖中，一組記憶胞是由在相同方向二維配置的 多數個記憶串60和70所形成。 在各記憶串60和70中，記憶串選擇電晶體S1和S1，，多 數個記憶胞電晶體C1，......，Cn和C1’......，Cn，，以及記 憶源選擇電晶體S2和S2 ’是_接於位元線B/L1和B/L2以及 一組記憶源線S/L之間。 ----------裝-----Ί訂------線 (請先閲讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家梯準（CNS ) A4规格（210X297公釐） 16 A7 B7 五、發明説明（14 記憶串選擇電晶體S1和S1，之閘極是被一組記憶串選 擇線SSL1所連接^記憶胞電晶體C1，......，Cn和C1，...... ’ Cn’之控制閘極是分別地被多數條字組線W/Li，......， W/Ln所連接《記憶源選擇電晶體幻和“，之閘極是被一組 記憶源選擇線SSL2所連接。 在&己憶胞電晶趙C1，......，Cn和Cl’......，Cn，之浮動 閘極和其PA板之間，形成一組電容器Cfpa ,其中浮動閘極 和PA板均是電極’並且在記憶胞電晶體^ 1 , ......，Cn和 C1>……，Cn’之源極/汲極和其PA板之間，形成一組電容器 Cspa ’其中源極/汲極和pa板均是電極。. 因此，電容器Cfpa和Cspa PA板所影響的記憶體元件之 規劃/消除操作的電容耦合比顯著地提升，因而減小元件之 規劃/消除電壓。 第8A囷是沿第6圖的線段πΐ-ΐπ’所取的載面圖並且第 8B圖疋沿線段iv-IV’所取的截面圖e此處，參考號碟1〇1 指不一種P型半導體基片，參考號碼107指示一種N型井區 ，參考號碼201指示一種p型井區，參考號碼3〇1指示一種 將半導體基片分隔成為一作用區域和一非作用區域的場氧 化物獏，參考號碼350指示一種閘極隔離膜，參考號碼37〇 扣不一種源極/汲極區域，參考號碼4〇丨指定一種浮動閘極 ，參考號碼450指示一種中間介電層，參考號碼5〇1指示一 種控制閘極’參考號碼6〇〇指示一種第一隔離膜並且參考號 碑700指示一種規劃辅助板0八板）a 參看第8A和8B圖之分別的截面圖，佈植電子的浮動 本紙狀錢財國國家縣；CNS ;規格： 裝-- (请先閱讀背面之注意事項再填寫本頁) ,?τ 線--- 經濟部智慧財凌苟員工消費合作社印製 4443 83 經濟部智慧財產局員工消費合作社印製 A7 B7五、發明説明（15 ) 極401，以及塞入具有預定厚度中間介電層450之控制閘極 501被依序地沉積在P型（或者N型）半導體基片101上面βΝ+ 型（或者Ρ+型）源極/汲極370被形成在閘極兩侧之半導體基 片上面，被預定厚度之第一隔離膜600所分隔的ΡΑ板700形 成於源極/汲極370上面’浮動閘極401之侧壁上面和控制閘 極501上面以及控制閘極501之側壁上面。 ΡΑ板700是由多晶矽或者矽化物被澱積於多晶矽之多 晶矽化物形成。 沉積於ΡΑ板700下面的第一隔離膜6〇〇作用如同一組 中間介電層而將源極/汲極370，浮動閘極、01和控制閘極 502從ΡΑ板700電氣隔離並且具有預定的導磁係數。第一隔 離膜600是由選擇自包含一種氧化物膜，—種氮化物膜，一 種氮氧化物膜以及一種氧化物和一種氧化物膜之_種 ΟΝΟ構造之族群之一所形成》 在第9Α和9Β圖中，源極/没極具有一種LDD構造並且 形成浮動和控制閘極之分隔片。 此處’參考號碼380指示一種具有低密度的LDD型源極 /汲極，參考號碼390指示一種具有高密度的源極/汲極，參 考號碼610指示被形成在浮動閘極4〇1和控制閘極5〇1之側 壁上面之一種分隔型第一隔離膜並且參考號碼620指示一 種第二隔離膜。 第一和第二隔離膜610和620是由選擇自包含一種氧 化物膜，一種氮化物膜，一種氮氧化物膜以及一種氡化物 膜，一種氮化物膜和一種氧化物棋之一種〇Ν〇構造之族群 本紙張尺度逋用中國國家標準（CNS ) Α4規格（2!0><297公着） -----18 - 11. i I n - n I 一—"訂 1 Ϊ 線 (請先閱讀背面之注意事項再填寫本買) 經濟部智慧財產局員工"費合作钍印製 A7 B7 五、發明説明（16 ) 之一所形成並且可以由相同椅料或者不同材料形成。 第10A至12B圖是用以展示依據本發明第一實施例的 非依電性（nonvolatile)記憶體元件的製造方法之戴面圖。此 處’第10A、11A和12A圖是沿著第6圖之線段IV-IV所取的 戴面圖。 第10A和10B圖展示形成一組場氧化物骐3〇1和一組閘 極氧化物膜350之步驟。 程序的進行首先在一組第一傳導型半導體基片101上 面形成一組第二傳導型井區107 ’在第二傳導型井區1Q7之 一組半導體基片上面形成一組第一傳導型井區2〇1，在形成 第一和第二傳導型井區之基片表面上形成一組用以電氣式 隔離元件的場氧化物膜301，並且在形成場氧化物膜3〇1之 所得到的構造上形成一組閘極氧化物膜35〇。 詳細地說，例如，使用微影姓刻（ph〇t〇丨ith〇graphy)或 者離子佈植1 N型雜質被佈植於一組P型半導體基片1〇1之 週邊电路和其a己憶胞陣列的預定區域。接著，利用高溫熱 處理使離子佈植區域被擴散所需深度，因而形成N型井區 1 。接著，利用n型井區1 〇7形成程序之相同方法使得p型 井區201被形成於半導體基片之週邊電路和其記憶胞陣列 的預定區域上面"3 隨後’利用通常隔離方法，例如，石夕之局部氧化 (LOCOS)，雨形成電氣式隔離元件的隔離獏3〇1並且接著 在形成隔離膜之整個表面上成長一種薄熱氡化物膜，因而 形成一種閘極氧化物膜;35〇。 1 I H -- n It--1 - - I _ ____ I— 丁—_____ 氣 --94'" (請先閲讀背面之注意事項再填寫本頁) …19 - ^ 44 3 83 A7
第11A和11B圖展示形成一組浮動閘極4〇1，一組中間 介電層450以及一組控制閘極5〇1之步驟， 該程序的進行是在形成閘極氧化物膜3 5〇的所得結構 上面形成用以儲存電子的一組浮動閘極4〇1，在浮動閘極 501上面形成具有預定厚度的中間介電層45〇。 詳細地說’在形成閘極氧化物膜350的所得結構上面 ，用以形成閘極電極的傳導材料，亦即，.摻雜質的多晶矽 ,被沉積，並且接著使用形成一組浮動閘極之第6圊光罩圖 案P4而以微影蝕刻（ph〇t〇iith〇graphy)將多晶矽成型，因而 形成浮動閘極401*進一步地，在浮動閘極铨形成的所得結 構上面，例如，一組氧化物膜，一組氮化物膜以及一組氧 化物膜依序地被沉積，因而形成0N0結構的一種争間介電 層450。該中間介電層450將浮動閘極401從控制閘極5〇1隔 離，並且作為具有預定靜電容量的一組介電層。 經濟部智慧財產局員工消費合作社印製 接著’在中間介電層450被形成之所得結構上面，一 組傳導層’例如，摻雜質多晶矽或者多晶矽化物被形成。 該多晶矽化物具有一種摻雜雜質多晶矽和一種矽化物之堆 番構造。該傳導層接著使用形成一組控制閘極之第6圖光罩 圖案P3而被成型’因而形成一組字組線，它成為記憶胞電 晶體之控制閘極501 » 在字組線之形成中，具有一組字組線方向的浮動閘極 和中間介電層是同時地成型《此處，當使用一種典型的光 阻作為光罩時，記憶胞之間的間隔是非常窄。因此，在形 成閘極的區域和形成源極/汲極的區域之間的級差是非常 本紙張中國國家揉)八4胁（210x29姆） 20 經濟部皙慧財產局g;工消費合作杜印製 A7 _____B7 五、發明説明（18 ) 大以至無法進行細腻的成型。亦即，在用以形成控制閘極 的傳導層被沉積的狀態中，一種氧化物膜以一預定厚度被 殿積於所得的結構之整個表面上，並且接著利用第6圖的光 罩圖案P3而用典型的微影蝕刻（photoHthography)將氧化物 膜成型。該控制閘極，該中間介電層以及該浮動閘極是利 用氧化物膜作為一組光罩而被成型a因此，光阻厚度可減 少到足以將氧化物膜成型。此處，所使用的氧化物膜光罩 可被當成將一組P A板從在後續程序中將形成的控制閘極 隔離之一種隔離膜。 第12A和12B圖展示形成一組源極/汲锤3 7〇，一組第一 隔離膜610和一組PA板之步驟。 該程序首先佈植雜質進入一組字組線被形成之一組 半導體基片’因而形成一組源極/汲極370，沉積隔離材料 於所得到的結構上面’因而形成一組第一隔離膜6〇〇，並且 沉積傳導材料於所得到的結構上面並且接著成型，因而形 成一組PA板700。 詳細地說，N-型雜質，亦即’砷（As)或者磷（p),以2 X 10 3〜lx 10l5i〇n/cm2之劑量和4〇KeV〜60KeV之能量被 知植於半導體基片’因而形成一組記憶胞電晶鳢之一組源 極/汲極370。 該第一隔離膜600可以被單一膜，例如一組氧化物膜 ，一組氮化物膜或者一組氮氧化物膜，或者是該等薄膜以 如同氧化物暝/氮化物膜/氧化物膜之多層構造被沉積的一 組複合膜所形成s 本紙張尺度適用由國國家標準（CNS i Λ4規格，2i〇x 297公釐； ---------¾------IT------^ (請先閱讀背面之注意事項再填寫本頁) 21 A7 B7 五、發明説明（19 在PA板700申’形成一種摻雜質多晶矽構造或者一種 多晶矽化物構造，其中矽化物是被澱積於摻雜質多晶矽上 面’並且接著使用第6圖之光罩圖案P3而將所得到的結構 成型’因而形成將成為一組記憶胞電晶體之控制閘極5〇 1 的一組字組線。 在上面的程序之後，中間介電層利用依序地沉積包含 硼·磷（硼-磷矽酸鹽玻璃膜）的一組高溫氧化物（HT〇)膜和 一組矽膜而被形成並且該等沉積膜被平面化。接著，用以 連接半導體基片之作用區域和一組位元線的一組位元線接 點（未示出）是使用形成第6圖之位元線接釭之光罩圖案P5 而以微影蚀刻（photolithography)形成，並且接著一組傳導 材料被澱積於所形成之位元線接點上面（未示出）》進一步 地，該傳導膜是使用形成第6圖之位元線之光罩圖案P2而 以微影姓刻（photolithography)形成，因而形成一組位元線（ 未示出）而且，也進行一種互連程序以及形成一組保護膜之 程序。 第UA至MB圖是用以展示依據第9A和9B圖之第二實 施例的非依電性（nonvolatile)記憶體元件的製造方法之截 面圖β形成一組字組線之程序和第一實施例（第10A至11B 圖）相同，並且如同第10Α至11Β圖之參考號碼代表相同的 部分。 第13Α和13Β囷展示一種具有低和高濃度的源極/汲極 區域之形成程序。 該程序首先佈植低濃度的雜質到形成一組控制閘極 本紙張尺度適用中國國家樣率（CNS ) A4規格（2l〇xm公釐〉 (請先閱讀背面之注意事項再填寫本頁) b Γ 經濟部智慧財產局員工消費合作社印製 22 經濟部智慧財產局員工消費合作社印製 A7 j_____________ __ B7 _ 五、發明説明（2〇 ) 之半導體基片’因而形成一組低濃度的源極/汲極380，接 著在浮閘極401以及控制閘極501之側壁上形成一組第一隔 離祺610並且佈植高濃度的雜質到該半導體基片，因而形成 一組高濃度的源極/汲極3 90 = 詳細地說，該控制閘極是利用如同第一實施例的方法 而被形成，接著相反於該基片型之雜質，亦即，N型雜質 ，例如在P型半導體基片的砷（As)或者磷（p)，以2χ 1〇π〜1 X 10〖4ion/cm2之劑量和40KeV〜60KeV之能量被佈植於半 導體基片’因而形成低濃度的源極/汲極38〇。 接著’一種隔離膜，例如，一組氧化物膜，一組氮化 物膜和一組氮氧化物膜或者一種氧化物膜和一種氮化物膜 之一種複合膜被濺積於形成低濃度的源極/汲極38〇之所得 結構上並且接著該沉積膜被蝕回，因而形成第一隔離膜61〇 而作為浮動閘極401和控制閘極501之側壁上的一組隔離片 u接著’第二傳導型雜質，亦即’ N型雜質，例如砷（As) 或者碌（P)’以2χ 1〇14〜1χ l〇15i〇n/crn2之劑量和4〇KeV〜 60KeV之能量被佈植於半導體基片，因而形成高濃度的源 極/汲極390。 第14A和14B圖展示一組第二隔離膜620和一组pa板 7〇〇之形成步驟。 詳細地說，一組氡化物膜’一組氮化物膜或者一組氮 氣化物膜’或者是氧化物膜和氮化物膜形成之一種NO或者 ΟΝΟ構造的_組複合獏之被澱積於所得的結構上，或者是 熱成長’因而形成第二隔離膜62〇 3形成第二隔離膜62〇的 $紙紅i適财關轉Λ4規格（2,iC)y 297公4'~~~~ ------ ^ir------i (請先閱讀背面之注意事項再填寫本頁) 4^43 8 3 A7 B7 經濟部智慧財產局員工消资合作社印製 五、發明説明（21 ) 所得結構上，例如，摻雜質多晶矽被沉積或者是矽化物被 殿積於多晶妙，因而形成一種傳導層，並且接著該傳導層 被成型。因此’在一組記憶胞電晶髋之源極/汲極38〇和39〇 上面’在浮動閘極401之側壁上面以及在控制閘極5 〇丨上面 和控制閘極501之側壁上面，具有預定厚度的第一及/第二 隔離膜610和620成所分隔的PA板700被形成。 在上述程序之後，利用如同第一實施例之方法進行中 間介電層和互連之形成的典型程序。 依據本發明之第一和第二實施例的非依電性 (nonvolatile)記憶體元件以及其製造方法，一組記憶胞之電 容耦合比的增加可大量地降低規劃/消除電壓。而且，因為 PA板具有一種相當大的線路/空間，所以微影蝕刻 (photolithography)程序可以容易進行。 依據上述本發明之第一和第二實施例，多晶矽被沉積 於在一組記憶胞電晶體上形成一組PA板之一基片，並且接 著該沉積多晶矽層被成型，其中該成型程序是利用典型乾 性蝕刻法進行》此處’由於記憶胞電晶體和選擇電晶體之 間的高度級差，在記憶串選擇線和一組第一字組線之間以 及在一組記憶源選擇線和一組最後字組線之間的多晶石夕未 被完全移除-當增加蝕刻時間以便完全消除殘餘物時，在 蝕刻部分發生對於基片的損害•在第三和第四實施例中， 提出克服此種程序中困難的一種方法。 參看第15圖，如第6圖之相同參考號碼代表如第6圖之 相同部分。 {請先閱讀背面之注意事項再填寫本頁) 裝. 本紙張尺度適用中國國家橾準（CNS ) Α4洗格（210X297公釐） 24 經濟部智慧財產局員工消費合作社印製 A7 ______B7 五、發明説明(22 ) ' ~~ 參考文字P1指示用以定義形成一組元件之作用區域 的-種光罩，參考文字P2指示用以形成一組位元線之—種 光革圖案，參考文字P3指示用以形成一組控制閘極之-種 光罩圖案，參考文字P4指示用以形成-組浮動閘極之-種 光罩圖案.參考文字1>5指示用以形成—組位元線接點之— 種光罩圖案，並且參考文字？7指示用以形成一組規劃輔助 板之一種光罩圖案。 而且’規劃輔助板PA是被形成在記憶胞電晶體Ci， ...Cn和C1’，....，Cn，上面，在記憶串選擇電晶體81和Sl， 上面以及在記憶源選擇電晶體S2和S2,上面.。 第16A圖是沿著第15圖之線段v-V，所取的截面圖，並 且第16B圖是沿著線段νι_νΓ所取得的截面圖。此處，如第 8A和8B圖之相同的參考文字指示如第8八和犯圖之相同部 分。 參考號碼101指示一種P型半導體基片，參考號碼1〇7 指示一種N型井區’參考號碼2〇1指示一種p型井區，參考 號碼301指示將一組半導體基片分成作用區域和非作用區 域之一種場氡化物膜，參考號碼350指示一種閘極氣化物膜 ’參考號碼370指示一種源極/汲極區域，參考號碼4〇 1指示 一種浮動閘極’參考號碼450指示一種中間介電層，參考號 碼501指示一種控制閘極·參考號碼600指示一種第一隔離 獏並且參考號碼710指示一種規劃輔助板。 而且，規劃輔助板7 1 0是形成於一組記憶胞電晶體上 面，記憶串選擇電晶體被形成一組記憶串和一組記憶源選 恭紙乐尺度通用中國國家標绛（CNS ) A4規格（公釐.) 裝------訂------線 (請先閱讀背面之注意事項再填寫本頁} 25 A7 B7 經濟部智慧財產局員工涓費合作社印製 五、發明说明（23 ) 擇電晶體之兩端上面。 第17A圖是沿著第15圖之線段V-V’所取的一種截面圖 。並且第17B囿是沿著線段VI-VI，所取的一種截面圖。此處 ，如第9A和9B圖之相同的參考文字指示如第9A和9B圖之 相同部分。 此處，如同第16A和16B圖.規劃輔助板710是形成於一 組記憶胞電晶體上面，記憶_選擇電晶體被形成一組記憶 串和一組記憶源選擇電晶體之兩端上面。 記憶串選擇電晶體，記憶胞電晶體和記憶源選擇電晶 體之源極/汲極380和390是以一種LDD構造被形成，具有分 隔片形狀的一組第一隔離膜610被形成於浮動閘極和控制 閘極之側壁上面。 在依據本發明第三和第四實施例之一種非依電性 (nonvolatile)記憶體元件之製造方法中，當在規劃輔助板 710成型時，規劃輔助板710是被形成在選擇電晶體上面. 否則，程序如同第一和第二實施例β 依據本發明第三和第四實施例之非依電性 (nonvolatile)記憶體元件和其製造方法，記憶胞之耦合比被 提昇，因而減低規劃和消除電壓，並且由於選擇電晶體和 記憶胞電晶體之間的級差引起的傳導殘餘物可被除去，因 而增強元件之電氣特性。 後面將參看第6和15圊之平面圖以及第7圖之等效電 路圖’說明依據本發明之一組非依電性（n〇nv〇lati〖e)記憶艘 元件之操作》 (請先閎讀背面之注意事項再填寫本頁)
IT "·! 本紙張尺度ϋ用t國g]家縣（⑽）从胁（2丨^ χ 297公着） 26 經濟部智慧財產局員工消費合作社印製 A7 —____B7五、發明説明（24 ) 在依據本發明第一至第四實施例之非依電性 (nonvolatile)記憶體元件的驅動方法中，當規劃操作時.具 有如同被選擇字組線相同條件的一組偏壓被施加至規劃輔 助板PA。 1)規劃操作 在規、劃操作時.0V被施加至一組被選擇的位元線B/L 並且Vcc被施加至一組未被選擇的位元線.一組12 V. 16 V的 預定規劃電壓Vpgm被施加至一組被選擇的字組線和一組 被選擇的PA板，以便產生記憶胞電晶體通道的F-N隧道至 其一組浮動閘極》而且，Vcc被施加至未被選擇的字組線 和記憶串選擇線SSL1，以便傳送電壓*它是被施加至被選 擇的或者未被選擇的位元線，至記憶胞電晶體之通道^ Vcc 或者0V被施加至記憶源線S/L，並且0V被施加至記憶源選 擇線SSL2，基片，一組Ν型井區和一組Ρ型井區。 例如，在將資訊儲存在一組第一記憶串60之一組第一 記憶胞電晶體C1之情況中’ 0 V被施加至被選擇的第一記憶 串60之一組位元線B/L卜茸且接著Vcc被施加至記憶串選擇 線SSL1 ’因而導通記憶串選擇電晶體S1。〇 V被施加至記憶 源選擇線SSL2，因而關閉記憶源選擇電晶體S2。 接著，經由被選擇的第一字組線W/L卜丨2-16V的預定 規劃電壓Vpgm被施加至第一記憶胞電晶體C1之控制閘極 ’並且如同被選擇的第一字組線W/L1的規劃電壓Vpgm被 施加至被選擇的第一 PA板PA.pl，因而產生道以便將 第一記憶胞電晶體C1之通道區域的電子移動到其浮動閘極 ----------^------.U----- (請先S讀背面之注意事項再填寫本頁) 木祇張尺度通用中國國家標準^ CNS ) A4規格_·· 公釐} ^7 - 4 443 83 經濟部智慧財產局員工消费合作社印製 A7 B7五、發明説明（25 ) <y 同時，Vcc被施加至未被選擇的字組線W/L2.…，W/Ln 以便傳輸電壓，它是被施加至被選擇的或者未被選擇的位 元線，至未被選擇的記憶胞電晶體C2，...，Cn的一組通道 。0V被施加至第8A和16A圖之一組半導體基片101，第8A 和16A圖之N型井區107以及第8A和16A圖之P型井區201。 2) 消除操作 在消除操作中，OV被施加至一組被選擇的字組線和 PA板，並且未被選擇的字組線，記憶串選擇線SSL1以及記 憶源選擇線SSL2被浮動。為了產生從浮動.閘極至一組P型 丼區之F-N隧道，一組14-16V之消除電壓Verase被施加至N 型井區，P型井區和半導體基片。 例如，為了消除儲存在第一記憶串60之第一記憶胞電 晶體C1的資訊.OV被施加至第一字組線W/L1和連接到被選 擇的第一記憶胞電晶體C1的PA板，並且未被選擇的字組線 W/L2，…，W/Ln，記憶串選擇線SSLI和記憶源選擇線SSL2 被浮動並且大約、14-18V之消除電壓Verase被施加至半導 體基片，N型丼區以及P型井區。因此，產生從第一記憶胞 電晶體C1的浮動閘極至通道區域的F-N隧道，因而消除資 訊0 3) 讀取操作 在讀取操作中，0 V被施加至一組被選擇的字組線和一 組未被選擇的記憶串選擇線.並且一組高於Vcc之讀取電壓 Vread被施加至一組未被選擇的字組線和一組被選擇的記 (請先閱讀背面之注意事項再填寫本頁) 、-口 本紙張尺度通用中國國家標準（CNS ) A4規格（2丨OX2"公釐） 28 A7 B7 五、發明説明（26) 憶李選擇線。0 V或者高於Vcc之電壓Vread被施加至一組被 選擇的PA板。而且一組高於〇 V之電壓被施加至一組被選 擇的位元線並且Ο V被施加至一組記憶源線s/L，因而讀取 被規劃記憶胞電晶體的狀態為，’0N”或者”〇FF，，。 例如*為了讀取儲存在第一記憶串60之第一記憶胞電 晶體C1的資訊，vcc被施加至一組記憶串選擇線SSL丨和一 組記憶源選擇線SSL2 ’因而導通一組記憶串選擇電晶體S2 ’並且0 V被施加至一組記憶源線S/L。 接著’〇 V被施加至一組被選擇的第一字組線W/L1並 且Vcc被施加至未被選擇的字組線w/L2，…，W/Ln。而且 ’一組預定讀取電壓Vread被施加至一組被選擇的第一位元 線B/L1。因此’當第一記憶胞電晶體α是被導通並且因此 使得第一位元線B/L1至記憶源線S/L的電流被感知時，第一 記憶胞電晶體C1是被讀取為’’ 1 ”。當第一記憶胞電晶體C1 是被關閉並且因此使得電流不被感知時，第一記憶胞電晶 體C1是被讀取為“〇” 。 此處，0V或者高於Vcc之電壓Vread被施加至一組被選 擇的PA板》 第18A圖展示依據規劃時間和pA板下隔離膜厚度得到 lv之臨限電壓所需的規劃電壓，當第一隔離膜厚度是3〇mn 時’ s己憶胞耗合7是0.7 8。因此，可知規劃速度高於其 他三種情况：不具備一組PA板，l〇〇nm隔離膜或者5〇nm隔 離膜。 第UB圖展示依據規劃時間和pa板下隔離膜厚度得到 本紙浪尺度通用肀國國家標準（C\’s ) A4規格’2】〇x 297公慶 (請先閲讀背面之注意事項再填寫本頁) -装 訂 經濟部智慧財產局war工消费合作社印製 29 ^ Q Ο Α7 __Β7_ 五、發明説明（27 ) -3 V之臨限電壓所需的消除電壓。因為當消除操作時記憶 胞耦合比是17Pgm，ΡΑ板增加半導體基片和浮動閘極之間 的電壓差。因此，當隔離膜是30nm時.和習見消除電壓比 較，消除電壓被增加大於150倍。 第18C圖展示當Vcc在讀取操作被施加至PA板時依據 施加至未被選擇的字組線之傳送電壓Vpass的記憶胞電流 。此處’當利用由於PA板之高電容耦合比而施加一組較高 偏壓至一組浮動.閘極時，記憶胞電流增加。依據本發明， ”〇n”記憶胞電流比習見的記憶胞電流高約70%。因此，Vcc 可被當作規劃操作和讀取操作之傳送電壓Vpass ^ 在第19圖中，與習見的記憶胞比較，規劃電壓Vpqm 被降低至13V〜17V，消除電壓Verase被降低至16V〜19V， 規畫時的傅送電壓Vpass被降低至Vcc〜10V並且讀取操作 時的傳送電壓Vpass被降低至Vcc〜4.5V。 經濟部智慧財產局貝工消黄合作社印製 i nf ^^^1» ^mfl Afu n^i m 1 {請先聞讀背面之注意事項再填寫本頁) 依據本發明之非依電性（non volatile)記憶體元件、其製 造方法和驅動方法，在記憶胞電晶體之源極/汲極370和380 上面，在浮動閘極401之側壁上面和控制閘極501上面以及 其側壁上面’形成被具有預定厚度的第一和第二隔離膜600 ，610和620所分隔的PA板700。因此，影響元件之規劃/消 除操作的記憶胞耦合比增加，因而大量地降低規劃/消除電 壓》 第二，一種平坦記憶胞構造使得程序簡單並且方便後 續的程序》 第三’具有一種相對大線路/空間的PA板便利微影蝕刻 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -30 -
經濟部智.%財產局員工消費合作社印製 A7 B7 五、發明说明（2〇 (photolithography)程序 〇 而且，在記憶胞電晶體上面形成PA板之情況令，記憶 串選擇電晶體和記憶源選擇電晶體，選擇電晶體和字組線 之間的級差被減小因而方便後續的程序’並且可以清除傳 導殘餘物，因而增強元件的電氣特性。 该規劃輔助（PA)板可被應用於包含一組NAND型非依 電性記憶體70件之所有各類之非依電性（n〇nv〇latiIe)記憶 體元件。 應可了解，熟悉本技術者可知本發明不受限於這些實 %例，而可有各種的變化和修改而不脫離本發明的範疇。 本 ’办國國家埭率
CNS } i 210X Ή {請先閲讀背面之注意事項再填寫本頁) -裝· 訂 4443 BJ五、發明説明（29) A7 B7 22,24,26…光罩圖案 3 2，5 2…洋動閉極 34,56…控制閘極 36…源極/汲極 30,50···半導體基片 40,42,44,46···光罩圖案 54…中間介電層 58…隔離暝 60,70···記憶串 101，.. P型半導體基片 107…N型井區 201…P型井區 元件標號對照 301…場氧化物膜 350…閘極隔離膜 370…源極/汲極區域 401…浮動閘極 450…中間介電層 501,502…控制閘極 600,610…第一隔離膜 700,710…規劃輔助板（PA 板） 620…第二隔離膜 370,380,390…源極/汲極 (請先閲讀背面之注意事項再填寫本頁) 經濟部智慧財產局WK工消費合作社印製 本紙張尺度逋用中國國家標隼（CNS ) A4規格（2丨OX297公釐） 32

Claims (1)

  1. α Α8 Β8 C8 D8 六、申請專利範圍 1 一種非依電性（nonvolatile)記憶趙元件，其包含有： 形成於一基片上之一组隨道氧化物； 形成於該隧道氧化物上之一組浮動閘極： 形成於該浮動閘極上之一組控制閘極； 形成於該浮動閘極和該控制閘極上之一中間隔離 層； 形成於該基片内隧道氧化物之下被一组通道區域 所分隔的一組源極/汲極區域； 覆蓋該控制閘極、該浮動閘極以及該源極/及極區 域而具有預定厚度之一組第一隔離層；‘以及 形成於第一隔雕層上之一組規劃辅助板。 2. 依據申請專利範圍第1項的非依電性（nonv〇iatne)記憶 體元件’其中在該控制閘極上面之該第一隔離層的該厚 度是大於形成於該源極/汲極上面以及該浮動閘極之侧 壁上面之該第一隔離層的厚度。 3. 依據申請專利範圍第1項的非依電性（nonvolatile)記憶 體元件，其中該規劃輔助板由選擇自多晶矽和多晶矽化 物族群之一所組成。 4. 一種非依電性（nonvolatile)記憶體元件，該記憶體元件 具有二維配置的記憶丰區塊，其中各個記憶串區塊具有 配置在相同方向的多數個記憶串，並且該記憶串具有一 組記憶串選擇電晶體、多數個記愧胞電晶體、以及一組 記憶源選擇電晶體，它們是申接於一組位元線接點和一 條記憶源線之間，該非依電性（nonvolatile)記憶想元件 本紙蒗足度適用中國國家標蓽（CNS ) Λ4規格（210X 297公釐） (請先閲讀背面之注意事項再填寫本頁)
    33 經濟部皙慧时4/^;:.;4工4費合作杜印製 A8 B8 C8 D8 六、申請專利範圍 包含有： 用以連接該記憶串選擇電晶體之閘極之一組記憶 串選擇線： 用以水平地連接該等記憶胞電晶體之控制閘極之 多數條字組線； 用以連接該記憶源選擇電晶艘之問極之一组記憶 源選擇線；以及 形成於該S己憶胞電晶想之源極/沒極上面' 浮動開 極之側壁上面以及控制閘極上面和其側壁上面的一組 規劃輔助板（PA扳）*該PA板被具有一琢定厚度的一組 第一隔離膜所分隔，該PA板形成在多數條字組線之一 單元内的一獨立區塊。 5. 依據申請專利範圍第4項的非依電性（nonv〇iatiie)記憶 體元件，其中該PA板由選擇自多晶矽和多晶矽化物族 群之一所板成* 6. 依據申請專利範圍第4項的非依電性（nonv〇iatiie)記憶 體元件，其中該第一隔離膜由選擇自一種氧化物膜、一 種氮化物膜、一種氮氧化物膜以及其合成膜所組成族群 之一所組成。 7. 依據申清專利範圍第4項的非依電性（nonvolatile)記憶 體元件’其中在該控制閘極上面之該第一隔離膜的該厚 度是大於形成於該源極/汲極上面以及該浮動閘極之側 壁上面之該第一隔離膜的厚度。 8. 依據申請專利範圍第4項的非依電性（nonvolatile)記憶 本紙浪尺度適用中國國家標聿（CNS ) ( 210X 297公釐） ---------^------1T------線 (請先閲讀背面之注意事項再填寫本頁) 34 A8 B8 C8 D8 % B3 六、申請專利範圍 體元件’其中該源極/汲極之構造是LDD。 9.依據申請專利範圍第4項的非依電性（nonvolatile)記憶 體元件’進一步包含形成於該浮動閘極上面以及該控制 閘極之側壁上面並且具有分隔形狀的一組第二隔離膜。 ;1 〇 _ —種非依電性（nonvolatile)記憶體元件，該記憶體元件 具有二維配置的記憶串區塊，其中各個記憶串區塊具有 配置在相同方向的多數個記憶串，並且該記憶串具有一 組記憶_選擇電晶體、多數個記憶胞電晶體、以及一組 記憶源選擇電晶體，它們是串接於一組位元線接點和一 條記憶源線之間，該非依電性（nonvolatile)記憶體元件 包含有： 用以連接該記憶串選擇電晶體之閘極之一組記憶 串選擇線； 用以水平地連接該等記憶胞電晶體之控制閘極之 多數條字組線； 用以連接該記憶源選擇電晶體之閘極之一組記憶 源選擇線；以及 形成於該記憶串選擇電晶體、該記憶源選擇電晶體 以及該等記憶胞電晶體之各涞極/汲極上面並且在一組 閘極的上方部分和側壁上面的一組規劃輔助板（PA板) ’該PA板被具有一預定厚度的一組第一隔離膜所分隔 ’該PA板形成在多數條字組線之一單元内的一獨立區 塊。 11.依據申請專利範圍第1〇項的非依電性（nonv〇latile)記憶 本紙張尺度適用中國國家揉聿（CNS ) A#規格（2丨〇χ297公釐） --------》裝-------訂-------策 (請先閲讀背面之注意事項再填寫本頁) 35 ABCD 4443 83 六、申請專利範圍 C)在該半導體基片上面形成一組閘極隔離膜； (請先閲讀背*之注意事項再填寫本頁) d) 在該閘極隔離膜上面形成一組浮動閘極以及利 用一組中間介電層而與該浮動閘極隔離的一組控制閘 極： e) 在該半導體基片上面形成一組源極/>及極； f) 在該半導體基片上面之整個表面上形成一組第 一隔離膜；以及 g) 在一組第一隔離膜被形成並且成型的一組半導 體基片之整個表面上沉積導電材料，以便形成一組規劃 輔助板（PA板）。 ‘ 17. 依據申請專利範圍第16項之非依電性（nonvolatile)記憶 體元件的製造方法，其中該PA板被成型而形成於該記 憶胞電晶體之源極/汲極上面、該浮動閘極以及該控制 閘極之上方部分上面和側壁上面。 Μ濟部智.!i-Ht4-^p-工4費合作社印製 18. 依據申請專利範圍第16項之非依電性（nonvolatile)記憶 體元件的製造方法，其中該PA板被成型而形成於該記 憶串選擇電晶體、該記憶源選擇電晶艘以及該等記憶胞 電晶體之各源極/汲極上面並且在該閘極的上方部分上 面和側壁上面。 19. 依據申請專利範圍第16項之非依電性（nonvolatileh£^|t-體元件的製造方法，其中該PA板由選擇自多晶矽和多 晶矽化物族群之一所組成。 20. 依據申請專利範圍第16項之非依電性（nonvolatile)記憶 體元件的製造方法，其中該步驟e)包括以2xl〇13〜 未紙汝尺度通用中國國家標準（CNS } Μ規格（；Μ0Χ 297公釐） 37 A8 B8 C8 D8 - * 1 . 六、申請專利範圍 體元件，其中該PA板由選擇自多晶矽和多晶矽化物族 群之一所組成。 12. 依據申請專利範圍第1〇項的非依電性（n〇nv〇latile)記憶 體元件，其令該第一隔離膜由選擇自一種氡化物膜、_ 種氮化物膜、一種氮氡化物膜以及其合成膜所組成族群 之一所組成》 13. 依據申請專利範圍第10項的非依電性（n〇nv〇iatile)記憶 體元件，其中在該控制閘極之該第一隔離膜的該厚度是 大於形成於該源極/没極上面以及該浮動閘極之侧壁上 面之該第一隔離膜的厚度。 ， 14. 依據申請專利範圍第i〇項的非依電性（n〇nv〇latile)記憶 體元件，其中該源極/汲極之構造是LD£>。 15. 依據申請專利範圍第1〇項的非依電性（n〇nv〇latne)記憶 體元件’進一步包含形成於該浮動閘極上面以及該控制 閘極之侧壁上面並且具有分隔形狀的一組第二隔離膜。 16. —種非依電性（n〇nv〇Utne)記憶體元件的製造方法，該 記憶艘元件具有二維配置的記憶串區瑰[’其令各個記憶 串區塊具有配置在相同方向的多數個記憶串，並且該記 憶举具有_組記憶串選擇電晶體、多數個記憶胞電晶體 、以及一組記憶源選擇電晶體，它們是串接於一組位元 線接點和一條記憶源線之間，該方法包含的步驟有： a) 在第一傳導型之一組半導體基片上依序地形成 第二和第一傳導型井區； b) 在該半導體基片上面形成一組隔離膜： ''TT：-一 __ .國？噤华；C-S.S : Λ4規格..：！0 < :^公犛 1 '—一~~ ----------^-----iir!----I {請先閲讀背面之注意事項再填寫本頁) 36 圍 \•已 專 請 申 8 8 8 ABC 8 D Ixl0l5ion/cm2之劑量以及40KeV〜60KeV之能量佈植 第二傳導型的雜質進入該半導體基片。 21，依據申清專利範圍第16項之非依電性（nonvolatile)記憶 體元件的製造方法，其中該第一隔離膜由選擇自一種氧 化物膜、一種氮化物膜、一種氮氧化物膜以及其合成膜 所組成族群之一所組成。 22. —種非依電性（nonv〇iatiie)記憶體元件的製造方法，該 呑己憶體元件具有二維配置的記憶串區塊，其中各個記憶 串區塊具有配置在相同方向的多數個記憶串，並且該記 憶串具有一組記憶串選擇電晶體、多數個記憶胞電晶體 、以及一組記憶源選擇電晶體，它們是串接於一組位元 線接點和一條記憶源線之間，該方法包含的步驟有： a) 在第一傳導型之一組半導體基片上依序地形成 第二和第一傳導型井區： b) 在該半導體基片上面形成一組隔離膜； c) 在該半導體基月上面形成—組閘極隔離膜； d) 在該閘極隔離膜上面形成一組浮動閘極以及利 用一組中間介電層而與該浮動閘極隔離的一組控制閘 極： e) 佈植低濃度的雜質進入半導體基片，而形成低濃 度的一組源極/汲極； 0在浮動閘極' 中間介電層和控制閘極之側壁上形 成隔離片形狀的一組第一隔離膜； g)伟植高濃度的雜質離子進入半導體基片，而形成 s CNS ^ A4itfS- ' (請先閲讀背面之注意事項再填寫本頁) -------------1 訂 I -- .....- - I 4ufl i - 38 A8 B8 C8 D8 經濟部智慧时.4.均段X消費合作社印製 六、申請專利範圍 高濃度的一組源、極/汲極；以及 h) 在半導體基片之整個表面上形成一組第二隔離 膜： i) 在該第二隔離膜被形成並且成型的半導體基片 之整個表面上沉積導電材料，以便形成一組規劃輔助板 〇 23·依據申請專利範圍第22項之非依電性（nonvolatile)記憶 體元件的製造方法，其中該規劃輔助板被成型而形成於 該記憶胞電晶體之源極/汲極上面、該浮動閘極以及該 控制閘極之側壁上面、以及該控制閘極上面。 24. 依據申請專利範圍第22項之非依電性（nonvolatile)記憶 體元件的製造方法，其中該規劃辅助板被成型而形成於 該記憶串選擇電晶體上面、該記憶源選擇電晶體以及該 等記憶胞電晶體之各源、極/汲極上面、以及一閘極上面 和該閘極的側壁上面。 25. 依據申請專利範圍第22項之非依電性（nonvolatile)記憶 體元件的製造方法，其中該步驟e)包括以2x1013〜 lx 1015ion/cm2之劑量以及40KeV〜60KeV之能量佈植 第二傳導型的雜質進入該半導體基片。 26. 依據申請專利範圍第22項之非依電性（nonvolatile)記憶 體元件的製造方法，其中該步驟g)包括以lxlO14〜 lxl015ion/cm2之劑量以及40KeV〜60KeV之能量佈植 第二傳導型的雜質進入該半導體基片。 2入依據申請專利範圍第22項之非依電性（nonvolatile)記憶 (請先M.T*背面之注意事項再填寫本頁)
    本紙法尺度適用中國國家梯单（CNS ) A4規格（210 X 297公釐） 39 Λ8 B8 C8 D8 六、申請專利範圍 體元件的製造方法，其中該第一和該第二隔離膜各由選 擇自一種氧化物膜'一種氮化物膜、一種氮氧化物膜以 及其合成摸所组成族群之一所組成s 28.—種非依電性（nonv〇iatile)記憶體元件的驅動方法，該 非依電性記憶體元件包含有：多數個記憶串，其中具有 一組記憶_選擇電晶體、多數個記憶胞電晶體、以及一 組記憶源選擇電晶體串接於一組位元線接點和一條記 憶源線之間；用以連接各該記憶争之該等記憶_選擇 電晶體的閘極之一組記憶串選擇線；用以水平地連接 形成各該記憶串之該等記憶胞電晶體乏控制閘極的多 數條字組線；用以連接該記憶串之記憶源選擇電晶體 閘極之一組5己憶源選擇線，以及形成在源極/ ί及極上面 ’在該s己憶胞電晶體之該浮動閘極側壁上面，在其控制 閘極上面以及在其控制閘極側壁上面的規劃辅助板（ΡΑ 板）’該ΡΑ板被具有一預定厚度的一組第一隔離膜所分 隔，該ΡΑ板形成在多數條字組線之一單元内的一獨立 區塊，該驅動方法包含有， 當規劃操作時，施加如同被選擇字組線的電壓至該 規劃輔助板。 -9.依據申請專利範圍第μ項之非依電性（nonvo〗atiie)記憶 體元件的驅動方法，其中用以產生從該半導體基片至該 浮動閘極的福勒-结德漢（Fowler-Nordheim)隨道之電壓 在一規劃操作時被施加到所選取的規劃輔助板。 3〇‘依據申請專利範圍第28項之非依電性（nonvolatile)記憶 '^ ___ „ —____— ☆司阂家嘌节.：（as u規格卜:卜〉厂公釐： - i i If . I^务 (請先閱讀背面之注意事項再填寫本頁) 40 - A8 B8 C8 D8 4443 83 六、申請專利範圍 趙元件的堪動方法，其中在一消除操作時0V被施加到 所選取的規劃輔助板。 31.依據申請專利範圍第28項之非依電性（nonv〇丨atiie)記憶 體元件的驅動方法，其中在讀取操作時〇v或者Vcc被施 加到所選取的規劃輔助板。 3¾ —種非依電性（nonvo丨atile)記憶體元件的驅動方法，該 非依電性（nonvolatile)記憶艘元件包含有：多數個記憶 串’其中具有一組記憶串選擇電晶體、多數個記憶胞電 晶體、以及一組記憶源選擇電晶髋串接於一組位元線接 點和一條記憶源線之間；用以連接各竿記憶串之記憶 串選擇電晶體的問極之一組記憶串選擇線；用以水平 地連接形成各該記憶串之該等記憶胞電晶體之控制閘 極的多數條字組線；用以連接該記憶串之記憶泺選擇 電晶體閘極之一組記憶源選擇線；以及在該記憶串選 擇電晶體、該記憶胞電晶體以及該記憶源選擇電晶體之 源極/汲極上面、在該閘極的側壁上面以及閘極上面被 具有一預定厚度的一组第一隔離膜所分隔，並且具有形 成在多數條字組線之一單元内的一獨立區塊之—組規 劃輔助板的二維配置記憶_區塊，該驅動方法包含有： 當規劃操作時，施加如同被選擇字組線的電壓至該規劃 輔助板。 33.依據申請專利範圍第32項之非依電性（n〇nvolatile)記憶 體元件的驅動方法，其中用以產生從該半導體基片至該 浮動閘極的福勒-諾德漢（Fowler-Nordheim)隧道之電壓 太吒度適用中國國家標準（CNS ) A4说格（210X 297公釐} (請先閱讀背面之注意事項再填寫本頁) 訂· M4.部智4工-|1費会作社印製 41 經«-部智总时+¾¾工消f合作riW· A8 BS C8 D8 _____ 六、申請專利範圍 在一規劃操作時被施加到所選取的規劃辅助板。 34. 依據申請專利範圍第32項之非依電性（nonvolatile)記憶 體元件的驅動方法，其中在一消除操作時〇 V被施加到 所選取的規刻輔助板。 35. 依據申請專利範圍第32項之非依電性（nonv〇latile)記情、 體元件的驅動方法，其中在一讀取操作時〇 v或者Va 被施加到所選取的規劃辅助板。 42
TW086103869A 1996-03-26 1997-03-26 NAND-Type nonvolatile memory device, manufacturing method thereof and driving method thereof TW444383B (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR19960008370 1996-03-26
KR1019960042687A KR100207504B1 (ko) 1996-03-26 1996-09-25 불휘발성 메모리소자, 그 제조방법 및 구동방법

Publications (1)

Publication Number Publication Date
TW444383B true TW444383B (en) 2001-07-01

Family

ID=26631711

Family Applications (1)

Application Number Title Priority Date Filing Date
TW086103869A TW444383B (en) 1996-03-26 1997-03-26 NAND-Type nonvolatile memory device, manufacturing method thereof and driving method thereof

Country Status (4)

Country Link
US (3) US5877980A (zh)
JP (1) JP4262314B2 (zh)
KR (1) KR100207504B1 (zh)
TW (1) TW444383B (zh)

Families Citing this family (65)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100207504B1 (ko) * 1996-03-26 1999-07-15 윤종용 불휘발성 메모리소자, 그 제조방법 및 구동방법
KR100252476B1 (ko) * 1997-05-19 2000-04-15 윤종용 플레이트 셀 구조의 전기적으로 소거 및 프로그램 가능한 셀들을 구비한 불 휘발성 반도체 메모리 장치및 그것의 프로그램 방법
JPH118367A (ja) * 1997-06-13 1999-01-12 Toshiba Corp 不揮発性半導体記憶装置及びその製造方法
TW472398B (en) 1997-06-27 2002-01-11 Matsushita Electric Ind Co Ltd Semiconductor device and its manufacturing method
KR100247228B1 (ko) * 1997-10-04 2000-03-15 윤종용 워드라인과 자기정렬된 부우스팅 라인을 가지는불휘발성 반도체 메모리
US6373095B1 (en) * 1998-02-25 2002-04-16 International Business Machines Corporation NVRAM cell having increased coupling ratio between a control gate and floating gate without an increase in cell area
US6255155B1 (en) 1998-04-23 2001-07-03 Hyundai Electronics Industries Co., Ltd. Nonvolatile memory and method for fabricating the same
US6197639B1 (en) * 1998-07-13 2001-03-06 Samsung Electronics Co., Ltd. Method for manufacturing NOR-type flash memory device
US6232634B1 (en) * 1998-07-29 2001-05-15 Motorola, Inc. Non-volatile memory cell and method for manufacturing same
KR100284739B1 (ko) * 1998-09-25 2001-05-02 윤종용 불휘발성메모리장치제조방법
JP3973819B2 (ja) * 1999-03-08 2007-09-12 株式会社東芝 半導体記憶装置およびその製造方法
US7366020B2 (en) * 1999-07-28 2008-04-29 Samsung Electronics Co., Ltd. Flash memory device capable of preventing an overerase of flash memory cells and erase method thereof
US6166951A (en) * 1999-08-06 2000-12-26 Advanced Micro Devices, Inc. Multi state sensing of NAND memory cells by applying reverse-bias voltage
JP3886673B2 (ja) * 1999-08-06 2007-02-28 株式会社東芝 不揮発性半導体記憶装置
US6188606B1 (en) 1999-08-06 2001-02-13 Advanced Micro Devices, Inc. Multi state sensing of NAND memory cells by varying source bias
US6153470A (en) * 1999-08-12 2000-11-28 Advanced Micro Devices, Inc. Floating gate engineering to improve tunnel oxide reliability for flash memory devices
JP2001093903A (ja) 1999-09-24 2001-04-06 Toshiba Corp 半導体装置及びその製造方法
JP2001148428A (ja) * 1999-11-18 2001-05-29 Toshiba Microelectronics Corp 半導体装置
US6429479B1 (en) * 2000-03-09 2002-08-06 Advanced Micro Devices, Inc. Nand flash memory with specified gate oxide thickness
DE10038877A1 (de) 2000-08-09 2002-02-28 Infineon Technologies Ag Speicherzelle und Herstellungsverfahren
JP3506668B2 (ja) * 2000-11-17 2004-03-15 沖電気工業株式会社 読み出し専用不揮発性メモリの製造方法
TW523881B (en) * 2001-02-08 2003-03-11 Samsung Electronics Co Ltd Non-volatile memory device and method of manufacturing the same
US8512525B2 (en) * 2001-03-12 2013-08-20 Curtiss-Wright Flow Control Corporation Valve system and method for unheading a coke drum
JP2003092365A (ja) 2001-09-18 2003-03-28 Oki Electric Ind Co Ltd 読み出し専用不揮発性メモリ
JP2004056089A (ja) * 2002-05-31 2004-02-19 Sharp Corp Ｉｃカード
US6906376B1 (en) * 2002-06-13 2005-06-14 A Plus Flash Technology, Inc. EEPROM cell structure and array architecture
JP5179692B2 (ja) * 2002-08-30 2013-04-10 富士通セミコンダクター株式会社 半導体記憶装置及びその製造方法
US6888755B2 (en) * 2002-10-28 2005-05-03 Sandisk Corporation Flash memory cell arrays having dual control gates per memory cell charge storage element
US7505321B2 (en) * 2002-12-31 2009-03-17 Sandisk 3D Llc Programmable memory array structure incorporating series-connected transistor strings and methods for fabrication and operation of same
US6955967B2 (en) * 2003-06-27 2005-10-18 Freescale Semiconductor, Inc. Non-volatile memory having a reference transistor and method for forming
KR100535651B1 (ko) * 2003-06-30 2005-12-08 주식회사 하이닉스반도체 플래시 메모리 셀과, 낸드 및 노아 타입의 플래시 메모리장치의 독출방법
KR100538075B1 (ko) 2003-09-01 2005-12-20 주식회사 하이닉스반도체 플래시 메모리 소자의 제조 방법
KR100524993B1 (ko) * 2003-11-28 2005-10-31 삼성전자주식회사 높은 집적도 및 낮은 소스저항을 갖는 이이피롬셀,이이피롬소자 및 그 제조방법
US7154779B2 (en) * 2004-01-21 2006-12-26 Sandisk Corporation Non-volatile memory cell using high-k material inter-gate programming
US7355237B2 (en) * 2004-02-13 2008-04-08 Sandisk Corporation Shield plate for limiting cross coupling between floating gates
KR100751580B1 (ko) * 2004-02-13 2007-08-27 샌디스크 코포레이션 플로팅 게이트들 간의 크로스 커플링을 제한하기 위한 쉴드플레이트
JP4751035B2 (ja) * 2004-06-09 2011-08-17 株式会社東芝 半導体集積回路及び昇圧回路
US20060039200A1 (en) * 2004-08-20 2006-02-23 Ching-Sung Yang Non-volatile memory cell, fabrication method and operating method thereof
KR100629357B1 (ko) * 2004-11-29 2006-09-29 삼성전자주식회사 퓨즈 및 부하저항을 갖는 낸드 플래시메모리소자 형성방법
ITMI20042374A1 (it) * 2004-12-14 2005-03-14 St Microelectronics Srl Dispositivo elettronico di memoria con celle non-volatili ad alta densita' di integrazione e a basso accoppiamento capacitivo
TWI254458B (en) * 2005-03-04 2006-05-01 Powerchip Semiconductor Corp Non-volatile memory and manufacturing method and operating method thereof
US20070059945A1 (en) * 2005-09-12 2007-03-15 Nima Mohklesi Atomic layer deposition with nitridation and oxidation
KR100685623B1 (ko) * 2005-09-20 2007-02-22 주식회사 하이닉스반도체 플래시 메모리소자
KR100799861B1 (ko) * 2005-11-07 2008-01-31 주식회사 하이닉스반도체 낸드 플래쉬 메모리 소자
KR100725171B1 (ko) * 2006-01-06 2007-06-04 삼성전자주식회사 마스크 롬을 구비하는 반도체 장치 및 그 제조 방법
US7951669B2 (en) 2006-04-13 2011-05-31 Sandisk Corporation Methods of making flash memory cell arrays having dual control gates per memory cell charge storage element
US7433231B2 (en) * 2006-04-26 2008-10-07 Micron Technology, Inc. Multiple select gates with non-volatile memory cells
US20100024732A1 (en) * 2006-06-02 2010-02-04 Nima Mokhlesi Systems for Flash Heating in Atomic Layer Deposition
US20070281105A1 (en) * 2006-06-02 2007-12-06 Nima Mokhlesi Atomic Layer Deposition of Oxides Using Krypton as an Ion Generating Feeding Gas
US20070281082A1 (en) * 2006-06-02 2007-12-06 Nima Mokhlesi Flash Heating in Atomic Layer Deposition
US20070277735A1 (en) * 2006-06-02 2007-12-06 Nima Mokhlesi Systems for Atomic Layer Deposition of Oxides Using Krypton as an Ion Generating Feeding Gas
KR100891425B1 (ko) * 2006-09-29 2009-04-02 주식회사 하이닉스반도체 낸드 플래시 메모리 소자
KR100766501B1 (ko) 2006-10-23 2007-10-15 삼성전자주식회사 다층의 비휘발성 기억 장치 및 그 제조 방법
US7696035B2 (en) * 2006-11-13 2010-04-13 Sandisk Corporation Method for fabricating non-volatile memory with boost structures
US7508710B2 (en) * 2006-11-13 2009-03-24 Sandisk Corporation Operating non-volatile memory with boost structures
US7508703B2 (en) * 2006-11-13 2009-03-24 Sandisk Corporation Non-volatile memory with boost structures
KR100843714B1 (ko) * 2007-04-12 2008-07-04 삼성전자주식회사 콘택 구조체 형성 방법 및 이를 이용한 반도체소자의제조방법
US7781286B2 (en) * 2007-06-25 2010-08-24 Sandisk Corporation Method for fabricating non-volatile storage with individually controllable shield plates between storage elements
US7636260B2 (en) * 2007-06-25 2009-12-22 Sandisk Corporation Method for operating non-volatile storage with individually controllable shield plates between storage elements
US7808826B2 (en) * 2007-06-25 2010-10-05 Sandisk Corporation Non-volatile storage with individually controllable shield plates between storage elements
JP2009059931A (ja) * 2007-08-31 2009-03-19 Toshiba Corp 不揮発性半導体記憶装置
US8546152B2 (en) * 2007-12-19 2013-10-01 Sandisk Technologies Inc. Enhanced endpoint detection in non-volatile memory fabrication processes
US7615447B2 (en) * 2007-12-19 2009-11-10 Sandisk Corporation Composite charge storage structure formation in non-volatile memory using etch stop technologies
KR101039214B1 (ko) 2009-10-16 2011-06-03 한양대학교 산학협력단 핀 펫 구조를 가지는 플래시 메모리 및 이의 동작 방법
US9424938B2 (en) 2011-06-09 2016-08-23 Micron Technology, Inc. Reduced voltage nonvolatile flash memory

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3059442B2 (ja) * 1988-11-09 2000-07-04 株式会社日立製作所 半導体記憶装置
US5295096A (en) * 1988-07-11 1994-03-15 Mitsubishi Denki Kabushiki Kaisha NAND type EEPROM and operating method therefor
JP3114229B2 (ja) * 1991-04-05 2000-12-04 ソニー株式会社 不揮発性記憶装置
KR0167874B1 (ko) * 1993-06-29 1999-01-15 사토 후미오 반도체 기억장치
JPH07235650A (ja) * 1993-12-27 1995-09-05 Mitsubishi Electric Corp 不揮発性半導体記憶装置
JP3476952B2 (ja) * 1994-03-15 2003-12-10 株式会社東芝 不揮発性半導体記憶装置
US5455792A (en) * 1994-09-09 1995-10-03 Yi; Yong-Wan Flash EEPROM devices employing mid channel injection
DE69619321T2 (de) * 1995-08-11 2002-10-10 Imec Inter Uni Micro Electr Verfahren zum Programmieren einer Flash-EEPROM-Speicherzelle unter Optimierung des niedrigen Leistungsverbrauchs und Verfahren zum Löschen dieser Zelle
KR0170296B1 (ko) * 1995-09-19 1999-03-30 김광호 비휘발성 메모리소자
US5691939A (en) * 1995-12-07 1997-11-25 Programmable Microelectronics Corporation Triple poly PMOS flash memory cell
KR100207504B1 (ko) * 1996-03-26 1999-07-15 윤종용 불휘발성 메모리소자, 그 제조방법 및 구동방법
KR100217900B1 (ko) * 1996-04-01 1999-09-01 김영환 플래쉬 메모리 셀의 프로그램 방법

Also Published As

Publication number Publication date
JP4262314B2 (ja) 2009-05-13
US6246607B1 (en) 2001-06-12
JPH1041487A (ja) 1998-02-13
US6093605A (en) 2000-07-25
US5877980A (en) 1999-03-02
KR100207504B1 (ko) 1999-07-15
KR970067903A (ko) 1997-10-13

Similar Documents

Publication Publication Date Title
TW444383B (en) NAND-Type nonvolatile memory device, manufacturing method thereof and driving method thereof
TW512495B (en) Nonvolatile semiconductor memory device, process of manufacturing the same and method of operating the same
TW503528B (en) Semiconductor device
USRE39697E1 (en) Method of making floating-gate memory-cell array with digital logic transistors
TW494573B (en) Non-volatile memory device having a metal-oxide-nitride-oxide-semiconductor gate structure and fabrication method thereof
KR960016803B1 (ko) 불휘발성 반도체 메모리장치
JP5220983B2 (ja) 自己整列スプリットゲート型の不揮発性半導体メモリ素子、及びその製造方法
US4258378A (en) Electrically alterable floating gate memory with self-aligned low-threshold series enhancement transistor
US7205608B2 (en) Electronic device including discontinuous storage elements
US7619270B2 (en) Electronic device including discontinuous storage elements
US7226840B2 (en) Process for forming an electronic device including discontinuous storage elements
TWI245424B (en) Fabrication of conductive lines interconnecting conductive gates in non-volatile memories, and non-volatile memory structures
US7642594B2 (en) Electronic device including gate lines, bit lines, or a combination thereof
US7211487B2 (en) Process for forming an electronic device including discontinuous storage elements
JPH0864699A (ja) 不揮発性半導体記憶装置
US20070020856A1 (en) Process for forming an electronic device including discontinuous storage elements
TW200539355A (en) Pocket implant for complementary bit disturb improvement and charging improvement of SONOS memory cell
US7777268B2 (en) Dual-gate device
TW535265B (en) Structure and manufacturing method of CMOS process compatible single poly-silicon erasable and programmable ROM
US5411908A (en) Flash EEPROM array with P-tank insulated from substrate by deep N-tank
US7582929B2 (en) Electronic device including discontinuous storage elements
TW497270B (en) Method for making semiconductors
TW517375B (en) Nonvolatile semiconductor device and its manufacturing method
JP2628673B2 (ja) 半導体記憶装置
TW550762B (en) Structure, fabrication and operation method of flash memory device

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees