TW440950B - Porous region removing method and semiconductor substrate manufacturing method - Google Patents

Porous region removing method and semiconductor substrate manufacturing method Download PDF

Info

Publication number
TW440950B
TW440950B TW087120966A TW87120966A TW440950B TW 440950 B TW440950 B TW 440950B TW 087120966 A TW087120966 A TW 087120966A TW 87120966 A TW87120966 A TW 87120966A TW 440950 B TW440950 B TW 440950B
Authority
TW
Taiwan
Prior art keywords
substrate
porous
patent application
etchant
scope
Prior art date
Application number
TW087120966A
Other languages
English (en)
Inventor
Kiyofumi Sakaguchi
Kazutaka Yanagita
Original Assignee
Canon Kk
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Kk filed Critical Canon Kk
Application granted granted Critical
Publication of TW440950B publication Critical patent/TW440950B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76259—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along a porous layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Weting (AREA)
  • Cleaning Or Drying Semiconductors (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Recrystallisation Techniques (AREA)
  • Drying Of Semiconductors (AREA)

Description

440950 A7 ____B7 五、發明説明（1 ) 〔發明領域〕 本發明有關於多孔區之去除方法，以及，一半導體基 板之製造方法，更明白地說，有關於由具有多孔區之基板 中除去多孔區之方法，及一種使用該方法之半導體基板製 造方法，及一用以除去一多孔區之設備。 〔相關前技說明〕 . 一種順序地形成一多孔矽層及單晶矽層於第一基板上 ，結合第一基板至一個別備製之第二基板，及分離已結合 基板疊成爲兩基板，於多孔矽層，以轉移形成於第一基板 側之單晶矽層至第二基板側，藉以製造S Ο I基板。 於此方法中，於結合基板疊被分離成兩基板後，保留 於第二基板側表面上之多孔矽層係被去除。於去除多孔矽 層中，在下之第二基板表面之平坦度，特別是單晶矽層及 第二基板之表面層之膜厚均勻度並不受到阻礙。 〔發明槪要〕 經濟部中央標準局貝工消費合作社印裝 (諸先閲讀背面之注意事項再填寫本頁) 本發明已經完成上述狀態之考慮，並具有目的以提供 多孔區去除方法，其能夠維持下層之平坦度及使用該方法 之半導體基板之製造方法。 依據本發明之多孔區去除方法，用以由具有多孔區之 基板中除去多孔區，其特滅在於包含步驟：第一步驟以餓 刻劑處理多孔區，於供給超音波至蝕刻劑之同時，第二步 驟有以蝕刻劑處理多k區，而不供給超音波給蝕刻劑’或 本紙浪尺度適用中國國家標準{ CNS ) A4規格（2! 0 X 297公釐） -4- 440950 A7 B7 五、發明説明（2 ) - 同時供給較第一步驟所供給之超音波爲弱之超音波至蝕刻 劑，及第三步驟爲去除殘留於基板上之多孔區。 於多孔區去除方法中，第一步驟較佳包含以蝕刻劑塡 入多孔區之孔中至一深部份。 於多孔區去除方法中，第二步驟較佳地包含削薄於多 孔區中之孔壁，藉由一蝕刻动能而使孔壁不大於一預定厚 度。 於多孔區去除方法中，第二步驟較佳包含削薄於多孔 區中之孔壁至一厚度，以允許一次於第三步驟中去除留下 之多孔區》 於多孔區去除方法中，第三步驟較佳包含以蝕刻劑去 除殘留於基板上之多孔區。. 於多孔區去除方法中，第三步驟較佳地包含藉由蝕刻 劑去除殘留於基板上之多孔區，於供給超音波至蝕刻劑之 同時。 於多孔區去除方法中，第一至第三步驟較佳係被執行 ，於將予處理之基板浸入相同蝕刻劑之同時。 經濟部中央標準局員工消費合作社印製 {請先閱讀背面之注意事項再填寫本頁) 於多孔區去除方法中，第三步驟較佳包含以蝕刻劑去 除殘留於基板上之多孔區，用於多孔區之蝕刻速率係高於 第一或第二蝕刻劑之蝕刻速率。 於多孔區去除方法中，第一至第三步驟係較佳被執行 ，於予以被處理之基板浸於蝕刻劑之同時。 於多孔區去除方法中，第一及/或第二步驟係較佳被 執行’於予以被處理i基板浸於蝕刻劑之同時。 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） 4 40 9 5 0 A7 _B7_ 五、發明説明（3 ) ' 於多孔區去除方法中，第三步驟較佳包含以一高壓流 體去除殘留於基板上之多孔區。 於多孔區去除方法中，第三步驟較佳包含以擦拭去除 殘留於基板上之多孔區。 於多孔區去除方法中，於施加超音波至蝕刻劑之處理 基板時，於基板及超音波源簡之相對位置關係係較佳地被 改變。 於多孔區去除方法中，於施加超音波至蝕刻劑之處理 基板中，基板較佳地被擺動於處理溶液中。 於多孔區去除方法中，於施加超音波至蝕刻劑之處理 基板中，基板較佳地被旋轉。 於多孔區去除方法中，於施加超音波至蝕刻劑之處理 基板時，基板及超音波源間之至少一個之位置係以實際平 行或垂直於超音波振動面之方向改變。 於多孔區去除方法中，以蝕刻劑處理基板中’基板較 佳地被擺動或旋轉。 於多孔區去除方法中，以蝕刻劑處理基板中’飩刻劑 較佳被循環，以形成一蝕刻劑流接近·基板。 經濟部中央標準局負工消費合作社印製 (請先閱讀背面之注意事項再填寫本頁) 於多孔區去除方法中，第一及/或第二步驟較佳包含 於基板及超音波源間之相對位置關係之改變。 於多孔區去除方法中，較佳地，第一及第二步驟係被 執行，同時將基板浸於相崗蝕刻槽中’第一步驟包含作動 超音波源，及第二步驟包含停止超音波源之操作。 於多孔區去除方&中，較佳地’第一及第二步驟係被 本紙浪尺度適用中國國家標準（CNS ) Α4規格（2丨0X297公釐） -6 - 440950 A 7 B7 五、發明説明（4 ) - 執行，同時將基板浸於相同蝕刻槽中，第一歩驟及第二步 驟包含持續地作動'超音波源，及第二步驟插入—超音波屏 蔽於超音波及基板之間。 於多孔區去除方法中，予以處理之基板較佳基本上包 含單晶砂。 於多孔區去除方法中，参多孔區較佳地基本上包含一 多孔砂。 於多孔區去除方法中，多孔區係較佳地藉由陽極化一 單晶矽基板而'形成。 於多孔區去除方法中*蝕刻劑較佳地係以下之任一種 (a )氟酸 (b )由加入至少乙醇及過氧化氫至氟酸所備製之混 合溶液， (c )緩衝氟酸，及 (c )由加入至少乙醇及過氧化氫至緩衝氟酸所備製 之混合溶液。 經濟部中央標隼局貝工消費合作社印製 {請先閱讀背面之注意事項再填寫本頁) 依據本發明，其中提供有一製造半導體基板之方法， 其特徵在於包含步驟：形成一多孔層及至少一非多孔層於 第一基板上，結合第二基板至第一基板之非多孔層側，由 結合基板堆疊去除第一基板，以外露於第二基板之表面上 之多孔層，並使用上述多孔區域除去方法，以去除於第二 基板上之多孔層。 於多孔區去除方法中，外露多孔層之步驟較佳包含由 結合基板堆疊之第一基板之下表面側，·硏磨，拋光，或蝕 本紙伕尺度適用中國國家標準{ CNS ) A4規格（210X297公釐） 440950 A7 B7 五、發明説明（5 ) ' 刻第一基板，以外露於第二基板表面上之多孔層。 , 於多孔區去除方法中，外露多孔層之步驟較佳包含分 離於多孔層之結合基板堆疊’以外露於第二基板表面上之 多孔層。 於多孔區去除方法中，該非多孔層較佳包含一單晶矽 層。 於多孔區去除方法中，該非多孔層較佳包含一單晶矽 層及一氧化砍層。 於多孔區去除方法中，該單晶矽層係較佳一層，其係 磊晶成長於第一基板之多孔層上。 於多孔區去除方法中，該非多孔層較佳包含一單晶化 合物半導體層。 於多孔區去除方法中，該第二基板較佳基本上包含一 砂材料。 於多孔區去除方法中，該第二基板較佳具有一氧化砂 層於予以結合至第一基板之表面上。 於多孔區去除方法中，該第二基板較佳爲一透明基板 〇 經濟部t央標準局員工消費合作社印製 (請先閲讀背面之注意事項再填寫本頁) 依據本發明，其中提供有一多孔區去除設備，用以由 具有多孔區之基板上除去多孔區，其特徵在於包含執行機 構，用以執行第一步驟，以蝕刻劑處理多孔區，於施加超 音波至蝕刻劑之同時，執行機構，用以執行第二步驟，以 蝕刻劑處理多孔區，而不施加超音波至蝕刻劑，或同時施 加一超音波弱於第一_驟中施加給蝕刻劑之超音波，及執 本紙張尺度適用中國国家標準（CNS > A4規格（210X297公釐） * 8 - 440 9 5 0 A7 B7 五、發明説明（6 ) - 行機構，用以執行第三步驟，以去除殘留於基板上之多孔 區。 本發明之其他目的，特性及優點將由以下之本發明之 實施例之詳細說明’並參考附圖而變得更明顯。 〔圖式之簡要說明〕 第1A至1C圖係爲用以解釋依據本發明之較佳實施 例之多孔層去除方法之原理。 第2人至_ 2 C圖爲示意圖_，例示出依據本發明之多孔 層去除方法之第一應用例之製造方法。 第3 A至3 F圖爲示意圖，例示出依據本發明之另一 較佳實施例之半導體基板方法。 第4圖爲不出一晶圓處理設備之第一配置之ϋ體圖。 第5圖爲不出一晶圓處理設備之第—配置之ϋ體圖。 第6圖爲示出一晶圓處理設備之第三配置之立體圖. 第7Α圖爲示於第6圖中之晶圓處理設備之操作圖。 第7 B圖爲示於第6圖中之晶圓處理設備之操作圖。 經濟部中央榡準局負工消費合作.社印製 第7 C圖爲示於第6圖中之晶圚處理設備之操作圖。 第7D圖爲示於第6圖中之晶圓處理設備之操作圖。 第7 E圖爲示於第6圖中之晶圓處理設備之操作圖。 第8圖爲示於第6圖中之晶圓處理設備中之助擺動組 件之立體圖。 ^ 第9圖爲一示意圖，例示出晶圓處理設備之第四配置 本紙張尺度通用中國國家標準（CNS ) M規格（加乂乃7公釐> -9- 440 9 5 0 A7 _ B7 五、發明説明（7 ) - 第1 0圖爲一示意圖，例示出晶圓·處理設備之第五配 置。 第1 1A及1 1B圖爲示意圖，示出於第5或6圖中 之晶圓處理設備之修改。 第1 2 A至1 2 C圖爲一示意圖，例示出晶圓處理設 備之第六配置。 ‘ 主要元件對照表 1 0 晶 圓 處 理 設 備 1 1 晶 圓 處 理 槽 1 2 四 邊 溢 流 槽 1 3 助 擺 組 件 1 4 液 面 2 1 晶 圓 支 持 件 3 1 晶 圓 驅 動 機 構 4 0 晶 圓 5 1 超 音 波 源 6 1 超 波 源 6 2 調 整 機 構 7 1 循 環 器 7 2 循 環 器 7 3 循 環 器 8 0 晶 圓 移 動 機 構 8 1 臂 經濟部中央標準局員工消費合作社印製 (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -10- 440950 A7 B7 五、發明説明（8 ) 9 1 擋門 9 2 擋門 1 0 0 晶 圓 處理 設備 1 1 0 晶 圓 處理 槽 1 3 1 超 音 波源 2 0 1 下 層 Jj— 基板 2 0 2 多 孔 層 2 0 3 蝕 刻 劑 4 0 1 矽· 基 板 4 0 2 多 孔 矽部 4 0 3 非 多 孔層 5 0 1 矽 基 板 5 0 2 多 孔 層 5 0 3 非 多 孔層 5 0 4 二 氧 化矽 層 5 0 5 第 二 基板 7 0 0 噴 嘴 7 0 1 水 經濟部中央標準局貝工消費合作杜印製 (請先閲讀背面之注意事項再填寫本頁) 〔較佳實施例之詳細說明〕 本發明係適用於方法包含步驟：順序形成一多孔層及 非多孔層於第一基板上，結合第一基板，以分別備製第二 基板，分離結合基板堆疊成爲於多孔區之兩基板，以轉移 形成於第一基板側之_非多孔層至第二基板側，並除去殘留 本紙裱尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -11 - 4 40 9 5 0 A7 ___B7_ 五、發明説明（9 ) - 於第二基板側表面上之多孔層，藉以製造一 S Ο I基板" 作爲第一基板，單晶矽基板可以被使用。於此_例子中 ，多孔層是一多孔矽層。於多孔矽層上，一單晶矽層可以 磊晶成長作爲一非多孔層《例如s i 0 2層之絕緣層可以被 形成於單晶矽上。 於實施例中，多孔層及非多孔層係順序地形成於第一 基板上，該基板係結合至分離備製成之第二基板上，以形 成一結合基板堆疊。於結合基板堆疊被分成兩基板於多孔 矽層後，殘留於第二基板側上之多孔層係藉由濕蝕刻去除 〇 於蝕刻多孔矽層時，多孔矽層之分裂可以藉由供給一 經濟部中央標準局員工消費合作社印装 (請先閱讀背面之注意事項再填寫本頁} 超音波給蝕刻槽。更明白地說，當一超音波被供給至蝕刻 槽時，更明白地說，至於處理時之結合基板堆疊，多孔矽 層中之孔壁可以於變薄前被分裂=因爲多孔矽層之孔壁之 分裂之開始至結束之時間可以大量地縮短，於多孔層及下 層第二基板（例如單晶矽基板）間之蝕刻選擇率可以增加 。因此，於多孔層去除後基板間之第二基板之表面之 SO I厚度變化及SO I厚度變化被抑制，並可取得具有 高膜厚度均勻性之單晶矽層之高品質S 0 I基板。 然而，若予以蝕刻之基板上之多孔層具有變化厚度， 其很難確保第二基板之表面層（單晶矽層）之高膜厚度均 勻性，於去除多孔矽層後’。特別是於大量生產時，這問題 導致低良率。 於此實施例中，更提供了一種方法，其更適當地確保 本紙張尺度適用中國國家標準（CNS ) A4規格（210^97公釐） -12- A7 440 9 5 0 _ B7 五、發明説明（1〇 ) 於多孔矽層去除後，第二基板表面層（單晶矽層）之高膜 厚度均勻性。 (請先閱讀背面之注意事項再填寫本頁) 第1 A至1 C圖係示意圖，用以說明依據本發明之較 佳實施例之多孔層去除方法之原理。參考第1 A至1 C圖 ，參考數201表示下層（第二基板）：202表示一多 孔層：及2 0 3表示一蝕刻齊ίί 於第1 Α圖中，多孔層2 0 2之孔係被塡入以蝕刻劑 2 0 3至最深部份。於此時，一超音波係較佳地被應用至 該予以處理之物體（例如一結合基板堆疊）。當超音波被 使用時|諸孔被塡入以預處理溶液之速度增加° 經濟部中央標準局負工消費合作社印製 於第1 B圖中，孔係由蝕刻作用所形成。於此時，較 佳地，並沒有超音波被施加至予處理之物件上或者超音波 強度被降低。若超音波被施加，則於相鄰孔間之壁變成到 一定程度之薄時，多孔層開始分裂。因爲多孔層首先於薄 部份分裂，所以下層基板2 0 1之表面係被蝕刻於這些部 份。此時，明顯地，基板2 0 1之表面層之薄厚均勻度降 低。然而，當未施加超音波時，孔不會分裂，除非它們變 厚於超音波施加之時。此時，因此％蝕刻可以防止部份之 過處理。 即使當未施加超音波至予處理物件中’蝕刻處理可以 不只於水平方向（平面方向）同時於垂直方向。然而’對 飩刻之影響係相較於超音波施加時係不可忽略的。 於第1 C圖中，具有薄孔壁之多孔層2 0 2被去除。 不只是蝕刻同時硏磨，擦拭或噴射水法可以應用於此步驟 本紙張尺度適用中國國家標準{ CNS ) A4規格（210X297公釐） -13- 440950 A 7 ___^_ B7 五、發明説明（11 ) ' 中。於此步驟中，具有易碎結構之多孔層於蝕刻時係被一 次去除。 請 先 閱 讀 背 面 之 注. 意 事 項 再 % 寫. 本 頁 當触刻被應用於第1 C圖之步驟時，於第1 A至1 C 圖之步驟可以使用相同蝕刻槽加以執行。此時，示於第 1 B圖中之步驟係被執行，直到於多孔層之最深部份之孔 壁變薄，以立即於整個超音菠再次施加區域分裂，然後， 於第1C圖之步驟被執行（於施加超音波時蝕刻）β此處 理中，多孔層可以一次被去除，並幾乎同時，下層基板 2 0 1可以外露於予以處理之整個區域中。爲此理由，於 蝕刻中之變.化可以降低，並可維持高平坦度之下層基板 2 0 1。 上述多孔層去除方法可以容易地應用至若干基板之批 次處理中。更明白地說，對於予以處理之若干物*於多孔 層之最深部份之孔壁被薄到立即於如第1B圖所示之於整 個區域被分裂時，於第1C圖之步驟係被執行。 經濟部中央標準局員工消費合作社印製 該多孔層去除方法係較佳地被實現，於予以處理之物 係被浸於蝕刻劑中之同時。此時，粒子可以被防止與予以 處理之物件相黏於蝕刻劑及空氣間之界面。 依此多孔層去除法，藉由施加超音波，蝕刻係被提昇 ，以分裂多孔層，以及，粒子可以有效地由予以處理之物 中除去。 當多孔層被除去時，於超音波源（例如超音波振盪器 )及待處理物間之相對位置關係改變之同時，更明白地說 是於基板及產生於超^波振動表面及蝕刻劑之液面間之駐 本紙張·尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -14- 440950 A7 B7 五、發明説明（12 ) * 波間之位置關係改變之同時，處理可以更均勻地執行於基 .板表面之所有區域中。爲此，例如，塞板被擺動，基板被 擺動，支持基板之載台擺動，或超音波源被移動。 多孔層去除法之應用例係說明如下。 〔第一應用例〕 ‘ 第一應用例係有關於一物品製造方法。第2 A至2 C 圖爲示意圖，示出本製造方法之應用例。於第2 A圖中’ 備製有一具有區域多孔矽部份4 0 2之矽基板4 0 1。該 矽基板4 0 1係藉由例如形成一光阻膜於矽基板上’藉由 光微影術而對光阻膜作出圖案’並陽極化所得之結構而取 得。一作成圖案之S i 3 N 4膜或臘可以使用以替代光阻膜 。有關臘，具有抗氟酸性之臘，例如阿皮松臘（商標名） 可以被使用。 於第2B圖中，非多孔層（圖案）403係被形成於 矽基板，如於第2A圖所示者之表面。 經濟部中央標準局員工消費合作社印裝 (請先閱讀背面之注意事項再填寫本頁) 於第2 C圖中，多孔矽部份4 0 2係被去除。更明白 地說，示於第2 B圖之多孔砂部份4 0 2外露之基板係被 設定於被塡以用於多孔層之蝕刻劑之處理槽中’並且’蝕 刻執行之同時，施加一超音波至基板上。 當多孔矽部份4 0 2中之孔被足夠地塡入蝕刻劑，及 超 音波之施加被停止時_，蝕刻係被持續。於處理時’於 多孔矽部份4 0 2中之孔壁逐漸變薄。當由表面看（圖中 之下面）時，多孔矽^份4 0 2之顏色同時也逐漸變亮。 本紙張尺度適用中國国家標準（CNS ) A4規格（210 X 297公釐） -15- 440950 A7 _ B7 五、發明説明（13 ) - 當孔壁足夠薄時，下層非多孔層（圖案·）4 0 3可以被由 多孔矽部份402看透。 於此狀態中，剩餘多孔矽部份係被去除。爲了去除多 孔矽，例如，1 )蝕刻係被於再次施加超音波之同時被執 行，或者2 )蝕刻係使用一具有高矽蝕刻速度之蝕刻劑加 以執行。 ' 爲了留下硬結構，多孔矽部份可.以被噴射水除去。 當整個砂基板4 0 1係由多孔矽作成時，只有形成於 基板上之非多孔層可以被留下。另外，當如上述之非多孔 層4 0 3被作成圖案時，各種結構包含一示於第2 C圖之 懸臂可以被形成。 〔第二應用例〕 經濟部中央標準局負工消費合作社印製 (請先閱讀背面之注意事項再填寫本頁) 第二應用例係相關於半導體基板製造方法。第3 Α至 3 F圖示出本應用例之半導體基板製造方法。於第+ 3 A圖 中，第一單晶矽基板5 0 1係被備製，及一多孔矽層 5 0 2係形成於第一單晶矽基板5 0 1之表面上。於第 3 B圖中，至少一非多孔層5 0 3係'形成於多孔矽層 502上。有關非多孔層503，一單晶矽層，一多結晶 矽層，一非晶矽層，一金屬層，一化合物層或一超導體層 係爲適當的。有瀾於非多孔層503，一包含例如 MO S F E T之元件結構詹可以加以形成。一二氧化矽層 5 0 4較佳係形成於表面層上，因而完成第一基板。該二 氧化矽層5 0 4是有南的，因爲當第一基板被結合至第二 本纸張尺度適用中國國家標準{ CNS ) A4規格（210X297公釐） -16- ^•40 9 5 0 A7 ___ B7 五、發明説明（14 ) - 基板5 0 5時，結合界面之界面狀態可以由主動層分離。 結果，如於第3 D圖所示，分離備'製之第二基板 5 0 5係於室溫經由二氧化矽層5 0 4與示於第3 C圖之 第一基板接觸。此後，所需之陽極結合，加壓，熱處理或 其組合係被執行，以牢固地結合基板^ 當一單晶矽層係形成爲弃多孔層5 0 3時，於二氧化 矽層5 0 4藉由例如熱氧化，而形成於單晶矽層表面上後 ，第一基板係較佳地被結合至第二基板5 0 5。 有關第二基板5 0 5，一矽基板，一藉由形成二氧化 矽層於矽基板上而取得之基板，一包含矽玻璃，或石英或 藍寶石基板之透明基板係合適的。其他基板也可以使用， 只要第二基板5 0 5具有足夠之平坦表面作爲結合用。 第3 D圖示出一狀態，其中第一基板及第二基扳係經 由二氧化矽層5 0 4加以結合。若非多孔層5 0 3或第二 基板並不包含矽，則二氧化矽層5 0 4並不需要被形成。 於結合中，絕緣薄板可以被插入第一基板及第二基板 之間。 經濟部中央標準局貝工消費合作社印製 {請先閱讀背面之注意事項再填寫本頁) 於第3 E圖中，第一矽基板5 0 1係被由於多孔矽層 5 0 2之第二基板側去除。爲去除第一基板，第一基板側 係藉由硏磨，拋光或蝕刻而放棄，或者結合基板堆疊係被 於多孔矽層5 0 2分成第一基板側及第二基板。 於第3 F圖中，殘留於第二基板側表面上之多孔矽層 5 0 2係被去除。更明白地說，第二基板係被設定於被塡 滿多孔矽蝕刻劑之處i槽中，以及，於蝕刻執行時，一超 本纸乐尺度適用中國國家揉準（CNS ) A4現格（210Χ297公釐） -17- 經濟部中央標準局員工消費合作社印裝 440950 A7 __B7 五、發明説明（15 ) 音波係較佳地被施加至基板上。 當多孔矽層中之孔被足夠地塡以蝕刻劑時，及超音波 施加被停止時，蝕刻被持續。於此處理中，於多孔矽層 50 2中之孔壁逐漸地變薄。當由表面看時，多孔矽部份 5 0 2之顏色同時也逐漸變亮。當孔Μ足夠薄時，下層非 多孔層（例如單晶矽層）5 0 3可以被由多孔矽部份 5 0 2看透。 於此狀態中，剩餘多孔矽部份5 0 2係被去除。爲了 去除多孔矽，例如，1)蝕刻係被於再次施加超音波之同 時被執行，或者2 )蝕刻係使用一具有高矽蝕刻速度之蝕 刻劑加以執行，3 )多孔矽層5 0 2係藉由噴射水去除， 4)多孔矽層502係被硏磨，或5)執行擦試》 第3 F圖爲一示意圖，示出由上述方法所得到之半導 體基板（S 0 I基板）具有平表面及均勻膜厚度之非多 孔層（例如單晶矽層）5 0 3係被經由絕緣層（例如二氧 化矽層）5 0 4而形成在第二基板5 0 5上。依據本方法 ，一具有高品質之大面積半導體基板可以被製造出來。 當絕緣基扳係被使用爲第二基板5 0 5時，由上述製 造方法所得到之半導體基板係很有用於形成一絕緣電子元 件。 當示於第3 D圖之結合基板堆疊係被於多孔矽層 5 0 2分離時，第一基板岢以於殘留於第一基板5 0 1上 之多孔矽層5 0 2被去除時再被使用，及平面被如所需地 平面化。 本紙張又度適用中國國家標準（CNS ) Α4規格（210X297公釐) ~ -18- (請先閲讀背面之注意事項再填寫本頁)
440950 Α7 Β7 五、發明説明（16 ) - 一合適以去除多孔層之晶圓處理設備之特定例將如下 列。 〔處理設備之第一實施例〕 第4圖爲一立體圖，示出合適以去除多孔層之晶圓處 理設備之配置。 於晶圓處理設備1 〇 〇中，與處理溶液接觸之組件較 佳係依其應用目的而由矽玻璃或塑膠作成。有關塑膠，一 含氟塑膠，氯’乙烯，聚丙烯，聚對苯二甲酸丁二醇酯（ PBT.)，或聚醚醚酮（PEEK)可以被使用。有關含 氟塑膠，PVDF * PFA或PTFE爲適當的。 晶圓處理設備1 〇 〇包含一晶圓處理槽1 1 0，一溢 流槽1 2 0，一超音波槽1 3 0，及一晶圓旋轉機制（ 111至11 9)，用以於晶圓旋轉時支撐用。 經濟部中央標準局員工消费合作社印装 (請先閱讀背面之注意事項再填寫本頁) 於處理晶圓以前，晶圓處理槽1 1 0係被塡滿處理溶 液（蝕刻劑）。用以暫時儲存處理溶液溢流出晶圓處理槽 1 1 0之溢流槽1 2 0係被安裝於晶圓處理槽1 1 〇之上 部份周圍，以包圍住它。暫時儲存於溢流槽1 2 0中之處 理溶液係由溢流槽1 2 0之底部經由一排放管1 2 1 a排 放至一循環器1 2 1。循環器1 2 1過濾被排放之處理溶 液，以除去粒子並將處理溶液經由供給管路1 2 1 b送至 晶圓處理槽1 1 0之底部。於此佈置中，於晶圓處理槽 110中之粒子係被有效地去除。 晶圓處理槽1 1 0較佳係具有一深度’其使得晶圓 本紙張尺度適用中國國家標率{ CMS ) Α4規格（210X297公釐） -19- ! 440950 A7 _ B7 五、發明説明（17 ) 1 4 0可以完全地被浸沒。以此配置，於空氣或接近液面 之粒子可以防止附著至晶圓1 4 0。 超音波槽1 3 0係位於晶圚處理槽1 1 0下。於超音 波槽1 3 0內，一超音波源1 3 1係被一調整機構1 3 2 所支撐。調整機構1 3 2具有機構用以調整於超音波源 1 3 1及晶圓處理槽1 1 〇簡之相對位置關係’一機構用 以調整超音波源1 3 1之垂直位置，及一機構’用以調整 水平位置。以此機構，予以供給至晶圓處理槽1 1 0，更 明確地說係晶圓1 4 0中之超音波可以被最佳化。超音波 源1 3 1較佳具有調整所產生超音波頻率或強度之功能。 以此配置，超音波之供給可以被最佳化。藉由加入超音波 至晶圓1 4 0之最隹化供給之功能，超音波可以個別地施 加至各種類型之晶圓。超音波槽1 3 0係被塡以超音波傳 送媒體（例如水），使得超音波係被經由超音波傳送媒體 傳送至晶圓處理槽110。 經濟部中央標準局貝工消費合作社印裝 {請先閱讀背面之注意事項再填寫本頁) 晶圓處理設備1 0 0具有一控制部*用以開/關控制 超音波源1 3 1。以此控制部，多孔層去除處理可以被控 制。 . . 晶圓1 4 0可以被保持幾乎垂直於晶圓處理槽11 0 之底表面，藉由四晶圓旋轉桿1 1 1，每一桿具有凹槽 1 1 1 a ，以嚙合晶圓1 40。晶圓旋轉桿1 1 1具有支 持晶圓1 4 0同時旋轉它們之功能，並構成晶圓旋轉機構 之一部份。每一晶圓旋轉桿1 1 1係可以一對彼此相對之 桿支撐機構1 1 8所#樞轉地支撐，使得晶圓旋轉桿 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐} -20- 經濟部中央標準局員工消費合作衽印製 440950 A7 _ B7 五、發明説明（18 ) 1 1 1於接收由馬達1 1 9所產生之驅動力矩時*以相同 方向旋轉。每一晶圓旋轉桿1 1 1較隹具有一小直徑，而 不會阻礙超音波之傳送。 晶圓旋轉桿1 1 1之數量係較佳地儘可能地少β爲了 確保相對於晶圓1 4 0之想要磨擦力，較佳地提供兩個用 以限制晶圓1 4 0之滾動方_( X軸方向）移動之晶圓旋 轉桿1 1 1及兩個用以由下側支撐晶圓1 4 0之晶圓旋轉 桿1 1 1 =當兩晶圓旋轉桿1 1 1被安置於晶圓下之適當 間距時，驅動力矩可以有效地被傳送至具有一定向平面之 晶圓。若只有一晶圓旋轉桿1 1 1被放置於晶圓下，則定 向平面係位於晶圓旋轉桿1 1 1上*晶圓不能被晶圓旋轉 桿1 1 1所旋轉。 一般而言，一駐波，即，一具有高強度部份及低強度 部份之超音波係被形成於晶圓處理槽1 1 0之底面及液面 之間。然而，因爲晶圓處理設備1 1 0可以於旋轉晶圓 1 4 0時處理它們，所以由於駐波之處理中之不均勻性可 以降低。 於晶圓處理設備100中，於晶圓處理槽11〇之底 部或晶圓1 4 0旁之組件量係被儘可能地降低。爲此理由 ，超音波可以有效並均勻地供給至晶圓1 4 0。另外，以 此配置，因爲處理溶液可以自由流動於晶圓1 4 0旁，所 以晶圓可以均勻地被處理；及處理缺陷可以被防止。 〔晶圓處理設備之第i配置〕 本紙張尺度適用中國國家標準（CNS > A4C格（210X297公釐） ' - -'v (請先閲讀背面之注意事項再也寫本頁)
-21 - 40 9 5 A7 B7 五、發明説明（19 ) - 第5圖是一示意圖，示出合適以去除一多孔層之晶圓 處理設備之配置。 於晶圓處理設備1 〇中，與處理溶液接觸之組件較佳 係依其應用目的而由矽玻璃或塑膠作成。有關塑膠，一含 氟塑膠，氯乙烯，聚丙烯，聚對苯二甲酸丁二醇酯（ PBT)，或聚醚醚酮（PEEK)可以被使用。有關含 氟塑膠，PVDF，PFA或PTF.E爲適當的。 晶圓處理設備1 〇包含一晶圓處理槽1 1，及一支持 件驅動機構31，用以擺動於晶圓處理槽11中之晶圓支 持件2 1。晶圓處理設備1 〇較佳具有一超音波槽6 1。 經濟部中央標準局員工消費合作社印装 (請先閱讀背面之注意事項再填寫本頁} 於處理晶圓以前，晶圓處理槽1 1係被塡滿處理溶液 。晶圓處理槽1 1具有四邊之溢流槽1 2。處理溶液係被 —具有過濾器之循環器7 1所供給，由晶圓處理槽1 1之 底部進入晶圓處理槽11。溢流出晶圓處理槽11之處理 溶液係被儲存於四邊溢流槽12並由四邊溢流槽12之底 部排放至循環器7 1。於此晶圓處理設備1 0中，晶圓支 持件2 1係被支持件驅動機構3 1所擺動，並且，同時地 處理溶液被攪動。爲此原因，包含四邊溢流槽1.2之循環 系統係很有用以維持處理溶液之定液面。 有關於晶圓支持件2 1，可使用商用可購得之產品。 晶圓支持件2 1·較佳係由矽玻璃或塑膠作成。有關塑膠， 一含氟塑膠，氯乙烯，聚丙烯，聚對苯二甲酸丁二醇酯（ PBT)，或聚醚醚酮（PEEK)可以被使用。有關含 氟塑膠，PVDF，fFA或PTFE爲適當的。 本紙張尺度適用中國國家標準（CNS M4規格（210X297公釐> -22- 五、發明説明（20 ) ， 支持件驅動機構3 1具有一對支持部3 1 a ，用以支 持晶圓支持件2 1。晶圓支持件2 1係被一對支持部 3 1 a所支持並被浸於晶圓處理槽1 1中。可以對晶圓 4 0執行想要之處理，同時，擺動於晶圓處理槽1 1中之 晶圓支持件2 1。支持件驅動機構3 1具有傳送儲存已處 理晶圓4 0之晶圓支持件2 i至晶圓處理槽1 1或至下一 步驟之功能。支持件驅動機構3 1同時具有作爲晶圓處理 設備1 0之部份之功能。 於此實施例中，支持部3 1 a支持晶圓支持件2 1 ， 使得晶圓40係間接被夾持。然而，支持部3 1 a可以被 例如吸盤墊所替換，以直接支持住晶圓4 0。晶圓4 0被 保持住之方向並不受限於垂直於晶圓處理槽11之底表面 之垂直方向，而可以平行於底表面。 經濟部中央標準局負工消費合作社印製 (請先閲讀背面之注意事項再填寫本頁) 超音波槽61具有超音波源51並被塡以超音波傳送 媒體（例如水）。超音波源5 1係固定於調整機構6 2， 用以調整超音波源5 1之垂直及/或水平位置。當於超音 波源5 1及晶圓處理槽1 1間之位置關係被調整機構6 2 所調整時，被施加至晶圓處理槽1 Γ更明確地說爲晶圓 40之超音波可以最佳化。超音波源51較佳具有調整所 產生超音波之頻率或強度之功能。以此配置*超音波之供 給可以被最佳化。藉由加入超音波至晶圓4 0之最佳化供 給之功能，超音波可以個別地施加至各種類型之晶圓。 晶圓處理設備1 0具有一控制部，用以開/關控制超 音波源5 1。以此控部，多孔層去除處理可以被控制。 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -23- 440950 A7 ___B7 五、發明説明（21 ) - 〔晶圓處理設備之第三配置〕 第6圖爲一示意圖，示出合適以去除多孔層之晶圓處 理設備之配置。第7 A至7 E圖爲示意圖，示出示於第6 圖中之晶圓處理設備之操作。第8圖爲一立體圖，示出示 於第6圖中之晶圓處理設備f之助擺動構件。 晶圓處理槽1 1較佳於底面具有一助擺動構件1 3， 用以增加爲支持件驅動機構3 1之擺動晶圓4 0之效率。 當晶圓支持21移動時，助擺動構件1 3與被晶圓支持件 2 1所夾持之晶圓4 0之側面接觸，藉磨擦力以旋轉並垂 直移動晶圓支持件2 1中之晶圓4 0。助擺動構件1 3係 有用以改良處理晶圓之表面均勻性。 經濟部中央標準局員工消費合作社印製 (諳先閱讀背面之注意事項再填寫本頁) 其同時也是有效以使用一驅動機構，用以垂直（Y軸 方向）及/或水平（X軸方向）地移動助擺動機構1 3。 於此例子中，助擺動機構1 3本身移動，以旋轉晶圓4 0 並垂直移動晶圓40於晶圓支持件21中。因此，支持件 驅動機構3 1移動晶圓支持件2 1之範圍可能很小。換句 話說，晶圓處理槽1 1可以很精巧。‘ 超音波槽6 1具有超音波源5 1並被塡滿超音波傳輸 媒體（例如水）。超音波源5 1係被固定於調整機構6 2 上，用以調整超音波源5 1之垂直及/或水平位置。當於 超音波源5 1及晶圓處理if 1 1間之位置關係被調整機構 6 2所調整時，被供給至晶圓處理槽1 1，更精確地說爲 晶圓4 0之超音波可以被最佳化。超音波源較佳具有調整 本紙浪尺度適用中國國家標準（CNS ) A4規格（210X297公釐) •24- •^濟都中夬樣準局員工消費合作社印製 440950 A7 ___ B7 五、發明説明（22 ) - 所產生超音波頻率或強度之功能。以此配置，超音波之供 .給可以被最佳化。藉由加入超音波至蟲圓1 4 0之最佳化 供給之功能，超音波可以個別地施加至各種類型之晶圓。 晶圓處理設備1 0具有一控制部，用以開/關控制超 音波源5 1。以此控制部，多孔層去除處理可以被控制。 第7A至7 E圖爲示意齒I，用以說明晶圓擺動方法。 於這些圖中，箭頭指示晶圓支持件2. 1之移動方向。第 7 A圖示出於晶圓開始被擺動前之狀態。當晶圓擺動操作 開始被指示時，支持件驅動機構3 1在電腦控制下將支持 部3 1 a向下壓如第7 B圖所示》晶圓4 0之側面於壓下 之一半時與助擺動構件1 3接觸。晶圓4 0係被助擺動構 件1 3所支持於較低部。 當助擺動構件1 3與晶圓接觸時，雖然所產生之粒子 很小量。爲防止此情形，助擺動構件1 3之末端部份較佳 被R處理如同第8圖所示，爲了以平順地接觸晶圓4 0。 助擺動構件1 3只需要協助晶圓4 0之擺動，因此， 可以具有一形狀例如板狀，但並不阻礙超音波之傳送。以 此配置，超音波可以均勻地施加至晶圓4 0 ，及晶圓4 0 可以均勻被處理。 於此晶圓處理設備1 0中，晶圓4 0被處理，同時改 變於晶圓4 0及助擺動構件1 3間之相對位置關係，即於 晶圓4 0及晶圓處理槽1 1間之相對位置關係。爲此原因 '超音波由於助擺動構件13所造成之略微不均勻不會造 成問題。 ’ 本紙張尺度適用中國國家標準（CNS) Α4規格（210Χ297公釐） (請先閲讀背面之注意事項再填寫本頁)
-25- _B7_ 五、發明説明（23 ) ' 當晶圓支持件2 1之壓力量大到某一程度時，於晶圓 4 0及助擺動構件1 3間之接觸壓力可以增加。因此’於 助擺動構件1 3及晶圓4 0間之滑動係被限制以防止操作 故障。若壓力量很小時，則對晶圓4 0之重力作用於晶圓 支持件2 1上而不是助擺構件1 3之末端。當具有本實施 例之形成之助擺構件1 3被健用時，在晶圓4 0與助擺構 件1 3接觸後，壓力量係較佳被設定約3 0 m m » 當壓向晶圓支持件2 1之操作結束時，支持件驅動構 件3 1在電腦之控制下，移動支持部3 1 a向右（正X軸 方向）如於第7 C圖所示。晶圓40於晶圓處理槽1 1中 ，實際地水平移動向右（正X軸方向），於保持順時鐘旋 轉之同時。支持部3 1 a之移動量必須被設定於支持部 3 1不碰撞晶圓支持件2 1之下方開口部之範圍內。 經濟部中央標莩局舅工消費合作社印製 (請先閱讀背面之注意事項再填寫本頁) 當晶圓支持件2 1之移動向右（正X軸方向）結束時 ，支持件驅動機構3 1於電腦之控制下，移動支持部 3 1 a '如问弟7 D圖所不。支持部3 1 a之移動量較佳 必須設定於一範圍，該範圍係晶圓4 0不會接近處理溶液 之液面1 4。若晶圓4 0接近液面1 4，則粒子可能附著 至晶圓40之表面。 當晶圓支持件2 1之向上移動結束時，支持件驅動機 構3 1在電腦之控制下，移動支持部3 1 a向左（負X軸 方向），如於第7 E圖所Μ，以回到原啓始狀態（第7 A 圖）。 藉由重覆上述操ΐ乍（第7A圖—第7 B圖—第7 C圖 本纸張又度適用中國國家標準（CNS ) Α4規格（210Χ297公釐） -26- 440950 A7 _____B7_ 五、發明説明（24 ) · —第7D圖—第7 E圖），晶圓4 0可以被適當地擺動並 均勻地被處理。 依據晶圓處理設備1 0，因爲晶圓4 0係被擺動於一 區域，該區域中超音波之施加係藉由調整超音波槽6 1而 最佳化，所以作用於晶圓4 0上之超音波可以最佳化。 如所知，一超音波之駐政具有反節點及節點於預定間 距。因此，很困難能均勻化於晶圓處理槽1 1中之超音波 Λ 然而，於此晶圓處理設備1 0中，用於晶圓4 0之處 理以被均勻化，而不管超音波之不均勻之強度分佈，因爲 支持件驅動機構3 1擺動晶圓4 0。即使當晶圓4 0係只 簡單地被移動於水平方向，垂直方向或斜向，用於晶圓 4 0之處理可以均勻。當晶圓4 0同時擺動於軸向（Ζ軸 方向）時，於晶圓間之處理之由於水平面之超音波之高強 度部之不均勻性可以被校正》 經濟部中央標準.局员工消费合作社印31 (請先閱讀背面之注意事項再填寫本頁) 因爲晶圓處理設備1 0具有助擺動構件1 3，所以晶 圓4 0之擺動量可以有效地增加。助擺構件1 3之固定位 置並不限於晶圓處理槽1 1之底部 '。直到助擺動構件1 3 可以接觸於晶圓支持件2 1中之所有晶圓4 0，助擺動構 件1 3可以固定於晶圓處理槽1 1之內壁或於支持件驅動 機構3 1上（於此例，需要一用以改變於支持部3 1 a及 助擺動構件1 3間之相對位置關關之機構）。 另外，依據晶圓處理設備1 0，因爲於晶圓處理槽 1 1中並沒有驅動機構，所以，粒子不會因驅動機構之操 本紙張尺度適用中國國家標準{ CNS ) A4^格（210X297公釐） -27- A7 B7 五、發明説明（25) 作而產生。 〔晶圓處理設備之第四配置〕 第9圖爲一示意圖，示出合適以去除多孔 理設備之配置。 於晶圓處理設備3 0 0中，晶圓4 0係被 行於晶圓處理槽1 1之底面（即幾乎平行於超 方向）並完全'被浸於晶圓處理槽1 1之處理溶 劑），於此狀態，被一晶圓移動機構8 0所擺 處理晶圓4 0並防止爲粒子所污染。 晶圓移動機構8 0以一臂8 1夾持晶圓4 晶圓40於晶圓處理槽11中=晶圓40係較 越過超音波振動方向（即垂直方向）及一平行 方向（即於水平方向）。 於此晶圓處理設備3 0 0及較佳地被完全 溶液中之晶圓4 0係被處理。於此例中，粒子 著至晶圓，接近於處理溶液及氣體間之界面處。 經濟部中央標準局員工消費合作社印製 層之晶圓處 保持幾乎平 音波之振動 液中（蝕刻 動，以均勻 0，並擺動 佳被擺動於 於振動面之 浸入於處理 可以防止附 均勻地藉由 請 先 閲 請 背 面 之 注 意 事 項 再 寫 本 頁 依據晶圓處理設備3 0 0，晶圓4 0可以 擺動晶圓4 0於晶圓處理槽1 1中。 〔晶圓處理設備之第五配置〕 第1 0圖是一示意圖，示出合適以去除多孔層之晶圓 處理設備之配置。於第二至第四配置之晶圓處理設備中， 晶圓於擺動時被處理。於第五配置之晶圓處理設備5 〇 〇 本紙張尺度適用中國國家標準（CNS > A4規格（210X297公釐） -28- 經濟部中央標準局員工消費合作钍印裝 4 4 Ο 9 5 u Α7 __Β7^_ 五、發明説明（26 ) - 中，處理溶液（蝕刻劑）之流速係被增加而不是擺動晶圓 〇 於晶圓處理設備5 0 0中，一用以支持晶圓支持件 2 1之支持部7 3係被放置於晶圓處理槽1 1之下部。被 由循環器7 1供給之處理溶液由在支持部7 3下之流出埠 7 2以高速流出。支持部7 &具有多數開口部。由流出埠 7 2流出之處理溶液向上流動經由開.口部。 當處理溶'液係以高速循環時，晶圓4 0可以均勻地處 理。. 這也是可有效地組合上述循環機構（7 1至7 3 )於 示於第5圖中之晶圓處理設備10中。 C晶圓處理設備之第六配置〕 於上述晶圓處理設備中，超音波之供給或不供給至晶 圓處理槽係藉由控制超音波源加以切換。相反地，用以屏 蔽超音波之機構可以插入於超音波及晶圓之間。 示於第5及6圖之晶圓處理設備之修改將加以說明。 第1 1A及1 1 B圖示出示於第5或6圖之晶圓處理設備 之修改。於第1 1A及1 1B圖中，溢流槽及循環器係被 省略= 此修改之晶圓處理設備具有擋門9 1及9 2於超音波 源5 1及晶圓處理槽1 1乏底面間，用以屏蔽超音波。爲 了傳送超音波至晶圓處理槽1 1，擋門9 1及9 2係藉由 一驅動部（未示出）k以開啓（如於第1 1A圖所示）。 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） (請先閲讀背面之注意事項再填寫本頁) 訂 -29- 440 9 5 0 A7 _B7_ 五、發明説明（27 ) - 爲了屏蔽超音波至晶圓處理槽1 1，擋門9 1及9 2係被 驅動部（未示出）所閉合（如於第1 ί B圖所示）。有關 於擋門9 1及9 2之材料，幾乎不傳送超音波之材料，例 如PFA或PTFE係爲合適的。 〔晶圓處理設備之第七配置〕' 第1 2Α至1 2 C圖爲示意圖，示出合適以去除多孔 層之晶圓處理設備之配置》第1 2Α圖爲前視圖，第 1+2 Β圖爲側視圖，及第1 2 C圖爲平面圖。 於晶圓處理設備7 0 0中，流體（例如水）噴射 7 0 1係由噴嘴7 0 0發射，並且，晶圓4 0之多孔層係 被所噴岀之流體去除。 示於第1 2Α至1 2 C圖之例子中，噴嘴7 0 〇係被 掃瞄於Ζ軸方向，於由噴嘴7 0 0垂直噴流體7 0 1向晶 圓4 0之同時，藉以除去於整個表面上之多孔層4 0 a 上述多孔層去除法之例子將說明如下。 經濟部中央標準局員工消费合作社印製 {請先閱讀背面之注意事項再填寫本頁) 〔例子1〕 ‘ 一具有抗H F之材料薄膜係被形成於單晶矽基板之表 面上並被作出圖案，以形成具有開口之遮罩圖案。曝露開 口之單晶矽基板係被於H F溶液中作陽極處理，以形成多 孔層。以此製程，一 5 0徼米厚多孔層係被形成於單晶矽 基板上。再者，遮罩圖案係被去除。相反於形成遮罩圖案 於單晶矽基板上，單晶矽基板可以被設定於一支持件中’ 本紙張尺度適用t國國家標準（CNS ) Α4規格（210Χ297公釐） -30- 440950 A7 B7 五、發明説明（28 ) - 於其中H F溶液可以只接觸多孔層被形成並受到陽極處理 之區域。 所得基板係被設定於晶圓處理設備1 0 0中，如第4 圖所示。示於第4圖之晶圓處理設備1 0 0之晶圓處理槽 1 1 0係事先被塡滿以氟酸’過氧化氫及純水之混合溶液 (蝕刻劑）。晶圓處理設備1 0 〇中，基板係被旋轉約2 小時，同時，一接近1ΜΗ ζ之超音波係被施加，以將蝕 刻劑塡入多孔矽層中之孔中。 超音波源1 3 1之操作係被停止，並且，基板係被保 持立於晶圓處理槽1 1 0中約1小時。使用該處理，多孔 矽層之孔壁係被變薄。 隨後，多孔矽層係使用示於第1 2 Α至1 2 C所示之 設備而被完全去除。結果，具有5 0微米深凹入部於基板 表面之結構係被形成。 相同於以上所述之結構可以使用示於第5 ，6'或9圖 之設備加以形成》 經濟部中央標準局員工消費合作社印裝 (請先閱讀背面之注意事項再填寫本頁) 〔例子2〕 * 具有抗H F之材料膜係被形成於單晶矽基板上並被作 出圖案，以形成具有開口之遮罩圖案。曝露於開口部份中 之單晶矽基板係被陽極處理於H F溶液中’以形成一到達 下表面之多孔層。然後，迤罩圖案係被去除。相反於形成 一遮罩圖/案於單晶矽基板上，單晶矽基板可以設定於支持 件中，以該支持件H F溶液只可接觸多·？L層被形成之區域 本紙乐尺度適用中國國家標準（CMS ) Α4規格（210Χ297公釐） -31 - 1 4 40 9 5 0 A7 ___B7 _ 五、發明説明（29 ) · 並受到陽極處理之區域。 隨後，具有厚度1微米之單晶矽層係被形成於基板之 表面上，成爲由磊晶成長之結構。 所得之基板係被設定於示於第4圖之處理設備1 0 0 中》示於第4圖之處理設備1 0 0之晶圓處理槽1 1 ◦係 事先被塡以一氟酸，過氧化龜，及純水之混合溶液（蝕刻 劑）。於處理設備100中，基板係被旋轉約6小時，同 時，接近0 ·_2 5MH z之超音波係被施加，以將該蝕刻 劑塡入多孔矽層中之孔中。 超音波源1 3 1之操作被停止，並且，基板係被保持 立於晶圓處理槽1 1 0中約2小時。使用該處理，多孔矽 層之孔壁係被變薄。 超音波源1 3 1係再次動作約5分鐘，以完全去除多 孔矽層。結果，包含形成於多孔矽層上之磊晶層（單晶矽 層）之單晶矽薄膜係被形成。磊晶層具有幾乎均勻厚度於 整個表面上。 經濟部中央標準局員工消費合作社印製 (請先閱讀背面之注意事項再填寫本頁) 單晶矽之懸臂結構可以被形成如第2 C圖所示，藉由 事先部份地去除磊晶層（單晶矽層r。 相同於上述之結果可以藉由示於第5，6或9圖之設 備加以獲得。 〔例子3〕 ' —第一單晶较基板係被準備.。表面層係被陽極化於~ H F溶液中，以形成一多孔矽層。陽極化條件係如下。 本紙張尺度適用中國國家標準（CNS ) Α4現格（210Χ297公釐） -32- t'' 4 40 9 5 0 A7 B7 五、發明説明（30 ) - 電流密度： 7 ( m A / c m 2 ) 陽極化溶液：HF :H20: C2H5〇H=l : 1 : 1 時間： 11(分） 多孔矽層厚度：12(微米） 此基板係置約4 0 ο ιέ氧氣氛中氧化1小時。於氧 化時’多孔矽層中之每一孔之內壁係被覆蓋以一熱氧化物 膜。具有0 . _3 0微米之單晶矽層係藉由化學氣相沉積法 (C V D )被磊晶成長於多孔矽層》成長條件如下： 源氣體： SiH2Cl2/H2 氣體流速： 0 · 5/180(升/分） 氣體壓力： 8 0 (托耳）
溫度： 9 5 0 °C 成長速率： 0 . 3 (微米/分） 隨後，具有厚度2 0 0奈米之二氧化矽層係藉由熱氧 化形成於磊矽層上。 經濟部中央標準局員工消費合作社印裝 {請先閱讀背面之注意事項再填寫本頁) 第一基板之二氧化矽層之表面係被結合至備製矽基板 (第二基板）之表面。 ' 第一基板側係藉由硏磨，擦拭或蝕刻加以去除，以外 露出於第二基板整個區域中之多孔矽層。 第二基板係被設定於示於第4圖之晶圓預處理設備 1 ◦ 0中。示於第4圖之晶_圓處理設備之晶圓處理槽 1 1 0係事先被塡滿以氟酸，過氧化氫，及純水之混合溶 液（蝕刻劑）。於處i設備10 0中，第二基板係被旋轉 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -33- ;1 4 4 0 9 5 0 Α7 Β7 五、發明説明（31 ) - 約1 . 5小時，同時，一接近◦_ 25 M Hz之超音波係 被施加，以將蝕刻劑塡入多孔矽層中之孔中。 超音波源1 3 1之操作係被停止，並且，基板係被保 持立於晶圓處理槽1 1 0中約1小時。使用該處理，多孔 矽層之孔壁係被變薄。 超音波源1 3 1係再次魚作約5分鐘，以完全去除多 孔矽層。此時，當飩刻劑係如第1 0圖所示適當地循環時 ，被處理基板之表面均勻度增加。 超音波係被施加至用於多孔矽層之蝕刻劑，基板被旋 轉，同時地，蝕刻劑係被循環，以將蝕刻劑塡滿於基板上 之多孔層中之孔中。隨後，超音波之應用被停止，基板仍 保持立著一適當時間。以此處理用於每一基板，於多孔矽 層中之孔壁可以於表面上之整個區域被足夠削薄。爲此理 由，剩餘多孔矽層可以立即均勻地被去除於每一基板之整 個區域上。 相同結果可以藉由示於第5 * 6或9圖之設備加以取 得。 經濟部中央標準局貝工消費合作社印製 (請先閜請背面之注意事項再坻k本頁) 即使當以下方法之一被使用*而在超音波停止後，不 再次施加超音波，剩餘之多孔矽層也可以以高品質加以去 除。 (1 )所得結構係浸於含氟酸，過氧化氫及純水之混 合溶液中約5秒，以去除多孔層。 (2 )多孔矽層係藉由硏磨被去除。 (3 )多孔矽層#、藉由擦拭加以去除。 本纸張尺度適用中國國家標準（CNS > A4規格（210X297公釐） -34- 五、發明説明（32 ) - (4)多孔矽層係藉由掃瞄基板同時噴上例如 1 0 0 0公斤/平方公分之壓力水加以_去除。 於去除多孔矽層之步驟中，單晶矽層作動爲蝕刻阻擋 層，使得多孔矽層係被選擇性地蝕刻並完全地去除。 用於上述蝕刻劑之非多孔矽單晶之蝕刻速率係很低。 非多孔矽單晶對多孔層之蝕刻速率之選擇性比率係1 0 5或 更高。非多孔層之蝕刻量（約幾十埃）係可允許作爲實際 使用。 以上述處理，具有0 . 2微米厚單晶矽層於氧化矽膜 上之S 0 I基板係被形成。所得單晶矽層之厚度係被於整 個表面上之1 0 0點加以量測。厚度是2 0 1奈米±4奈 米。 所得結構係於氫中受到1 1 0 0 °c之熱處理1小時， 表面粗糙度係以原子力顯微鏡加以估計。於5微米平方區 域中之平方平均粗糙度約0.2奈米。這是幾乎等於商用 可購得之矽晶圓。 經濟部中央標準局員工消费合作杜印製 (請先閱讀背面之注意事項再填_Γ4本頁) 以透過型電子顯微鏡之剖面觀察顯示沒有新缺陷形成 於單晶矽層中，而保有滿意之結晶性。 即使當氧化物（二氧化矽）膜不是形成於磊晶層之表 面上而是形成於第二基板之表面或於這兩表面上，相同於 上述之結果仍可以取得。 即使矽玻璃等之透明塞板被當作第二基板時’仍可取 得一滿意之結果。然而，於此例子中，因爲—滑動可能由 於矽玻璃及單晶矽層^之熱膨脹係數差而形成，所以於氫 本紙張尺度適用中國國家標準（CNS > Α4規/格（21〇Χ297公釐} -35- t" '· 4 4 0 9 5 0 A7 _____B7_ 五、發明説明（33 ) - 中之熱處理之溫度係被由1 1 0 0°C降低至1 0 0 ot或 ,更低。 〔例子4〕 第二基板係於HF溶液中，受到兩階段陽極北，以形 成兩多孔層。陽極化條件係妯下。 <第一階段陽極化> 電流密度： 7 (mA/cm2) 陽極化溶液：HF : H2〇 : C2H5〇H=l : 1 : 1 時間： 5(分） 多孔矽層厚度：5 . 5 (微米） <第二階段陽極化> 電流密度： 30 (mA/cm2) 陽極化溶液：H F : Η 2 〇 : C 2 Η 5 Ο Η = 1 : 1 : 1 時間： 110(秒） 經濟部中央標準局員工消費合作社印裝 (請先閱讀背面之注意事項再玢珞本頁) 多孔矽層厚度：3(微米） _ 隨後，此基板係被氧化於4 0 0°C之氧氣氛中1小時 。於氧化時，多孔矽層之每一孔之內壁係被覆蓋以一熱氧 化膜。具有厚度〇 . 15微米之單晶矽層係藉由化學氣相 沉積法（C V D )被磊晶成長於多孔矽層上。成長條件係 如下》 源氣體： SiH2Cl2/H2 本紙張尺度適用中國國家標準（CNS > A4規格（210X297公釐} -36- "4 40 9 5 0 a? _Β7__ 五、發明説明（34 ) - 氣體流速： 0.5/180(升/分） 氣體壓力： 8 0 (托耳）
溫度： 9 5 0 °C 成長速率： 0.3(微米/分） 隨後，具有厚度1 〇 〇奈米之二氧化矽層係藉由熱氧 化形成於磊矽層上。 _ 第一基板之二氧化矽層之表面係被結合至備製矽基板 (第二基板）之表面。 經濟部中央標準局貝工消費合作社印製 {請先閱讀背面之注意事項再填，斤本頁) 所結合之'基板堆疊係被形成於一電流密度3 0mA/ c m2 (第二步驟陽極化）之多孔矽層所分成兩基板，以外 露出於第二基板側上之整個表面之多孔矽層。爲了分離結 合之基板堆疊，這些基板側係藉由機械拉扯，扭轉或下壓 加以分離，一楔係被驅入結合之基板堆疊中，所結合之基 板堆疊係被由端面氧化，·以剝離這些基板，熱壓力被使用 ，施加一超音波，或噴射水注入結合基板堆疊邊緣中》 第二基板係被設定於示於第4圖之晶圓處理設備 1 0 0中。示於第4圖之晶圓處理設備1 0 0之晶圓處理 槽1 1 0係事先被塡滿以一氟酸，過氧化氫•及純水之混 合溶液（蝕刻劑）。於處理設備10 0中，第二基板係被 旋轉約一個半小時，同時，以接近0 . 2 5MH Z之超音 波係被施加，以將該蝕刻劑塡入多孔矽層中之孔中》 超音波源1 3 1之施加被停止，並且，基板係被保持 立於晶圓處理槽1 1 0中約1小時。使用該處理*多孔砂 層之孔壁係被變薄。I · 本紙張尺度適用中國國家標率（CNS ) A4規格（210X297公釐） -37- 440950 A7 ____B7 五、發明説明（35 ) (請先閲讀背面之注意事項再填寫本頁) 超音波1 3 1係再次操作約5分鐘，以完全去除多孔 矽層。此時，當蝕刻劑係如第1 0圖所示適當地循環時， 被處理基板之表面均勻度增加。 超音波施加至用於多孔矽層之蝕刻劑，旋轉該基板或 同時地循環蝕刻劑，以將蝕刻劑塡入基板上之多孔層中之 孔。隨後，超音波源之操作福停止時，基板仍保持立著一 適當時間。以此處理用於每一基板.，於多孔矽層中之孔壁 可以於表面上'之整個區域被足夠削薄。爲此理由，可以立 即均勻地去除在每一基板之整個區域之剩餘多孔矽層。 相同結果可以藉由示於第5 ，6或9圖之設備加以取 獲得。 即使當以下方法之一被使用，而在超音波停止後，不 再次施加超音波，剩餘之多孔矽層也可以以高品質加以去 除。 (1 )所得結構係浸於含氟酸，過氧化氫及純水之混 合溶液中約5秒，以去除多孔層。 (2 )多孔矽層係藉由硏磨被去除》 經濟部中央標準局員工消費合作社印製 (3 )多孔矽層係藉由擦拭加以3除。 (4)多孔矽層係藉由掃瞄基板同時噴上例如 1 0 0 ◦公斤/平方公分之壓力水加以去除。 於去除多孔矽層之步驟中，單晶砂層作動爲蝕刻阻擋 層，使得多孔矽層係被選擇性地蝕刻並完全地去除。 用於上述蝕刻劑之非多孔矽單晶之蝕刻速率係很低。 非多孔矽單晶對多孔li之蝕刻速率之選擇性比率係1 〇 5或 本紙張尺度適用中國國家標準ί CNS > Α4規格（210X297公釐） • 38 - 4 40 9 5 0 A7 A i __ B7 五、發明説明（36 ) - 更高。非多孔層之蝕刻量（約幾十埃）係可允許作爲實際 使用。 以上述處理，具有〇.1微米厚單晶矽層於氧化矽膜 上之SO I基板係被形成。所得單晶矽層之厚度係被於整 個表面上之1 0 0點加以量測。厚度是1 0 1奈米±3奈 米。 ， 所得結構係於氫中受到1 1 0 0 °C之熱處理1小時， 表面粗糙度係'以原子力顯微鏡加以估計。於5微米平方區 域中之平方平均粗糙度約0.2奈米。這是幾乎等於商用 可購得之矽晶圓。 以透過型電子顯微鏡之剖面觀察顯示沒有新缺陷形成 於單晶矽層中，而保有滿意之結晶性。‘ 即使當氧化物（二氧化矽）膜不是形成於磊晶層之表 面上而是形成於第二基板之表面或於這兩表面上，相同於 上述之結果仍可以取得。 經濟部中央標準局貝工消費合作社印製 (讀先閱讀背面之注意事項再填 #本頁) 即使矽玻璃等之透明基板被當作第二基板時，仍可取 得一滿意之結果。然而，於此例子中，因爲一滑動可能由 於矽玻璃及單晶矽層間之熱膨脹係數差而形成，所以於氫 中之熱處理之溫度係被由1 1 0 0°c降低至1 0 0 0°C或 更低。 當留於第一基板側之多孔矽層被選擇性蝕刻時，並受 到例如氫退火或表面硏磨之表面處理時’基板可以回收爲 第一或第二基板。 即使當具有單層結構之多孔層以陽極化形成時’上述 本紙張尺度適用中國國家標準（CNS) A4規格（210X297公釐） -39- 440950 A7 ___________B7 i、發明説明（37 ) 之相同結果也可以加以獲得。 於上述例子中，因爲形成單晶矽層於多孔矽層之磊晶 成長方法，所以不單CVD也可以使用，同時MB E，灘 鍍，或液相成長法也可以使用。GaAs或I nP之單晶 化合物半導體層可以磊晶成長於多孔矽層上。於此例子中 ，例如G a A s於矽上或Ga A s於玻璃（石英）上之高 頻裝置或一合適於0 El C之基板上可以加以製造。 用以選擇性蝕刻多孔矽層之蝕刻劑，4 9 %之氟酸及 3 0 %過氧化'氫之混合溶液係合適的。然而，以下蝕刻劑 可以使用。因爲多孔矽層具有大表面積，所以選擇性蝕刻 係容易的。 (a )氟酸 (b )由加入至少醇及過氧化氫之一至氟酸所備製之 混合溶液 (c )緩衝氟酸 (d)由加入至少醇及過氧化氫之一至緩衝氟酸所備 製之混合溶液 經濟部中央標準局員工消費合作社印製 (請先閱讀背面之注意事項再填"本頁) (e )氟酸，硝酸及醋酸之混合溶液。 於以上例子中，停止超音波之應用，超音波源之操作 係被停止。然而，擋門之使用也是有效的，如於第1 1A 及1 1 B所示。' 依據本發明，多孔區之下層之高平坦度可以被維持。 本發明並不限定於上述實施例，同時各種改變及修改 可以在本發明之精神及範圍內加以完成。因此，爲報告本 本紙張尺度適用中國國家標準（CNS > A4規格（210X297公釐） -40-
440 9 5 0 AV B7 五、發明説明（38 ) 發明之範圍，完成了以下之申請專利範圍。 經濟部中央標準局員工消費合作杜印製 (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS ) A4規格（2I0X297公釐） -41 -

Claims (1)

  1. ^ 4 40 9 5 0 A8 B8 C8 _ D8 六、申請專利範圍 · 1 .—種多孔區去除方法，用以由具有多孔區之基板 中除去多孔區，該方法包含步驟： 第一步驟，以蝕刻劑處理多孔區，於供給超音波至蝕 刻劑之同時； 第二步驟，以蝕刻劑處理多孔區，而不供給超音波給 蝕刻劑I或同時供給較第一歩驟所供給之超音波爲弱之超 音波至蝕刻劑；及 第三步驟爲去除殘留於基板上之多孔區》 2 .如申請專利範圍第1項所述之方法，其中，第一 步驟包含以鈾刻劑塡入多孔區之孔中至一深部份。 3 .如申請專利範圍第1項所述之方法，其中，第二 步驟包含藉由一蝕刻功能削薄於多孔區中之孔壁，而使孔 壁不大於一預定厚度。 4 .如申請專利範圍第3項所述之方法，其中，第二 步驟包含削薄於多孔區中之孔壁至一厚度，以允許立即於 第三步驟中去除留下之多孔區。. 5 .如申請專利範圍第1項所述之方法，其中，第三 步驟包含以蝕刻劑去除殘留於基板上之多孔區。 經濟部中央標準局貝工消費合作社印製 (請先閲讀背面之注意事項再蛛寫本頁) i/- 6 .如申請專利範圍第5項所述之方法，其中，第三 步驟包含藉由蝕刻劑去除殘留於基板上之多孔區，於供給 超音波至蝕刻劑之同時。 7 .如申請專利範圍’第5項所述之方法|其中，第一 至第三步驟係被執行，於將予處理之基板浸入相同蝕刻劑 之同時。 ^ 本紙杀尺度適用中國國家標準< CNS ) A4規格（210X297公釐） 經濟部中央標隼局員工消資合作社印製 4 4 0 9 5 0 _a__ 六、申請專利範圍 - 8 .如申請專利範圍第5項所述之方法，其中，第三 步驟包含以蝕刻劑去除殘留於基板上之多孔區，用於多孔 區之蝕刻速率係高於第一或第二蝕刻劑之蝕刻速率。 9 .如申請專利範圍第5項所述之方法，其中，第一 至第三步驟係較佳被執行，於予以被處理之基板被完全浸 於蝕刻劑中之同時。 _ 1 〇 .如申請專利範圍第1項所述之方法，其中，第 一及/或第二'步驟係被執行，於予以被處理之基板浸於蝕 刻劑之同時。. 1 1 .如申請專利範圍第1項所述之方法，其中，第 三步驟包含以一高壓流體去除殘留於基板上之多孔區》· 1 2 ·如申請專利範圍第1項所述之方法，其中，第 三步驟包含以擦拭去除殘留於基板上之多孔區。 13 .如申請專利範圍第1項所述之方法，其中，於 施加超音波至蝕刻劑之處理基板時，於基板及超音波源間 之相對位置關係係被改變。 1 4 .如申請專利範圍第1 3項所述之方法，其中， 於施加超音波至蝕刻劑之處理基板冲，基板被擺動於處理 溶液中。 1 5 .如申請專利範圍第1 3項所述之方法，其中， 於施加超音波至蝕刻劑之處理基板中，基板被旋轉。 1 6 .如申請專利範'圍第1 3項所述之方法，其中， 於施加超音波至蝕刻劑之處理基板時，基板及超音波源間 之至少一個之位置係以實際平行或垂直於超音波振動面之 本纸張尺度適用中國國家揉準（CNS ) A4规格（210X297公釐） (請先閲讀背面之注意事項再价勢本頁) 訂 棘· -43- 440950 A8 B& C8 D8 六、申請專利範圍 ' 方向改變。 1 7 .如申請專利範圍第1項所述之方法，其中，以 蝕刻劑處理基板時，基板被擺動或旋轉。 1 8 .如申請專利範圍第1項所述之方法，其中，以 蝕刻劑處理基板時，蝕刻劑被循環，以形成一接近基板之 蝕刻劑流。 ' 1 9 .如申請專利範圍第1項所述之方法，其中，第 —及第二步驟係執行於浸沒基板於相同蝕刻槽之時，第一 步驟包含作動超音波源，及第二步驟包含停止超音波源。 2 0 .如申請專利範圍第1項所述之方法，其中，第 一及第二步驟係被於將基板浸於相同蝕刻槽之時，第一步 驟及第二步驟包含持續地作動超音波源，及第二步驟插入 一超音波屏蔽於超音波及基板之間。 2 1 .如申請專利範圍第1項所述之方法，其中，予 以處理之基板基本上包含單晶矽。 2 2 .如申請專利範圍第1項所述之方法，其中，該 請 先 閲 tt 背 之 注 事 項 再 頁 經濟部中央標準局員工消费合作社印製 多孔區基本上包含一多孔矽 2 多孔區 2 刻劑係以下之任一種 3 .如申請專利範圍第2 2項所述之方法，其中， 係藉由陽極化一單晶矽基板而形成。 4 .如申請專利範圍第1項所述之方法，其中，蝕 a )氟酸， b)由加入至少乙醇及過氧化氫至氟酸所備製之混 合溶液 本紙張尺度適用中國國家揲準（CNS ) Α4規格（210X297公釐） -44 - r、44〇 9 5 Ο Α8 Β8 C8 D8 六、申請專利範圍 (C )緩衝氟酸，及 , (C )由加入至少乙醇及過氧化氫至緩衝氟酸所備製 之混合溶液。 2 5 . —種半導體基板製造方法，包含步驟： 形成一多孔層及至少一非多孔層於第一基板上； 結合第二基板至第一基板之非多孔層側； 由結合基板堆疊去除第一基板，以外露於第二基板之 表面上之多孔層：及 使用申請專利範圍第1項所述之方法，去除於第二基 板上之多孔層。 2 6 ·如申請專利範圍第2 5項所述之方法，其中* 外露多孔層之步驟包含由結合基板堆疊之第一基板之下表 面側，硏磨，拋光，或蝕刻第一基板，以外露於第二基板 表面上之多孔層。 2 7 .如申請專利範圍第2 5項所述之方法，+其中， 外露多孔層之步驟包含分離於多孔層之結合基板堆疊/以 外露於第二基板表面上之多孔層。 經濟部中央樣準局員工消費合作社印策 (請先閲請背面之注意事項再填寫本頁) 2 8 .如申請專利範圍第2 5項所述之方法，其中， 該非多孔層包含一單晶砂層。 2 9 如申請專利範圍第2 5項所述之方法，其中， 該非多孔層包含一單晶矽層及一氧化矽層。 3 0 .如申請專利範圍第2 8項所述之方法，其中， 該單晶矽層係磊晶成長於第一基板之多孔層上》 3 1 .如申請專_利範圍第2 5項所述之方法，其中， 本紙張尺度適用中固國家樣率（CNS > A4規格（210X297公釐） -45- 4 4 0 9 5 AS B8 C8 D8 申請專利範園 該非多孔層包含一單晶化合物半導體層。 3 2 .如申請專利範圍第2 5項所述之 該第二基板基本上包含一矽材料。 3 3 如申請專利範圍第2 5項所述之 該第二基板具有一氧化矽層於予以結合至第 上。 3 4 .如申請專利範圍第2 5項所述之 該第二基板爲一透明基板。 3 5 · —種多孔區去除設備，用以由具 板上除去多孔區，該設備包含： 執行機構，用以執行第一步驟，以齡刻 ，於施加超音波至蝕刻劑之同時； 執行機構，用以執行第二步驟，以蝕刻 ，而不施加超音波至蝕刻劑，或同時施加一 一步驟中施加給蝕刻劑之超音波：及 執行機構，用以執行第三步驟，以去除 之多孔區。 方法|其中， 方法，其中， —基板之表面 方法，其中， 有多孔區之基 劑處理多孔區 劑處理多孔區 超音波弱於第 殘留於基板上 請 先 閲 面 之 注 意 事 項 再 頁 經濟部中失橾準局負工消费合作社印装 本紙張尺度逋用中國國家標隼（CNS ) A4规格（210X297公釐） -46-
TW087120966A 1998-01-09 1998-12-16 Porous region removing method and semiconductor substrate manufacturing method TW440950B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP00339798A JP3847935B2 (ja) 1998-01-09 1998-01-09 多孔質領域の除去方法及び半導体基体の製造方法

Publications (1)

Publication Number Publication Date
TW440950B true TW440950B (en) 2001-06-16

Family

ID=11556241

Family Applications (1)

Application Number Title Priority Date Filing Date
TW087120966A TW440950B (en) 1998-01-09 1998-12-16 Porous region removing method and semiconductor substrate manufacturing method

Country Status (9)

Country Link
US (1) US6127281A (zh)
EP (1) EP0938132B1 (zh)
JP (1) JP3847935B2 (zh)
KR (1) KR100354918B1 (zh)
AT (1) ATE293284T1 (zh)
AU (1) AU745396B2 (zh)
DE (1) DE69829738T2 (zh)
SG (1) SG75147A1 (zh)
TW (1) TW440950B (zh)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7148119B1 (en) * 1994-03-10 2006-12-12 Canon Kabushiki Kaisha Process for production of semiconductor substrate
US6391067B2 (en) 1997-02-04 2002-05-21 Canon Kabushiki Kaisha Wafer processing apparatus and method, wafer convey robot, semiconductor substrate fabrication method, and semiconductor fabrication apparatus
JPH10223585A (ja) * 1997-02-04 1998-08-21 Canon Inc ウェハ処理装置及びその方法並びにｓｏｉウェハの製造方法
US6767840B1 (en) * 1997-02-21 2004-07-27 Canon Kabushiki Kaisha Wafer processing apparatus, wafer processing method, and semiconductor substrate fabrication method
JP3218564B2 (ja) 1998-01-14 2001-10-15 キヤノン株式会社 多孔質領域の除去方法及び半導体基体の製造方法
ATE251340T1 (de) * 1999-04-27 2003-10-15 Decker Gmbh & Co Kg Geb Behandlungsvorrichtung für silizium-scheiben
JP3810968B2 (ja) * 1999-12-03 2006-08-16 東京エレクトロン株式会社 液処理装置および液処理方法
JP2004228150A (ja) * 2003-01-20 2004-08-12 Canon Inc エッチング方法
US7040330B2 (en) * 2003-02-20 2006-05-09 Lam Research Corporation Method and apparatus for megasonic cleaning of patterned substrates
TWI227932B (en) * 2003-06-23 2005-02-11 Promos Technologies Inc Method for forming a bottle-shaped trench
US20050132332A1 (en) * 2003-12-12 2005-06-16 Abhay Sathe Multi-location coordinated test apparatus
US20050181572A1 (en) * 2004-02-13 2005-08-18 Verhoeven Tracy B. Method for acoustically isolating an acoustic resonator from a substrate
JP2005327856A (ja) * 2004-05-13 2005-11-24 Komatsu Electronic Metals Co Ltd 半導体ウェーハのエッチング装置
JP4955264B2 (ja) 2005-03-11 2012-06-20 エルピーダメモリ株式会社 多孔質単結晶層を備えた半導体チップおよびその製造方法
US8327861B2 (en) * 2006-12-19 2012-12-11 Lam Research Corporation Megasonic precision cleaning of semiconductor process equipment components and parts
DE102008003453A1 (de) * 2008-01-08 2009-07-09 Robert Bosch Gmbh Verfahren zur Herstellung poröser Mikrostrukturen, nach diesem Verfahren hergestellte poröse Mikrostrukturen sowie deren Verwendung
CN102125921B (zh) * 2010-01-20 2012-09-05 常州瑞择微电子科技有限公司 一种光掩模在清洗过程中的传输方法
JP7276036B2 (ja) * 2019-09-19 2023-05-18 大日本印刷株式会社 エッチング装置およびエッチング方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05217824A (ja) * 1992-01-31 1993-08-27 Canon Inc 半導体ウエハ及びその製造方法
US5593505A (en) * 1995-04-19 1997-01-14 Memc Electronic Materials, Inc. Method for cleaning semiconductor wafers with sonic energy and passing through a gas-liquid-interface
US6103598A (en) * 1995-07-13 2000-08-15 Canon Kabushiki Kaisha Process for producing semiconductor substrate
CN1132223C (zh) * 1995-10-06 2003-12-24 佳能株式会社 半导体衬底及其制造方法
JPH09331049A (ja) * 1996-04-08 1997-12-22 Canon Inc 貼り合わせｓｏｉ基板の作製方法及びｓｏｉ基板

Also Published As

Publication number Publication date
ATE293284T1 (de) 2005-04-15
DE69829738D1 (de) 2005-05-19
AU9818898A (en) 1999-07-29
US6127281A (en) 2000-10-03
JPH11204494A (ja) 1999-07-30
AU745396B2 (en) 2002-03-21
JP3847935B2 (ja) 2006-11-22
EP0938132A3 (en) 1999-12-22
EP0938132B1 (en) 2005-04-13
KR19990066873A (ko) 1999-08-16
EP0938132A2 (en) 1999-08-25
KR100354918B1 (ko) 2002-11-18
SG75147A1 (en) 2000-09-19
DE69829738T2 (de) 2006-02-09

Similar Documents

Publication Publication Date Title
TW440950B (en) Porous region removing method and semiconductor substrate manufacturing method
US6380099B2 (en) Porous region removing method and semiconductor substrate manufacturing method
CA2228571C (en) Wafer processing apparatus, wafer processing method, and soi wafer fabrication method
CA2229975C (en) Wafer processing apparatus, wafer processing method, and semiconductor substrate fabrication method
KR100236689B1 (ko) Soi기판의 제조방법
KR100225699B1 (ko) Soi기판의 제조방법 및 제조장치
TW417202B (en) Method and apparatus for etching a semiconductor article and method of preparing a method a semiconductor article by using the same
KR100415513B1 (ko) 양극화성방법 및 양극화성장치와 반도체기판의 제조방법
JPH11195773A (ja) 基板処理方法及び装置及びｓｏｉ基板
CA2228552C (en) Wafer processing apparatus and method, wafer convey robot, semiconductor substrate fabrication method, and semiconductor fabrication apparatus
TWI242796B (en) Substrate and manufacturing method therefor
US6767840B1 (en) Wafer processing apparatus, wafer processing method, and semiconductor substrate fabrication method
JP3831878B2 (ja) ウェハ処理装置
JP2000150837A (ja) 半導体基体の作製方法
JP4272796B2 (ja) 基板の処理方法
JP3831877B2 (ja) 半導体基体の製造方法
JP2004247609A (ja) 基板の製造方法
TW420827B (en) Fabrication process of SOI substrate
JP2000133558A (ja) 半導体基体の作製方法およびそれにより作製された基体
JP2004158882A (ja) 半導体基体の製造方法

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees