KR100354918B1 - 다공질영역의제거방법및반도체기판의제조방법 - Google Patents

다공질영역의제거방법및반도체기판의제조방법 Download PDF

Info

Publication number
KR100354918B1
KR100354918B1 KR1019980058992A KR19980058992A KR100354918B1 KR 100354918 B1 KR100354918 B1 KR 100354918B1 KR 1019980058992 A KR1019980058992 A KR 1019980058992A KR 19980058992 A KR19980058992 A KR 19980058992A KR 100354918 B1 KR100354918 B1 KR 100354918B1
Authority
KR
South Korea
Prior art keywords
substrate
porous
layer
porous region
wafer
Prior art date
Application number
KR1019980058992A
Other languages
English (en)
Other versions
KR19990066873A (ko
Inventor
키요후미 사카구치
카즈타카 야나기타
Original Assignee
캐논 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 캐논 가부시끼가이샤 filed Critical 캐논 가부시끼가이샤
Publication of KR19990066873A publication Critical patent/KR19990066873A/ko
Application granted granted Critical
Publication of KR100354918B1 publication Critical patent/KR100354918B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76259—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along a porous layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Weting (AREA)
  • Cleaning Or Drying Semiconductors (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Recrystallisation Techniques (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

본 발명은 다공질층을 제거한 후의 밑에 있는 층의 평탄성을 높게 확보하기 위한 것이다. 에칭액중에 처리대상기판을 담그고, 제 1공정에서는, 초음파를 공급해서 다공질Si층의 구멍에 에칭액을 스며들게 한다. 제 2공정에서는, 초음파의 공급을 중지하고, 에칭작용에 의해 구멍벽을 얇게 한다. 제 3공정에서는, 재차 초음파를 공급하여 다공질층을 한번에 붕괴시킨다.

Description

다공질영역의 제거방법 및 반도체기판의 제조방법{POROUS REGION REMOVING METHOD AND SEMICONDUCTOR SUBSTRATE MANUFACTURING METHOD}
본 발명은 다공질영역의 제거방법 및 반도체기판의 제조방법에 관한 것으로서, 특히, 다공질영역을 지닌 기판으로부터 해당 다공질영역을 제거하는 방법, 이 방법을 이용한 반도체기판의 제조방법 및 다공질영역을 제거하는 장치에 관한 것이다.
제 1기판상에 다공질Si층 및 단결정Si층을 차례로 형성하고, 이 제 1기판을 별도로 준비한 제 2기판에 접합시키고, 이 접합된 기판을 다공질Si층에 있어서 2매의 기판으로 분리해서, 제 1기판쪽에 형성된 단결정Si층을 제 2기판쪽으로 이동시킴으로써 SOI기판을 작성하는 방법이 있다.
이 방법에 있어서는 접합된 기판을 2매의 기판으로 분리한 후, 제 2기판쪽의 표면에 잔존하는 다공질Si층을 제거한다. 이 다공질Si층을 제거할 때, 그 아래에 있는 제 2기판의 표면의 평탄성, 특히, 해당 제 2기판의 표면층인 단결정Si층의 막두께의 균일성을 저해하지 않는 것이 바람직하다.
본 발명은 상기 배경을 감안해서 이루어진 것으로서, 밑에 있는 층의 평탄성을 유지하는 것이 가능한 다공질영역의 제거방법 및 이 방법을 이용한 반도체기판의 제조방법을 제공하는 것을 목적으로 한다.
본 발명에 의하면, 다공질영역을 지닌 기판으로부터 다공질영역을 제거하는 방법에 있어서, 에칭액에 초음파를 공급하면서 해당 에칭액에 의해 다공질 영역을 처리하는 제 1공정과; 에칭액에 초음파를 공급하지 않고, 또는 에칭액에 상기 제 1공정에서 공급한 초음파보다도 약한 초음파를 공급하면서 해당 에칭액에 의해 다공질영역을 처리하는 제 2공정과; 기판에 잔존하는 다공질영역을 제거하는 제 3공정을 구비한 것을 특징으로 한다.
상기 다공질영역의 제거방법에 있어서, 상기 제 1공정에서는 에칭액을 다공질영역의 구멍의 심부에까지 스며들게 하는 것이 바람직하다.
상기 다공질영역의 제거방법에 있어서, 상기 제 2공정에서는, 에칭작용에 의해 다공질영역의 구멍벽의 두께를 소정두께이하로 얇게 하는 것이 바람직하다.
상기 다공질영역의 제거방법에 있어서, 상기 제 2공정에서는 상기 제 3공정에 있어서 잔존하는 다공질영역을 한번에 제거할 수 있을 정도의 두께로 다공질영역의 구멍벽을 얇게 하는 것이 바람직하다.
상기 다공질영역의 제거방법에 있어서, 상기 제 3공정에서는 기판에 잔존하는 다공질영역을 에칭액에 의해 제거하는 것이 바람직하다.
상기 다공질영역의 제거방법에 있어서, 상기 제 3공정에서는, 에칭액에 초음파를 공급하면서 해당 에칭액에 의해 기판에 잔존하는 다공질영역을 제거하는 것이 바람직하다.
상기 다공질영역의 제거방법에 있어서, 처리대상기판을 동일한 에칭액에 담근 상태에서 상기 제 1 내지 제 3공정을 실행하는 것이 바람직하다.
상기 다공질영역의 제거방법에 있어서, 상기 제 3공정에서는, 다공질영역에 대한 에칭속도가 상기 제 1 또는 제 2에칭액보다도 빠른 에칭액에 의해, 기판에 잔존하는 다공질영역을 제거하는 것이 바람직하다.
상기 다공질영역의 제거방법에 있어서, 처리대상기판을 에칭액에 완전히 담근 상태에서 상기 제 1 내지 제 3공정을 실행하는 것이 바람직하다.
상기 다공질영역의 제거방법에 있어서, 처리대상기판을 에칭액에 완전히 담근 상태에서 상기 제 1 및/또는 제 2공정을 실행하는 것이 바람직하다.
상기 다공질영역의 제거방법에 있어서, 상기 제 3공정에서는 기판에 잔존하는 다공질영역을 고압의 유체에 의해 제거하는 것이 바람직하다.
상기 다공질영역의 제거방법에 있어서, 상기 제 3공정에서는, 기판에 잔존하는 다공질 영역을 스크러버세정법에 의해 제거하는 것이 바람직하다.
상기 다공질영역의 제거방법에 있어서, 에칭액에 초음파를 공급하면서 기판을 처리할 때에, 초음파원과 기판과의 상대적인 위치관계를 변화시키는 것이 바람직하다.
상기 다공질영역의 제거방법에 있어서, 에칭액에 초음파를 공급하면서 기판을 처리할때에, 해당 기판을 에칭액중에서 요동시키는 것이 바람직하다.
상기 다공질영역의 제거방법에 있어서, 에칭액에 초음파를 공급하면서 기판을 처리할 때에, 해당 기판을 회전시키는 것이 바람직하다.
상기 다공질영역의 제거방법에 있어서, 에칭액에 초음파를 공급하면서 기판을 처리할 때에, 해당 기판 및 상기 초음파원중 적어도 한쪽의 위치를 초음파의 진동면에 대해서 실질적으로 평행 또는 수직인 방향으로 변화시키는 것이 바람직하다.
상기 다공질영역의 제거방법에 있어서, 에칭액에 의해 기판을 처리할 때에, 기판을 요동 또는 회전시키는 것이 바람직하다.
상기 다공질영역의 제거방법에 있어서, 에칭액에 의해 기판을 처리할때에, 해당 에칭액을 순환시켜서 해당 기판부근에 있어서 해당 에칭액의 흐름을 형성하는 것이 바람직하다.
상기 다공질영역의 제거방법에 있어서, 상기 제 1 및 제 2공정을 동일 에칭조(槽)내에 기판을 담가서 실행하고, 상기 제 1공정에서는 초음파원을 동작시키고, 제 2공정에서는 초음파원의 동작을 정지시키는 것이 바람직하다.
상기 다공질영역의 제거방법에 있어서, 상기 제 1 및 제 2공정을 동일 에칭조내에 기판을 담가서 실행하고, 상기 제 1 및 제 2공정에 있어서 연속적으로 초음파원을 동작시키고, 또 제 2공정에서는, 해당 초음파원과 기판과의 사이에 초음파차단판을 삽입하는 것이 바람직하다.
상기 다공질영역의 제거방법에 있어서, 처리대상기판은, 단결정Si로 이루어진 것이 바람직하다.
상기 다공질영역의 제거방법에 있어서, 상기 다공질영역은 다공질Si로 이루어진 것이 바라직하다.
상기 다공질영역의 제거방법에 있어서, 상기 다공질영역은 단결정Si기판을 양극화성함으로써 형성된 것이 바람직하다.
상기 다공질영역의 제거방법에 있어서, 에칭액으로서,
(a) 불산,
(b) 불산에 알콜 및 과산화수소의 적어도 한쪽을 첨가해서 제조한 혼합액,
(c) 버퍼드불산 및
(d) 버퍼드불산에 알콜 및 과산화수소의 적어도 한쪽을 첨가해서 제조한 혼합액
중 어느 하나를 사용하는 것이 바람직하다.
또, 본 발명에 의하면, 반도체기판의 제조방법에 있어서,
제 1기판에 다공질층 및 적어도 1층의 비다공질층을 형성하는 공정과; 제 1기판의 비다공질층쪽에 제 2기판을 접합시키는 공정과; 접합된 기판으로부터 제 1기판을 제거해서 제 2기판의 표면상에 상기 다공질층을 표출시키는 공정과; 상기 다공질영역의 제거방법을 이용해서 상기 제 2기판상의 다공질층을 제거하는 공정을 구비한 것을 특징으로 한다.
상기 반도체기판의 제조방법에 있어서, 상기 다공질층을 표출시키는 공정에서는, 상기 접합된 기판의 제 1기판의 하부면쪽으로부터 해당 제 1기판을 연삭, 연마 또는 에칭함으로써, 제 2기판의 표면에 다공질층을 표출시키는 것이 바람직하다.
상기 반도체기판의 제조방법에 있어서, 상기 다공질층을 표출시키는 공정에서는, 상기 접합된 기판을 다공질층에서 분할함으로써, 제 2기판의 표면상에 다공질층을 표출시키는 것이 바람직하다.
상기 반도체기판의 제조방법에 있어서, 상기 비다공질층은, 단결정Si층을 포함하는 것이 바람직하다.
상기 반도체기판의 제조방법에 있어서, 상기 비다공질층은, 단결정Si층 및 Si산화물층을 포함하는 것이 바람직하다.
상기 반도체기판의 제조방법에 있어서, 상기 단결정Si층은, 제 1기판의 다공질층상에 에피택셜성장에 의해 형성된 층인 것이 바람직하다.
상기 반도체기판의 제조방법에 있어서, 상기 비다공질층은, 단결정화합물반도체층을 포함하는 것이 바람직하다.
상기 반도체기판의 제조방법에 있어서, 상기 제 2기판은, Si재료로 이루어진 것이 바람직하다.
상기 반도체기판의 제조방법에 있어서, 상기 제 2기판은 제 1기판과 접합되는 면에 Si산화물층을 지닌 것이 바람직하다.
상기 반도체기판의 제조방법에 있어서, 상기 제 2기판은 광투과성기판인 것이 바람직하다.
또한, 본 발명에 의하면, 다공질영역을 지닌 기판으로부터 해당 다공질영역을 제거하는 다공질영역의 제거장치에 있어서, 에칭액에 초음파를 공급하면서 해당 에칭액에 의해 다공질영역을 처리하는 제 1공정을 실행하는 수단과; 에칭액에 초음파를 공급하지 않고, 또는 에칭액에 상기 제 1공정에서 공급한 초음파보다도 약한 초음파를 공급하면서 해당 에칭액에 의해 다공질영역을 처리하는 제 2공정을 실행하는 수단과; 기판에 잔존하는 다공질영역을 제거하는 제 3공정을 실행하는 수단을 구비한 것을 특징으로 한다.
본 발명의 기타 목적, 특징 및 이점은, 첨부도면을 참조한 본 발명의 실시예의 이하의 상세한 설명으로부터 명백해질 것이다.
도 1a 내지 도 1c는 본 발명의 바람직한 실시예에 의한 다공질층의 제거방법의 원리를 설명하기 위한 도면
도 2a 내지 도 2c는 다공질층의 제거방법의 제 1응용예에 의한 가공방법을 표시한 도면
도 3a 내지 도 3f는 본 발명의 다른 바람직한 실시예에 의한 반도체기판의 제조방법을 표시한 도면
도 4는 웨이퍼처리장치의 제 1구성예를 표시한 도면
도 5는 웨이퍼처리장치의 제 2구성예를 표시한 도면
도 6은 웨이퍼처리장치의 제 3구성예를 표시한 도면
도 7a는 도 6에 표시한 웨이퍼처리장치의 동작을 표시한 도면
도 7b는 도 6에 표시한 웨이퍼처리장치의 동작을 표시한 도면
도 7c는 도 6에 표시한 웨이퍼처리장치의 동작을 표시한 도면
도 7d는 도 6에 표시한 웨이퍼처리장치의 동작을 표시한 도면
도 7e는 도 6에 표시한 웨이퍼처리장치의 동작을 표시한 도면
도 8은 도 6에 표시한 웨이퍼처리장치에 있어서의 요동지원부재의 사시도
도 9는 웨이퍼처리장치의 제 4구성예를 표시한 도면
도 10은 웨이퍼처리장치의 제 5구성예를 표시한 도면
도 11a 및 도 11b는 도 5 또는 도 6에 표시한 웨이퍼처리장치의 변형예를 표시한 도면
도 12a 내지 도 12c는 웨이퍼처리장치의 제 7구성예를 표시한 도면
<도면의 주요부분에 대한 부호의 설명>
10, 100, 300, 500: 웨이퍼처리장치
11, 110: 웨이퍼처리조 12: 4면오버플로조
13: 요동지원부재 14: 액면
21: 웨이퍼홀더 31: 홀더구동기구
31a: 쥠부 40, 140: 웨이퍼
40a: 다공질층 51, 131: 초음파원
61, 130: 초음파조 62: 조정기구
71, 121: 순환기 72: 분출구
80: 웨이퍼이동기구 81: 암
91, 92: 초음파차단셔터 111: 웨이퍼회전로드
111a: 홈 112: 구동력전달기어
118: 로드지지부재 119: 모터
120: 오버플로조 121a: 배출파이프
121b: 공급파이프 201, 505: 제 2기판
202: 다공질층 203: 에칭액
401: Si기판 402: 다공질Si부
403, 503: 비다공질층 501: 제 1단결정Si기판
502: 다공질Si층 504: SiO2층
700: 분사노즐 701: 유체
본 발명은, 제 1기판에 다공질층 및 비다공질층을 차례로 형성하고, 이 제 1기판을 별도로 준비한 제 2기판에 접합시키고, 그 접합된 기판을 다공질층에 있어서 2매의 기판으로 분리해서, 제 1기판쪽에 형성된 비다공질층을 제 2기판쪽으로 전이시킨 후, 제 2기판쪽의 표면에 잔존하는 다공질층을 제거함으로써, SOI기판을 제조하는 방법에 적합하다.
제 1기판으로서는, 단결정Si기판을 사용할 수 있다. 이 경우, 다공질층은, 다공질Si층이다. 또, 이 다공질Si층상에, 비다공질층으로서 단결정Si층을 에피택셜성장시킬 수 있다. 또한, 상기 단결정Si층상에 SiO2층 등의 절연층을 형성해도 된다.
이 실시예에서는, 다공질Si층 및 비다공질층을 차례로 형성한 제 1기판과 별도로 준비한 제 2기판을 접합시켜 접합기판을 형성하고, 이 접합기판을 다공질Si층에 있어서 2매의 기판으로 분리한 후에, 제 2기판쪽에 잔존하는 다공질Si층을 예를 들면 습식에칭에 의해 제거한다.
다공질Si층의 에칭에 있어서, 에칭조내에 초음파를 공급함으로써 다공질Si층의 붕괴를 촉진시킬 수 있다. 즉, 에칭처리중에 에칭조내, 보다 상세하게는 접합기판에 초음파를 공급함으로써, 다공질Si층의 구멍벽이 얇아지기 전에 해당 구멍벽을 붕괴시킬 수 있다. 다공질Si층의 구멍벽이 붕괴하기 시작해서부터 붕괴가 완료하기까지의 시간을 크게 단축시킬 수 있으므로, 다공질층과 이 다공질층의 밑에 있는 제 2기판(예를 들면, 단결정Si기판)과의 에칭선택비를 높일 수 있다. 따라서, 다공질층을 제거한 후의 제 2기판의 면내의 SOI두께편차와 양기판간의 SOI두께편차를 억제하여, 단결정Si층의 막두께균일성이 높은 고품질의 SOI기판을 얻을 수 있다.
그러나, 에칭처리에 제공하는 기판의 다공질층의 두께에 편차가 있으면, 다공질Si층을 제거한 후에 있어서의 제 2기판의 표면층(단결정Si층)의 막두께균일성을 높게 확보하는 것이 곤란한 경우도 있다. 특히, 양산공정에 있어서, 당해 문제가 발생해서 수율이 저하할 수도 있다.
이 실시예에서는, 다공질Si층의 제거후의 제 2기판의 표면층(단결정Si층)의 높은 막두께균일성을 보다 확실하게 확보하기 위한 방법을 제공한다.
도 1a 내지 도 1c는 본 발명의 바람직한 실시예에 의한 다공질층제거방법의 원리를 설명하기 위한 도면이다. 도 1a 내지 도 1c에 있어서, (201)은 밑에 있는기판(제 2기판), (202)는 다공질층, (203)은 에칭액이다.
도 1a에 있어서는, 에칭액(203)을 다공질층(202)의 구멍의 최심부까지 스며들게 한다. 이때, 처리대상물(예를 들면, 접합기판)에 초음파를 공급하는 것이 바람직하다. 초음파를 공급한 경우, 구멍내에 에칭액이 스며드는 속도가 빠르기 때문이다.
도 1b에 있어서는, 에칭작용에 의해 구멍을 확대시킨다. 이 때, 처리대상물에 초음파는 공급하지 않거나, 혹은, 초음파강도를 작게 하는 것이 바람직하다. 초음파를 공급한 경우, 구멍이 확대됨으로써, 인접한 구멍사이의 벽이 어느 정도 얇아지게 되자 마자 다공질층의 붕괴가 개시되므로, 다공질층의 얇은 부분에서는, 해당 다공질층의 붕괴가 먼저 일어나서, 해당 부분에서는 밑에 있는 기판(201)의 표면이 에칭된다. 이 경우, 기판(201)의 표면층의 막두께균일성이 저해되는 것은 말할 것도 없다. 하지만, 초음파를 공급하지 않은 경우에는, 초음파를 공급한 경우에 비해서 구멍벽이 더욱 얇아지지 않는 한 구멍이 붕괴되지 않으므로, 부분적으로 과도하게 에칭이 진행하는 것을 방지할 수 있다.
또, 처리대상물에 초음파를 공급하지 않은 경우에 있어서도, 에칭은 횡방향(면방향)뿐만 아니라 연직방향으로도 진행된다. 그러나, 이 경우의 에칭의 영향은, 초음파를 공급한 경우에 비해서 무시할 수 있을 정도이다.
도 1c에 있어서는, 구멍벽이 얇아진 다공질층(202)을 제거한다. 이 공정에는, 에칭뿐만 아니라 연마, 스크러버세정, 워터제트법 등도 적용할 수 있다. 이 공정에서는, 에칭에 의해 구조적으로 취약한 다공질층을 한번에 제거한다.
도 1c에 표시한 공정에 에칭을 적용할 경우, 도 1a 내지 도 1c의 공정을 동일 에칭조를 이용해서 실행할 수 있다. 이 경우, 초음파의 재공급에 의해서 다공질층의 최심부의 구멍벽이 전체영역에 있어서 즉시 붕괴될 수 있을 정도로 얇아질 때까지 도 1b에 표시한 공정을 실행하고, 그후, 도 1c의 공정을 실행한다(초음파의 공급). 이 처리에 의해, 다공질층을 한번에 제거할 수 있어, 처리대상물의 전체영역에 있어서 거의 동시에 밑에 있는 기판(201)을 표출시킬 수 있다. 따라서, 에칭의 편차를 저감할 수 있고, 또, 밑에 있는 기판(201)의 평탄성을 유지할 수 있다.
이상의 다공질층의 제거방법은, 다수의 기판의 일괄처리에 용이하게 적용할 수 있다. 즉, 도 1b에 표시한 공정에 있어서, 다수매의 처리대상물의 각각에 있어서, 다공질층의 최심부의 구멍벽이 전체영역에 있어서 한번에 붕괴될 수 있는 두께에 도달한 후에, 도 1c에 표시한 공정을 실생하면 된다.
이 다공질층의 제거방법은, 처리대상물을 완전히 에칭액에 담가서 행하는 것이 바람직하고, 이 경우, 에칭액과 대기와의 계면부근에 있어서 처리대상물에 미립자(particle)가 부착하는 것을 방지할 수 있다.
이 다공질층의 제거방법에 의하면, 초음파를 공급함으로써, 에칭을 촉진시켜 다공질층의 붕괴를 촉진하는 외에, 처리대상물로부터 미립자를 효율적으로 제거할 수 있다.
여기서, 초음파원(예를 들면 초음파진동자)과 처리대상물과의 상대적인 위치관계, 보다 구체적으로는 초음파진동면과 에칭액의 액면사이에 생기는 정재파와 기판과의 위치관계를 변화시키면서 다공질층을 제거함으로써, 기판의 면내의 전체영역에 있어서 균일한 처리를 행할 수 있다. 이 방법으로서는, 예를 들면, 기판을 회전시키는 방법, 기판을 요동시키는 방법, 기판을 수용한 캐리어를 요동시키는 방법, 초음파원을 이동시키는 방법 등이 있다.
이하에 다공질층의 제거방법의 바람직한 응용예를 설명한다.
(제 1응용예)
이 제 1응용예는 물체의 가공방법에 관한 것이다. 도 2a 내지 도 2c는 이 응용예의 가공방법을 표시한 도면이다. 도 2a에 있어서는 부분적으로 다공질Si부(402)를 지닌 Si기판(401)을 작성한다. 이 Si기판(401)은, 예를 들면, Si기판상에 레지스트막을 형성하고, 이 레지스트막을 리소그래피에 의해 패터닝한 후에, 얻어진 구조물을 양극화성함으로써 얻어진다. 여기에서, 레지스트막대신에, 예를 들면 패터닝한 Si3N4막이나 왁스 등을 이용해도 된다. 이 왁스로서는, 내불산성을 지닌 왁스, 예를 들면 아피조엔왁스(상품명)를 사용할 수 있다.
다음에, 도 2b에서는, 도 2a에 표시한 Si기판의 표면에 비다공질층(패턴)(403)을 형성한다.
이어서, 도 2c에서는, 다공질Si부(402)를 제거한다. 구체적으로는, 먼저, 다공질Si부(402)가 표출된 도 2b에 표시한 기판을, 다공질Si용의 에칭액을 에칭조에 채운 에칭장치에 설치하고, 초음파를 공급하면서 에칭을 행한다.
다공질Si부(402)의 구멍에 에칭액이 충분히 스며든 후, 초음파의 공급을 중지하고, 에칭을 속행한다. 이 처리에 있어서, 다공질Si부(402)의 구멍벽이 점차얇아진다. 이때, 표면(도면의 아래쪽)으로부터 본 다공질Si부(402)의 색도 점차로 엷어져, 충분히 구멍벽이 얇아지면, 상기 다공질Si부(402)를 통해서 밑에 있는 비다공질층(패턴)(403)을 볼 수 있게 된다.
이 상태에서, 잔존한 다공질Si부를 제거한다. 이 다공질Si부의 제거방법으로서는, 예를 들면 1) 재차 초음파를 공급하면서 에칭하는 방법이나, 2) Si의 에칭속도가 높은 에칭액을 이용해서 에칭을 행하는 방법이 있다.
또, 강고한 구조물을 남기기 위해서는, 워터제트법에 의해 다공질Si부를 제거하면 된다.
여기서, Si기판(401)의 전체를 다공질Si로 함으로써, 해당 기판상에 형성된 비다공질층만을 남길 수 있다. 또, 상기와 같이 비다공질층(403)을 패터닝해 놓음으로써, 예를 들면 도 2c에 표시한 캔틸레버를 포함한 각종 구조체를 형성할 수 있다.
(제 2응용예)
이 제 2응용예는 반도체기판의 제조방법에 관한 것이다. 도 3a 내지 도 3f는 이 응용예의 반도체기판의 제조방법을 표시한 것이다. 먼저, 도 3a에서는, 제 1단결정Si기판(501)을 준비해서, 그 제 1단결정Si기판(501)의 한쪽면에 다공질Si층(502)을 형성한다. 이어서, 도 3b에서는, 다공질Si층(502)의 표면에 적어도 1층의 비다공질층(503)을 형성한다. 이 비다공질층(503)으로서는, 예를 들면 단결정Si층, 다결정Si층, 비정질Si층, 금속층, 화합물반도체층 또는 초전도체층이 적합하다. 또, 이 비다공질층(503)으로서, MOSFET 등의 소자구조를 포함한 층을 형성해도 된다. 또한, 그 표면층에 SiO2층(504)을 형성해서 이것을 제 1기판으로 하는 것이 바람직하다. 이 SiO2층(504)은 후속공정에서 제 1기판과 제 2기판(505)을 접합시킬 때에, 그 접합계면의 계면준위를 활성층으로부터 분리할 수 있다는 의미에서도 유용하다.
다음에, 도 3d에 표시한 바와 같이, 별도로 준비한 제 2기판(505)과 도 3c에 표시한 제 1기판을, SiO2층(504)을 개재해서 실온에서 밀착시킨다. 그후, 양극접합처리, 가압처리 혹은 필요에 따라서 열처리를 실시하거나 혹은 이들 처리를 조합함으로써, 기판의 접합을 강고하게 해도 된다.
또, 비다공질층(503)으로서 단결정Si층을 형성한 경우에는, 예를 들면 해당 단결정Si층의 표면에 열산화 등의 방법에 의해서 SiO2층(504)을 형성한 후에 제 2기판(505)에 제 1기판을 접합시키는 것이 바람직하다.
제 2기판(505)으로서는, Si기판, Si기판상에 SiO2층을 형성함으로써 얻어진 기판, 석영유리나 석영으로 이루어진 광투과성기판, 사파이어기판 등이 바람직하다. 그러나, 제 2기판(505)은 접합에 제공되는 면이 충분히 평탄하기만 하면 어떠한 기판도 사용할 수 있다.
도 3d는 SiO2층(504)을 개재해서 제 1기판과 제 2기판을 접합시킨 상태를 표시하고 있으나, 이 SiO2층(504)은, 다공질층(503) 또는 제 2기판이 Si로 이루어져 있지 않은 경우에는 형성하지 않아도 된다.
또, 접합한 때에는, 제 1기판과 제 2기판사이에 절연성의 박판을 삽입해도 된다.
이어서, 도 3e에 있어서는, 다공질Si층(502)을 경계로 해서 제 1Si기판(501)을 제 2기판쪽으로부터 제거한다. 이 제 1기판의 제거방법으로서는, 연삭, 연마 또는 에칭에 의해 제 1기판쪽을 폐기하는 방법, 혹은 다공질Si층(502)을 경계로 해서 접합된 기판을 제 1기판쪽과 제 2기판쪽으로 분리하는 방법이 있다.
다음에, 도 3f에서는, 제 2기판쪽의 표면에 잔존하는 다공질Si층(502)을 제거한다. 구체적으로는, 먼저, 제 2기판쪽을 다공질Si의 에칭액을 채운 에칭조에 설치하고, 초음파를 공급하면서 에칭을 행한다.
다공질Si부의 구멍에 에칭액이 충분히 스며들면, 초음파의 공급을 중지하고, 에칭을 속행한다. 이 처리에 있어서, 다공질Si층(502)의 구멍벽이 점차 얇아진다. 이때, 표면에서부터 본 다공질Si층(502)의 색도 점차 엷어지고, 충분히 구멍벽이 얇아지면, 밑에 있는 비다공질층(예를 들면 SiO2층)(503)을, 다공질Si층(502)을 통해 볼 수 있게 된다.
이 상태에서, 잔존하는 다공질Si층(502)을 제거한다. 이 다공질Si층의 제거방법으로서는, 예를 들면, 1) 재차 초음파를 공급하면서 에칭하는 방법, 2) Si의 에칭속도가 높은 에칭액을 사용해서 에칭하는 방법, 3) 워터제트법에 의해 다공질Si층(502)을 제거하는 방법, 4) 다공질Si층(502)을 연마하는 방법, 또는 5) 스크러버세정하는 방법 등이 있다.
도 3f는 상기 방법에 의해 얻어진 반도체기판(SOI기판)을 개략적으로 표시한 도면이다. 제 2기판(505)상에 절연층(예를 들면 SiO2층)(504)을 개재해서 비다공질층(예를 들면 단결정Si층)(503)이 평탄하고 균일한 막두께로 형성된다. 이 방법에 의하면, 고품질을 지닌 대면적의 반도체기판을 제조할 수 있다.
예를 들면, 제 2기판(505)으로서 절연성의 기판을 채용하면, 상기 제조방법에 의해 얻어진 반도체기판은 절연된 전자소자의 형성에 극히 유용하다.
여기에서, 도 3d에 표시한 접합기판을 다공질Si층(502)에서 분할한 경우에는, 제 1기판(501)상에 잔존하는 다공질Si층(502)을 제거하고, 필요에 따라서 그 표면을 평탄화한 후에, 제 1기판을 재이용할 수 있다.
다음에, 다공질층을 제거하는데 적합한 웨이퍼처리장치의 구체예를 열거한다.
(웨이퍼처리장치의 제 1구성예)
도 4는 다공질층을 제거하는 데 적합한 웨이퍼처리장치의 개략구성을 표시한 사시도이다.
이 웨이퍼처리장치(100)중, 처리액이 접촉할 수 있는 부분은, 용도에 따라서 석영유리나 플라스틱으로 구성하는 것이 바람직하다. 플라스틱으로서는, 예를 들면, 불소수지, 염화비닐, 폴리에틸렌, 폴리프로필렌, 폴리부틸렌테레프탈레이트(PBT) 또는 폴리에테르에테르케톤(PEEK)을 사용할 수 있고, 이중 불소수지로서는 PVDF, PFA 또는 PTFE 등이 적합하다.
이 웨이퍼처리장치(100)는 웨이퍼처리조(110), 오버플로조(120), 초음파조(130) 및 웨이퍼(140)를 회전시키면서 지지하는 웨이퍼회전기구(111∼119)를 지닌다.
웨이퍼를 처리하기 전에는, 웨이퍼처리조(110)에 처리액(에칭액)을 채운다. 웨이퍼처리조(110)의 상부의 주위에는, 웨이퍼처리조(110)로부터 흘러넘친 처리액을 일단 저류하는 오버플로조(120)가 설치되어 있다. 오버플로조(120)에 일단 저류된 처리액은, 오버플로조(120)의 바닥부로부터 순환기(121)를 향해서 배출파이프(121a)를 통해 배출된다. 순환기(121)는 배출된 처리액을 여과해서 미립자를 제거하고, 공급파이프(121b)를 통해서 웨이퍼처리조(110)의 바닥부로 보낸다. 따라서, 웨이퍼처리조(110)내의 미립자가 효율적으로 제거된다.
웨이퍼처리조(110)의 깊이는, 웨이퍼(140)가 완전히 매몰되는 깊이로 하는 것이 바람직하고, 이것에 의해, 대기중이나 액면부근의 미립자가 웨이퍼(140)에 흡착하는 것을 방지할 수 있다.
웨이퍼처리조(110)의 하부에는 초음파조(130)가 배치되어 있다. 초음파조(130)의 내부에는 조정기구(132)에 의해 초음파원(131)이 지지되어 있다. 이 조정기구(132)는, 초음파원(131)과 웨이퍼처리조(110)와의 상대적인 위치관계를 조정하는 기구로서, 초음파원(131)의 연직위치를 조정하는 기구와, 수평위치를 조정하는 기구를 지니고, 이 기구에 의해, 웨이퍼처리조(110), 보다 상세하게는 웨이퍼(140)에 공급되는 초음파를 최적화할 수 있다. 초음파원(131)은, 발생하는 초음파의 주파수나 강도를 조정하는 기능을 구비하는 것이 바람직하며, 이러한 구성에 의해, 초음파의 공급을 더욱 최적화할 수 있다. 이와 같이, 웨이퍼(140)에 대한 초음파의 공급을 최적화하기 위한 기능을 구비함으로써, 다양한 종류의 웨이퍼에 개별적으로 대향가능하게 된다. 초음파조(130)에는, 초음파전달매체(예를 들면, 물)가 채워져 있고, 이 초음파전달매체에 의해 웨이퍼처리조(110)에 초음파가 전달된다.
이 웨이퍼처리장치(100)는 초음파원(131)의 온/오프를 제어하는 제어부를 지니고, 이 제어부에 의해, 상기의 다공질층의 제거처리를 제어할 수 있다.
웨이퍼(140)는, 해당 웨이퍼(140)에 걸어맞춤되는 홈(111a)을 지닌 4개의 웨이퍼회전로드(111)에 의해서 웨이퍼처리조(110)의 바닥면에 대해서 거의 수직으로 유지된다. 이 웨이퍼회전로드(111)는, 웨이퍼(140)를 회전시키면서 지지하는 기능을 지니며, 웨이퍼회전기구의 일부를 이룬다. 각 웨이퍼회전로드(111)는, 대향하는 1쌍의 로드지지부재(118)에 의해 회전가능하게 지지되어 있고, 모터(119)가 발생하는 구동토크를 전달받아서 각각 동일 방향으로 회전한다. 또, 각 웨이퍼회전로드(111)는 초음파의 전달을 저해하지 않을 정도로 작은 직경으로 하는 것이 바람직하다.
또, 웨이퍼회전로드(111)의 개수는, 가능한 한 적은 쪽이 바람직하나, 웨이퍼(140)와의 소망의 마찰력을 확보하는 것을 고려하면, 웨이퍼의 회전방향(X축방향)의 이동을 제한하는 2개의 웨이퍼회전로드(111)와, 웨이퍼(140)를 하부쪽으로부터 지지하기 위한 2개의 웨이퍼회전로드(111)를 설치하는 것이 바람직하다. 웨이퍼의 아래쪽에 2개의 웨이퍼회전로드(111)를 적절한 간격을 두고 배치함으로써, 배향평탄면을 지닌 웨이퍼에 대한 구동토크를 효율적으로 전달할 수 있다. 이것은 웨이퍼의 아래쪽에 1개의 웨이퍼회전로드(111)밖에 존재하지 않는 경우에는, 해당 웨이퍼회전로드(111)위에 배향평탄면이 위치할 경우에, 해당 웨이퍼회전로드(111)에 의해서는 웨이퍼를 회전시킬 수 없기 때문이다.
통상, 웨이퍼처리조(110)의 바닥면과 액면과의 사이에는 정재파, 즉, 초음파의 강도가 강한 부분과 약한 부분이 형성되나, 이 웨이퍼처리장치(100)는 웨이퍼(140)를 회전시키면서 처리할 수 있으므로, 정재파에 기인하는 처리의 불균일성이 저감된다.
이 웨이퍼처리장치(100)는, 웨이퍼처리조(110)의 바닥부나 웨이퍼(140)의 주위의 부재의 수를 가능한 한 적게 저감시키고 있으므로, 웨이퍼(140)에 대한 초음파의 공급을 효율화함과 동시에 균일화할 수 있다. 또, 이러한 구조에 의해, 웨이퍼(140)부근에 있어서의 처리액의 유동이 자유롭게 되므로, 웨이퍼에 대한 처리를 균일화하여, 처리불량의 발생을 방지할 수 있다.
(웨이퍼처리장치의 제 2구성예)
도 5는 다공질층을 제거하는데 적합한 웨이퍼처리장치의 개략구성을 표시한 도면이다.
이 웨이퍼처리장치(10)중, 처리액이 접촉할 수 있는 부분은, 용도에 따라서, 석영유리나 플라스틱으로 구성하는 것이 바람직하다. 플라스틱으로서는, 예를 들면, 불소수지, 염화비닐, 폴리에틸렌, 폴리프로필렌, 폴리부틸렌테레프탈레이트(PBT) 또는 폴리에테르에테르케톤(PEEK)을 사용할 수 있고, 이중 불소수지로서는, PVDF, PFA 또는 PTFE 등이 적합하다.
이 웨이퍼처리장치(10)는, 웨이퍼처리조(11)와, 웨이퍼홀더(21)를 웨이퍼처리조(11)내에서 요동시키기 위한 홀더구동기구(31)를 지닌다. 또, 웨이퍼처리장치(10)는 초음파조(61)를 지니는 것이 바람직하다.
웨이퍼를 처리하기 전에는, 웨이퍼처리조(11)에 처리액을 채워넣는다. 웨이퍼처리조(11)에는, 4면 오버플로조(12)가 설치되어 있고, 필터를 내장한 순환기(71)에 의해 처리액을 웨이퍼처리조(11)의 바닥부로부터 웨이퍼처리조(11)내에 공급한다. 웨이퍼처리조(11)로부터 흘러넘친 처리액은 4면 오버플로조(12)에 저류되어, 4면 오버플로조(12)의 바닥부로부터 순환기(71)를 향해서 배출된다. 이 웨이퍼처리장치(10)는, 홀더구동기구(31)에 의해 웨이퍼홀더(21)를 요동시키면서, 동시에 처리액을 교반하므로, 처리액의 액면을 일정하게 유지하게 위하여 상기의 4면 오버플로조(12)를 포함한 순환계가 극히 유용하다.
웨이퍼홀더(21)는, 일반적으로 시판되고 있는 제품을 그대로 사용할 수 있으나, 석영유리나 플라스틱으로 구성한 것이 바람직하다. 플라스틱으로서는, 예를 들면, 불소수지, 염화비닐, 폴리에틸렌, 폴리프로필렌, 폴리부틸렌테레프탈레이트(PBT) 또는 폴리에테르에테르케톤(PEEK) 등이 적합하다. 이중 불소수지로서는, 예를 들면 PVDF, PFA 또는 PTFE가 적합하다.
홀더구동기구(31)는 웨이퍼홀더(21)를 유지하는 1쌍의 파지부, 즉 쥠부(31a)를 지니고, 이 1쌍의 쥠부(31a)에 의해 웨이퍼홀더(21)를 유지해서 웨이퍼처리조(11)내에 침지시킴과 동시에, 웨이퍼처리조(11)내에 있어서 웨이퍼홀더(21)를 요동시키면서 웨이퍼(40)에 대해서 소망의 처리를 실시할 수 있다. 그러나, 홀더구동기구(31)는, 한쪽으로는 앞의 공정에서 처리완료된 웨이퍼(40)를 수용하는 웨이퍼홀더(21)를 웨이퍼처리조(11)에 반송하는 기능이나, 다음 공정에 반송하는 기능을 지니고, 다른쪽으로서는, 웨이퍼처리장치(10)의 일부로서의 기능을 지닌다.
또, 이 실시예는, 쥠부(31a)에 의해 웨이퍼홀더(21)를 유지함으로써 웨이퍼(40)를 간접적으로 유지하는 것이지만, 예를 들면, 쥠부(31a)를 흡착패드등으로 치환함으로써 웨이퍼(40)를 직접적으로 유지가능한 구성으로 하는 것도 가능하다. 또한, 웨이퍼(40)를 유지하는 방향은, 웨이퍼처리조(11)의 바닥면에 수직인 방향에 한정되지 않고, 예를 들면 바닥면에 평행한 방향이어도 된다.
초음파조(61)내에는 초음파원(51)이 배치되어 초음파전달매체(예를 들면, 물)로 채워져 있다. 이 초음파원(51)은 상하 및/또는 좌우로 초음파원(51)의 위치를 조정하기 위한 조정기구(62)상에 고정되어 있다. 이 조정기구(62)에 의해 초음파원(51)과 웨이퍼처리조(11)와의 위치관계를 조정함으로써, 웨이퍼처리조(11), 보다 상세하게는 웨이퍼(40)에 공급되는 초음파를 최적화할 수 있다. 초음파원(51)은 발생하는 초음파의 주파수나 강도를 조정하는 기능을 구비한 것이 바람직하며, 이것에 의해 초음파의 공급을 공급을 최적화하기 위한 기능을 구비함으로써, 다양한 종류의 웨이퍼에 개별적으로 대응가능하다.
이 웨이퍼처리장치(10)는, 초음파원(51)의 온/오프를 제어하는 제어부를 구비하고, 이 제어부에 의해 상기의 다공질층의 제거처리를 제어할 수 있다.
(웨이퍼처리장치의 제 3구성예)
도 6은 다공질층을 제거하는데 적합한 웨이퍼처리장치의 개략구성을 표시한 도면이고, 도 7a 내지 도 7e는 도 6에 표시한 웨이퍼처리장치의 동작을 표시한 도면이며, 도 8은 도 6에 표시한 웨이퍼처리장치에 있어서의 요동지원부재의 사시도이다.
웨이퍼처리조(11)의 바닥면에는, 홀더구동기구(31)에 의해 웨이퍼(40)를 요동시킬 때에, 웨이퍼(40)의 요동의 효율을 높이기 위한 요동지원부재(13)를 구비하는 것이 바람직하다. 이 요동지원부재(13)는, 웨이퍼홀더(21)가 이동할때에, 웨이퍼홀더(21)에 유지된 웨이퍼(40)의 외주부에 접촉하여, 마찰력에 의해 웨이퍼(40)를 회전시킴과 동시에 웨이퍼홀더(21)내에서 상하로 이동시킨다. 따라서, 이 요동지원부재(13)는 처리후의 웨이퍼의 면내균일성을 향상시키는 점에서 유용하다.
또, 이 요동지원부재(13)를 상하(Y축방향) 및/또는 좌우(X축방향)로 이동시키기 위한 구동기구를 구비하는 것도 유효하다. 이 경우, 요동지원부재(13)자체가 이동함으로써 웨이퍼(40)를 회전시킴과 동시에 웨이퍼홀더(21)내에서 상하로 이동시킬 수 있다. 따라서, 홀더구동기구(31)에 의해 웨이퍼홀더(21)를 이동시키는 범위를 작게 하는 것, 즉 웨이퍼처리조(11)를 소형화하는 것이 가능하다.
초음파조(61)내에는, 초음파원(51)이 배치되어, 초음파전달매체(예를 들면, 물)로 채워져 있다. 이 초음파원(51)은 상하 및/또는 좌우로 초음파원(51)의 위치를 조정하기 위한 조정기구(62)상에 고정되어 있다. 이 조정기구(62)에 의해초음파원(51)과 웨이퍼처리조(11)와의 위치관계를 조정함으로써, 웨이퍼처리조(11), 보다 상세하게는 웨이퍼(40)에 공급되는 초음파를 최적화할 수 있다. 초음파원(51)은 발생하는 초음파의 주파수나 강도를 조정하는 기능을 구비하는 것이 바람직하며, 이것에 의해, 초음파의 공급을 더욱 최적화할 수 있다. 이와 같이 웨이퍼(40)에 대한 초음파의 공급을 최적화시키기 위한 기능을 구비함으로써, 다양한 종류의 웨이퍼에 개별적으로 대응가능하다.
이 웨이퍼처리장치(10)는, 초음파원(51)의 온/오프를 제어하는 제어부를 구비하고, 이 제어부에 의해 상기 다공질층의 제거처리를 제어할 수 있다.
도 7a∼도 7e는, 웨이퍼의 요동방식을 설명하기 위한 도면이다. 이들 도면에 있어서, 화살표는 웨이퍼홀더(21)의 이동방향을 나타낸다. 도 7a는 웨이퍼의 요동동작을 개시하기 직전의 상태를 표시하고 있다. 웨이퍼의 요동동작의 개시가 지시되면, 컴퓨터제어하에, 먼저 도 7b에 표시한 바와 같이, 홀더구동기구(31)는 쥠부(31a)를 아래쪽방향으로 눌러 내린다. 이 눌러내림의 도중에, 웨이퍼(40)의 외주부는 요동지원부재(13)에 접한다. 따라서, 웨이퍼(40)는 요동지원부재에 의해서 하부가 지지되고 있다.
요동지원부재(13)는 웨이퍼(40)에 접촉할 때에 약간이기는 하지만 미립자를 발생시킬 가능성이 있다. 이것을 방지하기 위하여, 도 8에 표시한 바와 같이 요동지원부재(13)의 선단부분을 라운드가공함으로써 원활하게 웨이퍼(40)와 접촉하도록 하는 것이 바람직하다.
요동지원부재(13)는 웨이퍼(40)의 요동을 지원할 수 있으면 충분하므로, 초음파의 전달을 저해하지 않는 형상, 예를 들면 박판형상으로 하는 것이 가능하다. 이 구조에 의해, 웨이퍼(40)에 공급되는 초음파를 균일화하여, 웨이퍼를 균일하게 처리할 수 있다.
또, 이 웨이퍼처리장치(10)는, 웨이퍼(40)와 요동지원부재(13)와의 상대적인 위치관계, 즉, 웨이퍼(40)와 웨이퍼처리조(11)와의 상대적인 위치관계를 변화시키면서 웨이퍼(40)를 처리하므로, 요동지원부재(13)에 의해서 생길 수 있는 약간의 초음파의 불균일성도 문제로 되지 않는다.
웨이퍼홀더(21)의 눌러내림량은, 어느 정도 큰 쪽이, 웨이퍼(40)와 요동지원부재(13)와의 접촉압력을 크게 할 수 있으므로 요동지원부재(13)와 웨이퍼(40)와의 미끄럼을 없게 해서 동작불량을 방지할 수 있다. 이것은 눌러내림량이 너무 적으면, 웨이퍼(40)에 대한 중력이 요동지원부재(13)의 선단부에 작용하는 비율보다도 웨이퍼홀더(21)에 작용하는 비율이 커지기 때문이다. 이 실시예의 형상을 지닌 요동지원부재(13)를 이용한 경우, 눌러내림량은, 웨이퍼(40)가 요동지원부재(13)에 접촉한 후 30㎜정도로 설정하는 것이 바람직하다.
웨이퍼홀더(21)의 눌러내리는 동작이 종료하면, 홀더구동기구(31)는 컴퓨터제어하, 도 7c에 표시한 바와 같이 쥠부(31a)를 오른쪽방향(X축의 양의 방향)으로 이동시킨다. 이것에 의해, 웨이퍼(40)는 시계방향으로 회전하면서 웨이퍼처리조(11)내에 있어서 오른쪽방향(X축의 양의 방향)으로 대략 수평으로 이동한다. 쥠부(31a)의 이동량은, 쥠부(31a)가 웨이퍼홀더(21)의 하부의 개구부에 충돌하지 않는 범위내로 설정할 필요가 있다.
웨이퍼홀더(21)의 오른쪽 방향(X축의 양의 방향)으로의 이동이 종료하면, 홀더구동기구(31)는 컴퓨터제어하, 도 7d에 표시한 바와 같이, 쥠부(31a)를 윗쪽방향으로 이동시킨다. 쥠부(31a)의 이동량은, 웨이퍼(40)가 처리액의 액면(14)근방에 이르지 않는 범위내로 설정하는 것이 바람직하다. 이것은 웨이퍼(40)가 액면(14)근방에 이르면, 웨이퍼(40)의 표면에 미립자가 부착할 염려가 있기 때문이다.
웨이퍼홀더(21)의 윗쪽방향으로의 이동이 종료하면, 홀더구동기구(31)는 컴퓨터제어하, 도 7e에 표시한 바와 같이, 쥠부(31a)를 왼쪽방향(X축의 음의 방향)으로 이동시켜, 초기상태로 복귀한다(도 7a).
이상의 동작(도 7a→도 7b→도 7c→도 7d→도 7e)을 반복함으로써, 웨이퍼(40)를 적절하게 요동시켜 균일하게 처리할 수 있다.
이 웨이퍼처리장치(10)에 의하면, 초음파조(61)를 조정함으로써 초음파의 공급이 최적화된 영역에 있어서 웨이퍼(40)를 요동시키므로, 웨이퍼(40)에 작용하는 초음파를 최적화할 수 있다.
그런데, 초음파의 정재파는 소정간격으로 배와 마디를 지니고 있는 것이 알려져 있다. 따라서, 초음파를 웨이퍼처리조(11)내에 있어서 균일화하는 것은 곤란하다.
하지만, 이 웨이퍼처리장치(10)는, 홀더구동기구(31)에 의해 웨이퍼(40)를 요동시키므로, 초음파의 강도의 불균일한 분포에 관계없이 웨이퍼(40)에 대한 처리를 균일화할 수 있다. 또, 웨이퍼(40)를 이동시키는 방향은 예를 들면 수평방향만, 수직방향만, 사선방향만 등의 단순한 것이어도, 웨이퍼(40)에 대한 처리를 균일화할 수 있다. 또한, 웨이퍼(40)를 그의 축방향(Z축방향)으로도 요동시킴으로써, 수평면내에 있어서의 초음파의 고강도부분에 의한 웨이퍼간의 처리의 불균일성 등도 보정할 수 있다.
이 웨이퍼처리장치(10)는, 또, 요동지원부재(13)를 구비하고 있으므로, 웨이퍼(40)의 요동량을 효율적으로 높일 수 있다. 또한, 요동지원부재(13)의 고정위치는 웨이퍼처리조(11)의 바닥부에 한정되지 않고, 웨이퍼홀더(21)내의 전체 웨이퍼(40)에 접촉할 수 있는 구조인 한, 예를 들면, 웨이퍼처리조(11)의 내벽에 고정해도 되고, 또는 홀더구동기구(31)에 고정해도 된다(이 경우는, 쥠부(31a)와 요동지원부재(13)와의 상대적인 위치관계를 변화시키는 기구를 필요로 함).
또, 이 웨이퍼처리장치(10)에 의하면, 웨이퍼처리조(11)내에 구동기구가 존재하지 않으므로, 구동기구의 동작에 기인하는 미립자가 발생하지 않는다.
(웨이퍼처리장치의 제 4구성예)
도 9는 다공질층을 제거하는데 적합한 웨이퍼처리장치의 개략구성을 표시한 도면이다.
이 웨이퍼처리장치(300)는, 웨이퍼이동기구(80)에 의해서, 웨이퍼처리조(11)의 바닥면에 대해서 대략 평행(즉, 초음파의 진동면에 대해서 대략 평행)하게 웨이퍼(40)를 유지해서, 웨이퍼처리조(11)내의 처리액(에칭액)에 완전히 담근 상태에서 요동시킴으로써, 웨이퍼(40)를 균일하게 처리함과 동시에 미립자에 의한 오염을 방지하는 것이다.
웨이퍼이동기구(80)는 암(arm)(81)에 의해서 웨이퍼(40)를 유지해서, 웨이퍼처리조(11)내에 있어서 웨이퍼(40)를 요동시킨다. 이 웨이퍼(40)의 요동은 초음파의 진동면을 가로지르는 방향(즉, 상하방향) 및 해당 진동면에 대해서 평행인 방향(즉, 수평방향)이 바람직하다.
이 웨이퍼처리장치(300)에 있어서도, 웨이퍼(40)를 처리액에 완전히 담근 상태에서 처리하는 것이 바람직하고, 이 경우, 처리액과 기체와의 계면부근에 있어서 웨이퍼(40)에 미립자가 부착하는 것을 방지할 수 있다.
이 웨이퍼처리장치(300)에 의하면, 웨이퍼(40)를 웨이퍼처리조(11)내에서 요동시킴으로써, 웨이퍼(40)를 균일하게 처리할 수 있다.
(웨이퍼처리장치의 제 5구성예)
도 10은 다공질층을 제거하는 데 적합한 웨이퍼처리장치의 개략구성을 표시한 도면이다. 상기 제 2 내지 제 4구성예의 웨이퍼처리장치는, 웨이퍼를 요동시키면서 처리하는 것이었으나, 본 제 5구성예의 웨이퍼처리장치(500)는 웨이퍼를 요동시키는 대신에, 처리액(에칭액)의 흐름속도로 증대시키는 것이다.
이 웨이퍼처리장치(500)는, 웨이퍼처리조(11)의 하부에 웨이퍼홀더(21)를 지지하는 지지부(73)를 설치하고, 해당 지지부(73)의 하부의 분출구(72)에 의해 순환기(71)로부터 공급되는 처리액을 고속으로 분출한다. 지지부(73)에는, 복수의 개구부가 형성되어 있고, 분출구(72)로부터 분출된 처리액은, 이 개구부를 통해서 위쪽으로 이동한다.
이와 같이 처리액의 순환을 고속으로 함으로써, 웨이퍼(40)를 균일하게 처리할 수 있다.
또, 상기와 같은 순환기구(71∼73)를 도 5에 표시한 웨이퍼처리장치(10)에 조립해도 유효하다.
(웨이퍼처리장치의 제 6구성예)
상기 각 웨이퍼처리장치는, 초음파원을 제어함으로써, 웨이퍼처리조에 초음파를 공급하는지의 여부를 절환하는 것이나, 대신에, 초음파원과 웨이퍼사이에, 필요에 따라 초음파를 차단하기 위한 기구를 삽입해도 된다.
도5 또는 도 6에 표시한 웨이퍼처리장치의 변형예를 설명한다. 도 11a 및 도 11b는 도 5 또는 도 6에 표시한 웨이퍼처리장치의 변형예를 표시한 도면이다. 또 도 11a 및 도 11b에 있어서, 오버플로조 및 순환기는 생략되어 있다.
이 변형예의 웨이퍼처리장치는 초음파원(51)과 웨이퍼처리조(11)의 바닥면사이에 필요에 따라서 초음파를 차단하는 셔터(91),(92)를 지닌다. 이 셔터(91),(92)는, 웨이퍼처리조(11)에 초음파를 전달시키는 경우에는, 도 11a에 표시한 바와 같이, 구동부(도시생략)에 의해 개방되고, 웨이퍼처리조(11)에 대한 초음파의 전달을 차단하는 경우에는, 도 11b에 표시한 바와 같이, 구동부(도시생략)에 의해 폐쇄된다. 이 셔터(91),(92)의 재질로서는, 초음파를 전달하기 어려운 재질, 예를 들면 PFA 또는 PTFE가 적합하다.
(웨이퍼처리장치의 제 7구성예)
도 12a 내지 도 12c는 다공질층을 제거하는 데 적합한 웨이퍼처리장치의 개략구성을 표시한 도면이다. 도 12a는 정면도, 도 12b는 측면도, 도 12c는 평면도이다.
이 웨이퍼처리장치는, 분사노즐(700)로부터 유체(예를 들면, 물)(701)의 제트를 분사하고, 이 분사된 유체에 의해 웨이퍼(40)의 다공질층(40a)을 제거한다.
도 12a 내지 도 12c에 표시한 예에서는, 분사노즐(700)에 의해 웨이퍼(40)에 대해서 수직으로 유체(701)를 분사하면서 Z축방향으로 해당 분사노즐(700)을 주사함으로써 다공질층(40a)을 전체면에 걸쳐서 제거할 수 있다.
이하, 상기 다공질층의 제거방법을 적용한 실시예를 설명한다.
(실시예 1)
먼저, 단결정 Si기판의 표면에 내HF성의 재료로 이루어진 막을 형성하고, 이것을 패터닝해서 개구부를 지닌 마스크패턴을 형성하였다. 이 개구부에 의해 노출된 단결정Si기판에 대해서 HF용액중에서 양극화성처리를 실시해서 다공질층을 형성하였다. 이 처리에 의해 단결정Si기판에 50㎛두께의 다공질층을 형성하였다. 이어서, 마스크패턴을 제거하였다. 또, 단결정Si기판에 마스크패턴을 형성하는 대신에, 다공질층을 형성해야 할 영역에만 HF용액이 접촉할 수 있는 홀더에 단결정Si기판을 설치해서, 양극화성처리를 실행해도 된다.
얻어진 기판을 도 4에 표시한 처리장치(100)에 설치하였다. 여기서, 도 4에 표시한 처리장치(100)의 웨이퍼처리조(110)에는, 미리 불산, 과산화수소 및 순수의 혼합액(에칭액)을 채워두었다. 이 처리장치(100)에 있어서, 약 2시간, 기판을 회전시킴과 동시에, 1㎒근방의 초음파를 인가하여 다공질Si층속의 구멍에 에칭액을 스며들게 하였다.
이어서, 초음파원(131)의 동작을 정지시키고, 약 1시간, 기판을 웨이퍼처리조(110)속에 방치하였다. 이것에 의해, 다공질Si층의 구멍벽이 얇아졌다.
다음에, 도 12a 내지 도 12c에 표시한 장치에 의해 다공질Si층을 완전히 제거하였다. 그 결과, 기판표면에 깊이 50㎛의 오목부를 지닌 구조체를 형성할 수 있었다.
또, 도 5, 도 6 또는 도 9에 표시한 장치에 의해서도 상기와 마찬가지의 구조체를 형성할 수 있었다.
(실시예 2)
먼저, 단결정Si기판의 표면에 내HF성의 재료로 이루어진 막을 형성하고, 이것을 패터닝해서 개구부를 지닌 마스크패턴을 형성하였다. 이 개구부에 의해 노출된 단결정Si기판에 대해서 HF용액중에서 양극화성처리를 실시해서 하부면에 이르는 다공질층을 형성하였다. 이어서, 마스크패턴을 제거하였다. 또, 단결정Si기판에 마스크패텬을 형성하는 대신에, 다공질층을 형성해야 할 영역에만 HF용액이 접촉할 수 있는 홀더에 단결정Si기판을 설치해서, 양극화성처리를 실행해도 된다.
이어서, 얻어진 구조체로서의 기판의 표면에 두께 1㎛의 단결정Si층을 에피택셜성장에 의해 형성하였다.
얻어진 기판을 도 4에 표시한 처리장치(100)에 설치하였다. 여기서, 도 4에 표시한 처리장치(100)의 웨이퍼처리조(110)에는, 미리 불산, 과산화수소 및 순수의 혼합액(에칭액)을 채워두었다. 이 처리장치(100)에 있어서, 약 6시간, 기판을 회전시킴과 동시에, 0.25㎒근방의 초음파를 인가하여 다공질Si층속의 구멍에 에칭액을 스며들게 하였다.
이어서, 초음파원(131)의 동작을 정지시키고, 약 2시간, 기판을 웨이퍼처리조(110)속에 방치하였다. 이것에 의해, 다공질Si층의 구멍벽이 얇아졌다.
다음에, 약 5분간 재차 초음파원(131)을 동작시켜서 다공질Si층을 완전히 제거하였다. 그결과 다공질Si층상에 형성되어 있던 에피택셜층(단결정Si층)을 포함하는 단결정Si격막이 형성되었다. 여기서, 에피택셜층은 전체면에 있어서 대략 균일한 두께를 지니고 있었다.
사전에 에피택셜층(단결정Si층)의 일부를 제거해 둠으로써, 예를 들면 도 2c에 표시한 바와 같이 단결정Si층의 캔틸레버구조체를 형성해도 된다.
또, 도 5, 도 6 또는 도 9에 표시한 장치에 의해서도 상기와 마찬가지의 구조체를 형성할 수 있었다.
(실시예 3)
먼저, 제 1 단결정Si기판을 준비하고, 그 표면층을 HF용액중에서 양극화성함으로써 다공질Si층을 형성하였다. 그 양극화성조건은 다음과 같았다.
전류밀도 : 7(㎃/㎠)
양극화성용액 : HF : H2O : C2H5OH = 1 : 1 : 1
시간 : 11(분)
다공질Si층의 두께 : 12(㎛)
다음에, 이 기판을 산소분위기중에 있어서 400℃에서 1시간 산화시켰다. 이 산화에 의해 다공질Si층의 구멍의 내벽은 열산화막으로 덮였다. 또, 다공질Si층상에 CVD(Chemical Vapor Deposition)법에 의해 두께 0.30㎛의 단결정Si층을 에피택셜성장시켰다. 그 성장조건은 다음과 같았다.
소스가스 : SiH2Cl2/H2
가스유량 : 0.5/180 (ℓ/분)
가스압력 : 80(Torr)
온 도 : 950(℃)
성장속도 : 0.3(㎛/분)
이어서, 이 에피택셜Si층상에 열산화법에 의해 두께 200㎚의 SiO2층을 형성하였다.
다음에 이 제 1기판의 SiO2층의 표면과 별도로 준비한 Si기판(제 2기판)의 표면을 접합시켰다.
이어서, 제 1기판쪽을 연삭, 연마 또는 에칭 등의 방법에 의해 제거하여 제 2기판상의 전체면에 다공질Si층을 표출시켰다.
이 제 2기판을 도 4에 표시한 웨이퍼처리장치에 설치하였다. 여기서 도 4에 표시한 처리장치의 웨이퍼처리조(110)에는 미리 불산, 과산화수소 및 순수의 혼합액(에칭액)을 채워두었다. 이 처리장치(100)에 있어서, 약 1.5시간, 기판을 회전시킴과 동시에, 0.25㎒근방의 초음파를 인가하여 다공질Si층속의 구멍에 에칭액을 스며들게 하였다.
이어서, 초음파원(131)의 동작을 정지시키고, 약 1시간, 기판을 웨이퍼처리조(110)속에 방치하였다. 이것에 의해, 다공질Si층의 구멍벽이 얇아졌다.
다음에, 약 5분간 재차 초음파원(131)을 동작시켜서 다공질Si층을 완전히 제거하였다. 이때, 예를 들면 도 10에 표시한 바와 같이, 에칭액을 적절하게 순환시킨 쪽이, 처리후의 기판의 표면균일성이 증대되었다.
여기서, 다공질Si층의 에칭액에 초음파를 인가하고, 기판을 회전시킴과 동시에, 에칭액을 순환시키면서 해당 기판상의 다공질층속의 구멍에 에칭액을 스며들게 하였다. 그후, 초음파의 인가를 중단하고, 해당 기판을 적절한 시간동안 방치함으로써, 기판전체에 관해서, 표면의 전체영역에 걸쳐서 다공질Si층의 구멍벽의 두께를 충분히 얇게 할 수 있다. 이 때문에, 기판의 전체영역에 걸쳐 균일하게 잔류하고 있는 다공질Si층을 한번에 제거할 수 있다.
또, 도 5, 도 6 또는 도 9에 표시한 장치에 의해서도 상기와 마찬가지의 구조체를 형성할 수 있었다.
여기서, 초음파의 인가를 중단한 후에 있어서, 재차 초음파를 인가하는 방법대신에 이하에 열거한 방법중의 하나를 채용한 경우에 있어서도, 잔존하는 다공질Si층을 고품위로 제거할 수 있다.
(1) 얻어진 구조체를 불산, 질산 및 순수의 혼합액에 5초정도 담가서 다공질Si층을 제거하는 방법.
(2) 다공질Si층을 연삭에 의해 제거하는 방법.
(3) 다공질Si층을 스크러버세정에 의해 제거하는 방법.
(4) 예를 들면 1000㎏/㎠의 압력으로 워터제트를 분사하면서 기판을 주사함으로써 다공질Si층을 제거하는 방법.
상기 다공질Si층을 제거하는 공정에 있어서, 단결정Si층은 에칭정지층으로서 기능하므로, 다공질Si층이 선택적으로 에칭되어서 완전히 제거되었다.
상기 에칭액에 대한 비다공질Si단결정의 에칭속도는 매우 낮아, 다공질층의 에칭속도에 대한 비다공질Si단결정의 에칭속도의 선택비는 105이상이므로, 비다공질층의 에칭량(수십Å정도)은 실용상 허용가능하다.
이상의 공정에 의해 Si산화막상에 두께 0.2㎛의 단결정Si층을 지닌 SOI기판을 형성할 수 있었다. 형성된 단결정Si층의 두께를 전체면에 걸쳐 100점에 대해서 측정한 바, 그 두께는 201㎚±4㎚였다.
또, 상기 얻어진 구조체에 대해서 수소중에서 1100℃에서 열처리를 1시간 실시한 후에, 표면조도를 원자간힘현미경에 의해서 평가한 바, 5㎛평방의 영역에서의 평균제곱조도는 약 0.2㎚였다. 이것은 시판되고 있는 Si웨이퍼와 거의 동등하였다.
투과전자현미경에 의한 단면관찰결과, 단결정Si층에는 새로운 결정결함은 형성되지 않아, 양호한 결정성이 유지되고 있는 것이 확인되었다.
또, 산화막(SiO2)을 에필택셜층의 표면이 아니라, 제 2기판의 표면에 형성한 경우, 또는 이들 양 표면에 형성한 경우에 있어서도 마찬가지의 결과가 얻어졌다.
또한, 제 2기판으로서 석영유리등의 광투과성의 기판을 사용한 경우에 있어서도 양호한 결과를 얻을 수 있었다. 단, 이 경우, 석영유리와 단결정Si층과의 열팽창계수의 소정의 차에 의해 단결정Si층에 슬립이 형성될 염려가 있으므로, 수소중에 있어서 열처리하는 온도를 1100℃에서 1000℃이하로 낮추었다.
(실시예 4)
제 2기판에 대해서 HF용액중에서 2단계의 양극화성을 실시하여 2층의 다공질층을 형성하였다. 이 양극화성조건은 이하와 같았다.
<제 1단계의 양극화성>
전류밀도 : 7(㎃/㎠)
양극화성용액 : HF : H2O : C2H50H = 1 : 1 : 1
시간 : 5(분)
다공질Si층의 두께 : 5.5(㎛)
<제 2단계의 양극화성>
전류밀도 : 30(㎃/㎠)
양극화성용액 : HF : H2O : C2H50H = 1 : 1 : 1
시간 : 110(초)
다공질Si층의 두께 : 3(㎛)
다음에, 이 기판을 산소분위기중에 있어서 400℃에서 1시간 산화시켰다. 이 산화에 의해, 다공질Si층의 구멍의 내벽은 열산화막으로 덮였다. 또, 다공질Si층상에 CVD(Chemical Vapor Deposition)법에 의해 두께 0.15㎛의 단결정Si층을 에피택셜성장시켰다. 그 성장조건은 다음과 같았다.
소스가스 : SiH2Cl2/H2
가스유량 : 0.5/180 (ℓ/분)
가스압력 : 80(Torr)
온 도 : 950(℃)
성장속도 : 0.3(㎛/분)
이어서, 이 에피택셜Si층상에 열산화법에 의해 두께 200㎚의 SiO2층을 형성하였다.
다음에 이 제 1기판의 SiO2층의 표면과 별도로 준비한 Si기판(제 2기판)의 표면을 접합시켰다.
이어서, 30㎃/㎠의 전류밀도(제 2단계의 양극산화)에서 형성한 다공질Si층에 의해 접합된 기판을 2매의 기판으로 분할하여, 제 2기판쪽의 전체면에 다공질Si층을 표출시켰다. 접합기판의 분할방법으로서는, 기계적으로 잡아당기는 방법, 꼬는 방법, 가압하는 방법, 접합된 기판의 가장자리에 쐐기를 박는 방법, 접합된 기판의 단부면으로부터 산화시켜 박리하는 방법, 열응력을 이용하는 방법, 초음파를 인가하는 방법 또는 접합된 기판의 가장자리에 워터제트를 주입하는 방법 등이 적합하다.
다음에, 이 제 2기판을 도 4에 표시한 웨이퍼처리장치에 설치하였다. 여기서, 도 4에 표시한 처리장치의 웨이퍼처리조(110)에는 미리 불산, 과산화수소 및 순수의 혼합액(에칭액)을 채워두었다. 이 처리장치(100)에 있어서, 약 1.5시간,기판을 회전시킴과 동시에, 0.25㎒근방의 초음파를 인가하여 다공질Si층속의 구멍에 에칭액을 스며들게 하였다.
이어서, 초음파원(131)의 동작을 정지시키고, 약 1시간, 기판을 웨이퍼처리조(110)속에 방치하였다. 이것에 의해, 다공질Si층의 구멍벽이 얇아졌다.
다음에, 약 5분간 재차 초음파원(131)을 동작시켜서 다공질Si층을 완전히 제거하였다. 이때, 예를 들면 도 10에 표시한 바와 같이, 에칭액을 적절하게 순환시킨 쪽이, 처리후의 기판의 표면균일성이 증대되었다.
여기서, 다공질Si층의 에칭액에 초음파를 인가하고, 기판을 회전시킴과 동시에, 에칭액을 순환시키면서 해당 기판상의 다공질층속의 구멍에 에칭액을 스며들게 하였다. 그후, 초음파의 인가를 중단하고, 해당 기판을 적절한 시간동안 방치함으로써, 기판전체에 관해서, 표면의 전체영역에 걸쳐서 다공질Si층의 구멍벽의 두께를 충분히 얇게 할 수 있다. 이 때문에, 기판의 전체영역에 걸쳐 균일하게 잔류하고 있는 다공질Si층을 한번에 제거할 수 있다.
또, 도 5, 도 6 또는 도 9에 표시한 장치에 의해서도 상기와 마찬가지의 구조체를 형성할 수 있었다.
여기서, 초음파의 인가를 중단한 후에 있어서, 재차 초음파를 인가하는 방법대신에 이하에 열거한 방법중의 하나를 채용한 경우에 있어서도, 잔류한 다공질Si층을 고품위로 제거할 수 있다.
(1) 얻어진 구조체를 불산, 질산 및 순수의 혼합액에 5초정도 담가서 다공질Si층을 제거하는 방법.
(2) 다공질Si층을 연삭에 의해 제거하는 방법.
(3) 다공질Si층을 스크러버세정에 의해 제거하는 방법.
(4) 예를 들면 1000㎏/㎠의 압력으로 워터제트를 분사하면서 기판을 주사함으로써 다공질Si층을 제거하는 방법.
상기 다공질Si층을 제거하는 공정에 있어서, 단결정Si층은 에칭정지층으로서 기능하므로, 다공질Si층이 선택적으로 에칭되어서 완전히 제거되었다.
상기 에칭액에 대한 비다공질Si단결정의 에칭속도는 매우 낮아, 다공질층의 에칭속도에 대한 비다공질Si단결정의 에칭속도의 선택비는 105이상이므로, 비다공질층의 에칭량(수십Å정도)은 실용상 허용가능하다.
이상의 공정에 의해 Si산화막상에 두께 0.1㎛의 단결정Si층을 지닌 SOI기판을 형성할 수 있었다. 형성된 단결정Si층의 두께를 전체면에 걸쳐 100점에 대해서 측정한 바, 그 두께는 101㎚±3㎚였다.
또, 상기 얻어진 구조체에 대해서 수소중에서 1100℃에서 열처리를 1시간 실시한 후에, 표면조도를 원자간힘현미경에 의해서 평가한 바, 5㎛평방의 영역에서의 평균제곱조도는 약 0.2㎚였다. 이것은 시판되고 있는 Si웨이퍼와 거의 동등하였다.
투과전자현미경에 의한 단면관찰결과, 단결정Si층에는 새로운 결정결함은 형성되지 않아, 양호한 결정성이 유지되고 있는 것이 확인되었다.
또, 산화막(SiO2)을 에피택셜층의 표면이 아니라, 제 2기판의 표면에 형성한경우, 또는 이들 양 표면에 형성한 경우에 있어서도 마찬가지의 결과가 얻어졌다.
또한, 제 2기판으로서 석영유리등의 광투과성의 기판을 사용한 경우에 있어서도 양호한 결과를 얻을 수 있었다. 단, 이 경우, 석영유리와 단결정Si층과의 열팽창계수의 소정의 차에 의해 단결정Si층에 슬립이 형성될 염려가 있으므로, 수소중에 있어서 열처리하는 온도를 1100℃에서 1000℃이하로 낮추었다.
한편, 제 1기판쪽에 남은 다공질Si층을 선택적으로 에칭하고, 그후, 수소어닐링 또는 표면연마 등의 표면처리를 실시함으로써, 제 1기판 또는 제 2기판으로서 재이용할 수 있었다.
또, 양극화성에 의해 형성되는 다공질층을 1층구조로 한 경우에 있어서도 상기와 거의 마찬가지의 결과가 얻어졌다.
상기 실시예에 있어서, 다공질Si층상에 단결정Si층을 형성하는 에피택셜성장법으로서는, CVD법외에도, MBE법, 스퍼터법, 액상성장법 등을 이용할 수 있다. 또, 다공질Si층상에는 GaAs나 InP등의 단결정화합물반도체층을 에피택셜성장시켜도 된다. 이 경우, GaAs on Si 또는 GsAs on Glass(석영)등의 고주파디바이스나 OEIC에 적합한 기판을 제작하는 것이 가능하다.
또, 다공질Si층을 선택적으로 에칭하기 위한 에칭액은, 49%불산과 30%과산화수소와 H2O와의 혼합액이 적합하나, 이하의 에칭액을 사용할 수도 있다. 다공질Si층은 큰 표면적을 지니므로, 선택적인 에칭이 용이하다.
(a) 불산
(b) 불산에 알콜 및 과산화수소의 적어도 한쪽을 첨가해서 제조한 혼합액
(c) 버퍼드불산
(d) 버퍼드불산에 알콜 및 과산화수소의 적어도 한쪽을 첨가해서 제조한 혼합액
(e) 불산, 질산 및 아세트산의 혼합액.
또한, 상기 실시예에서는, 초음파의 인가를 중단하는 방법으로서, 초음파의 동작을 정지시키는 방법을 설명하였으나, 예를 들면 도 11a 및 도 11b에 표시한 바와 같이, 셔터를 이용하는 방법도 유효하다.
이상, 본 발명에 의하면, 다공질영역의 밑에 있는 층의 평탄성을 높게 유지할 수 있다.
본 발명은, 상기 각 실시예로 한정되지 않고, 본 발명의 기술적 사상과 범주내에서 각종 변형과 수정이 가능하므로, 본 발명의 범주를 공중에게 알리기 위해, 이하의 청구범위를 작성하였다.

Claims (35)

  1. 다공질영역을 지닌 기판으로부터 다공질영역을 제거하는 다공질영역의 제거방법에 있어서,
    인접한 구멍사이의 벽이 얇게 됨에 따라서 다공질층이 붕괴하기 직전까지 초음파를 에칭액에 공급하면서 해당 에칭액에 의해 다공질영역을 처리하는 제 1공정과;
    구멍이 붕괴되지 않도록 하기 위하여, 초음파를 에칭액에 공급하지 않으면서 해당 에칭액에 의해 다공질영역을 처리하거나, 또는 구멍이 붕괴되지 않도록 하기 위하여, 상기 제 1공정에서 공급한 초음파보다 약한 초음파를 에칭액에 공급하면서 해당 에칭액에 의해 다공질영역을 처리하는 제2공정과;
    기판에 잔존하는 다공질영역을 제거하는 제 3공정을 포함하는 것을 특징으로하는 다공질영역의 제거방법.
  2. 제 1항에 있어서, 상기 제 1공정에서는 에칭액을 다공질영역의 구멍의 심부에까지 스며들게 하는 것을 특징으로 하는 다공질영역의 제거방법.
  3. 제 1항 또는 제 2항에 있어서, 상기 제 2공정에서는, 에칭작용에 의해 다공질영역의 구멍벽의 두께를 소정두께이하로 얇게 하는 것을 특징으로 하는 다공질영역의 제거방법.
  4. 제 3항에 있어서, 상기 제 2공정에서는 상기 제 3공정에 있어서 잔존하는 다공질영역을 한번에 제거할 수 있는 정도의 두께로 다공질영역의 구멍벽을 얇게하는것을 특징으로 하는 다공질영역의 제거방법.
  5. 제 1항 또는 제 2항에 있어서, 상기 제 3공정에서는 기판에 잔존하는 다공질영역을 에칭액에 의해 제거하는 것을 특징으로 하는 다공질영역의 제거방법.
  6. 제 5항에 있어서, 상기 제 3공정에서는, 초음파를 에칭액에 공급하면서 해당에칭액에 의해 기판에 잔존하는 다공질영역을 제거하는 것을 특징으로 하는 다공질영역의 제거방법.
  7. 제 5항에 있어서, 처리대상기판을 동일한 에칭액에 담근 상태에서 상기 제 1내지 제 3공정을 실행하는 것을 특징으로 하는 다공질영역의 제거방법.
  8. 제 5항에 있어서, 상기 제 3공정에서는, 다공질영역에 대한 에칭속도가 상기 제 1 또는 제 2에칭액보다도 빠른 에칭속도를 가진 에칭액에 의해, 기판에 잔존하는 다공질영역을 제거하는 것을 특징으로 하는 다공질영역의 제거방법.
  9. 제 5항에 있어서, 처리대상기판을 에칭액에 완전히 담근 상태에서 상기 제 1내지 제 3공정을 실행하는 것을 특징으로 하는 다공질영역의 제거방법.
  10. 제 1항 또는 제 2항에 있어서, 처리대상기판을 에칭액에 완전히 담근 상태에서 상기 제 1공정과 제 2공정 또는 제 1공정이나 제 2공정을 실행하는 것을 특징으로 하는 다공질영역의 제거방법.
  11. 제 1항 또는 제 2항에 있어서, 상기 제 3공정에서는 기판에 잔존하는 다공질영역을 고압의 유체에 의해 제거하는 것을 특징으로 하는 다공질영역의 제거방법.
  12. 제 1항 또는 제 2항에 있어서, 상기 제 3공정에서는, 기판에 잔존하는 다공질영역을 스크러버세정법에 의해 제거하는 것을 특징으로 하는 다공질영역의 제거방법.
  13. 제 1항 또는 제 2항에 있어서, 초음파를 에칭액에 공급하면서 기판을 처리할때에, 초음파원과 기판과의 상대적인 위치관계를 변화시키는 것을 특징으로 하는 다공질영역의 제거방법.
  14. 제 13항에 있어서, 초음파를 에칭액에 공급하면서 기판을 처리할 때에, 해당기판을 에칭액에서 요동시키는 것을 특징으로 하는 다공질영역의 제거방법.
  15. 제 13항에 있어서, 초음파를 에칭액에 공급하면서 기판을 처리할 때에, 해당 기판을 회전시키는 것을 특징으로 하는 다공질영역의 제거방법.
  16. 제 13항에 있어서, 초음파를 에칭액에 공급하면서 기판을 처리할 때에. 해당기판 및 상기 초음파원중 적어도 한쪽의 위치를 초음파의 진동면에 대해서 평행 또는 수직인 방향으로 변화시키는 것을 특징으로 하는 다공질영역의 제거방법.
  17. 제 1항 또는 제 2항에 있어서, 에칭액에 의해 기판을 처리할 때에, 기판을 요동 또는 회전시키는 것을 특징으로 하는 다공질영역의 제거방법.
  18. 제 1항 또는 제 2항에 있어서, 에칭액에 의해 기판을 처리할 때에, 해당 에칭액을 순화시켜서 해당 기판부근에 있어서 해당 에칭액의 흐름을 형성하는 것을 특징으로 하는 다공질영역의 제거방법.
  19. 제 1항 또는 제 2항에 있어서, 상기 제 1및 제 2공정을 동일 에칭조내에 기판을 담가서 실행하고, 상기 제 1공정에서는 초음파원을 동작시키고, 제 2공정에서는 초음파원의 동작을 정지시키는 것을 특징으로 하는 다공질영역의 제거방법.
  20. 제 1항 또는 제 2항에 있어서, 상기 제 1 및 제 2공정을 동일 에칭조내에 기판을 담가서 실행하고, 상기 제 1 및 제 2공정에 있어서 연속저으로 초음파원을 동작시키고, 또 제 2공정에서는 해당 초음파원과 기판과의 사이에 초음파차단판을 삽입하는 것을 특징으로 하는 다공질영역의 제거방법.
  21. 제 1항 또는 제 2항에 있어서, 처리대상기판은, 단결정Si로 이루어진 것을 특징으로 하는 다공질영역의 제거방법.
  22. 제 1항 또는 제 2항에 있어서, 상기 다공질영역은 다공질Si로 이루어진 것을 특징으로 하는 다공질영역의 제거방법.
  23. 제 22항에 있어서, 상기 다공질영역은 단결정Si기판을 양극화성함으로써 형성된 것을 특징으로 하는 다공질영역의 제거방법.
  24. 제 1항 또는 제 2항에 있어서, 에칭액으로서,
    (a) 불산,
    (b) 불산에 알콜 및 과산화수소의 적어도 한쪽을 첨가해서 제조한 혼압액,
    (c) 버퍼드불산 및
    (b) 버퍼드불산에 알콜 및 과산화수소의 적어도 한쪽을 첨가해서 제조한 혼합액
    중 어느 하나를 사용하는 것을 특징으로 하는 다공질영역의 제거방법.
  25. 제 1기판에 다공질층 및 적어도 1층의 비다공질층을 형성하는 공정과;
    제 1기판의 비다공질층쪽에 제 2기판을 접합시키는 공정과;
    접합된 기판으로부터 제 1기판을 제거해서 제 2기판의 표면상에 상기 다공질층을 표출시키는 공정과;
    청구항 제 1항 또는 제 2항에 기재된 방법을 이용해서 상기 제 2기판상의 다공질층을 제거하는 공정을 포함하는 것을 특징으로 하는 반도체기판의 제조방법.
  26. 제 25항에 있어서, 상기 다공질층을 표출시키는 공정에서는, 상기 접합된 기판의 제 1기판의 하부면쪽으로부터 해당 제 1기판을 연삭, 연마 또는 에칭함으로써, 제 2기판의 표면에 다공질층을 표출시키는 것을 특징으로 하는 반도체기판의 제조방법.
  27. 제 25항에 있어서, 상기 다공질층을 표출시키는 공정에서는, 상기 접합된 기판을 다공질층에서 분할함으로써, 제 2기판의 표면상에 다공질층을 표출시키는 것을 특징으로 하는 반도체기판이 제조방법.
  28. 제 25항 또는 제 26항에 있어서, 상기 비다공질층은, 단결정Si층을 포함하는 것을 특징으로 하는 반도체기판의 제조방법.
  29. 제 25항 또는 제 26항에 있어서, 상기 비다공질층은, 단결정Si층 및 Si산화물층을 포함하는 것을 특징으로 하는 반도체기판의 제조방법.
  30. 제 28항에 있어서, 상기 단결정Si층은, 제 1기판의 다공질층상에 에피택셜성장에 의해 형성된 층인 것을 특징으로 하는 반도체기판의 제조방법.
  31. 제 25항 또는 제 26항에 있어서, 상기 비다공질층은, 단결정화합물반도체층을 포함하는 것을 특징으로 하는 반도체기판의 제조방법.
  32. 제 25항 또는 제 26항에 있어서, 상기 제 2기판은 Si재료로 이루어진 것을 특징으로 하는 반도체기판의 제조방법
  33. 제 25항 또는 제 26항에 있어서, 상기 제 2기판은 제 1기판과 접합되는 면에 Si산화물층을 지닌 것을 특징으로 하는 반도체기판의 제조방법.
  34. 제 25항 또는 제 26항에 있어서, 상기 제 2기판은 광투과성기판인 것을 특징으로 하는 반도체기판의 제조방법.
  35. 다공질영역을 지닌 기판으로부터 해당 다공질영역을 제거하는 다공질영역의 제거장치로서,
    웨이퍼 처리조와;
    초음파 처리조와;
    초음파원과;
    제어수단을 포함한 다공질영역의 제거장치에 있어서,
    상기 제어순단은,
    인접한 구멍사이의 벽이 얇게 됨에 따라서 다공질층이 붕괴하기 직전까지 초음파를 에칭액에 공급하면서 해당 에칭액에 의해 다공질영역을 처리하는 제 1공정과;
    구멍이 붕괴되지 않도록 하기 위하여, 초음파를 에칭액에 공급하지 않으면서 해당 에칭액에 의해 다공질영역을 처리하거나, 또는 구멍이 붕괴되지 않도럭 하기 위하여, 상기 제 1공정에서 공급한 초음파보다 약한 초음파를 에칭액에 공급하면서 해당 에칭액에 의해 다공질영역을 처리하는 제 2공정과;
    기판에 잔존하는 다공질영역을 제거하는 제 3공정
    을 행하도록 제어하는 것을 특징으로 하는 다공질영역의 제거장치.
KR1019980058992A 1998-01-09 1998-12-26 다공질영역의제거방법및반도체기판의제조방법 KR100354918B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP1998-3397 1998-01-09
JP00339798A JP3847935B2 (ja) 1998-01-09 1998-01-09 多孔質領域の除去方法及び半導体基体の製造方法

Publications (2)

Publication Number Publication Date
KR19990066873A KR19990066873A (ko) 1999-08-16
KR100354918B1 true KR100354918B1 (ko) 2002-11-18

Family

ID=11556241

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980058992A KR100354918B1 (ko) 1998-01-09 1998-12-26 다공질영역의제거방법및반도체기판의제조방법

Country Status (9)

Country Link
US (1) US6127281A (ko)
EP (1) EP0938132B1 (ko)
JP (1) JP3847935B2 (ko)
KR (1) KR100354918B1 (ko)
AT (1) ATE293284T1 (ko)
AU (1) AU745396B2 (ko)
DE (1) DE69829738T2 (ko)
SG (1) SG75147A1 (ko)
TW (1) TW440950B (ko)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7148119B1 (en) * 1994-03-10 2006-12-12 Canon Kabushiki Kaisha Process for production of semiconductor substrate
US6391067B2 (en) 1997-02-04 2002-05-21 Canon Kabushiki Kaisha Wafer processing apparatus and method, wafer convey robot, semiconductor substrate fabrication method, and semiconductor fabrication apparatus
JPH10223585A (ja) * 1997-02-04 1998-08-21 Canon Inc ウェハ処理装置及びその方法並びにｓｏｉウェハの製造方法
US6767840B1 (en) * 1997-02-21 2004-07-27 Canon Kabushiki Kaisha Wafer processing apparatus, wafer processing method, and semiconductor substrate fabrication method
JP3218564B2 (ja) 1998-01-14 2001-10-15 キヤノン株式会社 多孔質領域の除去方法及び半導体基体の製造方法
ATE251340T1 (de) * 1999-04-27 2003-10-15 Decker Gmbh & Co Kg Geb Behandlungsvorrichtung für silizium-scheiben
JP3810968B2 (ja) * 1999-12-03 2006-08-16 東京エレクトロン株式会社 液処理装置および液処理方法
JP2004228150A (ja) * 2003-01-20 2004-08-12 Canon Inc エッチング方法
US7040330B2 (en) * 2003-02-20 2006-05-09 Lam Research Corporation Method and apparatus for megasonic cleaning of patterned substrates
TWI227932B (en) * 2003-06-23 2005-02-11 Promos Technologies Inc Method for forming a bottle-shaped trench
US20050132332A1 (en) * 2003-12-12 2005-06-16 Abhay Sathe Multi-location coordinated test apparatus
US20050181572A1 (en) * 2004-02-13 2005-08-18 Verhoeven Tracy B. Method for acoustically isolating an acoustic resonator from a substrate
JP2005327856A (ja) * 2004-05-13 2005-11-24 Komatsu Electronic Metals Co Ltd 半導体ウェーハのエッチング装置
JP4955264B2 (ja) 2005-03-11 2012-06-20 エルピーダメモリ株式会社 多孔質単結晶層を備えた半導体チップおよびその製造方法
US8327861B2 (en) * 2006-12-19 2012-12-11 Lam Research Corporation Megasonic precision cleaning of semiconductor process equipment components and parts
DE102008003453A1 (de) * 2008-01-08 2009-07-09 Robert Bosch Gmbh Verfahren zur Herstellung poröser Mikrostrukturen, nach diesem Verfahren hergestellte poröse Mikrostrukturen sowie deren Verwendung
CN102125921B (zh) * 2010-01-20 2012-09-05 常州瑞择微电子科技有限公司 一种光掩模在清洗过程中的传输方法
JP7276036B2 (ja) * 2019-09-19 2023-05-18 大日本印刷株式会社 エッチング装置およびエッチング方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05217824A (ja) * 1992-01-31 1993-08-27 Canon Inc 半導体ウエハ及びその製造方法
US5593505A (en) * 1995-04-19 1997-01-14 Memc Electronic Materials, Inc. Method for cleaning semiconductor wafers with sonic energy and passing through a gas-liquid-interface
US6103598A (en) * 1995-07-13 2000-08-15 Canon Kabushiki Kaisha Process for producing semiconductor substrate
CN1132223C (zh) * 1995-10-06 2003-12-24 佳能株式会社 半导体衬底及其制造方法
JPH09331049A (ja) * 1996-04-08 1997-12-22 Canon Inc 貼り合わせｓｏｉ基板の作製方法及びｓｏｉ基板

Also Published As

Publication number Publication date
ATE293284T1 (de) 2005-04-15
DE69829738D1 (de) 2005-05-19
AU9818898A (en) 1999-07-29
US6127281A (en) 2000-10-03
TW440950B (en) 2001-06-16
JPH11204494A (ja) 1999-07-30
AU745396B2 (en) 2002-03-21
JP3847935B2 (ja) 2006-11-22
EP0938132A3 (en) 1999-12-22
EP0938132B1 (en) 2005-04-13
KR19990066873A (ko) 1999-08-16
EP0938132A2 (en) 1999-08-25
SG75147A1 (en) 2000-09-19
DE69829738T2 (de) 2006-02-09

Similar Documents

Publication Publication Date Title
KR100367544B1 (ko) 다공질영역의제거방법및반도체기판의제조방법
KR100354918B1 (ko) 다공질영역의제거방법및반도체기판의제조방법
KR100347824B1 (ko) 웨이퍼 처리장치, 웨이퍼 처리방법 및 반도체기체의제조방법
KR100416963B1 (ko) 웨이퍼처리장치와그방법및에스오아이웨이퍼제조방법
KR100351024B1 (ko) 복합부재, 그 분리방법 및 그를 이용한 반도체기체의 제조방법
KR100370914B1 (ko) 분리장치, 분리방법 및 반도체기판의 제조방법
KR100382325B1 (ko) 웨이퍼처리장치및그방법,웨이퍼반송장치,그리고반도체제조장치
US6767840B1 (en) Wafer processing apparatus, wafer processing method, and semiconductor substrate fabrication method
JPH10229066A (ja) ウェハ処理装置及びその方法、ウェハ搬送ロボット、半導体基体の製造方法並びに半導体製造装置
JP3831878B2 (ja) ウェハ処理装置
JP3831877B2 (ja) 半導体基体の製造方法
JP2004158882A (ja) 半導体基体の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Re-publication after modification of scope of protection [patent]
FPAY Annual fee payment

Payment date: 20120824

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20130828

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20140826

Year of fee payment: 13

LAPS Lapse due to unpaid annual fee