JPH11204494A - 多孔質領域の除去方法及び半導体基体の製造方法 - Google Patents

多孔質領域の除去方法及び半導体基体の製造方法

Info

Publication number
JPH11204494A
JPH11204494A JP10003397A JP339798A JPH11204494A JP H11204494 A JPH11204494 A JP H11204494A JP 10003397 A JP10003397 A JP 10003397A JP 339798 A JP339798 A JP 339798A JP H11204494 A JPH11204494 A JP H11204494A
Authority
JP
Japan
Prior art keywords
substrate
porous
layer
porous region
wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP10003397A
Other languages
English (en)
Other versions
JP3847935B2 (ja
Inventor
Kiyobumi Sakaguchi
清文 坂口
Kazutaka Yanagida
一隆 柳田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP00339798A priority Critical patent/JP3847935B2/ja
Priority to US09/211,559 priority patent/US6127281A/en
Priority to SG1998005829A priority patent/SG75147A1/en
Priority to TW087120966A priority patent/TW440950B/zh
Priority to EP98310437A priority patent/EP0938132B1/en
Priority to AT98310437T priority patent/ATE293284T1/de
Priority to DE69829738T priority patent/DE69829738T2/de
Priority to AU98188/98A priority patent/AU745396B2/en
Priority to KR1019980058992A priority patent/KR100354918B1/ko
Publication of JPH11204494A publication Critical patent/JPH11204494A/ja
Application granted granted Critical
Publication of JP3847935B2 publication Critical patent/JP3847935B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76Making of isolation regions between components
    • H01L21/762Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604Chemical etching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76Making of isolation regions between components
    • H01L21/762Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76259Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along a porous layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Weting (AREA)
  • Cleaning Or Drying Semiconductors (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Recrystallisation Techniques (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

(57)【要約】 【課題】多孔質層を除去した後の下地の平坦性を確保す
る。 【解決手段】エッチング液中の処理対象の基板を浸し、
第1工程では、超音波を供給して多孔質Si層の孔にエ
ッチング液を染み込ませる。第2工程では、超音波の供
給を中止し、エッチング作用により孔壁を薄くする。第
3工程では、再度超音波を供給し、多孔質層を一気に崩
壊させる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、多孔質領域の除去
方法及び半導体基体の製造方法に係り、特に、多孔質領
域を有する基体から該多孔質領域を除去する方法及び該
方法を適用した半導体基体の製造方法並びに多孔質領域
を除去する装置に関する。
【0002】
【従来の技術】第1の基板に多孔質Si層及び単結晶S
i層を順に形成し、この基板を別途用意した第2の基板
に貼り合せ、その貼り合せ基板を多孔質Si層において
2枚に分離して、第1の基板側に形成された単結晶Si
層を第2の基板側に移すことによりSOI基板を作成す
る方法がある。
【0003】
【発明が解決しようとする課題】上記の方法において
は、貼り合せ基板を2枚に分離した後、第2の基板側の表
面に残存する多孔質Si層を除去する。この多孔質Si
層の除去の際、その下地である第2の基板の表面の平坦
性、特に、該第2の基板の表面層である単結晶Si層の
膜厚の均一性を阻害しないことが望まれる。
【0004】本発明は、上記の背景に鑑みてなされたも
のであり、下地の平坦性を維持することが可能な多孔質
領域の除去方法及び該方法を適用した半導体基体の製造
方法を提供することを目的とする。
【0005】
【課題を解決するための手段】本発明に係る多孔質領域
の除去方法は、多孔質領域を有する基体から該多孔質領
域を除去する方法であって、エッチング液に超音波を誘
導しながら該エッチング液により多孔質領域を処理する
第1工程と、エッチング液に超音波を誘導することな
く、又はエッチング液に前記第1工程において誘導する
超音波よりも弱い超音波を誘導しながら該エッチング液
により多孔質領域を処理する第2工程と、基体に残存す
る多孔質領域を除去する第3工程とを含むことを特徴と
する。
【0006】上記の多孔質領域の除去方法において、前
記第1工程では、エッチング液を多孔質領域の孔の深部
まで染み込ませることが好ましい。
【0007】上記の多孔質領域の除去方法において、前
記第2工程では、エッチング作用により多孔質領域の孔
壁の厚さを所定厚以下まで薄くすることが好ましい。
【0008】上記の多孔質領域の除去方法において、前
記第2工程では、前記第3工程において残存する多孔質領
域を一括して除去し得る程度に多孔質領域の孔壁を薄く
させることが好ましい。
【0009】上記の多孔質領域の除去方法において、前
記第3工程では、基体に残存する多孔質領域をエッチン
グ液により除去することが好ましい。
【0010】上記の多孔質領域の除去方法において、前
記第3工程では、エッチング液に超音波を誘導しながら
該エッチング液により基体に残存する多孔質領域を除去
することが好ましい。
【0011】上記の多孔質領域の除去方法において、処
理対象の基体を同一のエッチング液に浸した状態で前記
第1乃至第3工程を実行することが好ましい。
【0012】上記の多孔質領域の除去方法において、前
記第3工程では、多孔質領域に対するエッチング速度が
前記第1及び第2のエッチング液よりも速いエッチング
液により、基体に残存する多孔質領域を除去することが
好ましい。
【0013】上記の多孔質領域の除去方法において、処
理対象の基体をエッチング液に完全に浸した状態で前記
第1乃至第3工程を実行することが好ましい。
【0014】上記の多孔質領域の除去方法において、処
理対象の基体をエッチング液に完全に浸した状態で前記
第1及び/又は第2工程を実行することが好ましい。
【0015】上記の多孔質領域の除去方法において、前
記第3工程では、基体に残存する多孔質領域を高圧の流
体により除去することが好ましい。
【0016】上記の多孔質領域の除去方法において、前
記第3工程では、基体に残存する多孔質領域をスクラバ
ー洗浄法により除去することが好ましい。
【0017】上記の多孔質領域の除去方法において、エ
ッチング液に超音波を誘導しながら基体を処理する際
に、超音波源と該基体との相対的な位置関係を変化させ
ることが好ましい。
【0018】上記の多孔質領域の除去方法において、エ
ッチング液に超音波を誘導しながら基体を処理する際
に、該基体をエッチング液中で揺動させることが好まし
い。
【0019】上記の多孔質領域の除去方法において、エ
ッチング液に超音波を誘導しながら基体を処理する際
に、該基体を回転させることが好ましい。
【0020】上記の多孔質領域の除去方法において、エ
ッチング液に超音波を誘導しながら基体を処理する際
に、該基体及び前記超音波源の少なくとも一方の位置を
超音波の振動面に対して実質的に平行又は垂直な方向に
変化させることが好ましい。
【0021】上記の多孔質領域の除去方法において、エ
ッチング液により基体を処理する際に、該基体を揺動又
は回転させることが好ましい。
【0022】上記の多孔質領域の除去方法において、エ
ッチング液により基体を処理する際に、該エッチング液
を循環させて該基体付近において該エッチング液の流れ
を形成することが好ましい。
【0023】上記の多孔質領域の除去方法において、前
記第1及び第2工程を同一のエッチング槽内に基体を浸
して実行し、前記第1工程では、超音波源を動作させ、
第2工程では、該超音波源の動作を停止させることが好
ましい。
【0024】上記の多孔質領域の除去方法において、前
記第1及び第2工程を同一のエッチング槽内に基体を浸
して実行し、前記第1及び第2工程において連続的に超
音波源を動作させ、かつ、前記第2工程では、超音波源
と該基体との間に超音波の遮蔽板を挟むことが好まし
い。
【0025】上記の多孔質領域の除去方法において、処
理対象の基体は、例えば単結晶Siからなることが好ま
しい。
【0026】上記の多孔質領域の除去方法において、前
記多孔質領域は、例えば多孔質Siからなることが好ま
しい。
【0027】上記の多孔質領域の除去方法において、前
記多孔質領域は、例えば単結晶Siからなる基体を陽極
化成してなることが好ましい。
【0028】上記の多孔質領域の除去方法において、エ
ッチング液として、例えば、(a)弗酸 (b)弗酸にアルコール及び過酸化水素水の少なくとも
一方を添加した混合液、(c)バッファード弗酸、
(d)バッファード弗酸にアルコール及び過酸化水素水
の少なくとも一方を添加した混合液、のいずれかを使用
することが好ましい。
【0029】本発明に係る半導体基体の製造方法は、第
1の基体に多孔質層及び少なくとも1層の非多孔質層を
形成する工程と、第1の基体の非多孔質層側に第2の基
体を貼り合せる工程と、貼り合せた基体より第1の基体
を除去して第2の基体上に多孔質層を表出させる工程
と、上記の多孔質領域の除去方法を適用して第2の基体
上の多孔質層を除去する工程とを含むことを特徴とす
る。
【0030】上記の半導体基体の製造方法において、前
記多孔質層を表出させる工程では、前記貼り合せた基体
の第1の基体の裏面側から該第1の基体を、例えば研
削、研磨又はエッチングすることにより、第2の基体上
に多孔質層を表出させることが好ましい。
【0031】上記の半導体基体の製造方法において、前
記多孔質層を表出させる工程では、例えば、前記貼り合
せた基体を多孔質層で分割することにより、第2の基体
上に多孔質層を表出させることが好ましい。
【0032】上記の半導体基体の製造方法において、前
記非多孔質層は、例えば単結晶Si層を含むことが好ま
しい。
【0033】上記の半導体基体の製造方法において、前
記非多孔質層は、例えば単結晶Si層及びSi酸化物層
を含むことが好ましい。
【0034】上記の半導体基体の製造方法において、前
記単結晶Si層は、例えば、第1の基体の多孔質層上に
エピタキシャル成長法により形成された層であることが
好ましい。
【0035】上記の半導体基体の製造方法において、前
記非多孔質層は、例えば単結晶化合物半導体層を含むこ
とが好ましい。
【0036】上記の半導体基体の製造方法において、前
記第2の基体は、例えばSi材料からなる基体であるこ
とが好ましい。
【0037】上記の半導体基体の製造方法において、前
記第2の基体は、例えば、第1の基体と貼り合せる面に
Si酸化物層を有することが好ましい。
【0038】上記の半導体基体の製造方法において、前
記第2の基体は、光透過性の基体であることが好まし
い。
【0039】本発明に係る多孔質領域の除去装置は、多
孔質領域を有する基体から該多孔質領域を除去する装置
であって、エッチング液に超音波を誘導しながら該エッ
チング液により多孔質領域を処理する第1工程を実行す
る手段と、エッチング液に超音波を誘導することなく、
又はエッチング液に前記第1工程において誘導する超音
波よりも弱い超音波を誘導しながら該エッチング液によ
り多孔質領域を処理する第2工程を実行する手段と、基
体に残存する多孔質領域を除去する第3工程を実行する
手段とを含むことを特徴とする。
【0040】
【発明の実施の形態】この発明は、例えば、第1の基板
に多孔質層及び非多孔質層を順に形成し、この基板を別
途用意した第2の基板に貼り合せ、その貼り合せ基板を
多孔質層において2枚に分離して、第1の基板側に形成
された非多孔質層を第2の基板側に移した後、第2の基板
側の表面に残存する多孔質層を除去することにより、S
OI基板等の基板を作成する方法に好適である。
【0041】第1の基板の材料としては、例えば単結晶
Si基板が好適である。この場合、多孔質層は、多孔質
Si層となる。また、その多孔質Si層の上に非多孔質
層として単結晶Si層をエピタキシャル成長させること
ができる。さらに、該単結晶Si層の上にSiO2層等
の絶縁層を形成してもよい。
【0042】この実施の形態では、多孔質Si層及び非
多孔質層を順に形成した第1の基板と別途用意した第2
の基板とを貼り合せて貼り合せ基板を作成し、該貼り合
せ基板を多孔質Si層において2枚に分離した後に、第
2の基板側に残存する多孔質Si層をウエットエッチン
グ法等を適用して除去する。
【0043】多孔質Si層のエッチングにおいて、エッ
チング槽内に超音波を供給することにより多孔質Si層
の崩壊を促進することができる。すなわち、エッチング
処理の際にエッチング槽内、より詳しくは貼り合せ基板
に超音波を供給することにより、多孔質Si層の孔壁が
薄くなる前に該孔壁を崩壊させることができる。これに
より、多孔質Si層の孔壁が崩壊し始めてから崩壊が完
了するまでの時間を極めて短縮することができるため、
多孔質層と該多孔質層の下地である第2の基板(例え
ば、単結晶Si基板)とのエッチング選択比を高めるこ
とができる。したがって、多孔質層を除去した後の第2
の基板の面内のばらつき、更には基板間のばらつきを抑
え、単結晶Si層の膜厚均一性の高い高品質のSOI基
板を得ることができる。
【0044】しかしながら、エッチング処理に供する基
板の多孔質層の厚さにばらつきがあると、多孔質Si層
を除去した後における第2の基板の表面層(単結晶Si
層)の膜厚均一性を確保することが困難な場合も想定さ
れる。特に、量産工程において当該問題が発生して歩留
まりが低下することが危惧される。
【0045】そこで、この実施の形態では、多孔質Si
層の除去の後の第2の基板の表面層(単結晶Si層)の
膜厚均一性をより確実に確保するための方法を提供す
る。
【0046】図1は、本発明の好適な実施の形態に係る
多孔質層の除去方法の原理を説明するための図である。
図1(a)〜図1(c)において、201は下地の基板
(第2の基板)、202は多孔質層、203はエッチン
グ液を示す。
【0047】まず、図1(a)に示す工程では、エッチ
ング液203を多孔質層202の孔の最深部まで染み込
ませる。この際、処理の対象物(例えば、貼り合せ基
板)に超音波を供給することが好ましい。超音波を供給
した場合、孔内にエッチング液が染み込む速度が速いか
らである。
【0048】次いで、図1(b)に示す工程では、エッ
チング作用により孔を拡大させる。この際、処理の対象
物に超音波を供給しないか、或いは、超音波の強度を小
さくすることが好ましい。超音波を供給した場合、孔が
拡大することにより隣接する孔の間の孔壁がある程度薄
くなったところで、多孔質層の崩壊が開始するため、多
孔質層の薄い部分では当該多孔質層の崩壊が早く起こ
り、当該部分では下地の基板201の表面がエッチング
されることになるからである。この場合、基板201の
表面層の膜厚均一性が阻害されることは言うまでもな
い。一方、超音波を供給しない場合は、超音波を供給し
た場合に比べて孔壁がより薄くならないと孔が崩壊しな
いため、部分的に過度にエッチングが進行することを防
止することができる。
【0049】なお、処理の対象物に超音波を供給しない
場合においても、エッチングは横方向(面方向)のみな
らず下地方向にも進む。しかし、この場合のエッチング
の影響は、超音波を供給した場合に比べて軽微である。
【0050】次いで、図1(c)に示す工程では、孔壁
が薄くなった多孔質層202を除去する。この工程に
は、エッチングの他、研磨、スクラバー洗浄、ウォータ
ージェット法等を適用することができる。この工程で
は、エッチングにより構造的に脆弱になった多孔質層を
一気に除去する。
【0051】図1(c)に示す工程にエッチングを適用
する場合、図1(a)〜図1(c)に示す工程を同一の
エッチング槽を用いて実行することができる。この場
合、超音波の再度の供給によって多孔質層の最深部の孔
壁が全領域において一気に崩壊し得る程度に薄くなるま
で図1(b)に示す工程を実行し、その後、図1(c)
の工程を実行する(超音波の供給)。これにより、多孔
質層を一気に除去し、処理の対象物の全域において略同
時に下地である基板201を露出させることができる。
したがって、エッチングのばらつきを低減し、下地であ
る基板201の平坦性を維持することができる。
【0052】以上の多孔質層の除去方法は、多数枚の基
板の一括処理に容易に適用することができる。すなわ
ち、図1(b)に示す工程において、多数枚の処理対象
の夫々に関して、多孔質層の最深部の孔壁が全領域にお
いて一気に崩壊し得る厚さに到達した後に、図1(c)
に示す工程を実行すればよい。
【0053】この多孔質層の除去方法は、処理の対象物
を完全にエッチング液に浸漬して行うことが好ましく、
この場合、エッチング液と大気との界面付近において処
理の対象物にパーティクルが付着することを防止するこ
とができる。
【0054】この多孔質層の除去方法によれば、超音波
を供給することにより、エッチングを促進して多孔質層
の破壊を促進する他、処理の対象物からパーティクルを
効率的に除去することができる。
【0055】ここで、超音波源(例えば、超音波振動
子)と処理の対象物との相対的な位置関係、より具体的
には、超音波振動面とエッチング液の液面との間に生じ
る定在波と基板との位置関係を変化させながら多孔質層
の除去を行うことにより、基板の面内の全域において均
一な処理を行うことができる。この方法としては、例え
ば、基板を回転させる方法、基板を揺動させる方法、基
板を収容したキャリアを揺動させる方法、超音波源を移
動させる方法等がある。
【0056】以下に、多孔質層の除去方法の好適な応用
例を説明する。 (応用例1)この応用例は、物体の加工方法に関する。
図2は、この応用例に係る加工方法を示す図である。図
2(a)に示す工程では、部分的に多孔質Si部402を
有するSi基板401を作成する。これは、例えば、S
i基板上にレジスト膜を形成し、これをリソグラフィー
工程によりパタニングした後に、その結果物を陽極化成
することにより得られる。ここで、レジスト膜の代わり
に、例えば、パタニングしたSi34膜やワックス等を
採用することもできる。このワックスとしては、耐弗酸
性のワックス、例えばアピエゾンワックス(商品名)が
好適である。
【0057】次いで、図2(b)に示す工程では、図2
(a)に示すSi基板の表面に非多孔質層(パターン)
403を形成する。
【0058】次いで、図2(c)に示す工程では、多孔
質Si部402を除去する。具体的には、まず、多孔質
Si部402が表出した図2(b)に示す基板を、多孔
質Si用のエッチング液をエッチング槽に満たしたエッ
チング装置にセットし、超音波を供給しながらエッチン
グを行う。
【0059】多孔質Si部402の孔にエッチング液が
十分に染み込んだら、超音波の供給を中止し、エッチン
グを続行する。この処理において、多孔質Si部402
の孔壁が次第に薄くなる。この時、表面(図中の下方)
から見た多孔質Si部402の色も次第に薄くなり、十
分に孔壁が薄くなると下地である非多孔質層(パター
ン)403が透けて見えるようになる。
【0060】この状態で、残存した多孔質Si部を除去
する。この除去の方法としては、例えば、1)再度超音
波を供給しながらエッチングする方法、2)Siのエッ
チング速度が高いエッチング液によりエッチングする方
法等がある。
【0061】なお、強固な構造物を残すのであれば、ウ
ォータージェット法により多孔質Si部を除去してもよ
い。
【0062】ここで、Si基板401の全体を多孔質S
iにすることにより、該基板上に形成された非多孔質層
のみを残すことができる。また、上記の例の如く非多孔
質層403をパタニングしておくことにより、例えば、
図2(c)に示す片持ち梁のように、種々の構造体を形
成することができる。
【0063】(応用例2)この応用例は、半導体基板の
製造方法に関する。図3は、この応用例に係る半導体基
板の製造方法に関する。まず、図3(a)に示す工程で
は、第1のSi単結晶基板501を用意して、その片面
に多孔質Si層502を形成する。次いで、図3(b)
に示す工程では、多孔質Si層502の表面に少なくと
も1層の非多孔質層503を形成する。この非多孔質層
503としては、例えば、単結晶Si層、多結晶Si
層、非晶質Si層、金属層、化合物半導体層、超伝導層
等が好適である。また、この非多孔質層503として、
MOSFET等の素子構造を含む層を形成してもよい。更に、
最表面層にSiO2層504を形成してこれを第1の基
板とすることが好ましい。このSiO2層504は、後
続の工程で第1の基板と第2の基板505とを貼り合わ
せた際に、その貼り合わせの界面の界面準位を活性層か
ら離すことができるという意味でも有用である。
【0064】次いで、図3(d)に示すように、別途用
意した第2の基板505と図3(c)に示す第1の基板
とを、SiO2層504を挟むようにして、室温で密着
させる。その後、陽極接合処理、加圧処理、あるいは必
要に応じて熱処理を施すこと、あるいはこれらの処理を
組合わせることにより、貼り合わせを強固なものにして
も良い。
【0065】なお、非多孔質層503として、単結晶S
i層を形成した場合には、例えば該単結晶Si層の表面
に熱酸化等の方法によってSiO2層504を形成した
後に第2の基板505と貼り合わせることが好ましい。
【0066】第2の基板505としては、Si基板、S
i基板上にSiO2層を形成した基板、石英等の光透過
性の基板、サファイヤ等が好適である。しかし、第2の
基板505は、貼り合わせに供される面が十分に平坦で
あれば十分であり、他の種類の基板であっても良い。
【0067】なお、図3(d)は、SiO2層504を
介して第1の基板と第2の基板とを貼り合わせた状態を
示しているが、このSiO2層504は、非多孔質層5
03または第2の基板がSiでない場合には設けなくて
も良い。
【0068】また、貼り合わせの際には、第1の基板と
第2の基板との間に絶縁性の薄板を挟んでも良い。
【0069】次いで、図3(e)に示す工程では、多孔
質Si層502を境にして、第1のSi基板501側を
第2の基板側から除去する。除去の方法としては、研
削、研磨或いはエッチング等により第1の基板側を廃棄
する方法と、多孔質Si層502を境にして第1の基板
側と第2の基板側とに分離する方法とがある。
【0070】次いで、図3(f)に示す工程では、第2
の基板側の表面に残存する多孔質Si層502を除去す
る。具体的には、まず、第2の基板側を多孔質Siのエ
ッチング液をエッチング槽に満たしたエッチング槽にセ
ットし、超音波を供給しながらエッチングを行う。
【0071】多孔質Si部の孔にエッチング液が十分に
染み込んだら、超音波の供給を中止し、エッチングを続
行する。この処理において、多孔質Si層502の孔壁
が次第に薄くなる。この時、表面から見た多孔質Si層
502の色も次第に薄くなり、十分に孔壁が薄くなると
下地である非多孔質層(例えば、単結晶Si層)503
が透けて見えるようになる。
【0072】この状態で、残留した多孔質Si層502
を除去する。この除去の方法としては、例えば、1)再
度超音波を供給しながらエッチングする方法、2)Si
のエッチング速度が高いエッチング液によりエッチング
する方法、3)ウォータージェット法により多孔質Si
層502を除去する方法、4)多孔質Si層502を研
磨する方法、5)スクラバー洗浄する方法等がある。
【0073】図3(f)は、上記の方法で得られる半導
体基板(SOI基板)を概略的に示す図である。第2の
基板505上に絶縁層(例えば、SiO2層)504を
介して非多孔質層(例えば、単結晶Si層)503が平
坦かつ均一な膜厚で形成される。この方法によれば、良
好な品質を有する大面積の半導体基板を製造することが
できる。
【0074】例えば、第2の基板505として絶縁性の
基板を採用すると、上記の製造方法によって得られる半
導体基板は、絶縁された電子素子の形成に極めて有用で
ある。
【0075】ここで、図3(d)に示す貼り合せ基板を
多孔質Si層502で分割した場合には、第1の基板5
01上に残留する多孔質Si層502を除去して、必要
に応じて、その表面を平坦化した後に、再利用すること
ができる。
【0076】次に、多孔質層を除去するために好適なウ
ェハ処理装置の具体例を列挙する。
【0077】(処理装置の構成例1)図4は、多孔質層
を除去するために好適なウェハ処理装置の概略構成を示
す斜視図である。
【0078】このウェハ処理装置100のうち処理液が
接触し得る部分は、用途に応じて、石英、プラスチック
等で構成することが好ましい。プラスチックとしては、
例えば、弗素樹脂、塩化ビニール、ポリエチレン、ポリ
プロピレン、ポリブチレンテレフタレート(PBT)ま
たはポリエーテルエーテルケトン(PEEK)等が好適
である。このうち弗素樹脂としては、例えば、PVD
F,PFA,PTFE等が好適である。
【0079】このウェハ処理装置100は、ウェハ処理
槽110と、オーバーフロー槽120と、超音波槽13
0と、ウェハ140を回転させながら支持するウェハ回
転機構(111〜119)とを有する。
【0080】ウェハを処理する際には、ウェハ処理槽1
10に処理液(エッチング液)を満たす。ウェハ処理槽
110の上部の周囲には、ウェハ処理槽110から溢れ
た処理液を一旦貯留するためのオーバフロー槽120が
設けられている。オーバフロー槽120に一旦貯留され
た処理液は、オーバフロー槽120の底部から循環器1
21に向けて排出パイプ21aを通して排出される。循
環器121は、排出された処理液をフィルタリングして
パーティクルを除去し、供給パイプ121bを介してウ
ェハ処理槽110の底部に送り出す。したがって、ウェ
ハ処理槽110内のパーティクルが効率的に除去され
る。
【0081】ウェハ処理槽110の深さは、ウェハ14
0が完全に埋没する深さにすることが好ましく、これに
より大気中や液面付近のパーティクルがウェハ140に
吸着することを防止することができる。
【0082】ウェハ処理槽110の下部には、超音波槽
30が配置されている。超音波槽130の内部には、調
整機構132により超音波源131が支持されている。
この調整機構132は、超音波源131とウェハ処理槽
110との相対的な位置関係を調整する機構として、超
音波源131の上下方向の位置を調整するための機構
と、水平面内の位置を調整するための機構とを有し、こ
の機構により、ウェハ処理槽110、より詳しくはウェ
ハ140に供給される超音波を最適化することができ
る。超音波源131は、発生する超音波の周波数や強度
を調整する機能を備えることが好ましく、これにより超
音波の供給をさらに最適化することができる。このよう
に、ウェハ140に対する超音波の供給を最適化するた
めの機能を備えることにより、多様な種類のウェハに個
別に対向可能になる。超音波槽130には、超音波伝達
媒体(例えば、水)が満たされており、この超音波伝達
媒体によりウェハ処理槽110に超音波が伝達される。
【0083】このウェハ処理装置100は、超音波源1
31のオン・オフを制御する制御部を有し、該制御部に
より、上記の多孔質層の除去処理を制御することができ
る。
【0084】ウェハ140は、ウェハ140に係合する
溝111aを有する4本のウェハ回転ロッド111によ
ってウェハ処理槽110の底面に対して略垂直に保持さ
れる。このウェハ回転ロッド111は、ウェハ140を
回転させながら支持する機能を有し、ウェハ回転機構の
一部をなす。各ウェハ回転ロッド111は、対向する一
対のロッド支持部材118により回動可能に支持されて
おり、モータ119が発生する駆動トルクを伝達されて
夫々同一方向に回転する。また、各ウェハ回転ロッド1
11は、超音波の伝達を阻害しない程度に小径にするこ
とが好ましい。
【0085】なお、ウェハ回転ロッド111の本数は、
少ない方が好ましいが、ウェハ140との摩擦力を確保
することを考慮すると、ウェハ140の転がり方向(X
軸方向)の移動を制限する2本のウェハ回転ロッド11
1と、ウェハ140を下方から支持するための2本のウ
ェハ回転ロッド111を設けることが好ましい。ウェハ
の下方に2本のウェハ回転ロッド111を適切な間隙を
もって配置することにより、オリエンテーション・フラ
ットを有するウェハに対する駆動トルクの伝達を効率化
することができる。これは、ウェハの下方に1本のウェ
ハ回転ロッド111しか存在しない場合には、当該ウェ
ハ回転ロッド111上にオリエンテーション・フラット
が位置する場合に、当該ウェハ回転ロッド111によっ
てはウェハを回転させることができないからである。
【0086】通常、ウェハ処理槽110の底面と液面と
の間には定在波、すなわち、超音波の強度が強い部分と
弱い部分とが形成されるが、このウェハ処理装置100
は、ウェハ140を回転させながら処理することができ
るため、定在波に起因する処理の不均一性が低減され
る。
【0087】このウェハ処理装置100は、ウェハ処理
槽110の底部やウェハ40の周囲の部材を可能な限り
排除した構造を有するため、ウェハ140に対する超音
波の供給を効率化すると共に均一化することができる。
また、このような構造により、ウェハ140の付近にお
ける処理液の流動が自由になるため、ウェハに対する処
理を均一化し、処理不良の発生を防止することができ
る。
【0088】(ウェハ処理装置の構成例2)図5は、多
孔質層を除去するために好適なウェハ処理装置の概略構
成を示す図である。
【0089】このウェハ処理装置10のうち処理液が接
触し得る部分は、用途に応じて、石英、プラスチック等
で構成することが好ましい。プラスチックとしては、例
えば、弗素樹脂、塩化ビニール、ポリエチレン、ポリプ
ロピレン、ポリブチレンテレフタレート(PBT)また
はポリエーテルエーテルケトン(PEEK)等が好適で
ある。このうち弗素樹脂としては、例えば、PVDF,
PFA,PTFE等が好適である。
【0090】このウェハ処理装置10は、ウェハ処理槽
11と、ウェハホルダ21をウェハ処理槽11内で揺動
させるためのホルダ駆動機構31とを有する。また、ウ
ェハ処理装置10は、超音波槽61を有することが好ま
しい。
【0091】ウェハを処理する際には、ウェハ処理槽1
1に処理液を満たす。ウェハ処理槽11には、4面オー
バーフロー槽12が設けられており、フィルタを内蔵し
た循環器71により処理液をウェハ処理槽11の底部よ
りウェハ処理槽11内に供給する。ウェハ処理槽11か
ら溢れた処理液は4面オーバーフロー槽12に貯留さ
れ、4面オーバーフロー槽12の底部から循環器71に
向けて排出される。このウェハ処理装置10は、ホルダ
駆動機構31によりウェハホルダ21を揺動させながら
同時に処理液を撹拌するため、処理液の液面を一定に維
持するために上記の4面オーバーフロー槽12を含む循
環系が極めて有用である。
【0092】ウェハホルダ21は、一般に市販されてい
る製品をそのまま使用することができるが、石英、プラ
スチック等で構成したものが好ましい。プラスチックと
しては、例えば、弗素樹脂、塩化ビニール、ポリエチレ
ン、ポリプロピレン、ポリブチレンテレフタレート(P
BT)またはポリエーテルエーテルケトン(PEEK)
等が好適である。このうち弗素樹脂としては、例えば、
PVDF,PFA,PTFE等が好適である。
【0093】ホルダ駆動機構31は、ウェハホルダ21
を把持する一対の把持部31aを有し、この一対の把持
部31aによりウェハホルダ21を把持してウェハ処理
槽11内に浸漬させると共に、ウェハ処理槽11内にお
いてウェハホルダ21を揺動させながらウェハ40に対
して所望の処理を施すことができる。したがって、ホル
ダ駆動機構31は、一方では、前の工程が終了したウェ
ハ40が収容されたウェハホルダ21をウェハ処理槽1
1に搬送する機能や次の工程に搬送する機能を有し、他
方では、ウェハ処理装置10の一部としての機能を有す
る。
【0094】なお、この実施の形態は、把持部31aに
よりウェハホルダ21を保持することによりウェハ40
を間接的に保持するものであるが、例えば、把持部31
を吸着パッド等に置換えることにより、ウェハ40を直
接的に保持可能な構成にすることもできる。また、ウェ
ハ40の保持する方向は、ウェハ処理槽11の底面に垂
直な方向に限られず、例えば、該底面に平行する方向等
であっても良い。
【0095】超音波槽61内には、超音波源51が配さ
れ、超音波伝達媒体(例えば、水)で満たされている。
この超音波源51は、上下及び/または左右に超音波源
51の位置を調整するための調整機構62上に固定され
ている。この調整機構62により超音波源51とウェハ
処理槽11との位置関係を調整することにより、ウェハ
処理槽11、より詳しくはウェハ40に供給される超音
波を最適化することができる。超音波源51は、発生す
る超音波の周波数や強度を調整する機能を備えることが
好ましく、これにより超音波の供給をさらに最適化でき
る。このように、ウェハ40に対する超音波の供給を最
適化するための機能を備えることにより、多様な種類の
ウェハに個別に対応可能になる。
【0096】このウェハ処理装置10は、超音波源51
のオン・オフを制御する制御部を有し、該制御部によ
り、上記の多孔質層の除去処理を制御することができ
る。
【0097】(ウェハ処理装置の構成例3)図6は、多
孔質層を除去するために好適なウェハ処理装置の概略構
成を示す図である。図7A〜図7Eは、図6に示すウェ
ハ処理装置の動作を示す図である。図8は、図6に示す
ウェハ処理装置における揺動支援部材の斜視図である。
【0098】ウェハ処理槽11の底部には、ホルダ駆動
機構31によりウェハ40を揺動する際に、ウェハ40
の揺動の効率を高めるための揺動支援部材13を備える
ことが好ましい。この揺動支援部材13は、ウェハホル
ダ21が移動する際に、ウェハホルダ21に保持された
ウェハ40の外周部に接触し、摩擦力によりウェハ40
を回転させると共にウェハホルダ21内で上下に移動さ
せる。したがって、この揺動支援部材13は、処理後の
ウェハの面内均一性を向上させる上で有用である。
【0099】さらに、この揺動支援部材13を上下(y
軸方向)及び/又は左右(x軸方向)に移動せしめる駆
動機構を備えることも有効である。この場合、揺動支援
部材13自体が移動することによりウェハ40を回転さ
せると共にウェハホルダ21内で上下に移動させること
ができる。したがって、ホルダ駆動機構31によりウェ
ハホルダ21を移動させる範囲を小さくすること、換言
すると、ウェハ処理槽11を小型化することができる。
【0100】超音波槽61内には、超音波源51が配さ
れ、超音波伝達媒体(例えば、水)で満たされている。
この超音波源51は、上下及び/または左右に超音波源
51の位置を調整するための調整機構62上に固定され
ている。この調整機構62により超音波源51とウェハ
処理槽11との位置関係を調整することにより、ウェハ
処理槽11、より詳しくはウェハ40に供給される超音
波を最適化することができる。超音波源51は、発生す
る超音波の周波数や強度を調整する機能を備えることが
好ましく、これにより超音波の供給をさらに最適化でき
る。このように、ウェハ40に対する超音波の供給を最
適化するための機能を備えることにより、多様な種類の
ウェハに個別に対応可能になる。
【0101】このウェハ処理装置10は、超音波源51
のオン・オフを制御する制御部を有し、該制御部によ
り、上記の多孔質層の除去処理を制御することができ
る。
【0102】図7A〜図7Eは、ウェハの揺動方式を説
明するための図である。これらの図において、矢印はウ
ェハホルダ21の移動方向を示す。図7Aは、ウェハの
揺動動作を開始する直前の状態を示している。ウェハの
揺動動作の開始が指示されると、コンピュータ制御の
下、先ず、図7Bに示すように、ホルダ駆動機構31は
把持部31aを下方向に押し下げる。この押し下げの中
途でウェハ40の外周部は揺動支援部材13に接する。
したがって、ウェハ40は揺動支援部材13によって下
部を支えられる。
【0103】揺動支援部材13は、ウェハ40に接触す
る際に僅かではあるがパーティクルを発生させる可能性
がある。そこで、図8に示すように先端部分をR加工す
ることにより、滑らかにウェハ40と接するようにする
ことが好ましい。
【0104】揺動支援部材13は、ウェハ40の揺動を
支援できれば十分であるから、超音波の伝達を阻害しな
いような形状、例えば、薄板状にすることができる。こ
れにより、ウェハ40に供給される超音波を均一化し、
もってウェハ40に施す処理を均一化することができ
る。
【0105】また、このウェハ処理装置10は、ウェハ
40と揺動支援部材13との相対的な位置関係、換言す
ると、ウェハ40とウェハ処理槽11との相対的な位置
関係を変化させながらウェハ40に対して処理を施すた
め、揺動支援部材13によって生じ得る僅かな超音波の
不均一性も問題とならない。ウェハホルダ21の押し下
げ量は、ある程度大きい方が、ウェハ40と揺動支援部
材13との接触圧力を大きくすることができるため、揺
動支援部材13とウェハ40との滑りをなくして動作不
良を防止することができる。これは、押し下げ量が小さ
すぎると、ウェハ40に対する重力が揺動支援部材13
の先端部に作用する割合よりもウェハホルダ21に作用
する割合が大きくなるためである。この実施の形態に係
る形状の揺動支援部材13を用いた場合、押し下げ量
は、ウェハ40が揺動支援部材13に接触してから30
mm程度とすることが好ましい。
【0106】ウェハホルダ21の押し下げ動作が終了す
ると、ホルダ駆動機構31は、コンピュータ制御の下、
図7Cに示すように、把持部31aを右方向(x軸の正
方向)に移動させる。これにより、ウェハ40は、時計
回りに回転しながら、ウェハ処理槽11内において、右
方向(x軸の正方向)に略水平に移動する。把持部31
aの移動量は、ウェハホルダ21の下部の開口部に衝突
しない範囲に設定する必要がある。
【0107】ウェハホルダ21の右方向(x軸の正方
向)への動作が終了すると、ホルダ駆動機構31は、コ
ンピュータ制御の下、図7Dに示すように、把持部31
aを上方向に移動させる。把持部31aの移動量は、ウ
ェハ40が処理液の液面14の近傍に至らない範囲にす
ることが好ましい。これは、ウェハ40が液面14の近
傍に至ると、ウェハ40の表面にパーティクルが付着す
る虞があるからである。ウェハのホルダ21の上方向へ
の動作が終了すると、ホルダ駆動機構31は、コンピュ
ータ制御の下、図7Eに示すように、把持部31aを左
方向(x軸の負方向)へ移動させ、初期状態(図7A)
に戻す。
【0108】以上の動作(図7A→図7B→図7C→図
7D→図7E)を繰り返すことにより、ウェハ40を適
切に揺動させることができ、ウェハ40に施す処理を均
一化することができる。
【0109】このウェハ処理装置10に拠れば、超音波
槽61を調整することによって超音波の供給が最適化さ
れた領域においてウェハ40を揺動させるため、ウェハ
40に作用する超音波を最適化することができる。
【0110】ところで、超音波の定常波は定間隔で腹と
節とを有することが知られている。したがって、超音波
をウェハ処理槽11内において均一化することは困難で
ある。
【0111】しかし、このウェハ処理装置10は、ホル
ダ駆動機構31によりウェハ40を揺動させるため、超
音波の強度の不均一な分布に拘わらず、ウェハ40に対
する処理を均一化することができる。なお、ウェハ40
を移動させる方向は、例えば、水平方向のみ、垂直方向
のみ、斜め方向のみ等の単純なものであっても、ウェハ
40に対する処理の均一化に寄与させることができる。
また、ウェハ40をその軸方向(Z軸方向)にも揺動さ
せることにより、水平面内における超音波の強度部分に
よるウェハ間の処理の不均一性等をも是正することがで
きる。
【0112】このウェハ処理装置10は、さらに、揺動
支援部材13を備えているため、ウェハ40の揺動量を
効率的に高めることができる。なお、揺動支援部材13
の固定位置はウェハ処理槽11の底部に限定されず、ウ
ェハホルダ21の全ウェハ40に接触し得る構造であれ
ば、例えば、ウェハ処理槽11の側壁に固定しても良い
し、例えば、ホルダ駆動機構31に固定しても良い(こ
の場合は、把持部31aとの相対的な位置関係を変化さ
せる機構を設ける)。
【0113】さらに、このウェハ処理装置10に拠れ
ば、ウェハ処理槽11内に駆動機構が存在しないため、
駆動機構に起因するパーティクルが発生しない。
【0114】(ウェハ処理装置の構成例4)図9は、多
孔質層を除去するために好適なウェハ処理装置の概略構
成を示す図である。
【0115】このウェハ処理装置300は、ウェハ移動
機構80によって、ウェハ処理槽11の底面に対して略
平行(すなわち、超音波の振動面に対して略平行)にウ
ェハ40を保持して、ウェハ処理槽11内の処理液(エ
ッチング液)に完全に浸漬した状態で揺動させることに
より、ウェハ40に施す処理を均一化すると共にパーテ
ィクルによる汚染を防止するものである。
【0116】ウェハ移動機構80は、アーム81によっ
てウェハ40を把持し、ウェハ処理槽11内においてウ
ェハ40を揺動させる。この揺動は、超音波の振動面を
横切るような方向(すなわち、上下方向)の他、該振動
面に平行な方向(すなわち、水平方向)が好ましい。
【0117】このウェハ処理装置300においても、ウ
ェハ40を処理液に完全に浸漬した状態で処理すること
が好ましく、この場合、処理液と気体との界面付近にお
いてウェハ40にパーティクルが付着することを防止す
ることができる。
【0118】このウェハ処理装置300に拠れば、ウェ
ハ40をウェハ処理槽11内で揺動させることにより、
ウェハ40に施す処理を均一化することができる。
【0119】(ウェハ処理装置の構成例5)図10は、
多孔質層を除去するために好適なウェハ処理装置の概略
構成を示す図である。上記の構成例2乃至構成例4に係
るウェハ処理装置は、ウェハを揺動させながら処理する
ものであるが、この構成例に係るウェハ処理装置500
は、ウェハを揺動させる代わりに処理液(エッチング
液)の流れを速くしたものである。
【0120】このウェハ処理装置500は、ウェハ処理
槽11の下部にウェハホルダ21の支持部73を設け、
該支持部73の下部の吹き出し口72により、循環器7
1から供給される処理液を高速に吹き出す。支持部73
には、複数の開口部が設けられており、吹き出し口72
から吹き出された処理液は、この開口部を通して上方に
移動する。
【0121】このように処理液の循環を高速にすること
により、ウェハ40に対する処理を均一化することがで
きる。
【0122】なお、上記のような循環機構(71〜7
3)を例えば図5に示すウェハ処理装置10に組み込む
ことも有効である。
【0123】(ウェハ処理装置の構成例6)上記の各ウ
ェハ処理装置は、超音波源を制御することにより、ウェ
ハ処理槽に超音波を供給するか否かを切替えるものであ
るが、例えば、超音波源とウェハとの間に、必要に応じ
て超音波の伝達を遮断するための機構を設けてもよい。
【0124】ここでは一例として図5又は図6に示すウ
ェハ処理装置の変形例を挙げる。図11は、図5又は図
6に示すウェハ処理装置の変形例を示す図である。な
お、図11において、オーバーフロー槽や循環器等は省
略されている。
【0125】この変形例に係るウェハ処理装置は、超音
波源51とウェハ処理槽11の底面との間に、必要に応
じて超音波の伝達を遮断するシャッタ91,92を有す
る。このシャッタ91,92は、ウェハ処理槽11に超
音波を伝達させる場合には、図11(a)に示すよう
に、不図示の駆動部により開放され、ウェハ処理槽11
に対する超音波の伝達を遮断する場合には、図11
(b)に示すように、不図示の駆動部により閉じられ
る。このシャッタ91,92の材質としては、超音波を
伝達しにくい材質、例えば、PFAやPTFEが好適で
ある。
【0126】(ウェハ処理装置の構成例7)図12は、
多孔質層を除去するために好適なウェハ処理装置の概略
構成を示す図である。図12(a)は正面図、図12
(b)は側面図、図12(c)は平面図である。
【0127】このウェハ処理装置700は、噴射ノズル
700よりストライプ状の流体(例えば、水)701を
噴射し、この噴射された流体によりウェハ40の多孔質
層40aを除去する。
【0128】図12に示す例では、噴射ノズル700よ
りウェハ40に対して垂直に流体701を噴射しながら
z軸方向に該噴射ノズル700を走査することにより、
多孔質層40aを全面にわたって除去することができ
る。
【0129】以下、上記の多孔質層の除去方法を適用し
た実施例を挙げる。
【0130】(実施例1)まず、単結晶Si基板の表面
に、耐HF性の素材からなる膜を形成し、これをパタニン
グして開口部を有するマスクパターンを形成した。そし
て、該開口部により露出した部分の単結晶Si基板に対
してHF溶液中で陽極化成処理を施して多孔質層を形成
した。この処理により単結晶Si基板に50μm厚の多
孔質層を形成した。次いで、マスクパターンを除去し
た。なお、単結晶Si基板の表面にマスクパターンを形
成する代わりに、多孔質層を形成すべき領域のみにHF
溶液が接触し得るホルダに単結晶Si基板をセットして
陽極化成処理を実行してもよい。次いで、結果物として
の基板を図4に示す処理装置100にセットした。ここ
で、図4に示す処理装置100のウェハ処理槽110に
は、予め弗酸、過酸化水素水及び純水の混合液(エッチ
ング液)を満たしておいた。この処理装置100におい
て、約2時間、基板を回転させると共に1MHz付近の超音
波を印加し、多孔質Si層中にエッチング液を染み込ま
させた。
【0131】次いで、超音波源131の動作を停止させ
て、約1時間、基板をウェハ処理槽110中に放置し
た。これにより、多孔質Si層の孔壁が薄くなった。
【0132】次いで、図12に示す装置により多孔質S
i層を完全に除去した。その結果、基板表面に深さ50μ
mの凹部を有する構造体を形成することができた。
【0133】なお、図5、図6、図9に示す装置によっ
ても、同様の構造体を形成することができることを確認
した。
【0134】(実施例2)まず、単結晶Si基板の表面
に、耐HF性の素材からなる膜を形成し、これをパタニン
グして開口部を有するマスクパターンを形成した。そし
て、該開口部により露出した部分の単結晶Si基板に対
してHF溶液中で陽極化成処理を施して、裏面側まで至
る多孔質層を形成した。この処理によりをパターニング
して開口部を設け、その開口部のみ陽極化成により多孔
質層を形成し、その後、マスクパターンを除去した。な
お、単結晶Si基板の表面にマスクパターンを形成する
代わりに、多孔質層を形成すべき領域のみにHF溶液が
接触し得るホルダに単結晶Si基板をセットして陽極化
成処理を実行してもよい。次いで、結果物としての基板
の表面に厚さ1μmの単結晶Si層をエピタキシャル成
長法により形成した。
【0135】次いで、結果物としての基板を図4に示す
処理装置100にセットした。ここで、図4に示すウェ
ハ処理装置100のウェハ処理槽110には、予め弗
酸、過酸化水素水及び純水の混合液(エッチング液)を
満たしておいた。この処理装置100において、約6時
間、基板を回転させると共に0.25MHz付近の超音波を印
加し、多孔質Si層中にエッチング液を染み込ませた。
【0136】次いで、超音波源131の動作を停止させ
て、約2時間、基板をウェハ処理槽110中に放置し
た。これにより、多孔質Si層の孔壁が薄くなった。
【0137】次いで、約5分間、再度超音波源131を
動作させることにより、多孔質Si層を完全に除去し
た。その結果、多孔質Si層の上部に形成されていたエ
ピタキシャル層(単結晶Si層)を含む単結晶Siのメ
ンブレンを形成することが形成できた。ここで、エピタ
キシャル層は、全面において略均一の厚さを有してい
た。
【0138】事前にエピタキシャル層(単結晶Si層)
の一部を除去しておくことにより、例えば図2(c)に
示すように、単結晶Siを材料とする片持ち梁状の構造
体を形成することもできる。
【0139】なお、図5、図6、図9に示す装置によっ
ても、同様の結果を得ることができることを確認した。
【0140】(実施例3)まず、第1の単結晶Si基板を
準備し、その表面層をHF溶液中において陽極化成するこ
とにより多孔質Si層を形成した。その陽極化成条件は
以下の通りである。
【0141】電流密度 :7(mA/cm2) 陽極化成溶液 :HF:H2O:C2H5OH=1:1:1 時間 :11(min) 多孔質Siの厚み:12(μm) 次いで、この基板を酸素雰囲気中において400℃で1時間
酸化させた。この酸化により多孔質Si層の孔の内壁は
熱酸化膜で覆われた。更に、多孔質Si層上にCVD(Chem
ical Vapor Deposition)法により厚さ0.30μmの単結晶
Si層をエピタキシャル成長させた。その成長条件は以
下の通りである。
【0142】ソ−スガス:SiH2Cl2/H2 ガス流量 :0.5/180(l/min) ガス圧力 :80(Torr) 温度 :950(℃) 成長速度 :0.3(μm/min) 次いで、このエピタキシャルSi層の表面に熱酸化法によ
り厚さ200nmのSiO2層を形成した。
【0143】次いで、この第1の基板のSiO2層の表面と
別途用意したSi基板(第2の基板)の表面とを貼り合わ
せた。
【0144】次いで、第1の基板側を研削、研磨、エッ
チング等の方法により除去して、第2の基板上の全域に
多孔質Si層を表出させた。
【0145】次いで、この第2の基板を図4に示すウェ
ハ処理装置100にセットした。ここで、図4に示すウ
ェハ処理装置のウェハ処理槽110には、予め弗酸、過
酸化水素水及び純水の混合液(エッチング液)を満たし
ておいた。 この処理装置100において、約1.5時
間、第2の基板を回転させると共に0.25MHz付近の超音波
を印加し、多孔質Si層中にエッチング液を染み込ませ
た。
【0146】次いで、超音波源131の動作を停止させ
て、約1時間、基板をウェハ処理槽110中に放置し
た。これにより、多孔質Si層の孔壁が薄くなった。
【0147】次いで、約5分間、再度超音波源131を
動作させることにより、多孔質Si層を完全に除去し
た。この際、例えば図10に示すように、エッチング液
を適度に循環させた方が、処理後の基板の面内の均一性
が良くなる。
【0148】ここで、多孔質Si層のエッチング液に超
音波を印加し、基板を回転させると共にエッチング液を
循環させながら、該基板の多孔質層にエッチング液を染
み込ませ、その後、超音波の印加を中断して相応の時間
だけ放置することにより、全基板に関して、面内の全域
にわたり多孔質Si層の孔壁の厚さを十分に薄くするこ
とができる。このため、再度超音波を印加することによ
り、全基板の全域にわたって均一に、残留している多孔
質Siを一括して除去することができる。
【0149】なお、図5、図6、図9に示す装置によっ
ても、同様の結果を得ることができることを確認した。
【0150】ここで、超音波の印加を中断した後におい
て、再度超音波を印加する方法の代わりに以下に列挙す
る各方法を採用した場合においても、残留した多孔質S
i層を高品位に除去することができる。 (例1)弗酸、硝酸及び純水の混合液に5秒程度浸して
多孔質Si層を除去する方法。 (例2)多孔質Si層を研磨により除去する方法。 (例3)多孔質Si層をスクラバー洗浄により除去する
方法。 (例4)例えば1000kg/cm2の圧力でウォータージェット
を噴射しながら基板上を走査することにより多孔質Si
層を除去する方法。
【0151】上記の多孔質Si層の除去の工程におい
て、単結晶Siはエッチストップとして機能し、多孔質
Si層が選択的にエッチングされて完全に除去された。
【0152】上記のエッチング液に対する非多孔質のS
i単結晶のエッチング速度は極めて低く、多孔質層のエ
ッチング速度との選択比は105以上であり、非多孔質
層のエッチング量(数十オングストローム程度)は、実
用上許容可能な量である。
【0153】以上の工程により、Si酸化膜上に0.2μ
mの厚みを持った単結晶Si層を有するSOI基板を形
成することができた。形成された単結晶Si層の膜厚を面
内の全面にわたって100点について測定したところ、膜
厚は201nm±4nmであった。
【0154】さらに、上記の結果物に対して水素中にお
いて1100℃で熱処理を1時間施した後に、表面粗さを原
子間力顕微鏡で評価したところ、5μm角の領域での平
均2乗粗さはおよそ0.2nmであった。これは通常市販され
ているSiウエハと同等である。
【0155】透過電子顕微鏡による断面観察の結果、単
結晶Si層には新たな結晶欠陥は導入されておらず、良
好な結晶性が維持されていることが確認された。
【0156】なお、酸化膜(SiO2)をエピタキシャ
ル層の表面でなく、第2の基板の表面に形成した場合或
いは双方に形成した場合においても同様の結果が得られ
た。
【0157】また、第2の基板として石英等の光透過性
の基板を用いた場合においても良好な結果を得ることが
できた。ただし、この場合、石英と単結晶Si層との熱
膨張係数の差により単結晶Si層にスリップが入るおそ
れがあるため、水素中において熱処理する温度を1100℃
から1000℃以下にした。
【0158】(実施例4)第1の単結晶Si基板に対して
HF溶液中において2段階の陽極化成を施し、2層の多
孔質層を形成した。この陽極化成条件は以下の通りであ
った。
【0159】<第1段階の陽極化成> 電流密度 :7(mA/cm2) 陽極化成溶液 :HF:H2O:C2H5OH=1:1:1 時間 :5(min) 多孔質Siの厚み:5.5(μm) <第2段階の陽極化成> 電流密度 :30(mA/cm2) 陽極化成溶液 :HF:H2O:C2H5OH=1:1:1 時間 :110(sec) 多孔質Siの厚み:3(μm) 次いで、この基板を酸素雰囲気中において400℃で1時間
酸化させた。この酸化により多孔質Si層の孔の内壁は熱
酸化膜で覆われた。更に、この多孔質Si層上にCVD(Chem
ical Vapor Deposition)法により厚さ0.15μmの単結晶
Si層をエピタキシャル成長法により形成した。この成長
条件は以下の通りである。
【0160】ソ−スガス:SiH2Cl2/H2 ガス流量 :0.5/180(l/min) ガス圧力 :80(Torr) 温度 :950(℃) 成長速度 :0.3(μm/min) 次いで、このエピタキシャルSi層の表面に熱酸化法によ
り厚さ100nmのSiO2層を形成した。
【0161】次いで、この第1の基板のSiO2層の表面と
別途に用意したSi基板(第2の基板)の表面とを貼り合
わせた。
【0162】次いで、30mA/cm2の電流密度(第2
段階の陽極化成)で形成した多孔質Si層で、貼り合せた
基板を2分割し、第2の基板側の全面に多孔質Si層を表出
させた。分割方法としては、機械的に引っ張る方法、ね
じる方法、加圧する方法、楔を入れる方法、端面から酸
化して剥がす方法、熱応力を利用する方法、超音波を加
える方法、ウォータージェットを貼り合わせた基板に挟
入する方法等が好適である。
【0163】次いで、この第2の基板を図4に示すウェ
ハ処理装置100にセットした。ここで、図4に示すウ
ェハ処理装置のウェハ処理槽110には、予め弗酸、過
酸化水素水及び純水の混合液(エッチング液)を満たし
ておいた。 この処理装置100において、約1.5時
間、第2の基板を回転させると共に0.25MHz付近の超音波
を印加し、多孔質Si層中にエッチング液を染み込ませ
た。
【0164】次いで、超音波源131の動作を停止させ
て、約1時間、基板をウェハ処理槽110中に放置し
た。これにより、多孔質Si層の孔壁が薄くなった。
【0165】次いで、約5分間、再度超音波源131を
動作させることにより、多孔質Si層を完全に除去し
た。この際、例えば図10に示すように、エッチング液
を適度に循環させた方が、処理後の基板の面内の均一性
が良くなる。
【0166】ここで、多孔質Si層のエッチング液に超
音波を印加し、基板を回転させると共にエッチング液を
循環させながら、該基板の多孔質層にエッチング液を染
み込ませ、その後、超音波の印加を中断して相応の時間
だけ放置することにより、全基板に関して、面内の全域
にわたり多孔質Si層の孔壁の厚さを十分に薄くするこ
とができる。このため、再度超音波を印加することによ
り、全基板の全域にわたって均一に、残留している多孔
質Siを一括して除去することができる。
【0167】なお、図5、図6、図9に示す装置によっ
ても、同様の結果を得ることができることを確認した。
【0168】ここで、超音波の印加を中断した後におい
て、再度超音波を印加する方法の代わりに以下に列挙す
る各方法を採用した場合においても、残留した多孔質S
i層を高品位に除去することができる。 (例1)弗酸、硝酸及び純水の混合液に5秒程度浸して
多孔質Si層を除去する方法。 (例2)多孔質Si層を研磨により除去する方法。 (例3)多孔質Si層をスクラバー洗浄により除去する
方法。 (例4)例えば1000kg/cm2の圧力でウォータージェット
を噴射しながら基板上を走査することにより多孔質Si
層を除去する方法。
【0169】上記の多孔質Si層の除去の工程におい
て、単結晶Siはエッチストップとして機能し、多孔質
Si層が選択的にエッチングされて完全に除去された。
【0170】上記のエッチング液に対する非多孔質のS
i単結晶のエッチング速度は極めて低く、多孔質層のエ
ッチング速度との選択比は105以上であり、非多孔質
層のエッチング量(数十オングストローム程度)は、実
用上許容可能な量である。
【0171】以上の工程により、Si酸化膜上に0.1μ
mの厚みを持った単結晶Si層を有するSOI基板を形
成することができた。形成された単結晶Si層の膜厚を面
内の全面にわたって100点について測定したところ、膜
厚は101nm±3nmであった。
【0172】さらに、上記の結果物に対して水素中にお
いて1100℃で熱処理を1時間施した後に、表面粗さを原
子間力顕微鏡で評価したところ、5μm角の領域での平
均2乗粗さはおよそ0.2nmであった。これは通常市販され
ているSiウエハと同等である。
【0173】透過電子顕微鏡による断面観察の結果、Si
層には新たな結晶欠陥は導入されておらず、良好な結晶
性が維持されていることが確認された。
【0174】酸化膜は、エピタキシャル層表面でなく、
第2の基板表面に形成しても、あるいは、その両者に形
成しても同様の結果が得られた。
【0175】また、第2の基板として石英等の光透過性
ウエハを用いても、本実施例は、同様に実施できた。た
だし、石英とSi層との熱膨張係数の差により単結晶Si層
にスリップがはいるため、水素中1100℃での熱処理は、
温度を1000℃以下に下げておこなった。
【0176】透過電子顕微鏡による断面観察の結果、単
結晶Si層には新たな結晶欠陥は導入されておらず、良
好な結晶性が維持されていることが確認された。
【0177】なお、酸化膜(SiO2)をエピタキシャ
ル層の表面でなく、第2の基板の表面に形成した場合或
いは双方に形成した場合においても同様の結果が得られ
た。
【0178】また、第2の基板として石英等の光透過性
の基板を用いた場合においても良好な結果を得ることが
できた。ただし、この場合、石英と単結晶Si層との熱
膨張係数の差により単結晶Si層にスリップが入るおそ
れがあるため、水素中において熱処理する温度を1100℃
から1000℃以下にした。
【0179】一方、第1の基板側に残った多孔質Si層を
選択的にエッチングし、その後、水素アニール又は表面
研磨等の表面処理を施すことにより、第1の基板又は第2
の基板として再利用することができた。
【0180】なお、陽極化成により形成する多孔質層を
1層構造とした場合においても略同様の結果が得られ
た。
【0181】上記の実施例において、多孔質Si層上に
単結晶Si層を形成するエピタキシャル成長法として
は、CVD法の他、MBE法、スパッタ法、液相成長法等が好
適である。また、多孔質Si層上には、GaAs、InP等の単
結晶化合物半導体をエピタキシャル成長させることもで
きる。この場合、GaAs on Si、GaAs on Glass(Quartz)
等の高周波デバイス、OEICに適した基板を作製すること
ができる。。
【0182】また、多孔質Si層を選択的にエッチングす
るためのエッチング液は、49%の弗酸と30%の過酸
化水素水と水との混合液が好適であるが、以下に列挙す
るエッチング液も好適である。多孔質Siは、膨大な表
面積を有するため、選択的なエッチングが容易だからで
ある。 (a)弗酸 (b)弗酸にアルコールおよび過酸化水素水の少なくとも
一方を添加した混合液(c)バッファード弗酸 (d)バッファード弗酸にアルコールおよび過酸化水素水
の少なくとも一方を添加した混合液 (e)弗酸・硝酸・酢酸の混合液 また、上記の実施例では、超音波の印加を中断する方法
として、超音波源の動作を停止させる方法を挙げている
が、例えば、図11に示すように、シャッターを用いる
方法も有効である。
【0183】以上、特定の実施の形態及び実施例を挙げ
て特徴的な技術的思想を説明したが、本発明は、これら
の実施の形態及び実施例に記載された事項によって限定
されるものではなく、特許請求の範囲に記載された技術
的思想の範囲内において様々な変形をなし得る。
【0184】
【発明の効果】本発明によれば、例えば、多孔質領域の
下地の平坦性を維持することができる。
【0185】
【図面の簡単な説明】
【図1】本発明の好適な実施の形態に係る多孔質層の除
去方法の原理を説明するための図である。
【図2】多孔質層の除去方法の第1の応用例に係る加工
方法を示す図である。
【図3】本発明の好適な実施の形態に係る半導体基体の
製造方法を示す図である。
【図4】構成例1に係るウェハ処理装置を示す斜視図で
ある。
【図5】構成例2に係るウェハ処理装置を示す図であ
る。
【図6】構成例3に係るウェハ処理装置を示す図であ
る。
【図7A】図6に示すウェハ処理装置の動作を示す図で
ある。
【図7B】図6に示すウェハ処理装置の動作を示す図で
ある。
【図7C】図6に示すウェハ処理装置の動作を示す図で
ある。
【図7D】図6に示すウェハ処理装置の動作を示す図で
ある。
【図7E】図6に示すウェハ処理装置の動作を示す図で
ある。
【図8】図6に示すウェハ処理装置における揺動支援部
材の斜視図である。
【図9】構成例4に係るウェハ処理装置を示す図であ
る。
【図10】構成例5に係るウェハ処理装置を示す図であ
る。
【図11】図5又は図6に示すウェハ処理装置の変形例
を示す図である。
【図12】構成例7に係るウェハ処理装置を示す図であ
る。
【符号の説明】
201 基板 202 多孔質層 203 エッチング液 401 基板 402 多孔質Si部 403 非多孔質層 501 単結晶Si基板 502 多孔質Si層 503 非多孔質層 504 SiO2層 505 第2の基板 110 ウェハ処理槽 111 ウェハ回転ロッド 111a 溝 112 駆動力伝達ギア 114 中間ギア 114a 駆動力伝達ギア 115 クランク 116 連結ロッド 117 クランク 118,118’ ロッド支持部材 119 モータ 120 オーバーフロー槽 121 循環器 121a 排出パイプ 121b 供給パイプ 121c 供給口 130 超音波槽 131 超音波源 132 調整機構 140 ウェハ 11 ウェハ処理槽 12 4面オーバーフロー槽 13,13’ 揺動支援部材 13a,13b 溝 14 液面 21 ウェハホルダ 31,31’ ホルダ駆動機構 31a,31a’ 把持部 31b 開閉用ロッド 31c 水平駆動軸 31d 垂直駆動軸 40 ウェハ 40a 多孔質層 51 超音波源 61 超音波槽 62 調整機構 71 循環器 72 循環吹き出し口 80 ウェハ移動機構 81 アーム 91、92 超音波遮断シャッター 10 ウェハ処理装置 700 噴射ノズル 701 流体

Claims (35)

    【特許請求の範囲】
  1. 【請求項1】 多孔質領域を有する基体から該多孔質領
    域を除去する多孔質領域の除去方法であって、 エッチング液に超音波を誘導しながら該エッチング液に
    より多孔質領域を処理する第1工程と、 エッチング液に超音波を誘導することなく、又はエッチ
    ング液に前記第1工程において誘導する超音波よりも弱
    い超音波を誘導しながら該エッチング液により多孔質領
    域を処理する第2工程と、 基体に残存する多孔質領域を除去する第3工程と、 を含むことを特徴とする多孔質領域の除去方法。
  2. 【請求項2】 前記第1工程では、エッチング液を多孔
    質領域の孔の深部まで染み込ませることを特徴とする請
    求項1に記載の多孔質領域の除去方法。
  3. 【請求項3】 前記第2工程では、エッチング作用によ
    り多孔質領域の孔壁の厚さを所定厚以下まで薄くするこ
    とを特徴とする請求項1又は請求項2に記載の多孔質領
    域の除去方法。
  4. 【請求項4】 前記第2工程では、前記第3工程において
    残存する多孔質領域を一括して除去し得る程度に多孔質
    領域の孔壁を薄くさせることを特徴とする請求項3に記
    載の多孔質領域の除去方法。
  5. 【請求項5】 前記第3工程では、基体に残存する多孔
    質領域をエッチング液により除去することを特徴とする
    請求項1乃至請求項4のいずれか1項に記載の多孔質領
    域の除去方法。
  6. 【請求項6】 前記第3工程では、エッチング液に超音
    波を誘導しながら該エッチング液により基体に残存する
    多孔質領域を除去することを特徴とする請求項5に記載
    の多孔質領域の除去方法。
  7. 【請求項7】 処理対象の基体を同一のエッチング液に
    浸した状態で前記第1乃至第3工程を実行することを特
    徴とする請求項5又は請求項6に記載の多孔質領域の除
    去方法。
  8. 【請求項8】 前記第3工程では、多孔質領域に対する
    エッチング速度が前記第1及び第2のエッチング液より
    も速いエッチング液により、基体に残存する多孔質領域
    を除去することを特徴とする請求項5又は請求項6に記
    載の多孔質領域の除去方法。
  9. 【請求項9】 処理対象の基体をエッチング液に完全に
    浸した状態で前記第1乃至第3工程を実行することを特
    徴とする請求項5乃至請求項8のいずれか1項に記載の
    多孔質領域の除去方法。
  10. 【請求項10】 処理対象の基体をエッチング液に完全
    に浸した状態で前記第1及び/又は第2工程を実行する
    ことを特徴とする請求項1乃至請求項4のいずれか1項
    に記載の多孔質領域の除去方法。
  11. 【請求項11】 前記第3工程では、基体に残存する多
    孔質領域を高圧の流体により除去することを特徴とする
    請求項1乃至請求項4のいずれか1項に記載の多孔質領
    域の除去方法。
  12. 【請求項12】 前記第3工程では、基体に残存する多
    孔質領域をスクラバー洗浄法により除去することを特徴
    とする請求項1乃至請求項4のいずれか1項に記載の多
    孔質領域の除去方法。
  13. 【請求項13】 エッチング液に超音波を誘導しながら
    基体を処理する際に、超音波源と該基体との相対的な位
    置関係を変化させることを特徴とする請求項1乃至請求
    項12のいずれか1項に記載の多孔質領域の除去方法。
  14. 【請求項14】 エッチング液に超音波を誘導しながら
    基体を処理する際に、該基体をエッチング液中で揺動さ
    せることを特徴とする請求項13に記載の多孔質領域の
    除去方法。
  15. 【請求項15】 エッチング液に超音波を誘導しながら
    基体を処理する際に、該基体を回転させることを特徴と
    する請求項13に記載の多孔質領域の除去方法。
  16. 【請求項16】 エッチング液に超音波を誘導しながら
    基体を処理する際に、該基体及び前記超音波源の少なく
    とも一方の位置を超音波の振動面に対して実質的に平行
    又は垂直な方向に変化させることを特徴とする請求項1
    3に記載の多孔質領域の除去方法。
  17. 【請求項17】 エッチング液により基体を処理する際
    に、該基体を揺動又は回転させることを特徴とする請求
    項1乃至請求項12のいずれか1項に記載の多孔質領域
    の除去方法。
  18. 【請求項18】 エッチング液により基体を処理する際
    に、該エッチング液を循環させて該基体付近において該
    エッチング液の流れを形成することを特徴とする請求項
    1乃至請求項12のいずれか1項に記載の多孔質領域の
    除去方法。
  19. 【請求項19】 前記第1及び第2工程を同一のエッチ
    ング槽内に基体を浸して実行し、前記第1工程では、超
    音波源を動作させ、第2工程では、該超音波源の動作を
    停止させることを特徴とする請求項1乃至請求項18の
    いずれか1項に記載の多孔質領域の除去方法。
  20. 【請求項20】 前記第1及び第2工程を同一のエッチ
    ング槽内に基体を浸して実行し、前記第1及び第2工程
    において連続的に超音波源を動作させ、かつ、前記第2
    工程では、超音波源と該基体との間に超音波の遮蔽板を
    挟むことを特徴とする請求項1乃至請求項18のいずれ
    か1項に記載の多孔質領域の除去方法。
  21. 【請求項21】 処理対象の基体は、単結晶Siからな
    ることを特徴とする請求項1乃至請求項20のいずれか
    1項に記載の多孔質領域の除去方法。
  22. 【請求項22】 前記多孔質領域は、多孔質Siからな
    ることを特徴とする請求項1乃至請求項20のいずれか
    1項に記載の多孔質領域の除去方法。
  23. 【請求項23】 前記多孔質領域は、単結晶Siからな
    る基体を陽極化成してなることを特徴とする請求項22
    に記載の多孔質領域の除去方法。
  24. 【請求項24】 エッチング液として、 (a)弗酸 (b)弗酸にアルコール及び過酸化水素水の少なくとも
    一方を添加した混合液、(c)バッファード弗酸、
    (d)バッファード弗酸にアルコール及び過酸化水素水
    の少なくとも一方を添加した混合液、のいずれかを使用
    することを特徴とする請求項1乃至請求項23のいずれ
    か1項に記載の多孔質領域の除去方法。
  25. 【請求項25】 半導体基体の製造方法であって、 第1の基体に多孔質層及び少なくとも1層の非多孔質層
    を形成する工程と、 第1の基体の非多孔質層側に第2の基体を貼り合せる工
    程と、 貼り合せた基体より第1の基体を除去して第2の基体上
    に多孔質層を表出させる工程と、 請求項1乃至請求項24のいずれか1項に記載の多孔質
    領域の除去方法を適用して、第2の基体上の多孔質層を
    除去する工程と、 を含むことを特徴とする半導体基体の製造方法。
  26. 【請求項26】 前記多孔質層を表出させる工程では、
    前記貼り合せた基体の第1の基体の裏面側から該第1の
    基体を研削、研磨又はエッチングすることにより、第2
    の基体上に多孔質層を表出させることを特徴とする請求
    項25に記載の半導体基体の製造方法。
  27. 【請求項27】 前記多孔質層を表出させる工程では、
    前記貼り合せた基体を多孔質層で分割することにより、
    第2の基体上に多孔質層を表出させることを特徴とする
    請求項25に記載の半導体基体の製造方法。
  28. 【請求項28】 前記非多孔質層は、単結晶Si層を含
    むことを特徴とする請求項25乃至請求項27のいずれ
    か1項に記載の半導体基体の製造方法。
  29. 【請求項29】 前記非多孔質層は、単結晶Si層及び
    Si酸化物層を含むことを特徴とする請求項25乃至請
    求項27のいずれか1項に記載の半導体基体の製造方
    法。
  30. 【請求項30】 前記単結晶Si層は、第1の基体の多
    孔質層上にエピタキシャル成長法により形成された層で
    あることを特徴とする請求項28又は請求項29に記載
    の半導体基体の製造方法。
  31. 【請求項31】 前記非多孔質層は、単結晶化合物半導
    体層を含むことを特徴とする請求項25乃至請求項27
    のいずれか1項に記載の半導体基体の製造方法。
  32. 【請求項32】 前記第2の基体は、Si材料からなる
    基体であることを特徴とする請求項25乃至請求項31
    のいずれか1項に記載の半導体基体の製造方法。
  33. 【請求項33】 前記第2の基体は、第1の基体と貼り
    合せる面にSi酸化物層を有することを特徴とする請求
    項25乃至請求項32のいずれか1項に記載の半導体基
    体の製造方法。
  34. 【請求項34】 前記第2の基体は、光透過性の基体で
    あることを特徴とする請求項25乃至請求項31のいず
    れか1項に記載の半導体基体の製造方法。
  35. 【請求項35】 多孔質領域を有する基体から該多孔質
    領域を除去する多孔質領域の除去装置であって、 エッチング液に超音波を誘導しながら該エッチング液に
    より多孔質領域を処理する第1工程を実行する手段と、 エッチング液に超音波を誘導することなく、又はエッチ
    ング液に前記第1工程において誘導する超音波よりも弱
    い超音波を誘導しながら該エッチング液により多孔質領
    域を処理する第2工程を実行する手段と、 基体に残存する多孔質領域を除去する第3工程を実行す
    る手段と、 を含むことを特徴とする多孔質領域の除去装置。
JP00339798A 1998-01-09 1998-01-09 多孔質領域の除去方法及び半導体基体の製造方法 Expired - Fee Related JP3847935B2 (ja)

Priority Applications (9)

Application Number Priority Date Filing Date Title
JP00339798A JP3847935B2 (ja) 1998-01-09 1998-01-09 多孔質領域の除去方法及び半導体基体の製造方法
US09/211,559 US6127281A (en) 1998-01-09 1998-12-15 Porous region removing method and semiconductor substrate manufacturing method
SG1998005829A SG75147A1 (en) 1998-01-09 1998-12-15 Porous region removing method and semiconductor substrate manufacturing method
TW087120966A TW440950B (en) 1998-01-09 1998-12-16 Porous region removing method and semiconductor substrate manufacturing method
EP98310437A EP0938132B1 (en) 1998-01-09 1998-12-18 Porous region removing method and semiconductor substrate manufacturing method
AT98310437T ATE293284T1 (de) 1998-01-09 1998-12-18 Verfahren zur entfernung einer porösen halbleiterzone und verfahren zur herstellung eines halbleitenden substrats
DE69829738T DE69829738T2 (de) 1998-01-09 1998-12-18 Verfahren zur Entfernung einer porösen Halbleiterzone und Verfahren zur Herstellung eines halbleitenden Substrats
AU98188/98A AU745396B2 (en) 1998-01-09 1998-12-24 Porous region removing method and semiconductor substrate manufacturing method
KR1019980058992A KR100354918B1 (ko) 1998-01-09 1998-12-26 다공질영역의제거방법및반도체기판의제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP00339798A JP3847935B2 (ja) 1998-01-09 1998-01-09 多孔質領域の除去方法及び半導体基体の製造方法

Publications (2)

Publication Number Publication Date
JPH11204494A true JPH11204494A (ja) 1999-07-30
JP3847935B2 JP3847935B2 (ja) 2006-11-22

Family

ID=11556241

Family Applications (1)

Application Number Title Priority Date Filing Date
JP00339798A Expired - Fee Related JP3847935B2 (ja) 1998-01-09 1998-01-09 多孔質領域の除去方法及び半導体基体の製造方法

Country Status (9)

Country Link
US (1) US6127281A (ja)
EP (1) EP0938132B1 (ja)
JP (1) JP3847935B2 (ja)
KR (1) KR100354918B1 (ja)
AT (1) ATE293284T1 (ja)
AU (1) AU745396B2 (ja)
DE (1) DE69829738T2 (ja)
SG (1) SG75147A1 (ja)
TW (1) TW440950B (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6380099B2 (en) 1998-01-14 2002-04-30 Canon Kabushiki Kaisha Porous region removing method and semiconductor substrate manufacturing method
JP2005327856A (ja) * 2004-05-13 2005-11-24 Komatsu Electronic Metals Co Ltd 半導体ウェーハのエッチング装置
US7632696B2 (en) 2005-03-11 2009-12-15 Elpida Memory, Inc. Semiconductor chip with a porous single crystal layer and manufacturing method of the same
JP2021048290A (ja) * 2019-09-19 2021-03-25 大日本印刷株式会社 エッチング装置およびエッチング方法

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7148119B1 (en) * 1994-03-10 2006-12-12 Canon Kabushiki Kaisha Process for production of semiconductor substrate
JPH10223585A (ja) 1997-02-04 1998-08-21 Canon Inc ウェハ処理装置及びその方法並びにsoiウェハの製造方法
US6391067B2 (en) 1997-02-04 2002-05-21 Canon Kabushiki Kaisha Wafer processing apparatus and method, wafer convey robot, semiconductor substrate fabrication method, and semiconductor fabrication apparatus
US6767840B1 (en) * 1997-02-21 2004-07-27 Canon Kabushiki Kaisha Wafer processing apparatus, wafer processing method, and semiconductor substrate fabrication method
EP1173883B1 (de) * 1999-04-27 2003-10-01 Gebrüder Decker GmbH & Co. Kg Behandlungsvorrichtung für silizium-scheiben
JP3810968B2 (ja) * 1999-12-03 2006-08-16 東京エレクトロン株式会社 液処理装置および液処理方法
JP2004228150A (ja) * 2003-01-20 2004-08-12 Canon Inc エッチング方法
US7040330B2 (en) * 2003-02-20 2006-05-09 Lam Research Corporation Method and apparatus for megasonic cleaning of patterned substrates
TWI227932B (en) * 2003-06-23 2005-02-11 Promos Technologies Inc Method for forming a bottle-shaped trench
US20050132332A1 (en) * 2003-12-12 2005-06-16 Abhay Sathe Multi-location coordinated test apparatus
US20050181572A1 (en) * 2004-02-13 2005-08-18 Verhoeven Tracy B. Method for acoustically isolating an acoustic resonator from a substrate
US8327861B2 (en) * 2006-12-19 2012-12-11 Lam Research Corporation Megasonic precision cleaning of semiconductor process equipment components and parts
DE102008003453A1 (de) * 2008-01-08 2009-07-09 Robert Bosch Gmbh Verfahren zur Herstellung poröser Mikrostrukturen, nach diesem Verfahren hergestellte poröse Mikrostrukturen sowie deren Verwendung
CN102125921B (zh) * 2010-01-20 2012-09-05 常州瑞择微电子科技有限公司 一种光掩模在清洗过程中的传输方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05217824A (ja) * 1992-01-31 1993-08-27 Canon Inc 半導体ウエハ及びその製造方法
US5593505A (en) * 1995-04-19 1997-01-14 Memc Electronic Materials, Inc. Method for cleaning semiconductor wafers with sonic energy and passing through a gas-liquid-interface
US6103598A (en) * 1995-07-13 2000-08-15 Canon Kabushiki Kaisha Process for producing semiconductor substrate
CN1132223C (zh) * 1995-10-06 2003-12-24 佳能株式会社 半导体衬底及其制造方法
JPH09331049A (ja) * 1996-04-08 1997-12-22 Canon Inc 貼り合わせsoi基板の作製方法及びsoi基板

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6380099B2 (en) 1998-01-14 2002-04-30 Canon Kabushiki Kaisha Porous region removing method and semiconductor substrate manufacturing method
JP2005327856A (ja) * 2004-05-13 2005-11-24 Komatsu Electronic Metals Co Ltd 半導体ウェーハのエッチング装置
US7632696B2 (en) 2005-03-11 2009-12-15 Elpida Memory, Inc. Semiconductor chip with a porous single crystal layer and manufacturing method of the same
JP2021048290A (ja) * 2019-09-19 2021-03-25 大日本印刷株式会社 エッチング装置およびエッチング方法

Also Published As

Publication number Publication date
EP0938132B1 (en) 2005-04-13
ATE293284T1 (de) 2005-04-15
TW440950B (en) 2001-06-16
SG75147A1 (en) 2000-09-19
DE69829738T2 (de) 2006-02-09
KR19990066873A (ko) 1999-08-16
US6127281A (en) 2000-10-03
DE69829738D1 (de) 2005-05-19
AU9818898A (en) 1999-07-29
EP0938132A3 (en) 1999-12-22
EP0938132A2 (en) 1999-08-25
KR100354918B1 (ko) 2002-11-18
JP3847935B2 (ja) 2006-11-22
AU745396B2 (en) 2002-03-21

Similar Documents

Publication Publication Date Title
JP3218564B2 (ja) 多孔質領域の除去方法及び半導体基体の製造方法
JP3847935B2 (ja) 多孔質領域の除去方法及び半導体基体の製造方法
CA2228571C (en) Wafer processing apparatus, wafer processing method, and soi wafer fabrication method
CA2229975C (en) Wafer processing apparatus, wafer processing method, and semiconductor substrate fabrication method
US7256104B2 (en) Substrate manufacturing method and substrate processing apparatus
JP2000223383A (ja) 分離装置、分離方法及び半導体基板の製造方法
KR100382325B1 (ko) 웨이퍼처리장치및그방법,웨이퍼반송장치,그리고반도체제조장치
US6767840B1 (en) Wafer processing apparatus, wafer processing method, and semiconductor substrate fabrication method
JP3831878B2 (ja) ウェハ処理装置
JPH10229066A (ja) ウェハ処理装置及びその方法、ウェハ搬送ロボット、半導体基体の製造方法並びに半導体製造装置
JP2000150837A (ja) 半導体基体の作製方法
JP3831877B2 (ja) 半導体基体の製造方法
JP2000336499A (ja) 基板の処理方法及び製造方法並びに陽極化成装置
JP2000133558A (ja) 半導体基体の作製方法およびそれにより作製された基体
JP2004158882A (ja) 半導体基体の製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050106

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050106

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7426

Effective date: 20050106

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20050106

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060607

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060612

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060713

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060807

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060824

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090901

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100901

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110901

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110901

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120901

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120901

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130901

Year of fee payment: 7

LAPS Cancellation because of no payment of annual fees