TW432448B - Etching method - Google Patents

Etching method Download PDF

Info

Publication number
TW432448B
TW432448B TW087120775A TW87120775A TW432448B TW 432448 B TW432448 B TW 432448B TW 087120775 A TW087120775 A TW 087120775A TW 87120775 A TW87120775 A TW 87120775A TW 432448 B TW432448 B TW 432448B
Authority
TW
Taiwan
Prior art keywords
film
gas
etching
alloy
photoresist
Prior art date
Application number
TW087120775A
Other languages
English (en)
Inventor
Mitsutaka Izawa
Original Assignee
Nippon Electric Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co filed Critical Nippon Electric Co
Application granted granted Critical
Publication of TW432448B publication Critical patent/TW432448B/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041Cleaning
    • H01L21/02057Cleaning during device manufacture
    • H01L21/02068Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers
    • H01L21/02071Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers the processing being a delineation, e.g. RIE, of conductive layers
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23FNON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F4/00Processes for removing metallic material from surfaces, not provided for in group C23F1/00 or C23F3/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Mechanical Engineering (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Materials Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Drying Of Semiconductors (AREA)
  • ing And Chemical Polishing (AREA)

Description

^,:,4 3 2.4 4 8 …_案號87120775_年月日 倏正__ 五、發明說明(1) 發明背景: 本發明是有關於一種使用氧化層作為罩幕,以麵亥彳由 銘銅合金/氮化欽膜構成之堆疊結構。 發明說明: 為了赖刻堆壁狀紹鋼合金膜/鼠化欽膜,,—般均禾】胃 光阻罩幕進行银刻。此時,光阻/銘鋼合金之選擇比為1 5 〜2 * 0 c 最近幾年,由於導線尺寸的縮小,為了保持解析度, 光阻的高度(厚度)也逐漸變小(變薄)^換句話說,當此步 驟要施加於元件時’大量的過度蝕刻步驟將是需要的,以 排除在钱刻步驟中所出現的殘餘物’避免被颠刻掉的光阻 造成鋁銅合金膜被刮傷。因此,低選擇比的光阻/鋁銅合 余膜在未來鋁銅合金膜巧蝕刻將是—個關鍵性的要素。因 此,利用一氧化層罩幕,,使光阻/鋁銅合金的選擇比古 〜10將是必須的。 间连 習知一種蝕‘刻鋁鋼合金膜之方法將顯示於第2(A)〜 2(Εγ圖中。如第2(A)圖所示,利用濺鍍法依序形成一氮化 鈦膜2、一鋁鋼合金3以及一氮化鈦4是沉積於一作為閒層 2 上’然後’沉積—氧切膜於氮化鈦膜4上。 =L &如第2(Β)圖所示’ ’成一光阻膜6於氧化破膜5上, =^將此光阻膜Κ義成一:用以蚀刻較下層之氧化石夕紹 接著’如第2(C)圖所示·,去除光阻膜6。在 乳化矽膜作為罩幕,形成一導線 使用 的討論。首土 ’在第-步驟中,所施行
麵 第4頁
明說明(2) 的是紹銅合金膜3的㈣’其中餘刻戶斤用的㈣氣體是氣 氣/三氣化硼/氮氣/三氟曱烧。例如,蝕刻時的氣體流速 條件為氯氣/三氣化硼/氮氣/三氟曱貌 11^4 3 24-4-8 |?S!pr - = 2〇SCCm/4〇sccin/5SCCm/5SCCIn,且壓力為 25pa ’RF 電源為 650瓦;而鋁銅合金膜3之蝕刻則是藉由利用一^^型沉積材 料在紹銅合金膜3之邊牆形成一邊牆保護膜3,以形成一電 極導線7(第2D圖)》 其次,在第二步驟中,要進行的是氮化鈦膜2之蝕 刻。在此步驟中,與前述之第一步驟相同’银刻時所用的 ^&刻氣體為氮氣/二氣化獨/鼠氣/三氣甲烧〇例如,氣體 流速之狀況為氯氣/三氯化硼/氮氣/三氟甲烷 = 5sccm/40sccm/5sccm/5sccm,且塵力為25Pa,RF 電壓為 4 5 0瓦。完成氮化鈦層2之蝕刻和過度蝕刻後,便可形成一 電極導線7(第2E圖)。 然而,如第2A〜2E圖所顯示的習知技藝,在第二步鄉 之氮化鈦膜2的蝕刻步驟中,鋁銅合金膜之邊牆將會遭到 敍刻(腐钱)。 其理由將如下所述。簡而言之,在使用氧化膜為罩幕 的例子中,將無任何碳型的沉積材料會形成於光阻膜上。 在蝕刻鋁銅合金/氮化鈦時,蝕刻的進行將以氯自由基作 為主要的蝕刻劑。相反地,為了獲得垂直的邊牆,較佳的 是在鋁鋼合金膜3的邊牆形成一邊牆保護膜。在使用光阻 膜作為罩幕的例子中,由於邊牆保護層可由光阻所提供的 碳而形成於鋁銅膜3上,因此蝕刻製程進行時將不會引起
第5頁 f: 4 3 2.4.4 8 J____案號87120775 生月日 修正___ i、發明說明(3) 相反地’若使用氧化膜罩幕,保護膜將可由蝕刻鋁銅 合金膜3時添加於其中的氣體形成。然而,在蝕刻氮化鈦 膜2時’相較於使用光阻膜作為罩幕,而無主要的碳供應 來源時’添加氣體的效應將小到無法有效地在鋁銅合金膜 3之邊牆行使保護效應。因此,過量的氣自由基和銘銅合 金膜間的反應將會使鋁鋼合金膜之邊牆造成引起腐蝕的等 向性敲刻》 發明概要: 因此’本發明乃揭示—種蝕刻方法,其可在蝕刻氮化 鈦膜時,限制鋁銅合金臈之側邊蝕刻(腐蝕)發生。 為了完成上述之目的’本發明之第一特徵是揭示一種 使用氡化膜之罩幕以蝕刻堆疊狀鋁銅合金膜/氮化鈦臈之 蝕刻方法,其特徵在於: 使用一種含氯原子之化合物氣體以及一種含蝕刻氣體 和添加氣體但不含氣氣之混合氣體來蝕刻位在較下層之氮 化鈦膜’如此便、可改善鋁錐合金膜對蝕刻氣體的抗腐蝕 性。 . 其中’較佳地是使用三氯化硼作為蝕刻氣體,且以氮 氣和三氟甲烷作為添加氣體。 或者,可使用三氟曱烷或氣化氫作為蝕刻氣體β 本發明之第二特徵是揭示一種在半導體元件上形成一 堆疊膜電極導線之方法,其步驟包括:形成一含第一合金 的第一膜;沉積一第二合金輪成之第二膜於該第一合金膜 上;沉積一第一合金構成的第三膜於該第二膜上;沉積一 氧Mb膜於該第三膜上;沉積一光阻膜於該氧化膜上;定義
第6頁 ί> :ί ',.4 3 2 4 4 8 案號 8712077F; 立、發明說明(4) 該光阻膜;利用該定 膜;去除該光阻膜後 要被沉積於該第二膜 體蝕刻該第二和該第 控制量的蝕刻劑來蝕 效地蝕刻該第一膜而 本發明之第三特 堆疊膜電極導線之方
義過的光阻臈 ,再以該氧j化 邊牆上以作為 三膜;以及利 刻該第一膜, 又可避免該第 徵是揭示一種 作為罩 獏作為 保護膜 用第二 該餘刻 二膜發 在半導 幕’麵 罩幕, 之材料 蝕刻氣 劑的量 生腐蝕 體元件 法,其步驟包 金的第一膜於一半導體基底上作為 合金所構成之第二膜於該第一合金 線;沉積一由第一合金構成之第三 一氧化膜於該第三膜 義該光阻膜;利用該 化膜;去除該光阻膜 有要被沉積於該第二 氣體餘刻該第二和該 之控制量的蝕刻劑來 有效地蝕刻該第一膜而又可避免該 本發明之第四特徵是揭不一種 堆疊膜電極導線之方 上;沉積一光 定義過的光阻 後,再以該氧 膜邊牆上以作 第三膜;以及 敍刻該第一膜 法,其步驟包 積一銘銅合金構成之 化鈦構成之第三膜於 三膜上;沉積一光阻 用定義 阻膜作 出來的光阻膜 為罩幕,姓刻 括.形成一含 一絕緣層:沉 膜上, 膜於該 阻膜於 膜作為 化膜作 為保護 利闬第 ,該蝕 第二膜 在半導 括:形 第二膜於該第 該第二膜上; 膜於該氧化膜 兹刻該氧化石夕 該氧化矽膜; 構成一 第二膜 該氧化 罩幕, 為罩幕 膜之材 二蝕刻 刻劑的 發生腐 刻該氧化 利用含有 的钱刻氣 體產生之 是足夠有 〇 上形成一 有第一合 積一第二 電極導 上;沉積 膜上;定 钕刻該氧 ,利用含 料的蝕刻 氣體產生 量是足夠 餘c 體元件上形成一 成一氮化鈦構成 一合金膜 沉積一氧 上;定義 膜;利用 去除該光 之第一膜;沉 上;沉積一氮 化矽膜於該第 該光阻膜;利 該定義過的光
4 3 2 4 4 8 案號 87120775 年月日_ 五、發明說明(5) 阻膜後,再以該氧化矽膜作為罩幕,利用含有要被沉積於 該第二膜邊牆上以作為保護膜之材料的蝕刻氣體蝕刻該第 二和該第三膜;以及利用第二蝕刻氣體產生之控制量的蝕 刻劑來蝕刻該第一膜,該蝕刻劑的量是足夠有效地蝕刻該 第一膜而又可避免該第二膜發生腐蝕。 在較佳的製程中,第一蝕刻氣體是由氯氣/三氣化硼/ 氬氣/三氟甲烧所構成,而第二蝕刻氣體則可由三氯化硼 所構成;或者,第二姓刻氣體可被加入於一含有氮氣和三 氟甲烷之添加氣體中。 在較佳的製程中’第二和第三膜之蝕刻可在氣體流速 比為氯氣/三氮化硼/氮氣/三氟甲烷 = 20sccm/40sccm/5sccm/5sccm,壓力為25Pa,且RF 電源為 6 50瓦條件下進行;或者,第一膜之蝕刻可在氣體流速比 為三氯曱烷/氮氣/三氟曱烷= 40sccm/5sccm/5sccm,壓力 25Pa,且RF電源為450瓦的條件下進行。 圖式之簡單說明,: ' 為使本發明之優點和特'徵更清楚可見,玆將以根攄本 發明之較佳實施例並配合相關圖式,詳細說明如下。惟此 較佳實施例並非用以限定本發明之專利範圍,其僅用以使 此發明之内容可被輕易地了解= 第1(A)〜1(E)圖顯示的是根據本發明之飯刻方法的一 實施例的剖面製程。 < 第2(A)〜2(E)圖顯示的·是習知一種蝕刻方法的剖面製 程。 較佳實施例的描述:
式’說明根據本發明之蝕刻方 照順序說明根據本發明之蝕刻 地了解。然而,明顯地是,該 要參閱本發明之詳細說明便可 的結構將不再詳細解釋以避免 本實施例將配合相關圖 法。在以下的說明中,將按 方法’以使此發明可被通盤 些熟悉此技藝者應可在不需 加以實施。因此,眾所週知 不必要的混淆本發明。 第一實施例: 第i(A)〜1(E)圖顯示的是根據本發明之蝕刻方法的一 實施例的剖面製程β此根據本發明之蝕刻方法將以鋁銅合 金/氮化鈥導線的應用加以討論。 首先請參照第1(A)圖,依序形成一氮化鈦臈2、一鋁 鋼合金膜3以及一氮化鈦膜4於一作為介層絕緣膜之氧化矽 膜1上。然後,再沉積一氧化矽膜5於氮化鈦膜4上。 其次,請參照第1 (Β)圖,先形成一光阻膜6於氧化矽膜5 上,並加以定義。然後,利用此定義過的光阻 幕,蝕刻氧化矽膜5。 τ 接著’請參照第1 (C )圖’先去除光阻膜6,然後再以
定義過的氧化矽膜5作為罩幕’根據本發明形成所要的導 線0 J 特別討論地是’如第1(D)所示,首先,在第一步碌 中’銘銅合金膜3的蝕刻是利用氧化矽膜5作為罩幕。在此 步驟中’與習知蝕刻方法類似,蝕刻進行時所用的餘刻氣 體為氣氣/三氯化硼/氮氣/三氟曱烷。蝕刻時的條件則例' 如:氣體流速比為氣氣/三氯化硼/氮氣/三氟甲燒 =20sccm/40sccm/5sccro/5sccm ,壓力為25Pa ,而RF電源為
第9頁
瓦鋁鋼合金膜3之蝕刻則可在鋁銅合金膜3之邊牆利 f1 it型的沉積材料形成一保護膜,以形成一電極導線 、第 1(D)圖)。 、-人’、在第二步驟中,氮化鈦膜2之蝕刻則是根據本 Λ明所接式的方法。本發明所顯示的實施例,其特徵是蝕 氣體中疋一種含有氣原子之化合物氣體,且不含氯氣。 在f發明所顯示的實施例中,蝕刻時是以三氯化硼作為蝕 刻氣體’而氮氣和三氟甲烷則是作為添加氣體。 在習知技藝中,蝕刻氮化鈦膜時,所用的蝕刻氣體是 含有氣氣的化合物氣體,以獲得氣自由基作為主要的蝕刻 劑°然而’研究的結果已經發現’即使不用氣氣而使用含 有氣原子之化合物氣體,例如三氯化硼,氮化鈦也可被有 效地银刻。 因此,可考慮以三叙化硼作為供應氯自由基之來源。 此外’由於氯氣具有高度的分解性,過量的氣自由基將會 導致鋁銅合金膜3的腐餘。相對地,三氯化硼已經被發現 其所產生的氯自由基是可被控制的,且其不會產生過多的 氯自由基。在實際的蝕刻狀況中,蝕刻氣體之流速比為氯 氣/二氯化蝴/氮氣/三氣曱烧= 5sccm/40sccm /5sccm/5sccm ’壓力為25Pa,而RF電源則為450瓦。依照 如上所述之钱刻條件,餘刻和過度蝕刻氮化鈦膜2後,將 可完成鋁鋼合金膜3所構成之ί電極導線而不會引起鋁銅合 金膜3之腐蝕。 ’ 第二實施例: 接下來,要揭示的是一根據本發明之蝕刻方法以製備
_ 銮號87120775__车月曰 修正__ 五、發明說明(8) 鋁銅合金/氮化鈦所構成之導線。 在第二實施例中’ 一如第1 ( D)圖所顯示的結構可利用 類似第一實施例所述之製程獲得,接著再進行氮化鈦膜之 餘刻。 再第二實施例中,蝕刻氣體是以三氣曱烷或氣化氫取 代三氣化蝴,利用氯化氫/氮氣/三氟曱烧形式的氣體進行 蝕刻。在蝕刻氣體流速比為三氯甲烷/氮氣三氟甲烷 = 40sccm/5sccm/5sccm,壓力為25Pa,且RF 電源為450 瓦 時,蝕刻和過度蝕刻氮化鈦膜2後,將可完成一電極導線 7,且不會造成鋁銅合金膜3的腐蝕。 如前所述,本發明進行氮化鈦膜之蝕刻時,所使用的 餘刻氣體是一種含有氯原子之化合物氣體而非氯氣,且所 產生的氯自由基是可被限制的。藉此,當使用氧化膜(光 阻)作為罩幕時,即使碳型的沉積材料無法由光阻提供 時’由於鋁銅合金膜和氯自由基的反應量是可被限制的, 故氮化鈦膜可被含有氣原子之化合物氣體(三氯化硼或其 他類似物)所產生的氯自由基蝕刻,並且改善鋁鋼合金膜 之抗腐蝕性。因此’可在使用氧化膜之情況下,提供一有 效的方法以蝕刻堆疊狀的鋁鋼合金膜/氮化鈦膜,並且達 到所需要的進一步縮小尺寸。 雖然本發明已以較佳實施例揭露如上,然其並非用以 限定本發明,任何熟習此技藝者,在不脫離本發明之精神 和範圍内,所作之各種更動與潤飾均落在本發明之範圍 内,因此本發明之專利保護範圍當視後附之申請專利範圍 所界定者為準。

Claims (1)

  1. 索號 8712077.1 六、申請專利範圍 ‘ 1. 一種使用氧化膜作為罩幕以钱刻堆充 /氣化鈥膜之敍刻方法,其特徵在於: 、使用一種含氣原子之化合物氣體以及一種含蝕刻氣體 和添加氣體但不含氯氣之混合氣體來蝕刻位在較下層之氮 ,錄膜’如此便可改善鋁銅合金膜對蝕刻氣體的抗腐蝕 性。 β、2·如申請專利範圍第1項所述之方法,其中三氣化硼 ^被用作該钱刻氣體’而氮氣和三氟甲烷則被用作添加氣 Ο 3. 如申 燒或氣'化氫 4. 一種 法,其步驟包括: 請專利範圍第1項所述之方法,其中該 是被.用作蝕刻氣體。 在半導體元件上形成一堆疊膜電極導線之方 紅括: 氤甲 含第一合金的第一膜; 形成一 沉積一 沉積一 沉積一 沉積一 定義該 利用該 去除該 要被沉積於 體蝕刻該第 利用第 一膜,該钱 第二合金構成之第二膜於該第一合金膜上; 第一ι合金構成的第三膜於該第二膜上; 氧化膜於該第三.膜上; 光阻膜於該氧化膜上; 光阻膜; 定義過的光阻膜作為罩幕,蝕刻該氧化 元阻膜後,再以該負化膜作爲甚首 、 兮禁-眩洁: 為罩幕,利用含有 该第一膜邊牆上以作為保護膜 二和該第Μ ; ^ 材枓的“氣 刻劑的量是足夠有效地㈣該第 -----—_ _聘而又可避
    第12頁 二蝕刻氣體產生之控制量的蝕刻 ...................Α I Μ刻該第 432448 _案號 87120775 年 J___ 日 修正 六、'爭請專利範園 龙該第二膜發生腐蝕。 5. —種在半導體元件上形成一堆疊膜電極導線之方 法,其步驟包括: 形成一含有第一合金的第一膜於一半導體基底上作為 一絕緣層; … 沉積一第二合金所構成之第二膜於該第一合金臈上, 第二膜上; 構成一電極導線; 沉積 沉積 沉積 定義 利用 去除 要被沉積 體蝕刻該 利用 一膜,該 免該第二 由第一合金構成之 氧化膜於該第三膜 光阻膜於該氧化膜 6· — 該光阻膜 該定義過 該先阻膜 於該第二 第二和該 第二钱刻 飯刻劑的 膜發生腐 種在半導 第三膜於該 上; 上; 為罩幕’链 氧化膜作為 作為保護膜 及 控制量的独 效地蝕刻該 法 的光阻膜作 後,再以該 膜邊牆上以 第三膜;以 氣體產生之 量是足夠有 银。 體元件上形成一堆疊膜電極導線之方 刻該氧化臈; 罩幕’利用含有 之材料的蝕刻氣 刻劑來蝕刻該第 第一膜而又可避 其步驟包括: 形成 沉積 沉積 沉積 沉積 構成之第一膜; 二膜於該第 膜於該苐二 膜上; h : 一合金膜上; 膜上; 一氮化鈦 '銅合 一氮化鈦 一氧化石夕 一光阻膜 金構成之第 構成之第三 膜於該第三 於該氡化艇
    第13頁
    .修正 定義該光阻膜; 利用定義出來的光阻膜蝕刻該氡化矽膜; ^較義過的光阻膜作為罩幕,㈣該氧化發膜. 去除該光阻膜後,再以該氧化矽膜作為罩幕用 該第二膜邊牆上以作為保護膜之材料的银: 氣體餘刻該第一和該第三膜;以及 利用第二蝕刻氣體產生之控制量的蝕刻劑來蝕刻該第 一膜,該蝕刻劑的量是足夠有效地蝕刻該第一膜而又可避 免該第二膜發生腐蝕。 7. 如申請專利範圍第6項所述之方法,其中該第一银 刻氣體是由氣氣/三氯化氣/三氟甲烷所構成β 8. 如申請專利範圍第泰_^述之方法,其中該第二银 刻氣體是由三氯化硼所構成。 9 ·如申請專利範圍_ 8項所述之方法,其中該第二氣 體是加入氮氣和三氟甲烷所構成之添加氣體中。 1 0.如申請專利範圍第7項所述之方法,其中該第二和 該第三膜之蝕刻是在氣體流‘速為氯氣/三氯化硼/氮氣/三 氟甲烧=2〇3<^111/4〇8(^111/5 3(^[11/53〇^11且壓力為25?&,1^電 源為6 5 0瓦之情況下進行。 11 _如申請專利範圍第9項所述之方法,其中該第一膜 之蝕刻是在氣體流速為氣氣/:三氯化硼/氮氣/三氟甲烷 =53<:(;1!1/4〇8(:〇111/53(:(:111/58(^111且壓力為25?3,只卩電源為450 瓦之情況下進行。 · 1 2.如申請專利範圍第9項所述之方法,其中該第一膜 之钱刻是在氣體流速為三氯甲炫/氣氣/三氟曱烧
    !| 43 244 8 年月曰_修正 索號 87120775 六、申請專利範圍 = 40sccm/5sccm/5sccm且壓力為25Pa,RF電源為450瓦之情 況下進行。 第15頁
TW087120775A 1997-12-19 1998-12-14 Etching method TW432448B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9350826A JP2985858B2 (ja) 1997-12-19 1997-12-19 エッチング方法

Publications (1)

Publication Number Publication Date
TW432448B true TW432448B (en) 2001-05-01

Family

ID=18413152

Family Applications (1)

Application Number Title Priority Date Filing Date
TW087120775A TW432448B (en) 1997-12-19 1998-12-14 Etching method

Country Status (6)

Country Link
US (1) US6214725B1 (zh)
EP (1) EP0924753A3 (zh)
JP (1) JP2985858B2 (zh)
KR (1) KR19990063182A (zh)
CN (1) CN1220483A (zh)
TW (1) TW432448B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI633601B (zh) * 2013-10-15 2018-08-21 東京威力科創股份有限公司 Method of etching a copper layer

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100255663B1 (ko) * 1997-12-11 2000-05-01 윤종용 알루미늄막의 식각방법 및 반도체장치의 배선층 형성방법
JP3646723B2 (ja) * 2003-08-12 2005-05-11 セイコーエプソン株式会社 半導体装置の製造方法
CN1328767C (zh) * 2003-12-18 2007-07-25 上海华虹Nec电子有限公司 一种金属配线的多步干法刻蚀方法
KR100792358B1 (ko) 2006-09-29 2008-01-09 주식회사 하이닉스반도체 반도체 소자의 금속배선 및 그 형성방법
US7815814B2 (en) * 2007-03-23 2010-10-19 Tokyo Electron Limited Method and system for dry etching a metal nitride
US8282844B2 (en) 2007-08-01 2012-10-09 Tokyo Electron Limited Method for etching metal nitride with high selectivity to other materials
JP5568340B2 (ja) * 2010-03-12 2014-08-06 東京エレクトロン株式会社 プラズマエッチング方法及びプラズマエッチング装置
US8501628B2 (en) 2010-03-23 2013-08-06 Tokyo Electron Limited Differential metal gate etching process
JP5877658B2 (ja) * 2011-06-14 2016-03-08 ローム株式会社 半導体装置およびその製造方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS54158343A (en) * 1978-06-05 1979-12-14 Hitachi Ltd Dry etching method for al and al alloy
JPH03288430A (ja) 1990-04-05 1991-12-18 Toshiba Corp 半導体装置の製造方法
JP2663704B2 (ja) * 1990-10-30 1997-10-15 日本電気株式会社 Al合金の腐食防止法
US5217570A (en) * 1991-01-31 1993-06-08 Sony Corporation Dry etching method
DE4107006A1 (de) * 1991-03-05 1992-09-10 Siemens Ag Verfahren zum anisotropen trockenaetzen von aluminium bzw. aluminiumlegierungen enthaltenden leiterbahnebenen in integrierten halbleiterschaltungen
JPH06151382A (ja) 1992-11-11 1994-05-31 Toshiba Corp ドライエッチング方法
US6004884A (en) * 1996-02-15 1999-12-21 Lam Research Corporation Methods and apparatus for etching semiconductor wafers
JPH09251984A (ja) 1996-03-18 1997-09-22 Hitachi Ltd 多層Al配線のエッチング方法
KR100238615B1 (ko) * 1996-06-04 2000-01-15 가네꼬 히사시 스택된 캐패시터를 갖는 반도체 기억장치의 제조 방법
US5976986A (en) * 1996-08-06 1999-11-02 International Business Machines Corp. Low pressure and low power C12 /HC1 process for sub-micron metal etching
US5798303A (en) * 1996-09-05 1998-08-25 Micron Technology, Inc. Etching method for use in fabrication of semiconductor devices
JPH10214896A (ja) * 1996-11-29 1998-08-11 Toshiba Corp 半導体装置の製造方法及び製造装置
US5817562A (en) * 1997-01-24 1998-10-06 Taiwan Semiconductor Manufacturing Company, Ltd Method for making improved polysilicon FET gate electrode structures and sidewall spacers for more reliable self-aligned contacts (SAC)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI633601B (zh) * 2013-10-15 2018-08-21 東京威力科創股份有限公司 Method of etching a copper layer

Also Published As

Publication number Publication date
EP0924753A3 (en) 2000-01-05
JPH11186231A (ja) 1999-07-09
US6214725B1 (en) 2001-04-10
JP2985858B2 (ja) 1999-12-06
KR19990063182A (ko) 1999-07-26
CN1220483A (zh) 1999-06-23
EP0924753A2 (en) 1999-06-23

Similar Documents

Publication Publication Date Title
JP2553513B2 (ja) 有機マスクを状態調節するための方法
TW432448B (en) Etching method
TW200405437A (en) Hardmask employing multiple layers of silicon oxynitride
JP3170791B2 (ja) Al系材料膜のエッチング方法
JP2006086500A (ja) 半導体装置の製造方法
WO2010047326A1 (ja) 薄膜トランジスタの製造方法、薄膜トランジスタ
JP2000040671A (ja) チタニウムアルミニウムナイトライド反射防止膜を利用した半導体素子の金属配線の形成方法
TW493232B (en) Etching aluminum over refractory metal with successive plasmas
JP3125745B2 (ja) 半導体装置の製造方法
JPH056865A (ja) 半導体装置の製造方法
TW200421482A (en) Method for forming salicide in semiconductor device
JP3238363B2 (ja) 半導体素子の金属配線形成方法
JP2923962B2 (ja) エッチング方法
TW200424761A (en) Hardmask with high selectivity for IR barriers for ferroelectric capacitor manufacturing
TW400578B (en) Method of etching aluminum-based layer
KR100299380B1 (ko) 반도체소자의금속배선형성방법
CN1221809A (zh) Al基金属层的刻蚀方法
TW424278B (en) Method for etching protection layer and anti-reflective layer on a substrate
JPS6197826A (ja) 半導体装置の製造方法
JPH07273120A (ja) 半導体基板の処理方法
JPH0513382A (ja) エツチング方法
TW495911B (en) Method of using inorganic antireflection coating layer to manufacture contact window and reduce device damage
JPH0888229A (ja) 配線形成方法
JP3641488B2 (ja) 多層配線構造の形成方法
JPH08250585A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees