TW424317B - Fuse layout for improved fuse blow process window - Google Patents

Fuse layout for improved fuse blow process window Download PDF

Info

Publication number
TW424317B
TW424317B TW088117304A TW88117304A TW424317B TW 424317 B TW424317 B TW 424317B TW 088117304 A TW088117304 A TW 088117304A TW 88117304 A TW88117304 A TW 88117304A TW 424317 B TW424317 B TW 424317B
Authority
TW
Taiwan
Prior art keywords
layer
gate
fuse
silicon
cap
Prior art date
Application number
TW088117304A
Other languages
English (en)
Inventor
Frank Prein
Original Assignee
Siemens Ag
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens Ag filed Critical Siemens Ag
Application granted granted Critical
Publication of TW424317B publication Critical patent/TW424317B/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H01L23/5256Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
    • H01L23/5258Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive the change of state resulting from the use of an external beam, e.g. laser beam or ion beam
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)

Description

4243 1 7 A7 _B7五、發明說明(,) 發明之背畺 改 供 提 可 -~i 種 關 有 地 。 別局 持布 更絲 且熔 造的 製用 體窗 導理明 半處說 圏斷之 有熔術 示MS 掲熔II 此之相 善 2 偽而比 量小件 容大組 億低障 記減故 之續成 中持造 置 之 會 裝件 , 體元中 導別合 半値結 I)藉件 S __-地組 (V分之 路部度 電偽密 體此加 積,增 型著與 大加在 超増 , 在直能 一 致 曾路 將電 ,餘 障冗 故是 為者 視或 傜路 Η 電 晶用 之備 Ψ 元題 障問 故種 何此 任決 有解 含為 加率 增良 的低 例降 件將 元路 的電 障餘 故冗 代此 取 „ 以時 藉件 件元 ^ 障 的故 用一 0 有 供到 提測 來偵 中 間 Η 期 晶試 於測 造在 製世田 偽 > 元失 體路 導電 半是 在或 箸件 0 元 , 障 率故 良使 置可 裝成 加形 。 增的路 以絲電 路熔或 電式件 的斷元 障熔餘 故可冗 代壻能 取利致 來中且 用件效 絲知 熔習 時上 量點 能知 斷已 熔的 的絲 量熔 匕匕 八·' 痒 方 足雷 了 用 有使 具常 間最 點量 結能 .13 二 個斷 兩熔 當被 會 用分 可部 ' 為 中成 餘形 冗上 體層 憶化 記氧 於於 Μ其 熔 , 式絲 斷熔 可為 射作 雷 等 個鉬 一 化 備矽 製 , 為矽 , 晶 上多 (請先閱讀背面之注意事項再填寫本頁) . I — I I I I 訂·--- - - - - - . 經濟部智慧財產局員工消費合作社印製 層開 線參 配 層絲 0 熔 保 , 及圖 以面 層剖 緣橫 絶的 間構 層結 成絲 形熔 亦矽 , 晶 絲多 熔 成為 -/,.. 足 1. 是 圖 於 1 成,矽 形絲及 14^2 層為18 化作層 氧以矽 熱18晶 > 層 多 板矽 , 基晶箸 矽多蓋 晶有覆 §里含所 D 6 ο 女 1 2 例構層 ,結鎢 12極化 板閘矽 基 ,藉 含上18 包12層 10板矽 構基晶 結在多 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 經濟部智慧財產局員工消費合作社印製 4 2 4 3 ΐ 7 " Α7 _Β7_ 五、發明說明(^ ) 化餺層2 ΰ利用閘極帽2 2絶綠在閘極結構1 6之頂部及間隔 物2 4在閛極結構1 6的橫向側而電氣隔離,較佳地閘極帽 2 2以及間隔物2 4傜由氮化矽所形成,較佳地一額外之氪 化总層2 Ε;沈積在閘極結構1 6之上,層間介電層2 8接著沈 積在閘極結構1 6之上,層間介電層2 8可含硼瞵矽酸鹽玻 璃(B P S G ),其在沈積介電層3 D之前予以抛光,舉例來說 ,此層間介電層2 8包含一氧化物,介電層3 0傜圖案化作為 稍金屬線路沈積後留在熔絲上之一薄介電層。 在操作時,如果一熔絲将斷,電射陧會施加在此熔絲 上,製程限度乃是一種可容許熔絲不致熔斷的最低能量 範圍之下,且不致造成結構經驗上所附隨的損耗,當此 製程極限使得需要大量的熱才能熔斷熔絲時是過份超越 的,當一外加雷射光施加在熔絲時,溫度會增加直至此 熔絲斷裂,然而,含閘極帽蓋層2 2,層間介電層2 8以及 介電層3 ϋ的介電材料在熔絲之上時,如同具一種熱阻障 作用,溫度在增加至一種程度時將造成週遭結構,如基 板的損害,因此也形成額外的失效並降低晶片良率。 所以需要存在一種能增加對雷射熔斷熔絲的製程限度 的方法,更進一步地需要併入一種具改善熔絲結構製程 限度的方法於半導薩製造方法。 發明之槪诫 根據本發明,一種製造半導體記億體熔絲的方法,其 包含下列步驟;在基板上形成一閘極結構,該閘極結構 含有-多晶矽熔絲層以及沈積在多晶矽熔絲層上之閘極 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) {請先閱讀背面之注意事項再填寫本頁) 裝----- 訂-------- 424317 A7 _B7五、發明說明(9 ) 經濟部智慧財產局員工消費合作社印製 一 電且並 步矽接一層極成 間刻内磷孔於帽接 ,及 另介而, 列晶 ,了 電閘形 層蝕及硼觸大極在 構絲 ,間 ,孔 下多層含介至來 ,性層是接度閘樁 結熔 上層料觸 含有蓋包此伸中 物擇電常性厚與沈 極矽 之及材接 包含帽層且延孔 化選介通擇的層為 閘晶 構層的一 其構極電並並觸 氮具了層選層絲驟 有多 結電刻成 ,結閛介,,接 有物括電此蓋熔步 括一 極介蝕.形 法極之此料孔此。含化包介,帽矽的 包的 閘此性上 方閛上,材觸在料地氮地層層極晶來。構上 該,擇構 的該層上的接料材佳於^内化閘多下料結之 在上選結 絲,絲之刻値材電較較進,氣少在接材絲絲 成之有極 熔構熔構蝕〗 電導蓋相更刻一減了 ,電熔熔 形層蓋閘 體結矽結性成導之帽種刻蝕是,括驟導的矽 層電帽此 憶極晶極擇形種孔極一蝕之則驟包步的體晶 電介極在。記閛多閘選上一觸閘是性物層步亦積孔憶多 介間閘會内體一在此有構積接,皆擇化電列外沈觸記在 間層於少層導成積於層結沈自上層選 ® 介下此的接體積 層在對至蓋半形沈層蓋極箸除法電此於而有 ,物在導沈 一 積相層帽造上一電帽閘接移方介且對.,含米化為半有 而沈一電極製板及介極此 ,後的及而相璃驟撤矽作為含 ,則是介閘種基以 j 閘在内然它以,層玻步20間鎢作又 層層者間至一在層積於會層 ,其層料電鹽刻於之的種構 蓋電兩層伸 DR ,绕沈對少蓋觸在電材介酸蝕等層孔一結 帽介層此延 驟熔著相至帽接 介的層矽的或蓋觸 此 — — — — — — —------裝------ -- 訂---------I ( <請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 4 243 A7 B7 五、發明說明(4 以介層 ,間蓋 上層帽 之 > 極 構層閘 結電的 極介上 閘此之 此,絲 在上熔 積之矽 沈層晶 層電多 電介在 介間少 間層至 層在蓋 ,積帽 層沈極 蓋層閘 帽電及 極介以 閘一層 一 及電 —f 1 種 1 括 包 地 佳 較 絲 熔 矽 晶 多 該 °? 口中 開例 一 施 成實 形性 來換 分替 β,—* 0 I 除在 移 ηΕ並 20Π 於開 等個 或一 於為 大作 度絲 厚溶 種矽 一 晶 有 多 少 種 至此 ,在 絲留 熔質 斷 介 熔蓋 可帽 光極 ft 雷的 此酸 ,矽 物磷 化硼 氛含 有可 括亦 包層 層 電 蓋介 帽間 極層 閘此 此及 , 以 内物 層化 蓋氧 帽含 極可 閘亦 入層 伸電 延介 絲上 熔絲 此熔 ,矽 度晶 深多 的此 絲於 熔積 此沈 至層 伸樹 延化 α 砂 開有 一 含 有包 少地 至步 並一 ,進 璃更 玻構 鹽結 描 其 文 下 。 從顯 將明 點^ 優 而 及讀 性閲 特圖 , 附 的合 目結 他明 其説 及細 等詳 該之 之例 明施 發實 本性 繪 明 說 0 簡 之 (請先閱讀背面之注意事項再填寫本頁) 裝
詳 之 佼 施 實 佳 較 述 描 地 細 詳 而 示 圖 列 下 閲 參 將 明 發 式本 1L 示 顯 其 圖 面 πυ 0 橫 的 置 裝 _ 億 記 體 導 : 半 中一 其傜 , 圖 說第 細 的 上 其 積 沈 層 電 介 間 ; 層 構 具 結之 絲明 熔發 矽本 晶據 多根 之示 術顯 技傜 知圖 習 2 據第 艮 ίΊ ----訂---------線, 經濟部智慧財產局員工消費合作社印製 在 及 ;渠 圖溝 面一 剖 t 橫之 之構 置结 裝極 體閘 憶在 記明 體發 導本 半據 之根 構示 結顯 絲傜 墙圖 矽 3 晶第 多 置 顯 裝 , 體 圖 億 面 記 剖 體 横 導 之 半 置 的 裝 層 體 電 億 介 記 間 體 層 導 於 半 積 之 沈 画 層 3 電.,第 介圖偽 中面圖 圖剖彳 2 橫第 第之 本紙張尺度適用中國國家標準(CNS)A4規格(210 297公釐) 424317 A7 B7 五、發明說明(广 經濟部智慧財產局員工消費合作社印製 極 充 導 以視 以圔 ,極 熔供 ,明洞使下 閘 來 此 絲頂 下視 絲閘 種提量發孔此耗 及 料 除 熔的 之頂 熔一 一傜數項刻如損 層 材 移 的孔 層之 的入 是明的本蝕 ,性 電 電 中 下的 電層 成進 乃發料,及層帶 介 導 孔 之内 介蓋 形並 ,項材制以電附 間 以 從;層層 間帽 所層 上本電限程介低 層 中.,中圔電蓋 層極 下電 際 ,介程製薄在 , 圖圖圖面介帽 於閘 層介 實制1:製刻的及 層 4 面 5 剖層極 積入 電間。 ,限之加鈾上以 電 第剖第橫於閘 沈進 介層度 關程絲增的之失 介 於橫在之之入 絲和 間過長 相製熔來刻絲流 過 明之明置明進 熔層 層穿的 造的此耗蝕熔不 穿 發置發裝發及 一電 在成絲 _ 製絲在損性此能 。 成 本裝本體本層 明介 明形熔 1 體熔少性擇至熱斷 形 據體據億據電 發間 發渠此 1 導斷減帶選散之熔 孔 根億根記根介 本層 本溝至iffl半熔可附有擴料速 之 示記示體示間 據過 據或伸 i 與善種免物於材快 明 顯 _ 顯導顯層 根穿 根路延 i 乃改:避化關電能 發 偽導傜半是過 慑成 偽線並 1 明供 -一者氮相介絲 本 圖半圖之圖穿 圖形 圖一 發以法藉對之由熔 據 .,5 之 6 料 7 成 8 示及 9 示層 i 項局方能可路經: 根蓋第孔第材第形;第顯以第顯蓋 1本布種是入線茌得 示帽 填 電 及圖 及., 並帽 d 絲一於併或得使 -------I I ! I - — I 訂--------I ( (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) A7 4243 17 B7_ 五、發明說明(& ) 參考在圖形上一些相似或相同數字上所標明的詳細説 明於後述,首先如第2圖剖面圖.,1 0 G是多晶矽熔絲如 本發明所示,而熔絲1 Q結構並包括有基板1 Q 2 ,此基板 通常為一單晶矽質的基板,在1 0 2之上為一熱氯化層1 0 4 ,一飼閛極結構1 0 6其包括一多晶矽層1 〇 8作為熔絲用, 多晶矽層1 0 8被金屬矽化物層1 2 0所包覆,此金屬矽化物 通常為鎢化矽,多晶矽層1 0 8及金屬矽化物層1 2 (!均有一 閛極帽蓋層1 2 2於此閘極結構之上,以及具間隔物1 2 4於 此閘極結構1 1 6的側邊形成,做為此熔絲的多晶矽以及 金屬矽化物絶緣之用,閘極帽蓋1 2 2及間隔物1 2 4較佳化 地由氮化矽所形成,另一氮化矽層1 2 β沈積在閘極結構 1 i 0之上,層間介電層1 2 8其包括有一除氪化物之外的介 電材料,根據本發明於一選擇性蝕刻時的後續步驟h是 顯而易見的,層間介電層1 2 8其包括有硼磷矽酸鹽玻璃 (B P S G )或磷矽酸鹽玻璃(P S G )或等效材料,或者是具有 對氮化物鈾刻選擇比的相同材料,而層間介電層1 2 8將 在後續製程前抛光。 参考第3圖,一介電層13 fl沈積在已拋光層間介電層 1 2 8之上,介電層1 3 0包括了有一層氣化層如氣化砂,介 電層】3 G可為一在半導體記憶體製造中的層,介電層 1 3 0蝕刻成金屬線路中的溝渠圖形,一溝渠1 3 4將在閘極 結構之上形成。 參考第4圖,另一痼蝕刻製程乃形成一穿越殘存介電 層1 3 Q及内層介電層1 2 8的孔1 3 2,介電層1 3 G將是形成於 -8 - 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) {請先閱讀背面之注項再填寫本頁)
-----------------I 經濟部智慧財產局員工消費合作社印製 A7 424317 B7_ 五、發明說明(7 ) 半導體元件中擴散區的接觸孔_形,根據本項發明,介 電層1 3 D與層間介電層1 2 8將會在閘極結構1 1 6之上形成 孔1 3 2的圖形。孔洞1 3 2將與而後之半導體元件中的接觸 有關。孔1 3 2乃藉由選擇性層間介電層1 2 8與氪化物蝕刻 所形成,由於閛極帽蓋1 2 2是較佳的氮化挠,孔1 3 2乃蝕 穿過介電層1 3 0及内層介電層1 2 8且僅是一層相當薄的閘 極帽蓋蝕刻所形成,若愈厚的閘極帽蓋蝕刻將大大地對 製程限制有所改善,更具體化來說,一層大於或等於2 0 徹米的氮化物殘存厚度於孔1 3 2及金屣矽化物層1 2 Q之間 是較佳的。 參考第5圖,導電材料1 3 6沈積在孔1 3 2之中,導電材 料1 3 6乃在其它的半導體元件中於適當的孔画形中形成 接觸,導電材料1 3 β其包含了鎢金屬,钼,或者是相同 的材料,另一方面來説,孔洞1 3 2及1 3 4將由製程上來作 遮罩以防[h導電金屬1 3 6於沈積時槙入,此遮罩材料將 移除並重開孔1 3 2及1 3 4 ,此結構如第6圖,如果孔1 3 2 及1 :丨4未被遮孽,導電材料1 3 6被以下描述所移除。 如第G圖所不,導電材料1 3 6從孔1 3 2及1 3 4中移除, 以這樣的方式,閛極結構1 1 6有-層僅僅包含有閛極帽 蓋1 2 2的薄介電層,因此提供了帶有較少介電材料的一層 熔絲,並藉箸減少在熔絲之上的介電材料的量,舉例來 説,將會使雷射的能量於一較短時間内負載,並減少能 量分散至周遭熔絲之上<> 在操作時,一雷射能量施加在熔絲時,熔絲將熔斷, 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) — — — — — — — — — — —— · I I I I--- - 111 — — — — t. f (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 經濟部智慧財產局員工消費合作社印製 ^ ^43 1 7 A7 _B7_ 五、發明說明(/ ) 當太多熱能産將熔斷此熔絲時,將超過製程限制,可藉 由薄化此介電材料於熔絲之上,.因此有較少的材料受熱 ,也就是説,披加熱的材料較少,再者,當一外加雷射 光施加在此熔絲時,溫度將上升直至此熔絲熔斷,由於 僅有此介電材料包含於閘極帽蓋1 2 2並於此熔絲之上, 因此僅有閘極帽蓋需要被雷射所貫穿,如此能減少所附 隨損耗的危險:根據本發明此製程限制將被改善。 參-閲第7 D圖乃恨據本項發明,一多晶矽熔絲2 ϋ 0之平視 圖,熔絲2 (1 Q有一縮減區域2 Q 2 ,如此當一足夠的能量施 加於縮減區域2 (1 2時,縮減區域2 0 2將爆閗或熔斷來提供 在Α及Β點之間一不連續路徑,根據本發明,多數的開 路或開孔2 Q 4將在此熔絲上産生,以減少需要熔斷熔絲 2 0 0的能量,因此能改善製程限制。 根據本項發明,其它的組構亦可達成相同或相似的結 果,如第8圖所示.孔洞2 Q4延伸至熔絲2 G G之外,孔可 包含在一連績性的線路或孔洞2 Q S亦可沿箸熔絲2 QQ延伸 ,如第9圖。 對於一種新的熔絲布局以改善熔絲熔斷製程限制(此 限制將不受限地被説明),已被較佳實施例的説明,值 得注意的是,藉由技術上的增進來修正及改變亦可逹上 述結果,於是可了解到本項發明所掲示的特別實施例下 所改變的所附申請專利範圍,Μ著專利法律對於本發明 進行細節以及需求上的説明,如所附的專利申請範圍將能 說明以及為L e t t e r專利所保障。 -1 Ο - 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) (請先閱讀背面之注意事項再填寫本頁) I I I I 訂 I —-------- 424317 A7 _B7五、發明說明(9 ) 明 說 號 符 考1012 參 8 -― 6 2 3 3 多底熱閘多矽閘間氮層介薄 晶材氧極晶化極隔化間電介 絲 熔 矽 層構 層層蓋 化結矽鍚帽物 層 層電 層 矽 介層電 (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 層 絲 物層 熔 層構層構化蓋 層電 矽 化結矽結矽帽物矽介 晶板氣極晶極屬極隔化間 多基熱閘多閘金閘間氮層 --- I I — I 訂---------, 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 424317 A7 _B7 五、發明說明) 0 12 6 3 3 3 3 2 ο ο 2 2 圖 度 視 厚 平 物 絲 化 料瑢域 層氮孔材矽區 電存 電晶減孔 介殘一導多縮開 6 ο 孔 (請先閲讀背面之注意事項再填寫本頁) 裝--------訂---------線.: 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐)

Claims (1)

  1. 4243 17 A8 B8 C8 D8 申請專利範圍 經濟部智慧財產局員工消費合作社印製 ..此 層比 擇於 含 和電步 含 氧 形或 絲 驟在 電擇 選成 層 層介的 層 有 刻於 步積 介選 於形 蓋 電由th電 含 蝕大 矽 列沈 此刻 層乃 帽 介是擇 介 層 性至 晶 下及 ., ,蝕 電 ,。極 間且選 間 電 擇度 多 含以;層層有 介 孔内閘 層並刻 層 介 選厚 在 包層構電電蓋 間觸之該 該,蝕 該 該 該的 有 ,絲結介介帽 層接層中 中比的 中 中 中層 含 法熔極間一極 此的蓋其 其擇同 其 其 其蓋 尚 方矽閘層積閘 及上帽 , ,選不 , > ,帽 , 造晶的 I 沈對 以以極法 法刻物 法 法 法極 法 製多層成上著 層値閘方 方蝕化 方 方 方閘 方 的有蓋形之含 電一至之 之有氮 之 之 之少 之 綠含帽上層包 介有伸項 項具對 項 項 項減 項 溶層極構電均及此少延 1 2 物別 1。1 1 有 1 體一閘結介層以過至並第 第化分 第璃第 第含 第 億成的極間電.,穿之上圍 圍氮層 圍玻圍 圍驟 圍 記形上閘層介成蝕成之範 範此電。範鹽範 範步 。範 體上絲逑此間組地形構利。利於介成利酸利 利的米利 導板熔上於層所性所結專物專對間形專矽專 專孔毫專 半基矽於後此料擇刻極請化31層層所請磷請 。請觸2011 種在晶並然及材選蝕閘申氮申電及下申硼申物申接於申 1 多 以的 性此如有如介層驟如有如化如成等如 --------1 — 11- ! I I I I I 訂----— I —-- (請先閱讀背面之注意事項再埔寫本頁) 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 4 243 1 7 A8 B8 C8 D8 六、申請專利範圍 層與閘極帽蓋層間形成一 6夕化物。 8 . —種用於半導體記億體熔絲的製造方法,包含下列步 驟: 在一基板上形成一閘極結構,該閘極結構含有一多 晶矽熔絲以及一層閘極帽蓋層沈積於此多晶矽熔絲之 上; 在一閘極結構上沈積一介電層,而此介電層含有相 對於此閘極帽蓋層其選擇性蝕刻的材料所形成; 至少形成一個因選擇性蝕刻特性於閘極結構並延伸 至閘極帽蓋層的接觸孔; 接著於此孔洞内沈積一導電材料以形成接觸,並從 至少一個接觸孔上移除導電性材料。 3 .如申請專利範圍第8項之方法,其中該閘極帽蓋含有 氮化物。 ]〇 .如申請專利範圍第9項之方法,其中該介電層對氮 化物具蝕刻選擇比,同時尚含有由此介電層相對於氮 化物有箸選擇性蝕刻的步驟所組成。 1 i .如申請專利範圍第8項之方法,其中該介電層含有 --硼磷矽酸鹽玻璃及-氣化層。 1 2 .如申請專利範圍第8項之方法,其中形成具選擇性 蝕刻比的接觸孔由減少此閘極帽蓋層至大於或等於2 0 毫米的厚度來達成。 1 3 .如申請專利範圍第8項之方法,其中沈積在接觸孔 的導電物質以形成接觸含有沈積_於此接觸孔的步驟。 -1 4 - 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) ---------------------訂--------- (請先閱讀背面之注意事項再堉寫本頁) 經濟部智慧財產局員工消費合作社印製 4243 1 AS B8 CS D8 六、申請專利範圍 圍 _ _ 熔' 範夕記 利Βδ_ 晶 專& 導 f . 半 Hi-& 匕 申U種 S 一 鈕 Ϊ 一 .物 - 法構 Γ g Μ 方 — 結 帽 之S綠 項彳焙 ^ 8 』 的 及 第 _體 化 矽一 積 沈 含: 包含 尚10包 間 積 沈 層 蓋 帽 極 3ΓΕ 3圬一 及 絲 熔 矽 晶 ’ 多成 一 組 由所 '絲 構熔 結矽 極晶 閛多 一 此 於 及 以 上上 之之 構層 結電 極介 閘間 在層 積此 沈在 著積 接沈 層層 電電 介 介 間一 層後 一 然 „ 第 ΓΓ 第 雷 Ϊ 厚 。彳 , 圍 圍 被 層上 範 範 範 ,去IJi能 U蓋絲 U 5 L. V . VK- T 層於 一帽熔 專專 專 電用 有 1 極矽 、月||請1^05_ 介’申含申閑晶申 此成 ϋ 絲 D 至多 D 形⑽熔$伸此δ Ρ 開 摘 。 一 層 有蓋 少帽 至極 蓋閘 H0 -"IL*· row 極上 閘之 及絲 層熔 電矽 介晶 間 多 層除 之 項 5 Ti 第 圍 熔 所 光 射 項 於 大 約 度 (請先閱讀背面之注意事項再堉寫本頁) 裝 矽 晶 多 此 中 其 構 結
    延 値 於 位 P 開 勺 'm 米 毫 ο 2 於 帽 極 閘 該 中 其 構 結 絲 熔 之 項 .. 物 化 氮 有 含 層 蓋 層 電 介 該 中 其 搆 結 絲 熔 之 項 5 一―I 第 圍 範 Π- 手 專 請 Ψ D 物 化 氣 有 含 .線. 經濟部智慧財產局員工消費合作社印製 介 間 層 該 中 其 構 結 絲 熔 之 項 5 第 圍 範 ftj f 專 請 申 如 電 璃 玻 鹽 酸 矽 磷 硼 有 含 開 1 少 至 中 其 構 結 絲 熔 之 項 5 1 ί 第 圍 範 利 專 青 *-_-° 甲 如 Mlf此 專 fsM 在 青 ί»·-口 伸 積 申 延 D 沈 口 $ 層 度 長 勺 白 化 矽 一 有 含 尚 構 結 絲 熔 之 項 5 1± 第 圍 範 上 之 絲 熔 矽 晶 多 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐)
TW088117304A 1998-11-05 1999-10-07 Fuse layout for improved fuse blow process window TW424317B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US09/186,515 US6121074A (en) 1998-11-05 1998-11-05 Fuse layout for improved fuse blow process window

Publications (1)

Publication Number Publication Date
TW424317B true TW424317B (en) 2001-03-01

Family

ID=22685256

Family Applications (1)

Application Number Title Priority Date Filing Date
TW088117304A TW424317B (en) 1998-11-05 1999-10-07 Fuse layout for improved fuse blow process window

Country Status (7)

Country Link
US (1) US6121074A (zh)
EP (1) EP0999592B1 (zh)
JP (1) JP4621319B2 (zh)
KR (1) KR100695591B1 (zh)
CN (1) CN1139123C (zh)
DE (1) DE69939518D1 (zh)
TW (1) TW424317B (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6121074A (en) * 1998-11-05 2000-09-19 Siemens Aktiengesellschaft Fuse layout for improved fuse blow process window
DE19924153B4 (de) * 1999-05-26 2006-02-09 Infineon Technologies Ag Schaltungsanordnung zur Reparatur eines Halbleiterspeichers
US20030025177A1 (en) 2001-08-03 2003-02-06 Chandrasekharan Kothandaraman Optically and electrically programmable silicided polysilicon fuse device
US7375027B2 (en) 2004-10-12 2008-05-20 Promos Technologies Inc. Method of providing contact via to a surface
CN100501973C (zh) * 2005-03-30 2009-06-17 雅马哈株式会社 适合半导体器件的熔丝断开方法
KR101046229B1 (ko) * 2009-03-17 2011-07-04 주식회사 하이닉스반도체 퓨즈를 포함하는 반도체 장치
KR101113187B1 (ko) * 2010-01-29 2012-02-15 주식회사 하이닉스반도체 열 확산을 방지할 수 있는 전기적 퓨즈를 구비하는 반도체 집적 회로
KR101649967B1 (ko) * 2010-05-04 2016-08-23 삼성전자주식회사 이-퓨즈 구조체를 포함하는 반도체 소자 및 그 제조 방법

Family Cites Families (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
BE794202A (fr) * 1972-01-19 1973-05-16 Intel Corp Liaison fusible pour circuit integre sur substrat semi-conducteur pour memoires
JPS6044829B2 (ja) * 1982-03-18 1985-10-05 富士通株式会社 半導体装置の製造方法
JPS60176250A (ja) * 1984-02-23 1985-09-10 Toshiba Corp 半導体装置の製造方法
US4665295A (en) * 1984-08-02 1987-05-12 Texas Instruments Incorporated Laser make-link programming of semiconductor devices
JPS6480038A (en) * 1987-09-19 1989-03-24 Hitachi Ltd Manufacture of semiconductor integrated circuit device
JPH01107742A (ja) * 1987-10-20 1989-04-25 Fuji Photo Film Co Ltd 放射線画像診断装置
EP0374690B1 (en) * 1988-12-19 1993-04-21 National Semiconductor Corporation Programmable fusible link structure allowing for plasma metal etching.
JPH0352254A (ja) * 1989-07-20 1991-03-06 Toshiba Corp Mos型半導体装置およびその製造方法
JP2816394B2 (ja) * 1989-10-24 1998-10-27 セイコークロック株式会社 半導体装置
US5241212A (en) * 1990-05-01 1993-08-31 Mitsubishi Denki Kabushiki Kaisha Semiconductor device having a redundant circuit portion and a manufacturing method of the same
JP2656368B2 (ja) * 1990-05-08 1997-09-24 株式会社東芝 ヒューズの切断方法
US5300456A (en) * 1993-06-17 1994-04-05 Texas Instruments Incorporated Metal-to-metal antifuse structure
JPH07130861A (ja) * 1994-01-31 1995-05-19 Hitachi Ltd 半導体集積回路装置の製造方法
US5879966A (en) * 1994-09-06 1999-03-09 Taiwan Semiconductor Manufacturing Company Ltd. Method of making an integrated circuit having an opening for a fuse
US5578517A (en) * 1994-10-24 1996-11-26 Taiwan Semiconductor Manufacturing Company Ltd. Method of forming a highly transparent silicon rich nitride protective layer for a fuse window
US5550399A (en) * 1994-11-03 1996-08-27 Kabushiki Kaisha Toshiba Integrated circuit with windowed fuse element and contact pad
JPH08340049A (ja) * 1995-04-06 1996-12-24 Texas Instr Inc <Ti> 集積回路修正法
JPH08288394A (ja) * 1995-04-17 1996-11-01 Matsushita Electron Corp 半導体装置の製造方法
US5521116A (en) * 1995-04-24 1996-05-28 Texas Instruments Incorporated Sidewall formation process for a top lead fuse
EP0762498A3 (en) * 1995-08-28 1998-06-24 International Business Machines Corporation Fuse window with controlled fuse oxide thickness
JP3135039B2 (ja) * 1995-11-15 2001-02-13 日本電気株式会社 半導体装置
JPH09153552A (ja) * 1995-11-29 1997-06-10 Mitsubishi Electric Corp 半導体装置およびその製造方法
US5895262A (en) * 1996-01-31 1999-04-20 Micron Technology, Inc. Methods for etching fuse openings in a semiconductor device
JPH09237497A (ja) * 1996-02-29 1997-09-09 Sony Corp 半導体メモリ装置
US5712206A (en) * 1996-03-20 1998-01-27 Vanguard International Semiconductor Corporation Method of forming moisture barrier layers for integrated circuit applications
US5652175A (en) * 1996-07-19 1997-07-29 Taiwan Semiconductor Manufacturing Company Ltd. Method for manufacturing a fuse structure
KR100192591B1 (ko) * 1996-08-22 1999-06-15 윤종용 반도체 메모리 장치의 리페어회로의 제조방법
JPH10125868A (ja) * 1996-10-23 1998-05-15 Hitachi Ltd 半導体集積回路装置およびその製造方法ならびに半導体集積回路装置の救済方法
JPH10163324A (ja) * 1996-11-29 1998-06-19 Sony Corp 半導体装置の製造方法
KR19980065743A (ko) * 1997-01-14 1998-10-15 김광호 안티 퓨즈를 구비하는 반도체장치 및 그 형성방법
JPH11260922A (ja) * 1998-03-13 1999-09-24 Toshiba Corp 半導体装置及びその製造方法
US6037648A (en) * 1998-06-26 2000-03-14 International Business Machines Corporation Semiconductor structure including a conductive fuse and process for fabrication thereof
US6121074A (en) * 1998-11-05 2000-09-19 Siemens Aktiengesellschaft Fuse layout for improved fuse blow process window

Also Published As

Publication number Publication date
US6121074A (en) 2000-09-19
JP4621319B2 (ja) 2011-01-26
CN1139123C (zh) 2004-02-18
EP0999592A1 (en) 2000-05-10
CN1254941A (zh) 2000-05-31
DE69939518D1 (de) 2008-10-23
EP0999592B1 (en) 2008-09-10
KR100695591B1 (ko) 2007-03-14
JP2000150655A (ja) 2000-05-30
KR20000035223A (ko) 2000-06-26

Similar Documents

Publication Publication Date Title
TWI311808B (en) Fuse and method for disconnecting the fuse
US5552627A (en) Electrically programmable antifuse incorporating dielectric and amorphous silicon interlayers
US5612252A (en) Method of forming metallization to improve electromigration resistance
CN1076123C (zh) 备有抗熔元件的半导体器件及其制造方法
TW457685B (en) Manufacturing of cavity fuses on gate conductor level
TW445623B (en) Crack stop between neighboring fuses for protection from fuse blow damage
JP2003197867A (ja) メモリ構造における連続アンチヒューズ材料
US9093453B2 (en) High performance e-fuse fabricated with sub-lithographic dimension
US4968643A (en) Method for fabricating an activatable conducting link for metallic conductive wiring in a semiconductor device
TW424317B (en) Fuse layout for improved fuse blow process window
TW200406023A (en) Self-aligned contacts to gates
US6252292B1 (en) Vertical electrical cavity-fuse
US4747076A (en) Method of writing information into a fuse-type ROM
CN101567360A (zh) 电致熔丝结构和方法
CN108269758B (zh) 半导体元件的制作方法
US6509624B1 (en) Semiconductor fuses and antifuses in vertical DRAMS
US6294453B1 (en) Micro fusible link for semiconductor devices and method of manufacture
US6440850B1 (en) Structure for an electrical contact to a thin film in a semiconductor structure and method for making the same
TWI250652B (en) Integrated field-effect transistor with two control regions, use of this field-effect transistor and fabrication method
JP2002334928A (ja) 半導体装置およびその製造方法
CN104103623B (zh) 电熔丝结构及其形成方法
TW525233B (en) Substrate with a layer composed of monocrystalline silicon and its generating method
US9934925B2 (en) Fuse structures and forming and operation methods thereof
JPH01168050A (ja) 積層型半導体装置
KR20080003707A (ko) 마스크 롬 및 그 제조 방법

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees