JPH10163324A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH10163324A JPH10163324A JP32001696A JP32001696A JPH10163324A JP H10163324 A JPH10163324 A JP H10163324A JP 32001696 A JP32001696 A JP 32001696A JP 32001696 A JP32001696 A JP 32001696A JP H10163324 A JPH10163324 A JP H10163324A
- Authority
- JP
- Japan
- Prior art keywords
- fuse
- layer
- insulating film
- etching
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
(57)【要約】
【課題】 ヒューズ上に形成される絶縁膜の全体の厚さ
が大きくなってエッチングのばらつきが大きくなるよう
な場合でも、ヒューズ上の残膜の厚さを所定の厚さとす
ることのできる半導体装置の製造方法を提供すること。 【解決手段】 ヒューズ12を覆うように、第1絶縁膜
14を所定の厚さTに形成し、配線層のうち最も下層の
配線層の形成と同時に、第1絶縁膜14の上にアルミニ
ウムで成るストッパー層15を形成する。このストッパ
ー層15の上に、第2絶縁膜16、第3絶縁膜17及び
パッシベーション膜18を形成する。そして、絶縁膜を
被エッチング材料とするエッチングにより第2絶縁膜1
6、第3絶縁膜17及びパッシベーション膜18のヒュ
ーズ上の部分16a、17a、18aを除去した後、ア
ルミニウムを被エッチング材料とするエッチングにより
ストッパー層15のヒューズ12上の部分15aを除去
して、第1絶縁膜14のヒューズ12上の部分14aの
みを、ヒューズ12上に残す。
が大きくなってエッチングのばらつきが大きくなるよう
な場合でも、ヒューズ上の残膜の厚さを所定の厚さとす
ることのできる半導体装置の製造方法を提供すること。 【解決手段】 ヒューズ12を覆うように、第1絶縁膜
14を所定の厚さTに形成し、配線層のうち最も下層の
配線層の形成と同時に、第1絶縁膜14の上にアルミニ
ウムで成るストッパー層15を形成する。このストッパ
ー層15の上に、第2絶縁膜16、第3絶縁膜17及び
パッシベーション膜18を形成する。そして、絶縁膜を
被エッチング材料とするエッチングにより第2絶縁膜1
6、第3絶縁膜17及びパッシベーション膜18のヒュ
ーズ上の部分16a、17a、18aを除去した後、ア
ルミニウムを被エッチング材料とするエッチングにより
ストッパー層15のヒューズ12上の部分15aを除去
して、第1絶縁膜14のヒューズ12上の部分14aの
みを、ヒューズ12上に残す。
Description
【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、半導体装置の製造
方法に関するものである。
方法に関するものである。
【0002】
【従来の技術】メモリーICは、複数のメモリーセルか
ら成るが、そのメモリーセルの1個所でも欠陥がある
と、メモリーICの全体が不良品となる。そのため、正
規のメモリーセル以外に予備のメモリーセルを設けて、
欠陥メモリーセルを予備のメモリーセルに置換し、数少
ない欠陥メモリセルのためにメモリーICが不良品とな
ることを防止している。このメモリーセルの置換は、回
路内に配設されたヒューズを切断することにより行われ
る。すなわち、欠陥メモリーセルのデコーダ及びセンス
アンプに接続するヒューズを切断して欠陥メモリーセル
を切り離し、かつ予備デコーダ内に配設される予備メモ
リーセルのドレインとなるトランジスタのヒューズを切
断して、欠陥メモリーセルの代わりに予備メモリーセル
が駆動するようにしている。なお、このヒューズの切断
は、レーザーによる方法が多く用いられている。
ら成るが、そのメモリーセルの1個所でも欠陥がある
と、メモリーICの全体が不良品となる。そのため、正
規のメモリーセル以外に予備のメモリーセルを設けて、
欠陥メモリーセルを予備のメモリーセルに置換し、数少
ない欠陥メモリセルのためにメモリーICが不良品とな
ることを防止している。このメモリーセルの置換は、回
路内に配設されたヒューズを切断することにより行われ
る。すなわち、欠陥メモリーセルのデコーダ及びセンス
アンプに接続するヒューズを切断して欠陥メモリーセル
を切り離し、かつ予備デコーダ内に配設される予備メモ
リーセルのドレインとなるトランジスタのヒューズを切
断して、欠陥メモリーセルの代わりに予備メモリーセル
が駆動するようにしている。なお、このヒューズの切断
は、レーザーによる方法が多く用いられている。
【0003】図6のAで示されるように、ヒューズ1の
上方には、例えばSiO2 などの絶縁膜2、3、4や、
例えばプラズマシリコン窒化膜(以下、P−SiNと記
載する)などでなるパッシベーション膜5が堆積してい
る。ヒューズ1の上方にあるこれらの絶縁膜2、3、4
及びパッシベーション膜5が厚すぎると、ヒューズ1が
レーザーで切断できない。そこで、従来は、ヒューズ1
の大きさと整合する開口部9aを有するレジスト9をパ
ッシベーション膜5の上に形成して、パッシベーション
膜5と絶縁膜2、3、4との選択比の高いエッチング
(例えばCF4 +O2 のドライエッチング)でパッシベ
ーション膜5を除去した後、絶縁膜2、3、4をエッチ
ングして、図6のBで示されるように、ヒューズ1の上
方に適切な厚さT’の残膜部2aを生成していた。なお
逆に、残膜部2aの厚さT’が薄すぎると、レーザーで
ヒューズ1を切断する際に、ヒューズ1を構成している
金属が飛び散り、図示しない隣のヒューズなどに悪影響
を与える恐れがある。そこで、残膜の厚さは所定の厚
さ、例えば200〜1200nm程度にされていた。
上方には、例えばSiO2 などの絶縁膜2、3、4や、
例えばプラズマシリコン窒化膜(以下、P−SiNと記
載する)などでなるパッシベーション膜5が堆積してい
る。ヒューズ1の上方にあるこれらの絶縁膜2、3、4
及びパッシベーション膜5が厚すぎると、ヒューズ1が
レーザーで切断できない。そこで、従来は、ヒューズ1
の大きさと整合する開口部9aを有するレジスト9をパ
ッシベーション膜5の上に形成して、パッシベーション
膜5と絶縁膜2、3、4との選択比の高いエッチング
(例えばCF4 +O2 のドライエッチング)でパッシベ
ーション膜5を除去した後、絶縁膜2、3、4をエッチ
ングして、図6のBで示されるように、ヒューズ1の上
方に適切な厚さT’の残膜部2aを生成していた。なお
逆に、残膜部2aの厚さT’が薄すぎると、レーザーで
ヒューズ1を切断する際に、ヒューズ1を構成している
金属が飛び散り、図示しない隣のヒューズなどに悪影響
を与える恐れがある。そこで、残膜の厚さは所定の厚
さ、例えば200〜1200nm程度にされていた。
【0004】しかしながら、今後、高集化・高密化が進
むと、デバイスによっては、ヒューズ1上に堆積する絶
縁膜の厚さ(図6のAにおいては絶縁膜2、3、4の合
計の厚さL)が4μm以上となることがある。従来の技
術においては、絶縁膜2、3、4は、一度のエッチング
で除去されるため、エッチングの精度のばらつきを±1
5%(現在、この値以下のばらつきは許容されている)
としても、厚さが4μm以上となると、その残膜部2’
のばらつきは、±600nmと大きくなる。従って、残
膜部2’の厚さT’を、200nm〜1200nm程度
の適当な厚さとすることができない。
むと、デバイスによっては、ヒューズ1上に堆積する絶
縁膜の厚さ(図6のAにおいては絶縁膜2、3、4の合
計の厚さL)が4μm以上となることがある。従来の技
術においては、絶縁膜2、3、4は、一度のエッチング
で除去されるため、エッチングの精度のばらつきを±1
5%(現在、この値以下のばらつきは許容されている)
としても、厚さが4μm以上となると、その残膜部2’
のばらつきは、±600nmと大きくなる。従って、残
膜部2’の厚さT’を、200nm〜1200nm程度
の適当な厚さとすることができない。
【0005】
【発明が解決しようとする課題】本発明は、上述の問題
に鑑みてなされ、ヒューズの上方に堆積する残膜が厚く
なったとしても、ヒューズ上の残膜の厚さを適当な厚さ
とすることのできる半導体装置の製造方法を提供するこ
とを課題とする。
に鑑みてなされ、ヒューズの上方に堆積する残膜が厚く
なったとしても、ヒューズ上の残膜の厚さを適当な厚さ
とすることのできる半導体装置の製造方法を提供するこ
とを課題とする。
【0006】
【課題を解決するための手段】以上の課題は、複数層
(例えば、実施例の14、16、17、18:以下、同
様)からなる絶縁膜をエッチングにより除去して、ヒュ
ーズ(12)上にある前記絶縁膜の厚さを所定の厚さ
(T)とする半導体装置の製造方法において、前記ヒュ
ーズ(12)上にある前記絶縁膜の下層部(14)を前
記所定の厚さ(T)に形成し、該下層部(14)の直上
方に、該絶縁膜とのエッチングの選択比が高い膜でなる
ストッパー層(15)を形成させ、前記絶縁膜を最上層
部(18)まで形成した後に、該ストッパー層(15)
より上方にある前記絶縁膜(16a、17a、18a)
をエッチングにより除去し、その後、前記ヒューズ(1
2)上にある前記ストッパー層(15a)をエッチング
により除去することを特徴とする半導体装置の製造方
法、によって解決される。
(例えば、実施例の14、16、17、18:以下、同
様)からなる絶縁膜をエッチングにより除去して、ヒュ
ーズ(12)上にある前記絶縁膜の厚さを所定の厚さ
(T)とする半導体装置の製造方法において、前記ヒュ
ーズ(12)上にある前記絶縁膜の下層部(14)を前
記所定の厚さ(T)に形成し、該下層部(14)の直上
方に、該絶縁膜とのエッチングの選択比が高い膜でなる
ストッパー層(15)を形成させ、前記絶縁膜を最上層
部(18)まで形成した後に、該ストッパー層(15)
より上方にある前記絶縁膜(16a、17a、18a)
をエッチングにより除去し、その後、前記ヒューズ(1
2)上にある前記ストッパー層(15a)をエッチング
により除去することを特徴とする半導体装置の製造方
法、によって解決される。
【0007】このような成膜方法によって、ヒューズ上
の絶縁膜の膜厚が厚く形成されるに伴って、エッチング
のばらつきが大きくなる場合でも、ヒューズ上に残すべ
き絶縁膜の厚さを所定の厚さとすることができる。
の絶縁膜の膜厚が厚く形成されるに伴って、エッチング
のばらつきが大きくなる場合でも、ヒューズ上に残すべ
き絶縁膜の厚さを所定の厚さとすることができる。
【0008】又、以上の課題は、複数層(例えば、実施
例の14、16、17’、18’:以下、同様)からな
る絶縁膜をエッチングにより除去して、ヒューズ(1
2)上にある前記絶縁膜の厚さを所定の厚さ(T)とす
る半導体装置の製造方法において、前記ヒューズ(1
2)上にある前記絶縁膜の下層部(14)を所定の厚さ
(T)に形成し、該下層部(14)の直上方に、該絶縁
膜とのエッチングの選択比が高い膜でなるストッパー層
(15)を形成させ、該ストッパー層(15)の上に前
記絶縁膜の中間層部(16、17’)を堆積させ、該中
間層部(16、17’)のコンタクトホールを形成する
際のエッチングと同時に、ヒューズ(12)上の該中間
層部(16a、17a’)を除去し、該中間層部(1
6、17’)の上に前記絶縁膜の上層部(18’)を堆
積させ、前記ヒューズ(12)上の該上層部(18
a’)をエッチングで除去した後、前記ヒューズ(1
2)上にある前記ストッパー層(15a)をエッチング
により除去することを特徴とする半導体装置の製造方
法、によって解決される。
例の14、16、17’、18’:以下、同様)からな
る絶縁膜をエッチングにより除去して、ヒューズ(1
2)上にある前記絶縁膜の厚さを所定の厚さ(T)とす
る半導体装置の製造方法において、前記ヒューズ(1
2)上にある前記絶縁膜の下層部(14)を所定の厚さ
(T)に形成し、該下層部(14)の直上方に、該絶縁
膜とのエッチングの選択比が高い膜でなるストッパー層
(15)を形成させ、該ストッパー層(15)の上に前
記絶縁膜の中間層部(16、17’)を堆積させ、該中
間層部(16、17’)のコンタクトホールを形成する
際のエッチングと同時に、ヒューズ(12)上の該中間
層部(16a、17a’)を除去し、該中間層部(1
6、17’)の上に前記絶縁膜の上層部(18’)を堆
積させ、前記ヒューズ(12)上の該上層部(18
a’)をエッチングで除去した後、前記ヒューズ(1
2)上にある前記ストッパー層(15a)をエッチング
により除去することを特徴とする半導体装置の製造方
法、によって解決される。
【0009】このような成膜方法によって、ヒューズ上
の絶縁膜の膜厚が厚く形成されるとしても、ヒューズ上
に残す絶縁膜の厚さを所定の厚さとすることができる。
加えて、絶縁膜を堆積させた後にエッチングする絶縁膜
は上層部だけであるので、ヒューズ上に残す絶縁膜の厚
さを所定の厚さとする際のエッチングの時間を短縮する
ことができる。
の絶縁膜の膜厚が厚く形成されるとしても、ヒューズ上
に残す絶縁膜の厚さを所定の厚さとすることができる。
加えて、絶縁膜を堆積させた後にエッチングする絶縁膜
は上層部だけであるので、ヒューズ上に残す絶縁膜の厚
さを所定の厚さとする際のエッチングの時間を短縮する
ことができる。
【0010】
【発明の実施の形態】ヒューズ上に形成される絶縁膜の
うち、下層部を所定の厚さに形成し、そのすぐ上方にス
トッパー層(これは絶縁膜のエッチングを行うときは下
地材料となり、被エッチング材料として除去される際に
は絶縁膜を下地材料とする層)を形成した後、絶縁膜を
最上層部まで形成する。その後、絶縁膜のみをエッチン
グして除去するが、このエッチングはストッパー層との
選択比が高いので、ストッパー層はほとんど除去されず
に、絶縁膜のみが除去される。次に、絶縁膜との選択比
が高いエッチングによりストッパー層のみを除去するの
で、ストッパー層の下に形成されている絶縁膜はほとん
ど除去されない。従って、エッチングのばらつきによる
残膜の厚さの誤差はほとんどなく、ヒューズ上の残膜を
所定の厚さとすることができる。
うち、下層部を所定の厚さに形成し、そのすぐ上方にス
トッパー層(これは絶縁膜のエッチングを行うときは下
地材料となり、被エッチング材料として除去される際に
は絶縁膜を下地材料とする層)を形成した後、絶縁膜を
最上層部まで形成する。その後、絶縁膜のみをエッチン
グして除去するが、このエッチングはストッパー層との
選択比が高いので、ストッパー層はほとんど除去されず
に、絶縁膜のみが除去される。次に、絶縁膜との選択比
が高いエッチングによりストッパー層のみを除去するの
で、ストッパー層の下に形成されている絶縁膜はほとん
ど除去されない。従って、エッチングのばらつきによる
残膜の厚さの誤差はほとんどなく、ヒューズ上の残膜を
所定の厚さとすることができる。
【0011】又、ヒューズ上に形成される絶縁膜のう
ち、下層部を所定の厚さに形成し、そのすぐ上方にスト
ッパー層を形成した後、更に絶縁膜の中間層部を堆積す
る。この絶縁膜のコンタクトホールを形成する際に、同
時に、この絶縁膜のヒューズ上に堆積している部分を除
去する。このとき、中間層部の下には、ストッパー層が
形成されているので、ストッパー層の上面まで完全に絶
縁膜をエッチングすることができる。すなわち、中間層
部の絶縁膜のコンタクトホールの形成と同一の工程で、
ヒューズ上の中間層部の絶縁膜を除去することができ
る。その後、上層部を形成し、この上層部をエッチング
によって除去するが、このエッチングは絶縁膜とストッ
パー層との選択比が高いので、ストッパー層はほとんど
除去されずに、絶縁膜の上層部のみが除去される。この
とき、除去される膜は上層部のみであるので、エッチン
グの時間を短縮することができる。次に、絶縁膜との選
択比が高いエッチングによりストッパー層を除去するの
で、ストッパー層の下の絶縁膜はほとんど除去されずに
残る。従って、ストッパー層の下の絶縁膜はそのまま残
り、ヒューズ上の残膜を所定の厚さとすることができ
る。
ち、下層部を所定の厚さに形成し、そのすぐ上方にスト
ッパー層を形成した後、更に絶縁膜の中間層部を堆積す
る。この絶縁膜のコンタクトホールを形成する際に、同
時に、この絶縁膜のヒューズ上に堆積している部分を除
去する。このとき、中間層部の下には、ストッパー層が
形成されているので、ストッパー層の上面まで完全に絶
縁膜をエッチングすることができる。すなわち、中間層
部の絶縁膜のコンタクトホールの形成と同一の工程で、
ヒューズ上の中間層部の絶縁膜を除去することができ
る。その後、上層部を形成し、この上層部をエッチング
によって除去するが、このエッチングは絶縁膜とストッ
パー層との選択比が高いので、ストッパー層はほとんど
除去されずに、絶縁膜の上層部のみが除去される。この
とき、除去される膜は上層部のみであるので、エッチン
グの時間を短縮することができる。次に、絶縁膜との選
択比が高いエッチングによりストッパー層を除去するの
で、ストッパー層の下の絶縁膜はほとんど除去されずに
残る。従って、ストッパー層の下の絶縁膜はそのまま残
り、ヒューズ上の残膜を所定の厚さとすることができ
る。
【0012】なお、絶縁膜を最上層部まで形成した後、
又は上層部を形成した後、絶縁膜のみを除去する際に
は、ボンディングパッド上のパッシベーション膜を除去
する工程と同時に行えば、従来の工程に、ストッパー層
をエッチングするという工程のみを追加すればよいだけ
であるので、工程数を大巾に増加させることなく、所定
の厚さの残膜が常に得られる。また、ストッパー層を、
最も下に形成される配線層の形成と同一の工程で作成す
れば、従来の工程数を増やすことなく、ヒューズ上にス
トッパー層を形成することができる。なお、アルミニウ
ムのエッチングは絶縁膜との選択比が極めて高いので、
ストッパー層としてアルミニウム配線を用いるのが最も
よい。
又は上層部を形成した後、絶縁膜のみを除去する際に
は、ボンディングパッド上のパッシベーション膜を除去
する工程と同時に行えば、従来の工程に、ストッパー層
をエッチングするという工程のみを追加すればよいだけ
であるので、工程数を大巾に増加させることなく、所定
の厚さの残膜が常に得られる。また、ストッパー層を、
最も下に形成される配線層の形成と同一の工程で作成す
れば、従来の工程数を増やすことなく、ヒューズ上にス
トッパー層を形成することができる。なお、アルミニウ
ムのエッチングは絶縁膜との選択比が極めて高いので、
ストッパー層としてアルミニウム配線を用いるのが最も
よい。
【0013】
【実施例】以下、本発明の実施例について図面を参照し
て説明する。
て説明する。
【0014】まず、第1実施例について図1又は図2を
参照して説明する。
参照して説明する。
【0015】図1のAで示すように、基板11上に、ヒ
ューズ12を形成する。このヒューズ12は、ポリサイ
ド構造をしており、すなわちポリシリコン12aの上に
チタンシリサイド(TiSi2 )12bを重ねた構造を
している。ヒューズ12の周囲には、側壁酸化膜13が
形成されているが、これは公知のように、基板11上に
形成される図示しないMOS等のLDD領域を定める際
のマスクとなる絶縁膜の形成と同時に形成された絶縁膜
である。更に、ヒューズ12上には、第1絶縁層14が
堆積している。この第1絶縁層14は、例えばPSG
(燐を含んだSiO2 )で成り、この第1絶縁層14の
ヒューズ12上の部分14aの膜厚Tは約200〜12
00nm程度となっている。
ューズ12を形成する。このヒューズ12は、ポリサイ
ド構造をしており、すなわちポリシリコン12aの上に
チタンシリサイド(TiSi2 )12bを重ねた構造を
している。ヒューズ12の周囲には、側壁酸化膜13が
形成されているが、これは公知のように、基板11上に
形成される図示しないMOS等のLDD領域を定める際
のマスクとなる絶縁膜の形成と同時に形成された絶縁膜
である。更に、ヒューズ12上には、第1絶縁層14が
堆積している。この第1絶縁層14は、例えばPSG
(燐を含んだSiO2 )で成り、この第1絶縁層14の
ヒューズ12上の部分14aの膜厚Tは約200〜12
00nm程度となっている。
【0016】次に、第1絶縁層14の上に、第1の配線
層を形成するアルミニウム層を均一に堆積させる。そし
て、従来のレチクルを変更し、このアルミニウム層がヒ
ューズ12上に残るように、すなわち図において15a
で示される部分が残るように、フォトレジスト25を形
成する。そして、図1のBに示されるように、エッチン
グによりアルミニウム層を残すことによってストッパー
層15を形成する。なお本実施例では、このストッパー
層15は、ヒューズ12の大きさより大きめに形成され
ている。その後、図1のCに示されるように、このスト
ッパー層15の上に、例えばPSGなどでなる第2絶縁
層16を堆積させ、多層配線の断線不良防止のために、
この第2絶縁層16の表面を公知の方法により平坦化
し、パターンを形成する。
層を形成するアルミニウム層を均一に堆積させる。そし
て、従来のレチクルを変更し、このアルミニウム層がヒ
ューズ12上に残るように、すなわち図において15a
で示される部分が残るように、フォトレジスト25を形
成する。そして、図1のBに示されるように、エッチン
グによりアルミニウム層を残すことによってストッパー
層15を形成する。なお本実施例では、このストッパー
層15は、ヒューズ12の大きさより大きめに形成され
ている。その後、図1のCに示されるように、このスト
ッパー層15の上に、例えばPSGなどでなる第2絶縁
層16を堆積させ、多層配線の断線不良防止のために、
この第2絶縁層16の表面を公知の方法により平坦化
し、パターンを形成する。
【0017】次に、第2絶縁層16の上に、第2の配線
層となる図示しないアルミニウム層を形成し、このアル
ミニウム層をパターニングした後(ヒューズ12上の第
2の配線層は除去される)、その上に、例えばPSG等
の絶縁膜でなる第3絶縁層17を形成し、その表面を平
坦化する。そして、第3絶縁層17をパターニングした
後(ヒューズ12上には第3絶縁膜17が残る)、図示
しない第3の配線層となるアルミニウム層を堆積させて
パターン形成し(ヒューズ12上の第3の配線層は除去
される)、その上に、例えばP−SiNの絶縁膜でなる
パッシベージョン層18を均一に堆積させる。従って、
図2のAに示すように、ヒューズ12上には、第1絶縁
層14、ストッパー層15、第2絶縁層16、第3絶縁
層17、パッシベーション層18が形成される。
層となる図示しないアルミニウム層を形成し、このアル
ミニウム層をパターニングした後(ヒューズ12上の第
2の配線層は除去される)、その上に、例えばPSG等
の絶縁膜でなる第3絶縁層17を形成し、その表面を平
坦化する。そして、第3絶縁層17をパターニングした
後(ヒューズ12上には第3絶縁膜17が残る)、図示
しない第3の配線層となるアルミニウム層を堆積させて
パターン形成し(ヒューズ12上の第3の配線層は除去
される)、その上に、例えばP−SiNの絶縁膜でなる
パッシベージョン層18を均一に堆積させる。従って、
図2のAに示すように、ヒューズ12上には、第1絶縁
層14、ストッパー層15、第2絶縁層16、第3絶縁
層17、パッシベーション層18が形成される。
【0018】そして、パッシベージョン層18の図示し
ないボンディングパッドにある部分と、ヒューズ12上
にある絶縁膜とを除去するパターンを有するフォトレジ
スト21をパッシベーション層18の上に形成する。そ
して、酸化膜エッチャーで公知のガスを用いてエッチン
グを行う。このとき、酸化膜エッチャーで用いられるガ
スは、(どのガスを用いても)ストッパー層15の材料
であるアルミニウムとの選択性が高いため、ストッパー
層15は全くエッチングされない。従って、ストッパー
層15より上方にある絶縁膜、すなわち第2絶縁層1
6、第3絶縁層17、パッシベージョン層18のヒュー
ズ12上の部分、すなわち図2のAにおける16a、1
7a、18aの部分が完全に除去され、図2のBの状態
となる。
ないボンディングパッドにある部分と、ヒューズ12上
にある絶縁膜とを除去するパターンを有するフォトレジ
スト21をパッシベーション層18の上に形成する。そ
して、酸化膜エッチャーで公知のガスを用いてエッチン
グを行う。このとき、酸化膜エッチャーで用いられるガ
スは、(どのガスを用いても)ストッパー層15の材料
であるアルミニウムとの選択性が高いため、ストッパー
層15は全くエッチングされない。従って、ストッパー
層15より上方にある絶縁膜、すなわち第2絶縁層1
6、第3絶縁層17、パッシベージョン層18のヒュー
ズ12上の部分、すなわち図2のAにおける16a、1
7a、18aの部分が完全に除去され、図2のBの状態
となる。
【0019】次に、アルミニウムエッチャーで、例えば
BCl3 +Cl2 のガスを用いたドライエッチングを行
う。すると、図2のCで示すように、ストッパー層15
のヒューズ12上の部分15aがエッチングされる。こ
のときのエッチングは、アルミニウムと、下地材料とな
る第1絶縁層14との選択性が高いので、第1絶縁層1
4は、ほとんどエッチングされずに残る。従って、ヒュ
ーズ12上の絶縁膜は第1絶縁層14の厚さ、すなわち
所定の厚さTとなる。そして最後に、フォトレジスト2
1を除去する。
BCl3 +Cl2 のガスを用いたドライエッチングを行
う。すると、図2のCで示すように、ストッパー層15
のヒューズ12上の部分15aがエッチングされる。こ
のときのエッチングは、アルミニウムと、下地材料とな
る第1絶縁層14との選択性が高いので、第1絶縁層1
4は、ほとんどエッチングされずに残る。従って、ヒュ
ーズ12上の絶縁膜は第1絶縁層14の厚さ、すなわち
所定の厚さTとなる。そして最後に、フォトレジスト2
1を除去する。
【0020】本実施例では、第1絶縁層14のヒューズ
12のすぐ上に形成されている部分14aは、ほとんど
エッチングされずに残るので、ヒューズ12上の残膜
は、第1絶縁層14の膜厚とほぼ等しく、従ってヒュー
ズ12上の残膜を所定の膜厚にすることができる。
12のすぐ上に形成されている部分14aは、ほとんど
エッチングされずに残るので、ヒューズ12上の残膜
は、第1絶縁層14の膜厚とほぼ等しく、従ってヒュー
ズ12上の残膜を所定の膜厚にすることができる。
【0021】次に、本発明の第2実施例について図1、
図3乃至図5を参照して説明するが、上記第1実施例と
同様な部分については、同一の符号を付し、その詳細な
説明は省略する。
図3乃至図5を参照して説明するが、上記第1実施例と
同様な部分については、同一の符号を付し、その詳細な
説明は省略する。
【0022】図1のAに示すように、上記第1実施例と
同様に、基板11上にヒューズ12を形成し、その上に
第1絶縁層14を、ヒューズ12を覆うように形成す
る。そして、第1絶縁層14の上にアルミニウム配線形
成時と同時に形成されるストッパー層15、その上に第
2絶縁層16を堆積させ、第2絶縁層16の表面を平坦
化して図1のCの状態とする。その後、図3のAで示さ
れるようにコンタクトホールを形成するレチクルを、ヒ
ューズ12上にもコンタクトホールが形成されるように
(すなわちヒューズ12上の部分が除去されるように)
変更して、フォトレジスト26を形成する。そして、公
知のガスを用いてドライエッチングを行っって、第2絶
縁層16を所定のパターンに形成した後、フォトレジス
ト26を除去する。すなわち、コンタクトホールの形成
と同時に、図1のCで示した第2絶縁層16のヒューズ
12上の部分16aを除去して、開口部16bを形成す
る。なお、このときのエッチングはアルミニウムとの選
択比が高いので、ストッパー層15はほとんどエッチン
グされずに残る。
同様に、基板11上にヒューズ12を形成し、その上に
第1絶縁層14を、ヒューズ12を覆うように形成す
る。そして、第1絶縁層14の上にアルミニウム配線形
成時と同時に形成されるストッパー層15、その上に第
2絶縁層16を堆積させ、第2絶縁層16の表面を平坦
化して図1のCの状態とする。その後、図3のAで示さ
れるようにコンタクトホールを形成するレチクルを、ヒ
ューズ12上にもコンタクトホールが形成されるように
(すなわちヒューズ12上の部分が除去されるように)
変更して、フォトレジスト26を形成する。そして、公
知のガスを用いてドライエッチングを行っって、第2絶
縁層16を所定のパターンに形成した後、フォトレジス
ト26を除去する。すなわち、コンタクトホールの形成
と同時に、図1のCで示した第2絶縁層16のヒューズ
12上の部分16aを除去して、開口部16bを形成す
る。なお、このときのエッチングはアルミニウムとの選
択比が高いので、ストッパー層15はほとんどエッチン
グされずに残る。
【0023】そして、図3のBで示すように、第2の配
線層であるアルミニウム層22を均一に堆積させ、所定
のパターンを形成する。この際、ヒューズ12上のアル
ミニム層22は、ほとんど除去されるが、本実施例で
は、アルミニウム層22は開口部16b内にも形成され
るので、すなわち段差部分にもにアルミニム層22が堆
積するため、開口16bの側壁についたアルミニウム層
22は完全には除去されず、図3のCで示すように、ア
ルミニウム側壁部22aが残る。次に、第2絶縁層16
の上に、第3絶縁層17’を均一に堆積させ、断線不良
防止のために平坦化を行う。そして、第3絶縁層17’
のコンタクトホールを形成するレチクルを、ヒューズ1
2上にもコンタクトホールが形成されるように、すなわ
ちヒューズ12上の部分が除去されるように変更して、
すなわちヒューズ12上に図4のAに示すようなフォト
レジスト27を形成する。そして、公知のガスを用いた
ドライエッチングを行っって、第3絶縁層17’のコン
タクトホールの形成と同時に、図4のBに示すように、
第3絶縁層17’のヒューズ12上の部分17a’を除
去して、開口部17b’を形成する。
線層であるアルミニウム層22を均一に堆積させ、所定
のパターンを形成する。この際、ヒューズ12上のアル
ミニム層22は、ほとんど除去されるが、本実施例で
は、アルミニウム層22は開口部16b内にも形成され
るので、すなわち段差部分にもにアルミニム層22が堆
積するため、開口16bの側壁についたアルミニウム層
22は完全には除去されず、図3のCで示すように、ア
ルミニウム側壁部22aが残る。次に、第2絶縁層16
の上に、第3絶縁層17’を均一に堆積させ、断線不良
防止のために平坦化を行う。そして、第3絶縁層17’
のコンタクトホールを形成するレチクルを、ヒューズ1
2上にもコンタクトホールが形成されるように、すなわ
ちヒューズ12上の部分が除去されるように変更して、
すなわちヒューズ12上に図4のAに示すようなフォト
レジスト27を形成する。そして、公知のガスを用いた
ドライエッチングを行っって、第3絶縁層17’のコン
タクトホールの形成と同時に、図4のBに示すように、
第3絶縁層17’のヒューズ12上の部分17a’を除
去して、開口部17b’を形成する。
【0024】更に、第3配線層であるアルミニウム層を
堆積させた後、パターニングする。すると、第2のアル
ミニウム層22と同様に、図4のCに示すように、開口
部17b’の内周にアルミニウム側壁部23aが残る。
この上に、パッシベージョン層18’を均一に形成し、
この層18’の図示しないボンディングパッド上の部分
を除去する際に用いるレチクルに、パッシベージョン層
18’のヒューズ12上の部分も除去するような変更を
加えて、パッシベーション層18’の上にフォトレジス
ト28を形成する(図5のA)。そして、図5のBに示
すように、例えばCF4 +O2 を用いたエッチングによ
り、図示しないボンディングパッド上にあるパッシベー
ション層18’及びパッシベーション層18’のヒュー
ズ12上の部分18a’を除去する。このときに用いら
れるエッチングは、アルミニウム層との選択比が高いの
で、ヒューズ12上のストッパー層15aは全く除去さ
れない。なお、本実施例では、パッシベーション層1
8’は開口部16b、17b’に形成されていたため、
開口部16b、17b’にパッシベーション層18’の
一部18b’が残る。
堆積させた後、パターニングする。すると、第2のアル
ミニウム層22と同様に、図4のCに示すように、開口
部17b’の内周にアルミニウム側壁部23aが残る。
この上に、パッシベージョン層18’を均一に形成し、
この層18’の図示しないボンディングパッド上の部分
を除去する際に用いるレチクルに、パッシベージョン層
18’のヒューズ12上の部分も除去するような変更を
加えて、パッシベーション層18’の上にフォトレジス
ト28を形成する(図5のA)。そして、図5のBに示
すように、例えばCF4 +O2 を用いたエッチングによ
り、図示しないボンディングパッド上にあるパッシベー
ション層18’及びパッシベーション層18’のヒュー
ズ12上の部分18a’を除去する。このときに用いら
れるエッチングは、アルミニウム層との選択比が高いの
で、ヒューズ12上のストッパー層15aは全く除去さ
れない。なお、本実施例では、パッシベーション層1
8’は開口部16b、17b’に形成されていたため、
開口部16b、17b’にパッシベーション層18’の
一部18b’が残る。
【0025】次に、上記第1実施例と同様に、アルミニ
ウムエッチャーでストッパー層15のエッチングを行
い、ヒューズ12上のストッパー層15を除去する。こ
のときのエッチングは、第1絶縁層14との選択比が高
いので、ストッパー層15のヒューズ12上にある部分
15aが除去されても、そのストッパー層15の下に形
成されている第1絶縁層14は、ほとんどエッチングさ
れることがない。従って、ヒューズ12上には、第1絶
縁層14の部分14aがほぼそのままの厚さで残る。す
なわちヒューズ12上には所定の厚みTの絶縁膜が形成
される。
ウムエッチャーでストッパー層15のエッチングを行
い、ヒューズ12上のストッパー層15を除去する。こ
のときのエッチングは、第1絶縁層14との選択比が高
いので、ストッパー層15のヒューズ12上にある部分
15aが除去されても、そのストッパー層15の下に形
成されている第1絶縁層14は、ほとんどエッチングさ
れることがない。従って、ヒューズ12上には、第1絶
縁層14の部分14aがほぼそのままの厚さで残る。す
なわちヒューズ12上には所定の厚みTの絶縁膜が形成
される。
【0026】本実施例では、上記実施例と同様に、ヒュ
ーズ12上に、所定の厚さの絶縁膜の層を形成し、その
すぐ上に、最も下層に形成される配線材料のアルミニウ
ムからなるストッパー層を形成し、この層より上方に形
成される絶縁膜の層を、ストッパー層と選択比の高いエ
ッチングにより除去した後、ストッパー層を除去するの
で、ストッパー層より下に形成された絶縁膜のみがヒュ
ーズ12上に残る。すなわち、ヒューズ12上に、所定
の厚さの残膜を形成することができる。
ーズ12上に、所定の厚さの絶縁膜の層を形成し、その
すぐ上に、最も下層に形成される配線材料のアルミニウ
ムからなるストッパー層を形成し、この層より上方に形
成される絶縁膜の層を、ストッパー層と選択比の高いエ
ッチングにより除去した後、ストッパー層を除去するの
で、ストッパー層より下に形成された絶縁膜のみがヒュ
ーズ12上に残る。すなわち、ヒューズ12上に、所定
の厚さの残膜を形成することができる。
【0027】加えて、本実施例では、配線層間膜である
絶縁膜16、17’のコンタクトホールを形成するとき
に、同時に、絶縁膜16、17’のヒューズ12上に形
成される部分16a’、17a’を除去するようにし
た。そのため、配線層が形成し終わった後、ヒューズ1
2の上にはパッシベーション層18だけしか形成されて
おらず、ボンディングパッド上に形成されているパッシ
ベーション層18’を除去する際には、ヒューズ12の
上も、パッシベーション層の絶縁膜のみを除去すればよ
い。従って、ヒューズ12上の絶縁膜を除去するための
エッチング時間を短縮することができる。
絶縁膜16、17’のコンタクトホールを形成するとき
に、同時に、絶縁膜16、17’のヒューズ12上に形
成される部分16a’、17a’を除去するようにし
た。そのため、配線層が形成し終わった後、ヒューズ1
2の上にはパッシベーション層18だけしか形成されて
おらず、ボンディングパッド上に形成されているパッシ
ベーション層18’を除去する際には、ヒューズ12の
上も、パッシベーション層の絶縁膜のみを除去すればよ
い。従って、ヒューズ12上の絶縁膜を除去するための
エッチング時間を短縮することができる。
【0028】以上、本発明の各実施例について説明した
が、本発明はこれらに限定されることなく、本発明の技
術的思想に基づいて種々の変形が可能である。
が、本発明はこれらに限定されることなく、本発明の技
術的思想に基づいて種々の変形が可能である。
【0029】例えば、本実施例では、ストッパー層とし
て、配線と同じ材質でなるアルミニウムを用いたが、絶
縁膜との選択比が高い材料でなれば、他の材質、例えば
Moなどを用いてもよい。しかし、アルミニウムは、絶
縁膜との選択比が極めて高いので、アルミニウムを用い
るのが最もよい。また、エッチングに用いたガスは上記
に記載したものに限定されることなく、アルミニウムと
絶縁膜との選択比が高くできるものであれば、何でも適
用できる。
て、配線と同じ材質でなるアルミニウムを用いたが、絶
縁膜との選択比が高い材料でなれば、他の材質、例えば
Moなどを用いてもよい。しかし、アルミニウムは、絶
縁膜との選択比が極めて高いので、アルミニウムを用い
るのが最もよい。また、エッチングに用いたガスは上記
に記載したものに限定されることなく、アルミニウムと
絶縁膜との選択比が高くできるものであれば、何でも適
用できる。
【0030】更に、本実施例では、ヒューズ12上とス
トッパー層15との間に形成されている絶縁膜は1つの
層でなるようにしたが、ヒューズ上からストッパー層1
5までに形成される絶縁膜の厚さが所定の厚さに形成で
きるのであれば、複数層からなるようにしてもよい。
トッパー層15との間に形成されている絶縁膜は1つの
層でなるようにしたが、ヒューズ上からストッパー層1
5までに形成される絶縁膜の厚さが所定の厚さに形成で
きるのであれば、複数層からなるようにしてもよい。
【0031】
【発明の効果】以上述べたように、本発明によれば、ヒ
ューズ上に堆積する絶縁膜の厚さが大きくなっても、確
実に、ヒューズ上には、所定の厚さの残膜を形成するこ
とができる。更に、ヒューズ上に形成される絶縁膜にコ
ンタクトホールを形成する際に、ヒューズ上の絶縁膜も
エッチングにより除去すれば、ヒューズ上に形成される
すべての絶縁膜を形成した後に、ヒューズ上の絶縁膜を
除去するためのエッチングの時間を短縮することができ
る。
ューズ上に堆積する絶縁膜の厚さが大きくなっても、確
実に、ヒューズ上には、所定の厚さの残膜を形成するこ
とができる。更に、ヒューズ上に形成される絶縁膜にコ
ンタクトホールを形成する際に、ヒューズ上の絶縁膜も
エッチングにより除去すれば、ヒューズ上に形成される
すべての絶縁膜を形成した後に、ヒューズ上の絶縁膜を
除去するためのエッチングの時間を短縮することができ
る。
【図1】本発明の第1、第2実施例による未完の半導体
装置の主要部を示す正面断面図であり、Aはヒューズ上
に絶縁膜の下層を形成した第1工程を示し、Bはストッ
パー層を形成した第2工程を示し、Cはストッパー層の
上に1つの中間層を形成した第3工程を示す。
装置の主要部を示す正面断面図であり、Aはヒューズ上
に絶縁膜の下層を形成した第1工程を示し、Bはストッ
パー層を形成した第2工程を示し、Cはストッパー層の
上に1つの中間層を形成した第3工程を示す。
【図2】本発明の第1実施例による未完の半導体装置の
主要部を示す正面断面図であり、Aは絶縁膜の最上層ま
で形成した第4工程を示し、Bはヒューズ上にあるスト
ッパー層より上方の絶縁膜をエッチングした第5工程を
示し、Cはヒューズ上にあるストッパー層をエッチング
した第6工程を示す。
主要部を示す正面断面図であり、Aは絶縁膜の最上層ま
で形成した第4工程を示し、Bはヒューズ上にあるスト
ッパー層より上方の絶縁膜をエッチングした第5工程を
示し、Cはヒューズ上にあるストッパー層をエッチング
した第6工程を示す。
【図3】本発明の第2実施例による未完の半導体装置の
主要部を示す正面断面図であり、Aはヒューズ上の中間
層を除去した第4工程を示し、Bは該中間層の上方に第
2の配線層を形成した第5工程を示し、Cは第5工程で
形成した第2の配線層をパターニングした第6工程を示
す。
主要部を示す正面断面図であり、Aはヒューズ上の中間
層を除去した第4工程を示し、Bは該中間層の上方に第
2の配線層を形成した第5工程を示し、Cは第5工程で
形成した第2の配線層をパターニングした第6工程を示
す。
【図4】本発明の第2実施例による未完の半導体装置の
主要部を示す正面断面図であり、Aは第2の配線層の上
に形成される中間層を形成した第7工程を示し、Bはヒ
ューズ上の該中間層を除去した第8工程を示し、Cは該
中間層の上方に第3の配線層を形成してパターニングし
た第9工程を示す。
主要部を示す正面断面図であり、Aは第2の配線層の上
に形成される中間層を形成した第7工程を示し、Bはヒ
ューズ上の該中間層を除去した第8工程を示し、Cは該
中間層の上方に第3の配線層を形成してパターニングし
た第9工程を示す。
【図5】本発明の第2実施例による未完の半導体装置の
主要部を示す正面断面図であり、Aは絶縁膜の上層部で
あるパッシベーション膜を形成した第10工程を示し、
Bはヒューズ上にあるパッシベーション膜を除去した第
11工程を示し、Cはヒューズ上にあるストッパー層を
除去した第12工程を示す。
主要部を示す正面断面図であり、Aは絶縁膜の上層部で
あるパッシベーション膜を形成した第10工程を示し、
Bはヒューズ上にあるパッシベーション膜を除去した第
11工程を示し、Cはヒューズ上にあるストッパー層を
除去した第12工程を示す。
【図6】従来例による未完の半導体装置の主要部を示す
正面断面図であり、Aはヒューズ上の絶縁膜を最上層部
まで形成した状態を示し、Bはヒューズ上の絶縁膜を所
定の厚さ残して除去した状態を示している。
正面断面図であり、Aはヒューズ上の絶縁膜を最上層部
まで形成した状態を示し、Bはヒューズ上の絶縁膜を所
定の厚さ残して除去した状態を示している。
12……ヒューズ、14……第1絶縁膜、14a……ヒ
ューズ上の部分、15……ストッパー層、15a……ヒ
ューズ上の部分、16……第2絶縁膜、16a……ヒュ
ーズ上の部分、16b……開口部、17、17’……第
3絶縁膜、17a、17a’……ヒューズ上の部分、1
7b’……開口部、18、18’……パッシベーション
膜。
ューズ上の部分、15……ストッパー層、15a……ヒ
ューズ上の部分、16……第2絶縁膜、16a……ヒュ
ーズ上の部分、16b……開口部、17、17’……第
3絶縁膜、17a、17a’……ヒューズ上の部分、1
7b’……開口部、18、18’……パッシベーション
膜。
Claims (6)
- 【請求項1】 複数層からなる絶縁膜をエッチングによ
り除去して、 ヒューズ上にある前記絶縁膜の厚さを所定の厚さとする
半導体装置の製造方法において、 前記ヒューズ上にある前記絶縁膜の下層部を前記所定の
厚さに形成し、 該下層部の直上方に、該絶縁膜とのエッチングの選択比
が高い膜でなるストッパー層を形成させ、 前記絶縁膜を最上層部まで形成した後に、 該ストッパー層より上方にある前記絶縁膜をエッチング
により除去し、 その後、前記ヒューズ上にある前記ストッパー層をエッ
チングにより除去することを特徴とする半導体装置の製
造方法。 - 【請求項2】 前記最上層部がパッシベーション膜であ
り、 前記ストッパー層より上方にある絶縁膜が、ボンディン
グパッド上に形成されている前記パッシベーション膜の
除去と同時に、除去されることを特徴とする請求項1に
記載の半導体装置の製造方法。 - 【請求項3】 複数層からなる絶縁膜をエッチングによ
り除去して、 ヒューズ上にある前記絶縁膜の厚さを所定の厚さとする
半導体装置の製造方法において、 前記ヒューズ上にある前記絶縁膜の下層部を所定の厚さ
に形成し、 該下層部の直上方に、該絶縁膜とのエッチングの選択比
が高い膜でなるストッパー層を形成させ、 該ストッパー層の上に前記絶縁膜の中間層部を堆積さ
せ、 該中間層部のコンタクトホールを形成する際のエッチン
グと同時に、前記ヒューズ上の該中間層部を除去し、 該中間層部の上に前記絶縁膜の上層部を堆積させ、 前記ヒューズ上の該上層部をエッチングで除去した後、 前記ヒューズ上にある前記ストッパー層をエッチングに
より除去することを特徴とする半導体装置の製造方法。 - 【請求項4】 前記上層部がパッシベーション膜であ
り、 該上層部が、ボンディングパッド上に形成されている前
記パッシベーション膜の除去と同時に、除去されること
を特徴とする請求項3に記載の半導体装置の製造方法。 - 【請求項5】 前記ストッパー層が、前記下層部の上に
形成される配線層の形成と同時に、形成されることを特
徴とする請求項1乃至請求項4の何れかに記載の半導体
装置の製造方法。 - 【請求項6】 前記ストッパー層がアルミニウムでなる
ことを特徴とする請求項5に記載の半導体装置の製造方
法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP32001696A JPH10163324A (ja) | 1996-11-29 | 1996-11-29 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP32001696A JPH10163324A (ja) | 1996-11-29 | 1996-11-29 | 半導体装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH10163324A true JPH10163324A (ja) | 1998-06-19 |
Family
ID=18116819
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP32001696A Pending JPH10163324A (ja) | 1996-11-29 | 1996-11-29 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH10163324A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100695591B1 (ko) * | 1998-11-05 | 2007-03-14 | 지멘스 악티엔게젤샤프트 | 퓨즈 블로우 처리 윈도우용 퓨즈 레이아웃 |
-
1996
- 1996-11-29 JP JP32001696A patent/JPH10163324A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100695591B1 (ko) * | 1998-11-05 | 2007-03-14 | 지멘스 악티엔게젤샤프트 | 퓨즈 블로우 처리 윈도우용 퓨즈 레이아웃 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4536949A (en) | Method for fabricating an integrated circuit with multi-layer wiring having opening for fuse | |
KR100295061B1 (ko) | 챔퍼가 형성된 실리사이드층을 갖춘 반도체소자 및 그 제조방법 | |
JP2002093911A (ja) | 半導体装置および製造方法 | |
US20080166851A1 (en) | Metal-insulator-metal (mim) capacitor and method for fabricating the same | |
JP2003078022A (ja) | 半導体装置および半導体装置の製造方法 | |
JP3239843B2 (ja) | 半導体装置の製造方法 | |
US6017824A (en) | Passivation etching procedure, using a polysilicon stop layer, for repairing embedded DRAM cells | |
US20050277284A1 (en) | Method for manufacturing a semiconductor device | |
JPH11186127A (ja) | 半導体装置及びその製造方法 | |
JPH10163324A (ja) | 半導体装置の製造方法 | |
US7556916B2 (en) | Method for burying resist and method for manufacturing semiconductor device | |
KR100392743B1 (ko) | 반도체 장치 및 그 제조 방법 | |
JP3037019B2 (ja) | 半導体装置の製造方法 | |
KR100807596B1 (ko) | 반도체 소자 제조방법 | |
US6372555B1 (en) | Semiconductor integrated circuit device and method of manufacturing the same | |
JPH05129549A (ja) | 半導体装置およびその製造方法 | |
US8211806B2 (en) | Method of fabricating integrated circuit with small pitch | |
JP2000021815A (ja) | 半導体装置 | |
KR20010038436A (ko) | 비트 라인 퓨즈 오픈 방법 | |
US20010051424A1 (en) | Method of forming an opening in a dielectric layer in integrated circuit | |
JPH08306878A (ja) | 半導体装置の製造方法 | |
JP2005285842A (ja) | 半導体装置およびその製造方法 | |
JP2006332444A (ja) | 半導体ウエハ及び半導体装置の製造方法 | |
JPH11214388A (ja) | 半導体装置およびその製造方法 | |
JPH1197440A (ja) | 半導体装置の製造方法 |