CN1254941A - 改善熔丝熔断工艺窗口的熔丝布局 - Google Patents
改善熔丝熔断工艺窗口的熔丝布局 Download PDFInfo
- Publication number
- CN1254941A CN1254941A CN99123509A CN99123509A CN1254941A CN 1254941 A CN1254941 A CN 1254941A CN 99123509 A CN99123509 A CN 99123509A CN 99123509 A CN99123509 A CN 99123509A CN 1254941 A CN1254941 A CN 1254941A
- Authority
- CN
- China
- Prior art keywords
- dielectric layer
- fuse
- layer
- grid
- cap rock
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000007664 blowing Methods 0.000 title 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 41
- 229920005591 polysilicon Polymers 0.000 claims abstract description 41
- 239000004065 semiconductor Substances 0.000 claims abstract description 22
- 238000000151 deposition Methods 0.000 claims abstract description 13
- 239000000758 substrate Substances 0.000 claims abstract description 12
- 239000000463 material Substances 0.000 claims abstract description 11
- 238000004519 manufacturing process Methods 0.000 claims abstract description 9
- 239000010410 layer Substances 0.000 claims description 108
- 239000011229 interlayer Substances 0.000 claims description 44
- 238000000034 method Methods 0.000 claims description 35
- 239000011435 rock Substances 0.000 claims description 32
- 230000007797 corrosion Effects 0.000 claims description 21
- 238000005260 corrosion Methods 0.000 claims description 21
- 230000008569 process Effects 0.000 claims description 18
- 150000004767 nitrides Chemical class 0.000 claims description 17
- 239000004020 conductor Substances 0.000 claims description 15
- 239000011521 glass Substances 0.000 claims description 7
- 229910021332 silicide Inorganic materials 0.000 claims description 7
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 7
- 230000008021 deposition Effects 0.000 claims description 4
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 3
- 229910052721 tungsten Inorganic materials 0.000 claims description 3
- 239000010937 tungsten Substances 0.000 claims description 3
- 239000011248 coating agent Substances 0.000 claims 1
- 238000000576 coating method Methods 0.000 claims 1
- 238000005530 etching Methods 0.000 abstract description 3
- 230000015654 memory Effects 0.000 abstract description 3
- 239000003989 dielectric material Substances 0.000 description 8
- 238000003860 storage Methods 0.000 description 6
- 229910052581 Si3N4 Inorganic materials 0.000 description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 4
- 238000005498 polishing Methods 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 description 2
- 229910021342 tungsten silicide Inorganic materials 0.000 description 2
- RZVAJINKPMORJF-UHFFFAOYSA-N Acetaminophen Chemical compound CC(=O)NC1=CC=C(O)C=C1 RZVAJINKPMORJF-UHFFFAOYSA-N 0.000 description 1
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- YXTPWUNVHCYOSP-UHFFFAOYSA-N bis($l^{2}-silanylidene)molybdenum Chemical compound [Si]=[Mo]=[Si] YXTPWUNVHCYOSP-UHFFFAOYSA-N 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 229910021344 molybdenum silicide Inorganic materials 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- 239000005297 pyrex Substances 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
- H01L23/5256—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
- H01L23/5258—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive the change of state resulting from the use of an external beam, e.g. laser beam or ion beam
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
Abstract
一种半导体存储器用熔丝结构包括具有多晶硅熔丝层和设置在多晶硅熔丝层上的栅帽盖层的栅结构。层间绝缘层淀积在栅结构上,介质层淀积在层间绝缘层上。介质层、层间绝缘层和栅帽盖层具有至少一个开口形成于其内。根据本发明的半导体存储器用熔丝的制造方法包括:在衬底上形成包括多晶硅熔丝层和设置在多晶硅熔丝层上的栅帽盖层的栅结构,在栅结构上形成层间介质层,在层间介质层上淀积介质层,以及选择性地腐蚀接触孔穿过介质层和层间介质层。
Description
本发明涉及半导体制造，特别涉及提供了改善的熔丝熔断工艺窗口的熔丝布局。
超大规模集成电路(VLSI)半导体器件中的存储容量在不断增加。这在部分情况下要通过不断减小各元件的尺寸来实现。随着部件密度的不断增加，制造出有故障部件的比例也随之增加。包括任何故障元件的芯片被认为是次品，降低了制造的成品率。要解决所述问题，备用的电路或冗余电路制造在芯片内，提供备用的元件代替故障元件。当测试期间检测到故障元件时，使用冗余电路代替故障电路来增加器件的成品率。通过形成在半导体器件中的熔丝使故障元件或电路无效，冗余元件或电路有效。
当能量足以融化或断开两点之间的连接时，熔丝熔断。最常见的是使用激光将能量沉积在熔丝上的给定点。通常，要制备冗余存储器中使用的激光易熔断的熔丝，由多晶硅、硅化钼等制成的细丝形成在氧化层上作为布线层的一部分。形成熔丝并形成层间绝缘层和保护层。
参考图1，显示了多晶硅熔丝结构的剖面图。熔丝结构10包括衬底12，例如单晶硅衬底。热氧化层14形成在衬底12上。栅结构16包括用做熔丝的多晶硅层18。多晶硅层18由硅化钨层20覆盖。多晶硅层18和硅化物层20使用栅结构16的顶部的栅帽盖22和栅结构16侧面上的间隔层24电隔离。栅帽盖22和间隔层24优选由氮化硅形成。附加的氮化硅层26优选淀积在栅结构16上。然后层间介质层28淀积在栅结构16上。层间介质层28可以包括在淀积例如氧化物的介质层30之前抛光的硼硅玻璃(BPSG)。为以后将淀积金属线构图介质层30，在熔丝上留下变薄的介质层31。
在操作期间，如果熔丝断裂，那么如激光等的能源施加到熔丝上。工艺窗口为使熔丝不熔断的能量以下和结构经历副损伤以上允许的能量的范围内。当产生太多热量融化熔丝时，工艺窗口变大。当对熔丝施加激光束时，温度增加直到熔丝断裂。然而，由于包括栅帽盖22、层间介质层28和介质层30的介质材料位于熔丝上作用为热阻挡层，温度增加到损伤包括衬底在内周围结构的级别，由此产生额外的失效并降低了芯片成品率。
因此，需要一种增加工艺窗口用于激光熔丝的方法。还需要一种将具有改善的工艺窗口的熔丝结构引入到现有的半导体制造工艺内的方法。
根据本发明半导体存储器用熔丝的制造方法包括以下步骤：在衬底上形成包括多晶硅熔丝层和设置在多晶硅熔丝层上的栅帽盖层的栅结构，在栅结构上形成层间介质层，在层间介质层上淀积介质层，介质层和层间介质层包括相对于栅帽盖层可选择性腐蚀的材料，以及选择性地腐蚀接触孔穿过介质层和层间介质层，由此在栅结构上形成至少一个接触孔并延伸到栅帽盖层内。
半导体存储器用熔丝的另一制造方法包括以下步骤：在衬底上形成包括多晶硅熔丝层和设置在多晶硅熔丝层上的栅帽盖层的栅结构，在栅结构上淀积介质层，介质层包括相对于栅帽盖层可选择性腐蚀的材料，在介质层中选择性地腐蚀接触孔，由此在栅结构上形成至少一个接触孔并延伸到栅帽盖层内，在接触孔内淀积导电材料形成接触，从至少一个接触孔上除去导电材料。
在另一方法中，栅帽盖层优选包括氮化物，层间介质层和介质层优选相对于氮化物选择性腐蚀，选择性腐蚀的步骤还包括相对于氮化物选择性腐蚀介质层和腐蚀层间绝缘层的步骤。层间绝缘层包括硼磷硅玻璃。介质层包括氧化物。选择性腐蚀接触孔的步骤包括减小栅帽盖层的厚度，使厚度大于或等于20nm。还可以包括在多晶硅熔丝层和栅帽盖层之间淀积硅化物的步骤。在接触孔中淀积导电材料形成接触的步骤包括在接触孔中淀积钨的步骤。
半导体存储器用熔丝结构包括具有多晶硅熔丝层和设置在多晶硅熔丝层上的栅帽盖层的栅结构。层间绝缘层淀积在栅结构上，介质层淀积在层间绝缘层上。介质层、层间绝缘层和栅帽盖层具有至少一个开口形成其内，用于除去多晶硅熔丝上的部分栅帽盖层。
在另一实施例中，多晶硅熔丝优选包括能够由激光束熔断的熔丝。至少一个开口延伸穿过栅帽盖层，由此厚度大于或等于20nm的栅帽盖介质留在多晶硅熔丝上。栅帽盖层包括氮化物、介质层包括氧化物，层间介质层包括硼磷硅玻璃。至少一个开口延伸熔丝的长度。熔丝的结构还包括淀积在多晶硅熔丝上的硅化物层。
通过结合附图阅读下面示例性实施例的详细介绍，本发明的这些和其它目的、特征以及优点将变得很显然。
参考下面的附图和优选实施例的说明详细地介绍本发明。
图1为根据现有技术的半导体存储器件的剖面图，示出了多晶硅熔丝结构；
图2为根据本发明的半导体存储器件的剖面图，示出了其上淀积有层间介质层的多晶硅熔丝结构。
图3为根据本发明图2的半导体存储器件的剖面图，示出了介质层淀积在层间介质层上，沟槽形成在栅结构上。
图4为根据本发明图3的半导体存储器件的剖面图，示出了穿过介质层、层间介质层以及栅帽盖形成的通孔。
图5为根据本发明图4的半导体存储器件的剖面图，示出了填充有导电材料的通孔。
图6为根据本发明图5的半导体存储器件的剖面图，示出了从通孔中除去导电材料。
图7为根据本发明层间介质层下设置的熔丝的俯视平面图，示出了穿过层间绝缘层形成并到栅帽盖层内的通孔。
图8为根据本发明层间介质层下设置的熔丝的另一实施例的俯视平面图，示出了穿过层间绝缘层形成并到栅帽盖层内的另一通孔。
图9为根据本发明层间介质层下设置的熔丝的另一实施例的俯视平面图，示出了穿过层间绝缘层形成并到栅帽盖层内并延伸熔丝长度的线或沟槽。
根据本发明涉及半导体的制造，特别涉及改善熔丝熔断工艺窗口的熔丝布局。本发明提供一种方法及具有减少量介质材料位于熔丝上的熔丝，由此通过防止附带损伤，扩大了工艺窗口。本发明引入了一种相对于氮化物有选择性的腐蚀工艺，结合接触腐蚀出孔或线，扩散到熔丝上的“薄”介质层。这样更少的热穿过介质材料，可以更快地熔断熔丝，且附带损伤的可能性降低。
现在参考具体的图，其中在几个图中类似的数字表示类似或相同的元件，首先参考图2，示出了根据本发明的多晶硅熔丝结构100的剖面图。熔丝结构100包括衬底102，例如为单晶硅衬底。热氧化层104形成在衬底102上。栅结构106包括用做熔丝的多晶硅层108。多晶硅层108由例如硅化钨的硅化层120覆盖。多晶硅层108和硅化层120在栅结构116顶部有栅帽盖122，在栅结构116侧面上有间隔层124，由此绝缘用做熔丝的多晶硅和硅化物材料。栅帽盖122和间隔层124优选由氮化硅形成。附加的氮化硅层126淀积在栅结构116上。层间介质层128淀积在栅结构116上。层间介质层128优选包括除氮化物之外的介质材料。以后的步骤中根据本发明进行选择性腐蚀时将很显然。层间介质层128包括硼磷硅玻璃(BPSG)、磷硅玻璃(PSG)、或可相对于氮化物选择性腐蚀的同等材料。在进行进一步的处理之前抛光层间介质层128。
现在参考图3，介质层130淀积在抛光的层间介质层128上。介质层130优选包括如氧化硅等的氧化物。介质层130为半导体存储器制造工艺中的M0级。构图并腐蚀介质层130形成金属线用沟槽。沟槽134形成在栅结构116上。
参考图4，进行附加的腐蚀工艺穿过其余的介质层130和层间介质层128产生通孔132。将介质层130构图为到半导体器件上扩散区的接触孔。根据本发明，构图介质层130和层间介质层128在栅结构116上形成通孔132。结合和其余的半导体器件上的接触孔(未示出)相同的方式形成通孔132。孔132由通过相对于氮化物选择性腐蚀层间介质层128形成的。由于栅帽盖122优选氮化物，因此穿过介质层130和层间介质层128腐蚀出通孔132，仅有较小厚度的栅帽盖122被腐蚀掉。腐蚀掉的栅帽盖越多，对工艺窗口的改进越大。在优选实施例中，厚度大于或等于20nm的氮化物131留在通孔132和氮化物120之间。
参考图5，导电材料136淀积在孔132中。导电材料136也形成半导体器件其它部分上适当构图的通孔中的接触。导电材料136优选包括钨(W)、钼(Mo)或同等的材料。在另一实施例中，通过本领域中公知的工艺仅掩蔽通孔132和134，以防止淀积期间进入导电材料136。然后除去掩模材料重新开出通孔132和134，获得图6中所示的结构。如果通孔132和134没有被导电材料136掩蔽，那么如下所述除去导电材料136。
参考图6，从通孔132和134除去导电材料136。以此方式，栅结构116有仅包括栅帽盖122的变薄的介质层，由此提供了其上有较少介质材料的熔丝。通过减少熔丝上的介质材料的量，例如可以短时间施加激光的能量，因此减少引入到熔丝周围的能量。
在操作期间，如果熔丝断裂，那么如激光等的能量施加到熔丝上。当产生太多能量熔断熔丝时，工艺窗口过大。通过减薄熔丝上的介质材料，更少的材料被加热，即加热更少的物质。以外，当对熔丝施加激光时，温度增加直到熔丝断裂。由于仅有包括栅帽盖122的介质材料留在熔丝上，所以仅有栅帽盖需要通过激光的加热穿通，由此减少附带损伤的可能性。因此根据本发明改善了工艺窗口。
现在参考图7，显示了根据本发明多晶硅熔丝200的俯视图。熔丝200具有减小的区域部分202，由此当足够的能量施加到减小的区域部分202时，减小的区域部分202爆炸或熔化，提供了点A和点B之间的断路。根据本发明，在熔丝上提供了多个开口或通孔124，减少了熔化熔丝200需要的能量，由此改善了工艺窗口。
根据本发明也可以采用其它的结构可以获得相同的或类似的结果。参考图8，孔204’膨胀超出熔丝200之外，此外，通孔包括沿熔丝200延伸的连续的线或通孔206，如图9所示。
现已介绍了新颖方法的优选实施例(为示例性而不是限定性)，应该注意本领域的技术人员可以根据以上的教导进行修改和变形。因此应该理解可以在附带的权利要求书限定的本发明的范围和精神内对公开的本发明的特定实施例进行改变。现已根据专利法的要求详细和具体地介绍了本发明，需要由专利文字要求和需要保护的内容陈述在附带的权利要求书中。
Claims (22)
1.一种半导体存储器用熔丝的制造方法，包括以下步骤：
在衬底上形成包括多晶硅熔丝层和设置在多晶硅熔丝层上的栅帽盖层的栅结构；
在栅结构上形成层间介质层；
在层间介质层上淀积介质层，介质层和层间介质层包括相对于栅帽盖层可选择性腐蚀的材料；以及
选择性地腐蚀接触孔穿过介质层和层间介质层，由此在栅结构上形成至少一个接触孔并延伸到栅帽盖层内。
2.根据权利要求1的方法，其中栅帽盖包括氮化物。
3.根据权利要求2的方法，其中层间介质层和介质层相对于氮化物可选择性腐蚀，选择性腐蚀的步骤还包括相对于氮化物选择性腐蚀介质层和腐蚀层间绝缘层的步骤。
4.根据权利要求1的方法，其中层间绝缘层包括硼磷硅玻璃。
5.根据权利要求1的方法，其中介质层包括氧化物。
6.根据权利要求1的方法，其中选择性腐蚀接触孔的步骤包括减小栅帽盖层的厚度，使厚度大于或等于20nm。
7.根据权利要求1的方法，还包括在多晶硅熔丝层和栅帽盖层之间淀积硅化物的步骤。
8.一种半导体存储器用熔丝的制造方法，包括以下步骤：
在衬底上形成包括多晶硅熔丝层和设置在多晶硅熔丝层上的栅帽盖层的栅结构；
在栅结构上淀积介质层，介质层包括相对于栅帽盖层可选择性腐蚀的材料；在介质层中选择性地腐蚀接触孔，由此在栅结构上形成至少一个接触孔并延伸到栅帽盖层内；
在接触孔内淀积导电材料形成接触；以及
从至少一个接触孔上除去导电材料。
9.根据权利要求8的方法，其中栅帽盖包括氮化物。
10.根据权利要求9的方法，其中介质层能够相对于氮化物被选择性腐蚀，选择性腐蚀的步骤还包括相对于氮化物选择性腐蚀介质层的步骤。
11.根据权利要求8的方法，其中介层层包括硼磷硅玻璃层和氧化物层。
12.根据权利要求8的方法，其中选择性腐蚀接触孔的步骤包括减小栅帽盖层的厚度，使厚度大于或等于20nm。
13.根据权利要求8的方法，其中在接触孔中淀积导电材料形成接触的步骤包括在接触孔中淀积钨的步骤。
14.根据权利要求8的方法，其中还包括在多晶硅熔丝层和栅帽盖层之间淀积硅化物的步骤。
15.一种半导体存储器用熔丝结构，包括：
具有多晶硅熔丝层和设置在多晶硅熔丝层上的栅帽盖层的栅结构；
淀积在栅结构上的层间绝缘层；
淀积在层间绝缘层上的介质层；以及
介质层、层间绝缘层和栅帽盖层具有至少一个开口形成于其内，用于除去多晶硅熔丝上的部分栅帽盖层。
16.根据权利要求15的熔丝结构，其中多晶硅熔丝优选包括能够由激光束熔断的熔丝。
17.根据权利要求15的熔丝结构，其中至少一个开口延伸穿过栅帽盖层，由此厚度大约大于或等于20nm的栅帽盖介质留在多晶硅熔丝上。
18.根据权利要求15的熔丝结构，其中栅帽盖层包括氮化物。
19.根据权利要求15的熔丝结构，其中介质层包括氧化物。
20.根据权利要求15的熔丝结构，其中层间介质层包括硼磷硅玻璃。
21.根据权利要求15的熔丝结构，其中至少一个开口延伸熔丝的长度。
22.根据权利要求15的熔丝结构，还包括淀积在多晶硅熔丝上的硅化物层。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US09/186,515 | 1998-11-05 | ||
| US09/186515 | 1998-11-05 | ||
| US09/186,515 US6121074A (en) | 1998-11-05 | 1998-11-05 | Fuse layout for improved fuse blow process window |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1254941A true CN1254941A (zh) | 2000-05-31 |
| CN1139123C CN1139123C (zh) | 2004-02-18 |
Family
ID=22685256
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB991235096A Expired - Fee Related CN1139123C (zh) | 1998-11-05 | 1999-11-05 | 一种半导体存储器用熔丝结构及其制造方法 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US6121074A (zh) |
| EP (1) | EP0999592B1 (zh) |
| JP (1) | JP4621319B2 (zh) |
| KR (1) | KR100695591B1 (zh) |
| CN (1) | CN1139123C (zh) |
| DE (1) | DE69939518D1 (zh) |
| TW (1) | TW424317B (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102237337A (zh) * | 2010-05-04 | 2011-11-09 | 三星电子株式会社 | 具有电子熔丝结构的半导体器件及其制造方法 |
| CN101425502B (zh) * | 2005-03-30 | 2012-07-11 | 雅马哈株式会社 | 适合半导体器件的熔丝断开方法 |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6121074A (en) * | 1998-11-05 | 2000-09-19 | Siemens Aktiengesellschaft | Fuse layout for improved fuse blow process window |
| DE19924153B4 (de) * | 1999-05-26 | 2006-02-09 | Infineon Technologies Ag | Schaltungsanordnung zur Reparatur eines Halbleiterspeichers |
| US20030025177A1 (en) * | 2001-08-03 | 2003-02-06 | Chandrasekharan Kothandaraman | Optically and electrically programmable silicided polysilicon fuse device |
| US7375027B2 (en) | 2004-10-12 | 2008-05-20 | Promos Technologies Inc. | Method of providing contact via to a surface |
| KR101046229B1 (ko) * | 2009-03-17 | 2011-07-04 | 주식회사 하이닉스반도체 | 퓨즈를 포함하는 반도체 장치 |
| KR101113187B1 (ko) * | 2010-01-29 | 2012-02-15 | 주식회사 하이닉스반도체 | 열 확산을 방지할 수 있는 전기적 퓨즈를 구비하는 반도체 집적 회로 |
Family Cites Families (33)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| BE794202A (fr) * | 1972-01-19 | 1973-05-16 | Intel Corp | Liaison fusible pour circuit integre sur substrat semi-conducteur pour memoires |
| JPS6044829B2 (ja) * | 1982-03-18 | 1985-10-05 | 富士通株式会社 | 半導体装置の製造方法 |
| JPS60176250A (ja) * | 1984-02-23 | 1985-09-10 | Toshiba Corp | 半導体装置の製造方法 |
| US4665295A (en) * | 1984-08-02 | 1987-05-12 | Texas Instruments Incorporated | Laser make-link programming of semiconductor devices |
| JPS6480038A (en) * | 1987-09-19 | 1989-03-24 | Hitachi Ltd | Manufacture of semiconductor integrated circuit device |
| JPH01107742A (ja) * | 1987-10-20 | 1989-04-25 | Fuji Photo Film Co Ltd | 放射線画像診断装置 |
| DE68906133T2 (de) * | 1988-12-19 | 1993-10-21 | Nat Semiconductor Corp | Programmierbare schmelzbare Verbindungsstruktur, die Plasmametallätzen erlaubt. |
| JPH0352254A (ja) * | 1989-07-20 | 1991-03-06 | Toshiba Corp | Ｍｏｓ型半導体装置およびその製造方法 |
| JP2816394B2 (ja) * | 1989-10-24 | 1998-10-27 | セイコークロック株式会社 | 半導体装置 |
| US5241212A (en) * | 1990-05-01 | 1993-08-31 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device having a redundant circuit portion and a manufacturing method of the same |
| JP2656368B2 (ja) * | 1990-05-08 | 1997-09-24 | 株式会社東芝 | ヒューズの切断方法 |
| US5300456A (en) * | 1993-06-17 | 1994-04-05 | Texas Instruments Incorporated | Metal-to-metal antifuse structure |
| JPH07130861A (ja) * | 1994-01-31 | 1995-05-19 | Hitachi Ltd | 半導体集積回路装置の製造方法 |
| US5879966A (en) * | 1994-09-06 | 1999-03-09 | Taiwan Semiconductor Manufacturing Company Ltd. | Method of making an integrated circuit having an opening for a fuse |
| US5578517A (en) * | 1994-10-24 | 1996-11-26 | Taiwan Semiconductor Manufacturing Company Ltd. | Method of forming a highly transparent silicon rich nitride protective layer for a fuse window |
| US5550399A (en) * | 1994-11-03 | 1996-08-27 | Kabushiki Kaisha Toshiba | Integrated circuit with windowed fuse element and contact pad |
| JPH08340049A (ja) * | 1995-04-06 | 1996-12-24 | Texas Instr Inc <Ti> | 集積回路修正法 |
| JPH08288394A (ja) * | 1995-04-17 | 1996-11-01 | Matsushita Electron Corp | 半導体装置の製造方法 |
| US5521116A (en) * | 1995-04-24 | 1996-05-28 | Texas Instruments Incorporated | Sidewall formation process for a top lead fuse |
| EP0762498A3 (en) * | 1995-08-28 | 1998-06-24 | International Business Machines Corporation | Fuse window with controlled fuse oxide thickness |
| JP3135039B2 (ja) * | 1995-11-15 | 2001-02-13 | 日本電気株式会社 | 半導体装置 |
| JPH09153552A (ja) * | 1995-11-29 | 1997-06-10 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
| US5895262A (en) * | 1996-01-31 | 1999-04-20 | Micron Technology, Inc. | Methods for etching fuse openings in a semiconductor device |
| JPH09237497A (ja) * | 1996-02-29 | 1997-09-09 | Sony Corp | 半導体メモリ装置 |
| US5712206A (en) * | 1996-03-20 | 1998-01-27 | Vanguard International Semiconductor Corporation | Method of forming moisture barrier layers for integrated circuit applications |
| US5652175A (en) * | 1996-07-19 | 1997-07-29 | Taiwan Semiconductor Manufacturing Company Ltd. | Method for manufacturing a fuse structure |
| KR100192591B1 (ko) * | 1996-08-22 | 1999-06-15 | 윤종용 | 반도체 메모리 장치의 리페어회로의 제조방법 |
| JPH10125868A (ja) * | 1996-10-23 | 1998-05-15 | Hitachi Ltd | 半導体集積回路装置およびその製造方法ならびに半導体集積回路装置の救済方法 |
| JPH10163324A (ja) * | 1996-11-29 | 1998-06-19 | Sony Corp | 半導体装置の製造方法 |
| KR19980065743A (ko) * | 1997-01-14 | 1998-10-15 | 김광호 | 안티 퓨즈를 구비하는 반도체장치 및 그 형성방법 |
| JPH11260922A (ja) * | 1998-03-13 | 1999-09-24 | Toshiba Corp | 半導体装置及びその製造方法 |
| US6037648A (en) * | 1998-06-26 | 2000-03-14 | International Business Machines Corporation | Semiconductor structure including a conductive fuse and process for fabrication thereof |
| US6121074A (en) * | 1998-11-05 | 2000-09-19 | Siemens Aktiengesellschaft | Fuse layout for improved fuse blow process window |
-
1998
- 1998-11-05 US US09/186,515 patent/US6121074A/en not_active Expired - Lifetime
-
1999
- 1999-09-24 DE DE69939518T patent/DE69939518D1/de not_active Expired - Fee Related
- 1999-09-24 EP EP99118873A patent/EP0999592B1/en not_active Expired - Lifetime
- 1999-10-07 TW TW088117304A patent/TW424317B/zh not_active IP Right Cessation
- 1999-11-04 JP JP31394599A patent/JP4621319B2/ja not_active Expired - Fee Related
- 1999-11-04 KR KR1019990048511A patent/KR100695591B1/ko not_active IP Right Cessation
- 1999-11-05 CN CNB991235096A patent/CN1139123C/zh not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101425502B (zh) * | 2005-03-30 | 2012-07-11 | 雅马哈株式会社 | 适合半导体器件的熔丝断开方法 |
| CN102237337A (zh) * | 2010-05-04 | 2011-11-09 | 三星电子株式会社 | 具有电子熔丝结构的半导体器件及其制造方法 |
| US8963284B2 (en) | 2010-05-04 | 2015-02-24 | Samsung Electronics Co., Ltd. | Semiconductor devices having E-fuse structures and methods of fabricating the same |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0999592A1 (en) | 2000-05-10 |
| US6121074A (en) | 2000-09-19 |
| KR100695591B1 (ko) | 2007-03-14 |
| KR20000035223A (ko) | 2000-06-26 |
| EP0999592B1 (en) | 2008-09-10 |
| JP2000150655A (ja) | 2000-05-30 |
| JP4621319B2 (ja) | 2011-01-26 |
| CN1139123C (zh) | 2004-02-18 |
| TW424317B (en) | 2001-03-01 |
| DE69939518D1 (de) | 2008-10-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6218279B1 (en) | Vertical fuse and method of fabrication | |
| EP1285463B1 (en) | Fuse link | |
| US5552627A (en) | Electrically programmable antifuse incorporating dielectric and amorphous silicon interlayers | |
| US5025300A (en) | Integrated circuits having improved fusible links | |
| US5879966A (en) | Method of making an integrated circuit having an opening for a fuse | |
| EP0112675B1 (en) | A link structure selectively activable to create a conducting link in an integrated circuit | |
| KR100319655B1 (ko) | 퓨즈 구조물 및 그 제조방법 | |
| JPH07335761A (ja) | 電気的にプログラミング可能な自己冷却ヒューズ | |
| CN101567360A (zh) | 电致熔丝结构和方法 | |
| US7911025B2 (en) | Fuse/anti-fuse structure and methods of making and programming same | |
| US5827759A (en) | Method of manufacturing a fuse structure | |
| US6087677A (en) | High density self-aligned antifuse | |
| CN1139123C (zh) | 一种半导体存储器用熔丝结构及其制造方法 | |
| US6268638B1 (en) | Metal wire fuse structure with cavity | |
| US6750529B2 (en) | Semiconductor devices including fuses and multiple insulation layers | |
| US20030109125A1 (en) | Fuse structure for a semiconductor device and manufacturing method thereof | |
| US9196527B2 (en) | Fuse structure for high integrated semiconductor device | |
| US20030038304A1 (en) | Semiconductor devices | |
| CN110556380B (zh) | 熔丝单元、熔丝位单元结构及其制造方法 | |
| KR100954417B1 (ko) | 반도체 소자의 퓨즈 형성 방법 | |
| JPH0344062A (ja) | 改善された可溶性リンクを有する集積回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| ASS | Succession or assignment of patent right |
Owner name: INFINEON TECHNOLOGIES AG Free format text: FORMER OWNER: SIEMENS AKTIENGESELLSCHAFT Effective date: 20130226 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20130226 Address after: German Neubiberg Patentee after: Infineon Technologies AG Address before: Munich, Germany Patentee before: Siemens AG Effective date of registration: 20130226 Address after: Munich, Germany Patentee after: QIMONDA AG Address before: German Neubiberg Patentee before: Infineon Technologies AG |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20160118 Address after: German Berg, Laura Ibiza Patentee after: Infineon Technologies AG Address before: Munich, Germany Patentee before: QIMONDA AG |
|
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20040218 Termination date: 20151105 |
|
| EXPY | Termination of patent right or utility model |