TW423217B - Low voltage differential signaling driver with pre-emphasis circuit - Google Patents

Description

A7 B7 4 2 3 21 7 五'、發明說明（ 主發明之背景 L本發明之領域 本發明係有關於電晶體驅動器電路之領域，並且更特 定的是有關於具有預加強之低電壓差分訊號(“LVDS”)驅動 器。 L相關技術之說明 更快地傳送更多的資訊、伴隨著在資料處理能力上的 增進之恆久不變的需求係需要將資料傳輸率擴大到遠高於 之前可能的資料傳輸率。因此，一種稱作爲100基底-T的 通訊協定已被發展用來延# IEEE標準802.3以使得資料適 於在一個100Mbps的有效傳輸速率下透過雙絞線輸送。在 該100基底-T的通訊協定之下，在資料被放上雙絞線之前 ，某些控制位元係被納入該資料之中。其結果是實際上資 料與控制信號透過雙絞線輸送在125Mbps之下。 一種資料傳輸的類型係爲差分資料傳輸，其中在兩條 信號線之間的電壓位準上的差値係構成被傳輸的信號。差 分資料傳輸係普遍用於長距離上、超過100Mbps的資料傳 輸速率。雜訊信號係偏移該地電位電壓，並且以共模電壓 出現。因此，雜訊之有害的影響實質上係被降低。 爲了將此種資料傳輸標準化，各種的標準已經被發表 。例如，一種此類的標準是建議的標準422(RS422)，此係 由美國電子工業(EIA)所定義出的。此項標準容許在雙絞的 信號線上高達10個百萬鮑(baud)的資料速率。驅動器電路 將信號放於該些線上。該些驅動器電路必須能夠傳輸範圍 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 閱 讀 背 意 事 項 訂 經濟部智慧財產局員工消費合作社印製 423217 A7 B7 五、發明說明（Y ) 在2或3伏特的最小差分信號於雙絞線上，該雙絞線通常 以100歐姆的電阻値加以終端。 一種最近出現之建議的標準係爲RS-644標準。此係爲 一種低電壓差分訊號(“LVDS”)的標準，其係爲高速、低功 率、低電磁干擾（“ΕΜΓ)以及低成本。由於差分的做法， LVDS驅動器可以被用於有雜訊的環境中。 習知的低電壓差分訊號(LVDS)驅動器電路100的一個 例子係顯示於圖1中。在輸出端子1〇3，1〇5上的輸出信號 OUT+，OUT-之間的電壓差係構成差分訊號對。一對差分訊 號係表示兩個信號的電流i形係彼此爲反相的。一對差分 訊號的各個信號係分別以結尾爲“+”與的表示法之參考 符號來指出，例如S+與S-。 經濟部智慧財產局員工消費合作社印製 -------------— (請先閲讀背面之注意事項再Ϊ本頁) ;線_ LVDS驅動器電路100包含一個耦接到電壓源VDD之 直流（DC)固定電流源II、四個η通道金屬氧化物半導體 (NMOS)開關Μ11-Μ14、以及一個耦接在共同節點COM與 電壓源VSS之間的電阻器R1。該四個電晶體開關M11-M14係受到輸入電壓信號VIN1, VIN2以及流經負載電阻 器Rt、由箭頭A與B所指的直流電流之控制。該些輸入電 壓信號VIN1，VIN2典型爲互補的、軌至軌(rail-to-rail)之 電壓擺幅。 NM0S開關Mil與M14的閘極係耦接在一起來接收 輸入電壓信號VINb類似地，NMOS開關M12與M13的 閘極係耦接在一起來接收輸入電壓信號VIN2。 LVDS驅動器電路100的動作係解釋如下該四個 5 本紙張尺度適用中國國家標準<CNS)A4規格（210 X 297公釐） 4 2321 7 A7 _________ B7 五、發明說明（、） NMOS開關M11-MM —次係導通其中兩個以將來自電流源 II的電流轉向，以產生一個電壓橫跨電阻性的負載Rt。爲 了將流經電阻性的負載Rt之電流轉向在由箭頭B所指的 方向上，輸入電壓VIN2係走高而導通NM〇s開關M12與 M13。當輸入電壓VIN2走高時，輸入電壓VIN1在NM〇s 開關Ml2與ΜΠ導通的期間係走低來保持nm〇S開關 Mil與M14爲關斷的。相反地，爲了將流經電阻性的負載 Rt之電流轉向在由箭頭A所指的方向上，輸入電壓VIN1 係走高，並且被施加到NMQS開關Mil與M14以使它們 導通。輸入電壓VIN2在遺'段期間走低來保持NMOS開關 M12與M13爲關斷的。於是，一個完整的差分輸出電壓擺 幅可被達成。 ， 差分LVDS驅動器電路1〇〇在低頻下可良好地運作。 然而，問題發生在輸出切換電流係受限於直流固定電流源 II。由於差分LVDS驅動器電路1〇〇的切換速度係正比於 來自電流源II的驅動電流大小，故受限的驅動電流導致 LVDS驅動器電路100緩慢的切換速度。當輸出電晶體 .MU或M13被切換至導通時，由於受限的驅動電流大小之 緣故，其汲極電流係緩慢地反應。因此，例如當電晶體 Ml2與M13被切換至導通時，電晶體M13的汲極被拉上 到電壓源VDD所花費的時間有顯著的延遲，並且電晶體 M12的源極被拉下到電壓源VSS所花費的時間也有顯著的 延遲。當LVDS驅動器100驅動一個像是長的纜線或是高 電容値的纜線之重負載時，此種由來自直流電流源II的受 6 本紙張尺度適用中國國家標準（CNS)A4規格<210 X 297公釐） (請先閱讀背面之注意事項t寫太 :寫本頁) Γ 經濟部智慧財產局員工消費合作社印製 A7 4 2321 7 ____B7____ 五、發明說明（4 ) 限之驅動電流所引起的延遲在高頻處係降低了差分電壓輸 出擺幅的振幅並且引起像是雜訊的擾動。 因此，存在對於具有增快的切換速度之LVDS驅動器 的需求，以保持在高頻處以及當LVDS驅動器驅動一個重 負載時電壓輸出擺幅的直流振幅。 本發明之槪要 根據本發明的低電壓差分訊號(“LVDS”)線驅動器包含 有一個預加..強電路。回應於一個改變信號狀態的輸入信號 ，一個電流轉向（steering)電.路係改變驅動電流的方向以提 供一個差分輸出訊號。一i電流源係提供一第一驅動電流 給該電流導引電路。爲了增進發生轉向的速度，當該輸入 信號改變信號狀態時，該預加強電路係提供一第二驅動電 :流給該電流導引電路。該電流導引電路將該些驅動電流導 引在一第一與第二的方向上，以在該些輸出節點處形成一 個差分輸出訊號。 根據本發明之一實施例的LVDS線驅動器之預加強電 路包含有一個電流提供（sourcing)電路以及一個電流汲取 (sinking)電路。在轉向變換期間，該電流提供電路將該驅 動電流從一個電壓源推向該電流導引電路，而該電流汲取 電路則將電流從該電流導引電路拉向電路的接地。 根據仍是本發明之另一實施例的預加強電路包含有一 個耦接到一個邏輯電路之延遲電路，以確保在轉向變換期 間該第二驅動電流被供應到該電流導引電路。該延遲電路 係將該邏輯電路的其中之一輸入所接收到的輸入信號延遲 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 經濟部智慧財產局員工消貲合作社印製 23 217 一 __B7_ 五、發明說明（今） 。另一個邏輯電路的輸入則直接接收該輸入信號。因此， 延遲後的輸入柄威要比直接輸入到該邏輯電路的輸入信號 花費更長的時間來到達該邏輯電路。由於該延遲電路所提 供的延遲之緣故，在轉向變換之短暫的期間，延遲後的輸 入信號以及該輸入信號均具有相同的信號位準。在此時， 該邏輯電路輸出一個變換信號。該電流提供電路接收此變 換信號並且供應該第二驅動電流到該電流導引電路，而該 電流汲取電、路則接收此變換信號並且將該電流轉向信號拉 向電路接地。在一特定的實施例中，該邏輯電路是互斥 NOR閘，並且該延遲電路g括有反相器。 本發明該些與其它的特點與優點將在考量以下本發明 的詳細說明以及附圖之際將會明瞭。 圖式之簡要說明 圖1係說明一種習知的低電壓差分訊號電路。 圖2係說明根據本發明之一種低電壓差分訊號電路。 圖3係說明根據本發明之低電壓差分訊號電路的信號 圖。 圖4係說明一種習知的低電壓差分訊號電路之暫態分 析的結果。 圖5係說明根據本發明之低電壓差分訊號電路的暫態 分析的結果。 相同的參考符號係被用於圖式與較佳實施例的說明之 中來代表相同或類似的項目。 較佳實施例之說明 A7 J.-----------裝--- (請先閱讀背面之注意事項t寫本頁) 訂· --線· 私紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 23217 4 A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明說明（ς) 根據本發明之一舉例的實施例’一個具有預加強200 的LVDS驅動器係顯示於圖2之中。該具有預加強200的 LVDS驅動器係包含一個耦接在電壓源VDD與電流導引電 路201之間的直流(DC)固定電流源12、電流參考電路207 、以及電流源M25-M28。 電流源12供應固定的驅動電流ID1給電流導引電路 201。額外的驅動電流ID2從電晶體M27, 被供應到電 流導引電路.201。也包含在圖2中的是建立一個直流電壓 來滿足高輸出電壓VOH以及低輸出電壓VOL的電阻器 .R21。特別地，低輸出電壓％等於： VOL = (ID1+ID2)*R21 + VDs, M22/M24 (1) 其中Yds, M22/M24是電晶體M22.或電晶體M24的汲極-源極 電壓。由於汲極-源極電壓Vds，M22/M24通常爲小的，電阻器 R21典型地爲低輸出電壓VOL的主要因素。高輸出電壓 VOH係等於： VOH = VOL + (ID1+ID2)*RL (2) 其中RL爲一個外部的負載電阻器。將式（1)代入式(2)係得 到： VOH = (ID1+ID2)*R21 + (ID1+ID2)*RL (3) 因此’電阻器R21在建立低輸出電壓VOL以及高輸出電 壓VOH兩者上均爲重要的。 .電流導引電路2〇1具有一種變化後的Η橋型電路架構 。一個負載區段LO係水平地延伸並且包含電阻性負載RL 。此負載區段LO耦接在末端節點2〇3, 205之間。垂直的 本紙張尺度適用中國國家標準（CNS)A4規格（21〇. 9 297公釐） {請先閱讀背面之注意事項再本I) 裝 訂- 線· 4 2 3 217 ^ A7 B7 五、發明說明（？） 區段VI係延伸在左側末_節點203與節點N2之間。連接 在左側末端節點203與共同節點COM之間的是垂直的區 段V2。垂直的區段V3係延伸在右側末端節點205與節點 N2之間，而垂直的區段V4則延伸在右側末端節點205與 .共同節點COM之間。耦接在共同節點COM與電壓源VSS 之間的是電阻器R21。當然，對於變化後的Η橋型電流導 引電路201之區段的“垂直”與“水平”朝向之說法只是爲了 說明的目的„，而並非一定是描述實際的電路201之佈局。 每個區段VI，V2, V3, V4.均包含一個NMOS開關Μ21， Μ22, Μ23，Μ24〇 經濟部智慧財產局員工消費合作社印製 該些開關Μ21-Μ24係被典型爲軌至軌的電壓位準之輸 入信號IN所控制，因此輸入信號IN典型地不是“高”就是“ .低”。輸入信號IN被施加到電晶體M21-M24的閘極，以 將驅動電流ID1, ID2如箭頭A與B所示地導引經過負載電 阻器RL。如同在此所使用的，該詞“閘極”廣泛地包括任何 形式之用來改變一個元件之開關狀態的控制接腳。於是， 該詞“閘極”係意欲與例如是雙載子電晶體之“基極”爲同義 的。如圖2所說明，輸入信號IN在被施加到電晶體M22 與M23的閘極係被輸入到反相器IV1。於是，當電晶體 M21, M24爲導通的時候，該些電晶體M22與M23爲關斷 .的，而在電晶體M21，M24爲關斷的時候，該些電晶體 M22與M23爲導通的。 開關M21-M24的開關轉變發生在輸入信號IN從高改 變到低或是從低變爲高之時。當輸入信號IN爲高時， 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 123 21 7 A7 B7 五、發明說明（ 經濟部智慧財產局員工消費合作社印製 MOS開關M21與M24導通，並且將驅動電流ID1，ID2轉 向在由箭頭B所指的方向上通過負載電阻器rl。由於輸 入信號IN也通過反相器iV1，來自反相器IVi的低電壓位 準被施加到MOS開關M22與M23來保持該些開關在此段 時間內爲關斷的。當電流導引電路2〇1將驅動電流ID1， ID2轉向在此方向時，在輸出節點2〇5上的電壓係被拉低 並且在輸出節點2〇3上的電壓係被拉高。因此，由於輸出 電晶體M2丨係爲導通的，故輸出高電壓V〇H爲輸出節點 2〇3上的電壓，而輸出低電釋VOL爲輸出節點205上的電 。 當輸入信號IN由高走低時，開關MM與M24係爲關 斷。來自反相器IV1的高電壓位準被施加到MOS開關 M22與M23來將該些開關導通，以將電流導向在由箭頭a 所指的方向上通過電阻性負載RL。當電流導引電路201將 驅動電流ID1，ID2轉向在此方向時，在輸出節點205上的 電壓係被拉高並且在輸出節點203上的電壓係被拉低。因 此，由於輸出電晶體M23係爲導通的，故輸出高電壓 VOH爲輸出節點205上的電壓，而輸出低電壓VOL爲輸 出節點203上的電壓。 該預加強電路包含有電晶體M25-M28、反相器IV2-IV5以及一個互斥NOR閘XNOR。此預加強電路的動作現 在將予以討論》輸入信號IN被施加到互斥NOR閘XNOR 的兩個輸入A，B。輸入信號IN係直接被施加到互斥NOR 閘XNOR的輸入A，並且也在經過數個反相器IV2-IV4之 請 先 閱 背 意 事 項 i tj 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） .«· Λ .'*.4 λΛ 1 * ά 2 321 7 ^ Α7 Β7 五、發明說明（A) 後被施加到互斥NOR閘XNOR的輸入B。 互斥NOR閘的典型真値表係表示於下。 a b 輸出 0 0 1 0 1 0 1 0 0 1 1 1 其中“a”與“b”爲互斥NOR閘的輸入並且“輸出”爲互斥NOR 閘的輸出。由於反相器IV2:IV4之故，似乎由互斥NOR閘 XNOR的輸入A所接收的f|號位準將一直相反於輸入B所 接收到的信號位準。因此，將可預期互斥NOR閘XNOR 的真値表將會是如下所示的。 輸入信號IN A B IXNOR 0 0 1 0 1 1 0 0 經濟部智慧財產局員工消費合作社印製 其中A與B爲互斥NOR閘XNOR的輸入，而IXNOR爲 互斥NOR閘XNOR的輸出。然而，反相器IV2-IV4提供 延遲匹配。因此，輸入信號IN通過反相器IV2-IV4到達互 斥NOR閘XNOR的輸入B所花費的時間要比輸入信號IN 到達輸入A的時間長。由於反相器IV2-IV4所提供的延遲 ，在開關M21-M24的每次開關轉變期間之短暫的時間內， 互斥NOR閘XNOR的輸入A與B係接收具有相同信號位 準的信號。當此種情形發生時，互斥NOR閘XNOR輸出 —個信號IXNOR以導通電晶體M25與M27 ^ 12 本紙張尺度適用中囤國家標準（CNS)A4規格（210 X 297公釐） A7 B7 ^ 23217 五、發明說明（t。） (請先閱讀背面之注意事項本頁) 通常，電晶體M25與M27最好實質上在同一時間導 通。因此，由反相器IV5所提供的延遲應該會儘可能的小 ，以便將各個電晶體M25'與M27導通之間的時間差減至 最小。由互斥NOR閘XNOR所提供的延遲也應該是最小 的，以便在輸入信號IN與延遲信號IDELAY具有相同的 信號位準之短暫時間內輸出轉變信號XNOR。 經濟部智慧財產局員工消費合作社印製 相對於反相器IV5以及互斥NOR閘XNOR運作上所 要的快速，._反相器IV2-IV4運作地較慢以加入延遲，因而 電晶體M25與M27在電晶ff M21-M24的輸出開關時間之 期間內係爲導通。此外，$[ί圖2中所述，電晶體M27爲P 通道MOS(“PM〇S”)電晶體，而電晶體Μ25爲Ν通道 MOS(“NMOS”)電晶體。由於PMOS電晶體通常具有比 NMOS電晶體寬的通道，故PMOS M27的尺寸(W/L，其中 _ W爲電晶體通道的寬度，而L爲電晶體通道的長度)通常將 大於NMOS M25的尺寸。在一個舉例的實施例中，反相器 IV2-IV4全咅係延遲信號IN大糸勺500微微秒(picosecond)、 互斥NOR閘XNOR提供大約300微微秒的延遲、反相器 IVS提供大約100微微秒的延遲、並且PMOS M27是霉晶 體NMOS M25的尺寸大約1.5至2.5倍。該些延遲時間以 及電晶體的尺寸僅是爲了舉例，並非意欲限制本發明到特 定的參數。 將認知的是，雖然三個反相器IV2-IV4被描繪於圖2 中，但任意數目的反相器可被包括進來以提供所要的延遲 。也將認知的是，雖然互斥NOR閘XNOR被描繪於圖2 13 本紙張尺度適用中國國家標準（CNS)A4規格（210x297公釐） rrTi； 2 3 217 a7 __B7_ 五、發明說明（、\) 中，但任意類每的邏輯電路可加以利用來導通電晶體M25 與M27在發生於輸入信號IN從高改變到低或是從低變爲 高之開關M21-M24的開關轉變期間內。 圖3係說明根據本發明之發出信號的開關時序圖。此 時序圖係描繪輸入信號ΪΝ、延遲信號IDELAY(係爲反相器 IV4的輸出信號）、以及輸出信號IXNOR相對於時間的信 號位準。從該圖中可見，在時間tl與t2之間以及時間t3 與t4之間，延遲信號IDELAY與輸入信號IN兩者爲相等 的，此產生高的輸出信號PCNOR。高的輸出信號IXNOR 的時間區段係開始於輸入Μ號IN切換於高與低的信號位準 之際，並且結束於延遲信號IDELAY切換於高與低的信號 位準之際。因此，互斥NOR閘XNOR在每次輸入信號IN 從高轉變到低或是從低轉變到高之際均產生正的脈衝。 現在參考圖2與3，當輸出信號IXNOR爲高時，電晶 體MM與M27均導通。因此，該些電晶體M25, M27在時 間tl與t2之間以及時間t3與t4之間均爲導通的。電流參 考電路207係提供偏壓電流IBIAS, IOBIAS給電晶體M26 與，以保持該些電晶體M26與M28爲導通的。在一 個實例中，電晶體M26大槪與電晶體M25同樣大小(W/L) ，而電晶體M28大槪與電晶體M27同樣大小(W/L)。因此 ，當電晶體M25導通時，作用爲電流源的電晶體M25與 M26將電流從電流導引電路201拉向電路接地。當電晶體 MW導通時，作用爲電流源的電晶體M27與M28將電流 從電壓源VDD拉到電流導引電路201之中。此額外的驅動 14 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公楚） (請先閱讀背面之注意事項再本頁) 灯 -線· 經濟部智慧財產局員工消費合作社印製 42321 7 經濟部智慧財產局員工消費合作社印製 B7 五、發明說明（θ) 電流ID2係提供預加強給LVDS驅動器200。 電流參考電路207包含電晶體Μ29-Μ31以及電阻器 R22。由增加驅動電流ID2到電流導引電路201所提供的 預加強係受到偏壓電流IBIAS所控制。偏壓電流IBIAS係 從電阻器R22導出，該電阻器R22耦接在電壓源VDD與 電晶體Μ29與Μ30所構成的電流鏡電路之輸入之間。特 別是，電晶體Μ29, Μ30兩者的閘極耦接在一起，電晶體 Μ29使其閘極與汲極耦接在一起，並且電晶體Μ29, Μ30 兩者的源極耦接到電路接地。將可認知的是，電阻器R212 的値可以依據傳輸纜線的:i度以及操作頻率來加以選擇。 也將可認知的是，電阻器R22可以被設計成在晶片內部的 或是外部的。 偏壓電流IBIAS係由電晶體M29所接收，而輸出偏壓 電流IOBIAS係在電晶體M30的汲極處取出。二極體耦合 型式的電晶體M31係耦接電晶體M30的汲極與電晶體 M28的閘極。以此種方式，偏壓電流IBIAS被施加到電晶 體M26，並且輸出偏壓電流IOBIAS被施加到電晶體M28 以保持這些電晶體爲導通的。雖然電流參考電路2〇7之一 種特定的槪略圖已經被說明，但可認知的是，此種槪略圖 只是爲了舉例的目的。任何能夠產生偏壓電流來導通電晶 體M26與M28的電路均可加以利用。 當電晶體M25與M27在對應於輸入信號IN的轉變之 開關M21-M24的開關轉變期間內導通時，額外的驅動電流 ID2係從電壓源VDD經過電晶體M28與M27而流向電流 15 本紙張尺度適用中國國家標準（pNS>A4規格（210 X 297公釐） — II----------裝—— (請先閱讀背面之注意事項寫本頁) 訂· 4 2 3 21 7 A7 B7 五、發明說明（) 導引電路201。於是，比僅來自電流源12的電流更多的驅 動電流係流入電流導引電路201。此額外的電流係改善具 有預加強200的LVDS驅動器之轉變時間。此外’電流從 電流導引電路201經過電晶體M25與M26被拉向電路接 地。藉由以此種方式來牽引來自電路201的電流，線驅動 .器電路200能夠更快地拉低、輸出低電壓VOL。以下的式 子說明了電流I、時間t、電壓擺幅v、以及負載的電容値 C之間的關f系。 C*v = Ι*ί (4) 通常地，負載的電容値c 1及電壓擺幅ν爲固定的値。因 此，由式子(4)可見，藉由改變被供應到電流導引電路201 之電流I的量，該開關轉變時間t可加以調整。因此，當 電流I因爲供應驅動電流ID2而被增加時，該開關轉變時 .間t係減少，此表示爲更快的開關轉變時間t。 經濟部智慧財產局員工消費合作社印製 --------------裝--- '、多 (請先閱讀背面之注意事項再^^本頁) 除了改善線驅動器電路200的開關轉變時間之外，該 預加強電路也提供其它的優點。例如，當具有預加強200 的LVDS驅動器運作在低頻時，電流消耗係被降低。由於 輸入信號IN在低頻處具有較少的轉變，故電晶體M25, M27較不頻繁地導通。因此，LVDS驅動器200消耗較少 的電流。此外，由於當線驅動器電路200沒有在轉變時， 很少的或者沒有直流電流被利用，故進一步的電流節約可 被達成。 圖4與5係分別說明類似於線驅動器電路1〇〇之習知 的線驅動器電路以及具有預加強200的LVDS驅動器之模 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公爱） 4 23 21 7 A7 B7 五、發明說明（呌） +擬的電流所獲得之暫態分析結果。兩個模擬均進行在一個 300MHz的頻率以及具有一個25微微法拉(picofarad)電容 性負載之下。如圖4中所描述，在高頻或是重負載之下， 習知的線驅動器之電壓輸出擺幅的振幅係遠小於在直流電 流處的振幅。 圖5係說明具有預加強200的LVDS驅動器之結果。 具有預加強200的LVDS驅動器之電壓輸出擺幅係遠大於 圖4中所示的擺幅，並且顯示出與直流電流位準有非常小 •的振幅變化。該電壓輸出壩幅可以被調整到所要的振幅。 具有預加強200的LVDS ||動器也具有數個其它的優點， 例如高頻輸出響應的改善以及具有較低的位元錯誤率之降 低的顫動(jitter)。具有預加強200的LVDS驅動器也可以 被用在較長的纜線之應用中。最後，電路的製成在電晶體 個數以及佈局面積上均爲簡便的且爲小型的，此使得整合 進入多種積體電路的設計中變爲容易的。 經濟部智慧財產局員工消費合作社印製 各種在本發明之結構與方法上的修改與變化對於熟習 此項技術者而言將是明顯的而不脫離本發明之範疇與精神 。雖然本發明已經關聯到特定的較佳實施例來加以說明， 但應了解的是所請求之本發明並不應不當地被限制在該等 特定的實施例。所要的是以下的申請專利範圍界定本發明 .之範疇，並且在該些申請專利範圍之範疇內的結構與方法 以及其均等物均藉由申請專利範圍所涵蓋》 17 表紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐）

Claims (1)

1. 3 2 ABCD 六、申請專利範圍 1. 一種包含一用以提供一差分訊號至一外部電路的線 驅動器之裝置，該線驅動器電路係包括： 一電流導引電路； 一耦接到該電流導引電路並且被配置以提供一第一驅 動電流至該電流導引電路之電流源； 一耦接到該電流導引電路並且被配置以接收一轉變在 第一與第二信號狀態之間的輸入信號之預加強電路，並且 該預加強電路係根攄該輸入信號，在開始於該輸入信號第 一次轉變在第一與第二信號狀態之間時，並且結束於該輸 入信號第二次轉變在第一 Ιι第二信號狀態之間之前的轉變 期間內，提供一第二驅動電流；以及 被配置以耦接至一外部電路並且傳送第三與第四驅動 電流的第一與第二輸出節點，其中 該電流導引電路被配置以接收該輸入信號，並且根據 該輸入信號導引該第一與第二驅動電流在第一與第二方向 上以提供該第三與第四驅動電流，其中該第三與第四驅動 電流一起在該第一與第二輸出節點處形成一差分輸出信號 〇 2. 如申請專利範圍第1項之裝置，其中該預加強電路 胃係包括I 一耦接到該電流導引電路的電流汲取電路；以及 一耦接到該電流導引電路的電流提供電路； 其中在該轉變期間內，該電流提供電路將該第二驅動 電流推入該電流導引電路中，並且該電流汲取電路係從該 ______g_. 1_ . __ 本紙張尺度適用中國國家標準（CNS > A4規备（210X297公釐） (請先閲讀背面之注意事項再填寫本頁) 、1Γ 經濟部智慧財產局員工消費合作社印製 2 ^ ABCD 六、申請專利範圍 電流導引電路汲取該第一與第二驅動電流的組合之一部份 〇 3. 如申請專利範圍第2項之裝置，其中該預加強電路 更包括： 一耦接到該電流汲取電路以及電流提供電路之邏輯電 '路；以及 一耦接到該邏輯電路，並且被配置以接收該輸入信號 且根據該輸入信號產生一具有第一與第二信號狀態之延遲 後的輸入信號，其中 . 該邏輯電路接收該輸入信號以及該延遲後的輸入信號 ，並且在該轉變期間內，根據該輸入信號以及該延遲後的 輸入信號來輸出一轉變信號，該轉變期間開始於該輸入信 號在第一與第二信號狀態之間轉變時並且結束於該延遲後 的輸入信號在第一與第二信號狀態之間轉變時。 4. 如申請專利範圍第3項之裝置，其中該延遲電路係 包括複數個反相器電路。 5. 如申請專利範圍第3項之裝置，其中該邏輯電路係 包括一互斥NOR電路。 ___ 2 本紙珉尺度適用中國國家標準（CNS ) ΑΊ現格（210X297公釐） - (請先閱讀背面之注意事項再填寫本頁) 訂 經 濟 部 智 慧 財 產 局 員 .工 消 合 作 社 印 製