TW419893B - Reference voltage generator circuit of integrated circuit device - Google Patents

Description

經濟部智慧財產局員工消費合作社印製 / B7 五、發明説明（I ) 本發明是有關於一種參考電壓產生電路，且特別是用 於記憶體元件之參考電壓產生器。 習知技術 對於參考電壓產生電路有許多的應用，該些參考電壓 產生電路不論週遭溫度與供給電壓的改變爲穩定。此元件 應用在震盪器、計時器以及電壓調節電路= 第ί圖繪示傳統參考電壓產生電路之電路圖形。如圖 所示，傳統參考電壓產生器電路具有複數個電阻R1〜R4以 串聯方式耦接在一電源電壓Vcc。複數個NMOS電晶體 MN1〜MN3耦接於複數個電阻R1〜R4與一接地電壓Vss之 間，做爲一電阻。 根據溫度變化，PMOS電晶體MP1互補於NMOS電晶 體MN1〜MN3之啓始電壓，以及根據電阻R3和R4以及 NMOS電晶體MN2和MN3，來控制參考電壓Vre卜即當 保險絲Π〜f4藉由雷射電子束切斷時，電源電壓Vcc使用 在電阻R3和R4或NMOS電晶體MN2和MN3，使得節點 N1之電壓爲低電壓狀態。在此，PMOS電晶體MP1之閘 極電壓爲降低，以及PMOS電晶體MP1爲微弱運作。如 此控制參考電壓Vref。複數個保險絲fl〜f4以並聯方式與 每一個電阻R3和R4以及每一個NMOS電晶體MN2和 MN3。根據藉由設計所獲得參考電壓Vref，以雷射電子束 來選擇性的切斷保險絲fl〜f4。 即參考電壓Vref藉由溫度變化和類似製造過程之改 變，使得藉由雷射電子束來切斷保險絲Π〜f4，以用於參考 電壓Vref之互補改變的目的。 (請也閱讀背面之注意事項再填寫本頁) 訂 .1 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） 經濟部智慧財產局員工消費合作社印製

Al Β7 五、發明説明（2 ) 因此，根據保險絲Π〜f4之截止（Shut-off)來調整參考 電壓，在此產生一個問題，即由於參考電壓Vref之改變， 很難正確切斷保險絲。對於儲存EDS之電子晶片的晶圓狀 態，參考電壓Vref可能以一目標電壓來比較，參考電壓是 .否相同或不同於目標電壓。目標電壓爲藉由設計來達到一 希望電壓。兩電壓比較之後，藉由雷射電子束來將保險絲 切斷，當兩電壓爲相同時，如比較兩電壓之結果。 如上所述，儲存EDS電子晶片運作以兩個歩驟來實現: 一量測步驟，其中不同參數例如參考電壓之量測，一決定 步驟，其中根據不同參數於保險絲截止後，來決定元件通 過與失敗。 再已經實現兩個步驟後，實現對元件之補救，所以處 理了儲存EDS之電子晶片。因此這些處理增加整個儲存時 間。這是因爲元件在保險絲之不正確截止下測試很多次， 可能造成元件之低良率，因此造成支出的提高。 發明摘要 因此本發明之一目的在解決上述問題以及提供一半導 體元件之參考電壓產生電路，該電路能考慮例如溫度之不 同參數，而輸出一參考電壓。 本發明之另一目的在解決上述問題和提供一半導體元 件之參考電壓產生電路，該電路能方便得設定參考電壓， 並產生元件之高良率與低支出。 爲達成上述目的，根攄本發明提供一種參考電壓產生 電路，耦接於一電源供給電壓與一接地電壓之間。參考電 壓產生電路產生一參考電壓以回應複數個電流通路控制信 (請先閲讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） 4<)48IM I i)〇C/〇n2 419S93 A7 經濟部智慧財產局員工消費合作社印製 B7 五、發明説明（多） 號。一控制電路，產生該些電流通路控制信號。控制電路 包括：一電壓分壓電路，耦接於電源供給電壓與接地電壓之 間。電壓分壓電路產生一分壓電壓以回應外部複數個編碼 信號使用。一比較電路，比較參考電壓與分壓電壓，並產 生一比較電壓作爲比較兩電壓之結果。一輸出電壓，耦接 至比較電壓，經由接收比較信號，回應該些編碼信號，並 產生該些電流通路控制信號。 控制電路根據電流通路控制信號，控制參考電壓產生 電路，來產生參考電壓一第二準位電壓，對應於比較信號， 作爲參考電壓之第一準位電壓與分壓電壓比較之結果。 電壓分壓電路包括：複數個電阻以串聯耦接至該供給電 壓，以及複數個NMOS電晶體，每一汲極耦接至每一電阻 之一端，每一源極耦接至接地電壓，以及每一閘極接收外 部的該編碼信號，該些NMOS電晶體藉由該些編碼信號選 擇性的控制到複數個電阻選擇性的運作。 參考電壓產生電路包括:一第一節點耦接至電源供給電 壓。一第二節點，耦接至接地電壓。複數個電阻，以串聯 耦接至第一節點。複數個NMOS電晶體，以串聯耦接在該 些電阻和該第二節點之間，其作用如一電阻。一 PMOS電 晶體，根據一溫度變化，補償該NMOS電晶體之一啓始電 壓，並根據該些電阻和該些NMOS電晶體之電壓，來控制 該參考電壓=以及複數個截止電路，以並聯耦接每一電阻 和每一 NMOS電晶體，暫時的作用如一截止裝置，以回應 外部的該些電流通路控制信號使用。 截止電路包括：一傳輸閘電路，控制電流通路，以回應 (請先閲讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） 經濟部智慧財產局員工消費合作社印製 41*J?93 4^4 K |J I I- . D(K /002 B7 五、發明説明（f ) 該電流通路控制信號，以及--電流截止裝置，以串聯耦接 該傳輸閘電路，藉由該電流通路控制信號，使該傳輸閘電 路轉爲不導通後，最後該電流截止裝置爲截止。傳輸閘電 路包括：一 PMOS電晶體，具有一汲極 '一源極以及接收該 .電流通路控制信號之一閘極，以及一 NMOS電晶體，具有 一汲極和一源極以並聯耦接PMOS電晶體之該汲極和源 極，以及經由一反向器接收該電流通路控制信號之一閘 極。其中電流截止裝置爲一保險絲。輸出裝置包括複數個 傳輸電路，傳輸比較信號到參考電壓產生電路，以回應該 些編碼信號。 傳輸電路包括:一傳輸閘電路，轉變比較電路之比較信 號，以回應該編碼信號，以及一鎖存電路，耦接該傳輸閘 電路，鎖存從傳輸閘電路之該比較信號，並輸出該參考電 壓產生電路。其中傳輸閘電路包括:一 NMOS電晶體，具有 一汲極、一源極以及接收編碼信號之一閘極，以及一 PMOS 電晶體，具有一汲極和一源極以並聯耦接PMOS電晶體之 該汲極和源極，以及經由一反向器接收該電流通路控制信 號之一閘極。當編碼信號爲一主動時，該鎖存電路產生該 電流通路控制信號。 如上所述，在此本發明元有一優點，因參考電壓考慮 不同參數，例如參考電壓可簡單藉由外部編碼信號使用來 獲得，其將減少整個儲存時間。 圖形簡單描述 本發明之較佳實施例，配合所附圖式，作詳細說明如 下： (請先閲讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） 4tMSI, If DOC/(Ml 2 41??93 A7 經濟部智慧財產局員工消費合作社印製 B7 五、發明説明（y) 第1圖繪示傳統參考電壓產生電路之電路圖形； 第2圖繪示根據本發明之參考電壓產生電路之電路圖 形；以及 第3圖繪示產生複數個電流通路控制信號之控制電路 之電路圖形= 圖式之標號說明： 10，11，12，13:截止電路 20,21，22,23:鎖存電路 - 30,31，32,33:傳輸電路 50:電壓分壓電路 52:比較電路 54:輸出電路 100:參考電壓產生電路 200:控制電路 實施例 本發明將在下面配合圖形作詳細的說明D 第2圖繪示依照本發明之參考電壓產生電路之電路圖 形，以及第3圖繪示產生複數個電流通路控制信號之控制 電路之電路圖形。參考電壓產生電路包括一參考電壓產生 電路1 0 0，如第2圖所不，和一控制電路2 0 0產生複數個 電流通路控制信號TRIM0〜TRIM3，如第3圖所示。 參考電壓產生電路1〇〇，耦接於一電源供給電壓Vcc與 一接地電壓Vss之間，並產生一參考電壓Vrefl，以回應複 數個電流通路控制信號TRIM0〜TRIM3。 參考電壓產生電路包括：複數個電阻RH-R 14以 ! . 1—^i 1. I 1^1- !-?J· —i— ^^1 n 衣 I (請先閲讀背面之注意事項再填寫本頁) 訂 本紙張尺度適用中國國家標隼（CNS ) A4規格（2丨〇><297公釐） 41W93 41-3593 α^-ιχΝί-.ιχίΓ/Οί)^ Α7 Β7 經濟部智慧財產局員工消費合作社印製 五、發明説明（卜） 串聯耦接至第一節點1 ’第一節點〗耦接至該電源電壓 Vcc。複數個NMOS電晶體MN1 1〜MN13以並聯耦接在複 數個電阻R11〜R14與第二節點2之間，其作用如一電阻。 第二節點，耦接至該接地電壓Vss。 PMOS電晶體MP1卜根據一溫度變化，補償NM〇S電 晶體之一啓始電壓。複數個截止電路1〇〜π，以並聯锅接 每一電阻R13與R14和每一 NMOS電晶體MN12和 MNU，暫時的作用如一截止裝置，以回應外部的該些電流 通路控制信號TRIM0〜TRIM3使用。 每一截止電路10〜13包括:每一傳輸閘電路TG1-TG4 ' 每一反向器iVl〜IV4以及每一保險絲fll〜fl4。每一傳輸 閘電路TG1〜TG4包括:每一 PMOS電晶體具有一汲極、一 源極以及接收該電流通路控制信號TRIMO〜TRIM3之一鬧 極；以及每一 NM〇s電晶體，具有一汲極和一源極以姐^ 耦接每.一 PMOS電晶體之汲極和源極，以及經由每一反向 器IV1〜IV4接收電流通路控制信號TRIM0〜TRIM3之一鬧 極。傳輸閘電路TG1〜TG4控制電流通路以回應電流通路控 制信號TRIM0〜TRIM3。 複數個保險絲1〜以並聯耦接傳輸閛電路 TG1〜TG4。保險絲fll〜fl4藉由一雷射電子束來切斷’用 以藉由設計來得到參考電壓Vrefl。保險絲fll〜fl4選擇性 的切斷，在藉由電流通路控制信號TRIM0〜TRIM3最後將 傳輸閘電路TG1-TG4不導通後。 第3圖繪示產生複數個電流通路控制信號之控制電路 之電路圖形。如圖所示，控制電路2〇〇產生複數個電流通 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐} I 1 m m — HI n - - I i^i m ^^1 -- j (锖先閲讀背面之注項存填寫本貢) 經濟部智慧財產局員工消費合作社印製 419993 A7 4--)48 IM I . DOC'/O02 __B7五、發明説明（1 ) 路控制信號TR1M0〜TRIM3，其具有電壓分壓電路50耦接 於電源供給電壓Vcc與接地電壓Vss之間。電壓分壓電路 50產生一分壓電壓Vreftrim，以回應外部複數個編碼信號 CODEO〜CODE3使用。複數個編碼信號CODEO〜CODE3可 以在外部依序使用一高準位。 比較電路52比較參考電壓Vrefl與分壓電壓Vreftrim， 並產生一比較電壓COM作爲比較之結果。輸出電路54耦接 至比較電路52，經由接收比較信號COM，回應編碼信號 CODEO〜CODE3 ，並產生電流通路控制信號 TRIM0〜TRIM3。 比較電路52重複的比較參考電壓Vrefl與分壓電壓 Vreftrim，直到參考電壓Vrefl達到藉由設計所要電壓的一 目標電壓。輸出電路54具有複數個傳輸電路30〜33，傳輸 比較信號COM到參考電壓產生電路100,以回應編碼信號 CODE0〜CODE3 。 每一傳輸電路30〜33包括傳輸閘電路TG11〜TG14，分 別具有一對PMOS電晶體和NMOS電晶體，以及每一反向 器IV12、IV15、IV18以及IV21耦接於PMOS電晶體之閘 極與編碼信號的輸入之間。傳輸電路30〜33傳輸比較信號 COM到鎖存電路20〜23，以回應外部編碼信號 CQDE0〜CODE3 使用。 每一鎖存電路2 0〜2 3稱接每~"'傳輸鬧電路 TG11〜TG14，以及鎖存從傳輸閘電路TG11〜TG14之比較 信號COM，並輸出到參考電壓產生電路100。 電壓分壓電路50包括:複數個電阻R21〜R25以串聯耦 (請先閱讀背面之注意事項再填寫本頁)

*1T 本紙張尺度適用中國國家標準{ CNS ) A4规格（210X297公嫠） 419893 A7 DOC /002 B7 經濟部智慧財產局員工消費合作社印製 五、發明説明（界） 接至電源供給電壓Vcc，複數個NMOS電晶體MN21〜MN24 具有每一汲極耦接至每一電阻R21〜R25之一端，每一源極 耦接至接地電壓Vss，以及每一閘極接收外部的編碼信號 CODEO〜C0DE3，NMOS電晶體MN2卜MN24藉由編碼信 號CODEO〜CODE3選擇性的控制到複數個電阻R23〜R25 選擇性的運作。 控制電路 200根據電流通路控制信號 TRIM0〜TRIM3，控芾U參考電壓產生電路100，來產生參考 電壓Vrefl之第二準位電壓，對應於該比較信號COM，作 爲參考電壓Vrefl之第一準位電壓與分壓電壓Vreftrim比 較之結果。 根據本發明如上所詳述之參考電壓產生電路運作結 果。 當參考電壓產生電路〗〇〇如第2圖所示，產生一正常 參考電壓時，每一電流通路控制信號TRIM0〜TRIM3爲低 準位信號，假設參考電壓之目標電壓爲1.2V，實際參考電 壓爲3.5V。 在第3圖，電壓分壓電路50根據外部編碼信號 CODEO〜CODE3使用，輸出分壓電壓Vreftrim。編碼信號 CODEO〜CODE3爲一位址解碼信號，以及依序變成高準 位。當每一編碼信號CODEO〜CODE3爲每一高準位信號 時，每一分壓電壓Vreftrini如下表1所列。 [表1] CODEO C0DE1 C0DE2 C0DE3 Vreftrim 1.4V 1.3V 1.1V 1.0V 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐} (请先閲讀背面之注意事項再填寫本頁) 419393 41>4KIMI A? _____ B7_ 五、發明説明（▽) 當編碼信號C0DE1在編碼信號CODEO〜C0DE3爲最 高準位信號時，分壓電壓Vreftrim爲1.3V。分壓電壓 Vreftrim(l.3V)與實際參考電壓Vref(1.35V)—起輸出到比 較電路52。此時，當參考電壓Vref(l.35V)高於分壓電壓 Vreftrim(l.3V)，比較電路52輸出低準位信號之一比較信 號 COM。 輸出電路54產生複數個電流通路控制信號 TR1M0〜TRIM3，在接收低準位之比較信號COM。此後， 傳輸閘電路TG12在傳輸閘電路TG11~TG14之間爲導通狀 態，以回應編碼信號CODEO〜C0DE3，使得低準位之比較 信號COM傳輸到鎖存電路21。鎖存電路21傳輸低準位之 比較信號COM到一高準位之電流通路控制信號TRIM1， 使得高準位之電流通路控制信號TRIM1輸出到參考電壓 產生電路100。同時，藉由編碼信號CODEO、CODE2以及 CODE3將電流通路控制信號TRIM0，TRIM2以及TRIM3 爲低準位信號，使得低準位信號之電流通路控制信號 TRIM0，TRIM2以及TRIM3輸出到參考電壓產生器電路 100 0 在第2圖，因爲高準位之電流通路控制信號TRIM1和 低準位信號之電流通路控制信號TRIM0 ’ TRIM2以及 TRIM3輸入到參考電壓產生器電路100， 在截止電路11〜13中之截止電路11的傳輸閘電路TG2 不導通，以及傳輸閘電路TG1，TG3和TG4爲導通。因此’ 電源供給電壓Vcc經由電阻RU、電阻R12、截止電路1〇、 電阻R14 ' NMOS電晶體ΜΝΠ、截止電路13，使用到接 (請先閱讀背面之注意事項再填寫本頁) • 1""· 訂 經濟部智慧財產局員工消費合作社印製 本纸張尺度適用中國國家標準（CNS ) A4規格（210X297公釐> 1' DOC /002 A7 _ B7__ 五、發明説明（β) 地電壓Vss。 (請先閲讀背面之注意事項再填寫本頁} 因爲截止電路11爲不導通，電源供給電壓Vcc使用在 電阻R14，使得節點Nil之電壓爲低。在此PM0S電晶體 MP1之閘極電壓爲低，以及PM0S電晶體MP1運作緩慢。 .因此，電源供給電壓Vcc經由電阻RU.、PM〇S電晶體MP11 之源極和汲極使用到接地電壓Vss。電源供給電壓Vcc藉 由PMOS電晶體MPU爲低電壓，所以使得參考電壓Vrefl 爲低電壓。因此參考電壓Vrefl達到接近於藉由設計所要 的電壓（1.2V)。參考電壓Vrefl變成想要電壓後，截止電路 1 1之保險絲fl 2切斷，使得參考電壓Vrefl參數設定。 如上所述，在此半導體元件之參考電壓產生電路有一 優點，因參考電壓考慮不同參數，例如參考電壓可簡單藉 由外部編碼信號使用來獲得，其將減少整個儲存時間σ因 此7U件之參考電壓設定方便，其可產生兀件上較高良率， 而造成較低的浪費。 雖然本發明已以較佳實施例揭露如上，然其並非用以 限定本發明，任何熟習此技藝者1在不脫離本發之精神 和範圍內，當可作各種之更動與潤飾，因此本發0月2保護 範圍當視後附之申請專利範圍所界定者爲準。 經濟部智慧財產局員工消費合作社印製 本纸浪尺度適用中國國家標準（CNS > Α4規格（210Χ297公釐） ----—.

Claims (1)

1. 419993 g 4'MKtMI-.n〇CMU)2 ('S r；s --- " -----------1 六 、申謂專利範園 1.一種參考電壓產生電路，包括： I 一參考電壓產生電路，耦接於一電源供給電壓與一接i 地電壓之間，產生一參考電壓以回應複數個電流通路控制 信號：以及 一控制電路，產生該些電流通路控制信號； 其中該控制電路包括： | 一電壓分壓電路，耦接於該電源供給電壓與該接地電| 壓之間，產生一分壓電壓以回應外部複數個編碼信號使 用； 一比較電路，比較該參考電壓與該分壓電壓，並產生 -比較電壓作爲比較兩電壓之結果；以及 一輸出電壓，耦接至該比較電壓，經由接收該比較信 號，回應該些編碼信號，並產生該些電流通路控制信號。 2.如申請專利範圍第1項所述之參考電壓產生電路， 其中該控制電路根據該電流通路控制信號，控制該參考電 壓產生電路，來產生該參考電壓之一第二準位電壓，對應 於該比較信號，作爲參考電壓之第一準位電壓與該分壓電 壓比較之結果。 經濟部智慧財產局員工消費合作杜印製 3.如申請專利範圍第1項所述之參考電壓產生電路，其 中該電壓分壓電路包括： 複數個電阻以串聯耦接至該供給電壓；以及 複數個NMOS電晶體，每一汲極耦接至每一該電阻之 --端，每一源極耦接至該接地電壓，以及每一閘極接收外 部的該編碼信號，該些NMOS電晶體藉由該些編碼信號選 擇性的控制到複數個電阻選擇性的運作。 本紙張尺度適用中國國家標隼（CNS 1 A4规格（公犛） 413S93 S 4M4 8IM I'. DOC/O0 2 fS I)、 々、申請專利範園 4. 如申請專利範圍第1項所述之參考電壓產生電路，其 中該參考電壓產生電路包括： 一第一節點，耦接至該電源供給電壓； 一第二節點，耦接至該接地電壓； 複數個電阻，以串聯耦接至該第一節點； 複數個NMOS電晶體，以串聯耦接在該些電阻和該第 二節點之間，其作用如一電阻； 一 PMOS電晶體，根據一溫度變化，補償該些NMOS 電晶體之一啓始電壓，並根據該些電阻和該些NMOS電晶 體之電壓，來控制該參考電壓；以及 複數個截止電路，以並聯耦接每一電阻和每一 NMOS 電晶體，暫時的作用如一截止裝置，以回應外部的該些電 流通路控制信號使用。 5. 如申請專利範圍第4項所述之參考電壓產生電路，其 中該些截止電路包括： 一傳輸閘電路，控制該電流通路，以回應該電流通路 控制信號；以及 經濟部晳慧財產局員工消費合作社印¾ »^^1 t i til— I— - -I - ! 卜 - —I —— · 一電流截止裝置，以串聯耦接該傳輸閘電路，藉由該 電流通路控制信號，使該傳輸閘電路轉爲不導通後，最後 I亥電流截止裝置爲截止， 其中該傳輸閘電路包括： 一 PMOS電晶體，具有一汲極、一源極以及接彳@電 流通路控制信號之一閘極；以及 一 NMOS電晶體，具有一汲極和一源極以並聯耦接 PM0S電晶體之該汲極和源極，以及經由一反向器接收該 本紙張义度適用中國國家標牟（CNS ) Λ4規格（210V 297公釐） 六 經濟部智慧財產局員工消費合作社印製 419993 λ、 ^94S1MI .not' Ο02 把 _ DS 、申請專利範圍 電流通路控制信號之一閘極。 6.如申請專利範圍第4項所述之參考電壓產生電路，其 中該電流截止裝置爲一保險絲。 7-如申請專利範圍第1項所述之參考電壓產生電路，其 中目亥輸出裝置包括複數個傳輸電路，傳輸該比較信號到該 參考電壓產生電路’以回應該些編碼信號。 8. 如申請專利範圍第7項所述之參考電壓產生電路，其 中該傳輸電路包括： _ -傳輸閘電路’轉變該比較電路之該比較信號，以回 應該編碼信號；以及 一鎖存電路’耦接該傳輸閘電路，鎖存從傳輸閘電路 之該比較信號，並輸出該參考電壓產生電路； 其中該傳輸聞電路包括： 一 NMOS電晶體，具有一汲極、一源極以及接收編碼 信號之一閘極；以及 一 PM0S電晶體’具有一汲極和一源極以並聯耦接 PM〇S電晶體之該汲極和源極，以及經由一反向器接收該 電流通路控制信號之一闇極15 9. 如申請專利範圍第8項所述之參考電壓產生電路，其 中當編碼信號爲一主動時，該鎖存電路產生該電流通路控 制信號 ''閘讀«',如....-.;1# ,rs' Λ·填''^衣百' 本纸張尺度適用中國國家標準（CNS ) Λ4規格（2丨0> 公赛）