TW413868B - Semiconductor memory device having SOI (silicon-on-insulator) structure and method for fabricating thereof - Google Patents

Semiconductor memory device having SOI (silicon-on-insulator) structure and method for fabricating thereof Download PDF

Info

Publication number
TW413868B
TW413868B TW088108909A TW88108909A TW413868B TW 413868 B TW413868 B TW 413868B TW 088108909 A TW088108909 A TW 088108909A TW 88108909 A TW88108909 A TW 88108909A TW 413868 B TW413868 B TW 413868B
Authority
TW
Taiwan
Prior art keywords
layer
insulating layer
patent application
etching
scope
Prior art date
Application number
TW088108909A
Other languages
English (en)
Inventor
Jae-Goo Lee
Chang-Hyun Cho
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Application granted granted Critical
Publication of TW413868B publication Critical patent/TW413868B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Description

經濟部智慧財產局員工消費合作社印1 例()pil'W(H)㈣刪 A7 _B7__ 五、發明說明（/_ ) 發明背景 發明領域 本發明是有關於一種半導體元件的製造方法，並且特 別是一種自動對準接觸墊（self aligned contact pad)及其形成 方法。 習知枝藝 近年來由於半導體技術的日新月異，半導體元件朝向 較小設計準則的趨勢，例如十億位元動態隨機存取記憶體 (Gbit scale DRAMs)，所達到的範圍，已使得接觸插塞在與 半導體層或接觸插塞下方的內連接層對準時，很難獲得對 準預度（alignment margin)。於是爲了產生深次微米（sub-quarter micron)的半導體元件 ，使用能藉由與半導體層或接 觸插塞下方的內連線層自動對準而形成接觸插塞的製程。 美國專利案號4,992,848掲露了自動對準接觸窗製程，其 之揭露在此入參考。 自動對準接觸窗(此後稱爲“SAC")的優點如下。首先 可以增加藉由微影製程(photographic process)形成接觸窗開 口的對準預度。接著，因爲所有界定接觸窗開口之區域可 用以做爲接接觸窗區域，所以能降低接觸電阻（contact resistance)。有鑑於此’已經開始重視SAC的技術。 IEDM’95的第907頁以及在IEDM’96的第597頁，其 之揭露在此入參考，揭露了 SAC製程，其中SAC圖案類 似圓形種類或橢圓形種類，在厚絕緣層內以分離的方式形 成儲存節點接觸窗開口以及位元線接觸窗開口，也就是彼 4 本紙張尺度適用中國囤家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意事項再填寫本頁) ----* t 1— 訂---------線^y' 經濟部智慧財產局員工消費合作社印製 413868 4 y Ο 0 p 11'· d 0 c / 0 0 ft A7 B7 •— ..... ： 一 五、發明說明（2) 此分離的方式儲存節點。 如眾所皆知，當習知元件的圖案尺寸變小時，也就是 當接觸窗開口的高寬比變高時，將降低所蝕刻的區域並增 加接觸窗開口的深度。結果在蝕刻厚絕緣層的步驟中，蝕 刻副產物無法輕易的從這樣深又窄的開口擴散出來，所以 降低了蝕刻率。在嚴重的情況下，顯著的降低蝕刻率並能 停止蝕刻，產生了所謂的蝕刻中止現象。 爲解決蝕刻中止現象，必須在抑制副產物的形成以及 增加蝕刻時間的情況下進行蝕刻。然而，在這樣的蝕刻情 況下，既然蝕刻層與另一終止層之間的蝕刻選擇性變差， 在SAC蝕刻時也會蝕刻閘極上蓋層以及閘極間隙壁，所以 產生了 SAC墊與閘極電極之間的電性橋接。 在1997年VLSI技術座談會的科技文摘之第Π到18 頁名爲“一種完全可列印、自動對準並平坦堆疊電容DRAM 晶胞技術適用於十億位元以及更高的DRAM”的報導中， Y. Kohyama等人提出一種形成SAC墊的方法，其中合倂 儲存節點與位元線的SAC開口，其之揭露在此入參考。 在此方法下，閘極SAC圖案(代表光阻區）與主動區域 相同並且向閘極方向移動一半間距。因此，光阻圖案區域 很小，以致在SAC的蝕刻步驟中聚合物的形成非常低。結 果，使絕緣層與閘極間隙壁的氮化物層以及閘極罩幕層之 間的鈾刻選擇性變差。這是因爲聚合物的形成是與光阻圖 案區域呈正比，而蝕刻選擇比依聚合物的形成所增加。' 而且，SAC墊具有限制在相鄰閘極線之間的空間內之 5 -----II ----III-- (請先閱讀背面之注意事項再填寫本頁) Π- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 413868 4(J 0 p i Γ. d o c/0 0 ύ A7 B7 五、發明說明（3) 上表面尺寸。這是因爲過度蝕刻一般是在多晶矽的化學機 械硏磨後進行’因此結果的sac墊之上表面比閘極堆疊之 上表面更低。此導成SAC塾與隨後形成的位元線接觸窗間 之狹窄的對準預度。在進行爲產生電性分離的習知化學機 械硏磨（chemical mechanical p〇Hshing，CMP)製程後，在多 晶矽、氮化物、以及氧化物的曝露層上進行過度蝕刻製程， 所以產生必須以額外淸洗過程去除的副產品。 發明槪要 因此，本發明的目的是荽提供一種在半導體元件內 形成SAC墊的方法，其可在絕緣層的SAC蝕刻時避免蝕 刻閘極上蓋層，並且能增加SAC墊的上表面區域爲產生寬 製程窗。 本發明的特徵是形成合倂式(rnerged)SAC開口，其暴 露半導體基底的複數個接觸窗區域。合倂式SAC開口可能 同時曝露儲存節點接觸區域以及位元線接觸區域。SAC是 相對堆疊式閘極電極的上蓋層以及間隙壁選擇性的蝕刻絕 緣層所開口。爲要在SAC蝕刻時增加蝕刻選擇性並且提供 大型製程窗，合適地形成此一合倂SAC圖案。 本發明的另一特徵是進行不同於習知化學機械硏磨 技術的回蝕技術以達電性分離每一 SAC墊的目的。回鈾技 術是運用根據氟與碳的氣體化學。更特別的是，回蝕技術 包括第一步驟蝕刻由材質所組成的SAC向下至在下層的絕 緣層。回蝕的第一步驟使用包含SF0、CF4、以及CHF3的 混合氣體。回蝕的第二步驟是利用包含SF6、CF4、以及CHF3 6 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） --------訂---------線ο. (請先閱讀背面之注意事項再填窝本頁) 經濟部智慧財產局員工消費合作社印製 49〇〇pi r.doc/006 A7 __B7_ 五、發明說明（y) 的混合氣體在導電材質以及絕緣層上向下進行至上蓋層的 上表面。回蝕的第三步驟是使用包含cf4以及chf3的混 合氣體相對導電材質在上蓋層上選擇性的進行。 根據本發明，藉由在半導體基底上形成多晶矽的閘 極電極層以及金屬矽化物，例如矽化鎢層，提供了這些以 及其他特徵。在閘極電極層上沉積氮化物層的閘極上蓋層 以及氧化物層。經由微影製程，蝕刻沉積層的選擇部位以 形成間隔的閘極電極結構。接著，藉由沉積材質層及其回 蝕過程，在閘極電極結構的側壁上形成間隙壁。此側壁之 間隙壁的材質包括氮化矽層。 接著沉積由氧化物所組成的絕緣層以完全覆蓋閘極 結構，塡塞鄰近閘極結構之間的空間。絕緣層包括硼磷矽 玻璃（borophosphosilicate, BPSG)氧化物、未摻雜矽玻璃 (undoped silicate glass, USG)氧化物、以及高密度電發（high density plasma, HDP)氧化物。 依照上蓋層的氮化物以及間隙壁，使用接觸墊形成 罩幕（contact pad formation mask)以選擇性地餓刻氧化絕緣 層的選擇部位，因此形成基底的SAC開口。爲產生寬製程 窗口，以單一 SAC開口同時曝露儲存節點以及位元線接觸 區域。 接著，在SAC開口內以及氧化絕緣層上沉積導電層。 導電材質是由具有依照氮化物之蝕刻選擇性的材質所製 作。爲使每一 SAC墊彼此電性分離，在導電材質以及絕緣 材質上進行向下回蝕至上蓋層的上表面。在回蝕過程的最 7 (請先閱讀背面之注意事項再填窝本頁) --------訂-------—線 - 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 經濟部智慧財產局員工消費合作社印製 413868 44 00p i i\doc/006 A7 B7 五、發明說明（穸）
終，依照導電材質選擇性鈾刻上蓋層的上表面並形成SAC 墊。 隨後形成位元線以及電容，以便經由在絕緣層之選 擇部位所形成的接觸插塞與對應的SAC墊產生電性連接。 爲讓本發明及其目的可配合所附圖式而爲熟於此項 技藝人士所瞭解： 圖式之簡單說明： 第1圖是根據本發明繪示SAC墊的上視平面視圖；以 及 第2A圖到第2F圖是依照第1圖中沿A-A’線的剖面， 繪示SAC墊之形成方法的流程圖。 圖式之標記說明： 100 :半導體基底 101 :主動區域 102 :元件隔離層 103、丨04 :閘極電極層 105 :閘極上蓋層 110 :蝕刻中止層 112、118 :絕緣層 114 : SAC 開口 H 6a :儲存節點SAC墊 11.6b :位元線SAC墊 8 本紙張尺度適用中國國家標準（CNS)A4規格（21〇 x 297公釐） <請先閱讀背面之ii意事項再填窝本頁) 致 ----訂---------線. 413868 4900 pif. tloc/0 A7 __B7 經濟部智慧財產局員工消費合作社印製 五、發明說明（ό) 賨施例 本發明將參考所附圖示作更完整的說明如下，其中繪 示了本發明的較佳實施例。然而本發明能以不同形式所表 示，所以不應該只限定在所提出的實施例中。提供這些實 施例是爲了徹底且完整的揭露並使熟知此技藝者能淸楚的 了解本發明的範圍。在圖示中爲了明確起見，擴大了層厚 度以及區域。而當提到一層是在另一層或基底“上”時， 也能淸楚的了解其是直接在其他層或基底的上方或也可能 有中介層的存在。而在此說明並繪示的每一實施例也包括 其互補導電型的實施例。 本發明的實施例將參照第1圖以及第2A圖到第2F圖 作詳細說明如下。第1圖是根據本發明繪示SAC墊的上視 平面視圖，而第2A圖到第2F圖是依照第1圖中沿A-A， 線的剖面’繪示SAC墊之形成方法的流程圖。 爲更淸楚了解本發明，同時參考第1圖與第2圖進行 說明。請參照第2A圖’在半導體基底10〇的預定區形成 元件隔離層102以界定主動區ιοί來產生電性連接。元件 隔離層102是藉由任何合適方法，如淺溝渠隔離（shan〇w trench isolation)技術以及局部氧化砍（i〇cai oxidation of silicon)技術所形成。 隨後沉積閘極氧化層（未繪示於圖中）、閘極電極層103 與104'以及閘極上蓋層1〇5。經由傳統的光蝕刻製程圖 案化沉積層以形成隔開的閘極電極結構107。進行習知的 混雜離子植入（impurity ions implantation)爲形成源極/汲極 9 (請先閱讀背面之注意事項再填寫本頁) -α 裝 II訂----- 麓ο-- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐）
OiUlpir.tloe 削 6 13868 A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明說明（) 區。在閘極電極結構107以及基底100上沉積氮化矽層並 進行回蝕，以在閘極電極結構1〇7的側端形成間隙壁丨〇8。 結果完成了閘極的結構。 更具體的來說，閘極電極層是由多晶矽103以及如矽 化鎢之金屬矽化物丨〇4的雙層所製作，並且也能運用其組 合的多層結構。在雙層的情況下’分別形成厚度大約1000 埃的多晶矽以及矽化鎢層。上蓋層是由氮化層105以及在 其上方之氧化物層106的雙層所製作，並且也能運用其組 合的多層結構。在雙層結構的情況下，形成厚度大約1000 埃至20Q0埃的氮化層105並形成厚度大約300埃至1000 埃的氧化層106。 所形成的間隙壁108的厚度大約在300埃至1000埃， 而較佳的厚度是大約500埃。 如第2A圖所繪示，依照閘極結構的外型在基底1⑻ 的整個表面上沉積鈾刻中止層110。蝕刻中止層110是由 氮化矽層所製作並具有大約50埃至200埃的厚度。在SAC 蝕刻時，蝕刻終止層110與上蓋層以及間隙壁一起保護基 底表面以及閘極電極層。 請參照第2B圖，在結果結構上沉積藉沉絕緣層112 以覆蓋閘極結構，而完全塡塞鄰近閘極結構之間的空間。 絕緣層U2是由依照蝕刻中止層的氮化物、上蓋層、以及 間隙壁之蝕刻選擇性的材質所製作。氧化層較有可能形成 絕緣層1丨2。氧化層112包括硼磷矽玻璃、未摻雜矽玻璃、 以及高緻密度電漿。所形成的絕緣層厚度大約爲3500埃 (請先閱讀背面之注意事項再填寫本頁) ----— 丨丨訂--------線/^J· 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 經濟部智慧財產局員工消費合作社印製 413868 ^yoopi r.doc/OOf, ^ ---—---B7 五、發明說明（p) 至5500埃。爲獲得光蝕刻製程的寬製程窗口，藉由去除 其部分厚度來平坦化絕緣層的上表面，而在閘極結構上保 留500埃至丨〇〇〇埃的厚度^ 在平坦絕緣層112上形成sac圖案（未繪示於圖中）。 SAC圖案類似“T”型並且是由光阻層所製作^衣照蝕刻 中止層110的氮化敢’利用此SAC;圖案選擇性的非等向蝕 刻曝露的氧化介層絕緣餍。藉由濕鈾刻去除蝕刻中止層 110，而因此形成如第2C圖所繪示的SAc開口 114。結果 的“T”型SAC開口 114曝露了基底的儲存節點接觸區域以 及位元線接觸區域(請參照第丨圖）。這樣的SAC圖案能提 供光蝕刻製程的寬製程窗Q以及在SAC蝕刻時氧化層112 與氮化層] 10之間的良好軸刻選|單彳生^ 請參照第2D圖’在絕綠層U2上沉積具有依照氮化 層之蝕刻選擇性的導電材質層116以塡塞SAC開口 H4。 例如沉積厚度大約3500埃至5000埃的多晶矽。 不同於習知首先進行化學機械硏磨以及最終進行過度 蝕刻製程’乃是藉由回蝕製程形成彼此電性分離的SAC 墊。在此方法中進行回蝕製程的三個步驟。第一個步驟裹 利用氧化絕緣層爲終點，進行多晶矽層的回蝕。此終點利 用包含六氟化矽（SF6)以及四氟化碳(〇ρ4)的混合氣體依照氧 +化層偵測多晶矽的回蝕。 第二個步驟是利用包含六氟化矽、四氟化碳、以及三 氟化碳（CHF:i)的混合氣體同時回蝕多晶矽以及氧化物。小 心的控制（也就是’計時蝕刻）並在接近上蓋層的上表面時 本紙張尺度適用中國國家標準（CNS)A4規格（210 x 297公釐） 11------- --------線' (請先間讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 413868 4 9 0 0 p if. doc/()()6 A7 五、發明說明（巧） 停止多晶矽以及氧化物的同時回餓。例如，假如在閘極上 蓋層上的厚度大約爲1000埃至15〇〇埃時，進行大約40秒 的計時回鈾。 最後一個步驟是依照多晶矽選擇性的回蝕上蓋層的一 部份氮化層。小心的控制氮化層的選擇性回蝕，而使其與 多晶砂具有大約2:1至4:1的蝕刻率並蝕刻相當於最初厚 度三分之一的一部份氮化層厚度。更明確的來說，此回蝕 是利用包含四氟化碳以及三氟化碳的混合氣體。 在改變每一回蝕製程所需的蝕刻氣體時，在單一反應 室內進行上述回蝕製程，也就是內部製程(m-situ process)。 於是，與習知化學機械硏磨製程相比時，其具有低製作成 本以及製作簡易性的優點。與習知SAC蟄是藉由過度蝕刻 增加其上表面相比時，SAC墊的上表面能藉由蝕刻氮化上 蓋層的部分厚度所增加。於是，具有足夠的空間來產生SAC 墊與隨後形成的位元線/儲存節點之間的對準預度。 從上述的回蝕過程，形成如第圖所繪示的SAC墊。 結果的SAC墊包括儲存節點SAC墊U6a以及位元線SAC 墊 116b 。 在結果的結構上沉積另-絕緣層⑴°例如’沉積厚 度大約爲1〇〇〇埃至3〇〇〇埃的usg氧化餍或PE-TE〇s氧 化層。隨後在另一絕緣層118上形成習知的位兀線以便與 位元線SAC墊116b產生電性連接^連續下去將形成儲存 節點而與儲存節點SAC墊116a產生電性瘥^^ ° (請先閱讀背面之注項再填寫本頁) -裝-----—訂---------線
I 本紙張尺度適用中國國豕標準<CNS)A4規格（210 X 297公爱）

Claims (1)

  1. 490 () p if. doc/ 經濟部智慧財產局具工消費合作社印製 AS B8 C8 D8 六、申請專利範圍 1.一種在半導體元件內形成一自動對準接觸墊的方 法，該方法包括以下步驟： 在一半導體基底上形成複數個隔離閘極結構，其 中每一該閘極結構包括一閘極電極層、在其上方的一閘極 上蓋層、以及一閘極間隙壁； 在該基底以及該閘極電極層上形成一絕緣層以完 全塡滿該閘極電極結構之間的空間； 使用一接觸墊形成罩幕並蝕刻該絕緣層以形成複 數個開口而同時曝露該基底的複數個接觸區； 以相對該上蓋層具有鈾刻選擇性的導電層塡塞該 開口； 回蝕該導電材質以及該絕緣層直到曝露該上蓋層 的上表面，並且形成複數個接觸墊與該基底的該對應接觸 區電性連接但彼此電性隔離；以及 其中在該上蓋層上進行回蝕，以便在該回蝕過程 的最終相對該導電材質具有一蝕刻選擇性。 2. 如申請專利範圍第1項所述的方法》其中形成該閘 極結構的該步驟包括： / 沉積該閘極電極層以及該閘極上蓋層； 使用一閘極形成罩幕並圖案化該上蓋層以及該閘 極電極層；以及 ， 沉積一間隙壁形成層並對其進行回蝕以形成該間 隙壁。 3. 如申請專利範圍第1項所述的方法，其中該閘極電 本紙張尺度適用中國國家樣準（CNS ) A4規格（21〇X：297公嫠） (請先閱讀背面之注項再填寫本頁)
    ^)()0 pi I. d ηΐ'/〇〇(Ί 41386¾ ABCD 經濟部智慧財產局員工消費合作社印製 六、申請專利範圍 極層是由一多晶矽以及在其上方的一金屬矽化物所製作而 該上蓋餍是由一氮化矽以及一氧化物的一雙層結構或其組 合的一多層結構所製作。 4. 如申請專利範圍第3項所述的方法，其中所形成的 該多晶矽與金屬矽化物的厚度分別是在大約1000埃的範 圍內’所形成的該氮化矽的厚度大約是在1000至2〇〇〇埃 的範圍內，而所形成的該氧化物的厚度大約是在300至1000 埃的範圍內。 5. 如申請專利範圍第1項所述的方法，其中在形成一 絕緣層的該步驟之前在該導電結構以及該基底上形成一蝕 刻中止層，而在該蝕刻該絕緣層的該步驟後蝕刻曝露該蝕 刻中止層。 6. 如申請專利範圍第5項所述的方法，其中該蝕刻中 止層包括一氮化矽並具有大約5〇至200埃的一厚度範圍。 7. 如申請專利範圍第1項所述的方法，其中該絕緣層 包括一硼磷砂玻璃氧化物（borophosphosilicate glass oxide, BPSG oxide)、未f餐雜砂玻璃（uncj0ped siHcate glass, USG)氧 化物、以及局密、度電漿(high density plasma, HDP)氧化物並 具有大約3500至5500埃的一厚度範圍。 8. 如申請專利範圍第1項所述的方法，其中回蝕該導 電材質以及該絕緣層的該步驟包括選擇性將該導電層向下 回倉虫至S4絕緣層’並且以之間具有大約1 : 1的一鈾刻率 in時將ΐ亥導電材質以及該絕緣層向下回蝕至該上蓋層的該 上表面。 14 本紙張尺度i用中家梯cns 77^717^^7 (請先閱讀背面之注意事項再填寫本頁)
    413868 8 8 8 8 ABCD 490 0 pil.d oc/(J06 六、申請專利範圍 9. 如申請專利範圍第1項所述的方法，其中回蝕該上 蓋層的步驟相對該導電材質具有大約2 :丨到4 : 1的一飽 刻率。 10. 如申請專利範圍第8項所述的方法，其中將該導電 材質向下選擇性回蝕該絕緣層的該步驟是使用包含六氟化 矽（SF6)以及四氟化碳(CF4)的混合氣體。 11. 如申請專利範圍第8項所述的方法，其中回蝕該導 電材質以及該絕緣層的該步驟是使用包含六氟化矽（SF0)、 四氟化碳（CFJ、以及三氟化碳(CHF3)的混合氣體。 Π.如申請專利範圍第9項所述的方法，其中該回蝕步 驟是使用包含四氟化碳以及三氟化碳的混合氣體。 (請先閱讀背啬之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 本紙張尺度逋用中國國家標準（CNS ) A4規格（210 X 297公釐）
TW088108909A 1998-11-20 1999-05-29 Semiconductor memory device having SOI (silicon-on-insulator) structure and method for fabricating thereof TW413868B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980049959A KR100307287B1 (ko) 1998-11-20 1998-11-20 반도체장치의패드제조방법

Publications (1)

Publication Number Publication Date
TW413868B true TW413868B (en) 2000-12-01

Family

ID=19559140

Family Applications (1)

Application Number Title Priority Date Filing Date
TW088108909A TW413868B (en) 1998-11-20 1999-05-29 Semiconductor memory device having SOI (silicon-on-insulator) structure and method for fabricating thereof

Country Status (4)

Country Link
US (2) US6268252B1 (zh)
JP (1) JP4302839B2 (zh)
KR (1) KR100307287B1 (zh)
TW (1) TW413868B (zh)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6643752B1 (en) * 1999-12-09 2003-11-04 Rambus Inc. Transceiver with latency alignment circuitry
KR100527577B1 (ko) * 1999-12-24 2005-11-09 주식회사 하이닉스반도체 반도체소자의 제조방법
KR100535030B1 (ko) * 1999-12-24 2005-12-07 주식회사 하이닉스반도체 반도체소자의 제조방법
US6606510B2 (en) * 2000-08-31 2003-08-12 Mallinckrodt Inc. Oximeter sensor with digital memory encoding patient data
KR100356775B1 (ko) * 2000-12-11 2002-10-18 삼성전자 주식회사 2중층의 캐핑 패턴을 사용하여 반도체 메모리소자를형성하는 방법 및 그에 의해 형성된 반도체 메모리소자
KR100380348B1 (ko) * 2001-01-11 2003-04-11 삼성전자주식회사 자기 정렬 콘택의 게이트 스페이서를 형성하는 방법
US6686668B2 (en) * 2001-01-17 2004-02-03 International Business Machines Corporation Structure and method of forming bitline contacts for a vertical DRAM array using a line bitline contact mask
KR100438772B1 (ko) * 2001-08-07 2004-07-05 삼성전자주식회사 버블 디펙트를 방지할 수 있는 반도체 소자의 제조방법
JP2003258092A (ja) * 2002-03-01 2003-09-12 Oki Electric Ind Co Ltd 半導体装置の製造方法
KR100474579B1 (ko) * 2002-08-09 2005-03-10 삼성전자주식회사 표면 분석 장치에 사용되는 표준 기판 제작 방법
KR100475123B1 (ko) * 2003-01-07 2005-03-10 삼성전자주식회사 자기 정렬된 컨택 패드 분리를 위한 화학적 기계적 평탄화공정
KR100541046B1 (ko) * 2003-05-27 2006-01-11 삼성전자주식회사 희생마스크막을 사용하여 자기정렬 콘택 구조체를형성하는 방법
KR100499175B1 (ko) * 2003-09-01 2005-07-01 삼성전자주식회사 반도체 장치 및 이의 제조 방법
TWI242797B (en) * 2004-06-01 2005-11-01 Nanya Technology Corp Method for forming self-aligned contact of semiconductor device
US7026689B2 (en) * 2004-08-27 2006-04-11 Taiwan Semiconductor Manufacturing Company Metal gate structure for MOS devices
US20060084243A1 (en) * 2004-10-20 2006-04-20 Ying Zhang Oxidation sidewall image transfer patterning method
US20070013012A1 (en) * 2005-07-13 2007-01-18 Taiwan Semiconductor Manufacturing Co., Ltd. Etch-stop layer structure
KR100818708B1 (ko) * 2006-08-18 2008-04-01 주식회사 하이닉스반도체 표면 세정을 포함하는 반도체소자 제조방법
KR100819001B1 (ko) 2006-10-23 2008-04-02 삼성전자주식회사 반도체 소자 및 그 제조 방법
KR101078732B1 (ko) 2009-06-24 2011-11-01 주식회사 하이닉스반도체 반도체 소자의 제조방법
KR102251816B1 (ko) * 2014-01-28 2021-05-13 삼성전자주식회사 랜딩 패드를 구비하는 반도체 소자
CN104952915A (zh) * 2014-03-31 2015-09-30 联华电子股份有限公司 半导体结构及其制造方法
US9484264B1 (en) 2015-07-29 2016-11-01 International Business Machines Corporation Field effect transistor contacts
US9923078B2 (en) 2015-10-30 2018-03-20 International Business Machines Corporation Trench silicide contacts with high selectivity process

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4992848A (en) 1990-02-20 1991-02-12 At&T Bell Laboratories Self-aligned contact technology
JP3147144B2 (ja) * 1996-04-09 2001-03-19 日本電気株式会社 半導体装置及びその製造方法
JPH10172962A (ja) * 1996-12-10 1998-06-26 Oki Electric Ind Co Ltd 半導体装置の製造方法
US6010935A (en) * 1997-08-21 2000-01-04 Micron Technology, Inc. Self aligned contacts
US6018184A (en) * 1998-01-22 2000-01-25 Micron Technology, Inc. Semiconductor structure useful in a self-aligned contact having multiple insulation layers of non-uniform thickness

Also Published As

Publication number Publication date
US6465310B2 (en) 2002-10-15
JP2000208629A (ja) 2000-07-28
KR100307287B1 (ko) 2001-12-05
US20010034100A1 (en) 2001-10-25
US6268252B1 (en) 2001-07-31
KR20000033199A (ko) 2000-06-15
JP4302839B2 (ja) 2009-07-29

Similar Documents

Publication Publication Date Title
TW413868B (en) Semiconductor memory device having SOI (silicon-on-insulator) structure and method for fabricating thereof
US7153727B2 (en) Semiconductor device and method of manufacturing the same
KR100360414B1 (ko) 트윈 비트 결함을 방지하는 실린더형 커패시터의 하부전극형성방법
JP2007329501A (ja) 半導体装置の自己整列コンタクト形成方法
KR20000039524A (ko) 반도체장치의 콘택형성방법 및 이를 이용한 반도체장치의 커패시터 제조방법
US7217618B2 (en) Semiconductor device and method for fabricating the same using damascene process
US6403431B1 (en) Method of forming in an insulating layer a trench that exceeds the photolithographic resolution limits
TW380316B (en) Manufacturing method for fin-trench-structure capacitor of DRAM
TW404013B (en) Method of forming self aligned contacts in a semiconductor device
US7473954B2 (en) Bitline of semiconductor device having stud type capping layer and method for fabricating the same
KR20030057947A (ko) 반도체 소자의 실린더형 커패시터 제조방법
JP5107499B2 (ja) 半導体装置
US6838341B2 (en) Method for fabricating semiconductor device with self-aligned storage node
TW396617B (en) Manufacturing method of memory cell capacitor for dynamic random access memory in semiconductor device
KR100859831B1 (ko) 매립형 비트라인을 구비한 반도체 소자의 제조 방법
KR100682166B1 (ko) 반도체 소자의 제조방법
KR100546122B1 (ko) 반도체소자의 캐패시터 형성방법
TW441101B (en) Method of forming dynamic random access memory with capacitor over bit line
KR20000061305A (ko) 반도체 장치의 제조 방법
KR20040017881A (ko) 반도체소자의 캐패시터 형성방법
KR19990005450A (ko) 반도체 메모리 장치 제조 방법
TW418502B (en) Manufacturing method of self-aligned contact
KR20010110528A (ko) 2단계 화학기계적 연마를 통한 하부전극층 분리방법
KR19990061135A (ko) 반도체 소자의 콘택 형성방법
KR20020002924A (ko) 반도체 메모리 소자의 제조 방법

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees