TW407399B - Feedback pulse generators - Google Patents

Feedback pulse generators Download PDF

Info

Publication number
TW407399B
TW407399B TW088103153A TW88103153A TW407399B TW 407399 B TW407399 B TW 407399B TW 088103153 A TW088103153 A TW 088103153A TW 88103153 A TW88103153 A TW 88103153A TW 407399 B TW407399 B TW 407399B
Authority
TW
Taiwan
Prior art keywords
output
gate
pulse
generator
input
Prior art date
Application number
TW088103153A
Other languages
English (en)
Inventor
Gabriel Daniel
Original Assignee
Siemens Ag
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens Ag filed Critical Siemens Ag
Application granted granted Critical
Publication of TW407399B publication Critical patent/TW407399B/zh

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K5/00Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/01Shaping pulses
    • H03K5/04Shaping pulses by increasing duration; by decreasing duration
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K5/00Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/13Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
    • H03K5/135Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals by the use of time reference signals, e.g. clock signals

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Pulse Circuits (AREA)
  • Manipulation Of Pulses (AREA)

Description

407399 A7 —_B7 _:__ i'發明説明(/) 本發明係翡於哌衝產生器·更特別的是·係藺於能夠 奄生精確的時鐘齦街間時能夠瘥應各種負載情形的暇街 奄生器。 在一些高效能電路中通常需要一控制脈衝來觸發一事 泮。現在參考第1圈,顧示了一典型的習知技術之脈衡 產生器10 (在虛線矩形中顯示),包含一 nan DW12,—反 相器14, 一延埋網路16·及一負載18。第2圜顯示與脈 衡產生器10相W之電壓波形對時間之圖。脈街產生器1〇 舆1996年3月12日許可之美國專利第5,498,989(Diba>號 中第1圖之一擊罨路的習知技術之S置相似。應了解的 是一些相似之習知技術的配置MH0RW取代HAHDW,連帶 其他小型的改變來提供一與K衡產生器1〇類似之操作。 因此,NOR閘在此被稱為N0R/NAND閛42。 在鼷街產生器10中,一輪出齦衡係自—輸人信號,藉 由分裂_入信號成為兩個平行路徑而產生,第一届路搜 係一直接與N0R/HAND阐12相連之路徑,而第二涸路揮削 是經由一延遅電路16與H0R/NAND閛12之第二輪人相接之 路徑。自N0R/NANDM12之输出係經由反相器14傳送Μ提 供用於脈衡產生器10之輸出信號。現在參閱第2圖,可 見的是波形22(输人信虢),24(在N0R/HANDW 12之第二 輸入處之延遲输入信號(X)), Μ及26(在反相器14之輸出 之输出信號)對時間之匾。如第2圏所示,,自賑銜產生 本紙張尺度適用中國國家榇準(CNS ) Α4規格(210Χ297公釐) (請先閱讀背面之注意事項再填寫本頁) 訂---- 經濟部智慧財產局員工消费合作社印製
407399 AV B7 五、發明説明(> ) 器10之輸出脈衝係在輪入信號22達到一二位元理輯”1 時間始啟動,並在延遲輸入信號X達到一二位元理輯”0” 時结束。Μ此方式,祗有輸入信號22是用來產生一輸出 哌街。此種配置的一個缺點是忽略了在脈衝產生器10之 输出處之負載18,此負載可大大地影響输出脈衡之寬度及 振幅。 美圃專利第5,059,818號(Witt等所著,於1991年10月21 曰公佈發行)揭示了一自動調節之時鐘脈衡產生器用於提 供一輪出時鐘鼷衡信號。輸出時鐘脈街信號具有夠長之 第一及第二相位以遘應微處理器之速度路徑,並且係提 供來回應一具有在寬範圍之頻率及工作循環内之一頻率 及工作循環之輪人時艟昵衝信號。時鐘脈衝產生器包含 一閂,此閂包含一輪出,及設定和重設輸入,與不同之 NAHD閘耦合,每一個NAND閘具有第一及第二輪入,分別 與一時鐘源及來自閂輸出之延遲回授路徑輞合。閂係配 置成由輪入時鐘信號來設定成重設,並提供一输出時鐘 信號。自閂输出之回授路徑中的延遲電路亦能夠設定及 重設閂來建立輪出時鐘信號之相位長度。此配置之限制 係在於输入時鐘信號必須在輸出信號傳送過延遲電路之 前變低。瑄需要輪出脈街較輸入時鐘脈衡長。 最好是提供一精確之哌衝產生器,可自行重設並且使 用預設之内部信號,其具有一回授路徑,用於適應各種 不同之負載情形。 本紙張尺度適用中國國家標準(CNS ) Α4規格(210Χ297公釐) (請先閲讀背面之注意事項再填寫本頁) 丨
,1T 經濟部智慧財產局員工消費合作社印製 407399 at B7 經濟部智慧財產局員工消費合作社印製 五、發明説明 (、 1 1 本 發 明 % 關 於 一 脈 衝 産 生 器 * 此 脈 衝 産 生 器 包 含 一 輸 1 1 入 用 於 商 一 外 部 源 接 收 輸 入 信 號 ; 一 輸 出 i 用 於 提 供 —* 1 | 輸 出 信 號 來 驅 動 —· 外 部 裝 置 9 一 第 一 數 位 閘 電 路 9 及 一 請 f 第 二 數 位 閘 電 路 〇 第 一 數 位 閘 電 路 傜 網 合 於 昵 衝 産 生 器 先 閲 1 I ik 1 之 輸 入 及 輪 出 之 間 9 並 回 應 白 第 一 通 輯 狀 態 改 變 至 背 I 第 二 邏 輯 狀 態 之 外 部 源 之 输 入 9 此 輪 入 僳 由 第 一 數 位 閘 之 注 1 意 1 1 電 路 之 第 — 輸 入 接 收 用 於 在 脲 衝 産 生 器 之 輸 出 啓 動 事 項 1 1 m 衡 0 第 二 數 位 閛 電 路 偽 m 合 再 % I 1 連 接 於 脈 衝 産 生 器 之 輪 出 及 第 一 數 位 閛 機 構 之 第 二 输 入 寫 本 I 之 間 之 回 授 路 徑 之 中 〇 第 二 數 位 閘 機 構 會 回 m 在 昵 街 産 1 生 器 之 輪 出 處 之 啓 動 脈 衝 9 此 時 來 白 外 部 源 之 输 入 信 號 1 1 偽 在 第 二 邐 輯 狀 態 * 用 於 提 供 —- 具 有 預 定 延 涯 時 間 之 控 1 制 信 號 至 第 一 數 位 閘 機 構 〇 第 —_* 數 位 閘 機 構 使 用 此 延 遲 1 訂 控 制 信 站 號 來 終 止 在 脈 衝 産 生 器 之 輪 出 處 之 脈 衡 > 使 得 不 1 1 管 在 m 衝 産 生 器 之 輪 出 上 之 負 載 為 何 9 m 衝 皆 僅 在 一 預 1 定 之 時 間 長 内 得 到 〇 1 從 另 一 方 面 來 看 9 本 發 明 俗 關 於 一 m 街 産 生 器 9 包 含 I 1 用 於 白 外 部 源 接 收 輸 入 信 號 之 輸 入 9 用 於 提 供 一 输 出 倍 線 號 來 驅 動 外 部 裝 置 之 输 出 9 -- 第 一 數 位 閘 電 路 9 及 一 第 1 二 數 位 閛 電 路 〇 第 一 數 位 閘 電 路 傜 網 合 連 接 於 眤 衝 産 生 ] 1 器 之 輸 入 及 輪 出 之 間 9 並 令 回 應 白 第 一 m 輯 狀 態 改 變 至 1 第 二 遲 輯 狀 態 之 外 部 源 之 輪 入 信 號 9 且 在 第 一 數 位 閛 電 ί 1 路 之 第 一 輪 入 接 收 此 一 輪 入 信 號 9 用 以 在 m 衝 産 生 器 之 » 輸 出 處 理 啓 動 一 脈 衝 〇 第 二 數 位 閘 電 路 俗 m 合 於 脈 衝 産 1 I 生 器 之 輸 出 處 及 第 一 數 位 闞 機 構 之 第 二 輪 入 處 之 間 之 回 1 授 路 徑 中 且 包 含 -N 0R閘 及 一 延 遲 電 路 〇 NOR閘具有- 1 1 用 於 白 外 部 源 接 收 延 遅 輸 5- 入 倍 號 之 第 输 入 m 合 至 1 1 1 本紙張尺度適用中國國家標隼(CNS ) A4規格(2丨0'〆297公釐) 4 奶 399 經濟部智慧財產局員工消費合作社印製 五、發明説明(4 ) 1 1 回 授 路 徑 之 第 二 輸 入 > 用 於 接 收 白 m 衝 産 生 器 之 輸 出 信 1 .1 號 » 及 一 輪 出 〇 延 遲 電 路 僳 網 合 連 接 於 NOR閘之_出及 1 第 一 數 位 閘 機 構 之 第 二 輸 入 之 間 用 於 提 供 一 預 定 之 延 請 1 遲 時 間 給 來 白 NOR閘之輸出信號, 使得第- -數位閘電路 先 閱 1 | 終 止 m 衡 産 生 器 之 輪 出 倍 w. l·» 號 中 之 眤 衝 〇 更 待 別 的 是 第 讀 背 面 i 二 數 位 閘 電 路 回 應 脈 衝 産 生 器 之 輸 出 處 之 啓 動 脲 衝 1 之 注 此 時 來 白 外 部 源 之 輸 入 信 m 傜 在 一 第 二 邏 輯 狀 態 中 , 用 意 事 1 項 1 於 提 供 具 有 一 預 定 延 遲 之 控 制 信 號 至 第 一 數 位 閘 機 構 9 再 填 1 用 以 终 止 m 衝 産 生 器 之 輸 出 處 之 脈 衝 〇 以 此 方 式 不 論 寫 - 頁 1 在 脈 衝 産 生 器 之 輸 出 處 之 負 載 為 何 9 皆 可 在 預 定 長 之 1 時 間 内 獲 得 此 脈 衝 〇 1 I 本 發 明 可 由 下 列 參 考 伴 随 _ 式 及 所 附 申 請 專 利 範 圍 之 1 1 詳 盡 描 述 而 更 易 了 解 0 1 訂 1 簡翬圖式說明 第 1 圖 係 習 知 技 術 脈 衝 産 生 器 之 方 塊 圖 ; Ί 第 2 画 顯 示 習 知 脈 衝 産 生 器 中 之 輸 入 信 號 * 延 遲 輪 入 1 信 號 9 及 輪 出 信 號 之 電 壓 波 形 對 時 間 之 画 ; 1 1 第 3 圔 傜 根 據 本 μ 明 第 一 實 施 例 之 回 授 脈 衝 産 生 器 之 線 方 塊 圖 , 1 1 第 4 圖 顯 示 第 3 圖 之 脈 衝 産 生 器 之 典 型 的 輸 入 信 號 t 1 | 延 遲 及 處 理 後 输 入 信 號 9 及 輪 出 信 號 之 電 壓 波 形 對 時 間 1 1 之 圖 9 I 第 5 團 偽 根 據 本 發 明 第 二 實 施 例 之 回 授 脈 衝 産 生 器 之 丨 方 塊 圖 y 及 1 1 第 6 画 俗 根 據 本 發 明 第 三 實 施 例 之 回 授 脈 衝 産 生 器 之 1 方 塊 圖 〇 1 I 各 圖 例 並 定 與 實 際 尺 寸 相 6 - 符 〇 1 1 1 本紙張尺度適用中國國家標準(CNS ) A4規格(21〇Χ 297公釐) 407399 A7 B7 五、發明説明(4 ) 發_1之m烟_ 先說明的是,在各偁匾例中具有相同功能之對應元素 具有相同之代表符號。 現在參閲第3圖,顯示了根據本發明第1實胞例之回 授臁銜產生器40之方塊圖(M —虛線矩形所圍者)。回授 脈®產生器40包含一含有NAND閘42及反相器44之第一數 位閘電路41(K 一虛線矩形所圍者),及一含有一第一延 遲網路46, — H0R閘48,及一第二延遲網路50之第二數位 閘電路45(由一虚埭矩形所圍者)。一輪入至回授脈衡產 生器40之输入信號係耦合至NAND閘42之第一輪入,及第 一延遲網路46之輸人。NAND閘42之一输出信號係耦合至 反相器44之一輸入,反相器44在其输出端產生一反相输 入信號,其係當作回授瞰衝產生器40之输出信號。自第 一延遲網路46之輸出信號(B)(延遲之输入信號)係耦合 至H0R閘48之第一輪出。N0R閘48之一第二輪人經由一回 授路徑49接收回授陬衝產生器40之输出信號。H0R閘48 產生一输出信號(X),經由第二延遲網路50來傳送並耦合 至NAND閛42之一第二輪人。第一及第二延遅網路46及50 可以包含任何適當之已知技術之網路,用Μ提供一預設 之延遲,例如數個串聯之Ν反相器(例如,H = 4)。 規在參閲第4圖,顬示了典型之電壓波形對時間圖, 包栝至回授脈衝產生器40之輸人信號60,在第二延遲網 路50之输出處所產生之延遲輸入信號(Y)62,及一回授 眤衡產生器40之一输出信號64。應了解的是信號60,62, 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) (請先閱讀背面之注意事項再填寫本頁) .11 -¾. 經濟部智慧財產局員工消費合作社印製 407399 a7 B7 五、發明説明(,) 及64之哌衝的起落周期並不一定是實際的尺寸,可能是 被跨大Μ更清楚地顯示各届脈衝之起落時間。最初,在 Τ = Τ0時,輪人信號60係一二進位理輯"0”,被施加至HAND 閘42之第一輸入。這使得HAHD閘42輸出一二進位埋輯”1 (不論施予第二輸入之值為何),再在反相器44中被反轉 成二進位理輯”0”並作為回授脈衝產生器40之輸出信號64 。二進位理輯”0”輪出信號64係經由回授路徑49被回授至 N0R閘48之第二輪人。此時,H0R閘48亦在第一输人處接 收自第一延遲網路46之輪出得來之延遲二進位埋輯”0"输 入信號。從瑄兩個輸入信號,N 0 R閘4 8產生一二進位理輯 ”1”作為X輪出信號。這個二進位邏輯”1”輸出信號被傳送 通過第二延遲網路50並作為一 Y輸入信號施予NANDW 42之 第二输入。當輸入信號60在T = T1而上升成為一二進位邏 輯"1”時,HAKD閘42之二涸輪人皆變為二進位埋輯”1”,使 得其输出成為二進位邏輯”0”,然後再由反相器44在時間 T = T2時反轉成為二進位邏輯”1”,用Μ作為回授脈街產生 器40之輸出信號64。因此,當Τ = Τ1,而施加至HAND閘42 之第一输入之輪人信號60達到二進位缠輯”1”,且施加至 NAND閘42之第二輪入係一二進位邏輯”1"時,在輸出信 號64中之一瞰衡被啟動且在T = T2時上升至二進位埵輯”1” ,如第4圖所示。 在回授脈衝產生器40之輸出處產生之二進位理輯”1" 係經由回授路徑49回授至N0R閘48之第二輸入,而N0R閘 48仍有一由第一延遲網路46施予其上之二進位理輯”0”。 -8- 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) (請先閱讀背面之注意事項再填寫本頁) 訂 1— --令— _ 經濟部智慧財產局員工消費合作社印製 407399 2 B7 五、發明説明(办) 此時,N0R閘48產生一二進位理輯”0”,其僑由第二延遲網 路50延遲一預定長之時間,然後再施加至HAND閘42之第 二輪人,一旦NAHD閘42在T = T3時達到一二進位埋輯”0”而 輸人信號60仍在邏輯”1”,則NAND閘42在其輸出處產生一 二進位邏輯”1”,再將其在Τ = Τ4時由反相器44反轉至一二 進位邏輯”0”,並作為回授脈衝產生器40之輸出信號64。 在時間Τ = Τ5時,脈衝產生器40重回至其在Τ = Τ0時之埋輯 狀態Μ用於選擇性地產生另一輸出脈銜。因此,回授脈 銜產生器40使用输人信號60來啟動輸出信號64中之一脈 衝,並使用輸出信號64來重設或结束其脈衡。藉由利用 回授哌衡產生器40之輸出信號64來重設一輪出脈衡,可 Μ適應回授脈衝產生器40之任何負載。 規在參閲第5圖,顯示了根據本發明第二實施例之回 授臁衝產生器80之一方塊圖(如矩形虛線所示)。回授脈 衡產生器80基本上具有與第3圖之回授脈衝器40相同之 配置,除了多具有一切換電路82(示於矩形虛線内)被插 入回授路徑89。更特別的是,回授脈衡產生器80包含一 第一數位閘電路41(示於矩形虛線内),包含一 HAND閛42 及一反相器44, 一第二數位閘電路45(示於矩形虛線內) 包含一第一延遲網路46, — N0R閘48,及一第二延遲網 路50,及一插入回授路徑89之切換電路82。NANDW 42,反 相器44,第一延遲網路46, N0R閘48,及第二延遲網路 5 0對對應於第3圖之回授哌銜產生器中之元素係Μ如上 述之方式互相連接耦含,而不再在此多作描述。關於回 -9- 本紙張尺度適用中國國家標準(CNS ) Α4規格(210X 297公釐) (請先閱讀背面之注意事項再填寫本頁) 、1Τ 經濟部智慧財產局員工消費合作社印製 A7 B7 407399 五、發明説明(?) 授路徑49, H0R閘48之第二_人经由切換罨路82接收回 授暖衡產生器80之輸出信號。N0R閘48產生—输出信號 (X).其係由第二延遲鋦路50傳送並且與NAND閘42之第一 输入耦合。在回授路徑89中之切換電路82最好是一 n通道 場效應電晶體,其中之閛棰電極84及源極電極83係與回 授脈術產生器80之输出相接,而電晶體之源極電極Μ則 是與N0R閘48之第二輸人相接。切換電路82之電晶暖係埋 接成如同一二極體般的作用。除了電晶賭推在回授脈衝 產生器80之綸出為高(一二進位缠輯”1”)時被開啟(活性) 外.回授脈衝產生器80之操作方式與第3圖之回授脈衝 產生器40—樣,如前述。在回授路徑89中使用電晶體作 為切換電路82係用來增進脈衝信號振幅之性能。在回授 瞰衝產生器80中產生之波形係與第4圖中所示之波形60 ,62及64相同,瑄是因為回授脈衝產生器40及80的操作方 式基本上是相同的。 現在參閲第6圓,顯示了根據本發明第3實腌例之回 授振®產生器90(示於矩形虛線内)。回授脈衝產生器90 包含一输入,一输出,一第一数位閘極電路92(示於矩形 虛線內),及一第二數位閘電路45(示於矩形虚煽內)·其係 對寒於第3及5圖中之第二數位閘電路45。第一數位閘電 路92係與第3及5圖中之第一數位閘電路41不同。更特別 的是,第一數位閘電路92包含一 H0R閘94,與回授脈衝產 生器90之輸出直接相埋,一第一反相器96,耦合於脈衝 產生器90之輸人及N0R閘94之第一輸入之間,及一第二 •10- 本紙張尺度適用中國國家標準(CNS > Α4规格(210X297公釐〉 (請先聞讀背面之注意事項再填寫本頁) 、νβ 經濟部智慧財產局員工消費合作社印製 經濟部智慧財產局員工消費合作社印製 A7 _ 407399 B7____ 五、發明説明(’) 反相器98,耦合於第二數位閘電路45之输出及N〇R閘94之 第二翰入之間。以此配置,回授脈衡產生器90之操作係 與對第4匾之波形60,62及64M及第3圖之配置所作之描 述相同。應了解的是,一對應於如第5圖所示之切換電 路82之光切換電路82(SW.CKT)(示於矩形虛埭内),可以 插入回授路徑49之内。 起初,第4圖之輪人信號係一二進位埋輯,’0",其係 經由第一反相器96施加至N0R阐94之第—输人。第一反相 器96使得一二進位理輯”1”被施加至N0R閑94之第一輪入 ,N0RW94接著再輪出一二進位理輯”0,,(不論施加至其上 之第二輪人值為何),此通輯係作為第4匾之回授脈銜 產生器90输出信號64。二進位邏輯輸出信號64係經由 回授路徑49回授至H0RW之第二输人,NORM 48亦自第一 延遲網路46之輸出接收延遅之二進位理輯”0"之輸入信號 60。自這兩個輸入信號,N〇RW 48產生一二進位趣輯”1" 作為X输出信號。此二進位邏輯"1"係經由第二延遲網路 50傳送,在第二反相器98中反轉成二進位通輯”0”,並當 作Y輪入信號施加至N0RW94之第二输入。當此输入信號 60上升至一二進位蠼輯”1”時,H0R閘94有一二進位缠輯 ” 0”施加至兩個輸入以導致二進位邏輯”1,,自此输出以當 作回授瞰衝產生器90之輸出信號64來输出。更特別的是: ,當输入信號60達到一二進位邏輯"1”並烴由第一反相 器96 Μ二進位*輯”0”施加至N0R閛94之第一输人,而胞 加至N0RW94之第二输入之Y信號仍是二進位邏輯"0”時· •11- 本紙張尺度適用中國國家揉準(CNS ) A4規格(210X 297公釐) (請先閱讀背面之注意事項再填寫本頁)
407399 at B7 五、發明説明(9 ) 故動了輸出信號64中之脈衡並上升至二進位理輯”1”,如 第4圖所示。 在回授脈衡產生器40之輸出處產生之二進位邏輯"1” 係經由固授路徑49回授至N0R閘48之第二輸入,此時N0R 閘48仍具有一二進位邏輯”0”施加至其上之第一輸入,這 乃是經由第一延遲網路46達成的。此時,N0R閘48產生一 二進位缠輯”0”,其係在第二延遲網路50中延遲了 一預定 之時間,在第二反相器98中反轉,然後再胞加至N0R閘 94之第二輸入,一旦N0R閘94之第二輪入達到一二進位 邏輯”1”而輸入信號60仍是一二進位理輯”0”時,N0R閘94 將輪出一二進位理輯”0”,其係作為回授脈衝產生器90之 (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 於設來載是領生第 用重號負僅本產之 號便信何例由衝90 信 K 出任施以脈器 入64輸之實可授生 輸號之90定例回產 用信90器特化,衝 使出器生個變如脈 90輸生產各種例授 器用產衝之各。回 生使衝哌明。現由 產並脈授發理實 Μ 銜,授回本原來可 脈衝回應之性理41。 授脈用適述般原路代 回之使 Μ 描 一 同電取 ,中由可此的相閘來 此64藉,在明以位92 因號。衝是發 士數路 。 信衝脈的本人一電 號入旅出解明藝第閘 信輸lh輸了闞技之位 出動終設應來之80數 輸啟成重 用域器一 訂--- 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) 407399 A7 B7 五、發明説明() 參考符號說明 (請先閱讀背面之注意事項再填寫本頁) 10 ....脈街產生器 12 ... .N0R/KAKDW 1 4 ....反相器 16____延遲電路 1 8 ....負載 22 ....輪入信號波形 24....延遲輸入信號 26 ....输出信號 40 ____回授脈衝產生器 41 ____第一數位閘電路 42 .…N AND 閘 44 ....反相器 45 ____第二數位閘電路 46 ....第一延遲網路 48….N0R閘 49 ____回授路徑 50 ____第二延遲網路 60 ....輸入信號 經濟部智慧財產局員工消費合作社印製 62____延遅输入信號 64 ....输出信號 80____回授脈衡產生器 82____切換電路 8 3 ....汲極電極 -13- 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) A7 B7 407399 五、發明説明(") 84 ....閘極電極 85 ....源極電極 89 ....回授路徑 90.. ..回授脈衝產生器 92____第一數位閘電路 94.. ..H0R閘 96____第一反相器 98____第二反相器 (請先閱讀背面之注意事項再填寫本頁) 、?τ 經濟部智慧財產局員工消费合作社印製 14- 本紙張尺度適用中國國家標準(CNS ) A4M ( 210X297公釐)

Claims (1)

  1. ABCD 407399 經濟部中央標準局員工消費合作社印製 六、申請專利範圍 1 1 1 .- 棰脈衝產生器,包含 ; 1 1 一 輸 入 > 用 於 白 一 外 部 源 接 收 一 輸 入 信 號 及 1 1 出 % 用 於 提 供 __- 输 出 信 號 來 驅 動 —‘ 外 部 裝 置 9 ^—ν 請 先 1 -* 第 一 數 位 閘 電 路 耦 合 連 接 於 脈 衝 產 生 器 之 輸 入 閱 讀 1 1 及 輸 出 之 間 9 第 一 數 位 閘 電 路 會 回 應 白 第 一 邏 輯 狀 態 背 之 1 1 改 變 至 第 二 邏 輯 狀 態 之 外 部 源 之 輪 入 信 號 9 Μ 輸 入 信 意 4 事 1 號 係 於 第 數 位 閜 電 路 之 第 —. 輪 處 接 收 9 用 >λ 在 脈 衡 項 再 1 I 產 生 器 之 輸 出 處 之 啟 動 眤衝; 填 1 'b 本 一 第 二 數 位 閘 電 路 9 耦 合 連 接 於 在 m 衝 產 生 器 之 输 頁 1 | 出 及 第 一 數 位 閘 電 路 之 第 二 输 出 之 間 之 回 授 路 徑 » 第 1 | 二 敝 位 閘 機 構 會 回 應 在 脈 銜 產 生 器 之 輪 出 處 之 啟 動 脈 1 1 衡 此 時 Θ 外 部 源 之 输 入 信 號 是 在 第 二 理 輯 狀 態 中 % 1 訂 1 1 用 提 供 一 具 有 一 預 定 延 遲 之 控 制 信 號 至 第 一 數 位 閘 電 路 用 >λ 终 it 在 脈 衝 產 生 器 之 输 出 處 之 脈 衝 , 使 得 不 1 論 膝 衢 產 生 器 之 输 出 之 負 載 為 何 皆 可 在 一 預 設 之 時 間 1 內 取 得 脈 街 〇 1 1 2 .如 申 請 專 利 範 画 第 1 項 之 脈 街 產 生 器 9 其 中 第 一 數 位 線 閘 電 路 包 含 一 N AND 閘 9 N AND閘包含 一 第 一 输 入 > 與 脈 1 I 銜 產 生 器 之 输 入 相 連 接 9 一 第 二 输 入 » 與 第 二 數 位 閘 1 1 電 路 之 輸 出 相 連 接 • 及 一 輸 出 9 及 1 1 一 反 相 器 9 耦 合 連 接 於NAND W之輸 出 及 脈 衝 產 生 器 之 输 出 之 間 〇 1 1 3 .如 申 請 專 利 圍 第 2 項 之 脈 衝 產 生 器 * 其 中 第 二 數 位 閘 1 | 電 路 包 含 一 NOR 閘, N0R閘具有一 '第— -輸入, 用於自夕 卜部 1 I _ 15- _ 1 1 1 本紙張尺度適用中國國家標準(CNS ) A4規格(210 X 297公釐) 407399 Μ C8 D8 經濟部中央標準局負工消費合作社印製 六、申請專利範 圍 1 1 源 接 收 一 延 遲 輸 入 信 號 * ~~* 第 二 輪 人 • 與 回 授 路 徑 連 1 1 接 t 用 Μ 白 脈 m 產 生 器 接 收 输 出 信 號 * 及 一 輪 出 t 及 1 1 —. 延 遲 電 路 » 網 合 連 接 於 N0R閘之輪出及第- 一數位 X--S 請 1 閘 電 路 之 N AND 閘 之 第 二 輸 入 之 間 > 用 提 供 預 定 之 閱 1 I 延 遲 時 間 至 H0R閘之輸出信號Μ便使得NANDM來终止 背 面 之 1 m 衝 產 生 器 之 輸 出 信 號 中 之 脈 銜 〇 注 意 1 1 事 t 4 •如 請 專 利 圍 第 3 項 之 哌 街 產 生 器 » 其 中 第 二 數 位 閘 項 再 1 1 電 路 更 進 一 步 包 含 一 切 換 電 路 9 此 切 換 電 路 係 耦 合 連 填 % 本 1 1 接 於 m m 產 生 器 之 輪 出 及 N0R閛之第二輸入之間, 用 Μ 頁 1 1 僅 在 脈 m 產 生 器 之 輸 出 信 號 中 存 在 有 — 脈 街 時 能 白 動 1 1 I 地 提 供 一 回 授 信 號 至 第 二 數 位 閘 電 路 0 1 1 5 .如 申 請 專 利 圍 第 4 項 之 脈 衝 產 生 器 其 中 切 換 電 路 係 1 訂 1 —· 電 晶 體 包 含 一 閘 極 電 極 * 耦 合 至 m 銜 產 生 器 之 輸 出 » 及 源 極 和 汲 極 電 極 t 耦 合 於 脈 銜 產 生 器 之 輸 出 及 1 N0R閘之第二輸人之間 1 6 .如 φ 請 專 利 臑 第 1 項 之 赈 衝 產 生 器 9 更 進 一 步 包 含 一 1 1 切 換 電 路 9 耦 合 連 接 於 脈 m 產 生 器 之 输 出 及 第 二 數 位 '/ 線 | 閘 電 路 之 第 二 輪 出 之 間 9 用 Μ 僅 在 脈 衝 產 生 器 之 输 出 1 I 信 號 存 在 有 一 m 衝 時 白 動 地 提 供 一 回 授 信 號 至 第 二 数 1 1 位 閘 電 路 0 1 7 .如 申 請 專 利 圍 第 6 項 之 脈 衡 產 生 器 • 其 中 之 切 換 電 路 1 I 係 一 電 晶 體 • 包 含 一 閘 極 電 極 > 與 脈 街 產 生 器 之 輸 出 1 ί 1 相 連 接 • 及 源 極 和 汲 極 電 極 » 耦 合 連 接 於 脈 衝 產 生 器 1 之 输 出 及 第 二 數 位 蘭 電 路 之 第 二 輸 人 之 間 〇 1 I -16·^ 1 1 1 1 本紙張尺度適用中國國家橾準(CNS > Α4規格(21〇Χ;297公釐) 407399 A8 Βδ C8 D8 經濟部中央標準局貝工消費合作社印製 六、申請專利範 圍 1 1 8 ,如 串 請 專 利 園 第 1 項 之 脈 衢 產 生 器 參 其 中 第 一 數 位 閘 1 1 雷 路 包 含 第 一 反 相 器 • 一 第 二 反 相 器 • 及 一 _閘, 1 1 而 N0R閛另包含- -第- -輪人, 其經由第- -反相器與脈街 請 I 先 1 產 生 器 之 輸 入 耦 合 9 一 第 二 輸 入 > 經 由 第 二 反 相 器 與 閱 1 [ 第 二 數 位 閘 電 路 之 輸 出 耦 合 9 及 一 直 接 與 回 授 脈 衡 產 背 ιέ 之 ί 生 器 之 輸 出 直 接 耦 合 之 輸 出 〇 注 意 1 1 事 r 9 .如 串 請 專 利 園 第 8 項 之 脈 銜 產 生 器 * 其 中 第 二 數 位 閘 項 再 1 1 電 路 包 含 N0R 閘, 此N0R閛 具 有 一 第 一 輸 入 用 於 g 4 % 1 本 ~ 外部 源 接 收 一 延 遲 之 输 入 信 號 9 一 第 二 输 入 » 耦 合 至 頁 1 I 回 授 路 徑 * 用 Μ g 脈 衝 產 生 器 接 收 輸 出 信 號 , 及 輸 1 1 出 » 及 1 1 延 遲 電 路 • 耦 合 連 接 於 N0R閘之輸出及第- -數位 1 訂 1 1 閘 機 構 之 N AHDW 之 第 二 输 入 之 間 用 對 白 N0R閘之 输 出 信 號 提 供 一 預 定 之 延 遲 時 間 Μ 導 致 N AND 閘 終 止 脈 1 衡 產 生 器 之 輪 出 信 號 中 之 脈 衡 〇 1 1 0 .如 請 專 利 圍 第 9 項 之 脈 街 產 生 器 其 中 第 二 數 位 閘 1 1 電 路 更 進 一 步 包 含 __· 切 換 電 路 » 耦 合 連 接 於 脈 衝 產 生 線 1 器 之 输 出 及 N0R閘之第二输入之間, 用於僅在脈衝產 1 1 生 器 之 輸 出 信 m 中 存 在 一 哌 衝 時 白 動 地 提 供 一 回 授 信 1 1 虢 至 第 二 數 位 閘 電 路 〇 1 1 1 .如 請 專 利 圍 第 10項 之 脈 衝 產 生 器 其 中 切 換 電 路 係 1 1 —* 電 晶 體 包 含 一 閛 極 電 極 9 與 脈 m 產 生 器 之 輸 出 耦 1 1 合 連 接 • 及 源 極 和 汲 極 電 極 ♦ 耩 合 連 接 於 脈 衝 產 生 器 1 | 之 輪 出 及 N0R閘之第二輸人之間= 1 I 4 -17- 1 1 1 1 本紙張尺度適用中國國家揉準(CNS ) A4規格(210X297公釐) ABCD 407399 六、申請專利範圍 12.—脈銜產生器,包含: 一輪人,用Μ自一外部源接收一輸人信號,及一輸 出,用Μ提供一输出信號來匾動一外部裝置; 一第一數位閘電路,耦合連接於脈衝產生器之輪入 及輪出之間,第一數位閘電路會回應自第一邏輯狀態 改變至第二理輯狀態之外部源之輸入信號,並自其第 第一輪入接收此一输入信號,用以在脈衡產生器之_ 出端啟動一脈衝;及 一第二數位閘電路網合連接於脓衡產生器之輪出及 笛一》位閘電路之第二輸出之間之回授路徑中,第二 數位閘電路包含: —N0R閘,此N0R閘具有一第一輸入,用於自一外部 源接收一延遲之輪入信號,一第二輸入,耦合至回授 路徑,用Μ接收來自脈衡產生器之輪出信號,及一輸 I 出;及 一延遲電路,網合連接於N0R閘之輪出及第一數位 閘電路之第二輪入,用Μ提供一預定之延遲時間給來 自N0R閘之输出信號以導致第一數位閘電路來終止在 哌衡產生器之輸出信號中之脈銜;第二數位閘電路會 回應在脈衢產生器之輸出端之啟動脈衝,而來自外部 源之輪入信號係在第二邏輯吠態,用以提供一具有預 定延遲時間之控制信號至第一數位閘電路以終止在脈 斷產生器之輸出端之脈衝,使得不論脈衝產生器之輸 出端之負載為何皆可在一預設時間長內得到該脈銜。 ••18- 本紙張尺度適用中國國家揉準(CNS ) A4規格(210X297公釐) ---HJI - l·— I n - H - - - n I T I n I I n I A o1'^ (請先閱讀背面之注意事項再填寫本頁) 經濟部中央標準局貝工消費合作社印袋 ABCD 407399 六、申請專利範圍 13. 如申請專利範圍第12項之脈街產生器,其中第一数位 閘電路包含一 NAND閘,該W包含一第一输人耦合至脈 街產生器之輸入,一第二输入耦合至第二數位閘電路 之輸出,及一輪出;及 一反相器,耦合於NAND閘之輸出及脈衝產生器之輸 出之間。 14. 如申請專利範圍第12項之脈衝產生器,其中第一數位 閘電路包含一第一反相器,一第二反相器,及一 N0R閘 ,此NOR閛另包含一第一輸入,經由第一反相器耦合至 脈衡產生器之輸入端,一第二輸入,經由第二反相器 耦合至第二數位閘電路之输出,及一輪出,直接與回 授脈衝產生器之輸出耦合。 ^ ~.1|^---4------訂--:一— ^-I線 (請先閱讀背面之注意事項再填寫本頁) 經濟部中央標隼局員工消費合作社印策 -19- 本紙張尺度適用中國國家標準(CNS ) A4規格(210 X 297公釐)
TW088103153A 1998-03-06 1999-03-02 Feedback pulse generators TW407399B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US09/036,486 US5929684A (en) 1998-03-06 1998-03-06 Feedback pulse generators

Publications (1)

Publication Number Publication Date
TW407399B true TW407399B (en) 2000-10-01

Family

ID=21888853

Family Applications (1)

Application Number Title Priority Date Filing Date
TW088103153A TW407399B (en) 1998-03-06 1999-03-02 Feedback pulse generators

Country Status (6)

Country Link
US (1) US5929684A (zh)
EP (1) EP0940918A3 (zh)
JP (1) JP2000188528A (zh)
KR (1) KR19990077628A (zh)
CN (1) CN1183673C (zh)
TW (1) TW407399B (zh)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6233205B1 (en) * 1996-09-17 2001-05-15 Xilinx, Inc. Built-in self test method for measuring clock to out delays
US6466520B1 (en) 1996-09-17 2002-10-15 Xilinx, Inc. Built-in AC self test using pulse generators
JP3033523B2 (ja) * 1997-05-16 2000-04-17 日本電気株式会社 出力回路
US6452459B1 (en) 1999-07-22 2002-09-17 Xilinx, Inc. Circuit for measuring signal delays of synchronous memory elements
US6630838B1 (en) 2001-01-23 2003-10-07 Xilinx, Inc. Method for implementing dynamic burn-in testing using static test signals
US7065684B1 (en) 2002-04-18 2006-06-20 Xilinx, Inc. Circuits and methods for measuring signal propagation delays on integrated circuits
US6825695B1 (en) * 2003-06-05 2004-11-30 International Business Machines Corporation Unified local clock buffer structures
JP4173887B2 (ja) * 2003-08-13 2008-10-29 富士通株式会社 パルス生成回路
US7242233B2 (en) * 2003-10-23 2007-07-10 International Business Machines Corporation Simplified method for limiting clock pulse width
US8054119B2 (en) * 2005-04-19 2011-11-08 International Business Machines Corporation System and method for on/off-chip characterization of pulse-width limiter outputs
US7319355B2 (en) * 2006-01-03 2008-01-15 Taiwan Semiconductor Manufacturing Co., Ltd. Pulse generator
US7358785B2 (en) * 2006-04-06 2008-04-15 International Business Machines Corporation Apparatus and method for extracting a maximum pulse width of a pulse width limiter
US7423470B2 (en) * 2006-05-31 2008-09-09 Agilent Technologies, Inc. Pulse generator
US7504896B2 (en) * 2006-09-06 2009-03-17 International Business Machines Corporation Methods and apparatus for inline measurement of switching delay history effects in PD-SOI technology
US7719315B2 (en) * 2006-10-31 2010-05-18 International Business Machines Corporation Programmable local clock buffer
US8232824B2 (en) * 2009-04-08 2012-07-31 Taiwan Semiconductor Manufacturing Company, Ltd. Clock circuit and method for pulsed latch circuits
CN102148614B (zh) * 2010-02-10 2015-11-11 上海华虹宏力半导体制造有限公司 脉冲产生电路及方法、基准电压产生及其推动电路及方法
US8638153B2 (en) * 2012-03-29 2014-01-28 Qualcomm Incorporated Pulse clock generation logic with built-in level shifter and programmable rising edge and pulse width
TWI477078B (zh) * 2012-10-17 2015-03-11 Ind Tech Res Inst 電容性負載驅動電路以及脈衝激發裝置

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2902686A (en) * 1954-11-29 1959-09-01 Underwood Corp Signal apparatus
US3192408A (en) * 1962-11-27 1965-06-29 Honeywell Inc Pulse-generator providing output-pulse width determined by pair of preselected voltage levels of ramp function signal
US3601636A (en) * 1969-06-23 1971-08-24 Mohawk Data Sciences Corp Single-shot device
US3768026A (en) * 1972-03-09 1973-10-23 Bell Telephone Labor Inc Retriggerable one-shot multivibrator
JPS596616A (ja) * 1982-07-05 1984-01-13 Oki Electric Ind Co Ltd ワンシヨツトマルチバイブレ−タ回路
JPS62261215A (ja) * 1986-05-07 1987-11-13 Oki Electric Ind Co Ltd パルス発生回路
JPH01144719A (ja) * 1987-11-30 1989-06-07 Toshiba Corp リトリガブル・マルチバイブレータ
US4843255A (en) * 1988-02-10 1989-06-27 Tektronix, Inc. Self-latching monostable circuit
JPH0246015A (ja) * 1988-08-06 1990-02-15 Nec Corp 単安定マルチバイブレータ回路
US5059818A (en) * 1990-06-01 1991-10-22 Advanced Micro Devices, Inc. Self-regulating clock generator
JPH05218824A (ja) * 1992-02-04 1993-08-27 Fujitsu Ltd パルス幅補正回路
DE69317927T2 (de) * 1992-02-28 1998-11-19 Sony Corp Halbleiterspeicheranordnung mit einer Adressübergangsabfühlschaltung
US5298799A (en) * 1992-12-31 1994-03-29 International Business Machines Corporation Single-shot circuit with fast reset
US5422585A (en) * 1993-09-24 1995-06-06 Fan Chiangi; Yung F. Apparatus for generating an output signal of a desired pulse width
US5498989A (en) * 1994-04-19 1996-03-12 Xilinx, Inc. Integrated circuit one shot with extended length output pulse
US5493538A (en) * 1994-11-14 1996-02-20 Texas Instruments Incorporated Minimum pulse width address transition detection circuit

Also Published As

Publication number Publication date
EP0940918A2 (en) 1999-09-08
EP0940918A3 (en) 2003-07-30
KR19990077628A (ko) 1999-10-25
JP2000188528A (ja) 2000-07-04
CN1183673C (zh) 2005-01-05
US5929684A (en) 1999-07-27
CN1238598A (zh) 1999-12-15

Similar Documents

Publication Publication Date Title
TW407399B (en) Feedback pulse generators
JP2764360B2 (ja) 並/直列変換回路、直/並列変換回路およびそれらを含むシステム
TW331677B (en) Digital delay locked loop circuit using synchronous delay line
TW367613B (en) Semiconductor integrated circuit device
JP2000236234A5 (zh)
KR960009411A (ko) 인터버스 버퍼
JP3567601B2 (ja) 入出力バッファ回路及び出力バッファ回路
TW201112636A (en) Flip-flop with reduced set-up time
KR970055240A (ko) 클럭 입력신호의 주파수 채배장치 및 그 구성방법
TW579481B (en) Improved skew pointer generation
TW200531437A (en) Improved double-edge-trigger flip-flop
KR910013751A (ko) Nrz/cmi(ii) 부호 변환장치
JP3011047B2 (ja) 位相比較回路
KR900005300B1 (ko) 주파수 채배회로
KR970013740A (ko) 파이프라인 출력 기능을 갖는 동기식 기억소자의 출력 회로
JPS61170120A (ja) パルス幅拡張回路
JPH06110720A (ja) 不確定データ送出防止回路
RU2079206C1 (ru) Формирователь серий импульсов
KR960039627A (ko) 동기식 메모리소자의 입력버퍼
RU2117387C1 (ru) Линия задержки
RU2108680C1 (ru) Устройство для приема дискретной информации
JP2624865B2 (ja) シリアル信号送信回路
JPS5848292A (ja) アドレス・バツフア回路
FR2450006A1 (fr) Dispositif generateur sequentiel de signaux numeriques conditionnel et programmable
SU444188A1 (ru) Формирователь адреса сканирующего устройства

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees