SU444188A1 - Формирователь адреса сканирующего устройства - Google Patents

Формирователь адреса сканирующего устройства

Info

Publication number
SU444188A1
SU444188A1 SU1818220A SU1818220A SU444188A1 SU 444188 A1 SU444188 A1 SU 444188A1 SU 1818220 A SU1818220 A SU 1818220A SU 1818220 A SU1818220 A SU 1818220A SU 444188 A1 SU444188 A1 SU 444188A1
Authority
SU
USSR - Soviet Union
Prior art keywords
address
trigger
reset
signal
switch
Prior art date
Application number
SU1818220A
Other languages
English (en)
Inventor
Игорь Михайлович Соколов
Original Assignee
Предприятие П/Я Р-6808
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Предприятие П/Я Р-6808 filed Critical Предприятие П/Я Р-6808
Priority to SU1818220A priority Critical patent/SU444188A1/ru
Application granted granted Critical
Publication of SU444188A1 publication Critical patent/SU444188A1/ru

Links

Landscapes

  • Image Processing (AREA)

Description

(54) ФОРМИРОВАТЕЛЬ АДРЕСА СКАНИРУЮЩЕГО УСТРОЙСТВА
3L
мировани  частоты смены адреса, счетчик .12, дешифратор 13, триттеры 14 и 15, схемы И - ключи 16-19, генератор 20 формирователь 21 общего сброса, схемы ИЛИ 22, переключатель режима 23 и .схемы И 24 и 25.
Формирователь адреса сканирующего устройства работает следующим образом.
После установки режима работы переключателем 23 (или носле прихода внещне )О сигнала сброса) на выхоДе формировател  21 общего сброса возникает имнульс , обеспечивающий срабатьшан е триг гера 15, что приводит к сбросу счетчика 12 и к по влению сигнала на iityлевой шине 26 дешифратора 13, обеспечивающего срабатывание триггера 14. Триггер 14 подключает вход счетчика 12 к выходу генератора 20, выдающего импульсы с частотой .. и отключает схему И 19. Сиглал, снимаемый со второго выхода генератора 20 ( 2. счет1п 1й вход триггера О, ко(орый обесие чивает подключение верхпехо или нижнего канала формировател  адреса ска1шр)уюи|его устройства (предположим, что в данный момент будет подключен верхний канал ). При поступлении импульсов на вход счетчика 12 на выходе дешифратора 33 поочередно возникают импулыч. на щкнах 27-33.
Сигнал, снимаемый с ш ны 27, обеспечивает стирание предыдуию iii)4i ipNsannn преобра;:1овател  4 и подключс.-пие его к датчику коррекции fjjpeca 3 и 1щшсикае1 устройство формировани  часготы г.:мены адреса 11.
Сигнал, снимаекпан t; тины 28, обеспечивает сброс ус1-ройства пам ти сектора сканировани  5,
Сшнал, снимаемый с шины 29, обеспечивает подключение эе1исг(.1овогс) входа устройства пам ти секторп скапировипи 5 к выходу устройства н 1м ти исходных 6. Сигнал, снимаемый с шины 3U не проходит на счетный вход устройства пам ти сектора сканировани  5, гак как триггер 15 отключает логическую схему И 18.
Сигнал, снимаемый с шины 3.1, обеспечивает i:6poc регистра адреса 7 и тригчерг} 1В..
Сигнал, снимаемый с пшны 32, обеспечивает подключение ре1и тра адреса 7 к выходу сумматора 8.
С-игнал, снимаемый с шины 33, o6t cneчщ1ает срабатывание триггера 14, отключающего ключ 16 и подключающего ключи 17 и 19.
После прихода второго импульса с частотой f триггер 9 обеспечивает подключение нижнего канала при наличии сигнала от переключател  режимов или внешнего импульса общего сброса. При нижний канал работает аналогично верхнему , но в формировании адреса принимает участие регистр адреса 7-1, сумматор 8, I коммутатор 1, устройство пам ти сектора сканировани  5-1, устройство пам ти исходных данных 6-1, преобразователь 4-1, датчик коррекции адреса 3, устройство 11-1 фор шровани  частоты смены адреса и устройство управлени  Ю.
После прихода третьего импульса с частотой f ,.j триггер 9 вновь подключает верх1гай канал, но устройство управлени  шработает , так как, например, в устройстве формировани  частоты смены адреса уста НОВИ7Ш задержку, равную двум, и поэтому сброса счетчика 12 не происходит.
После прихода четвертого импульса с
f тршчер 9 вновь подключает частотой
нижний канал и если задержка в устройсгве формировани  частоты смены адреса отсутствует , то формирование адреса идет по аналогии, как при втором импульсе с частотой , только сброс и регисгровый Г4ход устройства пам ти сектора скани ровани  5-1 будет отключен, его счетный вход подключен, а значит при каждом об- рашешги к устройству управлени  1О буне п}.юисходить изменение адреса.
Г1ос;ле прихода п того HMnyja ca с час готой f триггер 9 вновь подключает
. 1
верхний канал. Так как задержка в устройстве ф(5рмировани  частоты смены адреса 1 I кратна двум, то при п том импульсе сигнал проходит в цепь сброса счетчика 12, а значит происходит формирование нового адреса, аналогично, как при четвертом импульсе в нижнем канале, и т. д.
По мере заполнени  того или иного ка- нала с соответствующего устройства пам ти сектора сканировани  5 или 5-1 по-, ступает сигнал в формирователь 21 общего сброса, после чего соответствующий канал устанав1шваетс  в исходное состо ние; затем цикл работы повтор етс  в соответствующем канале.
Предмет изобретени  ) l. Формирователь адреса сканирующего устройства, содержапщй сумматор, устрой-. ство пам ти сектора сканировали , св занное с устройством пам ти исходных данных , датчик коррекции адреса, св занный с преобразователем, устройство управлени  и регистр адреса, отличающийс  тем, что, с целью расширени  фyF кциoнaль- ных возможностей форл-шровател , он содержит первый и второй коммутаторы, дополнительное устройство пам ти исходных данных, соединенное с входом дополнительного устройства пам ти сектора сканировани , дополнительный преобразователь соединенный с датчиком коррекции адреса, дополнительный регистр адреса, причем входы регистров адреса подключены к выходам сумматора, один вход которого св зан с выходом датчика коррекции адреса через первый коммутатор и преобразователи , другой вход сумматора соединен через первый коммутатор с выходами уст-
ройств пам ти сектора сканировани , входы которых соединены с выходами устройств пам ти исходных данных, npeo6pai- зователи, устройства пам ти сектора сканировани  и регистры адреса подключены к
устройству управлени  через второй коммутатор , который как и первый коммутатор , соединен с переключателем каналов, выполненным, например, на триггере, подключенном к генератору устройства управлени .
SU1818220A 1972-08-11 1972-08-11 Формирователь адреса сканирующего устройства SU444188A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU1818220A SU444188A1 (ru) 1972-08-11 1972-08-11 Формирователь адреса сканирующего устройства

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU1818220A SU444188A1 (ru) 1972-08-11 1972-08-11 Формирователь адреса сканирующего устройства

Publications (1)

Publication Number Publication Date
SU444188A1 true SU444188A1 (ru) 1974-09-25

Family

ID=20524178

Family Applications (1)

Application Number Title Priority Date Filing Date
SU1818220A SU444188A1 (ru) 1972-08-11 1972-08-11 Формирователь адреса сканирующего устройства

Country Status (1)

Country Link
SU (1) SU444188A1 (ru)

Similar Documents

Publication Publication Date Title
US7394052B2 (en) Parallel processing logic circuit for sensor signal processing
JPH1195859A (ja) 集積回路内蔵発振回路
SU444188A1 (ru) Формирователь адреса сканирующего устройства
JPH0691426B2 (ja) 論理回路装置
JPS6316711A (ja) タイミング装置
SU472335A1 (ru) Программное временное устройство
SU467350A1 (ru) Микропрограммное устройство управлени
JP3622310B2 (ja) 遅延回路及び信号処理装置
SU467351A1 (ru) Микропрограммное устройство управлени
JPS62132420A (ja) 遅延回路
SU1580542A1 (ru) Формирователь импульсов
SU1501156A1 (ru) Устройство дл управлени динамической пам тью
SU1465997A1 (ru) Асинхронный распределитель
SU1411979A1 (ru) Преобразователь кода в код
SU1200389A1 (ru) Устройство дня выделения одиночного импульса
SU372690A1 (ru) РАСПРЕДЕЛИТЕЛЬ ИМПУЛЬСОВЭСЕСс;;;-х:':...о, "'1 [ЙЙШ'ШО^Я;;;:';;;-',:,!
JPS6329865A (ja) 信号選択回路
JPH0212409B2 (ru)
SU534398A1 (ru) Устройство дл пуска поточно-транспортной системы
SU504291A1 (ru) Цифровой фазовый компаратор
SU1485224A1 (ru) Устройство для ввода информации
SU1649552A2 (ru) Устройство дл адресации блоков пам ти
SU411648A1 (ru)
SU1054930A1 (ru) Резервированный генератор импульсов
SU394922A1 (ru) N-стабильный асинхронный триггер