TW399203B - A semiconductor device having a electric charge amplifier for amplifying bit line electric charge - Google Patents

Description

經濟部智慧財產局員工消費合作社印製 U ή , A7 __:__ B7 ' ---丨〜ΓΓ’『.]j —_’ _ - I、發明.説稍（I ) 發明之背景 ^ 發明領域 本發明一般相關於一種動態隨機存取記憶體(DRAM) ’其係於一個低電源供應電壓操作。更特殊的是，其相關 於一個位元線感測放大器，用以放大一個電荷，其在感測 位元線感測放大器裡之單元電荷以前先放大施加到一個位 元線一個單元電荷，以充分之電位差，因此可以穩定且快 速地執行一個感測的操作。 相關柃術之描述 一般來說，當動態隨機存取記憶體(DRAM)的整合度 提高，內在電源供應電壓即變低來減少電能消耗並保證記 憶元件的可靠度。下面表格中列出使用於每一個動態隨機 存取記億體(DRAM)整合中電源供應電壓之趨勢。 動態隨機存取 64百萬位元256百萬位元10億位元40億位元以上 記憶體整合度 電源供應電廯 13伏特 2·5伏特 伏特 L2伏特以下 因此，爲了使用一個低電源供應電壓並且減少晶片尺 寸，在新的動態隨機存取記億體中連接到位元線之記憶元 數目增力σ了。於是當單元電荷被傳送到位元線時所產生之 位元線信號電壓變低了。 ___Λ_______ F紙適用中命搞準(CNS)應(21〇χ 297公* ) ~ ----------^-------、町------Λ (請先閲讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 U ή , A7 __:__ B7 ' ---丨〜ΓΓ’『.]j —_’ _ - I、發明.説稍（I ) 發明之背景 ^ 發明領域 本發明一般相關於一種動態隨機存取記憶體(DRAM) ’其係於一個低電源供應電壓操作。更特殊的是，其相關 於一個位元線感測放大器，用以放大一個電荷，其在感測 位元線感測放大器裡之單元電荷以前先放大施加到一個位 元線一個單元電荷，以充分之電位差，因此可以穩定且快 速地執行一個感測的操作。 相關柃術之描述 一般來說，當動態隨機存取記憶體(DRAM)的整合度 提高，內在電源供應電壓即變低來減少電能消耗並保證記 憶元件的可靠度。下面表格中列出使用於每一個動態隨機 存取記億體(DRAM)整合中電源供應電壓之趨勢。 動態隨機存取 64百萬位元256百萬位元10億位元40億位元以上 記憶體整合度 電源供應電廯 13伏特 2·5伏特 伏特 L2伏特以下 因此，爲了使用一個低電源供應電壓並且減少晶片尺 寸，在新的動態隨機存取記億體中連接到位元線之記憶元 數目增力σ了。於是當單元電荷被傳送到位元線時所產生之 位元線信號電壓變低了。 ___Λ_______ F紙適用中命搞準(CNS)應(21〇χ 297公* ) ~ ----------^-------、町------Λ (請先閲讀背面之注意事項再填寫本頁) A7 一 B7 五、發明説明（少） 即使傳統動態隨機存取記憶體的位元線信號範圍自 200毫伏特到300毫伏特，在10億位元動態隨機存取記憶 體的位元線信號減少約100毫伏特左右。假若位元線信號 太低，穩定操作將無法藉由感測放大器之補償電壓所確保 。同時高速操作將受限制。 在本發明裡，被儲存在記憶元電容裡的電荷被傳送到 一條位元線以致於一個電荷放大器中產生一個位元線信號 ，同時在放大此位元線信號後一個感測放大器可以被操作 。因此本發明相關於一個適用於低電壓操作記憶體之位元 線感測放大器。 動態隨機存取記憶體(DRAM)使用單一電晶體與單一電 容爲單元，位元線信號（AVBL)可以由下面的式子獲得： .假設：VBLP= Vdd / 2 3 = CBL / CS (電容比） AVBL-Vdd / 2X (1/(1 + β)) 從以上的式子得知，位元線信號可由電源供應電壓 Vdd與電容比β決定。於是，因爲電源供應電壓Vdd於低 電壓之動態隨機存取記憶體中爲一個低値，電容比β應被降 低以維持原先位元線信號的大小。 假如連接到位元線之單元數目維持隨著動態隨機存取 記憶體整合度上升而增加，單元電容CS在無電荷情況下 介於20 — 25f法拉，同時位元線電容CBL亦相對減少。因 此，位元線信號的大小被維持。 然而，爲了減少高整合動態隨機存取記憶體(DRAM)的 _J___ 本紙張尺度適用中國國家標準（CNS ) A4規格（2丨0X297公釐) ----------Λ------^-ιτ—----- V- \ (請先閲讀背面之注意事項再填寫本頁) 好浐部中决打^而々-·1-消於合竹叙印掣 A7 B7 五、發明説明（j) 晶片大小，連接到位元線的記憶體數目必須增加，以致於 當電源供應電壓大小下降時，位元線信號也變低。 假如位元線信號太低，就很難以位元線感測放大器之 補償電壓完成穩定之感測操作。更甚的是，感測速度也減 低了。 圖一爲傳統位元線感測放大器之電路示意圖。假若儲 存在單元電容CS裡之電荷以使字元線WLi ( 1 S i S η)致 動方式而施加到位元線，則位元線信號AVBL之電壓差於 位元線BL及/ BL之間發生。在一預先決定之時間後，信 號SAP將達到電壓Vdd，與信號SAN達到電壓Vss，以致 使感測與重寫之操作被執行。在預先充電操作情形中，位 元線等化信號BLEQ被驅動，因此位元線以一個位元線預 先充電電壓VBLP被預先充電。因爲傳統位元線感測放大 器感測一位元線信號，在低位元線信號範圍裡可能發生故 障。 本發明之槪要 本發明係針對一種位元線感測放大器，用以放大電荷 ，其大體上排除上述因爲相關技術的缺點與限制所造成之 問題。 本發明之一個目的在於提供一種位元線感測放大器， 在感測於一位元線感測放大器記憶元電荷之前先放大施加 至一位元線之記憶元電荷到具充分電位差而用以放大電荷 ’因此可以穩定與快速地執行感測操作。 爲了實現上述目的，提供一個半導體記憶裝置，其具 __________ό_ 本紙張尺度適州中國國家標準（CNS ) Α4規格（210X297公釐） ----------Λ------^ίτ—*----- (請先閱讀背面之注意事項再填寫本頁) A7 ______B7_ 五、發明説明（#) 有複數個記憶元之一單元陣列方塊、與一個位元線感測放 大器，其用以感測與放大被傳送到真實位元線或互補位元 線之一單元電荷，位元線感測放大器放大被傳送到真實位 元線與互補位元線之單元電荷以充分電位差而放大電荷， 將此被放大之單元電荷傳送到位元線感測放大器。 更甚的是，在具有複數個記憶元之單元陣列方塊與一 位元線感測放大器之半導體記憶裝置中，該位元線感測放 大器係用以感測與放大被傳送到真實位元線或互補位元線 之單元電荷，用以放大一個電荷之位元線感測放大器包括 一個電荷放大器，其以充分電位能差放大被傳送到真 實位元線與互補位元線之單元電荷，然後將此被放大之單 元電荷傳送到位元線感測放大器；以及 一個切換元件，被連接到介於單元陣列方塊與電荷放 大器之間的真實位元線與互補位元線，且切換介在單元陣 列方塊與電荷放大器之間的連接。 附匾之簡略說明 圖一爲傳統位元線感測放大器之電路示意圖； 圖二A爲根據本發明之電荷放大器之槪念示意圖； 圖二B爲根據本發明之電荷放大器操作之波形示意圖 圖三A爲根據本發明之第一較佳實施例放大電荷之位 元線感測放大器電路示意圖； 圖三B爲根據本發明之第二較佳實施例放大電荷之位 _________7_____ 本紙張尺度適州中囤囷家標準（CNS ) A4規格（2丨0X297公釐） ---------'./-----1------^ J. 4 (請先閲讀背面之注意事項再填寫本頁) A7 B7 五、發明説明（ς ) 元線感測放大器電路示意圖； .圖三C爲根據本發明之第三較佳實施例放大電荷之位 元線感測放大器電路示意圖； 圖四爲根據本發明應用到圖三A到三C之時序圖； 圖五A爲根據本發明之第四較佳實施例放大電荷之位 元線感測放大器電路示意圖； 圖五B爲根據本發明之第五較佳實施例放大電荷之位 元線感測放大器電路示意圖； 圖五C爲根據本發明之第六較佳實施例放大電荷之位 元線感測放大器電路示意圖： 圖六爲根據本發明應用到圖五A到五C之時序圖；及 圖七顯示根據本發明放大電荷之位元線感測放大器陣 列結構。 較佳官施例之細節說明 現將參考本發明詳細之較佳實施例，其中的範例在伴 隨之附圖中展列。 以下之簡稱被使用在本發明之圖式中。

Ml、M2、M3與M4 :金氧半電晶體，作成一電荷放 大器； CX :電容，作成一電荷放大器； MX :金氧半電晶體，作成一電容； CS :單元電容： VBLP :位元線預充電荷電壓； VCP :單元電容CS之平板電壓； _8_ 本紙張尺度適中國國家標準（CNS ) A4規格（210X297公釐） m m - - —II - -1 1 ......-- I— - - .^1 - 丁 -I -- : 1^1 : '1' *5^ ^ ，T (請先閱讀背面之注意事項再填寫本頁) A7 B7 五、發明説明（u) BLSA :位元線感測放大器； BL與/BL :位元線； CBL :單元電容CS之總電容； SB與/ SB :在位元線以切換開關分開情形下位元線 感測放大器的兩個節點； CSB :位元線感測放大器的兩個節點SB與/ SB之電 容； WL :字元線（WL1、WL2、…、WLn-1、WLn);

Yj :共行解碼器之輸出，其選擇一個感測放大器並將 它連接到資料匯流排； BLEQ :位元線等化信號，其將位元線預充電到VBLP 電壓準位； _ SAN : N型通道金氧半裝置閂之源極節點，作成位元 線感測放大器，由VBLP改變到Vss，因此操作N型通道 金氧半裝置閂； SAP : P型通道金氧半裝置閂之源極節點，作成位元線 /感測放大器，由VBLP改變到Vss，因此操作P型通道金 氧半裝置之閂； BLS :控制位元線切換開關M3與M4之信號； QX :與金氧半電晶體Ml與M2之源極節點A (或A1 ，A2)耦合而成一個電荷放大器之電容CX (或MX)平板 信號。 圖二A爲根據本發明電荷放大器之槪念示意圖。 如圖二所示，有一個電荷放大器介於單元陣列與位元 9 _ 本紙張尺度適用中國國家標準（CNS ) A4現格（210X297公釐） (諳先閱讀背面之注意事項再填寫本頁) 、-·β A7 ________B7_ 五、發明説明（7 ) 線感測放大器之間，此位元線感測放大器放大由一個單元 電荷傳送到位元線所產生之位元線信號AVBL。電荷放大器 由兩個電晶體Ml、M2與一個電容CX所組成。電晶體Ml 、M2爲交錯耦合栓鎖結構，共同源極節點A完成電板信 號QX與電容CX之耦合^ 假使儲存在單元電容CS之電荷藉著使字元線WLi驅 動傳送到位元線BL則位元線原先預充電値、VBLP〃將改 變成"VBLP+AVBL #。 同時，在節點A之下爲一交錯耦合栓鎖以預先決定電 壓介於、VBLP〃與、VSS〃以預充電狀態被預充電之共源 極節點，假使位元線電壓改變至、VBLP+AVBL 〃而高狀 態Vdd的信號QX被改變到低信號Vss，被電容CX耦合之 節點A電壓掉下。結果，因爲電晶體M2形成一個交錯耦 合栓鎖首先被開啓，介於位元線/ BL與節點A之間的電 荷共用現象發生。因此可以放大位元線信號AVBL。假如位 元線信號AVBL爲一個負値（一），則電晶體Ml首先被開 啓，以致於電荷共用現象在位元線BL與節點A之間發生 〇 圖二B爲根據本發明之電荷放大器操作之波形示意圖 。如圖二B所示，當節點A的電壓藉由節點A與信號QX 之間的耦合減少，在節點A與位元線/ BL之間發生電荷 共用而位元線信號AVBL被放大成一個信號niAVBL ( m> 1 )0 圖三A爲根據本發明第一較佳實施例放大電荷之位元 _______10_ 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） --------------------^ (請先閱讀背面之注意事項再填寫本頁) A7 _B7 五、發明説明（S ) 線感測放大器的電路示意圖。 獮^ A中之電路包含： 第一電晶體M2，放於真實位元線BL與互補位元線/ BL之間，其中每一個汲極、閘極與源極被連接到互補位元 線/ BL、真實位元線BL與節點A ; 第二電晶體Ml，放於真實位元線BL與互補位元線/ BL之間，其中每一個汲極，閘極與源極被連接到真實位元 線BL、互補位元線/ BL與節點A ;及 一電容器CX，在節點A與控制信號之間被耦合》 第一及第二電晶體M2、Ml爲N型通道金氧半電晶體 。電容CX具有與單兀電容相同結構，並且與單元電容同 時形成。 .控制信號自一個建立電壓Vpp使字元線驅動改變到電 源供應電壓Vdd，因此放大了電荷β 根據本發明所述之第一較佳實施例中，電荷放大器21 介於單元陣列11與位元線感測放大器12之間。電荷放大 器21的電容CX與單元電容CS同時形成。 圖三Β爲根據本發明之第二較佳實施例放大電荷之位 元線慼測放大器的電路示意圖，一個金氧半電晶體MX之 閘極電容取代了第一較佳實施例的電容CX，因爲此電容由 金氧半電晶體製成，對於圖三B中電路的製造沒有困難。 圖三C爲根據本發明之第三較佳實施例放大電荷之位 元線感測放大器的電路示意圖。如圖三C中所示，此電路 包含： _______Π___ 中國國家標準（CNS ) Λ4規梢^ 210X297公釐） " ----------%-----—IT-------^ {請先閲讀背面之注意事項再填寫本頁) 經济部中央打率Λκ-Τ消轮合竹.=fi印絮 A7 _B7_ 五、發明説明（7 ) N型通道金氧半電晶體M2，放於真實位元線BL與互 補位元線/ BL之間，其中每一個汲極、閘極與源極被連接 到互補位元線/ BL、真實位元線BL與節點A2 ; N型通道金氧半電晶體Ml，放於真實位元線BL與互 補位元線/ BL之間，其中每一個汲極、閘極與源極被連接 到真實位元線BL、互補位元線/ BL與節點A1 ;及 一個N型通道金氧半電晶體MX，其中每一個汲極、 閘極與源極被連接到節點A1、控制信號與節點A2。 N型通道金氧半電晶體MX的連接組成與圖三B不同 電荷放大器21的電容。電晶體Ml、M2的源極節點與電 晶體MX的源極與汲極共用，因此減少了佈局的面積。 ^四爲根據本發明應用到圖三A至三C之時序示意圖 β參考圖四，假若字元線在位元線信號BL與/ BL以位元 線等化信號BLEQ預充電4 Vpp ’，則位元線信號BL的電 壓以單元電荷改變到如AVBL之多。 那麼，假使信號QX從4 Vss ’改變到‘ Vdd ’，一個電 荷共用現象在位元線/ BL與節點A之間發生，以致於位 元線信號被放大到mAVBL，當信號SAP與SAN每一者被 驅動到4 Vdd ’與‘ Vss ’，藉由位元線感測放大器之被放大 位元線信號可執行感測與重寫操作。 如圖三B與三C所示，因爲金氧半電容MX總是開啓 著以達到節點A與信號QX之間的耦合，信號QX應從‘ ¥卩卩’2夂變成‘乂〇1(1，（或自1£1(1，到161^’）。 五A爲根據本發明第五較佳實施例放大電荷之位元 -------]2__ 本紙張尺度適川中國國家榡準（CNS ) A4規格（2丨0X297公釐） ---------.-(<-------訂-------涑 (請先閱讀背面之注意事項再填寫本頁) A7 B7 五、發明説明u0) 線感測放大器的電路示意圖。 如圖五A所示’和圖三a到三c比較，有兩個位元線 開關M3 ’ M4介於單元陣列方塊u與電荷放大器31之間 。當操作電荷放大器31時，在位元線與節點a之間的電 荷共用現象發生’以致於電荷放大作用變得隨著位元線電 容降低而增強。因此位元線信號△VBL以單元電荷產生而 電荷放大器31之後在位元線開關關閉之後被啓動，而一個 電荷共用現象在信號/ SB與節點A之間發生。此電荷共 用現象對位兀線信號之電荷放大作用是有效的，因爲C / SB <C/BL。電容CX可如同圖三a中單元電容CS—樣 被製成。 圖五B爲根據本發明第五較佳實施例放大電荷之位元 線感測放大器的電路示意圖》如圖五B所示，一個以金氧 半電晶體MX’s閘極電容取代電荷放大器31的電容cx〇 因爲此電容是由金氧半電晶體製成，其製作可以輕易地被 具體化而無任何困難。 '圖五C爲根據本發明第六較佳實施例放大電荷之位元 線感測放大器的電路示意圖。金氧半電晶體MX之耦合結 構造成不同於圖五B中電荷放大器31的電容CX。電晶體 Ml、M2的源極節點與金氧半電晶體MX的源極與汲極共 享，因此減少佈局面積。

、圖六爲根據本發明應用到圖五A到五C的時序圖。如 果字元線被驅動到建立電壓‘ Vpp ’而位元線BL及/ BL以 —個位元線等化信號BLEQs預充電到‘ VBLP ’位元線BL 本紙張尺度適用中國國家標準（CNS ) A4规格（210X297公釐） (請先閱讀背面之注意事項再填寫本頁) 丁 A7 ______________B7_ 五、發明说明（il ) 的電壓被改變了AVBL之多。 然後位元線開關M3、M4以信號BLS開關與信號QX 自‘ Vdd，改變到4 Vss ’ ’在信號/ SB與節點A之間發生 電荷共用現象’以致使位元線信號放大到mAVBL (m>l )。此被放大的位元線信號由位元線感測放大器當信號 SAP與SAN每一個驅動成‘ Vdd，與‘ Vss，而被感測。之後 位元線開關M3，M4以信號BLS開啓以致使重寫操作能在 單元中執行。 如圖五B與五C所示，因爲金氧半電晶體MX總是開 啓來達成節點A與信號QX之間的耦合，信號qx應自‘ Vpp ’改變到4 Vdd ’（或自4 Vdd ’改變到‘ VBLP ’）。 圖七爲根據本發明所述放大電荷之位元線感測放大器 的陣列結構。如圖七所示，電荷放大器與圖五C之結構相 同。信號BLS與信號QX在感測放大器陣列被共用，而電 荷放大器31與感測放大器陣列同時被操作。剩餘的部分可 用與傳統位元線放大器（BLSA)陣列相同方式製成。更特 別的是，爲了減少電晶體之間不匹配所造成的影響，電荷 放大器31需要小心地注意其佈局與製造過程的尺寸。 如上所述，根據本發明放大電荷之位元線感測放大器 先在感測位元線感測放大器的單元電荷以足夠之電位差放 大一個應用到位元線之單元電荷，因此在低電源供應電壓 時能穩定且快速執行感測操作。此外連接到位元線之單元 數目可在本發明中增加，因此減少晶片大小。 可以了解其它不同之修正將明顯且不需偏離發明範疇 _____14____ 本紙張尺度適州中國國家標準（CNS ) A4規格（210X297公釐） (請先閲讀背面之注意事項再填寫本頁) ^ 訂 A7 B7 五、發明説明（丨>) 與精神地被熟悉此技術領域的工作者所作成。於是，不欲 將附加之專利申請範圍受限於以上所述者，而申請專利範 圍係構成以涵蓋存在於本發明之專利新穎處所有特點，包 含所有被視爲與本發明相關技術相等之特點。 _15 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） --------------—ΐτ~------^ (請先閱讀背面之注意事項再填寫本頁)

Claims (1)

1. 終正 A8 B8 C8 D8 經濟部智慧財產局員工消費合作社印裂 申請專利範圍 1·一種半導體記憶裝置，其具有複數個記憶元之一單 元陣列方塊、與一位元線感測放大器’其用以感測與放大 被傳送到真實位元線與互補位元線之單元電荷，該種裝置 更進一步包含： 一個電荷放大器，以充分電位差放大被傳送到真實位 元線與互補位元線之單元電荷’然後將被放大之單元電荷 傳送到位元線感測放大器。 2. 根據申請專利範圍第1項所述之半導體記憶裝置’ 更進一步包含： 一個切換元件，被連接到於單元陣列方塊與電荷放大 器之間的一真實位元線與互補位元線，並且切換單元陣列 方塊與電荷放大器之間的連接。 3. 根據申請專利範圍第2項所述之半導體記憶裝置’ 其中切換元件是以一個N型通道金氧半（NMOS)電晶體 製成。 4_根據申請專利範圍第1項所述之半導體記憶裝置’ 其中該用以放大電荷之位元線感測放大器包括： —第一電晶體，放於真實位元線BL以及互補位元線 之間，其每一汲極、閘極與源極被連接到互補位元線、真 實位元線與第一節點； —第二電晶體，放於真實位元線以及互補位元線之間 ’其每一汲極、閘極與源極被連接到真實位元線，互補位 元線與第一節點；及 一電容器，係耦接在第一節點與一控制信號之間。 本紙張尺度適用中國困家棣率（CNS ) A4规格（21〇x297公釐） --------裝------訂 (請先閱讀背面之注意事項再填寫本頁) 終正 A8 B8 C8 D8 經濟部智慧財產局員工消費合作社印裂 申請專利範圍 1·一種半導體記憶裝置，其具有複數個記憶元之一單 元陣列方塊、與一位元線感測放大器’其用以感測與放大 被傳送到真實位元線與互補位元線之單元電荷，該種裝置 更進一步包含： 一個電荷放大器，以充分電位差放大被傳送到真實位 元線與互補位元線之單元電荷’然後將被放大之單元電荷 傳送到位元線感測放大器。 2. 根據申請專利範圍第1項所述之半導體記憶裝置’ 更進一步包含： 一個切換元件，被連接到於單元陣列方塊與電荷放大 器之間的一真實位元線與互補位元線，並且切換單元陣列 方塊與電荷放大器之間的連接。 3. 根據申請專利範圍第2項所述之半導體記憶裝置’ 其中切換元件是以一個N型通道金氧半（NMOS)電晶體 製成。 4_根據申請專利範圍第1項所述之半導體記憶裝置’ 其中該用以放大電荷之位元線感測放大器包括： —第一電晶體，放於真實位元線BL以及互補位元線 之間，其每一汲極、閘極與源極被連接到互補位元線、真 實位元線與第一節點； —第二電晶體，放於真實位元線以及互補位元線之間 ’其每一汲極、閘極與源極被連接到真實位元線，互補位 元線與第一節點；及 一電容器，係耦接在第一節點與一控制信號之間。 本紙張尺度適用中國困家棣率（CNS ) A4规格（21〇x297公釐） --------裝------訂 (請先閱讀背面之注意事項再填寫本頁)

   經濟部智慧財產局員工消費合作社印製 六、申請專利範固 5·根據申請專利範圍第4項所述之半導體記憶裝置， 其中第一電晶體與第二電晶體是以一個N型通道金氧半（ NMOS)電晶體製成。 6. 根據申請專利範圍第4項所述之半導體記憶裝置， 其中該電容器具有與—單元電容器之相同結構並且與單元 電容器同時被製成。 7. 根據申請專利範圍第4項所述之半導體記憶裝置， 其中該控制信號自驅動字元線之一個建立電壓改變到一個 電源電壓，因此執行一個電荷放大操作。 8. 根據申請專利範圍第1項所述之半導體記憶裝置， 其中該用以放大電荷之位元線感測放大器包括： 一第一電晶體，放於真實位元線以及互補位元線之間 ’其每一汲極、閘極與源極被連接到互補位元線、真實位 元線與第一節點； 一第二電晶體，放於真實位元線以及互補位元線之間 ’其每一汲極、閘極與源極被連接到真實位元線、互補位 元線與第一節點；及 一第三電晶體，每一汲極、閘極與源極被連接到第一 節點、控制信號與第一節點。 9. 根據申請專利範圍第8項所述之半導體記憶裝置’ 其中第一到第三電晶體是以N型通道金氧半（NMOS)電 晶體製成。 10. 根據申請專利範圍第8項所述之半導體記憶裝置 ，其中該控制信號自驅動字元線之一個建立電壓改變到一 本紙張尺度逋用中國國家標率（CNS > A4規格（210X297公釐） ^^1 In m* m n^i ^^1 m ^^—^1 ^^4 r *τ· (請先《讀背面之注意事項再填寫本頁.)

   '申請專利範圍 個電源電壓，因此執行一個電荷放大操作。 U.根據申請專利範圍第1項所述之半導體記憶裝置 ’其中該用以放大電荷之位元線感測放大器包括： 一第一電晶體，放於真實位元線以及互補位元線之間 丄其每一汲極、閘極與源極被連接到互補位元線、真實位 元線與第一節點； 一第二電晶體，放於真實位元線以及互補位元線之間 ’其每一汲極、閘極與源極被連接到真實位元線、互補位 元線與第二節點；及 一第三電晶體，每一汲極，閘極與源極被連接到第二 節點、控制信號與第一節點》 根據申請專利範圍第1 1項所述之半導體記億裝 置’其中第一到第三電晶體是以N型通道金氧半（NMOS )電晶體製成的。 13.根據申請專利範圍第1 1項所述之半導體記憶裝 置’其中控制信號自驅動字元線之一個建立電壓改變到一 個電源電壓，因此執行一個電荷放大操作。 ^^^^1 —am^— ^^^1 nn I a^ln ^^^1 ^^4 / i i (請先M讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家梯準（CNS ) A4说格（2丨〇><297公釐）