JP2009110578A - センスアンプ制御回路及び制御方法 - Google Patents
センスアンプ制御回路及び制御方法 Download PDFInfo
- Publication number
- JP2009110578A JP2009110578A JP2007280509A JP2007280509A JP2009110578A JP 2009110578 A JP2009110578 A JP 2009110578A JP 2007280509 A JP2007280509 A JP 2007280509A JP 2007280509 A JP2007280509 A JP 2007280509A JP 2009110578 A JP2009110578 A JP 2009110578A
- Authority
- JP
- Japan
- Prior art keywords
- sense amplifier
- amplifying means
- preamplifier
- signal
- amplifying
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Ceased
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
- G11C7/08—Control thereof
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
- G11C11/409—Read-write [R-W] circuits
- G11C11/4091—Sense or sense/refresh amplifiers, or associated sense circuitry, e.g. for coupled bit-line precharging, equalising or isolating
Abstract
【解決手段】半導体記憶装置においてメモリセルが接続されたビット線対の差電位をCMOSフリップフロップとCMOSフリップフロップとは別の増幅動作を行うプリアンプとを段階的に動作させることで増幅するセンスアンプを制御するための回路であって、プリアンプ(プリアンプ駆動信号SASLNTがHiで動作)を、センスアンプ活性化信号SEがHiで動作するCMOSフリップフロップの動作初期段階(時刻t2〜t4)で起動及び停止させ、CMOSフリップフロップの動作中にその動作とは独立して再びプリアンプを起動及び停止させる(時刻t5〜t6)ようにしてセンスアンプを制御するセンスアンプ制御回路である。
【選択図】図7
Description
以下、本発明の実施の形態について図面を参照して詳細に説明する。
次に、図7の信号波形図を用いて、プリアンプ制御動作を説明する。図7(1)は、図5のロウタイミング制御回路をもつ半導体記憶装置の信号波形図である。ワード線WLが上がり、センス開始を許可するフラグ信号RAEがHiレベルになると(時刻t1)、ディレイD1の固有遅延を経た後プリアンプ駆動信号SASLNTがHiレベルになり(時刻t2)、プリアンプA2が駆動される。プリアンプ駆動信号SASLNTがHiレベルを保持する時間はディレイD2の固有遅延分で、その後Lowレベルになる(時刻t4)。一方、フラグ信号RAEからディレイD1の固有遅延及びディレイD3の固有遅延を経た後、センスアンプ活性化信号SEがHiレベルとなる(時刻t3)。ディレイD1、ディレイD2及びディレイD3の固有遅延量はそれぞれ任意であり、回路設計過程において最適化される。
次に、本発明の第2の実施の形態について図面を参照して詳細に説明する。
本発明の利用分野として、セルラーホンやポータブルメディアプレイヤーのようなデジタル方式の携帯機器が挙げられる。本発明で取り上げられるプリアンプを搭載したセンスアンプは、低電圧動作での増幅速度向上に効果があり、またRead動作及びWrite動作をしていないときにプリアンプを停止させリーク電流を減少させる機構は、低消費電力化に貢献している。低電圧動作及び低消費電力化は、バッテリー駆動となるデジタル方式の携帯機器の動作可能時間向上に貢献する。
3…ロウ制御部
11…メモリセルブロック
11b…センスアンプ列
12…ロウアドレスデコーダ
13…カラムアドレスデコーダ
31…タイミング制御回路
A1…CMOSフリップフロップ
A2…プリアンプ
Tn、Tna、Tcut、Tcuta、Tln、Tlna…Nch Tr(Nチャネルトランジスタ)
Tp、Tpa…Pch Tr(Pチャネルトランジスタ)
D1、D2、D3、D4…ディレイ
E0…インバータ素子
E1、E2a、E5…NAND素子
E3…AND論理
B1、B2…バッファ回路
Claims (5)
- 半導体記憶装置においてメモリセルが接続されたビット線対の差電位を第1の増幅手段と第1の増幅手段とは別の増幅動作を行う第2の増幅手段とを段階的に動作させることで増幅するセンスアンプを制御するための回路であって、
前記第2の増幅手段を前記第1の増幅手段の動作初期段階で起動及び停止させる第1の手段と、
前記第1の増幅手段の動作中に前記第1の増幅手段の動作とは独立して再び前記第2の増幅手段を起動及び停止させる第2の手段と
を備えたことを特徴とするセンスアンプ制御回路。 - 前記第2の手段が、所定の信号に応じて前記第2の増幅手段を起動及び停止させるものであって、所定の信号が繰り返し起動及び停止を指示する場合であっても、停止指示と次の起動指示の間隔が所定の時間内のときには、所定時間継続して前記第2の増幅手段を起動させるものである
ことを特徴とする請求項1に記載のセンスアンプ制御回路。 - 前記第2の手段が、所定の信号に応じて前記第2の増幅手段を起動及び停止させるものであって、前記第1の増幅手段が動作していない場合には所定の信号の指示に関わらず、前記第2の増幅手段を起動させないものである
ことを特徴とする請求項1又は2に記載のセンスアンプ制御回路。 - 前記第1の増幅手段が、前記ビット線対に接続されたCMOSフリップフロップであり、
前記第2の増幅手段が、たすきがけ接続された1対のトランジスタと、前記第2の手段による制御に応じてその1対のトランジスタを前記ビット線対に接続又は非接続するトランジスタとを含むものである
ことを特徴とする請求項1〜3のいずれか1項に記載のセンスアンプ制御回路。 - 半導体記憶装置においてメモリセルが接続されたビット線対の差電位を第1の増幅手段と第1の増幅手段とは別の増幅動作を行う第2の増幅手段とを段階的に動作させることで増幅するセンスアンプを制御するための方法であって、
前記第2の増幅手段を前記第1の増幅手段の動作初期段階で起動及び停止させる第1の過程と、
前記第1の増幅手段の動作中に前記第1の増幅手段の動作とは独立して再び前記第2の増幅手段を起動及び停止させる第2の過程と
を含んでいることを特徴とするセンスアンプ制御方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007280509A JP2009110578A (ja) | 2007-10-29 | 2007-10-29 | センスアンプ制御回路及び制御方法 |
US12/289,385 US7864610B2 (en) | 2007-10-29 | 2008-10-27 | Sense amplifier controlling circuit and controlling method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007280509A JP2009110578A (ja) | 2007-10-29 | 2007-10-29 | センスアンプ制御回路及び制御方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009110578A true JP2009110578A (ja) | 2009-05-21 |
JP2009110578A5 JP2009110578A5 (ja) | 2010-11-04 |
Family
ID=40582633
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007280509A Ceased JP2009110578A (ja) | 2007-10-29 | 2007-10-29 | センスアンプ制御回路及び制御方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US7864610B2 (ja) |
JP (1) | JP2009110578A (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20130068482A (ko) | 2011-12-15 | 2013-06-26 | 에스케이하이닉스 주식회사 | 반도체 메모리 장치 |
US11586778B2 (en) * | 2017-12-07 | 2023-02-21 | Bar-Ilan University | Secured memory |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63244397A (ja) * | 1987-03-31 | 1988-10-11 | Toshiba Corp | 半導体記憶装置 |
JPH01192080A (ja) * | 1988-01-27 | 1989-08-02 | Toshiba Corp | 半導体記憶装置 |
JPH02218090A (ja) * | 1989-02-17 | 1990-08-30 | Sanyo Electric Co Ltd | 半導体メモリ |
JPH1166857A (ja) * | 1997-06-20 | 1999-03-09 | Hyundai Electron Ind Co Ltd | 電荷増幅ビットラインセンスアンプを有する半導体メモリ装置 |
JP2005293759A (ja) * | 2004-04-02 | 2005-10-20 | Hitachi Ltd | 半導体記憶装置 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4140076B2 (ja) | 1998-02-16 | 2008-08-27 | 沖電気工業株式会社 | 半導体記憶装置 |
JP3319427B2 (ja) | 1999-04-08 | 2002-09-03 | 日本電気株式会社 | 半導体メモリ装置 |
JP4034476B2 (ja) | 1999-06-29 | 2008-01-16 | 株式会社東芝 | 半導体記憶装置 |
JP2001084791A (ja) * | 1999-07-12 | 2001-03-30 | Mitsubishi Electric Corp | 半導体記憶装置 |
JP2001332087A (ja) | 2000-05-19 | 2001-11-30 | Nec Corp | センスアンプ回路 |
US6492211B1 (en) * | 2000-09-07 | 2002-12-10 | International Business Machines Corporation | Method for novel SOI DRAM BICMOS NPN |
US6542424B2 (en) * | 2001-04-27 | 2003-04-01 | Hitachi, Ltd. | Semiconductor integrated circuit device using static memory cells with bit line pre-amplifier and main amplifier |
JP2004259318A (ja) * | 2003-02-24 | 2004-09-16 | Renesas Technology Corp | 同期型半導体記憶装置 |
JP5248019B2 (ja) | 2007-01-09 | 2013-07-31 | エルピーダメモリ株式会社 | 半導体記憶装置、及びそのセンスアンプ回路 |
-
2007
- 2007-10-29 JP JP2007280509A patent/JP2009110578A/ja not_active Ceased
-
2008
- 2008-10-27 US US12/289,385 patent/US7864610B2/en not_active Expired - Fee Related
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63244397A (ja) * | 1987-03-31 | 1988-10-11 | Toshiba Corp | 半導体記憶装置 |
JPH01192080A (ja) * | 1988-01-27 | 1989-08-02 | Toshiba Corp | 半導体記憶装置 |
JPH02218090A (ja) * | 1989-02-17 | 1990-08-30 | Sanyo Electric Co Ltd | 半導体メモリ |
JPH1166857A (ja) * | 1997-06-20 | 1999-03-09 | Hyundai Electron Ind Co Ltd | 電荷増幅ビットラインセンスアンプを有する半導体メモリ装置 |
JP2005293759A (ja) * | 2004-04-02 | 2005-10-20 | Hitachi Ltd | 半導体記憶装置 |
Also Published As
Publication number | Publication date |
---|---|
US7864610B2 (en) | 2011-01-04 |
US20090109779A1 (en) | 2009-04-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI609377B (zh) | 記憶體裝置以及在此種記憶體裝置中控制漏電流的方法 | |
EP2954528B1 (en) | Write driver for write assistance in memory device | |
US8000130B2 (en) | Semiconductor memory device with sense circuit connected to sense node coupled to bit line | |
US10319433B2 (en) | Memory devices and methods of operating the same | |
JP5798120B2 (ja) | 半導体記憶装置 | |
CN107077884A (zh) | 具有提供减少的读扰乱的传输门的七晶体管sram位单元 | |
JP6308218B2 (ja) | 半導体記憶装置 | |
US7170805B2 (en) | Memory devices having bit line precharge circuits with off current precharge control and associated bit line precharge methods | |
JP5703200B2 (ja) | 半導体記憶装置 | |
WO2021021494A1 (en) | Sram write yield enhancement with pull-up strength modulation | |
JP5144219B2 (ja) | 半導体記憶装置 | |
KR100586557B1 (ko) | 센스앰프 오버드라이빙 회로 및 반도체 장치 | |
JP2014078305A (ja) | 半導体記憶装置 | |
US8755217B2 (en) | Semiconductor memory device | |
JP2007035091A (ja) | 半導体記憶装置 | |
US8929129B2 (en) | Semiconductor device | |
JP2001243774A (ja) | 半導体記憶装置 | |
JP4272592B2 (ja) | 半導体集積回路 | |
JP2009110578A (ja) | センスアンプ制御回路及び制御方法 | |
US20220020405A1 (en) | High speed sram using enhance wordline/global buffer drive | |
JP2002352581A (ja) | 半導体集積回路 | |
JP2013246862A (ja) | 半導体記憶装置 | |
US8004916B2 (en) | Semiconductor circuit | |
JP2010287266A (ja) | SRAM(StaticRandomAccessMemory)、及びSRAMへのアクセス方法 | |
JPH05128857A (ja) | 半導体記憶装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100915 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100915 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20130731 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20130801 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130905 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20131029 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20131030 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20131213 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20140122 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20140127 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140425 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20140930 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150130 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20150304 |
|
RD13 | Notification of appointment of power of sub attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7433 Effective date: 20150318 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20150318 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20150410 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20150414 |
|
A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20150417 |
|
RD14 | Notification of resignation of power of sub attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7434 Effective date: 20150414 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20160126 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160503 |
|
A045 | Written measure of dismissal of application [lapsed due to lack of payment] |
Free format text: JAPANESE INTERMEDIATE CODE: A045 Effective date: 20161025 |