TW392161B - Internal voltage generating circuit - Google Patents
Internal voltage generating circuit Download PDFInfo
- Publication number
- TW392161B TW392161B TW087117254A TW87117254A TW392161B TW 392161 B TW392161 B TW 392161B TW 087117254 A TW087117254 A TW 087117254A TW 87117254 A TW87117254 A TW 87117254A TW 392161 B TW392161 B TW 392161B
- Authority
- TW
- Taiwan
- Prior art keywords
- voltage
- power supply
- internal
- output terminal
- generating circuit
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/30—Marginal testing, e.g. by varying supply voltage
- G01R31/3004—Current or voltage test
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Continuous-Control Power Sources That Use Transistors (AREA)
- Power Engineering (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Semiconductor Integrated Circuits (AREA)
- Tests Of Electronic Circuits (AREA)
- Read Only Memory (AREA)
- Static Random-Access Memory (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
- Dram (AREA)
Description
A7 B7 五、發明説明(1 ) 發服領域 本發明偽關於内部電壓産生電路,其為一只LSI産生 一内部電源供應電壓;更特別地,它闘於一種内部電壓産 生電路,其中甩於操作的一適當内部電源供定電壓可被保 証在正常操作中之一寬範圍内的一外部供應電壓,且在應 力操作中一較高内部電源供應電壓可被適切産生。 相關枝術描沭 在一只LSI中産生一内部供應電壓的一内部電壓産生 電路之第一値需求僳在一由外部供應的電源供應電壓在型 錄保証的一範圍中時産生為在内部提供電路之正常操作所 需的一恆定内部電源供應電壓;因此,藉由降低由外部供 應的電源供應電壓可産生一内部電源供應電壓;第二需求 偽供予一功能用於將該内部電源供應電壓提高到高於在正 常操作時者,當執行一加速測試渉及應力操作以移掉在一 只LSI上的一初姶缺陷;換言之,在加速測試模式中内部 電源供應電壓需要一預定的較高電壓。.,.> 傳統上使用的5V電源供應電壓正轉為3 . 3V ;近年來, 正轉為2.5V;在此情形中,只有電壓5V、3.3V和2.5V之一 被使用作為在一只LSI安裝其上的一主機板上之一電源; 其要求如一記億體的一只LSI調適於每一電壓。 第9圖顯示一傳統内部電壓産生電路;該電路在正常 操作中産生上逑内部電源供應電壓並在加速測試中産生一 内部電源供應電塵;在第9圔中所示的内部電壓産生電路 包括有一第一電壓産生電路10、τ*差動放大電路12、一第 本紙張尺度適/1]中國國家標準(CNS ) A4規格(210X297公釐) (請先閲讀背面之注意事項再功转本頁) 訂
.X 經浐部中决^率而力-1'消贽告作打卬?水 A7 B7__ 五、發明説明(2 ) 二電壓産生電路15、一差動放大電路14及一組成電路13 ; 依賴於一外部電源供應電壓位準Vrfd,第一電壓産生電路 10産生一參考電壓Vfla* ,而第二電壓産生電路15産生一 電壓Vfcl ;再者,組成電路13輸出參考電壓V^at和電壓Vbi 之較高者作為一内部電源供應電壓V, ;外部電源供應電 壓Vdd從一外部提供的裝置所供應,而内部電源供應電壓
Vi nt在正常操作中具有一恆定電壓而在加速測試操作中具 : ; 有一較高電壓;當外部電源供應電壓vdd偽在一保証電壓 範圍内時參考電壓Vfl Μ被使用作為一内部電源供應;依 據在加速测試中趨至一較高位準的外部電源供應電壓Vdd ,電壓Vv,趨至一較高位準。 第10圔顯示窠9圔之内部電壓産生電路的一操作解說 圔;橫座標顯示一外部電源供應電壓而縱座標顯示一 電壓值V ;實線ιέ示在外部電源供應電壓被改變畤的一 電壓vdd,其為真有一斜率角1的一單純線條;點線顯示在 外部電源供應電壓Vu被改變時的一參考電當外部電
' I 源供應電壓Vdd傺在約3. 0V至3 . 6V内時參考電壓vf i 為例 如2.5V,其在型錄中被保証;鏈線顯示一電壓Vbi ;在外 部電源供應電壓Vd 超過P型電晶體P 10和P 11之臨界值時, 電壓Vbi隨著外部電源供應電壓上升以依據一電阻值ri2 而決定的一斜率角上升;然後,如被第10圖之網線區所示 地,内部電源供應電壓Vint趨向參考電壓Vmm和電壓Vb, 之較高者。 第9圔之第一電壓産生電路産生Η型電晶體Q1和£12之 . ______ -___ . . ___ — 〜- 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) (請先閱讀背面之注意事項再填寫本頁) 訂 A7 B7 五、發明説明(3 ) 臨界的和作為一參考電壓Vf lat,其可表示成:Vflat=Vthl + v*ha ;在此電路中,當電晶體Q1和Q2之臨界電壓隨著溫 度變動而下降時,電晶體Q2之傳導性上升;參考電 隨著電晶體Q2之阻抗減小而降低;據此,電晶體之傳導 性降低,流過,電阻器R11之電流II減小,且電晶體92之閘 極電壓降低;結果,電晶體Q2之阻抗增大,因此可能將電 壓Vflat保持恆定;同時也可能在外部電源供應電壓V«d以 相茼方式被改變時將電壓V〇at保持恒定。 另外,以P型電晶體P3至P5和N型電晶體Q3至Q5構成的 一差動放大電路12操作使得電晶體£13和Q4之閘極電壓相等 ;因此,和參考電壓Vfla*相等的電位被維持在節點nl。 另一方面,如上述的,第二電壓産生電路15産生一電 壓Vbi,其以一電阻值R12之斜率角從P型電晶體P10和P11 之臨界值2Vt h的和上升;相似於差動放大電路12地,差動 放大電路14操作使得N型電晶體Q12和Q13之閘極電壓相等 •,結果,和電壓Vbi相同的電位被維持在節_鞋nl ;然而, 組成電路13選擇參考電壓Vflat和電壓Vbi之較高者作為節 點nl之一内部電源供應電壓ν, nt。 如在第10圖中所示,如果外部電源供應電壓偽在 3.0V和3.6V間,其為在型錄中保証的一電壓範圍,則内部 電源供應電壓維持參考電壓vflat ;在執行一加速測 試時如果外部電_供應電壓d超過在型錄中保証的範圍 例如4.5V,則内部電源供應電壓Vi nt被控制使對加速測試 為一高電壓vb,例如3. 5V。 , —____ -B- __ 本紙張尺度適州中國國家標準(CNS ) Λ4規格(210X297公釐) (請先閲讀背面之注意事項再填寫本頁)
A7 B7 _ 五、發明説明(4 ) 雖然用於加速測試的内部電源供應電壓需要幾乎3 . 5 V 之電壓V»»,,如果電壓太高則該電壓破隳内部電路;相反 的,如果電壓太低,則因為在加速測試的不充分應力故一 初始檢测施予的LSI無法被適切檢知;因此,在加速测試 的内部電源供應電壓應在一關鍵點被適切産生;在該内部 電壓産生電路之第二電壓産生電路15中,電壓vbi係依據P 型電晶體P10和P11之臨界電壓及電阻值R12而決定,P型電 晶髖P1G和P11之臨界值偽隨著製程而不同;因此,很難以 傳統的内部電壓産生電路在加速測試適切地産生内部.電源 供應電壓之電壓(3.5V)。 ‘為了避免隨製程而不同臨界之問題,可假定以電阻器 來取代第9圖之笋二電壓産生電路15的P型電晶體P10和P11 以藉由依據電阻植來細分外部電源供應電壓而産生電 壓Vb,;然而,電壓具有類似在第10圖中所示的電壓Vtl2 的特性,因此,不可能産生用於加速測試的足夠高之内部 電源供應電壓;更不可能將内部電源供應霞_ Vi 保持恆 定在一型錄保証的電壓範圍内。 太發^槪耍 據此,本發明之一目的係提供一内部電壓産生電路其 可産生一恆定電壓作為一内部電源供應電壓以在正常操作 中獲得一穩定裝置特性,並在加速測試中獲得用於加速測 試的一適切較高内部電源供應電壓。 本發明之另一目的偽提供一内部電壓産生電路,其中 用於加速測試的一適切内部電源供應電壓可不受被製程引 一 7 一 本紙張尺度適用t國國家摞準(CNS ) Λ4規格(210X297公釐) (請先閲讀背而之注意事項再填寫本頁}
經济部中戎"'^^d.消贽合作私印制 A7 B7 五、發明説明(5 ) 起的離散影響地被産生。 本發明之又一目的偽提供一内部電壓産生電路,其中 用於正常操作的一内部電源供應電壓位準可被微調。 本發明之再一目的係提供一内部電壓産生電路,其中 用於加速測試的一高内部電源供應電壓位準可被撤調。 為了達成上述目的,根據本發明,一内部電壓産生電 路包含有:一參考電壓産生電路,用於不依賴一外部電源 供應地産生一參考電壓;及一比較器,其包括恒定電壓被 供應於其的一第一輸入端子及一第二輸入端子,該比較器 用來比較該等第一和第二輸入端子之電壓,並依據其之差 異而在輸出端子産生一輸出電壓;及一阻抗元件,其依據 一操作模式而選擇性地插在該比較器之該輸出端子和該第 二輸入端子間丨在正常操作中具有一恆定電壓並在加速測 試中具有一適切較高電壓的一内部電源供應電壓可藉由依 據該操作模式在該第二輸入端子和該輸出端子間插入或不 插入一合適的阻抗元件而在該輸出端子來痠丰;上述比較 器可以例如一共同差動放大電路來實現;再者,一參考電 壓值在正常操作中可藉細分該阻抗元件而微調;同樣的, 該電壓值在加速i丨試中也可藉細分該阻抗元件而微調。 為了達成上述目的,根據本發明之第一層面,提供的 是一内部電壓産生電路,其使用一外部電源供應器而為一 正常操作和一測試操作産生内部電源供應電壓,該内部電 壓産生電路包含有:一參考電壓産生電路,一外部電源供 應電壓被供應於萁中並用來産生τ參考電壓;及一比較器 ______—-8,_:_ 本紙張尺度適州中國國家標準(CNS ) A4規格(210X297公釐) (誚先閱讀背面之注意事項再填寫本頁) 、?τ 經辦部中呔"'^^θ-τ'消於合作私印" Α7 Β7 五、發明説明(6 ) ,其具有該參考電壓被供應於其中的一第一輸入端子及一 第二輸入端子和一輸出端子,該比較器用來比較該等第一 和第二輸入端子之電壓,並依據該等電壓之差異而在輸出 端子産生一輸出電壓;及一預定的阻抗元件,其依據該正 常操作或該測試操作而選擇性地插在該tb較器中之該輸出 端子和該第二輸入端子間,其中該内部電源供應電壓偽在 該比較器之輸出端子産生。 根據上面發明,可能不被製程引起的離散影響地産生 對於該測試操作的一適切内部電源供應,並藉由適合地設 定該阻抗元件之阻抗值而在正常操作中産生一參考電壓值 之一内部電源供_電壓。 再者,為了 ί達成上述目的,根據本發明之第二層面, 提供的是一内部電壓産生電路,其使用一外部電源供應器 而為一正常操作和一測試操作産生內部電源供應電壓,該 内部電壓産生電路包含有:一參考電壓産生電路,一外部 電源供應電壓被供應於其中並用來産生一銮考電壓;及一 比較器,其具有該參考電壓被供應於其中的一第一輸入端 子及一第二輸入端子和一輸出端子,該比較器用來比較該 等第一和第二輸入端子之電壓,並依據該等電壓之差異而 在輸出端子産生一輸出電壓;一第一切換器,其依據該正 常操作或該測試操作而選擇性地將一預定阻抗元件插在該· 比較器之該輸出端子和該第二輸入端子間;一第二切換器 ,用於選擇性地改變該阻抗元件之一阻抗值;及一内部記 憶體,用於儲存用來控制該第二切換器電路的一調整信號 本紙張尺度適州中國國家標準(CNS ) Α4規格(210Χ297公釐) (請先閱讀背而之注意事項再填寫本頁) 、1Τ A7 B7 五、發明説明(7 ) ,其中該内部電源供應電壓係在該比較器之輸出端子産生 根據上面本發明,内部電源供應電壓位準可被該調整 信號作適切微調。 圖式:之簡蚩描沭 第1圖顯示本發明之第一實施例的一略圖; 第2圖偽第一實施例之一詳細電路圔; 第3圔偽在第一實施例中的操作之一解説圖; 第4圔顯示本發明之第二實施例的一略圖; 第5圔傺第二實施例之一詳細電路圔; 第6圔顯示本發明之第三賁施例的一略圖; 第7圔傜第三實施例之一詳細電路圔; 第8圖顯示藉由使用第三實施例的測試之一操作流程 圔; 第9圔偽一傳統内部電壓産生電路圖;及 第10圖偽在第9圔之内部電壓産生電路中的操作之一 解説圖。 . 龄佯審旆例之描沐 當參照伴隨圔式時本發明之較佳實施例將現在被描述 ;然而,本發明之技術範疇不受限於這些實施例。 第1圖顯示¥發明之第一實施例的一略圖;依據第1 圖之第一實施例的電路包括一參考電壓産生電路10、一差 動放大電路12、多個阻抗元件Z1和Z2、及一切換器SW1 ; 參考電壓産生電路10産生一參考電壓好£1 at ,其被供應至 差動放大電路12之第一輸入端子N2 ;多値阻抗元件Z1和Z2 _____________—10 — 本紙張尺度適川中國國家標準(CNS ) A4規格(210X297公釐) (請先閱讀背面之注意事項再楨寫本頁)
經浐部中戎^^^^^工消鈐合作^卬家 A7 B7 五、發明説明(8 ) / 被連接在一輸出端子N4和一大地GND之間;切換器SW1可選 擇性地將在阻抗元件Z 1和Z2間的一連接點N5連接到一輸入 端子N3 ; —内部電源供應電壓卩,^在差動放大電路12之輸 出端子N4被産生。 在第1圖之例子中,差動放大電路12依據在輸入端子 N2和N3間的一電位差而産生輸出端子N4之一電壓以去除該 電位差;換言之,假定切換器SW1被連接於輸出端子N4, 在輸出端子N4的内部電源供應電壓Vi nt變得相同於參考電 壓Vfl at ;另外,當切換器SW1被連接於在阻抗元件Z1和Z2 間的連接點N5時,差動放大電路12致動使得節點H5之一參 考電壓Vref變得相同於參考電壓;因此,輸出端子 N4之電壓Vlnt追隨阻抗元件Z1和Z2之電阻比例;此可被表 示為:
Vi„i=Vfiat X (Zl + Z2)/Z2 〇 在此内部電源供應電壓位準h μ依據阻抗元件和Ζ2 之電阻比例而變得高於參考電壓位準Vf t _ 因此,在其中使用第1圖之内部電壓産生電路的一只 LSI響應於供應至一外部測試端子的一外部信號或從命令 之組合産生的一内部信號或位址信號而變為一加速測試模 式;然後,LSI將切換器SW1連接至節點N5 ;另外,LSI在 一正常操作中將切換器SW1連接至輸出端子N4 ;結果,使 在加速測試中内部電源供應電壓依據在傳統電路中被製程 引起的離散變得不正確的問題可被避免;也可能對應於外 部電源供應電壓Vd(«之一廣範圍而在正常操作中使内部電 _____ -11- 本紙張尺度適州中國國家標準(CNS ) A4規格(210X297公釐) (請先閲讀背面之注意事項再填寫本頁) Θ 裝- A7
i、發明説明( 源供應電壓恆定。 第2圖偽第1圖的第一實施例之一詳細電路圖;在第 2圖中的内部電壓産生電路之參考電壓産生電路10傜與在 第9圖中所示的傳統電路之者相同;換言之,參考電壓産 生電路10包括P型電晶體P1和P2、N型電晶體Q1和Q2、及一 電阻器R11 ; P型電晶體P1和P2構成為一電流鏡電路;電流 11和12以例如Ub 1之恆定比例從電流鏡電路被供應。 構成一比較器的差動放大電路1 2包括P型電晶體P3和P4 、》型電晶體Q3和Q4、一個N型電晶體£15、及一個P型電晶 體P5 ·, P型電晶體P3和P4構成一電流鏡電路·,輸入端子H2 和N3被供應至源極端子被共同連接的}|型電晶體Q3和04之 閘極;N型電晶體Q5為一電流源,且電晶體Q3之汲極端子 被連接至P型甯晶體P5之閛極;電晶體P5之源極端子被連 接至一輸出端子N4以輸出一内部電源供應電壓Vi 。 為阻抗元件的電阻器R1和R2被連接在輸出端子Ν4和一 地源GND之間;切換器SW10和SW12選擇性敢捋第二輸入端 子Ν3連接至輸出端子Ν4或節點Ν5 ;切換器SW10和SW12被未 示於第2圔中的一加速測試模式檢測電路所控制。 第3圖偽第一實施例的一操作解說圔;在第2圖之電 路中的操作將伴隨第3圖現在被解説。 參考電壓産生電路10係與在習知技術中解說的電路相 同;電路10不依賴被溫度變動或外部電源供應電壓引 起的臨界電黯之改變地在節點N2産生一恆定參考電壓Vn at ;參考電壓vf t at具有N型電晶髖Q1和Q2之臨界電壓的總和 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) (請先閲讀背面之注意事項再4寫本頁)
Γ I A7 B7 五、發明説明(10 ) (Vthi+Vtha).之一位準。 假定切換器SW10被關閉旦輸出端子N4被連接至第二輸 入端子N3,差動放大電路12依據在輸入端子N2和N3間的電 位差來控制輸^端子N4之電壓使得該電位差變為零;當在 第二輸入端子N3的電位減小時,電晶體Q3之傳導性上升, 電晶體P3之傳導,性下降,因此,在例如節點N6的電位減小 ;響應於此,P型電晶體P5之傳導性上升且在輸出端子H4 的電位增大;當連接於輸出端子N4的第二輸入端子N3之電 壓變得與第一輸入端子H2之者相同時,差動放大電路12變 得穩定;結果,i第二輸入端子N3之電壓可總是被維持於第 一輸入端子N2之參考電壓Vfiat ;連接於輸入端子N3的輸 出端子N4之内部電源供應電壓V, μ也可以相同方式被維持 於參考電壓Vfiu。 在此例中,差動放大電路12比較輸入端子之電壓並在 輸出端子産生一預定電壓使得兩電壓之差變為零;電路12 更閉合在參考電壓産生電路10中的電流路徑.1 *和I a並將産 生的參考電壓vflat傳輸至輸出端子;因此,只要電路12 包括上述功能則電路12不需為一差動放大電路;然而,一 差動放大電路將現在被使用在該較佳實施例中。 當在圖中未示的加速測試模式檢測器測知模式偽用於 一加速测試時,切換器SW12關閉;既使切換器SW12關閉, 在差動放大電路中的操作並不改變,亦即,電路12控制在 輸出端子N4的電壓使得在差動放大電路12中兩輸入端子間 的電壓差變為零;因此,經由切換器SW12連接至第二輸入 _; _ — 1 — _ 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) (誚先閱讀背面之注意事項再填寫本頁)
A7 B? 五、發明説明(11 ) 端子N3的節點N5可被維持在參考電壓i at ;結果,在電 阻值被細分的輸出端子N4的内部電源供應電壓Vi nt可被表 TJi 為:
Vi„t=Vref X (Rl+R2)/R2=Vflat X (Rl+R2)/R2 〇 當切換器SW12關閉時如上逑的藉由適當設定電阻值R1 和R2内部電源供應電壓可被正確地設定於3.5V ;然而 ,在此情形中,外部電源供應電壓Vd<«需要等於或大於内 部電源供應電壓3.5V。 如在第3圔之操作解說圔中解說的,如被第3圔之點 線所示由參考電麼産生電路10産生的參考電壓變為 例如2.5V,既使外部電源供應電壓Vu偽在為一正常操作 範圍的3. OV和3.6V間,或高於該範圍,·因此,如果在正常 操作中切換器SW10關閉,内部電源供應電壓Vll>t (正常) 變為被參考電壓産生電路10産生的一參考電壓,其 被第3圔之一陰影區所示;換言之,如果外部電源供應電 壓Vrfd偽在正常操作範圍附近或更大,則齓靜電源供應電 壓vln* (正常)可維持2.5V之一期望恒定電壓vflat ;其 次,當操作在一加速測試模式時,切換器SW 1 2關閉旦内部 電源供應電壓V, μ (測試)依據電阻器之比例而趨向一高 電壓(在圔中為3 . 5V);如在習知技術中所示在加速測試 的内部電源供應電壓Lμ (测試)不被電晶體之臨界電壓 的製程或溫度變動所影響;因此,一預定電壓可被正確産 生0 第4_顯示本發明之第二實施例的一略圔;當被一參 -1 4- 本紙張尺度通扣中國國家標準(CNS ) Α4規格(210Χ297公釐) (請先閱讀背面之注意事項再功寫本萸) 、1Τ .、上. A7 B? 五、發明説明(12). 考電壓産生電路10産生的一參考電壓值U 1在正常操作 中偽低於一内部電源供應電壓Vi „*時此例被使用;因為參 考電壓值V<lat 1較低,故三痼阻抗元件Z1至Z3被設於一差 動放大電路12之一輸出端子N4和一大地GND之間;一切換 器SW1選擇性地將三個阻抗元件Z1至Z3之兩個連接點連接 至一第二輸入端字N3。 •當操作#一正常模式中時切換器SW1連接在阻抗元件 Z1和Z2間的連接@ ;結果,輸入電壓vref (正常)變為與 參考電壓值Voul相同;然後,高於參考電壓值vflatl之 電壓值依據阻抗元件Z1至Z3之電阻比例被産生作為在一輸 出端子N4的一内部電源供應電壓Vi ;差動放大電路12之 操作傜與第一實施例之者相同;此可被表示為: Vlnt=Vfiatl X (Z1 + Z2 + Z3)/(Z2 + Z3) 〇 當操作在加速測試模式時切換器SW1替換地連接阻抗 元件Z2和Z3之連接點;結果,輸入電壓vref (正常)變為 與參考電壓值Vf\atl相同;因此,内部電源、供應電壓Vln* 變得髙於參考電壓值Vfl at 1,並也高於在正常操作中者; 其可被表示為:
Vi„t=Vfiail X (Zl + Z2 + Z3)/Z3 。 第3圖之解說圔的一鏈線顯示第二實施例之參考電壓 位準 yfiatl。 第5圖傺第二實施例之一詳細電路圔;除了與第2圔 之詳細電路者柑同的一參考電壓電路10和一差動放大電路 12外,該詳細電路圖包括連接在一輸出端子N4和一大地間 本紙張尺度適扣中國國家標準(CNS ) A4規格(210X297公釐) (讀先閱讀背面之注意事項再填寫本頁)
經浐部中次^?f^K二消贤合作^印" A7 B7 五、發明説明(13 ) 的三個電阻器R1至R3,·輸出端子N4更被連接至另一差動放 大電路20之一輸人端子,差動放大電路20之一輸出端子N22 被連接至在最後階段的一源極隨耦式N通道電晶體Q25 ;在 最後階段的電晶體Q25之一源極端子N24輸出供應至一内部 提供電路的一内部電源供應電壓h nt。 參考電壓産生電路10和差動放大電路12之操作係與第 2圔之者相同;當操作在一正常棋式時,亦即,切換器SW 10關閉,因為提供一電阻器R1,如在第1圖中解説的,故 一較恆定電壓1稍高的電壓在輸出端子H4被産生。 第二差動放大電路20將在輸出端子N4産生的電壓 atl+ct )傳輸至一端子N2 0 ;與端子N4之者相同的電壓在輸 入端子N20被産生;端子N20透過被一只二極體連接的N型 電晶體Q24被連接至一端子N22;因此,端子N22之電壓位 準被電晶體Q24之臨界電壓Vth從在輸出端子H4的電壓(Vfl ul+α)開始增大;然後,在輸出端子H4的電壓(Vflatl + α)在最後階段的N型電晶體Q25之源極端子J_24被産生;在 端子N24産生的内部電源供應電壓Vi nt被供應至内部電路。 在第5圖之電路中,切換器SW12關閉且一高電壓依據 電阻器R1至R3之一比例在輸出端子N4被産生;如在第3圖 中所示的,此電壓為例如3.5V ;結果,在端子N24的内部 電源供應電壓Vint也正確地為3.5V。 第6圖顯示本發明之第三實施例的一略圖;在此例中 ,在第1圖中所示的第一實施例之阻抗元件Z1被分為多個 阻抗元件Z11至Z14 ;再者,阻抗元件Z2被分為多個阻抗元 本纸張尺度適用中國國家標隼(CNS ) A4規格(210X297公釐) (請先閱讀背面之注意事項再^·寫本頁)
鎊浐部中央榀i?-^G-T'消贽合作拍印說 A7 __ ______B7__— 五、發明説明(14 ) 件Z21至Z24;當操作在一正常模式時,切換器SW11關閉; 相反的,當操#在一加速測試(應力測試)模式時,切換 器SW12關閉;因此,未在第6圖中顯示的一測試模式檢測 電路選擇性地切換SW11和SW12。 切換器SW21至SW24依據未在第6圖中顯示的一控制信 號而選擇性地關閉,以當操作在一正常模式時徹調在輸出 端子N4産生的内部電源供應電壓之電壓;同樣的,切 換器SW3 1至SW34依據未在第6圖中顯示的一控制信號而選 擇性地關閉,以當操作在一加速測試模式時徹調在輸出端 子N4産生的一高内部電源供應電壓Vi „t ;因此,當操作在 一正常模式或加速測試模式時在内部電源供應間的一電位 差偽依據阻抗元件Z14和Z24而設定;再者,内部電源供應 電壓值被阻抗元件Z11至Z13和Z21至Z23所微調;換言 之,阻抗元件Z11至Z13和Z21至Z23之阻抗係足夠小於阻抗 元件Z14和Z24之者。 在另一輸人端子N2與參考電壓Vfiav2組同的電壓依據 在差動放大電路12中的操作而維持在輸入端子N3 ;因此, 在輸出端子N4的電壓依賴閉合的切換器來決定。
第7圔偽第三實施例之一詳細電路圖;第7圔之詳細 電路包括一内部電壓産生電路1〇〇、用於正常模式的一解 碼器200R、一切換器電路300R、一程式ROM 400R、用於測 試模式的一解碼器200T、一切換器電路300T、一程式R0H 400T及一測試模式檢測電路500 ;切換器電路300R和300T 選擇記錄在程式ROM 40QR和400T中的位址ΡΑ0和PA1或從外 本紙張尺度適扣中國國家標準(CNS ) A4規格(210X297公釐) (請先閱讀背面之注意事項再填寫本頁)
#i7;fi部中""'率/0^;-7-消货"竹私印架 A7 B7 . -*·*·***..·*·- - l I I _ I |· I I _,_ .·_·«·—--------— —— ____________________________ ... - ----- --------- _ 五 '發明説明(Μ ) 部端子提供的位址AO和Al;此選擇偽藉由調整從测試模式 檢測電路500送出的模式信號508和510而控制,以識別一 正常内部ROM模式或一外部調整棋式,或被來自外部調整 模式端子512的一控制信號所控制;外部調整模式端子512 切換在一晶圓階台上的模式,而測試模式檢測電路500之 調整模式信號508和510在封裝在一包裝後切換該等模式; 位址A0、Al、PA0和PA1微調在輸出端子N4的電壓。 切換電路3 00R包括CMOS切換器302、304、306及308 ; 當操作在内部R0H模式時CMOS切換器302和306變為導通以 將從ROM 400R送出的位址ΡΑ0和PA1傳輸到解碼器200R;當 操作在調整模式時CMOS切換器304和308變為導通以將從外 部端子送出的位址A0和Η傳輸到解碼器200R ;切換器電路 :: 300Τ包括CKOS切換器312、314、316及318;當操作在内部 ROM模式時CMOS切換器312和316變為導通以將從ROH4 0 0T送 出的位址ΡΑ0和Ρμ傳輸到解碼器2Q0T ;當操作在調整模式 時CMOS切換器3 “和3 18變為導通以將從外部辨子送出的位 址A0和A1傳輸到解碼器200T。 解碼器200R和200T將這些選擇的位址解碼並分別輸出 選擇信號S21至S24和S31至S34 ;這些選擇信號控制以關閉 在内部電壓産生電路100中的切換器SW21至SW和SW31至SW34 之一。 解碼器2001?包活反相器210和212及“叩閘2 02至208 ; 解碼器200T包括反相器2 30和23 2及NAND閘222至2 28。 内部電壓産生電路1〇〇為一詳細電路,藉其第6圖之 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) (請先閲讀背面之注意事項再^寫本頁)
紂济部中戎榀^i0Mx消贽合作私印" A7 B7 五、發明説明(16 ): 電路被實現;二參考電壓産生電路10和一差動放大電路12 偽與第2圖之者相同;切換器SW11、SW12、SW21至SW24和 SW31至SW34傜分別被CMOS切換器構成,各値偽由P和N型電 晶體所形成;阻抗元件偽被電阻器rll至rl4和r21至r24所 構成。 當在一晶圓階台上操作在一測試模式時,一位準Η被 施於外部測試端:子112且切換器SW12變為導通;相反的, 當操作在一正常模式時,一位準L被施於外部測試端子112 且切換器SH1變為導通;在一晶片被封裝在一包裝中後, 測試模式檢測電路500當操作在一正常模式時使測試模式 信號506趨至一位準L以使切換器SW11導通;當操作在一加 速測試模式時,測試模式檢测電路500測知該测試模式, 使輸出5 06趨至一位準Η並使切換器SW12導通;NOR閛110在 外部測試模式端子11 2為一位準Η且在测試模式檢測電路5 0 0 之測試模式信號506為一位準L時使該輸出趨至一位準Η並 為測試楔式控制切換器SW12導通;結果,·葛嬋作在一正常 模式時,内部電源供應電壓Vln*趨至在參考電壓vflat附 近的3.5V;替換地,當操作在一測試模式時,内部電源供 應電壓Vint之電壓趨至4.5V,其高於參考電壓Vftat。 程式ROM 4 00R和400T各包括一熔絲402和一電阻器404 被串聯連接的兩位元之記億體;兩位元之位址被分別寫入 這些ROM 4G0R和400T;當操作在一正常模式和測試模式時 . ! 位址被寫入這些程式ROM 4 0 0R和4 00T作為調整信號以撤調 内部電源供應_壓位準V, 然後,這些經儲存的位址信 本紙張尺度適州中國國家標率(CNS ) A4規格(210X297公釐) (請先間讀背面之注意事項再填寫本頁)
、1T A7 B7 五、發明讀^月(17 號PAO和PA1分別透過切換企器300R和3G0T被供應至解碼器 200R和200T ;替換地,供應至外部位址端子A0和A1的外部 位址信號和A1也分別透過切換企器3Q0R和300T被供應至 解碼器200R和200T。 外部調整模式端子5 12之一信號和調整模式信號508和 510切換這些位址;換言之,當外部調整模式端子512之信 號趨至位準Η或測試模式檢測電路500之調整模式信號508 和5 10趨至位準Η時,外部位址Α0和A1被供應至解碼器200R 和200T ;另一方面,當外部調整模式端子512之信號和測 試模式檢测電路500之調整模式信號508和510都趨至位準L 時,經儲存位址?A0和PA1被供應至解碼器200R和200T。 結果,選捧:信號S21至S24之任一個和選擇信號S31至 S34之任一個趨至位準L,或因此,切換器SW21至SW24之任 一個或切換器SW31至SW34之任一個變為導通;然後,當外 部測試端子112之一信號或一測試模式信號506趨至位準Η 時,切換器SW12變為導通,被用來測試應力的位址微調的 電壓在輸出端子Ν4被産生;相反的,當外部測試端子11 2 之一信號和一测試模式信號50 6都趨至位準L時,切換器SW 11變為導通,而被用於一正常操作模式的位址微調的電壓 在輸出端子Ν4被産生;這些電壓被使用作它們原為的内部 電源供應電壓或被使用以從第5圖之電路來産生内部 電源供應電壓Vini。 第8圔偽藉由使用第7圖之電路作調整和測試之一操 作流程圖;當操作在正常和測試模式(S 1 0)時外部調整模 本紙張尺度適州中國國家標準(CNS ) A4規格(210 X 297公釐) (諳先閲讀背面之注意事項再填寫本頁)
、1T A7 B7 、發明説明(18:): 式端子512趨至位準Η且期望的位址在一晶圓階台上被施於 外部位址Α0和A1以檢测内部電源供應電壓V, nt之適合電壓 值;然後,外部测試端子112交替地切換正常模式或测試 模式;然後,用於産生經測知合適電壓值的位址被寫入値 別ROM 400R和400T (S12);之後,晶Η被封裝在一包裝内 (S14)0 當在封裝該晶Η在一包裝内後依據多個命令或位址加 法而測知操作在一加速測試模式時,測試模式檢測電路500 使測試模式信號5G6趨至位準Η且内部電源供應電壓Vi 趨 至用於加速測試的一高電壓位準;用於測試的内部電源供 應電壓L «^被寫入内部ROM 400T中的位址所微調;加速測 試係藉由使用高内部電源供應電壓μ (S16)來執行;然 而,被測試模式檢測電路500輸出的調整模式信號510藉由 在外部位址端子Α0和Α1施用期望的位址信號以執行加速測 試;完成加速測試後,模式回到一正常模式,測試模式檢. 測電路500使測試模式信號506趨至位準而内部電源供 應電壓Lμ趨至正常操作位準;用於正常操作的内部電源 供應電壓Vi 也被寫入内部ROM 400R内的位址所撤調;一 操作測試被用於正常操作的内部電源供應電壓所執行(S18) ;在用於正常操作的測試中,被測試模式檢测電路50 0輸 出的調整模式信號508也被使甩以藉由相同方式在外部位 址端子A0和A1施用期望的位址信號來測試正常操作。
命令信號CMD或位址信號Add被供應至第7圖之測試模 式檢測電路500 ;测試模式檢測電路500藉例如命令信號/R 本紙悵尺度適用中國國家標準(CNS ) A4規格(210X297公釐) (諳先閲讀背面之注意事項再填寫本頁)
、1T 經浐部屮央^導^只工消費合作^卬" Α7 Β7 五、發明説明(19) AS、/CAS和/WE之一組合而測知测試模式;再者,藉位址 信號Add之一組合可测知操作在加速测試模式中;或響應 於命令信號和供應至一特定位址端子高於通常電壓的電壓 之組合可測知加速測試模式;檢測方法可被合適地選擇; 如上述的,測試模式檢測電路5 0 0更測知當操作在正常模 式和加速測試模式時内部電源供應電壓位準被微調的一調 整模式。 依據本實施例的上述内部電壓産生電路當操作在正常 和測試模式時産生内部電源供應電壓位準;然而,本發明 不限於檢测在正常和測試模式中的電壓的一内部電壓産生 電路;據此,藉由選擇阻抗元件之一連接在其中不同内部 電壓被産生的一電路可適用於本發明。 根據本發明如上解説的,提供的是可産生一恆定内部 電源供應電壓的一内部電壓産生電路,以獲得在對應於一 外部電源供應電壓之某一廣電壓範圍的正常操作之穩定操 作和在加速測試中的一適切較高内部電源供嗥電壓。 替換地,根據本發明,提供的是一内部電壓産生電路 ,其可産生一正確值作為一内部電源供應電壓,其不被由 製程引起的離散所影響;再者,根據本發明,提供的是一 内部電壓産生電路,其可在正常操作和應力测試操作兩者 中微調内部電源供應電壓;更進者,根據本發明,提供的 是一内部電壓産生電路,其可在一第一模式中産生一恒定 内部電源供應電壓並在一第二模式中産生高於在第一模式 中者的一正確内部電源供應電壓ΰ 本纸張尺度適州中國國家標準(CNS ) Α4規格(210Χ297公釐) (請先閲讀背面之注意事項再填'寫本頁〕 • n Ί— n 裝 I u n.,k^ 11 I' i· I · A7 B7 五、發明説明(20 ) 元件編號對照表 10第一電壓産生電路(參考電壓産生電路) 12、14差動放大電路 15第二電壓産生電路 13組成電路 Q1-Q5、Q12-Q14|、Q21-Q25 U型電晶髖 P1-P5、P10-P14、P21-P25 P型電晶體 R10-R12、R1-R3、rll-rl4、r21-r24、404 電阻器 Z1-Z3、Zll-Zlt Z21-Z24 組抗元件 N2-N6、N20-N24 端子 SW1、SW11-S¥12、SW2 卜 SW24、SW31-SW34 切換器 100内部電壓産生電銘 500測試模式檢測電路 200R、200T解碼器 508、510調整模式信號 3 00R、300T切換電路 512外部調整模式端子 400R、400T 程式 ROM 302、304、306、308、312、314、316、318 CMOS切換器 210、212、230、2 3 2、514、516 反相器,·, 202-208、 222-228、 502、 504 NAND閘 112外部測試端子 110 N0R閘 506測試模式信號 402熔絲 S10、S12、S14、S16、S18 步驟
本紙張尺度適用中國國家標準(CNS ) A4規格(210X297ACP (誚先閱讀背面之注意事項再填寫本頁) 、?τ _,上<
Claims (1)
- 經濟部中央標準局員工消費合作社印製 A8 B8 C8 D8申請專利範圍 1. 一種内部電壓産生電路,其使用一外部電源供應器而對 於一正常操作和一測試操作産生内部電源供應電壓,該 電路包含有*‘ 一參考電壓産生電路,該外部電源供應電壓被供應 至其中並用於生一參考電壓; 一比較器*其具有被供以該參考電壓的一第一輸入 端子、及一第二輸入端子和一輸出端子,用以比較該等 第一和第二輸入端子之電壓,並依據該等電壓之差異而 在該輸出端子處生一輸出電壓;及 一阻抗元件,其依據該正常操作或該測試操作而選 擇性地被插置在該比較器之該輸出端子和該第二输入端 子間, 其中該内i部電源供應電壓偽在該比較器之該輸出端 子産生。 2. 依據申請專利範圍第1項之内部電壓産生電路,其中該 比較器傺由一差動放大電路構成,該差敷放大電路之第 一輸入端子為非反相輸入端子而第二輸入端子為反相輸 入端子,且該輸出電壓在該輸出端子被産生使得在該等 第一和第二輸入端子之電壓間的差異變為零。 3. 依據申請專利範圍第2項之内部電壓産生電路,其中該 差動放大電路包含其閘極被分別連接於該等第一和第二 輸入端子且其源極被共同連接於一電流源的一對N型電, 晶體,以及連接至該第一輸入端子的該N型電晶體之一 汲極,透過一値P型電晶體連接.至該輸出端子。 24-_ 請 先 閱 讀 背 之 注 項 再 f 本 頁 訂 Λ 本紙張尺度適用中國國家梯準(CNS) Μ規格(210><2妁公釐) A8 B8 C8 D8 六、申請專利範圍 4. 依據申請專利範圍第1項之内部電壓産生電路,其中該 咀抗元件包含一電阻器。 5. 依據申請專利範圍第1項之内部電壓産生電路,其更包 含有: 1 被供以用於識別該正常操作或該測試操作的一外部 測試信號的一外部测試端子,或用以依據一外部提供信 號産生一内部測試信號的一测試模式檢測電路, 其中該姐抗元件被該外部或内部測試信號選擇性地 連接。 6. —種内部電壓産生電路,其使用一外部電源供應器而對 於一正常操作和一溯試操作産生内部電源供應電壓,該 電路包含有: 一參考電壓産生電路,其被供以外部電源供應電壓 並用來産生一參考電壓; 一比較器,其具有被供以該參考電壓的一第一輸入 端子、及一第二輸入端子和一輸出端子π .用以比較該在 等第一和第二輸入端子産生的電壓,並依據該等電壓之 差異而在該輸出端子産生一輸出電壓; 一第一切換器,其依據該正常操作或該測試操作而 選擇性地將一預定阻抗元件插置在該比較器之該輸出端 子和該第二_入端子間; ,一第二切換器,用於選擇性地改變該阻抗元件之阻 抗值;及 一内部記憶體,用於儲存用來控制該第二切換器的 ---^-;_-μ- __ 本紙張尺度適用中國國家標準(CNS ) Α4規格(210X297公釐) 經濟部中央標準局員工消費合作社印製 A8 B8 C8 D8 * 六、申請專利範圍 一調整信號, 其中該内部電源供應電壓之電壓偽在該比較器之該 輸出端子産生。 7. 依據申請專利範圍第6項之内部電壓産生電路,其更包 含: 用於被外部地供以該調整信號的一外部調整端子, 其中在調整時該第二切換器電路被來自該外部調整 端子的該調整信號所控制,而在不調整時該第二切換器 被儲存在該内部記億體中的該調整信號所控制。 8. 依據申請專利範圍第7項之内部電壓産生電路,其中為 了正常操作該外部調整端子被與一預定輸入端子共用。 9. 一種内部電壓産生電路,其使用一外部供應電壓而在一 第一模式中産生一第一内^部電壓並在一第二模式中産生 一第二内部電壓,該電路包含有: 一參考電壓産生電路,其被供以該外部電源供應電 壓並用來産生一參考電壓; 一比較器,其包括被供以該參考電的一第一輸入 端子、及-第二輸入端子和一輸出端子用以比較該等 第一和第二輸入端子之電壓,並在該輸出端子産生一輸 出電壓以減小該等第一和第二輸入端子之電壓間的差異 ;及 預定的阻抗元件,其被選擇性地插置在該比較器中 之該輸出端子和該第二輸入端子間, 其中該等第一和第二内部電源供應電壓偽在該比較 器之該輸出端子産生。 本紙張尺度適用中國國家標準(CNS ) A4規格(:210X297公釐) (請先閲讀背面之注意事項再填寫本頁) 訂
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP09464498A JP3512332B2 (ja) | 1998-04-07 | 1998-04-07 | 内部電圧発生回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
TW392161B true TW392161B (en) | 2000-06-01 |
Family
ID=14115977
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW087117254A TW392161B (en) | 1998-04-07 | 1998-10-19 | Internal voltage generating circuit |
Country Status (4)
Country | Link |
---|---|
US (1) | US6078210A (zh) |
JP (1) | JP3512332B2 (zh) |
KR (1) | KR100327806B1 (zh) |
TW (1) | TW392161B (zh) |
Families Citing this family (28)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6347367B1 (en) * | 1999-01-29 | 2002-02-12 | International Business Machines Corp. | Data bus structure for use with multiple memory storage and driver receiver technologies and a method of operating such structures |
JP4767386B2 (ja) * | 2000-02-28 | 2011-09-07 | 富士通セミコンダクター株式会社 | 内部電圧発生回路 |
US6380791B1 (en) * | 2000-05-16 | 2002-04-30 | National Semiconductor Corporation | Circuit including segmented switch array for capacitive loading reduction |
JP2002015599A (ja) * | 2000-06-27 | 2002-01-18 | Oki Electric Ind Co Ltd | 半導体記憶装置 |
DE10055242C1 (de) * | 2000-11-08 | 2002-02-21 | Infineon Technologies Ag | Schaltungsanordnung mit interner Versorgungsspannung |
JP2003110948A (ja) | 2001-07-27 | 2003-04-11 | Sanyo Electric Co Ltd | 撮像装置 |
JP4248192B2 (ja) | 2001-08-01 | 2009-04-02 | 三洋電機株式会社 | 画像信号処理装置 |
JP2003116069A (ja) | 2001-08-01 | 2003-04-18 | Sanyo Electric Co Ltd | 画像信号処理装置 |
US6680652B2 (en) * | 2001-08-06 | 2004-01-20 | Rf Micro Devices, Inc. | Load switching for transmissions with different peak-to-average power ratios |
JP4301760B2 (ja) * | 2002-02-26 | 2009-07-22 | 株式会社ルネサステクノロジ | 半導体装置 |
DE10226057B3 (de) * | 2002-06-12 | 2004-02-12 | Infineon Technologies Ag | Integrierte Schaltung mit Spannungsteiler und gepuffertem Kondensator |
KR100451992B1 (ko) * | 2002-07-11 | 2004-10-08 | 주식회사 하이닉스반도체 | 반도체 메모리 소자의 전압 발생 회로 |
US6903588B2 (en) * | 2003-04-15 | 2005-06-07 | Broadcom Corporation | Slew rate controlled output buffer |
KR100545711B1 (ko) * | 2003-07-29 | 2006-01-24 | 주식회사 하이닉스반도체 | 퓨즈트리밍을 이용하여 다양한 레벨의 기준전압을 출력할수 있는 기준전압 발생회로 |
US6894937B2 (en) * | 2003-09-26 | 2005-05-17 | Freescale Semiconductor, Inc. | Accelerated life test of MRAM cells |
US20060082412A1 (en) * | 2004-10-20 | 2006-04-20 | D Angelo Kevin P | Single, multiplexed operational amplifier to improve current matching between channels |
US7248102B2 (en) * | 2005-01-20 | 2007-07-24 | Infineon Technologies Ag | Internal reference voltage generation for integrated circuit testing |
US7215186B2 (en) * | 2005-04-18 | 2007-05-08 | Advanced Analogic Technologies, Inc. | Method for operational amplifier sharing between channels |
KR100703885B1 (ko) * | 2005-07-18 | 2007-04-06 | 삼성전자주식회사 | 외부 공급 전압으로부터 적응적으로 내부 전압을 발생하는장치 및 그 방법 |
JP4752076B2 (ja) * | 2006-01-10 | 2011-08-17 | セイコーエプソン株式会社 | 基準電圧回路及び集積回路装置 |
EP1811653A1 (en) * | 2006-01-20 | 2007-07-25 | Stmicroelectronics SA | Amplifier input switch configuration with improved PSRR |
EP1811654A1 (en) * | 2006-01-20 | 2007-07-25 | Stmicroelectronics SA | Amplifier feedback switch configuration with improved PSRR |
JP2007213706A (ja) | 2006-02-09 | 2007-08-23 | Renesas Technology Corp | 半導体装置 |
KR100855969B1 (ko) * | 2007-01-10 | 2008-09-02 | 삼성전자주식회사 | 반도체 메모리장치의 내부 전원전압 발생기 |
JP5571303B2 (ja) * | 2008-10-31 | 2014-08-13 | ピーエスフォー ルクスコ エスエイアールエル | 半導体装置 |
JP6578757B2 (ja) * | 2015-06-23 | 2019-09-25 | セイコーエプソン株式会社 | 電源電圧検出回路、半導体集積回路装置、及び、電子機器 |
JP6764331B2 (ja) * | 2016-12-16 | 2020-09-30 | ルネサスエレクトロニクス株式会社 | 電圧監視回路および半導体装置 |
JP7419769B2 (ja) * | 2019-06-18 | 2024-01-23 | 富士電機株式会社 | 半導体装置およびその試験方法 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3742384A (en) * | 1971-06-07 | 1973-06-26 | Texas Instruments Inc | Variable frequency oscillator |
US4479097A (en) * | 1981-12-24 | 1984-10-23 | Mostek Corporation | Low voltage, low power RC oscillator circuit |
JPH03201818A (ja) * | 1989-12-28 | 1991-09-03 | Fujitsu Ltd | 比較回路 |
JPH07226075A (ja) * | 1994-02-10 | 1995-08-22 | Toshiba Corp | 半導体記憶装置 |
US5703529A (en) * | 1995-10-13 | 1997-12-30 | National Semiconductor Corporation | Amplifier circuit with reduced DC power related transients |
JP3516556B2 (ja) * | 1996-08-02 | 2004-04-05 | 沖電気工業株式会社 | 内部電源回路 |
-
1998
- 1998-04-07 JP JP09464498A patent/JP3512332B2/ja not_active Expired - Fee Related
- 1998-10-14 US US09/172,092 patent/US6078210A/en not_active Expired - Lifetime
- 1998-10-19 TW TW087117254A patent/TW392161B/zh not_active IP Right Cessation
- 1998-11-04 KR KR1019980047073A patent/KR100327806B1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR19990081778A (ko) | 1999-11-15 |
KR100327806B1 (ko) | 2002-04-17 |
JP3512332B2 (ja) | 2004-03-29 |
US6078210A (en) | 2000-06-20 |
JPH11296241A (ja) | 1999-10-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TW392161B (en) | Internal voltage generating circuit | |
US6781443B2 (en) | Potential generating circuit capable of correctly controlling output potential | |
TW381206B (en) | Intermediate potential generating circuit | |
US20050219928A1 (en) | Offset compensated sensing for magnetic random access memory | |
JPH03242898A (ja) | センス増幅回路 | |
US6798276B2 (en) | Reduced potential generation circuit operable at low power-supply potential | |
TW305045B (zh) | ||
JPH05120862A (ja) | 基板バイアス電圧発生器に対する調節回路 | |
JPH0415949A (ja) | 半導体装置 | |
US10490259B2 (en) | Integrated circuit | |
TW583681B (en) | Voltage generator for semiconductor memory device | |
KR100203531B1 (ko) | 반도체 집적회로 | |
US7042205B2 (en) | Reference voltage generator with supply voltage and temperature immunity | |
TW516031B (en) | Voltage boost level clamping circuit for a flash memory | |
US5682117A (en) | Half power supply voltage generating circuit in a semiconductor memory device | |
TW466392B (en) | Current compensating bias generator and method therefor | |
KR19980028831A (ko) | 반도체 메모리장치 | |
US7561479B2 (en) | Semiconductor memory device having a develop reference voltage generator for sense amplifiers | |
US20020113627A1 (en) | Input buffer circuit capable of suppressing fluctuation in output signal and reducing power consumption | |
TWI833291B (zh) | 電壓調整電路 | |
JP6703058B2 (ja) | 低電圧基準電流発生器、及びそれを用いたメモリ装置 | |
KR100608338B1 (ko) | 코어 접지 전압 발생 회로 | |
JPH06215570A (ja) | 1/2電源電圧発生回路 | |
JP3196237B2 (ja) | 半導体記憶装置 | |
TW432682B (en) | Reference voltage generating apparatus |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GD4A | Issue of patent certificate for granted invention patent | ||
MM4A | Annulment or lapse of patent due to non-payment of fees |