TW379440B - Semiconductor device provided with capacitor - Google Patents
Semiconductor device provided with capacitor Download PDFInfo
- Publication number
- TW379440B TW379440B TW084112319A TW84112319A TW379440B TW 379440 B TW379440 B TW 379440B TW 084112319 A TW084112319 A TW 084112319A TW 84112319 A TW84112319 A TW 84112319A TW 379440 B TW379440 B TW 379440B
- Authority
- TW
- Taiwan
- Prior art keywords
- film
- layer
- capacitor
- conductive
- dielectric film
- Prior art date
Links
- 239000003990 capacitor Substances 0.000 title claims abstract description 164
- 239000004065 semiconductor Substances 0.000 title claims abstract description 134
- 238000000034 method Methods 0.000 claims abstract description 104
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 92
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims abstract description 73
- 229910021332 silicide Inorganic materials 0.000 claims abstract description 70
- 239000003870 refractory metal Substances 0.000 claims abstract description 63
- 238000005530 etching Methods 0.000 claims abstract description 36
- 238000004519 manufacturing process Methods 0.000 claims abstract description 32
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 30
- 239000010410 layer Substances 0.000 claims description 302
- 239000000463 material Substances 0.000 claims description 113
- 239000000758 substrate Substances 0.000 claims description 85
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 55
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 42
- 229910052751 metal Inorganic materials 0.000 claims description 33
- 239000002184 metal Substances 0.000 claims description 33
- 230000000875 corresponding effect Effects 0.000 claims description 32
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 16
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 16
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 14
- 230000002079 cooperative effect Effects 0.000 claims description 13
- 239000004576 sand Substances 0.000 claims description 11
- 239000011819 refractory material Substances 0.000 claims description 9
- 230000005669 field effect Effects 0.000 claims description 8
- 238000010438 heat treatment Methods 0.000 claims description 8
- 238000009413 insulation Methods 0.000 claims description 8
- 239000000126 substance Substances 0.000 claims description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 5
- 239000004020 conductor Substances 0.000 claims description 5
- 229910052710 silicon Inorganic materials 0.000 claims description 5
- 239000010703 silicon Substances 0.000 claims description 5
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 claims description 4
- 229910001936 tantalum oxide Inorganic materials 0.000 claims description 4
- 239000002356 single layer Substances 0.000 claims description 3
- 125000006850 spacer group Chemical group 0.000 claims description 2
- PCTMTFRHKVHKIS-BMFZQQSSSA-N (1s,3r,4e,6e,8e,10e,12e,14e,16e,18s,19r,20r,21s,25r,27r,30r,31r,33s,35r,37s,38r)-3-[(2r,3s,4s,5s,6r)-4-amino-3,5-dihydroxy-6-methyloxan-2-yl]oxy-19,25,27,30,31,33,35,37-octahydroxy-18,20,21-trimethyl-23-oxo-22,39-dioxabicyclo[33.3.1]nonatriaconta-4,6,8,10 Chemical compound C1C=C2C[C@@H](OS(O)(=O)=O)CC[C@]2(C)[C@@H]2[C@@H]1[C@@H]1CC[C@H]([C@H](C)CCCC(C)C)[C@@]1(C)CC2.O[C@H]1[C@@H](N)[C@H](O)[C@@H](C)O[C@H]1O[C@H]1/C=C/C=C/C=C/C=C/C=C/C=C/C=C/[C@H](C)[C@@H](O)[C@@H](C)[C@H](C)OC(=O)C[C@H](O)C[C@H](O)CC[C@@H](O)[C@H](O)C[C@H](O)C[C@](O)(C[C@H](O)[C@H]2C(O)=O)O[C@H]2C1 PCTMTFRHKVHKIS-BMFZQQSSSA-N 0.000 claims 4
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims 4
- 239000010931 gold Substances 0.000 claims 4
- 229910052737 gold Inorganic materials 0.000 claims 4
- 229910008486 TiSix Inorganic materials 0.000 claims 3
- OMOVVBIIQSXZSZ-UHFFFAOYSA-N [6-(4-acetyloxy-5,9a-dimethyl-2,7-dioxo-4,5a,6,9-tetrahydro-3h-pyrano[3,4-b]oxepin-5-yl)-5-formyloxy-3-(furan-3-yl)-3a-methyl-7-methylidene-1a,2,3,4,5,6-hexahydroindeno[1,7a-b]oxiren-4-yl] 2-hydroxy-3-methylpentanoate Chemical compound CC12C(OC(=O)C(O)C(C)CC)C(OC=O)C(C3(C)C(CC(=O)OC4(C)COC(=O)CC43)OC(C)=O)C(=C)C32OC3CC1C=1C=COC=1 OMOVVBIIQSXZSZ-UHFFFAOYSA-N 0.000 claims 2
- 238000004220 aggregation Methods 0.000 claims 2
- 230000002776 aggregation Effects 0.000 claims 2
- 239000012212 insulator Substances 0.000 claims 2
- 101150008223 SLX1 gene Proteins 0.000 claims 1
- 230000009286 beneficial effect Effects 0.000 claims 1
- 238000003475 lamination Methods 0.000 claims 1
- 230000000873 masking effect Effects 0.000 claims 1
- 229910000476 molybdenum oxide Inorganic materials 0.000 claims 1
- PQQKPALAQIIWST-UHFFFAOYSA-N oxomolybdenum Chemical compound [Mo]=O PQQKPALAQIIWST-UHFFFAOYSA-N 0.000 claims 1
- 238000012856 packing Methods 0.000 claims 1
- 235000015170 shellfish Nutrition 0.000 claims 1
- 239000002210 silicon-based material Substances 0.000 claims 1
- 229920005591 polysilicon Polymers 0.000 abstract description 13
- 230000008021 deposition Effects 0.000 abstract description 9
- 239000010408 film Substances 0.000 description 142
- 239000007789 gas Substances 0.000 description 15
- 239000012535 impurity Substances 0.000 description 13
- 238000000151 deposition Methods 0.000 description 11
- 239000011229 interlayer Substances 0.000 description 9
- 238000005229 chemical vapour deposition Methods 0.000 description 8
- 230000015572 biosynthetic process Effects 0.000 description 7
- 238000009792 diffusion process Methods 0.000 description 6
- 238000000059 patterning Methods 0.000 description 6
- 150000004767 nitrides Chemical class 0.000 description 4
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 3
- 238000005468 ion implantation Methods 0.000 description 3
- 238000001020 plasma etching Methods 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- NXHILIPIEUBEPD-UHFFFAOYSA-H tungsten hexafluoride Chemical compound F[W](F)(F)(F)(F)F NXHILIPIEUBEPD-UHFFFAOYSA-H 0.000 description 3
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 2
- 238000009825 accumulation Methods 0.000 description 2
- 239000005380 borophosphosilicate glass Substances 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 230000005611 electricity Effects 0.000 description 2
- 230000008020 evaporation Effects 0.000 description 2
- 238000001704 evaporation Methods 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- XPDWGBQVDMORPB-UHFFFAOYSA-N Fluoroform Chemical compound FC(F)F XPDWGBQVDMORPB-UHFFFAOYSA-N 0.000 description 1
- CBENFWSGALASAD-UHFFFAOYSA-N Ozone Chemical compound [O-][O+]=O CBENFWSGALASAD-UHFFFAOYSA-N 0.000 description 1
- 229910008814 WSi2 Inorganic materials 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 230000003139 buffering effect Effects 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 239000013039 cover film Substances 0.000 description 1
- 238000005090 crystal field Methods 0.000 description 1
- 238000007872 degassing Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 238000001755 magnetron sputter deposition Methods 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 229920003986 novolac Polymers 0.000 description 1
- 239000005360 phosphosilicate glass Substances 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 230000000704 physical effect Effects 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- APTZNLHMIGJTEW-UHFFFAOYSA-N pyraflufen-ethyl Chemical compound C1=C(Cl)C(OCC(=O)OCC)=CC(C=2C(=C(OC(F)F)N(C)N=2)Cl)=C1F APTZNLHMIGJTEW-UHFFFAOYSA-N 0.000 description 1
- 229910000077 silane Inorganic materials 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 238000004381 surface treatment Methods 0.000 description 1
- 230000008719 thickening Effects 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 description 1
- 229910021342 tungsten silicide Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/20—Resistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
- H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
- H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
- H01L27/0629—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/014—Capacitor
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/136—Resistors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Semiconductor Integrated Circuits (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Description
五、發明説明（1 ) 發明背景 a )發明領域 本發明關於半導體裝置和其製造方法，尤指此裝置和 適於類比MO S積體電路的方法。 b )相關技藝說明 已知類比積體電路，其中諸如金氧半場效電晶體（ M〇S F E T)的主動元件和諸如電容器和電阻器的被動 元件形成於半導體基底上，由金屬線圖型互連。傳統上， 在此種類比積體電路的半導體基底上形成電容器和電阻器 時，使用以下方法。 * 電容器形成方法 方法1 :使用與閘極相同的材料（下文稱爲閘極材料 經濟部中央榡準局員Η消費合作衽印製 (請先閲讀背面之注意事項再填寫本頁) )，例如多晶矽或多晶矽化物（多晶矽和矽化金屬的疊層 )，形成電.容器下電極。接著，下電極覆以做爲電容器絕 緣或介電層的介電膜。然後上電極形成於電容器絕緣層上 ，正對下電極。 方法2 :半導體基底做爲電容器下電極。亦即，在鬧. 極氧化物膜和場氧化物膜生長在基底表面上後，閘極材料 層沈積在氧化物膜上且選擇性蝕刻，同時形成閘極和電容 器上電極。 方法3:多層線的中間層絕緣膜做爲電容器介電膜。 亦即，在利用與閘極同層的一部分形成電容器下電極後， 本紙張尺度適用中國國家標準（CNS ) A4規格（210Χ25>7公釐) 一 ' -4 - 經濟部中央標準局貝工消費合作杜印裝 A7 , __B7_ 五、發明説明（2 ) 中間層絕緣膜形成於整個基底表面上。金屬或閘極材料的 上電極形成於中間層絕緣膜上，正對下電極。若積體電路 使用雙層接線過程，則使用下金屬線層形成電容器下電極 ，使用上金屬線層，上電極形成於中間層絕緣膜上，正對 下電極。 雷阳器形成方法 方法4 :當MO S F E T的源極和汲極擴散區形成於 半導體基底表面上時，同時形成做爲電阻器的擴散區。 方法5:對於CMOS積體電路，井區做爲電阻器。 方法6 :閘極層形成電阻器。 ， 上述方法配合要解決的以下觀點。 方法1 :在閘極形成後，形成適當厚度的介電膜，其 上再形成上電極。因此，形成電容器所需的額外步驟數目 增加，導致高製造成本。再者，熱氧化物膜通常在進行電 容器元件的這些額外步做爲電容器絕緣膜。此熱氧化物膜 通常形成在約1 000至1 1 00°C高溫氣氛。此熱處理 中，摻入以形成MO S F E T之源極/汲極的雜質擴散而 改變電性，例如臨界電壓改變。 方法2 :因半導體基底做爲下電極，故電極電位固定 於基底電位。因此，此方法只可用於一電極接到電源或地 線的電容器。結果，電路元件的布局自由受限。亦即，諸 如元件及接線之布局的設計自.由變低。若閘極氧化物膜或 場氧化物膜厚且所需電容大，則電容器所佔用的面積變得 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐) ----------1^------.玎------Μ (請先閱讀背面之注意事項再填寫本頁) 經濟部中央標準局員工消費合作社印裝 A7 , . _____B7_ 五、發明説明（3 ) 很大。 方法3 :若中間層絕緣膜厚度不當，則電容器所佔用 的面積變很大如同方法2。中間層絕緣膜通常承受壓平處 理’因而膜厚度並非一直均勻。再者，寄生電容會出現， 除非接線適當設定，因而圖型設計困難》 方法4和5 :二方法使用擴散區做爲電阻器。結果， 擴散區與半導體基底之間的大寄生電容加入電阻器，不利 影響具有此電阻器之電路的操作、 方法6 :爲防止短閘極長度所造成的閘極電阻增加， 多晶矽化物做爲閘極材料》但多晶矽化物電阻值難以準確 控制。 . 發明概要 本發明的目標是提供具有MO S F E T、電容器、電 阻器的半導體裝置’可製成而不使製程太複雜，不增加製 造成本，不犧牲電路元件電性。 依據本發明一觀點，提供半導體裝置，包括：形成於 半導體基底表面上的薄絕緣膜和厚絕緣膜：形成於薄絕緣 膜上的閘極，閘極具有第一材料導電層和金屬層的疊層結 構；具有第—材料導電層、介電膜、第—材料另—導電層 、金屬層之疊層結構的電容器元件；具有第一材料導電層 和介電膜之疊層結構的電阻器元件。 依據本發明另一觀點，提供半導體裝置，包括：具有 活性區和場絕緣膜的半導體基底；形成於活性區的場效電 各紙張尺度適财gin家標準（c叫A4^_ ( 21QX29pW ) i__κ----_批衣------IT------^ (請先閲讀背面之注意事項再填寫本頁) 經濟部4-央標準局員工消費合作杜印製 A7 B7 五、發明説明（4 ) 晶體’場效電晶體具有閘極，包括第一材料的第一導電膜 和耐火金屬矽化物層；包括具有第一厚度之第一材料之第 二導電膜和具有第二厚度之介電膜的電阻器元件；電容器 元件’包括：下電極層，包括具有與電阻器元件第一厚度 相同之厚度之第一材料的第三導電膜；具有厚和薄部的介 電層’其中薄部厚度與形成在電阻器元件上的介電膜第二 厚度相同；包括第一材料之第四導電膜和耐火金屬矽化物 層的上電極層》 依據本發明另一觀點，提供製造半導體裝置的方法， 半導體裝置至少有形成於半導體基底表面上的 MOSFET和電容器元件，包括下列步驟：（3)在半 導體基底表面上形成閘極氧化物膜；（b)在閘極氧化物 膜上形成第一材料的第一導電層；（c)在第一導電層上 形成電容器絕緣膜的介電膜；（d)在介電膜上形成第一 材料的第二導電層；（e)除去介電膜和第二導電層，而 留下對應於電容器元件下電極的區域；（f )形成覆蓋多 晶矽層、介電膜、另一多晶矽層的耐火材料層；（g)在 對應於電容器元件上電極的區域和對應於M〇 S F E T閘 極的區域形成覆蓋耐火材料層的罩構件；（h)使用罩構 件做爲蝕刻罩和介電膜做爲蝕刻止塊，在對應於上電極和 閘極之區域除外的區域除去耐火材料層和第二導電層，並 除去未覆以介電膜的第一導電層，其中電容器元件的結構 使介電膜介於第一導電層與第二導電層之間》 依據本發明另一觀點，提供製造半導體裝置的方法’ 本紙張尺度通用中國國家標準（CNS ) M規格（2丨〇X 297公釐） ----—l·----—裝------訂------紅 (請先閲讀背面之注意事項再填寫本頁) -7 - A 7 » ______B7_五、發明説明（5 ) 半導體裝置至少有形成於半導體基底表面上的 MOSFET'電容器元件、電阻器，包括下列步驟：（ a)在半導體基底表面上形成閘極氧化物膜；（b)在閘 極氧化物膜上形成第一材料的第一導電層； 在第一 導電層 膜上形 二導電 元件的 導電層 的區域 料層的 爲触刻 去耐火 導電層 與第二 依 上形成 成第一 層，而 區域； 的耐火 和對應 罩構件 止塊， 材料層 ，其中 導電層 據本發 用於電容 材料的第 留下分別 ， (f )形 材料層； 於Μ 0 S ;(h ) 在對應於 和第二導 電容器元 之間，電 明另一觀 器絕緣膜的介電膜 二導電層；（e ) 對應於電容 成覆蓋第一 (g )在對 F E T閘極 使用罩構件 上電極和聞 電層，並除 件的結構使 阻器元件由 點，提供製 器元件 導電層 應於電 的區域 做爲蝕 極之區 去未覆 ;(d )在介電 除去介電膜和第 下電極和電阻器 、介電膜、第二 容器元件上電極 形成覆蓋耐火材 刻罩和介電膜做 域除外的區域除 經濟部中央標準局員工消費合作杜印製 半導體裝置在半導體基底上至少有 器，包括下列步驟：（a )提供半 導體基底表面上形成第一氧化物絕 基底表面上形成場氧化物絕緣膜， 以介電膜的第一 介電膜介於第一導電層 第一導電層製成。 造半導體裝置的方法， 電晶體、電阻器、電容 導體基底；（b )在半 緣膜；（c )在半導體 在至少要形成電晶體的 區域留下第一氧化物絕緣膜；（d)在場氧化物絕緣膜和 第一氧化物絕緣膜上形成第一材料的第一導電膜；（e) 在第一導電膜上形成介電膜；（f)在介電膜上形成第一 材料的第二導電膜；（g)定出第二導電膜和介電膜，在 衣紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐 I K--^---▲------ΐτ------終 (請先閲讀背面之注意事項再填寫本頁) 經濟部中央標準局員工消費合作社印製 A7 ______B7 五、發明説明（7 ) 圖式簡述 圖1是解釋本發明之實施例之製造半導體裝置之步驟 的流程圖。 圖2是顯示圖1之步驟所製之半導體裝置結構的卒面 圖》 圖3至13是沿著圖2之線I一I〃所取的剖面’解 釋圖1之製造半導體裝置的順序步驟。 圖1 4是電容對電容器電極間之施加電壓的改變圖° 圖1 5是解釋本發明另一實施例之製造半導體裝實之 步驟的流程圖。 圖1 6至圖1 8是解釋本發明另一實施例之順序步驟 之半導體基底的剖面。 較佳實施例詳述 參照附圖說明本發明的實施例。 圖1是解釋本發明之實施例之製造類比MO S積體電 路之步驟的流程圖。此程流圖只顯示實施例獨特的步驟’ 共用於一般MO S積體電路的其它製造步驟省略。 圖2是顯示圖1之步驟所製之類比MO S積體電路結 構的平面圖，其中電容器C、電阻器R、金屬線Μ、 MOSFET50形成於半導體基底1〇〇上。圖3至 1 2是沿著圖2之線I 一 I >所取的剖面，顯示對應於圖 1之步驟1 a至1 h之形成電路元件的順序步驟β圖1 2 顯示另一 MOS FET。配合圖3至1 2說明此實施例的 各製造步驟》 參照圖3 ，製備S i製成的半導體基底1 〇〇。如圖 4 ’閘極氧化物膜4在半導體基底1 〇 〇的表面上形成預 本紙張尺度適用中國國家標準（CNS > A4说格（210X297公釐） I-----------Η------ir (請先閱讀背面之注意事項再填寫本貰) -10 - 經濟部中央標準局員工消費合作社印製 A7 ___ _ B7 __ 五、發明説明（8 ) 定膜厚度。接著，防止氧化物膜生長之諸如氮化矽膜的罩 膜（未顯示）形成於閘極氧化物膜4的表面上。選擇性除 去氮化物膜，留下對應於要形成MO S F E T之活性區的 區域。進行高溫熱氧化處理，在除去氮化物膜的區域生長 厚場氧化物膜3。在氮化物膜覆蓋半導體基底的區域’不 生長氧化物膜，留下薄閘極氧化物膜4。此區域定義爲活 性區。在場氧化物膜3的生長後，完全去除氮化物膜。圖 5顯示此狀態。 接著，參照圖1 ，在多晶矽沈積步驟la ，多晶矽層 2由化學蒸鍍沈積在整個基底表面上如圖6。經由化學蒸 鍍之多晶矽的製造條件如下： < 氣體：SiH4和N2的混合氣體（20%/80% )
壓力：3 0 P a 流率：200sc_cm 基底溫度：6 0 0 °C 當基底溫度設得遠小於上述基底溫度時，形成非晶矽而非 多晶矽。在此情形，將基底溫度升到上述溫度，非晶矽轉 變成多晶砂。 在下一雜質擴散步驟1 b ，諸如疲的雜質在多晶矽層 2均匀擴散到約1 〇2°原子/ cm3的雜質濃度。在形成 電容器絕緣膜之介電膜的下一步驟1 c ，要做爲電容器絕 緣膜的介電膜1形成於多晶矽層2的表面上如圖7。介電 膜1可爲單層氧化矽膜、諸如氮化矽膜和氧化矽膜之堆疊 本紙張尺度適财@國家縣（CNS ) A4^ ( 21G.X297公釐) — _ 11 一 1^------1Τ------^ (請先閲讀背面之注意事項再填寫本署) A7 B7 五、發明説明（9 ) 的疊層膜、或諸如氧化钽膜和氧化矽膜之堆疊的疊層膜》 介電膜1可爲具有三層的疊層膜，由二個氧化矽膜和 介於其間的氮化矽膜製成。可用氧氮化矽膜取代氮化矽膜 例如，使用包含四乙氧基矽（TEOS)和臭氧之混 合氣體之電漿化學蒸鍍（CVD )或使用E C R (電子迴 旋加速器共振）電漿之CVD的方法可製成的氧化矽膜》 氧化矽膜可爲電漿CVD所製的磷矽酸鹽玻璃（P SG) 膜或硼磷矽酸鹽玻璃（BPSG)膜。氧化矽膜可由多晶 矽膜熱氧化或S 0 G方法形成。選擇介電膜的材料和厚度 ，以在電容器電極之間賦予所需電容G。 在圖1的多晶矽形成步驟1 d，第二多晶矽層6 a由 C V D沈積在介電膜1上。經由化學蒸鍍技術的多晶矽製 造條件如下。 氣體：51114和1^2的混合氣體（20%/80% )
壓方：3 0 P a 流率 __ 200sccm 基底溫度：6 0 0 °C 當基底溫度設得遠小於上述基底溫度時’形成非晶矽而非 多晶砂。 然後，諸如磷的雜質摻入多晶矽層6 a到約1 〇2°原 子/ cm3的濃度，類似下多晶矽層2的情形。 若在圖1的第二多晶矽沈積步驟1 6前熱處理’則完 本紙張尺度適用中國國家標準（CNS ) A4規格（210 X 297公釐） ^^^1- m : _ I - - »- - I 11 I H (請先閲讀背面之注意事項再填寫本頁) 訂 線 經濟部中央標準局員工消費合作社印製 12 經濟部中央標準局員工消費合作社印製 A7 1 ___B7_ 五、發明説明（l〇 ) 成電容器C的可靠度增進。亦即，在多晶矽層6 a沈積步 驟前熱處理時，不僅介電膜的電性和物性因介電膜稠化而 可增進，並可防止多晶矽層6 a因介電膜的應力改變或除 氣而剝落。詳言之，多晶矽層6 a與介電膜1的接觸變更 緊密》也可防止多晶矽層2的雜質再度擴散。 接著，在圖1的定圖型步驟1 e ，諸如酚醛清漆光阻 的光阻塗布多晶矽層6 a的表面上。其後經由顯影處理選 擇性曝光並除去光阻，而留下要形成電容器C和電阻器R 的區域。使用留下的光阻做爲蝕刻罩，除去多晶矽層6 a 和介電膜1 ，如圖8。因此選擇性除去層6a和膜1 ，而 不蝕刻要形成電容器C和電阻器R的區域》 使用和〇2之混合氣體、或CF4氣體、或 S F6氣體所形成的反應蝕刻氣體，在幾mT 〇 r.r壓力 由微波（頻率2 . 45GHz)電漿蝕刻或ECR電漿蝕 刻除去多晶矽層6 a。 蝕刻介電膜1時，稍後形成MO S F E T閘極的多晶 矽層2進行表面處理。因此最好使用可保持基底清潔及可 提供高蝕刻選擇性的蝕刻方法。例如，若介電膜1是有氧 化矽下層的叠層膜，則乾蝕刻除去上層，緩衝氫氟酸（ H F + N H 4 F + ( Η 20 ))等除去下層。在160 mT 〇 r r壓力使用CF4 和CHF3的混合氣體做爲 蝕刻氣體，RF電漿蝕刻可除去上層》RF功率約7 〇 〇 'W，RF 頻率爲 13. 56MHz » 在蝕刻多晶矽層6 a和介電膜1如圖8後，除去電容 本紙張尺度適用中國國家政準（CNS ) A4規格（210X297公釐） '~~ - -13 - ----—^------、訂------^ (請先閲讀背面之注意事項再填為本頁) ____ / 4 經濟部中央標準局員工消費合作社印製 Λ7 1 ' _ B7 五、發明説明（11 ) 器C和電阻器R區上的光阻5 a和5 b »剩餘的介電膜界 定電容器下電極和電阻器的位置。 接著，在圖1的耐火金屬矽化物層沈積步驟1 f ，沈 積諸如WS ix的耐火金屬矽化物層6 b如圖9 ，覆蓋多 晶砂層2、多晶砂層6 a、介電膜1。 矽化鎢（WS ix )膜可由濺射或CVD形成。若由 濺射形成WSix ，則使用磁控管濺射裝置，其中 WS ix做爲靶，Ar做爲濺射氣體。在幾mTo r r壓 力沈積WS 膜。若由CVD形成WS ix膜，則利用 反應WF6+2SiH4—WSi2+6HF+H2 ，六 氟化鎢（WF6 )和甲矽烷（S i H4,)做爲源氣體以沈 積w S i 2膜。 耐火金屬矽化物層6b可由Mo S ix、丁 i S ix、 T a S i x等形成。耐火金屬矽化物層6 b可由金屬形成 ’取代耐火金屬矽化物。除非特別指明，否則本文的、傘 靥〃用來代表金屬或金屬矽化物。 在耐火金屬矽化物層沈積後而在中間層絕緣層塗敷前 ’裝置加熱到約1 1 〇 〇°C，減低耐火金屬矽化物電容器 電極和多晶矽化物閘極的電阻值。 接著’進行圖1之閘極等的定圖型步驟1 g如圖1 0 。首先’光阻塗在耐火材料層6 b的表面上。經由顯影處 理選擇性曝光並除去光阻’而不除去要形成電容器C之上 電極L 2和MOSFET5 0之閘極G的區域。 接著’在圖1的多晶矽化物蝕刻步驟1 h，使用剩餘 本紙張尺度適用中國國家梯準（CNS ) 見格（210X297公董) -- -14 - ^ 1^------ΐτ------^ (請先閱讀背面之注意事項再填寫本頁) A 7 ______B7____ 五、發明説明（l2 ) 的光阻做爲蝕刻罩，進行共用的多晶矽化物蝕刻處理。使 用曰本Sumitomo Metal Industries, Ltd.的 E C R (電 子迴旋加速器共振）電漿蝕刻器，蝕刻多晶矽化物電極。 其它條件包含2 5和1 1 s c cm流率的C^2 + 〇2蝕 刻氣體，2mTo r r壓力，在1 3 · 56MHz之40 W的rf功率，在2 · 45GHz之1400W的微波功 率，1 5至2 0。(：電極溫，度丨
結果，選擇性除去耐火金屬矽化物層6 b和多晶矽層 6a ，在對應於電容器C之上電極L2和M0SFET 5 0之閘極G的區域同時只留下部分的耐火金屬矽化物層 6 b和多晶矽層6 a。在未覆以介電膜1的區域也除去多 晶矽層2。因介電膜1做爲蝕刻止塊，故當介電膜1留下 時，電阻器R和電容器C的下電極L 1可自動且同時定圖 型。 經濟部中央標準局員工消費合作社印裝 (請先閲讀背面之注意事項再填寫本頁) 介電膜1做爲蝕刻止塊，但被蝕刻氣體稍微蝕刻。在 此情形，稍微蝕刻在未形成上電極L 2之電容器之區域和 在電阻器R的介電膜1。電容器區的介電膜1與電阻器R 上的介電膜有幾乎相等的厚度且共面。 在多晶矽化物和多晶矽蝕刻處理後，除去耐火金屬矽-化物層上的光阻7a和7b。如圖10 ，在閘極G，矽化 物層6 b形成於多晶矽層2上，形成多晶矽化物電極。 接著，順序進行類似共用於一般MO S積體電路的處 理，包含形成源極和汲極1 0 N、1 〇 P……的離子植入 和熱擴散處理、形成中間層絕緣膜2 0的處理、形成電極 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） 經濟部中央標準局員工消費合作杜印製 A 7 . —____ B7_ 五、發明説明（13 ) 接觸孔C N的處理、金屬線μ的沈積和定圖型處理、圖 1 2的其它處理》 若要形成LDD (淡摻雜汲極）結構的m〇sfet ’則在多晶矽化物蝕刻處理後，使用絕緣膜CVD和反應 離子蝕刻形成側壁墊片8、8……如圖1 1。完成的類比 M〇 S積體電路有例如圖i 2的剖面結構。根據本實/施例 的製法，完成的積體電路具有 (1 )閘極’具有厚度與電容器元件下電極和第二多 晶層之總厚度大致相同的多晶矽層； (2 )電容器元件下電極，與電阻器元件的導電元件 共面。 ，
圖3至1 2雖顯示做爲標準例的一個MOSFET， 但圖13顯示包含η通道MOSFET 50Ν和ρ通道 MQSFET 50Ρ的CMOS結構。要形成CMOS 結構時，在形成場氧化物膜3前，井形成於活性區如圖5 °例如’當矽基底1 0 〇爲ρ型時，若要形成ρ通道 Μ 0 S F Ε Τ 50Ρ ，則形成η型井。經由直到圖1之 多晶矽化物蝕刻步驟1 h的相同處理，形成η通道 MOSFET 50Ν和ρ通道MOSFET 50P的 閘極G N和G P。 在形成源極/汲極區的擴散雜質步驟，諸如磷的η型 雜質摻入η通道MOSFET 5 ON的源極/汲極區 1 ON，諸如硼的ρ型雜質摻入ρ通道MOSFET 5 0 P的源極/汲極區1 〇 P。爲得到所需臨界電壓’在 本紙張尺度適用中國國家標準（CNS )八4規格（2丨0 X 297公釐） i------.玎------奸 (請先閲讀背面之注意事項再填寫f) 經濟部中央標準局貝工消費合作社印製 A7 . _____B7_ 五、發明説明（I4 ) 界定活性區如圖5後，雜質可摻入通道區到選擇濃度，和 /或在形成多晶矽層2如圖6後，將適當雜質摻入η通道 MOSFET 10Ν或ρ通道MOSFET 10Ρ的 半導體基底，可改變閘極的功函數。 如上述，因電容器C、電阻器R、閘極GN、GP由 相同處理形成，故能可靠得到CMO S電晶體的動態特性 和最佳設計。能以低成本'和小·步驟數目容易形成高準確度 的電容器C和電阻器R。 /圖1 4顯示在S i/S i 02 /S i結構電容器與 S i /S i 02 /金屬結構電容器的電容器電極之間的電 容改變對施加電壓。橫座標代表以伏特爲單位的偏壓，相 較於D C偏壓爲0 V時的靜電容，縱座標代表以p pm爲 單位的電容改變二個電容器的S i電極都摻以 2x 1 02°cm_3濃度的η型雜質。在S i / S i 02 / 金屬結構電容器的情形，偏壓正極性代表正電壓施於金屬 電極的情形。 圖中，曲線P和Q分別代表S i/S i 〇2 /金屬電 容器和S i/S i 02 /S i電容器之1MHz工作頻率 的電容改變計算結果。計算的行爲幾乎與工作頻率降到 ΙΟΚΗζ時相同。 在S i /S i 02 /金屬電容器的情形，當正電壓施 於金屬電極時，聚積層形成在S i層與S i 〇2層之間的 介面。因此，當施加電壓增加時，電容改變漸增如曲線P 。當負電壓施於金屬電極時，耗乏層形成在s i層介面。 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） ί.---------^------IT------^ (請先閱讀背面之注意事項再填寫本頁) -17 - 經濟部中央標準局員工消費合作社印製 A7 1 _____B7 _ 五、發明説明（i5 ) 因此，當施加電壓減小時，電容改變也減小。 在S i/S i 02 /S i電容器的情形，當施加偏壓 時，聚積層形成於一S i電極，耗乏層形成於另一 S i電 極。因此，與S i /S i 〇2 /金屬電容器比較，電容改 變對施加電壓特性相對於電壓極性變更均勻如曲線Q。 從圖可知，至少在鄰近電容器介電層的區域，形成電 容器C的二個電極，可顯·'著減少靜電容的電容相依性。從 以上考慮可知，鄰接介電層之介面的多晶層厚度宜大於要 形成的耗乏層厚度。 再者，因電容器C、電阻器R、閘極GN和GP由相 同處理形成，故在介電膜形成步驟1 c·只有形成也做爲蝕 刻止塊的吩電膜需要高溫熱處理，因而CMO S特性較不 退化。在L D D結構的離子植入處理前，和在源極和汲極 之高雜質濃度的離子植入處理前，進行介電膜的熱處理。 因此，即使進行相當高溫熱處理以增進介電膜品質， CMO S特性的惡化也相當低。 若蝕回CVD膜的處理（側壁形成處理）用於LDD 結構，則稍微蝕刻做爲電阻器之多晶矽層的表面，導致電 阻值變化。但上述實施例中，適當設定介電膜1 ，可做爲 蝕刻防止罩，容易形成高精確度的電阻器。 由於做爲罩的介電膜1夠薄，因而不需除去，而可留 下成爲部分的中間層絕緣膜，在製造步驟中無麻煩。 再者，因閘極GN和G P有多晶矽化物結構，故通過 單一多晶矽層的雜質離子較不可能破S特性，不 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） ^ I. ! _t-------ΐτ------^ (請先閲讀背面、事項再填寫本頁) -18 - 經濟部中央標準局員工消費合作社印製 A7 ___B7 ___ 五、發明説明（l6 ) 需改變製造條件。 再者，閘極材料線也有多晶矽化物結構，保持低電阻 情況，確保高速操作。 使用多晶矽化物（多晶矽層和耐火金屬矽化物層的複 合層），形成MOSFET閘極。當沈積電容器下電極時 ，沈積構成多晶矽化物閘極結構下層的多晶矽層。當沈積 電容器的部分上電極時，沈積構成多晶矽化物閘極結構上 層的耐火金屬矽化物層。因此，只添加形成構成電容器上 電極之下子層之多晶層的一步驟，可形成電容器。 沈積做爲電容器下電極之多晶矽層的步驟同時用來沈 積電阻器的多晶矽層》因此，可避免增加形成電阻器的步 驟。再者，在電阻器上沈積用於電容器的介電膜以保護電 阻器，可避免增加形成電阻器之保護膜的步驟。 參照圖1 5至1 8 ，說明本發明另一實施例。從多晶 矽沈積步驟2 a到介電膜形成步驟2 c的製程與圖1的多 晶矽沈積步驟1 a到介電膜形成步驟1 c相同。 如圖1 6，在沈積介電層1後，在定圖型步驟2 d利 用光石印術，選擇性除去介電層1，電容器C和電阻器R 的區域除外。 如圖1 7，在多晶矽形成步驟2 e沈積多晶矽層6 c ，覆蓋多晶矽層2和介電層1 。沈積多晶矽層6 c類似圖 7的多晶矽層6 a。接著，在耐火金屬矽化物沈積步驟 2 f ，耐火金屬矽化物層6 d沈積在多晶矽層6 c上，類 似圖9的耐火金屬矽化物層6 b。 本紙張尺度適用中國國家標準（CNS ) A4规格（210X 297公慶) ' -19 - ---------1¾.------、玎------0 (請先閲讀背面之注意事項再填寫本頁) 經濟部中央標準局員工消費合作杜印製 A7 _B7 _ 五、發明説明（) 然後，在定圖型步驟2 g和多晶矽化物蝕刻步驟2 h ，電容器C、電阻器R、閘極R由類似圖1 0和1 1的方 法定圖型。然後，類似圖1 2和1 3的處理形成η通道 MOSFET 50Ν 和 Ρ 通道MOSFET 5 Ο Ρ ' 經由絕緣膜形成接觸孔，沈積和定圖型製成接線。 圖1 8顯示另一實施例所製之包含電容器C、電阻器 R ' η 通道 MOSFET 5· ON、p 通道 MOSFET 5 0 P之半導體基底的剖面。三層結構用於ri通道 MOSFET 50N和p通道MOSFET 50P的 閘極GN和GP。三層結構由一對多晶矽層2和6 c及耐 火金屬矽化物層6 d形成。閘極GN和G P的差異除外， 電容器C和電阻器R的結構與圖12和13的半導體裝置 相同。 閘極GN和G P雖有三層結構，但下二層都由多晶矽 形成。當這二層有相同傳導型時，閘極G N和G P有效具 有圖1 3的相同結構。因此，圖1 5至1 8的實施例具有 類似圖3至1 2之實施例的效果。 雖說明將多晶矽用於MO S F E T閘極和電容器電極 的情形，但可使用非晶矽取代多晶矽。 配合上述實施例說明本發明。本發明不限於實施例， 熟習此道者可做各種更換、改變、改良、組合等》 本紙張尺度適用中國國家標準（CNS ) A4規格（210X 297公廣） -----：-----—^------1T------m. (請先閱讀背面之注意事項再填寫本頁)
Claims (1)
- 附件申請素 民勸86年3月修it B7 80. 修正^4¼無變更實質内容B*¾准予修正 ，-*:1----' rf 經濟部中央標準局貝工消费合作杜印製 ''至、發明説明（6 ) 丨要形成電阻器和電容器的區域留下第二導電膜和介電膜； ；(h)在剩餘的第二導電膜、介電膜、第一導電膜上形成 |耐火金屬矽化物膜；（i )定出耐火金屬矽化物膜，只在 要形成電合器和電晶體鬧極的區域留下耐火金屬砂化物膜 ~〜广‘（j)除去耐火金屬矽化物膜、第二導電膜、第—導電 膜’形成電容器和電晶體閘極；（k )在介電膜留下的位 置形成電阻器；（$ )加熱半導體裝置以提高耐火金屬砂 j. 化物膜的矽化；（m)形成電晶體的源極和汲極區。 ^ 依據本發明另一觀點，提供半導體裝置，包括：基底 ;形成於基底上的主動裝置，主動裝置上有相疊導電層， 相疊導電層包括第一材料的第一層和第二材料的第二層； 形成於基底上的電容器，電容器包括：第一材料的下電極 ’形成於下電極上的介電層，形成於介電層上的上電極，. 上電極有第一材料的第一子層和第二材料的第二子層。 可形成具有由多晶矽層和耐火材料層形成之多晶矽化 物結構的閘極、具有電容器絕緣膜（介於多晶矽層與具有 耐火材料層和另一多晶矽層的疊層之間）的電容器元件、 由多晶矽層之單層製成的電阻器元件。 因此容易製造具有MO S F E T、電容器、電阻器的 半導體裝置，而不使製造太複雜，不增加製造成本，不犧 牲電路元件的電性。 電容器元件的電容器絕緣膜介於二個多晶矽層之間。 當電壓施於電容器電極之間時，接近一多晶矽層表面產生 耗乏區，接近另一多晶矽層表面產生聚集區。與金屬絕緣 體半導體電容器的情形比較，電容對施加電壓的改變降低 (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS ) A4規格（21〇Χ297公釐） 附件申請素 民勸86年3月修it B7 80. 修正^4¼無變更實質内容B*¾准予修正 ，-*:1----' rf 經濟部中央標準局貝工消费合作杜印製 ''至、發明説明（6 ) 丨要形成電阻器和電容器的區域留下第二導電膜和介電膜； ；(h)在剩餘的第二導電膜、介電膜、第一導電膜上形成 |耐火金屬矽化物膜；（i )定出耐火金屬矽化物膜，只在 要形成電合器和電晶體鬧極的區域留下耐火金屬砂化物膜 ~〜广‘（j)除去耐火金屬矽化物膜、第二導電膜、第—導電 膜’形成電容器和電晶體閘極；（k )在介電膜留下的位 置形成電阻器；（$ )加熱半導體裝置以提高耐火金屬砂 j. 化物膜的矽化；（m)形成電晶體的源極和汲極區。 ^ 依據本發明另一觀點，提供半導體裝置，包括：基底 ;形成於基底上的主動裝置，主動裝置上有相疊導電層， 相疊導電層包括第一材料的第一層和第二材料的第二層； 形成於基底上的電容器，電容器包括：第一材料的下電極 ’形成於下電極上的介電層，形成於介電層上的上電極，. 上電極有第一材料的第一子層和第二材料的第二子層。 可形成具有由多晶矽層和耐火材料層形成之多晶矽化 物結構的閘極、具有電容器絕緣膜（介於多晶矽層與具有 耐火材料層和另一多晶矽層的疊層之間）的電容器元件、 由多晶矽層之單層製成的電阻器元件。 因此容易製造具有MO S F E T、電容器、電阻器的 半導體裝置，而不使製造太複雜，不增加製造成本，不犧 牲電路元件的電性。 電容器元件的電容器絕緣膜介於二個多晶矽層之間。 當電壓施於電容器電極之間時，接近一多晶矽層表面產生 耗乏區，接近另一多晶矽層表面產生聚集區。與金屬絕緣 體半導體電容器的情形比較，電容對施加電壓的改變降低 (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS ) A4規格（21〇Χ297公釐） '" 1 y所提之 乂?:^.予修正 ο 經濟部中央標準局員工消费合作社印製 1 yi· ::__— _ 利範圍_ ^~~~~ 附件：>Α· 第84112319號專利申請案 中文申請專利範圍修正本 民國86年3月修正 1 . 一種半導體裝置，包括： 形成於半導體基底表面上的薄絕緣膜和厚絕緣膜； 形成於薄絕緣膜上的閘極，閘極具有第一材料導電層 和金屬層的疊層結構； 具有第一材料導電層、介電膜、第一材料另一導電^ 、金屬層之疊層結構的電容器元件； 具有第一材料導電層和介電膜之疊層結構的電阻器元 件。 2 ·如申請專利範圍第1項的半導體裝置，其中介電 膜是氧化矽膜、氮化矽膜和氧化矽膜的疊層、或氧化鉅膜 和氧化矽膜的疊層。 3 _如申請專利範圍第1項的半導體裝置，其中金屬 層是耐火金屬矽化物層。 4 .如申請專利範圍第3項的半導體裝置，其中金屬 層包括選自由WSix 、MoSix 、TiSix 、 Ta S ix所組成之群類中的物質。 5 .如申請專利範圍第1項的半導體裝置，其中第一 材料導電層包括選自由多晶矽和非晶矽所組成之群類中的 材料。 6 .如申請專利範圍第1項的半導體裝置，其中電容 本紙張尺度適用中國國家標準（CNS ) Λ4现格（210X297公釐） --1-------^------IT------ii (請先閲讀背面之注意事項再填寫本頁) '" 1 y所提之 乂?:^.予修正 ο 經濟部中央標準局員工消费合作社印製 1 yi· ::__— _ 利範圍_ ^~~~~ 附件：>Α· 第84112319號專利申請案 中文申請專利範圍修正本 民國86年3月修正 1 . 一種半導體裝置，包括： 形成於半導體基底表面上的薄絕緣膜和厚絕緣膜； 形成於薄絕緣膜上的閘極，閘極具有第一材料導電層 和金屬層的疊層結構； 具有第一材料導電層、介電膜、第一材料另一導電^ 、金屬層之疊層結構的電容器元件； 具有第一材料導電層和介電膜之疊層結構的電阻器元 件。 2 ·如申請專利範圍第1項的半導體裝置，其中介電 膜是氧化矽膜、氮化矽膜和氧化矽膜的疊層、或氧化鉅膜 和氧化矽膜的疊層。 3 _如申請專利範圍第1項的半導體裝置，其中金屬 層是耐火金屬矽化物層。 4 .如申請專利範圍第3項的半導體裝置，其中金屬 層包括選自由WSix 、MoSix 、TiSix 、 Ta S ix所組成之群類中的物質。 5 .如申請專利範圍第1項的半導體裝置，其中第一 材料導電層包括選自由多晶矽和非晶矽所組成之群類中的 材料。 6 .如申請專利範圍第1項的半導體裝置，其中電容 本紙張尺度適用中國國家標準（CNS ) Λ4现格（210X297公釐） --1-------^------IT------ii (請先閲讀背面之注意事項再填寫本頁) 經濟部中央標準局員工消費合作社印策 A8 B8 C8 D8 、申請專利乾圍 器元件和電阻器元件形成於厚絕緣膜上β 7 ‘一種半導體裝置，包括： 具有活性區和場絕緣膜的半導體基底； 形成於活性區的場效電晶體，場效電晶體具有閘極， 包括第一材料的第一導電膜和耐火金屬矽化物層； 包括具有第一厚度之第一材料之第二導電膜和具有第 二厚度之介電膜的電阻器元件； 電容器元件，包括： 下電極層，包括具有與電阻器元件第一厚度相同之厚 度之第一材料的第三導電膜； 具有厚和薄部的介電層，其中薄部厚度與形成在電阻 器元件上的介電膜第二厚度相同； 包括第一材料之第四導電膜和耐火金屬矽化物層的上 電極層》 8 .如申請專利範圍第7項的半導體裝置，其中第一 、第二、第三、第四導電膜各包括選自由多晶矽和非晶矽 所組成之群類中的材料。 9 .如申請專利範圍第7項的半導體裝置，其中耐火 金屬矽化物層包括選自由WSix 、MoSix 、 T i S ix 、Ta S ix所組成之群類中的物質。 1 Ο .如申請專利範圍第7項的半導體裝置，其中介 電膜和介電層各包括選自由氧化矽膜、氮化矽膜和氧化矽 膜之疊層、氧化钽膜和氧化矽膜之疊層所組成之群類中的 膜。 本紙張尺度適用中國國家標準（CNS ) Λ4规格（210Χ297公釐） t.— (請先閱讀背面之注意事項再填寫本頁) <1T- 線 2 - 經濟部中央標準局員工消费合作社印製 A8 B8 , C8 * ____ D8 六、申請專利範圍 1 1 ·如申請專利範圍第7項的半導體裝置，其中閘 極 '電阻器元件、電容器元件的上下電極層有側壁墊片。 1 2 .如申請專利範圍第7項的半導體裝置，另包括 經由介電層而電接觸下電極的金屬線。 1 3 .如申請專利範圍第7項的半導體裝置，其中電 容器元件介電層的薄部對應於下電極層周邊。 1 4 .如申請專利範圍第7項的半導體裝置，其中電 容器元件介電層的厚度對應於上電極層。 1 5 .如申請專利範圍第7項的半導體裝置，其中閘 極的第一導電層厚度與電容器元件下電極層厚度和上電極 層之第二導電層厚度的總和相同。 1 6 .—種半導體裝置，形成於半導體基底上，具有 活性區和場絕緣膜，包括： 形成於活性區的場效電晶體，場效電晶體具有包括第 一材料之第一導電膜和耐火金屬矽化物層的閘極； 包括第一材料之第二導電膜和介電膜的第一類比元件 I 第二類比元件，包括： 下電極層，包括與第一類比元件之第二導電層頂表面 共面之第一材料的第三導電膜； 具有厚和薄部的介電層，其中薄部與第一類比元件介 電膜共面： 包括第一材料之第四導電膜和耐火金屬矽化物層的多 晶矽層。 本紙張尺度適用中國國家標準（CNS ) Λ4規格（210X297公釐） —--------t.------、玎------0 (請先閲讀背面之注意事項再填寫本頁) -3 - ABCD 經濟部中央標準局員工消費合作社印製 六、申請專利範圍 1 7 ·如申請專利範圍第1 6項的半導體裝置，其中’ 第一類比元件是電阻器元件，第二類比元件是電容器元件 〇 1 8 .如申請專利範圍第1 6項的半導體裝置，其中 第一、第二、第三、第四導電膜各包括選自由多晶矽和非 晶矽所組成之群類中的材料。 1 9 .如申請專利範圍第1 6項的半導體裝置，其中 第一和第二類比元件形成於場絕緣膜上。 2 0 .如申請專利範圍第1 6項的半導體裝置，其中 耐火金屬矽化物層包括選自由WS ix、Mo S ix、 T i S ix、Ta S ix所組成之群類中的物質。 2 1 .如申請專利範圍第1 6項的半導體裝置，其中 介電膜和介電層各包括選自由氧化矽膜 '氮化矽膜和氧化 矽膜之疊層、氧化鉅膜和氧化矽膜之疊層所組成之群類中 的膜。 2 2 .如申請專利範圍第1 6項的半導體裝置，其中 第二類比元件介電層的薄部邊緣對應於下電極層。 2 3 .如申請專利範圍第1 6項的半導體裝置，其中 第二類比元件介電層的厚部邊緣對應於上電極層。 2 4 .如申請'專利範圍第1 6項的半導體裝置，其中 閘極的第一導電層厚度與第二類比元件下電極層厚度和上 電極層之第二導電層厚度的總和相同。 2 5 . —種製造半導體裝置的方法，半導體裝置至少 有形成於半導體基底表面上的MO S F E T和電容器元件 本紙張尺度適用中國國家標準（CNS ) Α4規格（210Χ297公釐） --^---^-- -----1------,1T------0 (請先閲讀背面之注意事項再填寫本頁) -4 - A8 B8 C8 D8 經濟部中央標準局員工消费合作社印製 % 申請專利範圍 1 > 包 括 下 列 步 驟 ； 1 I ( a ) 在 半 導 體 基 底 表 面 上 形 成 閘 極 氧 化 物 膜 > 1 I ( b ) 在 閘 極 氧 化 物 膜 上 形 成 第 — 材料 的 第 —. 導 電 層 1 1 » 請 先 1 閲 ( c ) 在 第 -- 導 電 層 上 形 成 電 容 器 絕 緣 膜 的 介 電 膜 » 讀 背 1 面 ( d ) 在 介 電 膜 上 形 成 第 * 材 料 的 第 二 導 電 層 f 之 注 1 ( e ) 除 去 介 電 膜 和 第 二 導 電 層 > 而 留 下 對 應 於 電 容 意 事 項 1 | 器 元 件 下 電 極 的 區 域 再 填 1 寫 裝 ( f ) 形 成 覆 蓋 多 晶 矽 層 、 介 電 膜 \ 另 一 多 晶 矽 層 的 頁 1 I 耐 火 材 料 層 » 1 1 I ( g ) 在 對 應 於 電 容 器 元 件 上 電 極 的 區 域 和 對 應 於 1 1 Μ 0 S F E T 閘 極 的 區 域 形 成 覆 蓋 耐 火 材料 層 的 罩 構 件 1 訂 ( h ) 使 用 罩 構 件 rrr. 做 爲 蝕 刻 罩 和 介 電 膜 做 爲 蝕 刻 止 塊 I 1 > 在 對 應 於 上 電 極 和 閘 極 之 區 域 除 外 的 區 域 除 去 耐 火 材 料 1 1 層 和 第 二 導 電 層 並 除 去 未 覆 以 介 電 膜 的 第 一 導 電 層 1 | 其 中 電 容 器 元 件 的 結 構 使 介 電 膜 介 於 第 — 導 電 層 與 第 線 I 二 導 電 層 之 間 0 1 1 | 2 6 如 串 請 專 利 範 圍 第 2 5 項 的 方 法 ， 另 包 括 下- 列 1 1 | 步 驟 ： 1 1 ( i ) 在 步 驟 ( a ) 後 9 在 半 導 體 基 底 上 形 成 中 間 層 '1 1 絕 緣 層 0 1 2 7 如 串 請 專 利 範 圍 第 2 6 項 的 方 法 > 另 包 括 下 列 1 1 步 驟 ; 1 I ( j ) 在 步 驟 ( C ) 後 而 在 步 驟 ( d ) 前 » 加 熱 半 導 1 1 本紙張尺度適用中國國冢標準（CNS ) A4規格（2l〇x 297公* ) ~ 5 - 經濟部中央標準局員工消費合作社印製 A8 B8 , C8 D8 六、申請專利範圍 體基底。 2 8 .如申請專利範圍第2 5項的方法，其中第一材 料包括選自由多晶矽和非晶矽所組成之群類中的材料》 2 9 .如申請專利範圍第2 5項的方法，其中耐火金 屬矽化物膜由選自由WS ix、MoS ix、Ti S ix、 T a S i x所組成之群類中的材料形成。 3 〇 .如申請專利範圍第2 5項的方法，其中介電膜 選自由氧化矽膜、氮化矽膜和氧化矽膜之疊層、氧化钽膜 和氧化矽膜之疊層所組成的群類。 3 1 .如申請專利範圍第2 5項的方法，其中步驟（ g )包括下列步驟： (g-1)在耐火金屬層表面上形成光阻層； (g - 2 )選擇性除去光阻層，在對應於電容器元件 上電極和MO S F E T閘極的區域上形成光阻圖型。 3 2 · —種製造半導體裝置的方法，半導體裝置至少 有形成於半導體基底表面上的MO S F E T、電容器元件 、電阻器，包括下列步驟： (a )在半導體基底表面上形成閘極氧化物膜； (b )在閘極氧化物膜上形成第一材料的第一導電層 t (c )在第一導電層上形成用於電容器絕緣膜的介電 膜； (d )在介電膜上形成第一材料的第二導電層； (e )除去介電膜和第二導電層，而留下分別對應於 本紙張尺度適用中國國家標準（CNS ) Α4規格（210Χ297公釐） ：--- ----------襄------、?τ------^ (請先間讀背面之注意事項再填寫本頁) ABCD 經濟部中央標準局員工消費合作社印製 六、申請專利範圍 電容器元件下電極和電阻器元件的區域； (f )形成覆蓋第一導電層、介電膜、第二導電層的 耐火材料層； (g)在對應於電容器元件上電極的區域和對應於 MO S F E T閘極的區域形成覆蓋耐火材料層的罩構件； (h )使用罩構件做爲蝕刻罩和介電膜做爲蝕刻止塊 ，在對應於上電極和閘極之區域除外的區域除去耐火材料 層和第二導電層，並除去未覆以介電膜的第一導電層， 其中電容器元件的結構使介電膜介於第一導電層與第 二導電層之間，電阻器元件由第一導電層製成。 3 3 .如申請專利範圍第3 2項的方法，另包括下列 步驟： (i )在步驟（a )後，在半導體基底上形成中間層 絕緣層。 3 4 .如申請專利範圍第3 3項的方法，另包括下列 步驟： (j)在步驟（c)後而在步驟（d)前，加熱半導 體基底。 3 5 .如申請專利範圍第3 3項的方法，其中第一材 料包括選自由多晶矽和非晶矽所組成之群類中的材料。 3 6 _如申請專利範圍第3 3項的方法，其中介電聘 選自由氧化矽膜、氮化矽膜和氧化矽膜之疊層、氧化钽膜 和氧化矽膜之疊層所組成的群類。 3 7 .如申請專利範圍第3 3項的方法，其中耐火金 本紙浪尺度適用中國國家標準（CNS ) A4規格（210X297公釐） I --------β-- _ · (請先閱讀背面之注意事項再填寫本頁) 、tT 線 AS B8 C8 D8 經濟部中.央標準局員工消費合作社印装 申請專利範圍 1 屬 矽 化 物 膜 由 選 白 由 W S i X 、Μ 〕S i „ 、 T i S 1 X 1 I T a S i X 所 組 成 之 群 類 中 的 材 料 形 成 〇 1 I 3 8 • 如 串 請 專 利 範 圍 第 3 3 項 的 方 法 9 其 中 步 驟 (· 1 1 | g ) 包 括 下 列 步 驟 ; 請 先 閱 1 ( S — 1 ) 在 耐 火 金 屬 層 表 面 上 形 成 光 阻 層 * 讀 背 I 面 ( g 一 2 ) 選 擇 性 除 去 光 阻 層 > 在 對 應 於 電 容 器 元 件 之 注 1 I 意 I 上 電 極 和 Μ 0 S F Ε Τ 閘 極 的 區 域 上 形 成 光 阻 Μ 圖 型 〇 事 項 1 I 再 1 | 3 9 • _. 種 製 造 半 導 體 裝 置 的 方 法 » 半 導 體 裝 置 在 半 填 A 1 裝 1 1 導 體 基 底 上 至 少 有 電 晶 體 、 電 阻 器 電 容 器 包 括 下 列 步 本 頁 驟 I 1 I ( a ) 提 供 半 導 體 基 底 1 1 I ( b ) 在 半 導 體 基 底 表 面 上 形 成 第 — 氧 化 物 絕 緣 膜 » 1 訂 ( c ) 在 半 導 體 基 底 表 面 上 形 成 場 氧 化 物 絕 緣 膜 在 1 1 至 少 要 形 成 電 晶 體 的 區 域 留 下 第 —. 氧 化 物 絕 緣 膜 1 1 ( d ) 在 場 氧 化 物 絕 緣 膜 和 第 氧 化 物 絕 緣 膜 上 形 成 1 1 第 — 材 料 的 第 一 導 電 膜 線 I ( e ) 在 第 一 導 電 膜 上 形 成 介 電 膜 1 I ( f ) 在 介 電 膜 上 形 成 第 一 材 料 的 第 二 導 電 膜 ， 1 1 | ( g ) 定 出 第 二 導 電 膜 和 介 電 膜 在 要 形 成 電 阻 器 和 1 1 電 容 器 的 區 域 留 下 第 二 導 電 膜 和 介 電 膜 t 1 ( h ) 在 剩 餘 的 第 二 導 電 膜 > 介 電 膜 第 一 導 電 膜 上 1 1 形 成 耐 火 金 屬 矽 化 物 膜 1 1 ( i ) 定 出 耐 火 金 屬 矽 化 物 膜 * 只 在 要 形 成 電 容 器 和 1 I 電 晶 體 閘 極 的 區 域 留 下 耐 火 金 靥 矽 化 物 膜 ： 1 1 本紙張尺度適用中國國家標準（CNS ) Λ4規格（2!0X297公釐） -8 - 申請專利範圍 電膜 化； A8 B8 C8 D8 j )除去耐火金屬矽化物膜、第二導電膜、第—導 形成電容器和電晶體閘極； k)在介電膜留下的位置形成電阻器； )加熱半導體裝置以提高耐火金屬矽化物膜的砂 經濟部中央標準扃員工消費合作社印11 (m 4 0 料包括選 4 1 有多晶矽 的介電膜 4 2 j )包括 二導電膜 ttj. - 做爲罩來 第一材料 4 3 步驟： (η 絕緣層》 )形成電晶體的源極和汲極區。 .如申請專利範圍第3 9項的方法，其中第一材 自由多晶砂和非晶砂所組成之群類中的材料。 .如申請專利範圍第3 9項的方法，其中電晶體 化物閘極，電容器有上電極、下電極、介於其間 〇 .如申請專利範圍第4 1項的方法，其中步驟（ 下列步驟：使用罩來蝕刻耐火金屬矽化物膜和第 ’形成電容器上電極和電晶體閘極，利用介電膜 同時蝕刻第一導電膜，形成電容器下電極並形成 的電阻器。 .如申請專利範圍第3 9項的方法，另包括下列 )在步驟（m)後，在半導體基底上形成中間層 4 4 .如申請專利範圍第3 9項的方法，其中介電膜 選自氧化矽膜、氮化矽膜和氧化矽膜之疊層、氧化鉅膜和 氧化矽膜之疊層所組成的群類。 4 5 ·如申請專利範圍第3 9項的方法，其中步驟（ 本紙張尺度適用中國國家標準（CNS ) Α4規格（210 X 297公釐） (請先閱讀背面之注意事項再填寫本頁) 絮. 、\νδ. 9 A8 B8 C8 D8 六、申請專利範圍 i )包括下列步驟： (i _ 1 )在耐火金屬層表面上形成光阻層； (i - 2 )選擇性除去光阻層，在對應於元件上電極 和電晶體閘極的區域上形成光阻圖型。 4 6 .如申請專利範圍第3 9項的方法，其中耐火金 屬矽化物膜由選自由WS ix、Mo S ix' τ i S ix、 Ta S ix所組成之群類中的材料形成。 4 7 .如申請專利範圍第3 9項的方法，其中在步驟 (5 )，半導體裝置加熱到1100 °C。 48 . —種在半導體基底表面上製造積體電路裝置時 於第一類比裝置區和第二類比裝置區製成第一類比裝置和 第二類比裝置的方法，包括下列步驟： (a )在半導體基底表面上界定電晶體區； (b )在半導體基底表面上形成第一材料的第一導電 膜； (c )在第一導電膜上形成介電膜； (d )在介電膜上形成第一材料的第二導電膜； (e )除去第二導電膜和介電膜，令第二導電膜和介 電膜留在第一類比裝置區和第二類比裝置區； (f )在半導體基底表面上形成耐火金屬矽化物膜； (g )以罩材料掩蔽第一類比裝置區和電晶體區的閘 極區； (h )經由罩材料除去耐火金屬矽化物膜、第二導電 膜、第一導電膜，同時形成第一類比裝置區的第一類比裝 本紙張尺度適用中國國家標準（CNS ) A4現格（210x297公釐） I :---.---Μ — . . (請先閲讀背面之注意事項再填寫本頁) 訂 線 經濟部中央標準局員工消費合作社印裝 -*10- 經濟部中央標準局員工消費合作社印製 B8 C8 D8 六、申請專利範圍 置和介電膜留下之第二類比裝置區的第二類比裝置。 4 9 .如申請專利範圍第4 8項的方法，其中第一類 比裝置是電容器，第二類比裝置是電阻器。 5 0 .如申請專利範圍第4 8項的方法，其中電晶體 有多晶矽化物閘極，電容器有多晶矽、下電極、介於其簡 的介電膜。 5 1 .如申請專利範圍第5 0項的方法，其中步驟（ h )包括下列步驟： 經由罩材料和經由留在第一類比裝置區的一介電膜蝕 刻耐火金屬矽化物和第二導電膜，形成電容器上電極和電 容器下電極，經由留在第二類比裝置區的另一介電膜同時 形成電阻器。 . 5 2 .如申請專利範圍第4 8項的方法，其中步驟（ a )包括下列步驟： (a - 1 )在半導體基底上形成閘極氧化物膜做爲第 一薄氧化物絕緣膜； (a - 2 )在半導體基底形成場氧化物絕緣膜。 5 3 .如申請專利範圍第4 8項的方法，其中介電膜 選自由氧化矽膜、氮化矽膜和氧化矽膜之疊層、氧化鉅膜 和氧化矽膜之疊層所組成的群類。 5 4 .如申請專利範圍第4 8項的方法，其中耐火金 屬矽化物膜由選自由WS ix、Mo S ix、T i S ix、 T a S i x所組成之群類中的材料形成》 5 5 .如申請專利範圍第4 8項的方法，其中第一材 本紙張尺度適用中國國家梯準（CNS ) A4規格（210X297公釐） ---1-I^--------^------、玎------^ (請先閏讀背面之注意事項再填寫本頁) -11 經濟部中央標準局員工消費合作社印製 A8 BS C8 D8 々、申請專利範圍 料包括選自由多晶矽和非晶矽所組成之群類中的材料》 5 6 .如申請專利範圍第4 8項的方法，其中步驟（ g )包括下列步驟= (g — 1 )在耐火金屬層表面上形成光阻層做爲罩材 料； . (g — 2 )選擇性除去光阻層，在對應於電容器元件 上電極和電晶體閘極的區域上形成光阻圖型。 5 7 · —種製造半導體裝置的方法，半導體裝置至少 有形成於半導體基底表面上的MO S F E T和電容器元件 ，包括下列步驟： (a )在半導體基底表面上形成閘極氧化物膜； (b )在閘極氧化物膜上形成第一材料的第一導電層 I (C )在第一導電層上形成電容器絕緣膜的介電膜； (d )除去介電膜，而留下對應於電容器元件下電極 的區域； (e )形成覆蓋介電膜和第一導電層之第一材料的第 二導電層； (f )在第二導電層上形成耐火材料層； (g )在對應於電容器元件上電極的區域和對應於 MO S F E T閘極的區域形成覆蓋耐火材料層的罩構件； (h )使用罩構件做爲蝕刻罩和介電膜做爲蝕刻止塊 ，在對應於上電極和閘極之區域除外的區域除去耐火材料 層和第二導電層，並除去未覆以介電膜的第一導電層，. 本紙張尺度適用中國國家標準（CNS ) Λ4規格（210X297公釐） I---：------裝-- (請先閱讀背面之注意事項再填襄本頁) 訂 線 -12 - A8 B8 C8 D8 經濟部中央標準局員工消費合作社印製 六、 申請專利範圍 1 I 其 中 電 容 器 元 件 的 結 構 使 介 電 膜 介 於 第 一 導 電 層 與 第 1 1 二 導 電 層 之 間 〇 1 5 8 , 如 串 請 專 利 範 圍 第 5 7 項 的 方 法 9 另 包 括 下 列 1 請 I 步 驟 閱 1 I ( i ) 在 步 驟 ( h ) 後 > 在 半 導 體 基 底 上 形 成 中 間 層 讀 背 1 絕 緣 層 〇 之 注 意 | 5 9 攀 如 串 請 專 利 範 圍 第 5 8 項 的 方 法 J 另 包 括 下 列 事 項 1 1 再 1 1 步 驟 填 寫 本 1 裝 ( j ) 在 步 驟 ( C ) 後 而 在 步 驟 ( d ) 刖 > 加 熱 半 導 頁 ___» 1 1 體 OSZ. 基 底 0 1 I 6 0 • 如 串 請 專 利 範 圍 第 5 7 項 的 方 法 其 中 第 —. 材 1 1 | 料 包 括 選 白 由 多 晶 矽 和 非 晶 矽 所組 成 之 群 類 中 的 材 料 〇 1 訂 1 6 1 • 如 串 請 專 利 範 圍 第 5 7 項 的 方 法 其 中 耐 火 金 1 1 屬 矽 化 物 膜 由 選 白 由 W S i X M c 〕S X \ T i S i X 1 1 T a S i X 所 組 成 之 群 類 中 的 材 料 形 成 〇 1 1 6 2 • 如 串 請 專 利 範 圍 第 5 7 項 的 方 法 其 中 介 電 膜 線 | 選 白 由 氧 化 矽 膜 、 氮 化 矽 膜 和 氧 化 矽 膜 之 疊 層 、 氧 化 鉬 膜 1 I 和 氧 化 矽 膜 之 疊 層 所 組 成 的 群 類 〇 1 1 I 6 3 * 如 串 請 專 利 範 圍 第 5 7 項 的 方 法 其 中 步 驟 ( 1 1 g ) 包 括 下 列 步 驟 1 1 ( g — 1 ) 在 耐 火 金 屬 層 表 面 上 形 成 光 阻 層 ! 1 ( g 一 2 ) 選 擇 性 除 去 光 阻 層 » 在 對 應 於 電 容 器 元 件 1 I 上 電 極 和 Μ 0 S F Ε T 閘 極 的 區 域 上 形 成 光 阻 圖 型 〇 1 I 6 4 1· 種 製 造 半 導 體 裝 置 的 方 法 半 導 體 裝 置 至 少 1 1 1 本紙張尺度適用中國國家標準（CNS ) A4規格（210 X 297公釐） -13 - 經濟部中央標準局員工消費合作社印製 A8 B8 C8 D8 々、申請專利範圍 有形成於半導體基底表面上的MO S F E T、電容器元件 、電阻器，包括下列步驟： (a )在半導體基底表面上形成閘極氧化物膜； (b )在閘極氧化物膜上形成第一材料的第一導電層 t (c )在第一導電層上形成用於電容器絕緣膜的介^ 膜； (d )除去介電膜，而分別留下對應於電容器元件下 電極和電阻器元件的區域； (e )在介電膜上形成第一材料的第二導電層； (f )在第二導電層上形成耐火材料層； (g )在對應於電容器元件上電極的區域和對應於 MO S F E T閘極的區域形成覆蓋耐火材料層的罩構件； (h )使用罩構件做爲蝕刻罩和介電膜做爲蝕刻止塊 ，在對應於上電極和閘極之區域除外的區域除去耐火材料 層和第二導電層，並除去未覆以介電膜的第一導電層，’ 其中電容器元件的結構使介電膜介於第一導電層與第 二導電層之間，電阻器元件由第一導電層製成。 6 5 ·如申請專利範圍第6 4項的方法，另包括下列 步驟： (i )在步驟（h )後，在半導體基底上形成中間層 絕緣層。 6 6 .如申請專利範圍第6 5項的方法，另包括下列 步驟： 本紙張尺度適用中國國家標準（CNS ) A4規格（210X 297公釐） — _ -14 - ——————— I —裝— I I I __ —訂 I __ I I I 線 (請先閣讀背面之注意事項再填寫本頁) A8 B8 C8 D8 經濟部中央梯準局員工消費合作、社印製 六、申請專利範圍 1 (j ) 在 步 驟 ( C ) 後 而 在 步 驟 ( d ) 刖 9 加 熱 半 導 1 1 體基底。 [ I 6 7 . 如 串 請 專 利 範 圍 第 6 4 項 的 方 法 其 中 介 電 膜 1 ] 選自由氧化 矽 膜 、 氮 化 矽 膜 和 氧 化 矽 膜 之 疊 層 氧 化 鉅 膜 請 先 1 間 和氧化矽膜 之 疊 層 所 組 成 的 群 類 〇 讀 背 面 6 8. 如 串 請 專 利 範 圍 第 6 4 項 的 方 法 其 中 第 — 材 之 注 I 意 | 料包括選自 由 多 晶 矽 和 非 晶 矽 所 組 成 之 群 類 中 的 材 料 〇 事 項 1 | 再 1 | 6 9 . 如 甲 請 專 利 範 圍 第 6 4 項 的 方 法 其 中 耐 火 金 填 寫 本 1 屬矽化物膜 由 選 白 由 W S 1 X Μ ( )S L X 1 S 1 X. 頁 1 | T a S i x 所 組 成 之 群 類 中 的 材 料 形 成 0 1 I 7 0 . 一 種 製 造 半 導 體 rlS. 裝 置 的 方 法 半 導 體 裝 置 在 半 1 1 | 導體基底上 至 少 有 電 晶 體 N 電 阻 器 、 電 容 器 包 括 下 列 步 1 訂 驟： 1 1 (a ) 提 供 半 導 體 基 底 1 1 (b ) 在 半 導 體 基 底 表 面 上 形 成 第 一 氧 化 物 絕 緣 膜 » 1 1 (c ) 在 半 導 體 基 底 表 面 上 形 成 場 氧 化 物 絕 緣 膜 » 在 線 I 至少要形成 電 晶 體 的 區 域 留 下 第 —- 氧 化 物 絕 緣 膜 » 1 1 I (d ) 在 場 氧 化 物 絕 緣 膜 和 第 一 氧 化 物 絕 緣 膜 上 形 成 1 1 I 第一材料的 第 導 電 膜 t 1 1 (e ) 在 第 · 導 電 膜 上 形 成 介 電 膜 » 丨 (f ) 定 出 介 電 膜 在 要 形 成 電 阻 器 和 電 容 器 的 區 域 1 1 留下介電膜 1 I (S ) 形 成 覆 蓋 介 電 膜 和 第 一 導 電 膜 之 第 一 材料 的 第 1 I 二導電膜； 1 1 1 準 標 冢 0 0 r 汉 規 讀 經濟部中央橾準局員工消費合作社印製 A8 B8 . · C8 D8 六、申請專利範圍 (h )定出第二導電膜和介電膜，在要形成電阻器和 電容器的區域留下第二導電膜和介電膜； (i )在第二導電膜上形成耐火金屬矽化物膜： (j )只在要形成電容器和電晶體閘極的區域定出耐 火金屬矽化物膜和第二導電膜； (k )蝕刻耐火金屬矽化物膜、第二導電膜、第一導 電膜，形成電容器和電晶體閘極； (又）在介電膜留下的位置同時形成電阻器； (m)加熱半導體裝置以提高耐火金屬矽化物膜的矽 化； (η )形成電晶體的源極和汲極區。 7 1 ·如申請專利範圍第7 0項的方法，其中電晶體 有多晶矽化物閘極，電容器有上電極、下電極、介於其間 的介電膜。 7 2 .如申請專利範圍第7 1項的方法，其中步驟（ j)包括下列步驟：使用罩來蝕刻耐火金屬矽化物膜和第 二導電膜，形成電容器上電極和電晶體閘極，利用介電膜 做爲罩來同時蝕刻第一導電膜，形成電容器下電極並形成 電阻器。 7 3 .如申請專利範圍第7 0項的方法，另包括下列 步驟： (〇 )在步驟（η )後，在半導體基底上形成中間層 絕緣層。 7 4 .如申請專利範圍第7 0項的方法，其中介電膜 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） --- I:-----t.------#------^ (請先閱讀背面之注意事項再填寫本頁) -16- ABCD 經濟部中央摞準局員工消費合作社印製 六、申請專利範圍 選自由氧化矽膜、氮化矽膜和氧化矽膜之疊層、氧化鉅膜 和氧化矽膜之疊層所組成的群類。 75 ·如申請專利範圍第70項的方法，其中步驟（ 嘥:¾ )包括下列步驟： 丨_ 卜 f:n! ( i 一 1 )在耐火金屬層表面上形成光阻層； ( i - 2 )選擇性除去光阻層，在對應於元件上電極 和電晶體閘極的區域上形成光阻圖型。 7 6 ·如申請專利範圍第7 0項的方法，其中第—# 料包括選自由多晶矽和非晶矽所組成之群類中的材料。 7 7 .如申請專利範圍第7 0項的方法，其中耐火金 屬矽化物膜由選自由WS ix、MoS ix、Ti s ίχ、 Ta S ix所組成之群類中的材料形成。 7 8 .如申請專利範圍第7 0項的方法，其中在步驟 (iZ )，半導體裝置加熱到1 1 ο 〇 °c。 79 · —種在半導體基底表面上製進積體電路裝置時 於第一類比裝置區和第二類比裝置區製成第—類比 第二類比裝置的方法，包括下列步驟： (a )在半導體基底表面上界定電晶體^ ; (b)在半導:體基底表面J：形成第一材料的第 膜； (c )在第一導電膜上形成介電膜； 一類比裝置區和 第二類比裝置區； (e )形成覆蓋介電膜和第一導電膜之第—材 冢紙張尺度適用中國國家標隼（CNS ) Λ4規格（210X297公釐) '---~·---- -17 ~ . ΙΊ 裝 I n n 11 1 線 (請先閲讀背面之注意事項再填寫本頁)二導電膜； 經濟部中央標準局員工消費合作社印製 (ί )在第二導電膜上形成耐火金屬矽化物膜； (g)以罩材料掩蔽第一類比裝置區和電晶體區的閘 極區； (h )經由罩材料除去耐火金屬矽化物膜、第二導電 膜 '第一導電膜，同時形成閘極區的閘極、第一類比裝置 區的第一類比裝置、介電膜留下之第二類比裝置區的第二 類比裝置。 8 0 .如申請專利範圍第7 9項的方法，其中第一類 比裝置是電容器，第二類比裝置是電阻器。 8 1 .如申請專利範圍第7 9項的方法，其中電晶體 有多晶矽化物閘極，電容器有多晶矽、下電極、介於其間 的介電膜。 8 2 .如申請專利範圍第8 1項的方法，其中步驟（ h )包括下列步驟： 經由罩材料和經由留在第一類比裝置區的一介電膜蝕 刻耐火金屬矽化物和第二導電膜，形成電容器上電極和電 容器下電極，經由留在第二類比裝置區的另一介電膜同時 形成電阻器。 8 3 .如申請專利範圍第7 9項的方法，其中步驟（ a )包括下列步驟： (a - 1 )在半導體基底上形成閘極氧化物膜做爲第 一薄氧化物絕緣膜； (a - 2 )在半導體基底形成場氧化物絕緣膜。 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） ------^---1------、訂------^ (請先閣讀背面之注意事項再填1'本頁) -18 - 經濟部中央標準局員工消費合作社印製 A8 B8 C8 _ D8 六、申請專利範圍 8 4 .如申請專利範圍第7 9項的方法，其中介電膜 選自由氧化矽膜、氮化矽膜和氧化矽膜之疊層、氧化鉅膜 和氧化矽膜之疊層所組成的群類。 8 5 .如申請專利範圍第7 0項的方法，其中第一材 料包括選自由多晶砂和非晶砂所組成之群類中的材料。 8 6 ·如申請專利範圍第7 9項的方法，其中耐火金 屬矽化物膜由選自由WS ix、MoS ix、丁 i S ix、 Ta S ix所組成之群類中的材料形成。 8 7 .如申請專利範圍第7 9項的方法，其中步驟（ g )包括下列步驟： (g - 1 )在耐火金屬層表面上形成光阻層做爲罩材 料； (g - 2 )選擇性除去光阻層，在對應於電容器元件 上電極和MO S F E T閘極的區域上形成光阻圖型。 88. —種半導體裝置，包括： 基底； 形成於基底上的主動裝置，主動裝置上有相疊導電層 ’相疊導電層包括第一材料的第一層和第二材料的第二層 » 形成於基底上的電容器，電容器包括： 第一材料的下電極， 形成於下電極上的介電層， 形成於介電層上的上電極，上電極有第一材料的第一 子層和第二材料的第二子層。 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） ~~ I 裝 II 訂 線 (請先閱讀背面之注意事項再填Vt本頁) A8 B8 C8 D8 •、申請專利範圍 8 9 .如申請專利範圍第8 8項的半導體裝置 主動裝置是場效電晶體。 其中 包另置 裝 澧 導 半 的 項 8 8 第 圍 範 利 專 請 串 如 • 〇 ο 器 9 阻 電 括 (請先閱讀背面之注意事項再琴寫本頁) 經濟部中央標準局負工消費合作社印製 本紙張尺度適用中國國家標準（CNS ) A4規格（210 X 297公釐） -20 -
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US08/414,761 US5618749A (en) | 1995-03-31 | 1995-03-31 | Method of forming a semiconductor device having a capacitor and a resistor |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| TW379440B true TW379440B (en) | 2000-01-11 |
Family
ID=23642847
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW084112319A TW379440B (en) | 1995-03-31 | 1995-11-20 | Semiconductor device provided with capacitor |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5618749A (zh) |
| JP (2) | JP3092790B2 (zh) |
| TW (1) | TW379440B (zh) |
Families Citing this family (51)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE19507802C1 (de) * | 1995-03-06 | 1996-05-30 | Siemens Ag | Verfahren zum Herstellen eines integrierten Widerstandes |
| US5789323A (en) * | 1995-04-25 | 1998-08-04 | Ramtron International Corporation | Fabrication of metal-ferroelectric-metal capacitors with a two step patterning sequence |
| JP3415712B2 (ja) | 1995-09-19 | 2003-06-09 | 松下電器産業株式会社 | 半導体装置及びその製造方法 |
| KR100209278B1 (ko) * | 1995-12-30 | 1999-07-15 | 김영환 | 반도체 소자의 폴리레지스터 구조 및 그 제조방법 |
| KR100233557B1 (ko) * | 1996-06-29 | 1999-12-01 | 김영환 | 아날로그용 반도체 소자의 폴리레지스터 및 그의 제조방법 |
| US5851874A (en) * | 1996-12-10 | 1998-12-22 | Vanguard International Semiconductor Corporation | Method of planarizing memory cells |
| KR100215845B1 (ko) * | 1997-03-17 | 1999-08-16 | 구본준 | 반도체소자 제조방법 |
| US6121120A (en) * | 1997-08-07 | 2000-09-19 | Nec Corporation | Method for manufacturing semiconductor device capable of flattening surface of selectively-grown silicon layer |
| JP3419660B2 (ja) * | 1997-10-01 | 2003-06-23 | 沖電気工業株式会社 | 半導体装置の容量部形成方法、および半導体装置の容量部およびゲート部形成方法 |
| KR100257079B1 (ko) * | 1997-12-05 | 2000-05-15 | 김영환 | 반도체소자 및 이의 제조방법 |
| US5946567A (en) * | 1998-03-20 | 1999-08-31 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method for making metal capacitors for deep submicrometer processes for semiconductor integrated circuits |
| JP3626009B2 (ja) * | 1998-04-16 | 2005-03-02 | 富士通株式会社 | 半導体装置の製造方法 |
| US6323079B1 (en) * | 1998-04-24 | 2001-11-27 | Asahi Kasei Microsystems Co., Ltd. | Method for manufacturing a semiconductor device |
| JPH11312791A (ja) * | 1998-04-30 | 1999-11-09 | Fujitsu Ltd | 半導体装置の製造方法及び半導体装置 |
| US6040227A (en) * | 1998-05-29 | 2000-03-21 | Taiwan Semiconductor Manufacturing Company | IPO deposited with low pressure O3 -TEOS for planarization in multi-poly memory technology |
| US6090678A (en) * | 1998-06-05 | 2000-07-18 | Analog Devices, Inc. | I. C. thin film processing and protection method |
| US6165861A (en) * | 1998-09-14 | 2000-12-26 | Taiwan Semiconductor Manufacturing Company | Integrated circuit polysilicon resistor having a silicide extension to achieve 100% metal shielding from hydrogen intrusion |
| US6124199A (en) * | 1999-04-28 | 2000-09-26 | International Business Machines Corporation | Method for simultaneously forming a storage-capacitor electrode and interconnect |
| KR100319621B1 (ko) * | 1999-05-14 | 2002-01-05 | 김영환 | 혼성신호 반도체 소자의 제조방법 |
| US7060584B1 (en) | 1999-07-12 | 2006-06-13 | Zilog, Inc. | Process to improve high performance capacitor properties in integrated MOS technology |
| DE19940317C2 (de) * | 1999-08-25 | 2001-06-21 | Infineon Technologies Ag | Verfahren zur Herstellung integrierter Schaltungen mit Transistoren und weiteren Halbleiterelementen |
| JP2001203327A (ja) * | 2000-01-21 | 2001-07-27 | Sony Corp | 容量素子と抵抗素子とを有する電子部材の製造方法、半導体装置の製造方法、及び半導体装置 |
| KR100350675B1 (ko) * | 2000-01-26 | 2002-08-28 | 삼성전자 주식회사 | 반도체 메모리 장치 및 그 제조 방법 |
| JP3450262B2 (ja) | 2000-03-29 | 2003-09-22 | Ｎｅｃエレクトロニクス株式会社 | 回路製造方法、回路装置 |
| DE10039710B4 (de) * | 2000-08-14 | 2017-06-22 | United Monolithic Semiconductors Gmbh | Verfahren zur Herstellung passiver Bauelemente auf einem Halbleitersubstrat |
| US6395590B1 (en) * | 2000-08-15 | 2002-05-28 | Winbond Electronics Corporation | Capacitor plate formation in a mixed analog-nonvolatile memory device |
| US6674108B2 (en) * | 2000-12-20 | 2004-01-06 | Honeywell International Inc. | Gate length control for semiconductor chip design |
| JP4898024B2 (ja) * | 2001-06-21 | 2012-03-14 | セイコーインスツル株式会社 | 半導体装置の製造方法 |
| JP3743513B2 (ja) * | 2002-09-26 | 2006-02-08 | セイコーエプソン株式会社 | 半導体装置の製造方法 |
| US6586299B1 (en) * | 2002-10-01 | 2003-07-01 | United Microelectronics Corp. | Mixed mode process |
| US20040232523A1 (en) * | 2003-04-30 | 2004-11-25 | Khosro Shamsaifar | Electronically tunable RF chip packages |
| JP2005079513A (ja) * | 2003-09-03 | 2005-03-24 | Seiko Epson Corp | 半導体装置及びその製造方法 |
| DE10341059B4 (de) * | 2003-09-05 | 2007-05-31 | Infineon Technologies Ag | Integrierte Schaltungsanordnung mit Kondensator und Herstellungsverfahren |
| JP4600652B2 (ja) * | 2004-10-13 | 2010-12-15 | ヤマハ株式会社 | 半導体装置及びその製造方法 |
| KR100718614B1 (ko) * | 2003-10-24 | 2007-05-16 | 야마하 가부시키가이샤 | 용량 소자와 퓨즈 소자를 구비한 반도체 장치 및 그 제조방법 |
| KR100593958B1 (ko) * | 2003-11-12 | 2006-06-30 | 매그나칩 반도체 유한회사 | 반도체 소자의 저항 제조 방법 |
| US7164161B2 (en) * | 2003-11-18 | 2007-01-16 | Micron Technology, Inc. | Method of formation of dual gate structure for imagers |
| US6916700B1 (en) * | 2004-01-15 | 2005-07-12 | Taiwan Semiconductor Manufacturing Co., Ltd. | Mixed-mode process |
| US6806136B1 (en) * | 2004-02-17 | 2004-10-19 | Episil Technologies, Inc. | Method of forming a semiconductor device having a capacitor and a resistor |
| US7791141B2 (en) * | 2004-07-09 | 2010-09-07 | International Business Machines Corporation | Field-enhanced programmable resistance memory cell |
| US7029972B2 (en) * | 2004-07-20 | 2006-04-18 | Texas Instruments Incorporated | Method of manufacturing a metal-insulator-metal capacitor |
| US20060057813A1 (en) * | 2004-09-15 | 2006-03-16 | Cheng-Hsiung Chen | Method of forming a polysilicon resistor |
| KR100630706B1 (ko) * | 2004-10-21 | 2006-10-02 | 삼성전자주식회사 | 저항체를 구비한 반도체 집적 회로 및 그 제조방법 |
| US8294216B2 (en) | 2008-08-14 | 2012-10-23 | Taiwan Semiconductor Manufacturing Company, Ltd. | Integrating the formation of I/O and core MOS devices with MOS capacitors and resistors |
| KR20100076256A (ko) * | 2008-12-26 | 2010-07-06 | 주식회사 동부하이텍 | Ｐｉｐ 커패시터의 제조 방법 |
| US8853700B2 (en) * | 2011-08-10 | 2014-10-07 | International Business Machines Corporation | Cross-coupling of gate conductor line and active region in semiconductor devices |
| JP6283243B2 (ja) * | 2014-03-27 | 2018-02-21 | 旭化成エレクトロニクス株式会社 | キャパシタの製造方法及び半導体装置の製造方法 |
| US9299697B2 (en) * | 2014-05-15 | 2016-03-29 | Texas Instruments Incorporated | High breakdown voltage microelectronic device isolation structure with improved reliability |
| US10147784B2 (en) | 2014-05-15 | 2018-12-04 | Texas Instruments Incorporated | High voltage galvanic isolation device |
| US11222945B2 (en) | 2017-12-29 | 2022-01-11 | Texas Instruments Incorporated | High voltage isolation structure and method |
| US11049820B2 (en) * | 2018-07-30 | 2021-06-29 | Texas Instruments Incorporated | Crack suppression structure for HV isolation component |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3988824A (en) * | 1972-05-22 | 1976-11-02 | Hewlett-Packard Company | Method for manufacturing thin film circuits |
| US4367580A (en) * | 1980-03-21 | 1983-01-11 | Texas Instruments Incorporated | Process for making polysilicon resistors |
| US4971924A (en) * | 1985-05-01 | 1990-11-20 | Texas Instruments Incorporated | Metal plate capacitor and method for making the same |
| EP0272433B1 (de) * | 1986-11-18 | 1993-03-31 | Siemens Aktiengesellschaft | Integrierte Halbleiterschaltung mit als Dünnschichtstege auf den die aktiven Transistorbereiche trennenden Feldoxidbereichen angeordneten Lastwiderstände und Verfahren zu ihrer Herstellung |
| FR2658951B1 (fr) * | 1990-02-23 | 1992-05-07 | Bonis Maurice | Procede de fabrication d'un circuit integre pour filiere analogique rapide utilisant des lignes d'interconnexions locales en siliciure. |
| US5120572A (en) * | 1990-10-30 | 1992-06-09 | Microelectronics And Computer Technology Corporation | Method of fabricating electrical components in high density substrates |
| US5173437A (en) * | 1991-08-01 | 1992-12-22 | Chartered Semiconductor Manufacturing Pte Ltd | Double polysilicon capacitor formation compatable with submicron processing |
| JPH0590502A (ja) * | 1991-09-30 | 1993-04-09 | Nec Corp | 半導体装置 |
| JPH05211284A (ja) * | 1991-11-12 | 1993-08-20 | Nec Corp | 半導体集積回路 |
| US5397729A (en) * | 1992-06-15 | 1995-03-14 | Asahi Kasei Microsystems Co., Ltd. | Method for fabrication of semiconductor device having polycrystalline silicon and metal silicides |
| US5393691A (en) * | 1993-07-28 | 1995-02-28 | Taiwan Semiconductor Manufacturing Company | Fabrication of w-polycide-to-poly capacitors with high linearity |
| US5470775A (en) * | 1993-11-09 | 1995-11-28 | Vlsi Technology, Inc. | Method of forming a polysilicon-on-silicide capacitor |
| US5500387A (en) * | 1994-02-16 | 1996-03-19 | Texas Instruments Incorporated | Method of making high performance capacitors and/or resistors for integrated circuits |
-
1995
- 1995-03-31 US US08/414,761 patent/US5618749A/en not_active Expired - Lifetime
- 1995-11-20 TW TW084112319A patent/TW379440B/zh not_active IP Right Cessation
-
1996
- 1996-03-29 JP JP08076940A patent/JP3092790B2/ja not_active Expired - Fee Related
-
2000
- 2000-05-09 JP JP2000135507A patent/JP3431010B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000349166A (ja) | 2000-12-15 |
| JPH08274257A (ja) | 1996-10-18 |
| JP3431010B2 (ja) | 2003-07-28 |
| JP3092790B2 (ja) | 2000-09-25 |
| US5618749A (en) | 1997-04-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TW379440B (en) | Semiconductor device provided with capacitor | |
| US7226827B2 (en) | Method for fabricating semiconductor devices having silicided electrodes | |
| US7863126B2 (en) | Fabrication of a CMOS structure with a high-k dielectric layer oxidizing an aluminum layer in PFET region | |
| US7635620B2 (en) | Semiconductor device structure having enhanced performance FET device | |
| US20050250318A1 (en) | CVD tantalum compounds for FET gate electrodes | |
| US20080227247A1 (en) | Barrier dielectric stack for seam protection | |
| JPH10223889A (ja) | Ｍｉｓトランジスタおよびその製造方法 | |
| US7776695B2 (en) | Semiconductor device structure having low and high performance devices of same conductive type on same substrate | |
| TW200525751A (en) | Silicide/semiconductor structure and method of fabrication | |
| US6849546B1 (en) | Method for improving interlevel dielectric gap filling over semiconductor structures having high aspect ratios | |
| KR100275733B1 (ko) | 2중층스페이서를갖는모스트랜지스터형성방법 | |
| US6087238A (en) | Semiconductor device having reduced-width polysilicon gate and non-oxidizing barrier layer and method of manufacture thereof | |
| US7119017B2 (en) | Method for improving interlevel dielectric gap filling over semiconductor structures having high aspect ratios | |
| KR100433492B1 (ko) | 반도체 소자의 트랜지스터 형성 방법 | |
| US20090108359A1 (en) | A semiconductor device and method of manufacture therefor | |
| JP3061027B2 (ja) | 半導体装置の製造方法 | |
| TW466607B (en) | Manufacturing method for metal gate | |
| TWI235458B (en) | MOS transistor and fabrication method thereof | |
| US6677216B2 (en) | Method of making IC capacitor | |
| JPH07226502A (ja) | Ｍｏｓトランジスタ及びその製造方法 | |
| JPH04186733A (ja) | 半導体装置及びその製造方法 | |
| US7645712B2 (en) | Method of forming contact | |
| US20060040481A1 (en) | Methods and structures for preventing gate salicidation and for forming source and drain salicidation and for forming semiconductor device | |
| JPH0485833A (ja) | 半導体装置の製造方法 | |
| JPH07307309A (ja) | 半導体集積回路装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GD4A | Issue of patent certificate for granted invention patent | ||
| MK4A | Expiration of patent term of an invention patent |