JP6283243B2 - キャパシタの製造方法及び半導体装置の製造方法 - Google Patents
キャパシタの製造方法及び半導体装置の製造方法 Download PDFInfo
- Publication number
- JP6283243B2 JP6283243B2 JP2014066572A JP2014066572A JP6283243B2 JP 6283243 B2 JP6283243 B2 JP 6283243B2 JP 2014066572 A JP2014066572 A JP 2014066572A JP 2014066572 A JP2014066572 A JP 2014066572A JP 6283243 B2 JP6283243 B2 JP 6283243B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- capacitor
- film
- electrode layer
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Semiconductor Integrated Circuits (AREA)
Description
そして、以下の特許文献2では、MIM構造のキャパシタの容量を増大させるために、上部電極及び下部電極に挟まれる誘電体膜の形状を、下部電極と誘電体膜との間に微細な隙間が設けられた形状としている。
半導体装置200は、半導体ウエハの分割によって切り出された半導体チップであり、例えば半導体チップの断面部(半導体装置200の外周側面)に露出する第2層間絶縁膜140から水分が浸入する可能性が特に高い。
キャパシタ130のMIM容量が変動すると、所望の回路特性を得ることが困難となってしまう。
特許文献3には、誘電体膜を下部電極及び上部電極で挟んで構成されたキャパシタ構造体が、熱硬化樹脂、光硬化樹脂及び熱可塑性樹脂等の樹脂前駆体から形成される硬化樹脂からなる絶縁保護膜で被覆されていることが記載されている。
また、特許文献3に記載の薄膜キャパシタでは、電極部を覆うように耐水性を有する保護膜が設けられており、水分浸入に対する吸湿対策がなされてはいるものの当該保護膜破損時にキャパシタが水分を吸湿し、MIM容量の変動が生じるおそれがある。
本発明の一態様に係る半導体装置の製造方法は、上述のキャパシタの製造方法を含む。
<1.半導体装置>
[半導体装置の構成]
図1は、本発明の実施の形態に係る半導体装置100の一構成例を示す断面図である。半導体装置100は、水分を吸湿させた容量絶縁膜32が、水分を透過させない耐水性保護膜34で覆われているMIMキャパシタ30を備えている。
不純物拡散層12は、シリコン基板11に不純物が拡散された層であり、例えばウエル拡散層であってもよく、MOSトランジスタのソース又はドレインであってもよい。
素子分離層13は、不純物拡散層12を半導体基板10の他の領域や他の素子と分離するために、例えばLOCOS(Local Oxidation of Silicon)法で形成された絶縁層であり、シリコン酸化膜(SiO2)からなる。或いは、素子分離層13は、STI(Shallow Trench Isolation)法で形成された絶縁層であってもよい。
上述した半導体装置100は、集積回路が形成された半導体ウエハを複数に分割して各半導体装置を切り出す方法(ダイシング)により得ることができる。
以下、本発明の実施の形態に係るMIMキャパシタ30について詳細に説明する。
図1に示すように、MIMキャパシタ30は、MIMの連続層によって形成されたキャパシタである。MIMキャパシタ30は、例えば、下部電極層31と、下部電極層31上に形成された容量絶縁膜32と、容量絶縁膜32上に形成された上部電極層33と、容量絶縁膜32を介して対向する下部電極層31及び上部電極層33を被覆する耐水性保護膜34と、を備える。容量絶縁膜32は、予め水分を吸湿させることにより、水分を吸湿させない場合よりも多くのOH基を含有している。このような耐水性保護膜34は、例えば、少なくとも容量絶縁膜32の側面を被覆する。これにより、容量絶縁膜32が、耐水性保護膜34と、下部電極層31と、上部電極層33とで形成される空間領域内に密閉される。
容量絶縁膜32は、例えば、水分を吸湿させたシリコン化合物膜等からなる。シリコン化合物膜としては、例えば、シリコン酸化膜(SiO,SiO2等)又はシリコン窒化膜(SiN,Si3N4等)が挙げられる。特に、シリコン酸化膜が、PTEOS膜の場合は、吸湿しやすく、容量変動が発生しやすいため、本実施形態に好適である。水分を吸湿させた容量絶縁膜32は、容量絶縁膜32を構成するシリコン化合物のダングリングボンドがOH基で終端されている。
なお、従来の半導体装置のMIMキャパシタの容量絶縁膜中のOH基含有量は、一般的に容量絶縁膜がシリコン酸化膜の場合において、比誘電率が4.5程度である。
また、容量絶縁膜32は、予め水分を吸湿させているが、この構成は一例であり、水分に限定されない。本実施の形態において、MIMキャパシタ30の容量変動を抑制するためには、容量絶縁膜32を構成するシリコン化合物のダングリングボンドが原子又は官能基によって終端されていればよい。また、容量絶縁膜32を構成するシリコン化合物のダングリングボンドが、分極の大きい官能基で終端されることにより、MIMキャパシタ30の容量変動の抑制効果に加えて、MIMキャパシタ30の容量が増大するという効果が得られる。したがって、水以外にも、アルコール、フェノール類等のOH基を有する他の材料を用いて、容量絶縁膜32を構成するシリコン化合物のダングリングボンドを終端させてもよい。
耐水性保護膜34は、耐水性が高い絶縁性材料からなる。このような耐水性保護膜34は、例えば窒化シリコン(SiN)膜、酸化窒化シリコン(SiON)膜、酸化アルミニウム(Al2O3)等からなり、耐水性の観点から、窒化シリコン膜からなることが好ましいである。ここで、「耐水性が高い」という性質は、高撥水性若しくは低水分透過性、又は高水分吸着性等を有する等、下部電極層31と耐水性保護膜34とで形成される空間領域内から耐水性保護膜34の外側(第2層間絶縁膜40側)に水分を透過しにくい性質である。
また、耐水性保護膜34には、MIMキャパシタ30の外部との電気的接続のために、例えば下部電極層31及び上部電極層33の上面の一部を露出させる開口部が設けられている(参照符号は付していない)。
なお、耐水性保護膜34上に、さらに図示しない反射防止膜を設けてもよい。反射防止膜は、露光時において照射光の反射を防止、すなわち照射光の屈折率をコントロール可能な材料からなり、例えばSiONからなる。
反射防止膜の厚さは、露光時において照射光の反射を防止できる厚さであればよく、例えば150Å以上250Å以下である。
次に、図1に示した半導体装置100の製造方法について説明する。
図2(a)から図2(f)、図3(a)から図3(d)、及び図4(a)から図4(c)は、本発明の実施の形態に係る、MIMキャパシタ30を備える半導体装置100の製造方法を工程順に示す工程断面図である。
図2(a)に示すように、まず始めに、例えばシリコン基板11の表面に、LOCOS法等を用いて不純物拡散層12及び素子分離層13を形成し、半導体基板10とする。不純物拡散層12及び素子分離層13は、周知の方法を用いて形成することができる。
図2(b)に示すように、半導体基板10の不純物拡散層12及び素子分離層13形成側表面に、第1層間絶縁膜20を形成する。第1層間絶縁膜20は、例えばシリコン酸化膜又はシリコン窒化膜等であり、P−CVD法により形成する。また、図示しないが、図2(b)において第1層間絶縁膜20を形成後、第1層間絶縁膜20を貫いて、不純物拡散層12に電気的に接続するプラグ電極を形成する。
図2(d)に示すように、第1配線層31a上に、後にMIMキャパシタ30の容量絶縁膜32となる容量絶縁膜用化合物膜32aを形成する。容量絶縁膜用化合物膜32aは、例えばPTEOS膜からなり、P−CVD法により形成される。このとき、P−CVD法による成膜時の条件は、通常の流量や温度等の成膜条件でもよい。特に、流量を低くするなど緻密な膜を形成する成膜の場合、膜が吸湿しやすくなるため本実施形態の製造方法が好適である。
また、図示しない領域において、第1配線層31aの一部を除去する。これにより、容量絶縁膜32、上部電極層33及び下部電極層31を形成する。また、下部電極層31の形成と同時に、第2配線層33aを用いて、下部電極層31と同一層(レイヤー)に配置された中継配線部(図示せず)を形成してもよい。
耐水性保護膜34は窒化膜、例えばSiNからなり、P−CVD法により形成する。これにより、容量絶縁膜32を介して対向する下部電極層31及び上部電極層33が耐水性保護膜34で被覆されたMIMキャパシタ30が形成される。
図3(d)に示すように、第2層間絶縁膜40を形成後、上部電極層33上に第2層間絶縁膜40及び耐水性保護膜34を貫通する第1ビアホール40aを、下部電極層31上に第2層間絶縁膜40及び耐水性保護膜34を貫通する第2ビアホール40bを形成する。
以上により、本発明の実施の形態に係るMIMキャパシタ30を備える半導体装置100を得ることができる。
本発明の実施の形態は、以下の効果を奏する。
(1)予め水分を吸湿させた容量絶縁膜32を備えるMIMキャパシタ30は、その後半導体装置100内に水分が浸入したとしても、吸湿しにくくなる。このため、半導体装置100の使用を開始し、その後の使用を継続しても、半導体装置のMIM容量が変動しにくくなる。なお、本発明のMIMキャパシタ30では、容量絶縁膜32が下部電極層31と耐水性保護膜34とで形成される空間領域内に密閉されている。このため、半導体装置100の使用に伴う水分浸入があった場合でも、容量絶縁膜32がさらに水分を吸湿することを抑制することができる。
本実施形態に係るキャパシタ及び半導体装置は、本実施の形態で説明した図1に示すMIMキャパシタ30及び半導体装置100の構成に限られない。本実施形態に係るキャパシタ及び半導体装置は、容量絶縁膜に吸湿させた水分が、MIMキャパシタ外の領域に拡散して、容量絶縁膜中に吸湿させた水分の量が減少しないように構成されているいずれかの構成であればよい。
以下の実施例及び比較例では、半導体装置を高温・高湿の環境下に放置し、高温・高湿の環境下放置前後でのMIM容量の変動率を確認した。
<実施例>
本実施の形態に係る半導体装置のMIMキャパシタ(図2〜4に示す方法により作製した、図1に示す半導体装置100のMIMキャパシタ30)のMIM容量(初期容量)を測定した。なお、本実施の形態に係るMIMキャパシタの初期容量は、46.5pFであった。
ここで、本実施の形態に係る半導体装置の炉体内での放置時間は、192時間又は568時間とし、各放置時間で半導体装置を炉体内に放置した後のMIM容量(炉体内放置後容量)をそれぞれ測定した。また、放置時間毎に5サンプル(サンプル1〜5)の半導体装置を準備し、各サンプルのMIM容量変動率[%]を得た。
予め容量絶縁膜に吸湿させていない従来の半導体装置のMIMキャパシタのMIM容量(初期容量)を測定した。なお、従来の構成に係るMIMキャパシタの初期容量は、42.9pFであった。
続いて、従来の構成に係る半導体装置を、実施例と同様に温度85℃、湿度85%の恒温恒湿の炉体内に放置し、一定時間経過後に当該半導体装置を炉体から取り出して、MIM容量(炉体内放置後容量)を測定した。その後、初期容量を100%とした場合の炉体内放置後容量を算出し、MIM容量変動率[%]とした。
一方、比較例のMIMキャパシタは、炉体内での放置時間が長くなるにつれてMIM容量変動率が大きく増加し、放置時間が624時間の場合には、全てのサンプルのMIM容量変動率が9%を超えることが分かった。
一方、比較例のMIMキャパシタは、実施例のMIMキャパシタと比較して初期容量が小さかった。また、比較例のMIMキャパシタは、高温高湿環境での保存後においてMIM容量変動率の値が大きく、MIM容量が初期容量から大きく変動する。しかしながら、MIM容量の変動により、所望の回路特性を得ることが困難となってしまうという問題が生じる。
以上から、本実施形態に係るキャパシタ及び本実施形態に係るキャパシタを備える半導体装置は、MIM容量の変動が少ないため好ましく、また、高いMIM容量を維持可能な点でも好ましいことが分かった。
11・・・シリコン基板
12・・・不純物拡散層
13・・・素子分離層
20・・・第1層間絶縁膜
30・・・MIMキャパシタ
31・・・下部電極層
32・・・誘電体層
33・・・上部電極層
34・・・耐水性保護膜
40・・・第2層間絶縁膜
40a・・・第1ビアホール
40b・・・第2ビアホール
50a・・・第1プラグ電極
50b・・・第2プラグ電極
60a・・・第3配線層
60b・・・第4配線層
70・・・保護層
71・・・酸化膜
72・・・窒化膜
Claims (4)
- 下部電極層を形成する下部電極層形成工程と、
前記下部電極層上に、容量絶縁膜を形成する容量絶縁膜形成工程と、
前記容量絶縁膜を吸湿させる吸湿工程と、
吸湿させた前記容量絶縁膜上に、上部電極層を形成する上部電極層形成工程と、
少なくとも前記容量絶縁膜の側面を覆うように、耐水性保護膜を形成する耐水性保護膜形成工程と、
を備えるキャパシタの製造方法。 - 前記容量絶縁膜形成工程において、前記下部電極層の一部領域が露出するように前記容量絶縁膜を形成し、
前記耐水性保護膜形成工程において、露出した前記下部電極層を覆うように前記耐水性保護膜を形成し、該耐水性保護膜と該下部電極層と前記上部電極層とで形成される空間領域内に前記容量絶縁膜を密閉する
請求項1に記載のキャパシタの製造方法。 - 前記吸湿工程において、前記容量絶縁膜を温度80℃以上かつ湿度80%以上の環境下に放置して、該容量絶縁膜を吸湿させる
請求項1又は2に記載のキャパシタの製造方法。 - 請求項1〜3のいずれかに記載のキャパシタの製造方法を含む半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014066572A JP6283243B2 (ja) | 2014-03-27 | 2014-03-27 | キャパシタの製造方法及び半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014066572A JP6283243B2 (ja) | 2014-03-27 | 2014-03-27 | キャパシタの製造方法及び半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2015191948A JP2015191948A (ja) | 2015-11-02 |
JP6283243B2 true JP6283243B2 (ja) | 2018-02-21 |
Family
ID=54426234
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014066572A Expired - Fee Related JP6283243B2 (ja) | 2014-03-27 | 2014-03-27 | キャパシタの製造方法及び半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6283243B2 (ja) |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3688726B2 (ja) * | 1992-07-17 | 2005-08-31 | 株式会社東芝 | 半導体装置の製造方法 |
JPH07254592A (ja) * | 1994-03-16 | 1995-10-03 | Fujitsu Ltd | 半導体装置の製造方法 |
US5618749A (en) * | 1995-03-31 | 1997-04-08 | Yamaha Corporation | Method of forming a semiconductor device having a capacitor and a resistor |
JP3015738B2 (ja) * | 1995-06-21 | 2000-03-06 | 三洋電機株式会社 | 半導体装置の製造方法 |
JPH11238847A (ja) * | 1998-02-24 | 1999-08-31 | Oki Electric Ind Co Ltd | 半導体装置及びその製造方法 |
JP4501170B2 (ja) * | 1999-03-18 | 2010-07-14 | ソニー株式会社 | 半導体装置およびその製造方法 |
JP2001102529A (ja) * | 1999-09-28 | 2001-04-13 | Hitachi Ltd | Mim構造の容量素子及びそれを有する半導体集積回路装置 |
JP4947849B2 (ja) * | 2001-05-30 | 2012-06-06 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
US7317221B2 (en) * | 2003-12-04 | 2008-01-08 | Taiwan Semiconductor Manufacturing Co., Ltd. | High density MIM capacitor structure and fabrication process |
JP5154744B2 (ja) * | 2005-07-14 | 2013-02-27 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
JP2007194472A (ja) * | 2006-01-20 | 2007-08-02 | Shinko Electric Ind Co Ltd | 薄膜キャパシタの製造方法 |
-
2014
- 2014-03-27 JP JP2014066572A patent/JP6283243B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2015191948A (ja) | 2015-11-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9842878B2 (en) | Semiconductor device and a manufacturing method thereof | |
US8673707B2 (en) | Method for forming metal gate | |
TWI466236B (zh) | 裂縫停止結構及其形成方法 | |
US20090309232A1 (en) | Method of making connections in a back-lit circuit | |
US9054225B2 (en) | Integrated capacitor having a non-uniform thickness | |
US10998396B2 (en) | Semiconductor structure and method for forming a semiconductor structure | |
US9082641B2 (en) | Semiconductor device with contact hole and manufacturing method thereof | |
US20140167250A1 (en) | Semiconductor device | |
US20230154807A1 (en) | Manufacturing method for semiconductor device and semiconductor device | |
TWI685904B (zh) | 半導體裝置之製造方法 | |
JP2008282903A (ja) | 半導体装置およびその製造方法 | |
TW201125098A (en) | Semiconductor integrated circuit device and manufacturing method thereof | |
US20160351495A1 (en) | Process for manufacturing integrated electronic devices, in particular cmos devices using a borderless contact technique | |
KR100897824B1 (ko) | 엠아이엠(mim) 캐패시터와 그의 제조방법 | |
CN103839817A (zh) | 半导体器件及其制造方法 | |
JP6283243B2 (ja) | キャパシタの製造方法及び半導体装置の製造方法 | |
KR20100107608A (ko) | 반도체 소자 및 그 제조 방법 | |
JP5453405B2 (ja) | Cmosイメージセンサの製造方法 | |
US9123579B2 (en) | 3D memory process and structures | |
JP6546505B2 (ja) | 半導体装置及びその製造方法 | |
JP2015159146A (ja) | キャパシタ及び半導体装置、並びにキャパシタの製造方法 | |
US8987034B2 (en) | Backside illumination CMOS image sensor and method of manufacturing the same | |
CN110730905A (zh) | 半导体装置及其制造方法 | |
JPH05234991A (ja) | 半導体装置 | |
US9564520B1 (en) | Method of forming semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20170112 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20171120 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20171128 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20171225 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20180123 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20180126 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6283243 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |