JP4501170B2 - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法 Download PDFInfo
- Publication number
- JP4501170B2 JP4501170B2 JP07358399A JP7358399A JP4501170B2 JP 4501170 B2 JP4501170 B2 JP 4501170B2 JP 07358399 A JP07358399 A JP 07358399A JP 7358399 A JP7358399 A JP 7358399A JP 4501170 B2 JP4501170 B2 JP 4501170B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- film
- electrode
- hydrogen
- capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は半導体装置およびその製造方法に関し、特に酸化タンタル膜などの比誘電率の高い絶縁膜をキャパシタ絶縁膜としているキャパシタを有する半導体装置およびその製造方法に関する。
【０００２】
【従来の技術】
近年のＶＬＳＩ等の半導体装置においては、３年で７割の微細化および縮小化を実現し、高集積化および高性能化を達成してきた。
上記の半導体装置の微細化および縮小化に伴い、半導体素子の一つであるキャパシタ素子も、その専有面積の縮小化が行われてきた。
【０００３】
例えば、ＤＲＡＭ（Dynamic Random Access Memory）は、スイッチング用のメタル−酸化物−半導体積層体を有する電界効果型トランジスタ（ＭＯＳＦＥＴ）とメモリキャパシタとを有するメモリセル構造を持っており、半導体デバイスにおけるプロセスドライバーとして、学会レベルにおいては１Ｇｂの記憶容量を持つＤＲＡＭの発表も行われているなど、近年ますます微細化、縮小化され、大容量化、高集積化が進められている。
上記の微細化に伴いメモリセル面積は縮小化され、キャパシタ素子であるメモリキャパシタの占有面積も縮小化されてきた。
【０００４】
しかしながら、動作マージンを確保し、アルファー線によるソフトエラー耐性を確保して記憶したデータの信頼性を高めるために、メモリキャパシタの蓄積容量ＣｓはＤＲＡＭの世代にかかわらず１ビットあたり２０〜３０ｆＦと一定の必要量以上の値を確保する必要がある。
即ち、メモリキャパシタは微細化するに従いその占有面積を縮小化しているにもかかわらず、その蓄積容量Ｃｓは必要量確保する必要があり、そのための様々な工夫がなされてきた。
【０００５】
例えば、キャパシタ絶縁膜の膜厚を薄くすることにより蓄積容量を増加させる方法の他、キャパシタ絶縁膜として窒化シリコン膜と酸化シリコン膜の複合膜であるＯＮ膜（あるいはＯＮＯ膜）に代わって、比誘電率の高い酸化タンタル（Ta2O5 ）、ＢＳＴ（チタン酸バリウムストロンチウム）あるいはＳＴＯ（チタン酸ストロンチウム）などを用い、キャパシタ絶縁膜の構成材料を改良することによりキャパシタの蓄積容量を増加させるなどの方法が開発されている。
【０００６】
一方で、キャパシタの電極構造も工夫が加えられており、様々な構造を有するものが開発されている。メモリ・キャパシタは記憶ノード電極（キャパシタのトランジスタに接続している電極）とプレート電極（キャパシタの接地している電極）とその間のキャパシタ絶縁膜とを有しており、記憶ノード電極とプレート電極の表面積を増加することによりキャパシタの蓄積容量を増加させることができる。
例えば、平面的な構造を持つプレーナ型から、立体化した形状のスタック型およびトレンチ型などが開発されている。
【０００７】
半導体装置においては、ＤＲＡＭなどにおけるメモリキャパシタに限らず、通常のキャパシタにおいても専有面積を縮小化しながら蓄積容量を増大させることが望まれており、上記のようにしてキャパシタの構造およびキャパシタ絶縁膜の組成により蓄積容量を増加させる技術は、キャパシタ絶縁膜を介して１対の電極が対向する構造を有する通常のキャパシタに広く応用することが可能である。
【０００８】
上記の酸化タンタルやＢＳＴなどの高誘電率膜をキャパシタ絶縁膜に用いたプレーナ型のキャパシタを有する半導体装置について説明する。
図１２は、上記のキャパシタを有する半導体装置の断面図である。
例えばＬＯＣＯＳ法などにより形成された素子分離絶縁膜により分離された半導体基板１０の不図示の活性領域において、トランジスタなどの不図示の半導体素子が形成されている。
上記の半導体基板１０上には、半導体基板１０上のトランジスタなどの半導体素子を被覆して、あるいは、半導体基板１０に形成された素子分離絶縁膜上を被覆して、例えばＴＥＯＳ（tetra-ethyl-ortho-silicate）を原料とするプラズマＣＶＤ（Chemical Vapor Deposition ; 化学的気相成長）法などにより形成された酸化シリコンからなる下地絶縁膜２０が形成されている。
上記の下地絶縁膜２０の上層に、例えばタングステンやポリシリコンなどからなる不図示の埋め込みプラグなどに接続するように形成された窒化チタンなどからなるバリアメタル層３０ａとプラチナなどの金属材料からなる電極層３０ｂの積層体からなる第１電極３０、例えば酸化タンタル、ＢＳＴあるいはＳＴＯなどの高誘電率膜からなるキャパシタ絶縁膜２２、および、例えばプラチナなどの金属材料からなる電極層からなる第２電極３１が積層して、キャパシタ素子が形成されている。
【０００９】
上記のキャパシタ素子を被覆して、例えばＴＥＯＳを原料とするプラズマＣＶＤ法により形成された酸化シリコンからなる上側被覆絶縁膜２３が形成されている。
さらにその上層に、例えばＯ3 およびＴＥＯＳを原料とするＣＶＤ法により形成された酸化シリコンからなり、ＣＭＰ（Chemical Mechanical Polishing ）処理などにより平坦化された平坦化絶縁膜２４が形成されている。
さらにその上層に、例えばＴＥＯＳを原料とするプラズマＣＶＤ法により形成された酸化シリコンからなる上層絶縁膜２５が形成されている。
上層絶縁膜２５の上層である最上層に、例えばプラズマＣＶＤ法により形成された窒化シリコン膜（ＳｉＮx ：Ｈ膜）からなるパッシベーション膜２６が形成されている。
上記の構造においては、必要に応じて、上側被覆絶縁膜２３あるいは上層絶縁膜２５として、リンを含有する酸化シリコン（ＰＳＧ）などを用いることも可能である。
【００１０】
上記の構造のキャパシタにおいては、キャパシタ素子の上層および下層に配置するように、ＴＥＯＳを原料とするプラズマＣＶＤ法などにより形成された酸化シリコン層や、パッシベーション膜であるＳｉＮx ：Ｈ膜中には、多量の水分（水酸基成分）あるいは水素が含まれており、これらの水分（水酸基成分）や水素が絶縁膜中を移動してキャパシタ絶縁膜２２に取り込まれると、キャパシタ絶縁膜の膜質が変化し、高誘電率特性が劣化してしまうという問題が発生する。
例えば、ＴＥＯＳを原料とするプラズマＣＶＤ法により形成された酸化シリコン膜中には、水が多量に含まれており、この膜中の水が移動してキャパシタ絶縁膜２２に取り込まれるとキャパシタ特性が劣化する。
また、例えばプラズマＣＶＤ法により形成された窒化シリコン膜（ＳｉＮx ：Ｈ膜）中には、Ｓｉ−Ｈ基やＮ−Ｈ基などの状態で例えば１０〜２５ａｔｏｍ％程度の多量の水素が含まれており、この水素が移動してキャパシタ絶縁膜中に取り込まれ、キャパシタ特性が劣化する。
【００１１】
上記の問題を回避するために、図１３の断面図に示すようなキャパシタ素子を減圧ＣＶＤ法により形成された窒化シリコン膜で被覆した構造が考えられる。
例えばＬＯＣＯＳ法などにより形成された素子分離絶縁膜により分離された半導体基板１０の不図示の活性領域において、トランジスタなどの不図示の半導体素子が形成されている。
上記の半導体基板１０上には、半導体基板１０上のトランジスタなどの半導体素子を被覆して、あるいは、半導体基板１０に形成された素子分離絶縁膜上を被覆して、例えばＴＥＯＳを原料とするプラズマＣＶＤ法などにより形成された酸化シリコンからなる下地絶縁膜２０が形成されている。
上記の下地絶縁膜２０の上層に、例えば減圧ＣＶＤ法により形成された窒化シリコン膜（Ｓｉ3 Ｎ4 膜）である下側被覆絶縁膜２１が形成されている。
上記の下側被覆絶縁膜２１の上層に、例えばタングステンやポリシリコンなどからなる不図示の埋め込みプラグなどに接続するように形成された窒化チタンなどからなるバリアメタル層３０ａとプラチナなどの金属材料からなる電極層３０ｂの積層体からなる第１電極３０、例えば酸化タンタル、ＢＳＴあるいはＳＴＯなどの高誘電率膜からなるキャパシタ絶縁膜２２、および、例えばプラチナなどの金属材料からなる電極層からなる第２電極３１が積層して、キャパシタ素子が形成されている。
【００１２】
上記のキャパシタ素子を被覆して、例えば減圧ＣＶＤ法により形成された窒化シリコン膜（Ｓｉ3 Ｎ4 膜）である上側被覆絶縁膜２３が形成されている。
さらにその上層に、例えばＯ3 およびＴＥＯＳを原料とするＣＶＤ法により形成された酸化シリコンからなり、ＣＭＰ処理などにより平坦化された平坦化絶縁膜２４が形成されている。
さらにその上層に、例えばＴＥＯＳを原料とするプラズマＣＶＤ法により形成された酸化シリコンからなる上層絶縁膜２５が形成されている。
上層絶縁膜２５の上層である最上層に、例えばプラズマＣＶＤ法により形成された窒化シリコン膜（ＳｉＮx ：Ｈ膜）からなるパッシベーション膜２６が形成されている。
【００１３】
上記の構造のキャパシタ素子において、下側被覆絶縁膜２１および上側被覆絶縁膜２３として、減圧ＣＶＤ法により形成された窒化シリコン膜（Ｓｉ3 Ｎ4 膜）は、水（水酸基）を透過させず、これらがキャパシタ絶縁膜に取り込まれるのを防止することができる。
【００１４】
【発明が解決しようとする課題】
しかしながら上記のように、キャパシタ素子が、減圧ＣＶＤ法により形成された窒化シリコン膜（Ｓｉ3 Ｎ4 膜）からなる下側被覆絶縁膜２１および上側被覆絶縁膜２３により被覆されている構造を形成する場合、その製造工程において、減圧ＣＶＤ法により形成される窒化シリコン膜（Ｓｉ3 Ｎ4 膜）の成膜温度が７００〜８５０℃程度あることから、この成膜温度下でキャパシタ絶縁膜や電極の物理的な構造の変化や膜質の劣化を引き起し、これに伴ってキャパシタ特性の劣化を発生させることになる。
【００１５】
上記の問題を回避するために、プラズマＣＶＤ法により形成される窒化シリコン（ＳｉＮx ：Ｈ）膜からなる下側被覆絶縁膜２１および上側被覆絶縁膜２３により、上記のキャパシタ素子を被覆する構造が考えられる。
しかしながら、プラズマＣＶＤ法により形成される窒化シリコン膜（ＳｉＮx ：Ｈ膜）中にはＳｉ−Ｈ基やＮ−Ｈ基などの状態で多量（１０〜２５ａｔｏｍ％）に水素が含有されており、この水素が絶縁膜中を移動してキャパシタ絶縁膜２２に取り込まれることにより、キャパシタ絶縁膜の膜質が変化する上記の問題を容易に発生させてしまう。
【００１６】
そこで、現在プラズマＣＶＤ法により、水素や水酸基の含有量の少ない酸化シリコン膜を形成する方法の開発が進められている。しかしながら、現時点においては未だ半導体装置中の絶縁膜として使用可能な特性が得られていない。
上記のように、実際の半導体装置においては、絶縁膜中の水（水酸基）や水素などに対する対策が十分ではなく、デバイス特性の安定化が十分になされてはいないために、上記の層間絶縁膜中に含有されている水（水酸基）や水素などが、絶縁膜中を移動してキャパシタ絶縁膜に取り込まれた時のキャパシタ特性の悪化分を考慮してマージンのある設計がなされており、高誘電率膜の特性を十分に活用しているとは言えない。
【００１７】
本発明は、上記の問題に鑑みなされたものであり、従って本発明の目的は、高誘電率のキャパシタ絶縁膜を有するキャパシタ素子において、キャパシタ素子を被覆している絶縁膜中に含有される水（水酸基）や水素などがキャパシタ絶縁膜まで移動するのを抑制し、キャパシタのデバイス特性を安定化させることができる半導体装置およびその製造方法を提供することである。
【００１８】
【課題を解決するための手段】
上記の目的を達成するため、本発明の半導体装置は、基板と、基板の上層に形成された下地絶縁膜と、前記下地絶縁膜の上層に形成された第１電極、前記第１電極の上層に形成されたキャパシタ絶縁膜、および前記キャパシタ絶縁膜の上層に形成された第２電極とを有するキャパシタ素子と、水素を含み水分の透過を防止する窒化シリコン膜または酸化窒化シリコン膜の絶縁膜と水分を蓄積する絶縁膜との積層被覆絶縁膜とを有し、少なくとも前記第２電極の上面に水素の透過を防止する膜が形成され、前記積層被覆絶縁膜は、前記下地絶縁膜と前記第１電極の間および前記水素の透過を防止する膜の上層それぞれに形成され、前記積層被覆絶縁膜の水素を含み水分の透過を防止する窒化シリコン膜または酸化窒化シリコン膜の絶縁膜側が、前記キャパシタ素子側になっている。
【００１９】
本発明の半導体装置は、好適には、さらに前記第１電極の下面に水素の透過を防止する膜が形成されている。
第２電極の上面あるいは第１電極の下面の表層部分に形成された少なくとも窒化チタン、酸化窒化チタン膜あるいは酸化イリジウムのいずれかを含有する導電膜により、上記の水素の透過を防止する膜とする。
【００２１】
本発明の半導体装置は、好適には、前記水分を蓄積する絶縁膜が、少なくともリンを含有する酸化シリコン膜を含む絶縁膜である。
【００２２】
本発明の半導体装置は、好適には、基板と、基板の上層に形成された下地絶縁膜と、前記下地絶縁膜の上層に形成された第１電極、前記第１電極の上層に形成されたキャパシタ絶縁膜、および前記キャパシタ絶縁膜の上層に形成された第２電極とを有するキャパシタ素子と、還元防止機能を有する絶縁膜と水素を含み水分の透過を防止する窒化シリコン膜または酸化窒化シリコン膜の絶縁膜との積層被覆絶縁膜とを有し、少なくとも前記第２電極の上面に水素の透過を防止する膜が形成され、前記積層被覆絶縁膜は、前記下地絶縁膜と前記第１電極の間もしくは前記水素の透過を防止する膜の上層、または前記下地絶縁膜と前記第１電極の間および前記水素の透過を防止する膜の上層それぞれに形成され、前記積層被覆絶縁膜の還元防止機能を有する絶縁膜側が、前記キャパシタ素子側になっている。
さらに好適には、前記還元防止機能を有する絶縁膜が、少なくとも酸化シリコン膜を含む絶縁膜である。
【００２３】
本発明の半導体装置は、好適には、基板と、基板の上層に形成された下地絶縁膜と、前記下地絶縁膜の上層に形成された第１電極、前記第１電極の上層に形成されたキャパシタ絶縁膜、および前記キャパシタ絶縁膜の上層に形成された第２電極とを有するキャパシタ素子と、還元防止機能を有する絶縁膜、水素を含み水分の透過を防止する窒化シリコン膜または酸化窒化シリコン膜の絶縁膜、および水分を蓄積する絶縁膜の各絶縁膜がこの順番で積層されている積層被覆絶縁膜とを有し、少なくとも前記第２電極の上面に水素の透過を防止する膜が形成され、前記積層被覆絶縁膜は、前記下地絶縁膜と前記第１電極の間もしくは前記水素の透過を防止する膜の上層、または前記下地絶縁膜と前記第１電極の間および前記水素の透過を防止する膜の上層それぞれに形成され、前記積層被覆絶縁膜の還元防止機能を有する絶縁膜側が、前記キャパシタ素子側になっている。
さらに好適には、前記水分を蓄積する絶縁膜が、少なくともリンを含有する酸化シリコン膜を含む絶縁膜であり、また、前記還元防止機能を有する絶縁膜が、少なくとも酸化シリコン膜を含む絶縁膜である。
【００２４】
上記の本発明の半導体装置は、酸化タンタル、ＢＳＴあるいはＳＴＯなどの高誘電率のキャパシタ絶縁膜を有するキャパシタを有する半導体装置において、第１電極、キャパシタ絶縁膜および第２電極からなるキャパシタ素子において、少なくとも第２電極の上面に、好ましくは第２電極の上面および第１電極の下面の表層部分に、少なくとも窒化チタン、酸化窒化チタン膜あるいは酸化イリジウムのいずれかを含有する導電膜として、水素の透過を防止する膜が形成されている。
上記の構造のキャパシタは、水素の透過を防止する膜により、その上層あるいは下層に形成されている窒化シリコン膜などの絶縁膜中にＳｉ−Ｈ基やＮ−Ｈ基などの状態で含有される水素がキャパシタ絶縁膜へと移動するのを防止できる。
従って、キャパシタ素子を被覆している絶縁膜中に含有される水素がキャパシタ絶縁膜まで移動するのを抑制し、キャパシタのデバイス特性を安定化させることができる。
【００２５】
さらに、第２電極の上層あるいは前記第１電極の下層の少なくともいずれかに、好ましくは両側に、水分の透過を防止する絶縁膜を含む被覆絶縁膜が形成されている構造とすることで、キャパシタ素子の上層あるいは下層に形成された酸化シリコンなどの絶縁膜中の水（水酸基）などがキャパシタ絶縁膜へと移動するのを防止でき、キャパシタのデバイス特性をさらに安定化させることができる。
第２電極の上層あるいは前記第１電極の下層の両側に水分の透過を防止する絶縁膜を含む被覆絶縁膜が形成されている構造とすることで、キャパシタのデバイス特性をさらに安定化させることができる。
【００２６】
さらに、被覆絶縁膜を水分の透過を防止する絶縁膜と水分を蓄積する絶縁膜との積層絶縁膜構造とすることで、窒化シリコン膜など水分の透過を防止する絶縁膜を薄膜化することが可能となり、窒化シリコン膜から供給される水素の量を抑制することが可能となる。
【００２７】
さらに、被覆絶縁膜を水分の透過を防止する絶縁膜と還元防止機能を有する絶縁膜との積層絶縁膜構造とすることで、窒化シリコン膜など水分の透過を防止する絶縁膜から供給される水素を消費し、キャパシタ絶縁膜へ移動する水素の量を抑制することが可能となる。
【００３１】
また、上記の目的を達成するため、本発明の半導体装置の製造方法は、基板の上層に下地絶縁膜を形成する工程と、前記下地絶縁膜の上層に第１の水分を蓄積する絶縁膜を形成する工程と、前記水分を蓄積する絶縁膜の上層に、第１の水素を含み水分の透過を防止する窒化シリコン膜または酸化窒化シリコン膜の絶縁膜を形成する工程と、前記第１の水素を含み水分の透過を防止する窒化シリコン膜または酸化窒化シリコン膜の絶縁膜の上層に、第１電極を形成する工程と、前記第１電極の上層にキャパシタ絶縁膜を形成する工程と、前記キャパシタ絶縁膜の上層に第２電極を形成する工程と、前記第２電極の上面に水素の透過を防止する膜を形成する工程と、前記水素の透過を防止する膜の上層に、第２の水素を含み水分の透過を防止する窒化シリコン膜または酸化窒化シリコン膜の絶縁膜を形成する工程と、前記第２の水素を含み水分の透過を防止する窒化シリコン膜または酸化窒化シリコン膜の絶縁膜の上層に、第２の水分を蓄積する絶縁膜を形成する工程とを有する。
【００３２】
上記の本発明の半導体装置の製造方法は、好適には、前記第１電極を形成する工程以前の工程が、さらに前記第１電極の下面に水素の透過を防止する膜を形成する工程を含む。
また好適には、第２電極の上面の表層部分に、少なくとも窒化チタン、酸化窒化チタン膜あるいは酸化イリジウムのいずれかを含有する導電膜を形成して、上記の水素の透過を防止する膜とする。
【００３６】
上記の本発明の半導体装置の製造方法によれば、酸化タンタル、ＢＳＴあるいはＳＴＯなどの高誘電率のキャパシタ絶縁膜を有するキャパシタを有する半導体装置を製造する工程において、第１電極、キャパシタ絶縁膜および第２電極からなるキャパシタ素子の少なくとも第２電極の上面に、好ましくは第２電極の上面の表層部分に、少なくとも窒化チタン、酸化窒化チタン膜あるいは酸化イリジウムのいずれかを含有する導電膜として、水素の透過を防止する膜を形成する。
上記の水素の透過を防止する膜を形成することにより、その上層あるいは下層に形成される窒化シリコン膜などの絶縁膜中にＳｉ−Ｈ基やＮ−Ｈ基などの状態で含有される水素がキャパシタ絶縁膜へと移動するのを防止できる。
従って、キャパシタ素子を被覆している絶縁膜中に含有される水素がキャパシタ絶縁膜まで移動するのを抑制し、キャパシタのデバイス特性を安定化させることができる。
【００４７】
【発明の実施の形態】
以下に、本発明の半導体装置の製造方法の実施の形態について図面を参照して説明する。
【００４８】
第１実施形態
図１は、本実施形態に係る半導体装置の断面図である。
例えばＬＯＣＯＳ法あるいはＳＴＩ（Shallow Trench Isolation）法などにより形成された素子分離絶縁膜により分離された半導体基板１０の不図示の活性領域において、トランジスタなどの不図示の半導体素子が形成されている。
上記の半導体基板１０上には、半導体基板１０上のトランジスタなどの半導体素子を被覆して、あるいは、半導体基板１０に形成された素子分離絶縁膜上を被覆して、例えばＴＥＯＳ（tetra-ethyl-ortho-silicate）を原料とするプラズマＣＶＤ（Chemical Vapor Deposition ）法などにより形成された酸化シリコンからなる下地絶縁膜２０が形成されている。
上記の下地絶縁膜２０の上層に、例えば常圧ＣＶＤ法などにより形成された０〜４．５重量％のリンを含有する１００〜５００ｎｍの膜厚の酸化シリコン膜（ＰＳＧ膜）２１ａ、例えば減圧ＣＶＤ法などにより形成された０．２〜２０ａｔｏｍ％の水素を含有する５０〜１５０ｎｍの膜厚の窒化シリコン膜２１ｂ、および、例えばＯ3 およびＴＥＯＳを原料とするＣＶＤ法により形成された０．５〜１０重量％の水酸基（水分）を含有する５０〜１５０ｎｍの膜厚の酸化シリコン膜２１ｃの積層絶縁膜である下側被覆絶縁膜２１が形成されている。
【００４９】
上記の下側被覆絶縁膜２１の上層に、例えばタングステンやポリシリコンなどからなる不図示の埋め込みプラグなどに接続するようにスパッタリング法などにより形成された窒化チタンや酸化窒化チタンなどからなる電極被覆導電層（バリアメタル層）３０ａと、例えばスパッタリング法などにより形成されたプラチナやイリジウムなどの導電性材料からなる電極層３０ｂの積層体からなる第１電極３０が形成されている。
上記の第１電極３０の上層に、例えば酸化タンタル（Ta2O5 ）、ＢＳＴ（チタン酸バリウムストロンチウム）あるいはＳＴＯ（チタン酸ストロンチウム）などの高誘電率膜、あるいは、Ｙ１などの強誘電体膜からなるキャパシタ絶縁膜２２が形成されている。
上記のキャパシタ絶縁膜２２の上層に、例えばスパッタリング法などにより形成されたプラチナやイリジウムなどの導電性材料からなる電極層３１ａと、例えばスパッタリング法などにより形成された窒化チタンや酸化窒化チタンなどからなり、５０〜１５０ｎｍの膜厚の電極被覆導電層３１ｂの積層体からなる第２電極３１が形成されている。
以上のように、キャパシタ絶縁膜を介して１対の電極が対向する構造を有するキャパシタ素子が形成されている。
【００５０】
上記のキャパシタ素子を被覆して、例えばＯ3 およびＴＥＯＳを原料とするＣＶＤ法により形成された０．５〜１０重量％の水酸基（水分）を含有する１００〜５００ｎｍの膜厚の酸化シリコン膜２３ａ、例えば触媒ＣＶＤ法などにより形成された１〜２０ａｔｏｍ％の水素を含有する５０〜１５０ｎｍの膜厚の窒化シリコン膜２３ｂ、および、例えば常圧ＣＶＤ法などにより形成されたリンを含有する酸化シリコン膜（ＰＳＧ膜）２３ｃの積層絶縁膜である上側被覆絶縁膜２３が形成されている。
【００５１】
上側被覆絶縁膜２３の上層に、例えばＯ3 およびＴＥＯＳを原料とするＣＶＤ法、あるいは、ＩＣＰ（Inductively Coupled Plasma）型プラズマＣＶＤ法、ＥＣＲ（Electron Cyclotron Resonance）型プラズマＣＶＤ法あるいはヘリコン波プラズマＣＶＤ法などの高密度プラズマＣＶＤ法などにより形成された酸化シリコンからなり、ＣＭＰ（Chemical Mechanical Polishing ）処理などにより平坦化された平坦化絶縁膜２４が形成されている。
さらにその上層に、例えばＴＥＯＳを原料とするプラズマＣＶＤ法により形成された酸化シリコンからなる上層絶縁膜２５が形成されている。
上層絶縁膜２５の上層である最上層に、例えばプラズマＣＶＤ法により形成された窒化シリコン膜（ＳｉＮx ：Ｈ膜）からなるパッシベーション膜２６が形成されている。
【００５２】
上記の構造のキャパシタ素子においては、第１電極３０および第２電極の下部および上部にそれぞれ形成された電極被覆導電層３０ａ，３１ｂは、バリアメタル層として機能する他に、パッシベーション膜２６などの窒化シリコン膜中に含有される水素の透過を防止する機能を有する。
【００５３】
また、下側被覆絶縁膜２１および上側被覆絶縁膜２３中の窒化シリコン膜２１ｂ，２３ｂは、ＰＳＧ膜などに含有される水分（水酸基）の透過を防止する機能を有する。特に、下側被覆絶縁膜２１中の窒化シリコン膜２１ｂは、減圧ＣＶＤ法による高温成膜が可能であり、この場合には膜中の水素含有率を低減できるので、キャパシタ絶縁膜の劣化をさらに抑制することができる。
【００５４】
また、下側被覆絶縁膜２１および上側被覆絶縁膜２３中のＰＳＧ膜２１ａ，２３ｃは、水分（水酸基）を蓄える機能を有し、水分（水酸基）を外部へ放出しにくい性質を有しているので、過度の水分の透過を防止し、さらに、ナトリウムイオンゲッター、電荷中和、応力緩和などの機能を有する。
上記の構造においては、必要に応じて、上側被覆絶縁膜２３の一部としてＰＳＧ膜を形成するかわりに、上層絶縁膜２５として、ＰＳＧ膜を用いることも可能であり、この場合には上層絶縁膜２５が上記の機能を有することになる。
【００５５】
また、下側被覆絶縁膜２１および上側被覆絶縁膜２３中のＯ3 およびＴＥＯＳを原料とするＣＶＤ法により形成された酸化シリコン膜２１ｃ，２３ａは、キャパシタ素子に適度な量の水分（水酸基）を供給する機能と、水素を消費する酸化剤（還元防止剤）としての機能を有している。
上記の酸化シリコン膜は、膜中に水分を有しているので厚膜化するとキャパシタ絶縁膜に移動する水分量が多量となり、キャパシタ絶縁膜が劣化してしまうが、水分の透過を防止する窒化シリコン膜のキャパシタ素子側に薄膜にして形成することで、キャパシタ絶縁膜に微量の水分を供給するのみとなり、キャパシタ素子の特性を劣化させることなく、水素を消費する機能を有する膜とすることができる。
【００５６】
従って、キャパシタ素子を被覆している絶縁膜中に含有される水（水酸基）や水素などがキャパシタ絶縁膜まで移動するのを抑制し、デバイス特性が安定化（例えば、漏れ電流の増加の低減、容量値低下の低減、耐圧劣化の低減、高周波側の周波数特性の劣化の防止）したキャパシタ素子を有する半導体装置である。
【００５７】
上記の本発明の半導体装置の製造方法について説明する。
まず、図２（ａ）に示すように、半導体基板１０に、ＬＯＣＯＳ法あるいはＳＴＩ法などにより不図示の素子分離絶縁膜を形成し、活性領域にトランジスタなどの不図示の半導体素子を形成した後、その上層を被覆して例えばＴＥＯＳを原料とするプラズマＣＶＤ法により酸化シリコンを堆積させて下地絶縁膜２０を形成する。
【００５８】
次に、下地絶縁膜２０の上層に、例えば常圧ＣＶＤ法、Ｏ3 およびＴＥＯＳを原料とするＣＶＤ法、あるいは、ＴＥＯＳを原料とするプラズマＣＶＤ法などにより、０〜４．５重量％のリンを含有し、１００〜５００ｎｍの膜厚を有する酸化シリコン膜（ＰＳＧ膜）２１ａを形成する。
ＰＳＧ膜２１ａは常圧ＣＶＤ法により形成することが一般的であるが、プラズマＣＶＤ法や減圧ＣＶＤ法により形成することも可能である。但し、ダストの発生やチャージアップダメージの観点からスパッタリング法により形成することは好ましくない。
ＰＳＧ膜２１ａ中のリンの含有量としては、製造工程における吸湿性の問題から５重量％以下とすることが好ましい。
【００５９】
次に、図２（ｂ）に示すように、ＰＳＧ膜２１ａの上層に、例えば、プラズマＣＶＤ法あるいは触媒ＣＶＤ法により窒化シリコン膜（ＳｉＮx ：Ｈ膜）、減圧ＣＶＤ法により窒化シリコン膜（Ｓｉ3 Ｎ4 膜）、あるいは、プラズマＣＶＤ法、触媒ＣＶＤ法、減圧ＣＶＤ法あるいはスパッタリング法などにより酸化窒化シリコン膜（ＳｉＯx1Ｎy1：Ｈ膜；ｘ１＝０〜５０（ａｔｏｍ％），ｙ１＝１００−ｘ１（ａｔｏｍ％））などを５０〜１５０ｎｍの膜厚で堆積させて、０．２〜２０ａｔｏｍ％の水素を含有する窒化シリコン膜２１ｂを形成する。
触媒ＣＶＤ法においては、基板の近傍に配置されたタングステン線などの加熱触媒体と原料ガスとの接触分解反応を利用して、プラズマを用いずに２００〜３００℃程度の低温で成膜することが可能である。
上記の減圧ＣＶＤ法、プラズマＣＶＤ法あるいはスパッタリング法としては通常用いられる範囲の処理条件により成膜することができ、例えば、減圧ＣＶＤ法により窒化シリコン膜（Ｓｉ3 Ｎ4 膜）を形成する成膜温度は７００〜８５０℃程度である。
【００６０】
次に、窒化シリコン膜２１ｂの上層に、例えばＯ3 およびＴＥＯＳを原料とするＣＶＤ法により０．５〜１０重量％の水酸基（水分）を含有する５０〜１５０ｎｍの膜厚の酸化シリコン膜（Ｏ3 −ＴＥＯＳ膜）２１ｃを形成する。
以上のようにして、ＰＳＧ膜２１ａ、窒化シリコン膜２１ｂおよびＯ3 −ＴＥＯＳ膜２１ｃの積層絶縁膜である下側被覆絶縁膜２１を形成する。
【００６１】
次に、図２（ｃ）に示すように、下側被覆絶縁膜２１の上層に、例えばスパッタリング法などにより窒化チタン、酸化窒化チタンあるいは酸化イリジウムを堆積させ、電極被覆導電層３０ａを形成する。
次に、電極被覆導電層３０ａの上層に、例えばスパッタリング法などによりプラチナ、イリジウム、アルミニウム、あるいはプラチナ／ルテニウムの積層体などの導電性材料を堆積させ、電極層３０ｂを形成する。
以上のようにして、電極被覆導電層３０ａと電極層３０ｂの積層体である第１電極３０を形成する。
【００６２】
次に、第１電極３０の上層に、例えば酸化タンタル、ＢＳＴあるいはＳＴＯなどの高誘電率膜からなるキャパシタ絶縁膜２２を通常用いられる方法により形成する。
次に、その上層に、例えば第１電極３０と同様に、例えばスパッタリング法などによりプラチナ、イリジウム、アルミニウム、あるいはプラチナ／ルテニウムの積層体などの導電性材料を堆積させ、電極層３１ａを形成する。
次に、電極層３１ａの上層に、例えばスパッタリング法などにより窒化チタン、酸化窒化チタンあるいは酸化イリジウムを堆積させ、電極被覆膜３１ｂを形成する。
以上のようにして、電極層３１ａと電極被覆膜３１ｂの積層体である第２電極３１を形成する。
ここで、上記の電極被覆導電層３０ａ，３１ｂとして酸化窒化チタン膜（ＴｉＯx2Ｎy2膜；；ｘ２＝０．１〜２０（ａｔｏｍ％），ｙ２＝１００−ｘ２（ａｔｏｍ％））を形成する場合には、スパッタリング法を用いるのが一般的であるが、プラズマＣＶＤ法あるいは有機金属ＣＶＤ法を用いることも可能である。
【００６３】
次に、図３（ｄ）に示すように、フォトリソグラフィー工程によりキャパシタ素子のパターンを有するレジスト膜Ｒを形成した後、ＲＩＥ（反応性イオンエッチング）などのエッチング処理により第２電極３１、キャパシタ絶縁膜２２および第１電極３０を順にパターン加工して、キャパシタ絶縁膜を介して１対の電極が対向する構造を有するキャパシタ素子を形成する。
【００６４】
次に、図３（ｅ）に示すように、アッシング処理などによりレジスト膜を除去した後、上記のキャパシタ素子を被覆して、例えばＯ3 およびＴＥＯＳを原料とするＣＶＤ法により０．５〜１０重量％の水酸基（水分）を含有する１００〜５００ｎｍの膜厚の酸化シリコン膜（Ｏ3 −ＴＥＯＳ膜）２３ａを形成する。
次に、Ｏ3 −ＴＥＯＳ膜２３ａの上層に、例えば、プラズマＣＶＤ法あるいは触媒ＣＶＤ法により窒化シリコン膜（ＳｉＮx ：Ｈ膜）、あるいは、プラズマＣＶＤ法、触媒ＣＶＤ法などにより酸化窒化シリコン膜（ＳｉＯx1Ｎy1：Ｈ膜；ｘ１＝０〜５０（ａｔｏｍ％），ｙ１＝１００−ｘ１（ａｔｏｍ％））などを５０〜１５０ｎｍの膜厚で堆積させて、１〜２０ａｔｏｍ％の水素を含有する窒化シリコン膜２３ｂを形成する。
触媒ＣＶＤ法においては、上記の窒化シリコン膜２３ｂと同様に、２００〜３００℃程度の低温で成膜することが可能である。
上記のプラズマＣＶＤ法あるいはスパッタリング法としては通常用いられる範囲の処理条件により成膜することができる。但し、減圧ＣＶＤ法は成膜温度が７００〜８５０℃程度と高く、この成膜温度下でキャパシタ絶縁膜や電極の物理的な構造の変化や膜質の劣化を引き起し、これに伴ってキャパシタ特性の劣化を発生させるので用いることができない。
【００６５】
次に、図４（ｆ）に示すように、窒化シリコン膜２３ｂの上層に、例えばＳｉＨ4 を原料とするＣＶＤ法、常圧ＣＶＤ法、Ｏ3 およびＴＥＯＳを原料とするＣＶＤ法、あるいは、ＴＥＯＳを原料とするプラズマＣＶＤ法などにより、０〜４．５重量％のリンを含有する酸化シリコン膜（ＰＳＧ膜）２３ｃを形成する。
ＰＳＧ膜２３ｃは常圧ＣＶＤ法により形成することが一般的であるが、プラズマＣＶＤ法や減圧ＣＶＤ法により形成することも可能である。但し、ダストの発生やチャージアップダメージの観点からスパッタリング法により形成することは好ましくない。
ＰＳＧ膜２３ｃ中のリンの含有量としては、製造工程における吸湿性の問題から５重量％以下とすることが好ましい。
以上のようにして、Ｏ3 −ＴＥＯＳ膜２３ａ、窒化シリコン膜２３ｂおよびＰＳＧ膜２３ｃの積層絶縁膜である上側被覆絶縁膜２３を形成する。
次に、上側被覆絶縁膜２３の上層に、例えばＯ3 およびＴＥＯＳを原料とするＣＶＤ法、あるいは、ＩＣＰ型プラズマＣＶＤ法、ＥＣＲ型プラズマＣＶＤ法あるいはヘリコン波プラズマＣＶＤ法などの高密度プラズマＣＶＤ法などにより酸化シリコンを堆積させ、絶縁膜２４を形成し、図４（ｇ）に示すように、例えばＣＭＰ処理などにより平坦化して、平坦化絶縁膜２４とする。
【００６６】
次に、例えばＴＥＯＳを原料とするプラズマＣＶＤ法により酸化シリコンを堆積させ、上層絶縁膜２５を形成する。
上層絶縁膜２５の上層である最上層に、例えばプラズマＣＶＤ法あるいは触媒ＣＶＤ法などにより、窒化シリコン膜（ＳｉＮx ：Ｈ膜）あるいは酸化窒化シリコン膜（ＳｉＯx1Ｎy1：Ｈ膜）を堆積させ、パッシベーション膜２６を形成する。
以上で、図１に示すキャパシタ素子を有する半導体装置を形成することができる。
【００６７】
上記の半導体装置の製造方法によれば、第２電極３１の上面（上側被覆絶縁膜側）と、第１電極３０の下面（下側被覆絶縁膜側）に窒化チタン膜や酸化窒化チタン膜などの水素の透過を防止する電極被覆導電層３０ａ，３１ｂを形成しており、パッシベーション膜などの窒化シリコン含有膜中にＳｉ−Ｈ基やＮ−Ｈ基などの状態で含有される水素がキャパシタ絶縁膜２２へと移動するのを防止し、キャパシタ素子の劣化を防止できる。
【００６８】
また、ＰＳＧ膜などに含有される水分（水酸基）の透過を防止する機能を有する窒化シリコン膜２１ｂ，２３ｂを形成しており、水分（水酸基）がキャパシタ絶縁膜へ移動するのを防止してキャパシタ素子の劣化を防止できる。特に、下側被覆絶縁膜２１中の窒化シリコン膜２１ｂは、減圧ＣＶＤ法による高温成膜が可能であり、この場合には膜中の水素含有率を低減できるので、キャパシタ素子の劣化をさらに抑制することができる。
【００６９】
また、水分（水酸基）を蓄える機能を有し、水分（水酸基）を外部へ放出しにくい性質を有するＰＳＧ膜２１ａ，２３ｃを形成しており、過度の水分の透過を防止することができる。さらにこのＰＳＧ膜は、ナトリウムイオンゲッター、電荷中和、応力緩和などの機能を有する。
上記の構造においては、必要に応じて、上側被覆絶縁膜２３の一部としてＰＳＧ膜を形成するかわりに、上層絶縁膜２５として、ＰＳＧ膜を用いることも可能であり、この場合には上層絶縁膜２５が上記の機能を有することになる。
【００７０】
また、キャパシタ素子に適度な量の水分（水酸基）を供給する機能と、水素を消費する酸化剤（還元防止剤）としての機能を有するＯ3 −ＴＥＯＳ膜２１ｃ，２３ａを形成しており、水素の透過を防止することができる。
【００７１】
従って、キャパシタ素子を被覆している絶縁膜中に含有される水、水素あるいは水酸基などがキャパシタ絶縁膜まで移動するのを抑制し、デバイス特性の安定化（例えば、漏れ電流の増加の低減、容量値低下の低減、耐圧劣化の低減、高周波側の周波数特性の劣化の防止）したキャパシタを形成することができる。
【００７２】
上記の構造において、第２電極の上面（上側被覆絶縁膜側）と、第１電極の下面（下側被覆絶縁膜側）に形成される電極被覆膜は水素の透過を防止する機能を有するが、スパッタリング法などにより形成される酸化ルテニウムなどの水素の透過を防止する電極材料を用いることにより、電極被覆膜と電極層を一体に形成することもできる。
【００７３】
また、本実施形態に係る半導体装置は、図５の断面図に示す構造とすることも可能である。
例えばＬＯＣＯＳ法やＳＴＩ法などにより形成された素子分離絶縁膜により分離された半導体基板１０の不図示の活性領域において、トランジスタなどの不図示の半導体素子が形成されおり、また、例えばトランジスタのソース・ドレイン領域などとして、半導体基板１０中にリンなどの導電性不純物が拡散された拡散層１１が形成されている。
上記の半導体基板１０上には、半導体基板１０上のトランジスタあるいは拡散層１１などの半導体素子を被覆して、あるいは、半導体基板１０に形成された素子分離絶縁膜を被覆して、例えばＴＥＯＳを原料とするプラズマＣＶＤ法などにより形成された酸化シリコンからなる下地絶縁膜２０が形成されている。
上記の下地絶縁膜２０の上層に、例えば常圧ＣＶＤ法などにより形成された０〜４．５重量％のリンを含有する１００〜５００ｎｍの膜厚の酸化シリコン膜（ＰＳＧ膜）２１ａ、例えば減圧ＣＶＤ法などにより形成された０．２〜２０ａｔｏｍ％の水素を含有する５０〜１５０ｎｍの膜厚の窒化シリコン膜２１ｂ、および、例えばＯ3 およびＴＥＯＳを原料とするＣＶＤ法により形成された０．５〜１０重量％の水酸基（水分）を含有する５０〜１５０ｎｍの膜厚の酸化シリコン膜２１ｃの積層絶縁膜である下側被覆絶縁膜２１が形成されている。
【００７４】
上記のした下地絶縁膜２０および下側被覆絶縁膜２１を貫通して、拡散層１１に達するコンタクトホールＣＨが開口されており、例えばリンなどの導電性不純物を含有するポリシリコン、あるいは、窒化チタンなどの密着層とタングステンなどの導電層との積層体などからなるプラグ１２が埋め込まれている。
【００７５】
上記の下側被覆絶縁膜２１の上層に、プラグ１２に接続するようにスパッタリング法などにより形成された窒化チタンや酸化窒化チタンなどからなる電極被覆導電層（バリアメタル層）３０ａと、例えばスパッタリング法などにより形成されたプラチナやイリジウムなどの導電性材料からなる電極層３０ｂの積層体からなる第１電極３０が形成されている。
上記の第１電極３０を被覆して、例えば酸化タンタル（Ta2O5 ）、ＢＳＴ（チタン酸バリウムストロンチウム）あるいはＳＴＯ（チタン酸ストロンチウム）などの高誘電率膜、あるいは、Ｙ１などの強誘電体膜からなるキャパシタ絶縁膜２２が形成されている。
上記のキャパシタ絶縁膜２２の上層に、例えばスパッタリング法などにより形成されたプラチナやイリジウムなどの導電性材料からなる電極層３１ａと、例えばスパッタリング法などにより形成された窒化チタンや酸化窒化チタンなどからなり、５０〜１５０ｎｍの膜厚の電極被覆導電層３１ｂの積層体からなる第２電極３１が形成されている。
以上のように、キャパシタ絶縁膜を介して１対の電極が対向する構造を有するキャパシタ素子が形成されている。
【００７６】
上記のキャパシタ素子を被覆して、例えばＯ3 およびＴＥＯＳを原料とするＣＶＤ法により形成された０．５〜１０重量％の水酸基（水分）を含有する１００〜５００ｎｍの膜厚の酸化シリコン膜２３ａ、例えば触媒ＣＶＤ法などにより形成された１〜２０ａｔｏｍ％の水素を含有する５０〜１５０ｎｍの膜厚の窒化シリコン膜２３ｂ、および、例えば常圧ＣＶＤ法などにより形成されたリンを含有する酸化シリコン膜（ＰＳＧ膜）２３ｃの積層絶縁膜である上側被覆絶縁膜２３が形成されている。
【００７７】
上側被覆絶縁膜２３の上層に、例えばＯ3 およびＴＥＯＳを原料とするＣＶＤ法、あるいは、ＩＣＰ型プラズマＣＶＤ法、ＥＣＲ型プラズマＣＶＤ法あるいはヘリコン波プラズマＣＶＤ法などの高密度プラズマＣＶＤ法などにより形成された酸化シリコンからなり、ＣＭＰ処理などにより平坦化された平坦化絶縁膜２４が形成されている。
さらにその上層に、例えばＴＥＯＳを原料とするプラズマＣＶＤ法により形成された酸化シリコンからなる上層絶縁膜２５が形成されている。
上層絶縁膜２５の上層である最上層に、例えばプラズマＣＶＤ法により形成された窒化シリコン膜（ＳｉＮx ：Ｈ膜）からなるパッシベーション膜２６が形成されている。
【００７８】
上記の図５に示す構造の半導体装置は、実質的に図１に示す構造の半導体装置と同様であり、上記と同様にキャパシタ素子を被覆している絶縁膜中に含有される水（水酸基）や水素などがキャパシタ絶縁膜まで移動するのを抑制し、デバイス特性が安定化（例えば、漏れ電流の増加の低減、容量値低下の低減、耐圧劣化の低減、高周波側の周波数特性の劣化の防止）したキャパシタ素子を有する半導体装置である。
【００７９】
第２実施形態
図６は、本実施形態に係る半導体装置の断面図である。
本実施形態に係る半導体装置は、第１実施形態に係る半導体装置と実質的に同様であり、第１実施形態と同様な構成のキャパシタ素子部分を有しているが、下側被覆絶縁膜２１がＰＳＧ（リンを含有する酸化シリコン）膜２１ａと窒化シリコン膜２１ｂの積層体から構成されている（第１実施形態のＯ3 −ＴＥＯＳ膜２１ｃを有していない）こと、また、上側被覆絶縁膜２３が窒化シリコン膜２３ｂと上層ＰＳＧ膜２３ｃの積層体から構成されている（第１実施形態におけるＯ3 −ＴＥＯＳ膜２３ａを有していない）ことが異なっている。
【００８０】
上記の本実施形態に係る半導体装置の製造方法は第１実施形態に係る半導体装置の製造方法と実質的に同様であり、下側被覆絶縁膜２１および上側被覆絶縁膜２３の形成工程において、それぞれＯ3 −ＴＥＯＳ膜の製造工程を省略することにより形成することができる。
【００８１】
上記の構造のキャパシタは、第１実施形態と同様、キャパシタ素子を被覆している絶縁膜中に含有される水（水酸基）や水素などがキャパシタ絶縁膜まで移動するのを抑制し、キャパシタのデバイス特性を安定化させることができる。
【００８２】
第３実施形態
図７は、本実施形態に係る半導体装置の断面図である。
本実施形態に係る半導体装置は、第１実施形態に係る半導体装置と実質的に同様であり、第１実施形態と同様な構成のキャパシタ素子部分を有しているが、下側被覆絶縁膜２１がＰＳＧ（リンを含有する酸化シリコン）膜２１ａと窒化シリコン膜２１ｂの積層体から構成されている（第１実施形態のＯ3 −ＴＥＯＳ膜２１ｃを有していない）こと、また、上側被覆絶縁膜２３が窒化シリコン膜２３ｂの単層構成となっている（第１実施形態におけるＯ3 −ＴＥＯＳ膜２３ａおよびＰＳＧ膜２３ｃを有していない）ことが異なっている。
【００８３】
上記の本実施形態に係る半導体装置の製造方法は第１実施形態に係る半導体装置の製造方法と実質的に同様であり、下側被覆絶縁膜２１および上側被覆絶縁膜２３の形成工程において、それぞれＯ3 −ＴＥＯＳ膜の製造工程を省略し、上側被覆絶縁膜２３の形成工程においてＰＳＧ膜の製造工程を省略することにより形成することができる。
【００８４】
上記の構造のキャパシタは、第１実施形態と同様、キャパシタ素子を被覆している絶縁膜中に含有される水（水酸基）や水素などがキャパシタ絶縁膜まで移動するのを抑制し、キャパシタのデバイス特性を安定化させることができる。
【００８５】
第４実施形態
図８は、本実施形態に係る半導体装置の断面図である。
本実施形態に係る半導体装置は、第１実施形態に係る半導体装置と実質的に同様であり、第１実施形態と同様な構成のキャパシタ素子部分を有しているが、下側被覆絶縁膜２１が窒化シリコン膜２１ｂとＯ3 −ＴＥＯＳ膜２１ｃの積層体から構成されている（第１実施形態のＰＳＧ（リンを含有する酸化シリコン）膜２１ａを有していない）こと、また、上側被覆絶縁膜２３がＯ3 −ＴＥＯＳ膜２３ａと窒化シリコン膜２３ｂの積層体から構成されている（第１実施形態におけるＰＳＧ膜２３ｃを有していない）ことが異なっている。
【００８６】
上記の本実施形態に係る半導体装置の製造方法は第１実施形態に係る半導体装置の製造方法と実質的に同様であり、下側被覆絶縁膜２１および上側被覆絶縁膜２３の形成工程において、それぞれＰＳＧ膜の製造工程を省略することにより形成することができる。
【００８７】
上記の構造のキャパシタは、第１実施形態と同様、キャパシタ素子を被覆している絶縁膜中に含有される水（水酸基）や水素などがキャパシタ絶縁膜まで移動するのを抑制し、キャパシタのデバイス特性を安定化させることができる。
【００８８】
第５実施形態
図９は、本実施形態に係る半導体装置の断面図である。
本実施形態に係る半導体装置は、第４実施形態に係る半導体装置と実質的に同様であり、第４実施形態と同様な構成のキャパシタ素子部分を有しているが、下側被覆絶縁膜２１が窒化シリコン膜２１ｂの単層構成となっている（第４実施形態のＯ3 −ＴＥＯＳ膜２１ｃを有していない）ことが異なっている。
【００８９】
上記の本実施形態に係る半導体装置の製造方法は第４実施形態に係る半導体装置の製造方法と実質的に同様であり、下側被覆絶縁膜２１の形成工程において、Ｏ3 −ＴＥＯＳ膜の製造工程を省略することにより形成することができる。
【００９０】
上記の構造のキャパシタは、第４実施形態と同様、キャパシタ素子を被覆している絶縁膜中に含有される水（水酸基）や水素などがキャパシタ絶縁膜まで移動するのを抑制し、キャパシタのデバイス特性を安定化させることができる。
【００９１】
第６実施形態
図１０は、本実施形態に係る半導体装置の断面図である。
本実施形態に係る半導体装置は、第５実施形態に係る半導体装置と実質的に同様であり、第５実施形態と同様な構成のキャパシタ素子部分を有しているが、上側被覆絶縁膜２３が窒化シリコン膜２３ｂの単層構成となっている（第５実施形態のＯ3 −ＴＥＯＳ膜２３ａを有していない）ことが異なっている。
【００９２】
上記の本実施形態に係る半導体装置の製造方法は第５実施形態に係る半導体装置の製造方法と実質的に同様であり、下側被覆絶縁膜２３の形成工程において、Ｏ3 −ＴＥＯＳ膜の製造工程を省略することにより形成することができる。
【００９３】
上記の構造のキャパシタは、第５実施形態と同様、キャパシタ素子を被覆している絶縁膜中に含有される水（水酸基）や水素などがキャパシタ絶縁膜まで移動するのを抑制し、キャパシタのデバイス特性を安定化させることができる。
【００９４】
第７実施形態
図１１は、本実施形態に係る半導体装置の断面図である。
本実施形態に係る半導体装置は、第２実施形態に係る半導体装置と実質的に同様であり、第２実施形態のキャパシタ素子において、第２電極が窒化チタンなどの電極被覆導電層を有しておらず、導電層単層構成となっていることのみを除いて、他は実質的に第２実施形態と同様である。
【００９５】
例えばＬＯＣＯＳ法などにより形成された素子分離絶縁膜により分離された半導体基板１０の不図示の活性領域において、トランジスタなどの不図示の半導体素子が形成されている。
上記の半導体基板１０上には、半導体基板１０上のトランジスタなどの半導体素子を被覆して、あるいは、半導体基板１０に形成された素子分離絶縁膜上を被覆して、例えばＴＥＯＳを原料とするプラズマＣＶＤ法などにより形成された酸化シリコンからなる下地絶縁膜２０が形成されている。
上記の下地絶縁膜２０の上層に、例えば常圧ＣＶＤ法などにより形成された０〜４．５重量％のリンを含有する１００〜５００ｎｍの膜厚の酸化シリコン膜（ＰＳＧ膜）２１ａと、例えば減圧ＣＶＤ法などにより形成された０．２〜２０ａｔｏｍ％の水素を含有する５０〜１５０ｎｍの膜厚の窒化シリコン膜２１ｂの積層絶縁膜である下側被覆絶縁膜２１が形成されている。
【００９６】
上記の下側被覆絶縁膜２１の上層に、例えばタングステンやポリシリコンなどからなる不図示の埋め込みプラグなどに接続するようにスパッタリング法などにより形成された窒化チタンや酸化窒化チタンなどからなる電極被覆導電層（バリアメタル層）３０ａと、例えばスパッタリング法などにより形成されたプラチナやイリジウムなどの導電性材料からなる電極層３０ｂの積層体からなる第１電極３０が形成されている。
上記の第１電極３０の上層に、例えば酸化タンタル（Ta2O5 ）、ＢＳＴ（チタン酸バリウムストロンチウム）あるいはＳＴＯ（チタン酸ストロンチウム）などの高誘電率膜、あるいは、ＳＢＴ（SrBi2Ta2O9）などのＹ１と呼ばれる化合物群（米国特許５，５１９，２３４号公報）やＰＺＴ（PbZrO3）などの強誘電体膜からなるキャパシタ絶縁膜２２が形成されている。
上記のキャパシタ絶縁膜２２の上層に、例えばスパッタリング法などにより形成されたプラチナやイリジウムなどの導電性材料からなる電極層からなる第２電極３１が形成されている。
以上のように、キャパシタ絶縁膜を介して１対の電極が対向する構造を有するキャパシタ素子が形成されている。
【００９７】
上記のキャパシタ素子を被覆して、例えば触媒ＣＶＤ法などにより形成された１〜２０ａｔｏｍ％の水素を含有する５０〜１５０ｎｍの膜厚の窒化シリコン膜２３ｂ、および、例えば常圧ＣＶＤ法などにより形成されたリンを含有する酸化シリコン膜（ＰＳＧ膜）２３ｃの積層絶縁膜である上側被覆絶縁膜２３が形成されている。
【００９８】
上側被覆絶縁膜２３の上層に、例えばＯ3 およびＴＥＯＳを原料とするＣＶＤ法、あるいは、ＩＣＰ型プラズマＣＶＤ法、ＥＣＲ型プラズマＣＶＤ法あるいはヘリコン波プラズマＣＶＤ法などの高密度プラズマＣＶＤ法などにより形成された酸化シリコンからなり、ＣＭＰ処理などにより平坦化された平坦化絶縁膜２４が形成されている。
さらにその上層に、例えばＴＥＯＳを原料とするプラズマＣＶＤ法により形成された酸化シリコンからなる上層絶縁膜２５が形成されている。
上層絶縁膜２５の上層である最上層に、例えばプラズマＣＶＤ法により形成された窒化シリコン膜（ＳｉＮx ：Ｈ膜）からなるパッシベーション膜２６が形成されている。
【００９９】
上記の本実施形態に係る半導体装置の製造方法は第２実施形態に係る半導体装置の製造方法と実質的に同様であり、第２電極となる層を形成する工程において、電極被覆導電層の工程を省略することにより形成することができる。
【０１００】
上記の構造のキャパシタは、第２実施形態と同様、キャパシタ素子を被覆している絶縁膜中に含有される水（水酸基）や水素などがキャパシタ絶縁膜まで移動するのを抑制し、キャパシタのデバイス特性を安定化させることができる。
【０１０１】
本発明の半導体装置およびその製造方法は、上記の実施の形態に限定されない。
例えば、キャパシタの形状としては、プレーナ型、シリンダ型、スタック型、フィン型、トレンチ型など、種々の形状に適用することができる。
また、キャパシタとしては、ＤＲＡＭやＶＲＡＭにおけるのメモリキャパシタなど、半導体装置においてキャパシタ絶縁膜を介して第１電極と第２電極が対向するキャパシタ適用可能である。
また、基板に形成される半導体素子は、トランジスタなど、特に限定されない。
その他、本発明の要旨を逸脱しない範囲で種々の変更が可能である。
【０１０２】
【発明の効果】
本発明によれば、ＤＲＡＭのメモリキャパシタなど、高誘電率のキャパシタ絶縁膜を有するキャパシタ素子において、キャパシタ素子を被覆している絶縁膜中に含有される水（水酸基）や水素などがキャパシタ絶縁膜まで移動するのを抑制し、安定化したデバイス特性を有するキャパシタを有する半導体装置とその製造方法を提供することができる。
【図面の簡単な説明】
【図１】図１は第１実施形態に係る半導体装置の断面図である。
【図２】図２は第１実施形態に係る半導体装置の製造方法の製造工程を示す断面図であり、（ａ）はリンを含有する酸化シリコン（ＰＳＧ膜）膜の形成工程まで、（ｂ）はＯ3 およびＴＥＯＳを原料とする酸化シリコン膜の形成工程まで、（ｃ）は第２電極となる層の形成工程までを示す。
【図３】図３は図２の続きの工程を示し、（ｄ）はキャパシタ素子のパターン加工工程まで、（ｅ）は窒化シリコン膜の形成工程までを示す。
【図４】図４は図３の続きの工程を示し、（ｆ）は平坦化するための絶縁膜の形成工程まで、（ｇ）は平坦化工程までを示す。
【図５】図５は第１実施形態に係る別の構造を有する半導体装置の断面図である。
【図６】図６は第２実施形態に係る半導体装置の断面図である。
【図７】図７は第３実施形態に係る半導体装置の断面図である。
【図８】図８は第４実施形態に係る半導体装置の断面図である。
【図９】図９は第５実施形態に係る半導体装置の断面図である。
【図１０】図１０は第６実施形態に係る半導体装置の断面図である。
【図１１】図１１は第７実施形態に係る半導体装置の断面図である。
【図１２】図１２は第１従来例に係る半導体装置の断面図である。
【図１３】図１３は第２従来例に係る半導体装置の断面図である。
【符号の説明】
１０…半導体基板、１１…拡散層、１２…プラグ、２０…下地絶縁膜、２１…下側被覆絶縁膜、２１ａ…ＰＳＧ膜、２１ｂ…窒化シリコン膜、２１ｃ…Ｏ3 −ＴＥＯＳ膜、２２…キャパシタ絶縁膜、２３…上側被覆絶縁膜、２３ａ…Ｏ3 −ＴＥＯＳ膜、２３ｂ…窒化シリコン膜、２３ｃ…ＰＳＧ膜、２４…平坦化絶縁膜、２５…上層絶縁膜、２６…パッシベーション膜、３０…第１電極、３０ａ…電極被覆導電層（バリアメタル層）、３０ｂ…電極層、３１…第２電極、３１ａ…電極層、３１ｂ…電極被覆導電層、ＣＨ…コンタクトホール。
【発明の属する技術分野】
本発明は半導体装置およびその製造方法に関し、特に酸化タンタル膜などの比誘電率の高い絶縁膜をキャパシタ絶縁膜としているキャパシタを有する半導体装置およびその製造方法に関する。
【０００２】
【従来の技術】
近年のＶＬＳＩ等の半導体装置においては、３年で７割の微細化および縮小化を実現し、高集積化および高性能化を達成してきた。
上記の半導体装置の微細化および縮小化に伴い、半導体素子の一つであるキャパシタ素子も、その専有面積の縮小化が行われてきた。
【０００３】
例えば、ＤＲＡＭ（Dynamic Random Access Memory）は、スイッチング用のメタル−酸化物−半導体積層体を有する電界効果型トランジスタ（ＭＯＳＦＥＴ）とメモリキャパシタとを有するメモリセル構造を持っており、半導体デバイスにおけるプロセスドライバーとして、学会レベルにおいては１Ｇｂの記憶容量を持つＤＲＡＭの発表も行われているなど、近年ますます微細化、縮小化され、大容量化、高集積化が進められている。
上記の微細化に伴いメモリセル面積は縮小化され、キャパシタ素子であるメモリキャパシタの占有面積も縮小化されてきた。
【０００４】
しかしながら、動作マージンを確保し、アルファー線によるソフトエラー耐性を確保して記憶したデータの信頼性を高めるために、メモリキャパシタの蓄積容量ＣｓはＤＲＡＭの世代にかかわらず１ビットあたり２０〜３０ｆＦと一定の必要量以上の値を確保する必要がある。
即ち、メモリキャパシタは微細化するに従いその占有面積を縮小化しているにもかかわらず、その蓄積容量Ｃｓは必要量確保する必要があり、そのための様々な工夫がなされてきた。
【０００５】
例えば、キャパシタ絶縁膜の膜厚を薄くすることにより蓄積容量を増加させる方法の他、キャパシタ絶縁膜として窒化シリコン膜と酸化シリコン膜の複合膜であるＯＮ膜（あるいはＯＮＯ膜）に代わって、比誘電率の高い酸化タンタル（Ta2O5 ）、ＢＳＴ（チタン酸バリウムストロンチウム）あるいはＳＴＯ（チタン酸ストロンチウム）などを用い、キャパシタ絶縁膜の構成材料を改良することによりキャパシタの蓄積容量を増加させるなどの方法が開発されている。
【０００６】
一方で、キャパシタの電極構造も工夫が加えられており、様々な構造を有するものが開発されている。メモリ・キャパシタは記憶ノード電極（キャパシタのトランジスタに接続している電極）とプレート電極（キャパシタの接地している電極）とその間のキャパシタ絶縁膜とを有しており、記憶ノード電極とプレート電極の表面積を増加することによりキャパシタの蓄積容量を増加させることができる。
例えば、平面的な構造を持つプレーナ型から、立体化した形状のスタック型およびトレンチ型などが開発されている。
【０００７】
半導体装置においては、ＤＲＡＭなどにおけるメモリキャパシタに限らず、通常のキャパシタにおいても専有面積を縮小化しながら蓄積容量を増大させることが望まれており、上記のようにしてキャパシタの構造およびキャパシタ絶縁膜の組成により蓄積容量を増加させる技術は、キャパシタ絶縁膜を介して１対の電極が対向する構造を有する通常のキャパシタに広く応用することが可能である。
【０００８】
上記の酸化タンタルやＢＳＴなどの高誘電率膜をキャパシタ絶縁膜に用いたプレーナ型のキャパシタを有する半導体装置について説明する。
図１２は、上記のキャパシタを有する半導体装置の断面図である。
例えばＬＯＣＯＳ法などにより形成された素子分離絶縁膜により分離された半導体基板１０の不図示の活性領域において、トランジスタなどの不図示の半導体素子が形成されている。
上記の半導体基板１０上には、半導体基板１０上のトランジスタなどの半導体素子を被覆して、あるいは、半導体基板１０に形成された素子分離絶縁膜上を被覆して、例えばＴＥＯＳ（tetra-ethyl-ortho-silicate）を原料とするプラズマＣＶＤ（Chemical Vapor Deposition ; 化学的気相成長）法などにより形成された酸化シリコンからなる下地絶縁膜２０が形成されている。
上記の下地絶縁膜２０の上層に、例えばタングステンやポリシリコンなどからなる不図示の埋め込みプラグなどに接続するように形成された窒化チタンなどからなるバリアメタル層３０ａとプラチナなどの金属材料からなる電極層３０ｂの積層体からなる第１電極３０、例えば酸化タンタル、ＢＳＴあるいはＳＴＯなどの高誘電率膜からなるキャパシタ絶縁膜２２、および、例えばプラチナなどの金属材料からなる電極層からなる第２電極３１が積層して、キャパシタ素子が形成されている。
【０００９】
上記のキャパシタ素子を被覆して、例えばＴＥＯＳを原料とするプラズマＣＶＤ法により形成された酸化シリコンからなる上側被覆絶縁膜２３が形成されている。
さらにその上層に、例えばＯ3 およびＴＥＯＳを原料とするＣＶＤ法により形成された酸化シリコンからなり、ＣＭＰ（Chemical Mechanical Polishing ）処理などにより平坦化された平坦化絶縁膜２４が形成されている。
さらにその上層に、例えばＴＥＯＳを原料とするプラズマＣＶＤ法により形成された酸化シリコンからなる上層絶縁膜２５が形成されている。
上層絶縁膜２５の上層である最上層に、例えばプラズマＣＶＤ法により形成された窒化シリコン膜（ＳｉＮx ：Ｈ膜）からなるパッシベーション膜２６が形成されている。
上記の構造においては、必要に応じて、上側被覆絶縁膜２３あるいは上層絶縁膜２５として、リンを含有する酸化シリコン（ＰＳＧ）などを用いることも可能である。
【００１０】
上記の構造のキャパシタにおいては、キャパシタ素子の上層および下層に配置するように、ＴＥＯＳを原料とするプラズマＣＶＤ法などにより形成された酸化シリコン層や、パッシベーション膜であるＳｉＮx ：Ｈ膜中には、多量の水分（水酸基成分）あるいは水素が含まれており、これらの水分（水酸基成分）や水素が絶縁膜中を移動してキャパシタ絶縁膜２２に取り込まれると、キャパシタ絶縁膜の膜質が変化し、高誘電率特性が劣化してしまうという問題が発生する。
例えば、ＴＥＯＳを原料とするプラズマＣＶＤ法により形成された酸化シリコン膜中には、水が多量に含まれており、この膜中の水が移動してキャパシタ絶縁膜２２に取り込まれるとキャパシタ特性が劣化する。
また、例えばプラズマＣＶＤ法により形成された窒化シリコン膜（ＳｉＮx ：Ｈ膜）中には、Ｓｉ−Ｈ基やＮ−Ｈ基などの状態で例えば１０〜２５ａｔｏｍ％程度の多量の水素が含まれており、この水素が移動してキャパシタ絶縁膜中に取り込まれ、キャパシタ特性が劣化する。
【００１１】
上記の問題を回避するために、図１３の断面図に示すようなキャパシタ素子を減圧ＣＶＤ法により形成された窒化シリコン膜で被覆した構造が考えられる。
例えばＬＯＣＯＳ法などにより形成された素子分離絶縁膜により分離された半導体基板１０の不図示の活性領域において、トランジスタなどの不図示の半導体素子が形成されている。
上記の半導体基板１０上には、半導体基板１０上のトランジスタなどの半導体素子を被覆して、あるいは、半導体基板１０に形成された素子分離絶縁膜上を被覆して、例えばＴＥＯＳを原料とするプラズマＣＶＤ法などにより形成された酸化シリコンからなる下地絶縁膜２０が形成されている。
上記の下地絶縁膜２０の上層に、例えば減圧ＣＶＤ法により形成された窒化シリコン膜（Ｓｉ3 Ｎ4 膜）である下側被覆絶縁膜２１が形成されている。
上記の下側被覆絶縁膜２１の上層に、例えばタングステンやポリシリコンなどからなる不図示の埋め込みプラグなどに接続するように形成された窒化チタンなどからなるバリアメタル層３０ａとプラチナなどの金属材料からなる電極層３０ｂの積層体からなる第１電極３０、例えば酸化タンタル、ＢＳＴあるいはＳＴＯなどの高誘電率膜からなるキャパシタ絶縁膜２２、および、例えばプラチナなどの金属材料からなる電極層からなる第２電極３１が積層して、キャパシタ素子が形成されている。
【００１２】
上記のキャパシタ素子を被覆して、例えば減圧ＣＶＤ法により形成された窒化シリコン膜（Ｓｉ3 Ｎ4 膜）である上側被覆絶縁膜２３が形成されている。
さらにその上層に、例えばＯ3 およびＴＥＯＳを原料とするＣＶＤ法により形成された酸化シリコンからなり、ＣＭＰ処理などにより平坦化された平坦化絶縁膜２４が形成されている。
さらにその上層に、例えばＴＥＯＳを原料とするプラズマＣＶＤ法により形成された酸化シリコンからなる上層絶縁膜２５が形成されている。
上層絶縁膜２５の上層である最上層に、例えばプラズマＣＶＤ法により形成された窒化シリコン膜（ＳｉＮx ：Ｈ膜）からなるパッシベーション膜２６が形成されている。
【００１３】
上記の構造のキャパシタ素子において、下側被覆絶縁膜２１および上側被覆絶縁膜２３として、減圧ＣＶＤ法により形成された窒化シリコン膜（Ｓｉ3 Ｎ4 膜）は、水（水酸基）を透過させず、これらがキャパシタ絶縁膜に取り込まれるのを防止することができる。
【００１４】
【発明が解決しようとする課題】
しかしながら上記のように、キャパシタ素子が、減圧ＣＶＤ法により形成された窒化シリコン膜（Ｓｉ3 Ｎ4 膜）からなる下側被覆絶縁膜２１および上側被覆絶縁膜２３により被覆されている構造を形成する場合、その製造工程において、減圧ＣＶＤ法により形成される窒化シリコン膜（Ｓｉ3 Ｎ4 膜）の成膜温度が７００〜８５０℃程度あることから、この成膜温度下でキャパシタ絶縁膜や電極の物理的な構造の変化や膜質の劣化を引き起し、これに伴ってキャパシタ特性の劣化を発生させることになる。
【００１５】
上記の問題を回避するために、プラズマＣＶＤ法により形成される窒化シリコン（ＳｉＮx ：Ｈ）膜からなる下側被覆絶縁膜２１および上側被覆絶縁膜２３により、上記のキャパシタ素子を被覆する構造が考えられる。
しかしながら、プラズマＣＶＤ法により形成される窒化シリコン膜（ＳｉＮx ：Ｈ膜）中にはＳｉ−Ｈ基やＮ−Ｈ基などの状態で多量（１０〜２５ａｔｏｍ％）に水素が含有されており、この水素が絶縁膜中を移動してキャパシタ絶縁膜２２に取り込まれることにより、キャパシタ絶縁膜の膜質が変化する上記の問題を容易に発生させてしまう。
【００１６】
そこで、現在プラズマＣＶＤ法により、水素や水酸基の含有量の少ない酸化シリコン膜を形成する方法の開発が進められている。しかしながら、現時点においては未だ半導体装置中の絶縁膜として使用可能な特性が得られていない。
上記のように、実際の半導体装置においては、絶縁膜中の水（水酸基）や水素などに対する対策が十分ではなく、デバイス特性の安定化が十分になされてはいないために、上記の層間絶縁膜中に含有されている水（水酸基）や水素などが、絶縁膜中を移動してキャパシタ絶縁膜に取り込まれた時のキャパシタ特性の悪化分を考慮してマージンのある設計がなされており、高誘電率膜の特性を十分に活用しているとは言えない。
【００１７】
本発明は、上記の問題に鑑みなされたものであり、従って本発明の目的は、高誘電率のキャパシタ絶縁膜を有するキャパシタ素子において、キャパシタ素子を被覆している絶縁膜中に含有される水（水酸基）や水素などがキャパシタ絶縁膜まで移動するのを抑制し、キャパシタのデバイス特性を安定化させることができる半導体装置およびその製造方法を提供することである。
【００１８】
【課題を解決するための手段】
上記の目的を達成するため、本発明の半導体装置は、基板と、基板の上層に形成された下地絶縁膜と、前記下地絶縁膜の上層に形成された第１電極、前記第１電極の上層に形成されたキャパシタ絶縁膜、および前記キャパシタ絶縁膜の上層に形成された第２電極とを有するキャパシタ素子と、水素を含み水分の透過を防止する窒化シリコン膜または酸化窒化シリコン膜の絶縁膜と水分を蓄積する絶縁膜との積層被覆絶縁膜とを有し、少なくとも前記第２電極の上面に水素の透過を防止する膜が形成され、前記積層被覆絶縁膜は、前記下地絶縁膜と前記第１電極の間および前記水素の透過を防止する膜の上層それぞれに形成され、前記積層被覆絶縁膜の水素を含み水分の透過を防止する窒化シリコン膜または酸化窒化シリコン膜の絶縁膜側が、前記キャパシタ素子側になっている。
【００１９】
本発明の半導体装置は、好適には、さらに前記第１電極の下面に水素の透過を防止する膜が形成されている。
第２電極の上面あるいは第１電極の下面の表層部分に形成された少なくとも窒化チタン、酸化窒化チタン膜あるいは酸化イリジウムのいずれかを含有する導電膜により、上記の水素の透過を防止する膜とする。
【００２１】
本発明の半導体装置は、好適には、前記水分を蓄積する絶縁膜が、少なくともリンを含有する酸化シリコン膜を含む絶縁膜である。
【００２２】
本発明の半導体装置は、好適には、基板と、基板の上層に形成された下地絶縁膜と、前記下地絶縁膜の上層に形成された第１電極、前記第１電極の上層に形成されたキャパシタ絶縁膜、および前記キャパシタ絶縁膜の上層に形成された第２電極とを有するキャパシタ素子と、還元防止機能を有する絶縁膜と水素を含み水分の透過を防止する窒化シリコン膜または酸化窒化シリコン膜の絶縁膜との積層被覆絶縁膜とを有し、少なくとも前記第２電極の上面に水素の透過を防止する膜が形成され、前記積層被覆絶縁膜は、前記下地絶縁膜と前記第１電極の間もしくは前記水素の透過を防止する膜の上層、または前記下地絶縁膜と前記第１電極の間および前記水素の透過を防止する膜の上層それぞれに形成され、前記積層被覆絶縁膜の還元防止機能を有する絶縁膜側が、前記キャパシタ素子側になっている。
さらに好適には、前記還元防止機能を有する絶縁膜が、少なくとも酸化シリコン膜を含む絶縁膜である。
【００２３】
本発明の半導体装置は、好適には、基板と、基板の上層に形成された下地絶縁膜と、前記下地絶縁膜の上層に形成された第１電極、前記第１電極の上層に形成されたキャパシタ絶縁膜、および前記キャパシタ絶縁膜の上層に形成された第２電極とを有するキャパシタ素子と、還元防止機能を有する絶縁膜、水素を含み水分の透過を防止する窒化シリコン膜または酸化窒化シリコン膜の絶縁膜、および水分を蓄積する絶縁膜の各絶縁膜がこの順番で積層されている積層被覆絶縁膜とを有し、少なくとも前記第２電極の上面に水素の透過を防止する膜が形成され、前記積層被覆絶縁膜は、前記下地絶縁膜と前記第１電極の間もしくは前記水素の透過を防止する膜の上層、または前記下地絶縁膜と前記第１電極の間および前記水素の透過を防止する膜の上層それぞれに形成され、前記積層被覆絶縁膜の還元防止機能を有する絶縁膜側が、前記キャパシタ素子側になっている。
さらに好適には、前記水分を蓄積する絶縁膜が、少なくともリンを含有する酸化シリコン膜を含む絶縁膜であり、また、前記還元防止機能を有する絶縁膜が、少なくとも酸化シリコン膜を含む絶縁膜である。
【００２４】
上記の本発明の半導体装置は、酸化タンタル、ＢＳＴあるいはＳＴＯなどの高誘電率のキャパシタ絶縁膜を有するキャパシタを有する半導体装置において、第１電極、キャパシタ絶縁膜および第２電極からなるキャパシタ素子において、少なくとも第２電極の上面に、好ましくは第２電極の上面および第１電極の下面の表層部分に、少なくとも窒化チタン、酸化窒化チタン膜あるいは酸化イリジウムのいずれかを含有する導電膜として、水素の透過を防止する膜が形成されている。
上記の構造のキャパシタは、水素の透過を防止する膜により、その上層あるいは下層に形成されている窒化シリコン膜などの絶縁膜中にＳｉ−Ｈ基やＮ−Ｈ基などの状態で含有される水素がキャパシタ絶縁膜へと移動するのを防止できる。
従って、キャパシタ素子を被覆している絶縁膜中に含有される水素がキャパシタ絶縁膜まで移動するのを抑制し、キャパシタのデバイス特性を安定化させることができる。
【００２５】
さらに、第２電極の上層あるいは前記第１電極の下層の少なくともいずれかに、好ましくは両側に、水分の透過を防止する絶縁膜を含む被覆絶縁膜が形成されている構造とすることで、キャパシタ素子の上層あるいは下層に形成された酸化シリコンなどの絶縁膜中の水（水酸基）などがキャパシタ絶縁膜へと移動するのを防止でき、キャパシタのデバイス特性をさらに安定化させることができる。
第２電極の上層あるいは前記第１電極の下層の両側に水分の透過を防止する絶縁膜を含む被覆絶縁膜が形成されている構造とすることで、キャパシタのデバイス特性をさらに安定化させることができる。
【００２６】
さらに、被覆絶縁膜を水分の透過を防止する絶縁膜と水分を蓄積する絶縁膜との積層絶縁膜構造とすることで、窒化シリコン膜など水分の透過を防止する絶縁膜を薄膜化することが可能となり、窒化シリコン膜から供給される水素の量を抑制することが可能となる。
【００２７】
さらに、被覆絶縁膜を水分の透過を防止する絶縁膜と還元防止機能を有する絶縁膜との積層絶縁膜構造とすることで、窒化シリコン膜など水分の透過を防止する絶縁膜から供給される水素を消費し、キャパシタ絶縁膜へ移動する水素の量を抑制することが可能となる。
【００３１】
また、上記の目的を達成するため、本発明の半導体装置の製造方法は、基板の上層に下地絶縁膜を形成する工程と、前記下地絶縁膜の上層に第１の水分を蓄積する絶縁膜を形成する工程と、前記水分を蓄積する絶縁膜の上層に、第１の水素を含み水分の透過を防止する窒化シリコン膜または酸化窒化シリコン膜の絶縁膜を形成する工程と、前記第１の水素を含み水分の透過を防止する窒化シリコン膜または酸化窒化シリコン膜の絶縁膜の上層に、第１電極を形成する工程と、前記第１電極の上層にキャパシタ絶縁膜を形成する工程と、前記キャパシタ絶縁膜の上層に第２電極を形成する工程と、前記第２電極の上面に水素の透過を防止する膜を形成する工程と、前記水素の透過を防止する膜の上層に、第２の水素を含み水分の透過を防止する窒化シリコン膜または酸化窒化シリコン膜の絶縁膜を形成する工程と、前記第２の水素を含み水分の透過を防止する窒化シリコン膜または酸化窒化シリコン膜の絶縁膜の上層に、第２の水分を蓄積する絶縁膜を形成する工程とを有する。
【００３２】
上記の本発明の半導体装置の製造方法は、好適には、前記第１電極を形成する工程以前の工程が、さらに前記第１電極の下面に水素の透過を防止する膜を形成する工程を含む。
また好適には、第２電極の上面の表層部分に、少なくとも窒化チタン、酸化窒化チタン膜あるいは酸化イリジウムのいずれかを含有する導電膜を形成して、上記の水素の透過を防止する膜とする。
【００３６】
上記の本発明の半導体装置の製造方法によれば、酸化タンタル、ＢＳＴあるいはＳＴＯなどの高誘電率のキャパシタ絶縁膜を有するキャパシタを有する半導体装置を製造する工程において、第１電極、キャパシタ絶縁膜および第２電極からなるキャパシタ素子の少なくとも第２電極の上面に、好ましくは第２電極の上面の表層部分に、少なくとも窒化チタン、酸化窒化チタン膜あるいは酸化イリジウムのいずれかを含有する導電膜として、水素の透過を防止する膜を形成する。
上記の水素の透過を防止する膜を形成することにより、その上層あるいは下層に形成される窒化シリコン膜などの絶縁膜中にＳｉ−Ｈ基やＮ−Ｈ基などの状態で含有される水素がキャパシタ絶縁膜へと移動するのを防止できる。
従って、キャパシタ素子を被覆している絶縁膜中に含有される水素がキャパシタ絶縁膜まで移動するのを抑制し、キャパシタのデバイス特性を安定化させることができる。
【００４７】
【発明の実施の形態】
以下に、本発明の半導体装置の製造方法の実施の形態について図面を参照して説明する。
【００４８】
第１実施形態
図１は、本実施形態に係る半導体装置の断面図である。
例えばＬＯＣＯＳ法あるいはＳＴＩ（Shallow Trench Isolation）法などにより形成された素子分離絶縁膜により分離された半導体基板１０の不図示の活性領域において、トランジスタなどの不図示の半導体素子が形成されている。
上記の半導体基板１０上には、半導体基板１０上のトランジスタなどの半導体素子を被覆して、あるいは、半導体基板１０に形成された素子分離絶縁膜上を被覆して、例えばＴＥＯＳ（tetra-ethyl-ortho-silicate）を原料とするプラズマＣＶＤ（Chemical Vapor Deposition ）法などにより形成された酸化シリコンからなる下地絶縁膜２０が形成されている。
上記の下地絶縁膜２０の上層に、例えば常圧ＣＶＤ法などにより形成された０〜４．５重量％のリンを含有する１００〜５００ｎｍの膜厚の酸化シリコン膜（ＰＳＧ膜）２１ａ、例えば減圧ＣＶＤ法などにより形成された０．２〜２０ａｔｏｍ％の水素を含有する５０〜１５０ｎｍの膜厚の窒化シリコン膜２１ｂ、および、例えばＯ3 およびＴＥＯＳを原料とするＣＶＤ法により形成された０．５〜１０重量％の水酸基（水分）を含有する５０〜１５０ｎｍの膜厚の酸化シリコン膜２１ｃの積層絶縁膜である下側被覆絶縁膜２１が形成されている。
【００４９】
上記の下側被覆絶縁膜２１の上層に、例えばタングステンやポリシリコンなどからなる不図示の埋め込みプラグなどに接続するようにスパッタリング法などにより形成された窒化チタンや酸化窒化チタンなどからなる電極被覆導電層（バリアメタル層）３０ａと、例えばスパッタリング法などにより形成されたプラチナやイリジウムなどの導電性材料からなる電極層３０ｂの積層体からなる第１電極３０が形成されている。
上記の第１電極３０の上層に、例えば酸化タンタル（Ta2O5 ）、ＢＳＴ（チタン酸バリウムストロンチウム）あるいはＳＴＯ（チタン酸ストロンチウム）などの高誘電率膜、あるいは、Ｙ１などの強誘電体膜からなるキャパシタ絶縁膜２２が形成されている。
上記のキャパシタ絶縁膜２２の上層に、例えばスパッタリング法などにより形成されたプラチナやイリジウムなどの導電性材料からなる電極層３１ａと、例えばスパッタリング法などにより形成された窒化チタンや酸化窒化チタンなどからなり、５０〜１５０ｎｍの膜厚の電極被覆導電層３１ｂの積層体からなる第２電極３１が形成されている。
以上のように、キャパシタ絶縁膜を介して１対の電極が対向する構造を有するキャパシタ素子が形成されている。
【００５０】
上記のキャパシタ素子を被覆して、例えばＯ3 およびＴＥＯＳを原料とするＣＶＤ法により形成された０．５〜１０重量％の水酸基（水分）を含有する１００〜５００ｎｍの膜厚の酸化シリコン膜２３ａ、例えば触媒ＣＶＤ法などにより形成された１〜２０ａｔｏｍ％の水素を含有する５０〜１５０ｎｍの膜厚の窒化シリコン膜２３ｂ、および、例えば常圧ＣＶＤ法などにより形成されたリンを含有する酸化シリコン膜（ＰＳＧ膜）２３ｃの積層絶縁膜である上側被覆絶縁膜２３が形成されている。
【００５１】
上側被覆絶縁膜２３の上層に、例えばＯ3 およびＴＥＯＳを原料とするＣＶＤ法、あるいは、ＩＣＰ（Inductively Coupled Plasma）型プラズマＣＶＤ法、ＥＣＲ（Electron Cyclotron Resonance）型プラズマＣＶＤ法あるいはヘリコン波プラズマＣＶＤ法などの高密度プラズマＣＶＤ法などにより形成された酸化シリコンからなり、ＣＭＰ（Chemical Mechanical Polishing ）処理などにより平坦化された平坦化絶縁膜２４が形成されている。
さらにその上層に、例えばＴＥＯＳを原料とするプラズマＣＶＤ法により形成された酸化シリコンからなる上層絶縁膜２５が形成されている。
上層絶縁膜２５の上層である最上層に、例えばプラズマＣＶＤ法により形成された窒化シリコン膜（ＳｉＮx ：Ｈ膜）からなるパッシベーション膜２６が形成されている。
【００５２】
上記の構造のキャパシタ素子においては、第１電極３０および第２電極の下部および上部にそれぞれ形成された電極被覆導電層３０ａ，３１ｂは、バリアメタル層として機能する他に、パッシベーション膜２６などの窒化シリコン膜中に含有される水素の透過を防止する機能を有する。
【００５３】
また、下側被覆絶縁膜２１および上側被覆絶縁膜２３中の窒化シリコン膜２１ｂ，２３ｂは、ＰＳＧ膜などに含有される水分（水酸基）の透過を防止する機能を有する。特に、下側被覆絶縁膜２１中の窒化シリコン膜２１ｂは、減圧ＣＶＤ法による高温成膜が可能であり、この場合には膜中の水素含有率を低減できるので、キャパシタ絶縁膜の劣化をさらに抑制することができる。
【００５４】
また、下側被覆絶縁膜２１および上側被覆絶縁膜２３中のＰＳＧ膜２１ａ，２３ｃは、水分（水酸基）を蓄える機能を有し、水分（水酸基）を外部へ放出しにくい性質を有しているので、過度の水分の透過を防止し、さらに、ナトリウムイオンゲッター、電荷中和、応力緩和などの機能を有する。
上記の構造においては、必要に応じて、上側被覆絶縁膜２３の一部としてＰＳＧ膜を形成するかわりに、上層絶縁膜２５として、ＰＳＧ膜を用いることも可能であり、この場合には上層絶縁膜２５が上記の機能を有することになる。
【００５５】
また、下側被覆絶縁膜２１および上側被覆絶縁膜２３中のＯ3 およびＴＥＯＳを原料とするＣＶＤ法により形成された酸化シリコン膜２１ｃ，２３ａは、キャパシタ素子に適度な量の水分（水酸基）を供給する機能と、水素を消費する酸化剤（還元防止剤）としての機能を有している。
上記の酸化シリコン膜は、膜中に水分を有しているので厚膜化するとキャパシタ絶縁膜に移動する水分量が多量となり、キャパシタ絶縁膜が劣化してしまうが、水分の透過を防止する窒化シリコン膜のキャパシタ素子側に薄膜にして形成することで、キャパシタ絶縁膜に微量の水分を供給するのみとなり、キャパシタ素子の特性を劣化させることなく、水素を消費する機能を有する膜とすることができる。
【００５６】
従って、キャパシタ素子を被覆している絶縁膜中に含有される水（水酸基）や水素などがキャパシタ絶縁膜まで移動するのを抑制し、デバイス特性が安定化（例えば、漏れ電流の増加の低減、容量値低下の低減、耐圧劣化の低減、高周波側の周波数特性の劣化の防止）したキャパシタ素子を有する半導体装置である。
【００５７】
上記の本発明の半導体装置の製造方法について説明する。
まず、図２（ａ）に示すように、半導体基板１０に、ＬＯＣＯＳ法あるいはＳＴＩ法などにより不図示の素子分離絶縁膜を形成し、活性領域にトランジスタなどの不図示の半導体素子を形成した後、その上層を被覆して例えばＴＥＯＳを原料とするプラズマＣＶＤ法により酸化シリコンを堆積させて下地絶縁膜２０を形成する。
【００５８】
次に、下地絶縁膜２０の上層に、例えば常圧ＣＶＤ法、Ｏ3 およびＴＥＯＳを原料とするＣＶＤ法、あるいは、ＴＥＯＳを原料とするプラズマＣＶＤ法などにより、０〜４．５重量％のリンを含有し、１００〜５００ｎｍの膜厚を有する酸化シリコン膜（ＰＳＧ膜）２１ａを形成する。
ＰＳＧ膜２１ａは常圧ＣＶＤ法により形成することが一般的であるが、プラズマＣＶＤ法や減圧ＣＶＤ法により形成することも可能である。但し、ダストの発生やチャージアップダメージの観点からスパッタリング法により形成することは好ましくない。
ＰＳＧ膜２１ａ中のリンの含有量としては、製造工程における吸湿性の問題から５重量％以下とすることが好ましい。
【００５９】
次に、図２（ｂ）に示すように、ＰＳＧ膜２１ａの上層に、例えば、プラズマＣＶＤ法あるいは触媒ＣＶＤ法により窒化シリコン膜（ＳｉＮx ：Ｈ膜）、減圧ＣＶＤ法により窒化シリコン膜（Ｓｉ3 Ｎ4 膜）、あるいは、プラズマＣＶＤ法、触媒ＣＶＤ法、減圧ＣＶＤ法あるいはスパッタリング法などにより酸化窒化シリコン膜（ＳｉＯx1Ｎy1：Ｈ膜；ｘ１＝０〜５０（ａｔｏｍ％），ｙ１＝１００−ｘ１（ａｔｏｍ％））などを５０〜１５０ｎｍの膜厚で堆積させて、０．２〜２０ａｔｏｍ％の水素を含有する窒化シリコン膜２１ｂを形成する。
触媒ＣＶＤ法においては、基板の近傍に配置されたタングステン線などの加熱触媒体と原料ガスとの接触分解反応を利用して、プラズマを用いずに２００〜３００℃程度の低温で成膜することが可能である。
上記の減圧ＣＶＤ法、プラズマＣＶＤ法あるいはスパッタリング法としては通常用いられる範囲の処理条件により成膜することができ、例えば、減圧ＣＶＤ法により窒化シリコン膜（Ｓｉ3 Ｎ4 膜）を形成する成膜温度は７００〜８５０℃程度である。
【００６０】
次に、窒化シリコン膜２１ｂの上層に、例えばＯ3 およびＴＥＯＳを原料とするＣＶＤ法により０．５〜１０重量％の水酸基（水分）を含有する５０〜１５０ｎｍの膜厚の酸化シリコン膜（Ｏ3 −ＴＥＯＳ膜）２１ｃを形成する。
以上のようにして、ＰＳＧ膜２１ａ、窒化シリコン膜２１ｂおよびＯ3 −ＴＥＯＳ膜２１ｃの積層絶縁膜である下側被覆絶縁膜２１を形成する。
【００６１】
次に、図２（ｃ）に示すように、下側被覆絶縁膜２１の上層に、例えばスパッタリング法などにより窒化チタン、酸化窒化チタンあるいは酸化イリジウムを堆積させ、電極被覆導電層３０ａを形成する。
次に、電極被覆導電層３０ａの上層に、例えばスパッタリング法などによりプラチナ、イリジウム、アルミニウム、あるいはプラチナ／ルテニウムの積層体などの導電性材料を堆積させ、電極層３０ｂを形成する。
以上のようにして、電極被覆導電層３０ａと電極層３０ｂの積層体である第１電極３０を形成する。
【００６２】
次に、第１電極３０の上層に、例えば酸化タンタル、ＢＳＴあるいはＳＴＯなどの高誘電率膜からなるキャパシタ絶縁膜２２を通常用いられる方法により形成する。
次に、その上層に、例えば第１電極３０と同様に、例えばスパッタリング法などによりプラチナ、イリジウム、アルミニウム、あるいはプラチナ／ルテニウムの積層体などの導電性材料を堆積させ、電極層３１ａを形成する。
次に、電極層３１ａの上層に、例えばスパッタリング法などにより窒化チタン、酸化窒化チタンあるいは酸化イリジウムを堆積させ、電極被覆膜３１ｂを形成する。
以上のようにして、電極層３１ａと電極被覆膜３１ｂの積層体である第２電極３１を形成する。
ここで、上記の電極被覆導電層３０ａ，３１ｂとして酸化窒化チタン膜（ＴｉＯx2Ｎy2膜；；ｘ２＝０．１〜２０（ａｔｏｍ％），ｙ２＝１００−ｘ２（ａｔｏｍ％））を形成する場合には、スパッタリング法を用いるのが一般的であるが、プラズマＣＶＤ法あるいは有機金属ＣＶＤ法を用いることも可能である。
【００６３】
次に、図３（ｄ）に示すように、フォトリソグラフィー工程によりキャパシタ素子のパターンを有するレジスト膜Ｒを形成した後、ＲＩＥ（反応性イオンエッチング）などのエッチング処理により第２電極３１、キャパシタ絶縁膜２２および第１電極３０を順にパターン加工して、キャパシタ絶縁膜を介して１対の電極が対向する構造を有するキャパシタ素子を形成する。
【００６４】
次に、図３（ｅ）に示すように、アッシング処理などによりレジスト膜を除去した後、上記のキャパシタ素子を被覆して、例えばＯ3 およびＴＥＯＳを原料とするＣＶＤ法により０．５〜１０重量％の水酸基（水分）を含有する１００〜５００ｎｍの膜厚の酸化シリコン膜（Ｏ3 −ＴＥＯＳ膜）２３ａを形成する。
次に、Ｏ3 −ＴＥＯＳ膜２３ａの上層に、例えば、プラズマＣＶＤ法あるいは触媒ＣＶＤ法により窒化シリコン膜（ＳｉＮx ：Ｈ膜）、あるいは、プラズマＣＶＤ法、触媒ＣＶＤ法などにより酸化窒化シリコン膜（ＳｉＯx1Ｎy1：Ｈ膜；ｘ１＝０〜５０（ａｔｏｍ％），ｙ１＝１００−ｘ１（ａｔｏｍ％））などを５０〜１５０ｎｍの膜厚で堆積させて、１〜２０ａｔｏｍ％の水素を含有する窒化シリコン膜２３ｂを形成する。
触媒ＣＶＤ法においては、上記の窒化シリコン膜２３ｂと同様に、２００〜３００℃程度の低温で成膜することが可能である。
上記のプラズマＣＶＤ法あるいはスパッタリング法としては通常用いられる範囲の処理条件により成膜することができる。但し、減圧ＣＶＤ法は成膜温度が７００〜８５０℃程度と高く、この成膜温度下でキャパシタ絶縁膜や電極の物理的な構造の変化や膜質の劣化を引き起し、これに伴ってキャパシタ特性の劣化を発生させるので用いることができない。
【００６５】
次に、図４（ｆ）に示すように、窒化シリコン膜２３ｂの上層に、例えばＳｉＨ4 を原料とするＣＶＤ法、常圧ＣＶＤ法、Ｏ3 およびＴＥＯＳを原料とするＣＶＤ法、あるいは、ＴＥＯＳを原料とするプラズマＣＶＤ法などにより、０〜４．５重量％のリンを含有する酸化シリコン膜（ＰＳＧ膜）２３ｃを形成する。
ＰＳＧ膜２３ｃは常圧ＣＶＤ法により形成することが一般的であるが、プラズマＣＶＤ法や減圧ＣＶＤ法により形成することも可能である。但し、ダストの発生やチャージアップダメージの観点からスパッタリング法により形成することは好ましくない。
ＰＳＧ膜２３ｃ中のリンの含有量としては、製造工程における吸湿性の問題から５重量％以下とすることが好ましい。
以上のようにして、Ｏ3 −ＴＥＯＳ膜２３ａ、窒化シリコン膜２３ｂおよびＰＳＧ膜２３ｃの積層絶縁膜である上側被覆絶縁膜２３を形成する。
次に、上側被覆絶縁膜２３の上層に、例えばＯ3 およびＴＥＯＳを原料とするＣＶＤ法、あるいは、ＩＣＰ型プラズマＣＶＤ法、ＥＣＲ型プラズマＣＶＤ法あるいはヘリコン波プラズマＣＶＤ法などの高密度プラズマＣＶＤ法などにより酸化シリコンを堆積させ、絶縁膜２４を形成し、図４（ｇ）に示すように、例えばＣＭＰ処理などにより平坦化して、平坦化絶縁膜２４とする。
【００６６】
次に、例えばＴＥＯＳを原料とするプラズマＣＶＤ法により酸化シリコンを堆積させ、上層絶縁膜２５を形成する。
上層絶縁膜２５の上層である最上層に、例えばプラズマＣＶＤ法あるいは触媒ＣＶＤ法などにより、窒化シリコン膜（ＳｉＮx ：Ｈ膜）あるいは酸化窒化シリコン膜（ＳｉＯx1Ｎy1：Ｈ膜）を堆積させ、パッシベーション膜２６を形成する。
以上で、図１に示すキャパシタ素子を有する半導体装置を形成することができる。
【００６７】
上記の半導体装置の製造方法によれば、第２電極３１の上面（上側被覆絶縁膜側）と、第１電極３０の下面（下側被覆絶縁膜側）に窒化チタン膜や酸化窒化チタン膜などの水素の透過を防止する電極被覆導電層３０ａ，３１ｂを形成しており、パッシベーション膜などの窒化シリコン含有膜中にＳｉ−Ｈ基やＮ−Ｈ基などの状態で含有される水素がキャパシタ絶縁膜２２へと移動するのを防止し、キャパシタ素子の劣化を防止できる。
【００６８】
また、ＰＳＧ膜などに含有される水分（水酸基）の透過を防止する機能を有する窒化シリコン膜２１ｂ，２３ｂを形成しており、水分（水酸基）がキャパシタ絶縁膜へ移動するのを防止してキャパシタ素子の劣化を防止できる。特に、下側被覆絶縁膜２１中の窒化シリコン膜２１ｂは、減圧ＣＶＤ法による高温成膜が可能であり、この場合には膜中の水素含有率を低減できるので、キャパシタ素子の劣化をさらに抑制することができる。
【００６９】
また、水分（水酸基）を蓄える機能を有し、水分（水酸基）を外部へ放出しにくい性質を有するＰＳＧ膜２１ａ，２３ｃを形成しており、過度の水分の透過を防止することができる。さらにこのＰＳＧ膜は、ナトリウムイオンゲッター、電荷中和、応力緩和などの機能を有する。
上記の構造においては、必要に応じて、上側被覆絶縁膜２３の一部としてＰＳＧ膜を形成するかわりに、上層絶縁膜２５として、ＰＳＧ膜を用いることも可能であり、この場合には上層絶縁膜２５が上記の機能を有することになる。
【００７０】
また、キャパシタ素子に適度な量の水分（水酸基）を供給する機能と、水素を消費する酸化剤（還元防止剤）としての機能を有するＯ3 −ＴＥＯＳ膜２１ｃ，２３ａを形成しており、水素の透過を防止することができる。
【００７１】
従って、キャパシタ素子を被覆している絶縁膜中に含有される水、水素あるいは水酸基などがキャパシタ絶縁膜まで移動するのを抑制し、デバイス特性の安定化（例えば、漏れ電流の増加の低減、容量値低下の低減、耐圧劣化の低減、高周波側の周波数特性の劣化の防止）したキャパシタを形成することができる。
【００７２】
上記の構造において、第２電極の上面（上側被覆絶縁膜側）と、第１電極の下面（下側被覆絶縁膜側）に形成される電極被覆膜は水素の透過を防止する機能を有するが、スパッタリング法などにより形成される酸化ルテニウムなどの水素の透過を防止する電極材料を用いることにより、電極被覆膜と電極層を一体に形成することもできる。
【００７３】
また、本実施形態に係る半導体装置は、図５の断面図に示す構造とすることも可能である。
例えばＬＯＣＯＳ法やＳＴＩ法などにより形成された素子分離絶縁膜により分離された半導体基板１０の不図示の活性領域において、トランジスタなどの不図示の半導体素子が形成されおり、また、例えばトランジスタのソース・ドレイン領域などとして、半導体基板１０中にリンなどの導電性不純物が拡散された拡散層１１が形成されている。
上記の半導体基板１０上には、半導体基板１０上のトランジスタあるいは拡散層１１などの半導体素子を被覆して、あるいは、半導体基板１０に形成された素子分離絶縁膜を被覆して、例えばＴＥＯＳを原料とするプラズマＣＶＤ法などにより形成された酸化シリコンからなる下地絶縁膜２０が形成されている。
上記の下地絶縁膜２０の上層に、例えば常圧ＣＶＤ法などにより形成された０〜４．５重量％のリンを含有する１００〜５００ｎｍの膜厚の酸化シリコン膜（ＰＳＧ膜）２１ａ、例えば減圧ＣＶＤ法などにより形成された０．２〜２０ａｔｏｍ％の水素を含有する５０〜１５０ｎｍの膜厚の窒化シリコン膜２１ｂ、および、例えばＯ3 およびＴＥＯＳを原料とするＣＶＤ法により形成された０．５〜１０重量％の水酸基（水分）を含有する５０〜１５０ｎｍの膜厚の酸化シリコン膜２１ｃの積層絶縁膜である下側被覆絶縁膜２１が形成されている。
【００７４】
上記のした下地絶縁膜２０および下側被覆絶縁膜２１を貫通して、拡散層１１に達するコンタクトホールＣＨが開口されており、例えばリンなどの導電性不純物を含有するポリシリコン、あるいは、窒化チタンなどの密着層とタングステンなどの導電層との積層体などからなるプラグ１２が埋め込まれている。
【００７５】
上記の下側被覆絶縁膜２１の上層に、プラグ１２に接続するようにスパッタリング法などにより形成された窒化チタンや酸化窒化チタンなどからなる電極被覆導電層（バリアメタル層）３０ａと、例えばスパッタリング法などにより形成されたプラチナやイリジウムなどの導電性材料からなる電極層３０ｂの積層体からなる第１電極３０が形成されている。
上記の第１電極３０を被覆して、例えば酸化タンタル（Ta2O5 ）、ＢＳＴ（チタン酸バリウムストロンチウム）あるいはＳＴＯ（チタン酸ストロンチウム）などの高誘電率膜、あるいは、Ｙ１などの強誘電体膜からなるキャパシタ絶縁膜２２が形成されている。
上記のキャパシタ絶縁膜２２の上層に、例えばスパッタリング法などにより形成されたプラチナやイリジウムなどの導電性材料からなる電極層３１ａと、例えばスパッタリング法などにより形成された窒化チタンや酸化窒化チタンなどからなり、５０〜１５０ｎｍの膜厚の電極被覆導電層３１ｂの積層体からなる第２電極３１が形成されている。
以上のように、キャパシタ絶縁膜を介して１対の電極が対向する構造を有するキャパシタ素子が形成されている。
【００７６】
上記のキャパシタ素子を被覆して、例えばＯ3 およびＴＥＯＳを原料とするＣＶＤ法により形成された０．５〜１０重量％の水酸基（水分）を含有する１００〜５００ｎｍの膜厚の酸化シリコン膜２３ａ、例えば触媒ＣＶＤ法などにより形成された１〜２０ａｔｏｍ％の水素を含有する５０〜１５０ｎｍの膜厚の窒化シリコン膜２３ｂ、および、例えば常圧ＣＶＤ法などにより形成されたリンを含有する酸化シリコン膜（ＰＳＧ膜）２３ｃの積層絶縁膜である上側被覆絶縁膜２３が形成されている。
【００７７】
上側被覆絶縁膜２３の上層に、例えばＯ3 およびＴＥＯＳを原料とするＣＶＤ法、あるいは、ＩＣＰ型プラズマＣＶＤ法、ＥＣＲ型プラズマＣＶＤ法あるいはヘリコン波プラズマＣＶＤ法などの高密度プラズマＣＶＤ法などにより形成された酸化シリコンからなり、ＣＭＰ処理などにより平坦化された平坦化絶縁膜２４が形成されている。
さらにその上層に、例えばＴＥＯＳを原料とするプラズマＣＶＤ法により形成された酸化シリコンからなる上層絶縁膜２５が形成されている。
上層絶縁膜２５の上層である最上層に、例えばプラズマＣＶＤ法により形成された窒化シリコン膜（ＳｉＮx ：Ｈ膜）からなるパッシベーション膜２６が形成されている。
【００７８】
上記の図５に示す構造の半導体装置は、実質的に図１に示す構造の半導体装置と同様であり、上記と同様にキャパシタ素子を被覆している絶縁膜中に含有される水（水酸基）や水素などがキャパシタ絶縁膜まで移動するのを抑制し、デバイス特性が安定化（例えば、漏れ電流の増加の低減、容量値低下の低減、耐圧劣化の低減、高周波側の周波数特性の劣化の防止）したキャパシタ素子を有する半導体装置である。
【００７９】
第２実施形態
図６は、本実施形態に係る半導体装置の断面図である。
本実施形態に係る半導体装置は、第１実施形態に係る半導体装置と実質的に同様であり、第１実施形態と同様な構成のキャパシタ素子部分を有しているが、下側被覆絶縁膜２１がＰＳＧ（リンを含有する酸化シリコン）膜２１ａと窒化シリコン膜２１ｂの積層体から構成されている（第１実施形態のＯ3 −ＴＥＯＳ膜２１ｃを有していない）こと、また、上側被覆絶縁膜２３が窒化シリコン膜２３ｂと上層ＰＳＧ膜２３ｃの積層体から構成されている（第１実施形態におけるＯ3 −ＴＥＯＳ膜２３ａを有していない）ことが異なっている。
【００８０】
上記の本実施形態に係る半導体装置の製造方法は第１実施形態に係る半導体装置の製造方法と実質的に同様であり、下側被覆絶縁膜２１および上側被覆絶縁膜２３の形成工程において、それぞれＯ3 −ＴＥＯＳ膜の製造工程を省略することにより形成することができる。
【００８１】
上記の構造のキャパシタは、第１実施形態と同様、キャパシタ素子を被覆している絶縁膜中に含有される水（水酸基）や水素などがキャパシタ絶縁膜まで移動するのを抑制し、キャパシタのデバイス特性を安定化させることができる。
【００８２】
第３実施形態
図７は、本実施形態に係る半導体装置の断面図である。
本実施形態に係る半導体装置は、第１実施形態に係る半導体装置と実質的に同様であり、第１実施形態と同様な構成のキャパシタ素子部分を有しているが、下側被覆絶縁膜２１がＰＳＧ（リンを含有する酸化シリコン）膜２１ａと窒化シリコン膜２１ｂの積層体から構成されている（第１実施形態のＯ3 −ＴＥＯＳ膜２１ｃを有していない）こと、また、上側被覆絶縁膜２３が窒化シリコン膜２３ｂの単層構成となっている（第１実施形態におけるＯ3 −ＴＥＯＳ膜２３ａおよびＰＳＧ膜２３ｃを有していない）ことが異なっている。
【００８３】
上記の本実施形態に係る半導体装置の製造方法は第１実施形態に係る半導体装置の製造方法と実質的に同様であり、下側被覆絶縁膜２１および上側被覆絶縁膜２３の形成工程において、それぞれＯ3 −ＴＥＯＳ膜の製造工程を省略し、上側被覆絶縁膜２３の形成工程においてＰＳＧ膜の製造工程を省略することにより形成することができる。
【００８４】
上記の構造のキャパシタは、第１実施形態と同様、キャパシタ素子を被覆している絶縁膜中に含有される水（水酸基）や水素などがキャパシタ絶縁膜まで移動するのを抑制し、キャパシタのデバイス特性を安定化させることができる。
【００８５】
第４実施形態
図８は、本実施形態に係る半導体装置の断面図である。
本実施形態に係る半導体装置は、第１実施形態に係る半導体装置と実質的に同様であり、第１実施形態と同様な構成のキャパシタ素子部分を有しているが、下側被覆絶縁膜２１が窒化シリコン膜２１ｂとＯ3 −ＴＥＯＳ膜２１ｃの積層体から構成されている（第１実施形態のＰＳＧ（リンを含有する酸化シリコン）膜２１ａを有していない）こと、また、上側被覆絶縁膜２３がＯ3 −ＴＥＯＳ膜２３ａと窒化シリコン膜２３ｂの積層体から構成されている（第１実施形態におけるＰＳＧ膜２３ｃを有していない）ことが異なっている。
【００８６】
上記の本実施形態に係る半導体装置の製造方法は第１実施形態に係る半導体装置の製造方法と実質的に同様であり、下側被覆絶縁膜２１および上側被覆絶縁膜２３の形成工程において、それぞれＰＳＧ膜の製造工程を省略することにより形成することができる。
【００８７】
上記の構造のキャパシタは、第１実施形態と同様、キャパシタ素子を被覆している絶縁膜中に含有される水（水酸基）や水素などがキャパシタ絶縁膜まで移動するのを抑制し、キャパシタのデバイス特性を安定化させることができる。
【００８８】
第５実施形態
図９は、本実施形態に係る半導体装置の断面図である。
本実施形態に係る半導体装置は、第４実施形態に係る半導体装置と実質的に同様であり、第４実施形態と同様な構成のキャパシタ素子部分を有しているが、下側被覆絶縁膜２１が窒化シリコン膜２１ｂの単層構成となっている（第４実施形態のＯ3 −ＴＥＯＳ膜２１ｃを有していない）ことが異なっている。
【００８９】
上記の本実施形態に係る半導体装置の製造方法は第４実施形態に係る半導体装置の製造方法と実質的に同様であり、下側被覆絶縁膜２１の形成工程において、Ｏ3 −ＴＥＯＳ膜の製造工程を省略することにより形成することができる。
【００９０】
上記の構造のキャパシタは、第４実施形態と同様、キャパシタ素子を被覆している絶縁膜中に含有される水（水酸基）や水素などがキャパシタ絶縁膜まで移動するのを抑制し、キャパシタのデバイス特性を安定化させることができる。
【００９１】
第６実施形態
図１０は、本実施形態に係る半導体装置の断面図である。
本実施形態に係る半導体装置は、第５実施形態に係る半導体装置と実質的に同様であり、第５実施形態と同様な構成のキャパシタ素子部分を有しているが、上側被覆絶縁膜２３が窒化シリコン膜２３ｂの単層構成となっている（第５実施形態のＯ3 −ＴＥＯＳ膜２３ａを有していない）ことが異なっている。
【００９２】
上記の本実施形態に係る半導体装置の製造方法は第５実施形態に係る半導体装置の製造方法と実質的に同様であり、下側被覆絶縁膜２３の形成工程において、Ｏ3 −ＴＥＯＳ膜の製造工程を省略することにより形成することができる。
【００９３】
上記の構造のキャパシタは、第５実施形態と同様、キャパシタ素子を被覆している絶縁膜中に含有される水（水酸基）や水素などがキャパシタ絶縁膜まで移動するのを抑制し、キャパシタのデバイス特性を安定化させることができる。
【００９４】
第７実施形態
図１１は、本実施形態に係る半導体装置の断面図である。
本実施形態に係る半導体装置は、第２実施形態に係る半導体装置と実質的に同様であり、第２実施形態のキャパシタ素子において、第２電極が窒化チタンなどの電極被覆導電層を有しておらず、導電層単層構成となっていることのみを除いて、他は実質的に第２実施形態と同様である。
【００９５】
例えばＬＯＣＯＳ法などにより形成された素子分離絶縁膜により分離された半導体基板１０の不図示の活性領域において、トランジスタなどの不図示の半導体素子が形成されている。
上記の半導体基板１０上には、半導体基板１０上のトランジスタなどの半導体素子を被覆して、あるいは、半導体基板１０に形成された素子分離絶縁膜上を被覆して、例えばＴＥＯＳを原料とするプラズマＣＶＤ法などにより形成された酸化シリコンからなる下地絶縁膜２０が形成されている。
上記の下地絶縁膜２０の上層に、例えば常圧ＣＶＤ法などにより形成された０〜４．５重量％のリンを含有する１００〜５００ｎｍの膜厚の酸化シリコン膜（ＰＳＧ膜）２１ａと、例えば減圧ＣＶＤ法などにより形成された０．２〜２０ａｔｏｍ％の水素を含有する５０〜１５０ｎｍの膜厚の窒化シリコン膜２１ｂの積層絶縁膜である下側被覆絶縁膜２１が形成されている。
【００９６】
上記の下側被覆絶縁膜２１の上層に、例えばタングステンやポリシリコンなどからなる不図示の埋め込みプラグなどに接続するようにスパッタリング法などにより形成された窒化チタンや酸化窒化チタンなどからなる電極被覆導電層（バリアメタル層）３０ａと、例えばスパッタリング法などにより形成されたプラチナやイリジウムなどの導電性材料からなる電極層３０ｂの積層体からなる第１電極３０が形成されている。
上記の第１電極３０の上層に、例えば酸化タンタル（Ta2O5 ）、ＢＳＴ（チタン酸バリウムストロンチウム）あるいはＳＴＯ（チタン酸ストロンチウム）などの高誘電率膜、あるいは、ＳＢＴ（SrBi2Ta2O9）などのＹ１と呼ばれる化合物群（米国特許５，５１９，２３４号公報）やＰＺＴ（PbZrO3）などの強誘電体膜からなるキャパシタ絶縁膜２２が形成されている。
上記のキャパシタ絶縁膜２２の上層に、例えばスパッタリング法などにより形成されたプラチナやイリジウムなどの導電性材料からなる電極層からなる第２電極３１が形成されている。
以上のように、キャパシタ絶縁膜を介して１対の電極が対向する構造を有するキャパシタ素子が形成されている。
【００９７】
上記のキャパシタ素子を被覆して、例えば触媒ＣＶＤ法などにより形成された１〜２０ａｔｏｍ％の水素を含有する５０〜１５０ｎｍの膜厚の窒化シリコン膜２３ｂ、および、例えば常圧ＣＶＤ法などにより形成されたリンを含有する酸化シリコン膜（ＰＳＧ膜）２３ｃの積層絶縁膜である上側被覆絶縁膜２３が形成されている。
【００９８】
上側被覆絶縁膜２３の上層に、例えばＯ3 およびＴＥＯＳを原料とするＣＶＤ法、あるいは、ＩＣＰ型プラズマＣＶＤ法、ＥＣＲ型プラズマＣＶＤ法あるいはヘリコン波プラズマＣＶＤ法などの高密度プラズマＣＶＤ法などにより形成された酸化シリコンからなり、ＣＭＰ処理などにより平坦化された平坦化絶縁膜２４が形成されている。
さらにその上層に、例えばＴＥＯＳを原料とするプラズマＣＶＤ法により形成された酸化シリコンからなる上層絶縁膜２５が形成されている。
上層絶縁膜２５の上層である最上層に、例えばプラズマＣＶＤ法により形成された窒化シリコン膜（ＳｉＮx ：Ｈ膜）からなるパッシベーション膜２６が形成されている。
【００９９】
上記の本実施形態に係る半導体装置の製造方法は第２実施形態に係る半導体装置の製造方法と実質的に同様であり、第２電極となる層を形成する工程において、電極被覆導電層の工程を省略することにより形成することができる。
【０１００】
上記の構造のキャパシタは、第２実施形態と同様、キャパシタ素子を被覆している絶縁膜中に含有される水（水酸基）や水素などがキャパシタ絶縁膜まで移動するのを抑制し、キャパシタのデバイス特性を安定化させることができる。
【０１０１】
本発明の半導体装置およびその製造方法は、上記の実施の形態に限定されない。
例えば、キャパシタの形状としては、プレーナ型、シリンダ型、スタック型、フィン型、トレンチ型など、種々の形状に適用することができる。
また、キャパシタとしては、ＤＲＡＭやＶＲＡＭにおけるのメモリキャパシタなど、半導体装置においてキャパシタ絶縁膜を介して第１電極と第２電極が対向するキャパシタ適用可能である。
また、基板に形成される半導体素子は、トランジスタなど、特に限定されない。
その他、本発明の要旨を逸脱しない範囲で種々の変更が可能である。
【０１０２】
【発明の効果】
本発明によれば、ＤＲＡＭのメモリキャパシタなど、高誘電率のキャパシタ絶縁膜を有するキャパシタ素子において、キャパシタ素子を被覆している絶縁膜中に含有される水（水酸基）や水素などがキャパシタ絶縁膜まで移動するのを抑制し、安定化したデバイス特性を有するキャパシタを有する半導体装置とその製造方法を提供することができる。
【図面の簡単な説明】
【図１】図１は第１実施形態に係る半導体装置の断面図である。
【図２】図２は第１実施形態に係る半導体装置の製造方法の製造工程を示す断面図であり、（ａ）はリンを含有する酸化シリコン（ＰＳＧ膜）膜の形成工程まで、（ｂ）はＯ3 およびＴＥＯＳを原料とする酸化シリコン膜の形成工程まで、（ｃ）は第２電極となる層の形成工程までを示す。
【図３】図３は図２の続きの工程を示し、（ｄ）はキャパシタ素子のパターン加工工程まで、（ｅ）は窒化シリコン膜の形成工程までを示す。
【図４】図４は図３の続きの工程を示し、（ｆ）は平坦化するための絶縁膜の形成工程まで、（ｇ）は平坦化工程までを示す。
【図５】図５は第１実施形態に係る別の構造を有する半導体装置の断面図である。
【図６】図６は第２実施形態に係る半導体装置の断面図である。
【図７】図７は第３実施形態に係る半導体装置の断面図である。
【図８】図８は第４実施形態に係る半導体装置の断面図である。
【図９】図９は第５実施形態に係る半導体装置の断面図である。
【図１０】図１０は第６実施形態に係る半導体装置の断面図である。
【図１１】図１１は第７実施形態に係る半導体装置の断面図である。
【図１２】図１２は第１従来例に係る半導体装置の断面図である。
【図１３】図１３は第２従来例に係る半導体装置の断面図である。
【符号の説明】
１０…半導体基板、１１…拡散層、１２…プラグ、２０…下地絶縁膜、２１…下側被覆絶縁膜、２１ａ…ＰＳＧ膜、２１ｂ…窒化シリコン膜、２１ｃ…Ｏ3 −ＴＥＯＳ膜、２２…キャパシタ絶縁膜、２３…上側被覆絶縁膜、２３ａ…Ｏ3 −ＴＥＯＳ膜、２３ｂ…窒化シリコン膜、２３ｃ…ＰＳＧ膜、２４…平坦化絶縁膜、２５…上層絶縁膜、２６…パッシベーション膜、３０…第１電極、３０ａ…電極被覆導電層（バリアメタル層）、３０ｂ…電極層、３１…第２電極、３１ａ…電極層、３１ｂ…電極被覆導電層、ＣＨ…コンタクトホール。
Claims (14)
- 基板と、
基板の上層に形成された下地絶縁膜と、
前記下地絶縁膜の上層に形成された第１電極、前記第１電極の上層に形成されたキャパシタ絶縁膜、および前記キャパシタ絶縁膜の上層に形成された第２電極とを有するキャパシタ素子と、
還元防止機能を有する絶縁膜、水素を含み水分の透過を防止する窒化シリコン膜または酸化窒化シリコン膜の絶縁膜、および水分を蓄積する絶縁膜の各絶縁膜がこの順番で積層されている積層被覆絶縁膜とを有し、
少なくとも前記第２電極の上面に水素の透過を防止する膜が形成され、
前記積層被覆絶縁膜は、前記下地絶縁膜と前記第１電極の間もしくは前記水素の透過を防止する膜の上層、または前記下地絶縁膜と前記第１電極の間および前記水素の透過を防止する膜の上層それぞれに形成され、
前記積層被覆絶縁膜の還元防止機能を有する絶縁膜側が、前記キャパシタ素子側になっている
半導体装置。 - 基板と、
基板の上層に形成された下地絶縁膜と、
前記下地絶縁膜の上層に形成された第１電極、前記第１電極の上層に形成されたキャパシタ絶縁膜、および前記キャパシタ絶縁膜の上層に形成された第２電極とを有するキャパシタ素子と、
水素を含み水分の透過を防止する窒化シリコン膜または酸化窒化シリコン膜の絶縁膜と水分を蓄積する絶縁膜との積層被覆絶縁膜とを有し、
少なくとも前記第２電極の上面に水素の透過を防止する膜が形成され、
前記積層被覆絶縁膜は、前記下地絶縁膜と前記第１電極の間および前記水素の透過を防止する膜の上層それぞれに形成され、
前記積層被覆絶縁膜の水素を含み水分の透過を防止する窒化シリコン膜または酸化窒化シリコン膜の絶縁膜側が、前記キャパシタ素子側になっている
半導体装置。 - 基板と、
基板の上層に形成された下地絶縁膜と、
前記下地絶縁膜の上層に形成された第１電極、前記第１電極の上層に形成されたキャパシタ絶縁膜、および前記キャパシタ絶縁膜の上層に形成された第２電極とを有するキャパシタ素子と、
還元防止機能を有する絶縁膜と水素を含み水分の透過を防止する窒化シリコン膜または酸化窒化シリコン膜の絶縁膜との積層被覆絶縁膜とを有し、
少なくとも前記第２電極の上面に水素の透過を防止する膜が形成され、
前記積層被覆絶縁膜は、前記下地絶縁膜と前記第１電極の間もしくは前記水素の透過を防止する膜の上層、または前記下地絶縁膜と前記第１電極の間および前記水素の透過を防止する膜の上層それぞれに形成され、
前記積層被覆絶縁膜の還元防止機能を有する絶縁膜側が、前記キャパシタ素子側になっている
半導体装置。 - 前記第１電極の下面に水素の透過を防止する膜が形成されており、
前記第１電極の下層に前記いずれかの積層被覆絶縁膜が形成されているときは、前記第１電極の下面の水素の透過を防止する膜は、前記第１電極と前記いずれかの積層被覆絶縁膜との間に形成されているものである
請求項１〜３いずれか一項に記載の半導体装置。 - 前記第２電極の上面の表層部分に水素の透過を防止する導電膜が形成されている
請求項１〜３いずれか一項に記載の半導体装置。 - 前記第２電極の上面の表層部分に形成された前記水素の透過を防止する導電膜として、少なくとも窒化チタン、酸化窒化チタン膜あるいは酸化イリジウムのいずれかを含有する導電膜が形成されている
請求項５記載の半導体装置。 - 前記第１電極の下面の表層部分に水素の透過を防止する導電膜が形成されている
請求項４記載の半導体装置。 - 前記第１電極の下面の表層部分に形成された前記水素の透過を防止する導電膜として、少なくとも窒化チタン、酸化窒化チタン膜あるいは酸化イリジウムのいずれかを含有する導電膜が形成されている
請求項７記載の半導体装置。 - 前記水分を蓄積する絶縁膜が、少なくともリンを含有する酸化シリコン膜を含む絶縁膜である
請求項１または２に記載の半導体装置。 - 前記還元防止機能を有する絶縁膜が、少なくとも酸化シリコン膜を含む絶縁膜である
請求項１または３に記載の半導体装置。 - 基板の上層に下地絶縁膜を形成する工程と、
前記下地絶縁膜の上層に第１の水分を蓄積する絶縁膜を形成する工程と、
前記水分を蓄積する絶縁膜の上層に、第１の水素を含み水分の透過を防止する窒化シリコン膜または酸化窒化シリコン膜の絶縁膜を形成する工程と、
前記第１の水素を含み水分の透過を防止する窒化シリコン膜または酸化窒化シリコン膜の絶縁膜の上層に、第１電極を形成する工程と、
前記第１電極の上層にキャパシタ絶縁膜を形成する工程と、
前記キャパシタ絶縁膜の上層に第２電極を形成する工程と、
前記第２電極の上面に水素の透過を防止する膜を形成する工程と、
前記水素の透過を防止する膜の上層に、第２の水素を含み水分の透過を防止する窒化シリコン膜または酸化窒化シリコン膜の絶縁膜を形成する工程と、
前記第２の水素を含み水分の透過を防止する窒化シリコン膜または酸化窒化シリコン膜の絶縁膜の上層に、第２の水分を蓄積する絶縁膜を形成する工程とを有する
半導体装置の製造方法。 - 前記第２電極を形成する工程において、前記第２電極の上面の表層部分に水素の透過を防止する導電膜を形成する
請求項１１記載の半導体装置の製造方法。 - 前記第２電極の上面の表層部分に形成された前記水素の透過を防止する導電膜を形成する工程においては、少なくとも窒化チタン、酸化窒化チタン膜あるいは酸化イリジウムのいずれかを含有する導電膜を形成する
請求項１２記載の半導体装置の製造方法。 - 前記第１電極を形成する工程以前の工程が、さらに前記第１電極の下面に水素の透過を防止する膜を形成する工程を含む
請求項１１記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP07358399A JP4501170B2 (ja) | 1999-03-18 | 1999-03-18 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP07358399A JP4501170B2 (ja) | 1999-03-18 | 1999-03-18 | 半導体装置およびその製造方法 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2000269434A JP2000269434A (ja) | 2000-09-29 |
| JP2000269434A5 JP2000269434A5 (ja) | 2006-02-09 |
| JP4501170B2 true JP4501170B2 (ja) | 2010-07-14 |
Family
ID=13522484
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP07358399A Expired - Fee Related JP4501170B2 (ja) | 1999-03-18 | 1999-03-18 | 半導体装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4501170B2 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW472384B (en) | 1999-06-17 | 2002-01-11 | Fujitsu Ltd | Semiconductor device and method of manufacturing the same |
| JP4800711B2 (ja) * | 2005-08-31 | 2011-10-26 | 富士通セミコンダクター株式会社 | 半導体装置の製造方法 |
| US9431474B2 (en) * | 2011-12-20 | 2016-08-30 | Imec | Metal-insulator-metal stack and method for manufacturing the same |
| US8854772B1 (en) * | 2013-05-03 | 2014-10-07 | Seagate Technology Llc | Adhesion enhancement of thin film PZT structure |
| JP6283243B2 (ja) * | 2014-03-27 | 2018-02-21 | 旭化成エレクトロニクス株式会社 | キャパシタの製造方法及び半導体装置の製造方法 |
| JP7087618B2 (ja) * | 2018-04-17 | 2022-06-21 | 大日本印刷株式会社 | 受動素子 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0997883A (ja) * | 1995-09-29 | 1997-04-08 | Sony Corp | 半導体メモリ素子のキャパシタ構造及びその形成方法 |
| JPH09307074A (ja) * | 1996-05-14 | 1997-11-28 | Nec Corp | 誘電体容量素子を用いた記憶装置及び製造方法 |
-
1999
- 1999-03-18 JP JP07358399A patent/JP4501170B2/ja not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0997883A (ja) * | 1995-09-29 | 1997-04-08 | Sony Corp | 半導体メモリ素子のキャパシタ構造及びその形成方法 |
| JPH09307074A (ja) * | 1996-05-14 | 1997-11-28 | Nec Corp | 誘電体容量素子を用いた記憶装置及び製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000269434A (ja) | 2000-09-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6611014B1 (en) | Semiconductor device having ferroelectric capacitor and hydrogen barrier film and manufacturing method thereof | |
| US8450164B2 (en) | Methods of forming a plurality of capacitors | |
| US8497537B2 (en) | Semiconductor device with ferro-electric capacitor | |
| KR20020013154A (ko) | 동일 물질로 이루어진 이중막을 포함하는 다중막으로캡슐화된 캐패시터를 구비한 반도체 메모리 소자 및 그의제조 방법 | |
| US9129853B2 (en) | Semiconductor device and method of manufacturing the same | |
| US6548349B2 (en) | Method for fabricating a cylinder-type capacitor for a semiconductor device | |
| US20060183252A1 (en) | Ferroelectric memory devices | |
| US20100052021A1 (en) | Semiconductor memory device | |
| US7279342B2 (en) | Ferroelectric memory | |
| US7029983B2 (en) | Methods of forming MIM type capacitors by forming upper and lower electrode layers in a recess that exposes a source/drain region of a transistor and MIM capacitors so formed | |
| JP3643091B2 (ja) | 半導体記憶装置及びその製造方法 | |
| US6392264B2 (en) | Semiconductor memory device and method of producing the same | |
| US6528327B2 (en) | Method for fabricating semiconductor memory device having a capacitor | |
| JP4501170B2 (ja) | 半導体装置およびその製造方法 | |
| JP4766924B2 (ja) | 半導体記憶装置及びその製造方法 | |
| JPWO2002056382A1 (ja) | 半導体装置及びその製造方法 | |
| JP2010225928A (ja) | 半導体記憶装置及びその製造方法 | |
| JPH09232542A (ja) | 半導体装置およびその製造方法 | |
| US5976981A (en) | Method for manufacturing a reverse crown capacitor for DRAM memory cell | |
| JP3906215B2 (ja) | 半導体装置 | |
| JP3964798B2 (ja) | 誘電体メモリ及びその製造方法 | |
| JP4002882B2 (ja) | 容量素子、半導体記憶装置及びその製造方法 | |
| JP3967315B2 (ja) | 容量素子、半導体記憶装置及びその製造方法 | |
| KR100866709B1 (ko) | 반도체소자의 캐패시터 형성방법 | |
| KR100847040B1 (ko) | 반도체 장치와 그 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051215 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051215 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090220 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091027 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091211 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100119 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100218 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100330 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100412 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130430 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |