TW309640B - - Google Patents

Download PDF

Info

Publication number
TW309640B
TW309640B TW085114513A TW85114513A TW309640B TW 309640 B TW309640 B TW 309640B TW 085114513 A TW085114513 A TW 085114513A TW 85114513 A TW85114513 A TW 85114513A TW 309640 B TW309640 B TW 309640B
Authority
TW
Taiwan
Prior art keywords
substrate
semiconductor device
power supply
holes
wiring
Prior art date
Application number
TW085114513A
Other languages
English (en)
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Application granted granted Critical
Publication of TW309640B publication Critical patent/TW309640B/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838Geometry or layout
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48235Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a via metallisation of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42Wire connectors; Manufacturing methods related thereto
    • H01L24/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/00014Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/1517Multilayer substrate
    • H01L2924/15172Fan-out arrangement of the internal vias
    • H01L2924/15173Fan-out arrangement of the internal vias in a single layer of the multilayer substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901Structure
    • H01L2924/1904Component type
    • H01L2924/19041Component type being a capacitor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/301Electrical effects
    • H01L2924/30107Inductance
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/301Electrical effects
    • H01L2924/3011Impedance

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Wire Bonding (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

309640 五、發明説明(1 ) 〔發明背景〕 (請先閲讀背面之注意事項再填寫本頁) 本發明係關係於半導髏裝置與電子裝備或設備,其使 用如此之半導體裝置與更特別關係到一種半導體裝置,其 係操作在一很高速度與實現一很高稹集密度與同時關係到 使用該半導體裝置之電子裝備或設備。 電子裝備已經被相當地進步,並且,於近年來已有長 足之進步,於改善一操作速度或於完成一較高稹集度。當 高速電子裝備是可用時,各類之處理係可以容易地與低價 地被實現。再者,稹集密度的改善使得一卓越的複雜功能 可以被實現。這趨勢是值得注意的,特別是,於一半導體 裝置領域中。以這方式,於電子電路,m子裝備與半導體 裝置之操作速度上之改良,以及,較高稹集度之改良變成 電子工業之進步及發展之原動力。 經濟部中央樣準局員工消費合作社印裝 半導體裝置的一較高稹集度增加了予以併入該裝置中 之電路數目,因此增加半導體裝置所需連接至其他裝置之 接腳的數目。以上問題之一個解答是被掲示於美國專利第 5,216,278號,其係有關於此一技術,以採用一 球柵列陣(BGA)封裝體。該半導體裝置係收納在 B GA封裝體之內,藉以形成一B GA類型半導髏裝置。 現將會以參考圖式方式,來說明一先前技藝B G A類 型半導體裝置》 圖式9是一用於一 B GA類型之半導體裝置之B GA 板1之俯視圖。於該圖中,一 BGA板1是一接路板,其 包含有機材料或陶瓷的一印刷電路板》被安裝置在一半導 本紙張尺度適用中國國家標準(CNS ) Λ4規格(210X 297公釐) 經濟部中央標準局員工消費合作社印掣 309640 A7 __B7_五、發明説明(2 ) 體裝置安裝區域或位置5於B GA板1的中心的是一半導 體單元。結合墊4係被提供在BGA板1之上用以焊接。 這些墊4與在半導髏元件上之電極係藉由結合線等而電氣 連接。分別由焊接墊4輻射狀延伸的是接線3的圖型·其 順序地連接其一端與相關之貫孔2。該圖型電線3於 B G A板1的中心具有高密度。爲了要避免如此,諸貫孔 2係被沿著BGA板1的外圃設置。 圖式1 0顯示BGA板1的一後視圖•於該圖中•貫 孔2係使用以連接B GA板1的前面與後方線。更詳細地 說,在BGA板1的後側延伸至相關之貫孔2之接線6係 被連接至銲接墊7。這些墊7係以一二維位置關係被安排 。更明白地說,於圖式1 〇的例子中,該銲接墊係呈3列 排列,沿著板1之四側邊,而不是呈單一列,而是於一二 維安排具有一宽度》 圓式1 1顯示BGA板1的一主要部份的剖面圖,其 中,一半導體元件8係被安裝在B GA板1上。在半導體 元件8與焊接墊4上之電極是藉由結合線9加以連接。來 自結合墊4之電線經由成圖型之電線3,貫孔2與接線6 到銲接墊7。連接到銲接墊7的是銲接球1 0。雖然未示 出’但B GA類型半導體裝置係被由銲接球1 〇安裝在一 印刷電路板,以電氣連接到其他裝置。 前述B G A類型半導體裝置更特徵於該裝置的類型可 以具有更多之接腳,相較於相同外尺寸之其他封裝體,例 如:雙排裝(D I P)或四排平裝(QFP)。這特色導 本紙張尺度適用中國國家揉準(CNS ) Λ4規格(210X297公釐) ----j---,---^ ^------ΐτ------β (請先閲讀背面之注意事項再填寫本頁) 309640 Α7 Β7 經濟部中夬標準局貝工消費合作社印製 五、發明説明(3 ) 致於圖式1 0所示之銲接墊7是安排在2維形式,其係不 存在於其他封裝體中。爲此緣故,即使當半導體裝置的一 較高稹集度增加了併入於其中之電路的數字,以及,其接 腳數目,其中可以了解,一半導體裝置防止其外部尺寸變 大,這成就了電子工業的發展與建設》 〔發明概要〕 然而,當一半導雔裝置在其操作速度被更改良或當其 積集度係被更進一步增強時,它有時候發生該俥統的 B G A.類型半導體裝置不能應付》 使用該半導體裝置之重要因索之一是電源雜訊。當半 導體裝置操作時,它消耗電源。因爲電流消耗變化係取決 於其內部電路的操作,電源供給雜訊係由於電源系統中之 電線阻抗所造成。假設電源雜訊係被AV所指明,一電源 系統的阻抗是由Z所指明,以電流消耗變化是由△ I所表 示;則在這三個因素中之一關係係被一方程式= Z X △ I所表示。 於半導體裝置中,該電源系統的阻抗係基於於半導體 裝置內之電線的一電感值L。因此’假設該半導體裝置具 有一操作頻率f ,則電源系統的阻抗z係滿足一方程式Z =2 π f L β 於具有安裝於其上之半導體裝置之印刷電路板’因爲 該電源系統的阻抗係被一旁路電容器’平面電源供給/接 地線路或其他機構而抑制至—低值:於很多例子中’整個 *·* —^ 4 (請先閲讀背面之注意事項再填寫本頁) -'5 本紙張尺度適用中國國家標準(CNS ) Λ4^格(210X 297公麈) 經濟部中央榡率局員工消费合作社印裝 309640 A7 _B7_ 五、發明説明(4 ) 電源系統的阻抗是基於在半導體裝置內之電線的電感值L 0 因此,如由Δν=2ττ f LXA I所表達,該電源雜 訊Δν係由操作頻率f ,在半導體裝置內之電線的電感值 L與電流消耗變化分量△I所產生。 當電源雜訊變成過度時,該半導體裝置係錯誤地操作 。這是因爲一電源電壓偏離開在半導體裝置內之電路的一 正常操作範圔,或電源雜訊係被重叠·在信號線路上,以造 成其他電路之錯誤操作。爲此緣故,假如該電源雜訊是不 被壓制到一規定值或更低,半導髏裝置發生錯誤之操作, 如此使該裝置之使用變差。 當半導體裝置的操作上頻率f增加,這造成一電源雜 訊的增加,其係按照前述方程式Δν=2 π f ΧΔ I ,因 此半導體裝置之錯誤操作,其造成該半導體裝置變成不可 使用。 再者,當半導嫌~裝置的一較高稹集度和併入於其中之 電路數目造成電流消耗之增加,這同時也造成一電流消耗 變化△ I之增加。因此,該電源雜訊按照上述方程式ΔΥ 1 = 2ττ f ΧΔΥ增加,和錯誤操作發生在半導體裝置中, 如此導致半導證裝置之停止使用。 再者,於這例子中,特別是一 CMO S半導雅裝置中 ,半導體裝置的於操作頻率f之改良,造成電流消耗依頻 率比例增加。這同時也造成該電源消耗變化△ I增加,以 依據上述方程式Δν=2 κ f ΧΔ I增加電源雜訊,這造 本紙張尺度適用中國國家標準(CNS ) Α4規格(210X 297公釐) (請先閲讀背面之注意事項再填寫本頁)
A
、1T 經濟部中央棣準局員工消費合作社印製 A7 B7 五、發明説明(5 ) 成該半導體裝置錯誤地操作和變成不能使用·- 以上將更詳細地說明參考圖式9至11所示之先前技 藝之例子β 於圚式9至1 1中所示之圖型電線3與接線6之線寬 是0. 1 5mm,而其長度均是5mm。該貫孔2有一 0. 3mm之直徑和一0. 8mm之長度(深度)。再者 ,該結合線9具有0 . 0 4mm之直徑和2mm之長度。 以如此一結構,如以上所述*該B GA板之接線部份 ,亦即,接線包含圓型電線3,接線6,與貫孔2具有一 5. 2. nH之電感值,該結合線部份具有1. 7nH的電 感值,與兩個總電感值是6. 8nH。因爲先前技藝 B GA類型半導體裝置具有5電源接線與5接地線,該總 電感值Lo是2. 72ηΗ(=6· 8nH/5)+( 6. 8 η Η / 5 ))。如此,先前技藝內之BGA類型半 導體內之電源系統之接線具有1 2· 72nH的一電感 值L 〇。 前述先前技藝B G A類型半導體裝置一般操作在 110MHz之電流頻率以具有0. 5A之電流消耗變化 △ I 。於此例子中,該B GA類型半導體裝置之電流雜訊 △ V 是 〇· 94v ( = 2;rxll〇MHzx 2. 72nHx〇. 5A)與其可容許的電源雜訊是IV 或者更低。因此,前述先前技藝B GA類型半導體裝置具 有上述之條件限制,亦即,1 1 〇 Μ Η z之操作頻率限制 及0 . 5 Α之電流消耗變化限制。 本紙張尺度適用中國國家標準(CNS ) A4规格(210X 297公釐) -----?---r---^ ^-- (請先閱讀背面之注意事項再填寫本頁) 訂 經濟部中央標準局員工消費合作社印裝 A7 B7五、發明説明(6 ) 因此,於圖式9至1 1中所示之先前技藝之B GA類 型半導體裝置,當操作頻率或電流消耗更進一步增加時, 該電源雜訊超過其可容許位準,因此造成半導髏裝置之誤 操作和無法使用。 如此,當半導體裝置的操作的速度被更進一步改良或 者當稹集密度被更進一步增加時,該先前技藝之B G A類 型半導體裝置是不能應用。 所以,本發明的一目的係提供一B G A類型半導體裝 置,其能解決於先前技藝中之上述問題,以及,能實現較 高速度操作或較高稹集密度,以及,同時也提供使用該半 導體裝置之電子設備。 以上之目的係藉由提供一 B G A類型半導體裝置加以 完成,該裝置係可以解決於先前技藝中之以上之問題。按 照本發明的一方面,其中提供一BGA類型半導體裝置, 其中,一在該半導體裝置內之用於軍源系統之電_1列_m..係 與篡JtL置羞(例如,倡L酵U、犮里蟑供,以縮短用於電源 之電線的長度,或者用於《源之線數目係..被_增^加,以降低 —....... .................................... 電源系統的電感值,藉以配合半導體裝置的操作速度之改 良與於積集密度上之增加。 更明白地說,一依據本發明之半導體裝置係由一基板 ,一半導體晶片安置在基板的上表面和多數銲接墊提供在 基板的下表面,其中,該基板具有一第一群貫孔,其係連 接到半導體晶片的信號線與形成於從基板的外圃之內部與 一第二群貫孔連接到半導體晶片之電源線或接地線,並且 (請先閱讀背面之注意事項再填寫本頁) 訂 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) 309640 A7 B7 五、發明説明(7 ) ,安置於延伸自一半導髏晶片安裝區域之外園之基底之一 部份。 (請先閲讀背面之注意事項再填寫本頁) 以這安排,其係可能降低電源供給系統的接線長度, 以較短於信號線的長度,或者,增加電源供給系統的線路 數目,其輪流造成降低電源供給系統的電感值的效果。 較佳地,在基板上表面上係被提供以第一結合墊,以 連接半導體晶片的信號端與信猇線,以及,第二結合墊連 接半導體晶片的電源供給端或接地端與電源接線或返回( 接地)線,該第二結合墊係被安置於第一結合墊與該半導 體晶片之間。以以上之結合墊安排,該用於電源或接地之 第二群貫孔可以被形成,而不會影響線路圖型,因此高密 度封裝係成爲可能。 於本文中,該^來自基板的外園之內部份'係指爲圓 式1中所示之區域100,以及,由一半導镰晶片安置 區域延伸之基板的部份"係圈式1中所示之區域2 0 0。 圖式1將隨後作更詳細地說明。 較佳地,基板之一側之長度被指爲a以及半導體晶片 之一側之長度被指爲b,來自基板的外圍之內部份是一延 伸自基板外團到(a — b) /8之一區域範園,以及,由 一半導體晶片安裝區域的外園延伸之基板之部份是由半導 體晶片之外圍至(a — b ) /8之一區域範圍。藉由分別 形成第一和第二群貫孔在這些區域範圍之內,電源接線長 度可以被降低到信號線路長度的四分之一,這順序地降低 電感值。 本紙張尺度適用中國國家標準(CNS ) Λ4規格(210X297公釐) 10 - 經濟部中央橾準局貝工消費合作社印裝 A7 _B7_ 五、發明説明(8 ) 總結,於依據本發明之半導體裝置中,該甩於電源系 統之線陣列係被安排於B G A型半導體裝置之中心,以使 得電源線之長度短於信號線之長度,或者用於電源系統之 線數目係增加,以降低其電感值。 再者,當本發明之B GA類型半導體裝置係使用至幫 子設備或儀器時,該電子設備或儀器本身可以操作於高速 〔圖式之簡要說明〕 «式1是依據本發明之一實施例之一 B G A類型半導 體裝置之B G A板之俯視圖; 圖式2是依據本發明之一實施例之該B G A類型半導 體裝置之B G A板之後視圖; 圖式3是當一半導體元件是安裝於本發明之實施例中 之BGA板時之主部份之剖面視園; 圖式4是依據本發明之另一實施例之一 B G A類型半 導體裝置之B G A板之俯視圖: 圖式5是依據本發明之另一資施例之該B GA類型半 導體裝置之B GA板之後視圓; Η式6是當一半導體元件是安裝於本發明之另一實施 例中之B GA板時之主部份之剖面視圖; 圖式7是一示意圖,用以說明具有本發明的BGA類 型半導體裝置在其中之電子裝置; 圖式8是一示意圚,用以說明具有BGA半導髖裝置 本紙張尺度適用中國國家標準(CNS ) Λ4規格(210Χ297公釐) (請先閲讀背面之注意事項再填寫本頁)
A
*1T -11 - 經濟部中夬標準局員工消費合作社印製 309640_^_ 五、發明説明(9 ) 安裝在其中之電子裝置; 圖式9是一使用在先前技藝B GA使用類型半導體裝 置中之BGA板之俯視圓; 圖式1 0是使用於先前技藝中之BGA板之後視圖; 及 圖式1 1是當一半導體元件安裝在先前技藝之BGA 板類型之半導體裝置中之B G A板中之主要部份之剖面圖 〔較隹實施例之說明〕 本發明將被說明於參考鼸附之圖式。 圖式1到3是用以說明一依據本發明之第一實施例之 BGA類型半導體裝置之示意圖,其中,圖式1於BGA 類型半導體中之B GA板之俯視圚,圖式2是B GA板的 一後視圖,與圖式3當一半導髋元件裝置至B GA板時, B G A板之一主要部份的一剖面圖》 於圖式1到3中,所示出之BGA類型半導嫌裝置包 含一BGA板1 ,線圚案3,結合墊4,一於BGA板1 中心之半導髗裝置安裝區域或位置5 ,接線6 ,錫球10 ,電源墊11 ,貫孔12 ,銲接墊13 ,接線之圖案14 ,及結合線1 5及1 6。 如在圖式1中所顯示,該BGA板1在其上表面係被 提供以結合墊4與圖型電線3,其具有0 . 1 線 寬|該圖型線3係於其端點連接至相關之貫孔2。道些孔 本紙張尺度適用中國國家標隼(CNS ) A4規格(210X297公釐) ----1-------^ ^-- (請先閲讀背面之注意事項再填寫本頁) 訂 12 - A7 B7 五、發明説明(10 ) 係被用於信號線(此名詞#信號"在本文中係被指爲不是 電源與一接地之所有信號,其包含,譬如,一測試信號) 之連接。提供於半導體裝置安裝區域或位置5的附近的是 電源墊1 1 ,其是用於連接電源或接地線。該電源供給墊 11是連接到貫孔12。 如在圖式2所顯示,在B GA板1的後側,接線6係 被安排連接到貫孔2與以及銲接墊7被安排連接到接線6 ,用以連接信號線。安排在BGA板1之後方的中心是圖 型接線1 4,其具有0. 3mm之線寬,其係被連接到貫 '-、、一----- 孔1 2以及銲接墊1 3,其係被連接到圈型接線1 2用以 連接電源及接地_線•用於電源供給系統之BB型接線1 4具 有一寬廣線宽,以降低其電感值,與貫孔1 2與銲接墊 1 3係被互相連接,使得部份的貫孔與相關之銲接墊以1 :1關係由單一接線或其他貫孔及相關焊接墊以相同方式 藉由多數接線所加以連接。 經濟部中夬標準局員工消費合作社印製 (請先閲讀背面之注意事項再填寫本頁) 如在圖式3所顯示,安裝在B GA板1上之半導體元 件8的電極(信號電極)係藉由結合線1 5連接至圖型線 3 ,以及,更經由圖型線3,貫孔2及接線6連接銲接墊 7。該焊接墊7係被連接到錫球1 〇,用以連接至信號線 。另安排在BGA板1的中心的是半導體元件8的電極( 電源或接地電極),以及,電源墊11係被結合線16所 連接’與更經由電源墊1 1 ,貫孔1 2及圖型接線1 4連 接至銲接墊1 3。該銲接墊1 3被連接到錫球1 0 ,用以 連接至電源供給與接地電線。 本紙張尺度適用中國國家標準(CNS ) Λ4規格(210X297公釐) -13 - A7 B7 五、發明説明(11 ) 於第一實施例的結構中,電源供給電線的8·組與8組 接地電線係被安排在輻射安排之信號電線之內側,因此, 如此信號電線的數目可以被避免降低,與者,需要用以電 源或接地線之輻射狀安排之必要可以被避免,結果,信號 線的數目被增加》 於這第一資施例中,該電源供給與接地線係被由半導 體元件8連接到電源供給墊1 1 ,該電源墊1 1係安排接 笔元件J,藉由結合線16,與,更由貫孔12及 具有線寬0. 3mm及長度約2mm之圈案接線14由電 源墊1. 1連接至用於電源及接地之焊接墊1 3。因爲*這 些接線路徑是短的,他們具有一小的電感值•在本實施例 -> ,~~—— -- — 中,這接線路徑的電感值是1. 5nH。具有 0. 04mm直徑及1. 7mm長度之結合線16具有 1. 4nH的一電感值。因此,延伸自半導體元件8到銲 經濟部中央橾準局員工消費合作社印製 -·-· -- I nn In ^^^1 lii — ·氏 ill II - I -,-14 (請先閲讀背面之注意事項再填寫本頁) 接劑墊13之路徑之電感值總和是2. 9nH。該用於電 源之結合線·貫孔與電線是被供給8組,以及,用於接地 線之結合線,貫孔與電線亦是爲8組。因此,整個電感值 Lo理論上是〇. 73nH(=(2. 9nH/8)+( 2. 9 η Η κ 8 )),但其實際變成0. 6〇nH,基於 多數線之使用的效果。 第一實施例具有如上所述之佈置,是能夠操作在 500MHz之操作頻率及具有0. 5A之電流消耗變化 ΔΙ。亦即,該電源供給雜訊Δν變成〇. 94V( 本紙浪尺度適用中國國家標準(CNS ) Λ4規格(210 X 297公旒) 14 - 經濟部中夬標準局員工消費合作社印製 A7 ___B7__五、發明説明(12 ) = 2ττχ500ΜΗζχ〇. 6 Ο η Η X 0 . 5, Α),其 係少於可容許的電源雜訊1伏特。 該第一實施例是能夠操作在110MHz以2. 3A 之電流消耗變化。亦即,該電源雜訊Δν變成0. 95伏 ( = 2τγχ1 ΙΟΜΗζχΟ. 6 0 η Η x 2 . 3 A ), 其係少於可容許的電源雜訊1伏特。 雖然該可容許電源雜訊係被設定到1伏特或者更低, 該操作頻率是110MHz與500MHz <以及,電流 消耗變化分別是0. 5安培及2. 3安培。在目前實施例 中,本發明係不被限制到該特定的例子。 亦即,因爲本發明可以使其m感值較小於先前技藝 B G A類型半導體裝置之電感值,即使當高速操作在多種 設定值時,本發明可以確保其正常操作。 換句話說,當本案操作於高_連_時,對於相關之狀態之 可容許範園係可以較鬆,因此,包含B GA類型半導體裝 置之設計可以較易完成。 電源供給值之百分之二+至三十通常被設定爲可容許 電源供給雜訊,以及,於很多情況下,1安培或更低的電 流是被設定爲電流消耗變化(其係通常等於一 L S I之電 流消耗值)。即使當根據第一實施例之裝置係被設定在如 此狀況之下,其可以正常地操作在較先前技藝之爲高之速 度。 第二實施例係具有相同之情形,第二資施例係如下。 圖式4到6是示意圖,用以說明一依據本發明之第二 (請先閲讀背面之注意事項再填寫本頁) --Γ ·
A -丁 --δ 本紙張尺度通用中國國家標準(CNS ) Λ4規格(210X 297公釐) 15 - A7 3〇964〇 "― —— _ 五、發明説明(13) 實施例之B GA類型半導體裝置•其中,圖式4·是一使用 GA類型半導體裝置中之B GA板之俯視圖,圓式5 是B GA板的一後視園,與圖式6是B GA板之一主要部 份之剖面圖,其係當一半導體元件是安裝至該B G A板時 °於圖式4至6中,具有實際等同於圖式1至3第一實施 例中功能之構作元件係以相同之參考數加以表示,爲了消 除其重覆性,其說明係加以省略。 於圖式4至6所示之B GA類型半導體裝置包含半導 體元件電極17,貫孔18,銲接墊19,平面接線圖型 或片匯型20,與一內部圖型21。 如在圖式4中所顯示,該BGA板1於其上側係被提 供以結合墊4與圖型線3,其具有0.15mm的一線宽 ,以及是連接到貫孔2,用以連接至信號線。 半導體元件8被裝置在被提供於B G A板1之中心之 半導體元件電極1 7,該半導髏元件電極1 7係順序地連 接到形成在半導體元件8後側之接地電'極。半導體元件電 …- 極1 7係連接至貫孔.1 ,用以連接至接線。 ......... -· --------—一-.··-· 提供於半導體元件電極1 7附近的是電源供給墊11 ,其係被連接到貫孔1 2,用以連接1運.並..給l崴。 如在圖式5中所顯示,安排在BGA板1的後側的是 是接線6,其係連接到貫孔2 ·以及,銲接墊7係被連接 到接線6 ’用以連接信號線。 提供於B G A板1的後側之中心的是平面圓型接線或 片圖型2 0,其係被連接到相關的貫孔1 8。形成在平面 本紙張尺度適用中國國家標準(CNS ) A4規格(210X 297公釐)
In —4 1^1 i >nl HI ^ ^^^1 n (請先閲讀背面之注意事項再填寫本頁) 訂 經濟部中央標準局員工消費合作社印製 A7 B7 經濟部中央標準局員工消費合作社印製
五、 發明説明 ( 14 ) 1 圖 型 接 線 或 片 圖 型 2 0 上 與 銲 接 阻 抗 軍 — 起 使 甩 的 是 銲 接 I 1 墊 1 9 9 其 係 使 用 於 m 接 接 地 線 0 1 1 同 時 也 安 排 接 近 平 面 或 片 圖 型 2 0 之 外 園 或 接 近 1 I 請 1 I B G A 板 1 之 中 心 的 是 圖 型 接 線 1 4 具 有 0 3 m m 的 線 先 閱 1 I 讀 1 寬 1 其 係 被 連 接 到 貫 孔 1 2 以 及 錚 接 Μ 1 .3 m 連 接 至 圓 背 ιέ Η 1 之 1 型 接 t 用 以 連接至_重« 0 用 以 運 接 電 源 供 給 線 之 注 意 事 1 圖 型 接 線 1 4 係 被 作 宽 以 降 低 阻 抗 〇 再 者 貫 孔 1 2 與 項 再 填 1 銲 接 墊 1 3 係 連 接 在 —— 起 » 以 部 份 的 貫 孔 與 相 關 的 銲 接 墊 寫 本 1 係 以 1 1 之 關 係 被 單 — 接 線 所 遲 接 以 及 其 他 貫 孔 係 頁 1 1 藉 由 多 數 接 線 以 1 1 之 關 係 加 以 互 相 油 遲 接 〇 1 1 如 在 圖 式 6 所 顯 示 半 導 體 元 件 8 的 電 極 ( 信 號 電 極 1 1 ) 係 安 裝 在 這 B G A 板 1 被 連 接 到 圓 型 電 線 3 藉 由 結 合 •訂 | 線 1 5 以 及 更 連 接 到 銲 接 墊 7 藉 由 圖 型 線 3 貫 孔 .| I 2 與 接 線 6 〇 該 銲 接 墊 7 係 被 連 接 到 銲 接 球 1 0 用 以 連 1 1 I 接 信 號 電 線 〇 1 1 於 B G A 板 1 的 中 心 半導 體 元 件 8 的 後 側 之 接 地 電 1 極 係 被 連 接 到 半 導 體 元 件 電 極 1 7 與 更 進 — 步 經 由 半 導 體 1 1 元 件 電 極 1 7 貫 孔 1 8 及 平 面 圖 型 接 線 或 片 圖 型 2 0 1 \ 〇 該 銲 接 墊 1 9 係 被 連 接 到 銲 接 球 1 0 用 以 連 接 至 接 地 1 ! 線 〇 1 I I 安 排 在 更 接 近 一 點 B G A 板 1 的 中 心 的 是 半 導 髓 元 件 I | 8 的 電 極 興 甩 源 供 給 墊 1 1 * 其 係 藉 由 相 關 接 線 1 6 連 接 I I 在 -- 起 t 與 1 更 經 由 电 源 線 1 1 j 貫 孔 1 2 及 圖 型 接 線 I I 1 4 » 以 連 接 至 銲 接 墊 1 3 0 該 銲 接 墊 1 3 係 連 接 至 錫 球 I I 本纸張尺度適用中國國家標準(CNS ) Λ4規格(210X 297公釐) —17 - 309640 經濟部中央標準局員工消費合作社印製 A7 B7 五、發明説明(15 ) 1 〇,用以連接電源供給電線。 於第二的實施例中,爲了著要控制信號線的特徵阻抗 與,降低串音,內部圓型2 1係被提供在BGA板1之內 。於例子中,該內部圖型2 1是連接到接地貫孔1 8,以 及,同時也隔絕開其他貫孔2與1 2。 於第二實施例的結構中,半導髗元件8的接地連接是 被藉由連接接地電極到銲接墊19經過16個貫孔18而 沒有使用任何線型接線加以完成。再者,電源供給線係被 以1 6組結合線,貫孔與接線之形式加以提供,其係全部 位於在信號電線之內被輻射狀地安排。因此,此信號線的 數目可以防止被降低,同時,電源供給或接地線輻射狀安 排之需求可能被避免,結果造成信號線數目增加。 於第二實施例中,接地線的電感值之主要貢獻只是貫 孔18。所以,一每貫孔之電感值小至0. 25nH,當 貫孔18具有0. 3mm的直徑和一 0. 8mm之長度( 深度)時。 電源線係被結合線16所由半導體元件8連接到電源 墊1 1 ,其係定位於接近半導體元件8,與更進一步由電 源墊1 1經由貫孔1 2連接到銲接墊1 3,接線1 4具有 0 . 3 mm之線寬及2 mm之線長。因爲線路徑是短的, 電感值是小的,並且,於第二實施例中係1. 5nH。該 結合線16具有0. 04mm的直徑,1. 7mm的長度 ,與1. 4 nH之一電感值。因此,每一延伸自半導體元 件8的頂端到銲接墊13之電感總和是2. 9nH。 (請先閲讀背面之注意事項再填寫本頁) -衣 訂 本紙張尺度適用中國國家標準(CNS )人4規_格(210Χ 297公t ) A7 B7 經濟部中央橾準局員工消費合作杜印製
五、 發明説明 ( 16 ) 1 1 6 組 電 源 供 給 線 與 1 6 組 接 地 線 係 被 提 供 〇 如 此 1 1 整 個 電 感 值 L 0 是 在 理 論 上 0 2 0 η Η ( = ( 1 1 2 9 η Η / 1 6 ) + ( 0 2 5 η Η / 1 6 ) ) 但 真 1 請 正 只 是 0 1 9 η Η > 因 爲 多 數 電 源 供 給 線 使 用 的 效 果 〇 先1 閲 1 該 第 二 實 施 例 具 有 前 述 之 如 此 安 排 » 係 能 夠 操 作 在 讀 背-J 之1 1 6 0 0 Μ Η Ζ 之 操 作 頻率 以 及 具 0 -、 5 A 之 電 流 消 耗 變 注·ι $ [ 化 Δ I 〇 該 電 源 雜 訊 Δ V 是 0 9 6 V ( = 2 π X Ψ 1 項 1 再 填Ή 1 6 0 0 Μ Η Ζ X 0 , 1 9 η Η X 0 * 5 A y 和 可 容 許 電 本兮 源 雜 訊 是 1 伏 或 更 低 〇 I | | 第. 二 實 施 例 是 能 夠 操 作 在 •1 0 0 Μ Η Ζ 之 操 作 頻 率 以 1 及 具 有 之 電 流 消 耗 變 化 Δ I 〇 亦 即 電 源 雜 訊 I Δ V 是 0 9 6 伏 ( = 2 π X 1 1 0 Μ Η ζ X •訂 I 0 1 9 η Η X 7 3 A ) 其 係 少 於 1 伏 的 可 容 許 霉 源 1 .1 I 雜 訊 1 1 I 圖 式 1 與 2 興 圖 式 4 及 5 Β G A 板 1 其 形 成 本 發 1 1 明 的 — 第 三 實 施 例 以 及 其 本 身 可 以 商 業 化 1 於 這 些 Β G A 板 1 中 已 經 說 明 如 上 該 用 於 電 源 供 1 1 給 或 接 地 之 焊 接 墊 其 係 被 安 排 於 Β G A 板 的 中 心 者 具 1 1 有 -- 接 線 電 感 值 大 約 0 6 0 η Η 相 對 於 圖 式 1 及 2 的 I J 結 構 y 以 及 大 約 0 1 9 η Η 其 相 對 於 圖 式 4 與 5 之 結 1 I I 構 〇 I I 於 圖 式 1 及 2 結 構 的 例 子 中 > 該 第 三 實 施 例 可 以 操 作 1 1 在 5 0 0 Μ Η Ζ 之 操 作 頻 率 > 以 及 » 具 有 0 5 安 之 電 流 1 1 消 耗 變 化 Δ I * 或 者 » 操 作 上 的 1 1 0 Μ Η Z 之 操 作 頻 率 ... 1 I 本紙張尺度適用中國國家標準(CNS ) A4規格(21〇X 297公釐) -19 - 經濟部中央標準局員工消費合作社印11 A7 —______B7__ 五、發明説明(17 ) 具有2. 3安培之電流消耗變化ΔΙ 。於圖式4及5的結 構中,另一方面,第三實施例可以操作在1 6 Ο OMH z 之操作頻率具有0. 5安培之電流消耗變化ΔΙ或者在 110MHz之操作頻率具有7. 3安培之電流消耗變化 Δ I 。 圚式7顯示依據本發明第四實施例之電子設備。 於圚式7中,多數依據本發明之第一實施例之BGA 半導體裝置51或多數依據第二實施例之BGA半導體裝 置5 1係安裝在一印刷電路板5 2上,該印刷電路板5 2 係順序地經由連接器5 3及5 4連接茔一背板5 5,該背 板5 5係被順序地供給一來自電源裝置5 7之電源,經由 —電源線56。於圖式中,一外般,開關,連接至其他部 件之接線等係被省略。 於第四實施例中,因爲本發明之B G A半導體裝置係 被安裝於一半導體設備中,該半導髋設備可以以一高稹集 度,高速加以操作· 圖式8顥示電子設備及更明白地說係一依據本發明之 第五實施例之電腦。 於圓式8中所示之電腦包含一電腦主镰6 0,一顯示 單元6 8及一鍵盤6 9。併入於電腦主證6 0的是一硬碟 機6 2,一軟碟機6 3,一電源供應器6 4及一印刷電路 板6 1。安裝在印刷電路板6 1上的是一中央處理單元( CPU) 6 5,其包含BGA類型半導體裝置,另一半導 體裝置6 6及一記億體6 7。 本紙張尺度適用中國國家橾隼(CNS ) Λ4規格(210><297公釐) (請先閎讀背面之注意事項再填寫本頁) .t .今
,1T -20 - 經濟部中央標準局員工消費合作社印製 309640 at _ B7 _五、發明説明(18 ) 於圖式8中之實施例中,該CPU65 ,其包含 B GA類型半導髏裝置者,可以操作於6 0 ΟΜΗ z之頻 率,因此,整個電腦可以操作於高速。 不用說,以相同之佈置’ 一高稹集度之B GA半導體 裝置可以被使用於C P U 6 5之中,以改良電腦之處理能 力。 當B G A半導體裝置使用於其中時,第四及第五實施 例之電子設備可以操作於高速及高功能’因此貢獻到電子 工業的發展與建設。 雖然所有的電源供給或接地線於實施例中係被安排在 B G A板之中心的附近,但是,本發明不被限制到該特定 的例子和如此之佈置可以部份地被進行,而用於一特定設 計需求,而不破壞本發明的效果。 再者,第一實施例及第二實施例的安排可以被固定地 使用。 雖然接地電極已經被提供在半導體元件的後側,由第 二實施例之設計觀點看來,但電源電極可以被提供在半導 體元件的後側,同時展示本發明的效果大致相等於前一例 子。 該接地內部層已經被提供在第二實施例之B G A板之 內。然而,該內部層可以用於電源供給,可以是多層中之 一層,或者可以包含信號電線,而沒有涉及破壤本發明的 效果。 雖然於半導體元件與B G A板間之連接於本實施例中 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) (請先閱讀背面之注意事項再填寫本頁) -21 - 經濟部中央樣準局員工消費合作社印製 A7 ___B7 五、發明説明(19 ) 係藉由結合線加以作用,但其亦可以由其他機構加以進行 ’例如’經由一捲帶自動結合(TAB)技巧或一銲接球 技巧,而不會劣化本發明的效果。 再者’雖然半導體元件與銲接墊於資施例係被安排在 B G A板的不同平面,但他們也可以被安排在相同的平面 而沒有損害本發明的效果。於後者中,使用於實施例中之 貫孔可以不被使用。 即使當銲接劑蟄與結合墊之位置安排爲了不是本案之 技術理由外原因改變時,本發明是仍然有效。 當.然,本發明不只可適用到B GA類型半導體裝置· 同時也適用到P G A類型半導髏裝置· 如同於先前所說明,按照本發明,其中提供一B GA 類型半導體裝置可以更改善它的操作上的速度與稹集密度 。例如,該操作頻率可以增加到5 Ο Ο Μ Η z至1 6 0 0 ΜΗ ζ ’其相當於先前技藝之1 1 〇μΗ ζ之操作頻率之 4 5至14. 5倍。再者,電流消耗變化可以被增加到 2. 3安培至7. 3安培,其相當於先前技藝〇. 5安培 之4. 6至14 ’6倍,以及,稹集密度直接地影響電流 消耗,亦即’在半導體裝置內之電路的數目可以被增加到 4. 6至14,6倍於先技。結果,一使用本發明之半導 體裝置之電子的電路或裝備可以操作在高速與被產生複雜 功能,如此貢獻到電子工業的發展與建設。 以上之有利效果導於該電源供給或接地線可以被縮短 ,以降低其電感值。在B G Α板上之電源供給線的總長度 本紙張尺度適用中國國家標準(CNS ) Λ4規格(210X297公釐) ---7---:---衣-- (請先閲讀背面之注意事項再填寫本頁) 訂 -22 - A7 B7 五、發明説明(20 ) 是1 Omm,其係等於先前技藝中之最短信號電線的長度 ,反之,於本發明的第二與第三實施例中,電源供給與信 號線的長度分別是2mm與1. 7mm,其係少於最短信 號線長度之五分之一,因此,電感值係被由6. 8nH降 至0. 6nH或0. 19ηΗ,其係爲其之1/10或更 低。這麼來,本發明的本質是安排電源供給或接地線在 B G Α板之中心部分,藉以縮短接線長度。 m^i ^—^1 ·4Βϋ im t—^1 κ^ϋ y^/ n * 1 # (請先閲讀背面之注意事項再填寫本頁) 訂 經濟部中央標準局員工消費合作社印製 本紙張尺度適用中國國家樣準(CNS ) A4規格(210X 297公釐)

Claims (1)

  1. 309640 a C8 _____D8 六、申請專利範圍 1. —種半導體裝置包含: 一基板; —半導髓晶片安置在該基板之一上表面; 多數焊接墊安置在該基板之下表面; 該基板具有一第一組貫孔連接至該半導臁晶片之信號 接線上,以及,形成在該基板之外圔之內部份,以及,一 第二組貫孔連接至電源接線或接地接線並形成在基板之一 部份,其係由一半導體晶片室裝區雙之外困延伸。 2. 如申請專利範圃第1項所述之半導鼉裝置,其中 ,在基板之上表面係被提供以一第一結合墊*用以連接該 半導體晶片之信號端及信號接線,藉由線結合,以及第二 結合墊用以連接該半導《晶片之電源端或接地端及電源接 線或接地線藉由線結合。 3. 如申請專利範圈第2項所述之半導體裝置,其中 ,該第二結墊係安置在第一結合墊及半導體晶片之間。 4. 如申請專利範圍第3項所述之半導體裝置,其中 ,該多數焊接墊係安置於延伸第一組貫孔及第二組貫孔間 經濟部中央揉牟局貝工消費合作社印製 (請先閱讀背面之注意事項再填寫本頁) 之一區域中,以及,由第二組貫孔所定義之一區域中。 5. 如申請專利範園第1項所述之半導體裝置,其中 ,至少該多數焊接墊之某些係安置於一延伸於第一組貫孔 及第二組貫孔間之區城* 6. 如申請專利範園第1項所述之半導體裝置,其中 ,其中,該基板之外圍之內部份延伸於該基板之外園至( a _b ) /8之區域範園,以及由半導體晶片安裝區域延 本紙張尺度逋用中國圃家標準(CNS) A4规格(2!0X297公釐)_ 24 - 經濟部中夬梯準局貝工消费合作社印製 A8 B8 C8 ______________D8 六、申請專利範困 伸之基板之部份延伸於由半導體晶片安裝區域至·( a — b )/8之區域範圓,其中,a表示基板一側之長度,以及 b表示半導體晶片之長度。 7·—種半導體裝置包含: —基板; —半導體晶片安置在該基板之一上表面; 多數焊接墊安置在該基板之下表面; 至少用於半導體晶片之電源及接地貫之某些焊接墊是 安置於該基板之實際中心部份· 8..如申請專利範國第7項所述之半導髏裝置,其中 ,該基板具有一組貫孔,其係被安置於該基板中,其一部 份係由一半導體晶片安裝區域之外園延伸,該組貫孔係使 用以連接該半導體晶片之電源接線或接地接線》 9.一種半導體裝置包含: —基板: 一半導體晶片安置在該基板之一上表面;~ 多數焊接墊安置在該基板之下表面; 該基板具有一第一組‘貫孔連接至該_半導體晶片之信號 接線上,以及,安置在該基板之外圍之內部份,以及,一 第二組貫孔連接至半導體晶片之電源接線或接地接線並安 置在一半導體晶片安裝區域之外圍延伸之內部份中; 該多數焊接墊係安排於延伸第一組‘貫孔_及第二組貫孔 間之一區域中,以及,由第二組貫孔所定義之一區域中; 其中,該由該半導體晶片之電源電極或接地電極至用 本紙張尺度遄用中國國家標準(CNS ) A4規格(210X297公釐) ---1--“---^裝------1 ^ 10-----^%*- (請先聞讀背面之注意事項再填寫本頁) B8 C8 ____ D8 六、申請專利範圍 以電源之焊接墊或至用於接地之焊接墊之接線長度係短於 由該半導髏晶片之信號電極至用於半導體晶片之信號之焊 接墊之接線長度。 (請先閲讀背面之注意事項再填寫本頁) 1 0 .如申請專利範園第9項所述之半導髏裝置,其 中,在基板之上表面係被提供以一第一結合墊,用以連接 該半導體晶片之信號端及信號接線,藉由線結合,以及第 二結合墊用以連接該半導髏晶片之霪源端或接地端及電源 接線或接地線藉由線結合* ' 1 1 .如申請專利範園第1 0項所述之半導體裝置, 其中,.該第二結墊係安置在第一結合墊及半導髗晶片之間 〇 1 2 . —種電子設備,其包含如申請專利範園第1項 所述之半導體裝置。 1 3 . —種電子設備,其包含如申請專利範園第7項 所述之半導體裝置。 1 4 . 一種電子設備,其包含如申請專利範圈第9項 所述之半導體裝置。 經濟部中央棣準局貝工消費合作社印装 26 本紙張尺度逋用中國國家橾率(CNS ) A4规格(210X297公釐〉
TW085114513A 1995-11-29 1996-11-25 TW309640B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP31086195A JP3294490B2 (ja) 1995-11-29 1995-11-29 Bga型半導体装置

Publications (1)

Publication Number Publication Date
TW309640B true TW309640B (zh) 1997-07-01

Family

ID=18010279

Family Applications (1)

Application Number Title Priority Date Filing Date
TW085114513A TW309640B (zh) 1995-11-29 1996-11-25

Country Status (7)

Country Link
US (1) US6163071A (zh)
JP (1) JP3294490B2 (zh)
KR (1) KR100240525B1 (zh)
CN (2) CN1294651C (zh)
MY (1) MY124454A (zh)
SG (1) SG47197A1 (zh)
TW (1) TW309640B (zh)

Families Citing this family (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6734545B1 (en) * 1995-11-29 2004-05-11 Hitachi, Ltd. BGA type semiconductor device and electronic equipment using the same
MY123146A (en) * 1996-03-28 2006-05-31 Intel Corp Perimeter matrix ball grid array circuit package with a populated center
JP3797797B2 (ja) * 1997-08-13 2006-07-19 三菱化学株式会社 半導体発光素子の製造方法
JP3447961B2 (ja) * 1998-08-26 2003-09-16 富士通株式会社 半導体装置の製造方法及び半導体製造装置
EP1063913B1 (en) * 1999-01-19 2004-11-24 Koninklijke Philips Electronics N.V. X-ray detector
JP2001203470A (ja) * 2000-01-21 2001-07-27 Toshiba Corp 配線基板、半導体パッケージ、および半導体装置
US6403896B1 (en) * 2000-09-27 2002-06-11 Advanced Semiconductor Engineering, Inc. Substrate having specific pad distribution
US7434305B2 (en) 2000-11-28 2008-10-14 Knowles Electronics, Llc. Method of manufacturing a microphone
US8623709B1 (en) 2000-11-28 2014-01-07 Knowles Electronics, Llc Methods of manufacture of top port surface mount silicon condenser microphone packages
DE10121241B4 (de) * 2001-04-30 2005-07-07 Infineon Technologies Ag Integrierte Schaltung
CA2390627C (en) * 2001-06-18 2007-01-30 Research In Motion Limited Ic chip packaging for reducing bond wire length
EP1434264A3 (en) * 2002-12-27 2017-01-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method using the transfer technique
WO2005013359A1 (ja) * 2003-07-31 2005-02-10 Matsushita Electric Industrial Co., Ltd. 半導体装置
US7074049B2 (en) * 2004-03-22 2006-07-11 Johnstech International Corporation Kelvin contact module for a microcircuit test system
CN100447966C (zh) * 2004-05-12 2008-12-31 库利克和索夫工业公司 集成球与过孔的封装和形成工艺
JP4591886B2 (ja) * 2004-07-21 2010-12-01 ローム株式会社 半導体装置を用いた電源回路装置
DE102005008512B4 (de) 2005-02-24 2016-06-23 Epcos Ag Elektrisches Modul mit einem MEMS-Mikrofon
DE102005008511B4 (de) 2005-02-24 2019-09-12 Tdk Corporation MEMS-Mikrofon
DE102005053765B4 (de) 2005-11-10 2016-04-14 Epcos Ag MEMS-Package und Verfahren zur Herstellung
DE102005053767B4 (de) 2005-11-10 2014-10-30 Epcos Ag MEMS-Mikrofon, Verfahren zur Herstellung und Verfahren zum Einbau
KR100681398B1 (ko) * 2005-12-29 2007-02-15 삼성전자주식회사 열방출형 반도체 칩과 테이프 배선기판 및 그를 이용한테이프 패키지
JP2007235004A (ja) * 2006-03-03 2007-09-13 Mitsubishi Electric Corp 半導体装置
US7616451B2 (en) * 2006-10-13 2009-11-10 Stmicroelectronics S.R.L. Semiconductor package substrate and method, in particular for MEMS devices
JP2009054993A (ja) * 2007-08-02 2009-03-12 Tokyo Electron Ltd 位置検出用治具
JP5255929B2 (ja) * 2008-07-04 2013-08-07 ルネサスエレクトロニクス株式会社 半導体装置
CN103999484B (zh) 2011-11-04 2017-06-30 美商楼氏电子有限公司 作为声学设备中的屏障的嵌入式电介质和制造方法
EP2781107B1 (en) 2011-11-17 2016-11-23 InvenSense, Inc. Microphone module with sound pipe
JP2013236039A (ja) * 2012-05-11 2013-11-21 Renesas Electronics Corp 半導体装置
US9738515B2 (en) 2012-06-27 2017-08-22 Invensense, Inc. Transducer with enlarged back volume
US9078063B2 (en) 2012-08-10 2015-07-07 Knowles Electronics, Llc Microphone assembly with barrier to prevent contaminant infiltration
DE102013106353B4 (de) * 2013-06-18 2018-06-28 Tdk Corporation Verfahren zum Aufbringen einer strukturierten Beschichtung auf ein Bauelement
US9794661B2 (en) 2015-08-07 2017-10-17 Knowles Electronics, Llc Ingress protection for reducing particle infiltration into acoustic chamber of a MEMS microphone package
WO2020097767A1 (zh) * 2018-11-12 2020-05-22 北京比特大陆科技有限公司 电路板及超算设备
JP7238481B2 (ja) * 2019-03-05 2023-03-14 株式会社アイシン 半導体モジュール及び半導体装置
CN113008353B (zh) * 2021-02-10 2022-07-01 西北工业大学 集成式多阵元的小型换能器基阵设计方法及小型换能器基阵

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4437141A (en) * 1981-09-14 1984-03-13 Texas Instruments Incorporated High terminal count integrated circuit device package
US4614194A (en) * 1984-01-20 1986-09-30 Cordis Corporation Implantable pulse generator having a single printed circuit board for carrying integrated circuit chips thereon with chip carrier means
JPH0324753A (ja) * 1989-06-22 1991-02-01 Nec Corp 半導体装置用パッケージ
US5216278A (en) * 1990-12-04 1993-06-01 Motorola, Inc. Semiconductor device having a pad array carrier package
JPH04352436A (ja) * 1991-05-30 1992-12-07 Fujitsu Ltd 半導体装置
JP3228583B2 (ja) * 1992-03-31 2001-11-12 株式会社東芝 半導体集積回路装置
US5285352A (en) * 1992-07-15 1994-02-08 Motorola, Inc. Pad array semiconductor device with thermal conductor and process for making the same
US5592025A (en) * 1992-08-06 1997-01-07 Motorola, Inc. Pad array semiconductor device
US5283717A (en) * 1992-12-04 1994-02-01 Sgs-Thomson Microelectronics, Inc. Circuit assembly having interposer lead frame
US5457340A (en) * 1992-12-07 1995-10-10 Integrated Device Technology, Inc. Leadframe with power and ground planes
JPH06302757A (ja) * 1993-04-15 1994-10-28 Ibiden Co Ltd 電子部品搭載装置及びその実装方法
JPH0738008A (ja) * 1993-06-25 1995-02-07 Matsushita Electric Works Ltd チップキャリア
US5490324A (en) * 1993-09-15 1996-02-13 Lsi Logic Corporation Method of making integrated circuit package having multiple bonding tiers
US5545923A (en) * 1993-10-22 1996-08-13 Lsi Logic Corporation Semiconductor device assembly with minimized bond finger connections
US5380681A (en) * 1994-03-21 1995-01-10 United Microelectronics Corporation Three-dimensional multichip package and methods of fabricating
JPH07297313A (ja) * 1994-04-20 1995-11-10 Fujitsu Ltd 半導体装置及びその製造方法
US5583378A (en) * 1994-05-16 1996-12-10 Amkor Electronics, Inc. Ball grid array integrated circuit package with thermal conductor
US5444303A (en) * 1994-08-10 1995-08-22 Motorola, Inc. Wire bond pad arrangement having improved pad density
US5442230A (en) * 1994-09-16 1995-08-15 National Semiconductor Corporation High density integrated circuit assembly combining leadframe leads with conductive traces
US5801440A (en) * 1995-10-10 1998-09-01 Acc Microelectronics Corporation Chip package board having utility rings
US5672911A (en) * 1996-05-30 1997-09-30 Lsi Logic Corporation Apparatus to decouple core circuits power supply from input-output circuits power supply in a semiconductor device package
US5691568A (en) * 1996-05-31 1997-11-25 Lsi Logic Corporation Wire bondable package design with maxium electrical performance and minimum number of layers

Also Published As

Publication number Publication date
KR970030750A (ko) 1997-06-26
CN1089491C (zh) 2002-08-21
KR100240525B1 (ko) 2000-01-15
CN1169593A (zh) 1998-01-07
CN1492498A (zh) 2004-04-28
US6163071A (en) 2000-12-19
MY124454A (en) 2006-06-30
SG47197A1 (en) 1998-03-20
CN1294651C (zh) 2007-01-10
JP3294490B2 (ja) 2002-06-24
JPH09148476A (ja) 1997-06-06

Similar Documents

Publication Publication Date Title
TW309640B (zh)
US6384476B2 (en) Semiconductor integrated circuit and printed wiring substrate provided with the same
US6346743B1 (en) Embedded capacitor assembly in a package
TW501252B (en) Wafer level package including ground metal layer
US5686764A (en) Flip chip package with reduced number of package layers
JP3758678B2 (ja) 高性能集積回路パッケージ
US7541680B2 (en) Semiconductor device package
US6967398B2 (en) Module power distribution network
US7944040B2 (en) Semiconductor device and electronic apparatus equipped with the semiconductor device
KR100271860B1 (ko) 메모리모듈 및 ic카드
US5473190A (en) Tab tape
US5311396A (en) Smart card chip-based electronic circuit
JP2004085281A (ja) プローブカードのプローブテストヘッド構造
JPH09223861A (ja) 半導体集積回路及びプリント配線基板
US6803649B1 (en) Electronic assembly
US7164194B2 (en) BGA type semiconductor device and electronic equipment using the same
JP3166490B2 (ja) Bga型半導体装置
JP2001144205A (ja) 多端子素子及びプリント配線板
KR102578797B1 (ko) 반도체 패키지
JP2001135898A (ja) プリント配線板
KR100747995B1 (ko) 반도체 패키지
KR20020014643A (ko) 기판의 배선을 통하여 반도체 칩 내부전원을 일정하게공급하는 볼 그리드 어레이 패키지
US20090001548A1 (en) Semiconductor package
JPH06334001A (ja) 半導体集積回路
JPH0595052A (ja) 混成集積回路装置

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees