CN113008353B - 集成式多阵元的小型换能器基阵设计方法及小型换能器基阵 - Google Patents

Abstract

本发明提供了一种集成式多阵元的小型换能器基阵设计方法及小型换能器基阵，解决现有多波束成像声纳为了获得高分辨率图像，采用大规模的换能器基阵，整体结构复杂、硬件成本较高、加工引线复杂的问题。该设计方法包括：1)确定基阵中阵元的基本布局结构；2)确定阵元的材质和尺寸；3)设计电路板；4)焊接基阵阵元完成小型换能器基阵设计。

Description

集成式多阵元的小型换能器基阵设计方法及小型换能器基阵

技术领域

本发明属于水声换能器技术领域，具体涉及一种集成式多阵元的小型换能器基阵设计方法及小型换能器基阵。

背景技术

随着国家海洋战略布局的不断推进，中国在海洋资源勘探和国家海洋权益维护方面的科技投入不断加大。随着人类海洋探测和开发活动的不断增加，高质量的实时水下成像技术越来越受到人们的关注，在目标跟踪识别、海洋地貌勘探和水雷搜索等方面扮演着重要角色。

多波束成像声纳作为水下探测的重要设备，得到了大范围的应用。水下声学成像一般采用多个阵元构成的阵列来进行回波接收和波束加权处理，以形成高增益、低旁瓣的波束方向图。

然而，为了获得高分辨率图像，多波束成像声纳往往配有大规模的换能器基阵，由于基阵频率高，阵元个数多，间距小，正常的引线难以满足布阵的要求，同时其系统结构复杂，导致系统硬件成本较高。

发明内容

本发明的目的在于解决现有多波束成像声纳为了获得高分辨率图像，采用大规模的换能器基阵，整体结构复杂、硬件成本较高、加工引线复杂的问题，而提供一种集成式多阵元的小型换能器基阵设计方法及小型换能器基阵。

为实现上述目的，本发明所提供的技术解决方案是：

一种集成式多阵元的小型换能器基阵设计方法，其特殊之处在于，包括以下步骤：

1)确定基阵中阵元的基本布局结构

根据换能器基阵的性能需求，对换能器基阵的阵元进行设计；其中，性能需求的衡量标准主要依靠换能器基阵的相关技术指标，具体包括：谐振频率、水平和垂直侧向精度、波束数、水平和垂直工作扇面以及阵元间距；

确定换能器基阵中阵元的行数为M、列数为M、数量为S＝M×M，相邻阵元的间距为D，并且S个阵元共负极，以减少引线数目；其中，M为正整数；

2)确定阵元的材质和尺寸

采用有限元仿真软件，模拟不同尺寸和材质的阵元，并进行阻抗特性仿真模拟计算，根据仿真计算出的导纳曲线得到阵元的谐振频率，确定满足换能器基阵性能需求(即设计需求)的阵元材质和尺寸；

3)设计电路板

3.1)根据步骤1)中阵元数量和引线方式确定电路板的层数，将电路板设计为多层；因电路板连线的线距有一定规则，阵元数目越多，为满足基阵小型化的结构，电路板也应满足在一定尺寸下，通过在有限范围内增加电路板的层数来进行布线，解决以往连线困难的情况；

3.2)在最上层电路板设置S个、间距为D的焊盘，形成焊盘区；

3.3)在电路板上焊盘区外相对两侧分别设置M行、M/2列个通孔，另外两侧分别设置GND和多个定位孔；通孔、定位孔以及GND均贯穿整个电路板；

3.4)电路板整体覆铜接GND，以减少地线阻抗，提高抗干扰能力；降低压降，提高电源效率；并且与地线相连，减少环路面积；

4)焊接基阵阵元

4.1)在步骤3)所设置的焊盘区上，以正极向下、负极向上的方式给每个焊盘上焊接步骤2)确定材质和尺寸的阵元；

4.2)对各个阵元进行去耦处理；

4.3)将所有阵元的负极连接成一体，实现S个阵元共负极；

4.4)将负极整体从电路板的GND输出，将每个阵元的正极从通孔一一对应引出，完成小型换能器基阵设计。

进一步地，为了检测产品质量，还包括：步骤5)性能测试

对步骤4)得到的换能器基阵的每个阵元进行阻抗测试，即测试电路板的导通性能。

进一步地，步骤2)中，所述有限元仿真软件为COMSOL，该软件仿真计算能力强，仿真结果准确直观，操作简单易上手，构建模型方便，模拟仿真换能器工作的常用软件。

进一步地，为了便于后期对阵元进行定位，步骤3.2)中，在每个焊盘上均画出网格线。因此，步骤4)中各个阵元通过网格线进行定位。

进一步地，采用玻璃胶填涂相邻阵元的间隙，对各个阵元进行去耦处理，即防止阵元之间的干扰；除此之外，还可以通过其他方式进行去耦处理，例如：采用去耦骨架连接相邻阵元。

进一步地，在阵元负极上方焊接铜皮(因铜皮好焊接且导电性能好)，实现S个阵元共负极，将阵元负极通过电路板全部连接在一起，减少引线数目，将基阵做成集成式结构，当然也可以通过连线的方式实现S个阵元共负极；将负极整体从电路板的GND输出，将每个阵元的正极从通孔一一对应引出，完成小型换能器基阵设计。

进一步地，步骤5)中，利用阻抗分析仪对步骤4)得到的换能器基阵的每个阵元进行阻抗测试。使用此仪器可以比较准确直观的得到换能器的相关参数。

本发明还提供了一种集成式多阵元的小型换能器基阵，其特殊之处在于：采用上述设计方法制作而成。

本发明的优点是：

1.本发明仿真设计出小尺寸、集成度高的基阵阵元，仍兼具高频率的优点，可以减小换能器系统的设计规模，使结构更加简单，提高换能器基阵性能。

2.本发明设计多层电路板，可方便引线，因电路板每两条引线之间有一定的距离限制，一定尺寸的电路板每层的引线数目也有一定限制，引线数目太多时需要分层引线，以便于整齐排布；将S个阵元的负极共地，S个阵元的正极分为两部分，并分层通过焊盘区两侧的通孔引出，正极引线布线整齐有序，为后续数据采集工作提供了极大的方便。

3.本发明设计的换能器基阵结构简单、易操作、具有小型化优势，可以应用于如UUV、AUV等平台上。

附图说明

图1为换能器基阵结构示意图；

图2为单个阵元在COMSOL中的仿真模型图；

图3为单个阵元在材质和尺寸都满足设计条件下仿真计算得出的导纳曲线图；

图4为换能器基阵布线的电路板PCB图；

图5为换能器基阵焊接的实物图；

图6为单个阵元阻抗特性测量图；

附图标记如下：

1-基阵、2-共负极底板、3-阵元、4-电路板、5-定位孔、6-GND、7-通孔区、8-焊盘区、9-网格线。

具体实施方式

以下结合附图和具体实施例对本发明的内容作进一步的详细描述：

集成式多阵元的小型换能器基阵设计方法，步骤如下：

1)确定基阵中阵元的基本布局结构

根据换能器基阵的性能需求(如谐振频率：300kHz以上；阵元间距：大于半波长；应用平台不同，性能需求也不同)，设计换能器基阵中阵元的行数为48、列数为48、数量为2304，相邻阵元的间距为5mm(为减少阵元数目，增加阵元之间的间隙，减少相互干扰，采用一个波长进行布阵，如图1)，且所有阵元共负极；

2)确定阵元的材质和尺寸

在COMSOL有限元仿真软件中，建立单个阵元的仿真模型(如图2)，半球体定义为水域，最里面的为远场水域，球体的表面设定为完美匹配层，通过改变阵元的尺寸和材质，模拟计算得到阵元在材质为PZT-5，尺寸为长3.7mm，宽为3.7mm，高为3.7mm时的谐振频率大于300kHz(如图3)，此时满足设计要求，由此，确定阵元的材质和尺寸；

3)设计电路板

因为每一个换能器基阵的阵元都需要引出一条线，而每个换能器之间的空隙只有1.3mm，所以从每个换能器的间隙引出线是不可能实现的。本发明利用PCB电路板将每个换能器阵元的线引出(如图4)，根据步骤1)中阵元数量(2304个)和引线方式(共负极)确定电路板层数为8层(阵元数目为2304个，焊盘间距为5mm，每个焊盘直径为3mm，那每两个焊盘之间的间隙为2mm，电路板每一层从两行焊盘之间最多只能引出3条线，8层就能正好引出24条线到左右两侧的24个通孔，每行的前24个焊盘连接到左边的24个通孔，后24个焊盘连接到右边的24个通孔)，在最上层电路板上设置2304个、间距为5mm、直径为3mm的焊盘，每个焊盘上画一个4mm×4mm的网格线(为后期焊接阵元定位)，形成焊盘区；在电路板上焊盘区外相对两侧分别设置48行、24列个通孔，形成通孔区；另外两侧分别设置GND和5个定位孔；之后电路板整体覆铜接GND；

4)焊接基阵阵元

在所设置的焊盘区，以正极向下、负极向上的方式给每个焊盘上焊接步骤2)中确定材质和尺寸的阵元(如图5)，为防止阵元之间的干扰，采用玻璃胶填涂相邻阵元的间隙，最后在阵元负极上方焊接铜皮，形成共负极底板(实现共负极)，将负极整体从电路板的GND输出，将每个阵元的正极从两侧通孔一一对应引出；

5)性能测试

为了检测质量，利用阻抗分析仪对步骤4)得到的换能器基阵的每个阵元进行阻抗测试(如图6)，测试得出2304个阵元的谐振频率基本都在300kHz以上，满足阵元一致性的设计要求，电路板导通性良好。

由此可见，采用本发明方法设计的小型换能器基阵可以满足性能需求，整体结构简单、硬件成本较低、且引线整齐有序。

Claims (8)

1.一种集成式多阵元的小型换能器基阵设计方法，其特征在于，包括以下步骤：

1)确定基阵中阵元的基本布局结构

根据换能器基阵的性能需求，对换能器基阵的阵元进行设计；

确定换能器基阵中阵元的行数为M、列数为M、数量为S＝M×M，相邻阵元的间距为D，并且S个阵元共负极；其中，M为正整数；

2)确定阵元的材质和尺寸

采用有限元仿真软件，模拟不同尺寸和材质的阵元，并进行阻抗特性仿真模拟计算，得到阵元的谐振频率，确定满足换能器基阵性能需求的阵元材质和尺寸；

3)设计电路板

3.1)根据步骤1)中阵元数量和引线方式确定电路板的层数，将电路板设计为多层；

3.2)在最上层电路板设置S个、间距为D的焊盘，形成焊盘区；

3.3)在电路板上焊盘区外相对两侧分别设置M行、M/2列个通孔，另外两侧分别设置GND和多个定位孔；

3.4)电路板整体覆铜接GND；

4)焊接基阵阵元

4.1)在步骤3)所设置的焊盘区上，以正极向下、负极向上的方式给每个焊盘上焊接步骤2)确定材质和尺寸的阵元；

4.2)对各个阵元进行去耦处理；

4.3)将所有阵元的负极连接成一体，实现S个阵元共负极；

4.4)将负极整体从电路板的GND输出，将每个阵元的正极从通孔一一对应引出，完成小型换能器基阵设计。

2.根据权利要求1所述集成式多阵元的小型换能器基阵设计方法，其特征在于，还包括：

步骤5)性能测试

对步骤4)中得到的换能器基阵的每个阵元进行阻抗测试。

3.根据权利要求1或2所述集成式多阵元的小型换能器基阵设计方法，其特征在于：

步骤2)中，所述有限元仿真软件为COMSOL。

4.根据权利要求3所述集成式多阵元的小型换能器基阵设计方法，其特征在于：

步骤3.2)中，在每个焊盘上均画出网格线。

5.根据权利要求4所述集成式多阵元的小型换能器基阵设计方法，其特征在于：

步骤4.2)中，采用玻璃胶填涂相邻阵元的间隙，对各个阵元进行去耦处理。

6.根据权利要求5所述集成式多阵元的小型换能器基阵设计方法，其特征在于：

步骤4.3)中，在阵元负极上方焊接铜皮实现S个阵元共负极。

7.根据权利要求2所述集成式多阵元的小型换能器基阵设计方法，其特征在于：

步骤5)中，利用阻抗分析仪对步骤4)得到的换能器基阵的每个阵元进行阻抗测试。

8.一种集成式多阵元的小型换能器基阵，其特征在于：采用权利要求1～7任一设计方法制作而成。

Images