TW293913B - - Google Patents

Description

2^3ΰί3 Α7 Β7 經濟部中央橾準局負工消費合作社印裝 五 發明説明（ ) 技 術 之 領 域 ) 本 發 明 係 與 試 驗 半 導 體 記 憶 體 之 裝 置 中 9 具 備 記 憶 表 示 將 被 試 驗 記 憶 體 之 輸 出 數 據 與 期 望 値 數 據 以 邏 輯 比 較 之 結 果 不 一 致 之 不 良 ( F A I L ) 數 據 使 用 之 不 良 記 憶 體 之 不 良 記 憶 體 裝 置 有 關 9 詳 言 之 ， 即 關 於 可 數 據 壓 縮 不 良 數 據 記 憶 於 不 良 記 憶 體 ， 又 可 將 不 良 記 憶 體 讀 出 之 數 據 做 爲 對 邏 輯 比 較 結 果 實 施 掩 蔽 之 掩 蔽 圖 形 使 用 之 不 良 記 憶 裝 置 0 [ 技 術 之 背 景 圖 3 表 示 先 前 之 使 用 不 良 記 憶 體 裝 置 之 半 導 體 記 憶 體 試 ΚΔ, 驗 裝 置 0 定 時 產 生 器 1 1 產 生 之 定 時 信 號 9 即 所 謂 時 鐘 信 係 供 給 圖 形 產 生 器 1 2 9 因 此 圖 形 產 生 器 1 2 產 生 地 址 數 據 > 寫 入 用 數 據 控 制 信 號 等 供 給 波 形 整 體 回 路 1 3 〇 波 形 整 形 回 路 1 3 將 輸 入 之 信 號 波 形 變 換 爲 所 定 水 平 > 所 定 波 形 9 且 以 所 定 時 間 供 給 被 試 驗 記 憶 體 1 4 〇 被 試 驗 記 憶 體 1 4 係 指 定 由 供 給 之 地 址 數 據 寫 入 或 讀 出 數 據 之 單 元 > 對 該 指 定 之 單 元 隨 供 給 之 控 制 信 號 ， 寫 入 或 讀 出 數 據 0 通 常 依 據 該 等 地 址 數 據 及 控 制 信 號 將 數 據 寫 入 被 試 驗 記 憶 體 之 所 有 單 元 後 > 白 各 單 元 讀 出 數 據 0 由 被 試 驗 記 憶 體 1 4 讀 出 之 數 據 係 在 邏 輯 比 較 回 路 1 5 分 別 白 圚 形 產 生 器 1 2 供 給 之 期 望 値 數 據 及 位 元 予 以 邏 輯 比 較 0 該 邏 輯 比 較 回 路 1 5 9 檢 測 被 試 驗 記 憶 體 1 4 之 讀 出 數 據 與 圖 形 產 生 器 1 2 之 期 望 値 數 據 間 不 一 致 時 > 訂 線 本紙浪尺度適用中國國家標準（CNS ) Α4规格（210Χ2.97公釐)_ 請 先 閲 讀 背 面· 之 注 意 事-項 再 填 寫奘 本、衣 頁 趣濟部中央棣芈局貝工消費合作杜印製 A7 B7 五、發明説明6 ) 判定有誤輸出不良數據所謂不良（FA I L )數據，通常 以不良數據輸出邏輯1。反之，被試驗記憶體1 4之讀出 數據與圖形產生器之期待値一致時判定無誤輸出良好數據 ，即合格（PASS)數據。此例，因不良數據爲邏輯1 故以合格數據輸出邏輯0。當然會格數據（邏輯〇 )並不 記憶於不良記憶體1 7。 邏輯比較回路1 5之不良輸出（邏輯1 )係經掩蔽回 路1 6給予不良記憶體1 7，予以記憶。通常不良輸出產 生時寫入信號產生，讀寫入信號附加於不良記憶體1 7之 寫入接頭WE實施不良數據之寫入。將不良記憶體1 7讀 出之後述掩蔽圖形（禁止不良輸出之寫入之掩蔽數據）供 給掩蔽回路1 6 ，每位元選擇掩蔽邏輯比較回路1 5之不 ：

I 良輸出。不良數據未寫入不良記憶體1 7時，因掩蔽數據 不存在，故各位元之不良輸出維持通過掩蔽回路1 6。又 ，在初次試驗時因不良數據未寫入不良記憶體1 7，故掩 蔽圖形不含掩蔽數據，因此，各位元之不良輸出維持通過 0 試驗半導體記憶體時，爲了對1隻被試驗記憶體1 4 做各種試驗就同一地址實施多次寫進及讀出。一般讀出之 數據要檢測一次不良，關於其地址即使接著檢測不良，惟 使其不再寫入不良數據，在掩蔽回路16掩蔽禁止寫入不 良數據構成。即由不良記憶體17讀出之掩蔽數據（掩蔽 i 圖形）禁止控制掩蔽回路16之AND門所對應者。 不良記憶體17具有與被試驗記憶體14同容量，即 本紙張尺度通用中國國家揉準（CNS ) A4規格（210X297公釐} ---------..--裝·-- (請先閱讀背面·之注意Ϋ-項再填寫本頁) 訂 線 A7 B7 2咖i3 五、發明説明（3 ) 同地址空間及位元幅度，將不良數據之邏輯1寫入與判定 爲被試驗記憶體14之不良之單元之地址相同之不良記憶 體17之地址部分。取入不良記憶體17之不良情報用於 不良解析，即表示不良位於被試驗記憶體1 4之何位置之 不良位元圖之製作，或改正處理，即使用設於被試驗記億 體14內之救濟用冗長線實施不良位元之救濟之處理。如 此，對應於被試驗記憶體1 4之各單元之地址將不良數據 寫入不良記憶體17之同地址時，若被試驗記憶體14之 容置增大，則不良記億體1 7之容量亦需同樣加大，即增 加爲大容量。 而圖3所示先前之半導體記憶體試驗裝置，其被試驗 記憶體1 4可一次寫進4位元數據。又，係構成可一次讀 出4位元數據之多位元記憶體。如此被試驗記憶體1 4爲 4位元之多位元記憶體時，在邏輯比較回路1 5設與記憶 體之各輸出位元對應之4個排斥性邏輯和回路，又在掩蔽 回路1 6，分別對應排斥性邏輯和回路設4個AND門。 該4個AND門之輸出，除其中之1經多路轉換器19給 於不良記憶體1 7以外，維持給予不良記憶體1 7，由圖 形產生器1 2之取入地址信號（不良記憶體1 7之應記憶 單元之指定地址之地址數據）指定地址寫入所定單元。 —方面，關於該等4位元之比較結果，其中任一有不 良時，有時例口以2位元或1位元之不良數據寫入不良記 憶體1 7。即，有時以位元壓縮寫入。圚示舉例中，位元 壓縮時，掩蔽回路16之4個AND門之輸出在OR回路 本紙張尺度適用中國國家標準（CNS ) A4規格（2丨0X297公釐} I--- — I---^-I裝.—I (請先閱讀背¾.之注意Ϋ·項再填寫本頁) 訂 線 經濟部中央揉準局負工消费合作社印製 經濟部中央揉隼局貝工消費合作杜印製 A7 ________B7 五、發明説明（4 ) 被取邏輯和，其邏輯和輸出代替掩蔽回路1 6之1個 AND門之輸出，被多路轉換器19選擇輸入不良記憶體 1 7。此時，將位元幅可變記憶體用做不良記憶體1 7， 將表示壓縮程度之數據輸入不良記憶體17之1個輸入接 頭2 0。此例中，將4位元數據壓縮成1位元數據，由其 寫入之不良數據之位元幅成爲1位元，且深度方向成爲4 倍。 對上述1地址寫入或讀出複數位元之複數之多位元記 | 憶體之實施不良位元之救濟之救濟用冗長線多舉備於各複 數位元。例如1 6位元之多位元記憶體，經常在上位與下 位之各8位元或各偶數位元及奇數位元，分別設共同之救 濟用冗長線。在此種情形下，使用不良記憶體1 7於改正 處理時，如前述將對多位元之被試驗記憶體1 4讀出之複 數數據位元之各邏輯比較結果以OR回路18取邏輯和取 入不良記憶體1 7。換言之，實施壓縮不良數據取入不良 記憶體1 7。如此，則無需將不良記憶體1 7之容量形成 與被試驗記憶體14相同，而使用更小之容量即可。’ i 如前述，半導體記憶體之試驗一般變更參數實施各種 試驗，而關於存儲1次不良數據之部分，則以掩蔽數據掩 蔽以避免再存儲不良數據。因此將存儲不良數據用之部分 與產生掩蔽數據用之部分之2個領域（方框）設於不良記 憶體。茲參照圖4之流程圖說明不良數據之存儲處理及掩 蔽數據之產生處理。 首先在步驟S 1實施最初試驗，其試驗結果通過，即 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐）n ； 裝· 訂 線 (請先閱讀背面·之注意^-項再填寫本頁) 2939. A7 B7 經濟部中央標隼局員工消费合作社印製 五、發明説明（5 ) 無不良情形時於步驟S 4進入下一試驗，不良時，將不良 數據取進不良記憶髓之方框1。其次，在步驟S 2就取入 方框1之不良數據實施改正解析，產生之不良可救濟時進 入步驟S 3，而無法救濟時則在此完成處理。在步驟S 3 將取入方框1之不良數據複印於圇形產生用之方框2，然 後清除方框1。在步驟S 4之第2次以後試驗中，自方框. 2產生經常不將以前試驗中產生不良之被試驗記憶體之單 元之邏輯比較結果寫入不良記憶體用之掩蔽圖形同時將試 驗結果（即邏輯比較結果）之不良數據取入不良記憶體之 方框1。與最初試驗同樣，該試驗結果通過時在步驟S 4 進行下一試驗，不良時進入步驟S 5，將取方框1及方框 2之記憶數據對應之位元之邏輯和數據寫入方框1 ，在步 驟S 6對該數據實施改止解析，判定前試驗產生之不良可 • 否救濟。可救濟時，進入步驟S 7 ，將寫入方框1之不良 數據複印於掩蔽圖形用之方框2，然後清除方框1之不良 數據。一方面判定爲無法救濟時，在此完成處理。將以上 處理僅重複試驗項目次數。 然而，上述構成之先前之不良記憶體裝置，雖與被試 驗記憶體之各單元（位元）對應，將不良數據寫入不良記 憶體時，可產生掩蔽圖形，惟取複數邏輯比較結果之邏輯 和將不良數據以數據壓縮寫入不良記憶體時，卻無法產生 對應之掩蔽圇形。 〔發明之方法〕 (請先閲讀背面之注意事項再填寫本頁) .裝. 訂 線 本紙張尺度適用中國國家標準（CNS ) A4規格（210X 297公釐） 經濟部中央橾準局貝工消費合作社印製 A7 B7 五、發明説明（6 ) 依本發明設有設定壓縮數據用之複數個記錄器，將所 需壓縮數據分別設定於各該記錄器。隨各該設定之壓縮數 據以壓縮回路壓縮η個輸入接頭（η)係2以上整數）之 不良數據中之任意複數數據供給不良記憶體。又，以擴展 回路將不良記憶體讀出之數據隨上述記錄器之壓縮數據向 η個輸出接頭擴展。 存儲上述壓縮數據之記錄器係對應η個各輸入接頭設 η個η位元之記錄器，壓縮回路設η個AND回路及η個 含取各該AND回路之邏輯和之1個0 R回路之AND — 〇R回路，第ί AND-OR回路（i = l，2，…… ，η )分別取第i記錄器之第1至第η位元輸出與由第1 至第η輸入接頭之輸入數據之各邏輯積，且取各該邏輯積 之邏輯和供給不良記憶體之第丨輸入裝腳。又，上述擴張 回路設η個AND回路及η個含取各該AND回路之邏輯 和之1個OR回路之AND — OR回路，第j AND — 0 R回路分別取不良記憶體之第1至第η輸出裝腳之輸出 ，與第1至第η記錄器之第i位元輸出（j = 1 ，2 ‘，… ，η )之各邏輯積，且取各該邏輯積之邏輯和供給第j輸 出接頭。 〔實施例〕 以下，參照圖1及圖2詳細說明本發明之實施例。又 ，爲使說明簡單計，各該圖中，與圖3對應之部分附予同 符號，非必要省略其說明。 (請先閲讀背面之注意事項再填寫本頁) .裝 訂 本紙張尺度逋用中國國家標準（CNS ) A4規格（210X297公釐） A7 B7 經濟部中夬揉準局貝工消費合作社印製

五、發明説明（7 ) 圖1表示依本發明之不良記憶體裝置之一實施例。本 實施例表示將本發明適用於4位元之多位元記憶體，即試 驗可寫入，或讀出4位元數據之記憶體時使用之不良記憶 體裝置之情形，故，表示對被試驗記憶體之邏輯比較結果 之4位元之不良數據存儲於該不良記憶體裝置之不良記憶 體17，又，自該不良記憶體17產生掩蔽圖形（掩蔽數 1 據）之情形。而本發明當亦同樣適用於試驗4位元以外之 多位元記憶髖時使用之不良記憶體裝置。. 例示之不良記憶體裝置具備4個輸入接頭2 li至 214 ，在各該輸入接頭與不良記憶體17之4個輸入裝 i 腳2 至2 24間沒壓縮回路3 0 ，又在不良記憶體 1 7之輸出裝腳2 3^至2 44與輸出接頭裝腳2 4α至 2 44間設擴展回路2 5。更分別與4個输入接頭2 lx 至2 14對應設4個記錄器2 至2 64 。各該記錄器 i ί 2 至2 64各爲4位元記錄器，分別存儲4位元之Μ 縮數據。可隨該壓縮數據壓縮由輸入接頭2 Ια至2 14 之任意複數位元之數據。各該存儲於記錄器之壓縮數據並 含壓縮0 ，即表示未壓縮數據之壓縮數據。通常，各記錄 器2 6 i至2 6 4之壓縮數據之設定係在試驗開始前，由 控制裝置（未圇示）經系統總線賁施。 壓縮回路3 0係由4個AND — OR回路2 至 2 74構成，各AND — OR回路，係由4個輸入接頭 2 li至2 14及分別對應之4個AND回路，及取各該 AND回路之邏輯和之1個OR回路構成。AND — OR (請先閱讀背面之注意事項存填寫本萸) r -s τ 本紙張尺度適用中國國家標準（CNS)A4規格（2丨0X297公釐J 1C) _ 經濟部中央橾隼局属工消費合作社印製 A7 B7_ 五、發明説明（8 ) 回路2 係分別以AND回路2 8^至2 814取各輸入 接頭2 lx至2 14之不良數據與對應之記錄器2 之 第1至第4位元輸出（壓縮數據）之邏輯積，將各該邏輯 稹之輸出供給OR回路2 取邏輯和，該OR回路 | 2 9:之邏輯和輸出成爲AND — OR回路2 之输出 i 。同樣，AND-OR回路2 72係含取輸入接頭2 li 至2 14之不良數據對應之記錄器2 62之第1至第4位 元输出（壓縮數據）之邏輯積之AND回路2 821至 ί 2 824，與取各該AND回路之邏輯和之OR回路2 92 | ，AND -OR回路2 73係含取輸入接頭2 至 2 14之不良數據對應之記錄器2 63之第1至第4位元 輸出（壓縮數據）之邏輯積之AND回路2 831至2 834 及取各該AND回路之邏輯和之OR回路293 ，AND | —OR回路274係含取輸入接頭21!至214之不良 數據對應之記錄器2 64之第1至第4位元輸出（壓縮數 據〉之邏輯積之AND回路2 84i至2 844，及取各該 AND回路之邏輯和之OR回路。將AND-OR回路 27ι至274之輸出分別供給不良記憶體17之輸入裝 腳2 2工至2 2 4 。 擴展回路2 5亦由4個AND — OR回路3 lx至 3 14構成各AND — OR回路，係由與不良記億體1 7 之4個輸出裝腳2 3:至2 34分別對應之4個AND回 路，及取各該AND回路之邏輯和之1個〇R回路構成。 AND — OR回路3 li係分別以AND回路3 2η至 1 本紙張尺度適用中國國家標準（CNS ) Α4規格（210Χ297公釐」1：1二 ' ' 1 ^ 裝· 訂 線 (请先Μ-讀背面•之注意Ϋ-項再填寫本育) 233U3 經濟部中央樣準局貝工消費合作社印製 五、發明説明（9 ) 3 4取各輸出裝腳2 3ι至2 34之輸出與記錄器 2 6^至2 64之各第1位元輸出之邏輯積，將各該邏輯 | 稹之输出供給OR回路3 邏輯和，該OR回路3 3ι | 之邏輯和输出成爲AND = — OR回路3 之輸出。同 樣，AND - OR回路3 12係含取輸出裝腳2 至 2 3 4'之輸出與記錄器2 6:至2 64之各第2位元輸出 之邏輯積之AND回路3 221至3 224，及取各該AND 回路之邏輯和之OR回路332 ，AND-OR回路 | 313 ，係含取輸出裝腳23^至234之輸出與記錄器 2 至2 64之各第3位元輸出之邏輯積之AND回路 3 231至3 234，及取各該AND回路之邏輯和之OR回 I 路333 ，AND_0R回路3l4 ，係含取輸出裝腳 23ι至234之輸出與記錄器261至264之各第4 ： 位元輸出之邏輯稹之AND回路3 241至3 244，及取各 該AND回路之邏輯和之OR回路3 34 。OR回路 3 3α至3 34之輸出係供給輸出接頭2 4:至2 44 。 因構成如上述，故可隨設定於記錄器2 至2_64 | ! 之壓縮數據壓縮輸入接頭2li至214之不良數據之任 1 意複數位元供給不良記憶體1 7。例如將輸入接頭2 Ια 至2 1 4之不良數據之4位元壓縮成1位元取入不良記憶 缠1 7時，記錄器2 6:存儲所有4位元全爲1之壓縮數 據，而其他記錄器2 62至2 64存儲各4位元之全爲〇 之壓縮數據。因此，僅AND — OR回路2 7α成可動作 狀態，而因其他AND - OR回路2 72至2 74成不能 I 一 -- 裝- 訂 線 (請先閲讀背®.之注意t項再填寫本頁) 本紙張尺度適用中國國家橾準（CNS ) A4規格（210X297公釐j 12 - 經濟部中央標隼局貝工消费合作社印裂 A7 B7五、發明説明（ίο ) 動作狀態，故由各該其他AND — OR回路2 72至 2 74經常均輸出0供給不良記憶體1 7之輸入裝腳 2 22至2 24 。故輸入接頭2 1:至2 14之不良數據 之各位元維持通過AND — OR回路2 7 i 2AND回路 2 8。至2 8 在OR回路2 9 :被取邏輯和，即被壓縮 成1位元數據，供給不良記憶體17之輸入裝腳2 。 本實施例中，不良記憶體1 7亦與先前例同樣使用壓 縮存儲不良數據時所用可變位元之不良記憶體。該不良記 憶體17係表示被試驗記憶體14之數據位元數之數據輸 入輸入接頭2 0 ，此例輸入表示位元幅1之數據，不良記 憶體17係其各地址之深度成爲4倍。即，該不良記憶體 1 7 ，因其位元幅，即輸入裝腳2 至2 爲4 ，故 只要給予輸入接頭2 0之表示位元幅之數據爲4 ，則關於 各地址之記憶體深度爲1 (記憶不壓縮數據時之1位元數 據時之深度），惟表示2位元幅之數據輸入接頭20時， 關於各地址之記憶體深度成爲2倍，而表示1位元幅之數 據輸入時，關於各地址之深度成爲4倍。此例，因表示1 位元幅之數據輸入接頭2 0，故輸入接頭2 1^至2 14 之不良數據之4位元係壓縮成1位元，以4倍深度被記憶 於不良記憶體1 7。 自該不良記憶體1 7讀出之數據係由擴展回路2 5 ， 以對應壓縮回路3 0之壓縮之關係相反擴展，輸出於輸出 接頭241至244 。此例，因記錄器2僅全部位元 爲1 ，故由不良記憶體1 7讀出之數據僅由输出裝腳2 3 本紙張尺度適用中國國家揲準（〇奶）八4规格（210乂297公釐）1〇 -1〇 - I 裝· 訂 線 (請先閱讀背*.之注意^.項再填寫本I) 2^3913 經濟部中央棣準局貝工消费合作社印製 A7 B7_五、發明説明（11 ) 1輸出之數據有效，而其他輸出裝腳232至234之數 ； 據爲不定。斯故以擴展回路2 5之AND — OR回路 3 11至3l4對應之AND回路3211、3 221、 3 231、3 241分別取輸出裝腳2 3!之數據與記錄器 2 6α之第1至第4位元輸出之邏輯積，其結果經OR回 路331至334輸出於输出接頭24丄至244 。即由 輸出裝腳2 讀出之1位元數據分配輸出於輸出接頭 2 4ι至2 44 。擴展回路2 5之各AND — OR回路之 其他AND回路因供給於該等之記錄器2 62至2 64之 數據爲0，故處於不能動作狀態不變不良記憶體1 7之輸 出裝腳2 32至2 34之輸出之影響。故，由输出裝腳 2 讀出之數據被擴展於輸出接頭2 4α至2 44分別 以掩蔽數據供給掩蔽回路。 茲舉一具體例，如圖2所示，被試驗記憶體1 4有4 個領域371至374 ，同時讀出各該領域之各同一地址 i 之單元，將各該讀出之4個數據之邏輯比較結果分別供給 輸入接頭2 1 i 至2 14將其位元壓縮以1位元存儲於 不良記憶體17所對應之地址。圖2中黑圈表示有不良之 位元（單元）。例如位元（單元）3 8 i及3 8 2係分別 爲領域3 及3 72之同一地址，均成爲不良，惟此係 位元壓縮成1位元記憶於不良記憶體17所對應之單元 3 9。圖2中，不良記憶體1 7中之白圈表示位元壓縮之 不良數據。如此，讀出將不良數據位元壓縮存儲之不良記 憶體1 7，則因將其讀出之各1位元數據被4分配，致不 _ _ ___1 本紙張尺度適用中國國家揉準（CNS)M規格（ 210X297公釐」14 _ ---------^-II------、ST------線 __ . ------ . —Ill i. i - 1-1-11HI · . ! · ....... ......l·-------------- ----- (請先閲讀背*-之注意4項再填寫本頁).： 293913 A7 B7__ 五、發明説明（l2 ) 良記憶雅1 7讀出之i位元不良數據，擴展成如被試驗記 憶體1 4之4個領域3 至3 74之同一地址全部有不 良。例如僅在領域3 7 1與3 72之同一地址之位元 38}及382有不良存在，惟以掩蔽數據擴展時擴展成 丨 不僅在領域421及422之同一地址之位元411及 丨 4 1 2 ，並在領域4 23及4 24之同一地址之位元 4 I3及4 14亦有不良存在之狀態。即，在各領域 3 7 i至3 7 4之同一地址之任—有不良而擴展於掩蔽數 據時成爲全部領域4 2 i至4 24之同一地址存在不良之 狀態。故同時產生將各領域3 7α至3 74之同一地址之丨 邏輯比較結果全部掩蔽之掩蔽數據。圖2中之各領域 4 至4 24之黑圏表示擴展之不良數據。 又’如由圖2可容易理解，實際產生之不良數據，興 由壓擴展該不良數據產生之掩蔽數據有差異。惟，如前述 | ! 每複數位元準備救濟用冗長線之記憶體因每救濟線之群組 壓縮及擴展不良數據故無問題產生。即對救濟線同群組之 不良數據即使附加同掩蔽數據亦完成不產生問題。 ： 1 不壓縮不良數據時，立即可理解分別存儲記錄器 2 6ι將第1位元設定爲1 ，其他記定爲〇 ，記錄器 2 62將第2位元設定爲1 ，其他設定爲0 ，記錄器 2 63將第3位元設定爲1 ，其他設定爲0 ，記錄器2 6 4將第4位元設定爲1，其他設定爲〇之壓縮數據即可。 又，構成如圖1所示，則容易理解壓縮關於輸入接頭 2 lx至2 14之任意複數數據供給任意1至複數輸入裝 本紙張尺度通用中國國家標準（〇呢）八4規格（210父297公釐」15 _ I ； 策 訂 線 (請先閲讀背*-之注意Ϋ·項再填寫本頁) 經濟部中央標準局負工消費合作社印«. S939i3 經濟部中央標準局員工消費合作社印製 A7 B7五、發明説明（13 ) 腳，可與壓縮時相反擴展讀出之輸出裝腳之數據。又上述 係本發明適用於使用4位元記憶體之不良記憶體裝e，惟 —般本發明當亦可適用於η位元（η係2以上之整數）之 多位元記憶體。例如不良數據之位元數爲η時，準備η個 η位元之記錄器，η個由η個AND回路與1個OR回路 而成之壓縮用AND — OR回路，η個由η個AND回路 與1個OR回路而成之擴展用AND — OR回路亦可同樣 構成。 〔發明之效果〕 如以上所述，依本發明因將壓縮數據設定於複數個記 錄器，由各該壓縮數據，如所需位元壓縮，或不壓縮輸入 接頭之不良數據存儲於不良記憶體，與壓縮時相反以擴展 回路擴展不良記憶體讀出之各數據，故即使在將不良數據 俾元壓縮存儲於不良記憶體時，亦可自不良記憶體讀出禁 止再度寫入不良數據之掩蔽數據。尤因/在每複數位元準備 救濟用冗長線之記憶體，可每救濟線之群組壓縮不良數據 ，相對應少擴展掩蔽數據，故可產生可確資禁止再度寫入 不良數據之掩蔽數據。 圓示之簡單說明： 圖1:表示依本發明之不良記憶體裝置之一實施例之 邏輯回路圖， 圖2 :例示圖1實施例中，4位元壓縮時之被試驗記 ^ ! 請 ^ ： 閱I 讀1 背 ^, 之I 注 意 事· 項 再 填 本 頁 •裝 訂 線 本紙張尺度適用中國國家標準（CNS)A4規格（ 210X297公釐_) 16 _ A7 B7 五、發明説明（14 ) 憶體之不良狀態及不良記憶體之存儲狀態，及由該不良記 憶體讀出之掩蔽圖形之地址之對應關係圖。 圖3 :表示使用先前之不良記憶體裝置之半導體記憶 體試驗裝置之一例之方框圖。 圖4 :說明圖3之先前例之不良數據之存儲處理及掩 蔽數據之產生處理之程序之流程圖。 請 先ί 閲I 讀； 背 之 注 意 事- 項 再 瑱 寫 本 頁 -裝 丨訂 線 經濟部中央標準局貝工消費合作社印製 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐j 17

Claims (1)

1. 經濟部中央揉準局貝工消費合作社印*. A8 B8 C8-—-j六、申請專利範圍 1 .—種不良記憶體裝置，即將由被試驗記憶體讀出 之數據與期望値數據之邏輯比較結果所得不良數據取入位 元幅可變記憶體之不良記憶體，讀出該不良記憶體之記億 內容產生掩蔽圖形，由該掩蔽圖形禁止再度將不良數據取 入不良記憶體之不良記憶體裝®，其特徵爲， i 具備：輸入不良數據之η個（η係2以上整數）之輸 入接頭，及輸入壓縮數據之記錄器，及隨上述輸入記錄器 之壓縮數據，壓縮輸入上述η個之輸入接頭之不良數據中. 之任意複數數據供給上述不良記憶體之壓縮回路，及將上 I 述不良記憶體讀出之數據，隨上述記錄器之壓縮數據向η 個輸出接頭擴展做爲上述掩蔽圖形輸出之擴展回路。 2.如申請專利範圍第1項所述之不良記憶體裝置， 其特徵爲：上述記錄器係分別由η位元之第1至第η之η 個記錄器構成， 上述壓縮回路係由含各η個AND回路及取該等 AND回路之邏輯和之1個OR回路之第1至第2之η個 AND — OR回路構成，第i (i = l ，2 ，……，n) AND -OR回路，分別取第i記錄器之第1至第η位元 輸出，與上述第1至第η輸入接頭之輸入之各邏輯積，且 取該等邏輯積之邏輯和，將該邏輯和輸出供給上述不良記 憶體之第i輸入裝腳， 上述擴張回路係由含各η個AND回路及取該等 AND回路之邏輯和之1個OR回路之第1至第η之η個 ， AND — OR 回路構成，第 i (j = l ，2 ，......，η) ' 本紙張尺度逋用中國國家梯準（CNS > Α4规格（210X297公釐）18 _ ^ 裝 訂 線 (請先閲讀背面之注意事項再填寫本页) 88 88 ABCD 六、申請專利範圍 AND — OR回路分別取上述不良記憶體之第1至第n輸 出裝腳之輸出，與上述第1至第η記錄器之第j位元输出 之各邏輯積，且取該等邏輯積之邏輯和，將邏輯和輸出供 給上述η個輸出接頭中之第j輸出接頭。 (請先閲讀背面之注意事項再填寫本頁) 丨訂---------绛- 經濟部中央標準局負工消费合作社印裝 本紙張尺度適用中國國家揉準（CNS ) A4規格（2丨0X297公釐）_ 19