TW202405785A

TW202405785A - 畫素電路以及顯示面板

Info

Publication number: TW202405785A
Application number: TW111139162A
Authority: TW
Inventors: 林志隆; 黃逸辰; 陳松駿; 鄧名揚; 莊銘宏
Original assignee: 友達光電股份有限公司; 國立成功大學
Priority date: 2022-07-20
Filing date: 2022-10-17
Publication date: 2024-02-01
Also published as: TW202406303A; CN116597781A; CN116682362A; US11967272B2; TW202405779A; TWI828337B; TWI811120B; TWI827311B; US20240029630A1; CN116597772A

Abstract

本發明揭露一種畫素電路以及顯示面板。畫素電路包括發光元件、驅動電晶體、第一驅動電路以及第二驅動電路。發光元件以及驅動電晶體串聯耦接在電源電壓以及參考接地電壓間。第一驅動電路基於第一參考電壓以及第二參考電壓提供驅動電流控制信號至驅動電晶體的控制端。第二驅動電路耦接第一驅動電路。第二驅動電路根據調變信號提供驅動時間控制信號至第一驅動電路。第一驅動電路根據驅動時間控制信號以決定是否致能驅動電流控制信號。

Description

畫素電路以及顯示面板

本發明是有關於一種畫素電路以及顯示面板，且特別是有關於一種能夠減少功耗的畫素電路以及顯示面板。

一般而言，應用次毫米發光二極體（Mini LED）的顯示面板可透過開關以及驅動電晶體控制發光路徑的導通與否，以控制驅動電流是否輸出至發光元件。然而，由於發光路徑上配置多個電子元件（包括開關、驅動電晶體以及發光元件）造成驅動電流的功耗增加，同時也可能導致驅動電晶體操作於線性區而不易控制驅動電流。

在另一方面，一些應用可透過增加驅動晶體的跨壓來使驅動電晶體操作於飽和區以控制驅動電流的大小。然而，前述關於提高電壓的方式會提高顯示面板的消耗功率。

本發明實施例提供一種畫素電路，能夠減少發光路徑上的電子元件數量以降低操作時的消耗功率。

本發明實施例的畫素電路包括發光元件、驅動電晶體、第一驅動電路以及第二驅動電路。發光元件以及驅動電晶體串聯耦接在電源電壓以及參考接地電壓間。第一驅動電路基於第一參考電壓以及第二參考電壓提供驅動電流控制信號至驅動電晶體的控制端。第二驅動電路耦接第一驅動電路。第二驅動電路根據調變信號提供驅動時間控制信號至第一驅動電路。第一驅動電路根據驅動時間控制信號以決定是否致能驅動電流控制信號。

本發明實施例還提供一種顯示面板。顯示面板包括畫素陣列以及控制電路。畫素陣列包括多個如上述的畫素電路。控制電路耦接畫素陣列。控制電路提供電源電壓、參考接地電壓、第一參考電壓、第二參考電壓、以及調變信號至畫素陣列。

基於上述，本發明實施例的畫素電路以及顯示面板在發光路徑上配置單一個驅動電晶體能夠降低發光路徑上的電子元件數量，以降低操作時的消耗功率。此外，畫素電路透過第一驅動電路提供具有固定電流大小的驅動電流控制信號，並且透過第二驅動電路決定是否致能驅動電流控制信號，能夠準確地控制驅動電流的大小與輸出時間，以提高顯示面板的亮度的一致性並降低操作時的消耗功率。

為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。

本發明的部份實施例接下來將會配合附圖來詳細描述，以下的描述所引用的元件符號，當不同附圖出現相同的元件符號將視為相同或相似的元件。這些實施例只是本發明的一部份，並未揭示所有本發明的可實施方式。更確切的說，這些實施例只是本發明的專利申請範圍中的範例。

圖1是依據本發明一實施例所繪示的畫素電路的方塊圖。請參考圖1，畫素電路100可應用於次毫米發光二極體（Mini LED）的顯示裝置（可例如是顯示面板）中。顯示裝置可包括以陣列排列的多個畫素電路100以及控制電路，以根據控制電路所提供的多個信號及/或電壓來驅動畫素電路100。

在圖1所示實施例中，畫素電路100包括發光元件110、驅動電晶體120、第一驅動電路130以及第二驅動電路140。發光元件110以及驅動電晶體120串聯耦接在電源電壓VDD以及參考接地電壓VSS間。

應注意的是，在電源電壓VDD至參考接地電壓VSS間僅配置單一個驅動電晶體120來驅動發光元件110。也就是說，在發光路徑上，驅動電流僅流過單一個驅動電晶體120以及發光元件110，而不會再流經其他顆電晶體。如此一來，電源電壓VDD至參考接地電壓VSS間所需的跨壓可以被降低，以降低畫素電路100的功率消耗。

在本實施例中，第一驅動電路130耦接驅動電晶體120。第一驅動電路130可接收參考電壓VREF、VREF2。第一驅動電路130可基於參考電壓VREF以及參考電壓VREF2提供驅動電流控制信號（未繪示）至驅動電晶體120的控制端。也就是說，第一驅動電路130可產生具有固定電流值的驅動電流控制信號，以使驅動電晶體120根據此驅動電流控制信號來操作。前述的固定電流值相關於參考電壓VREF以及參考電壓VREF2。在本實施例中，第一驅動電路150可例如是脈波振幅調變（Pulse-amplitude modulation，PAM）電路，以控制驅動電流的電流大小。

在本實施例中，第二驅動電路140耦接第一驅動電路130。第二驅動電路140可接收調變信號VSWEEP。第二驅動電路140可根據調變信號VSWEEP提供驅動時間控制信號（未繪示）至第一驅動電路130。在本實施例中，第一驅動電路130可根據驅動時間控制信號以決定是否致能驅動電流控制信號，以決定是否導通或切斷發光路徑。也就是說，第二驅動電路140可根據調變信號VSWEEP來控制第一驅動電路130是否致能驅動電流控制信號，以進一步控制發光路徑被致能的時間長度。前述的時間長度相關於調變信號VSWEEP的電壓變化幅度。

舉例來說，當調變信號VSWEEP的電壓值在第一電壓範圍時可使第一驅動電路130禁能驅動電流控制信號以禁能發光路徑。當調變信號VSWEEP的電壓值在第二電壓範圍時可使第一驅動電路130致能驅動電流控制信號被以致能發光路徑。當調變信號VSWEEP的電壓值在第一電壓範圍與第二電壓範圍之間切換時可使第一驅動電路130在禁能與致能之間轉換以控制驅動電流控制信號。在本實施例中，第二驅動電路140可例如是脈波寬度調變（Pulse-width modulation，PWM）電路，以控制驅動電流流通的時間長度以進一步控制所顯示的灰階值。

在此值得一提的是，畫素電路100透過單一個驅動電晶體120與發光元件110串聯耦接在發光路徑上，能夠減少發光路徑上所需的電子元件（例如是電晶體或開關）的數量，以精簡電晶體及其所需的信號線並且降低操作時的消耗功率。此外，畫素電路100透過第一驅動電路130控制驅動電流控制信號的電流值，並且透過第二驅動電路140控制驅動電流控制信號被致能的時間，能夠避免驅動電流的電流值過大而使驅動電晶體120操作於線性區，並能夠準確地控制驅動電流的大小與輸出時間（即，脈波寬度）。如此一來，畫素電路100能夠減少驅動電流的誤差以提高亮度的一致性，例如是能夠顯示全黑畫面，並降低操作時的消耗功率。

圖2是依據本發明一實施例所繪示的畫素電路的電路圖。請參考圖2，畫素電路200所包括的發光元件210、驅動電晶體220、第一驅動電路230以及第二驅動電路240可以參照畫素電路100的相關說明並且加以類推，故在此不另重述。

發光元件210的第一端（即，陽極端）耦接驅動電晶體220。發光元件210的第二端（即，陰極端）接收參考接地電壓VSS。在本實施例中，發光元件210可例如是以次毫米發光二極體來被實現。

驅動電晶體220可例如是以P型金氧半場效電晶體（p-type Metal-Oxide-Semiconductor Field-Effect Transistor，PMOSFET）來被實現，且以下實施例以驅動電晶體TD為示例說明。驅動電晶體TD的控制端（即，閘極端）在第一節點N1上耦接第一驅動電路230。驅動電晶體TD的第一端（即，源極端/汲極端）接收電源電壓VDD。驅動電晶體TD的第二端（即，源極端/汲極端）耦接發光元件210的第一端（即，陽極端）。

第一驅動電路230可包括第一電晶體T1至第七電晶體T7以及第一電容器C1。在本實施例中，第一電晶體T1至第四電晶體T4以及第六電晶體T6可例如是以N型金氧半場效電晶體（n-type Metal-Oxide-Semiconductor Field-Effect Transistor，NMOSFET）來被實現。第五電晶體T5以及七電晶體T7可例如是以PMOSFET來被實現。第一電晶體T1的控制端（即，閘極端）耦接第三節點N3。第一電晶體T1的第一端（即，源極端/汲極端）在第一節點N1上耦接驅動電晶體TD的控制端（即，源極端/汲極端）。第一電晶體T1的第二端（即，源極端/汲極端）耦接第二節點N2。第二電晶體T2的控制端（即，閘極端）接收發光信號EM[N]。第二電晶體T2的第一端（即，源極端/汲極端）在第二節點N2上耦接第一電晶體T1的第二端（即，源極端/汲極端）。第二電晶體T2的第二端（即，源極端/汲極端）接收參考電壓VREF。第三電晶體T3的控制端（即，閘極端）接收發光信號EM[N]。第三電晶體T3的第一端（即，源極端/汲極端）耦接第一節點N1。第三電晶體T3的第二端（即，源極端/汲極端）接收參考電壓VREF。第四電晶體T4的控制端（即，閘極端）接收發光信號EM[N]。第四電晶體T4的第一端（即，源極端/汲極端）在第三節點N3上耦接第一電晶體T1的控制端（即，閘極端）。第四電晶體T4的第二端（即，源極端/汲極端）接收參考電壓VLL。

接續上述的說明，第一電容器C1的第一端耦接第二節點N2。第一電容器C1的第一端耦接第四節點N4。第五電晶體T5的控制端（即，閘極端）接收發光信號EM[N]。第五電晶體T5的第一端（即，源極端/汲極端）在第四節點N4上耦接第一電容器C1的第二端。第五電晶體T5的第二端（即，源極端/汲極端）耦接驅動電晶體TD的第一端（即，源極端/汲極端）。第六電晶體T6的控制端（即，閘極端）接收發光信號EM[N]。第六電晶體T6的第一端（即，源極端/汲極端）耦接第四節點N4。第七電晶體T7的控制端（即，閘極端）接收參考電壓VREF2。第七電晶體T7的第一端（即，源極端/汲極端）耦接第六電晶體T6的第二端（即，源極端/汲極端）。第七電晶體T7的第二端（即，源極端/汲極端）接收第一控制信號S1[N]。

在本實施例中，第一驅動電路230可在發光階段時透過第一電晶體T1在第一節點N1上提供信號（即，驅動電流控制信號）以控制驅動電晶體TD的導通與否。也就是說，在發光階段時，第一節點N1上的電壓可例如是驅動電流控制信號。

在本實施例中，驅動電晶體TD與第七電晶體T7互相匹配。具體來說，驅動電晶體TD與第七電晶體T7具有相同尺寸、臨界電壓值以及其他電晶體相關參數。

第二驅動電路240可包括第八電晶體T8至第十一電晶體T11以及第二電容器C2。在本實施例中，第八電晶體T8至第十一電晶體T11可例如是以PMOSFET來被實現。第八電晶體T8的控制端（即，閘極端）耦接第五節點N5。第八電晶體T8的第一端（即，源極端/汲極端）耦接第三節點N3。第八電晶體T8的第二端（即，源極端/汲極端）接收參考電壓VL。第二電容器C2的第一端在第五節點N5上耦接第八電晶體T8的控制端（即，閘極端）。第二電容器C2的第二端接收調變信號VSWEEP。第九電晶體T9的控制端（即，閘極端）接收第二控制信號S2[N]。第九電晶體T9的第一端（即，源極端/汲極端）耦接第五節點N5。第九電晶體T9的第二端（即，源極端/汲極端）接收參考電壓VL。第十電晶體T10的控制端（即，閘極端）接收第一控制信號S1[N]。第十電晶體T10的第一端（即，源極端/汲極端）耦接第五節點N5。第十電晶體T10的第二端（即，源極端/汲極端）耦接第十一電晶體T11的控制端（即，閘極端）以及第一端（即，源極端/汲極端）。第十一電晶體T11的第二端（即，源極端/汲極端）接收資料信號VDATA。

在本實施例中，第二驅動電路240可在發光階段時透過第八電晶體T8在第三節點N3上提供信號（即，驅動時間控制信號）以控制第一電晶體T1的導通與否。也就是說，在發光階段時，第三節點N3上的電壓可例如是驅動時間控制信號。在本實施例中，第八電晶體T8可以作為第二驅動電路240的控制開關。

在本實施例中，第八電晶體T8與十一電晶體T11互相匹配。具體來說，第八電晶體T8與十一電晶體T11具有相同尺寸、臨界電壓值以及其他電晶體相關參數。

圖3是依據本發明圖2實施例所繪示的畫素電路的動作示意圖。圖4A至圖4E是依據本發明圖3實施例所繪示的畫素電路的動作示意圖。在圖3中，橫軸為畫素電路200的操作時間，縱軸為電壓值。

在本實施例中，參考電壓VREF以及參考電壓VREF2可分別例如是不同於電源電壓VDD的高電源信號。參考電壓VLL以及參考電壓VL可分別例如是不同於參考接地電壓VSS的低電壓源信號。

在本實施例中，發光信號EM[N]、第一控制信號S1[N]以及第二控制信號S2[N]可分別例如是獨立的控制信號。發光信號EM[N]、第一控制信號S1[N]以及第二控制信號S2[N]可在第一電壓準位VGH以及第二電壓準位VGL之間切換。第一電壓準位VGH可例如是邏輯高準位，並且第二電壓準位VGL可例如是邏輯低準位。在本實施例中，第一控制信號S1[N]可例如是第二控制信號S2[N]的後級信號（即，後級第二控制信號S2[N+1]）。

在本實施例中，調變信號VSWEEP可具有三角脈波或其他斜波。電壓準位VSWEEP_H可相同於第一電壓準位VGH。電壓準位VSWEEP_L可相同於第二電壓準位VGL。電壓準位VSWEEP_M在第一電壓準位VGH與第二電壓準位VGL間的範圍內。

關於畫素電路200在重置階段的期間P_RT內的操作細節，請同時參照圖3以及圖4A。在時間t1，在第一圖像框週期F1中，第二控制信號S2[N]產生下降緣以由第一電壓準位VGH被拉至第二電壓準位VGL，並且開始重置階段。在時間t2，結束重置階段。

詳細而言，在重置階段的期間P_RT內（即，時間t1至t2），發光信號具有第一電壓準位VGH以關斷第五電晶體T5並導通第二電晶體T2、第三電晶體T3、第四電晶體T4以及第六電晶體T6。第七電晶體T7受控於參考電壓VREF2而被導通。此時，第一節點N1上的電壓被拉至被拉至參考電壓VREF，以使驅動電晶體TD被關斷。第二節點N2以及第三節點N3上的電壓分別被拉至參考電壓VREF以及參考電壓VLL，以使第一電晶體T1被關斷。第四節點N4上的電壓被拉至第一控制信號S1[N]（即，第一電壓準位VGH）減去第六電晶體T6的臨界電壓值。第一控制信號S1[N]具有第一電壓準位VGH以關斷第十電晶體T10。第十一電晶體T11操作為二極體，並受控於資料信號VDATA而被導通。第二控制信號S2[N]具有第二電壓準位VGL以導通第九電晶體T9，以使第五節點N5上的電壓被拉至參考電壓VL。由於第五節點N5上的電壓被拉至參考電壓VL，第八電晶體被關斷。在此期間P_RT內，第一節點N1至第五節點N5上的電壓分別被重置。

關於畫素電路200在補償階段及資料寫入的期間P_CT內的操作細節，請同時參照圖3以及圖4B。在時間t2，第二控制信號S2[N]產生上升緣以由第二電壓準位VGL被拉至第一電壓準位VGH，第一控制信號S1[n]產生下降緣，並且開始補償階段。在時間t3，結束補償階段。

詳細而言，在補償階段及資料寫入的期間P_CT內（即，時間t2至t3），發光信號具有第一電壓準位VGH以關斷第五電晶體T5並導通第二電晶體T2、第三電晶體T3、第四電晶體T4以及第六電晶體T6。第七電晶體T7受控於參考電壓VREF2而被導通。此時，第一節點N1上的電壓維持在參考電壓VREF以關斷驅動電晶體TD。第二節點N2以及第三節點N3上的電壓分別維持在參考電壓VREF以及參考電壓VLL以關斷第一電晶體T1。第四節點N4上的電壓可以被實現為下述公式（1）所示。公式（1）中的VN4為第四節點N4上的電壓，VREF2為參考電壓VREF2的電壓值，VTH_T7為第七電晶體T7的臨界電壓值。公式（1）

應注意的是，由於驅動電晶體TD與第七電晶體T7具有相同的臨界電壓值，因此驅動電晶體TD的臨界電壓值（即，公式（1）中的VTH_T7）被補償至第四節點N4上，以對驅動電晶體TD進行補償而能夠確保驅動電流控制信號輸出至驅動電晶體TD的電流大小一致以使發光亮度一致，而能夠精準控制灰階值。

接續上述的說明，第二控制信號S2[N]具有第一電壓準位VGH以關斷第九電晶體T9。第一控制信號S1[N]具有第二電壓準位VGL以導通第十電晶體T10，並且第十一電晶體T11受控於資料信號VDATA而被導通，以使第五節點N5上的電壓可以被實現為下述公式（2）所示。由於第五節點N5上的電壓被拉至公式（2）所示電壓，第八電晶體被關斷。公式（2）中的VN5為第五節點N5上的電壓，VTH_T11為第十一電晶體T11的臨界電壓值。公式（2）

應注意的是，由於第八電晶體T8與十一電晶體T11具有相同的臨界電壓值，因此第八電晶體T8的臨界電壓值（即，公式（1）中的VTH_T11）被補償至第五節點N5上，以對第二驅動電路240的控制開關（即，第八電晶體T8）進行補償而能夠確保在同一灰階下的發光時間一致以使發光亮度一致，而能夠精準控制灰階值。

關於畫素電路200在發光階段的期間P_EM內的操作細節，請同時參照圖3以及圖4C、4D。在時間t3，第一控制信號S1[n]產生上升緣，發光信號EM[n]產生下降緣，調變信號VSWEEP開始產生三角脈波以由電壓準位VSWEEP_H線性地被拉至電壓準位VSWEEP_L，並且開始發光階段。在時間t4，結束發光階段。

在本實施例中，發光階段的期間P_EM可被分為第一期間（時間t3至t3-1）以及第二期間（時間t3-1至t4）。在時間t3-1，調變信號VSWEEP具有電壓準位VSWEEP_M以切換第八電晶體T8的導通狀態（例如是關斷切換至導通），以進一步透過第一電晶體T1切換驅動電晶體TD的導通狀態。

詳細而言，如圖3以及圖4C所示，在發光階段的期間P_EM的第一期間內（即，時間t3至t3-1），發光信號具有第二電壓準位VGL以導通第五電晶體T5並關斷第二電晶體T2、第三電晶體T3、第四電晶體T4以及第六電晶體T6。第七電晶體T7受控於參考電壓VREF2而被導通。此時，第一節點N1上的電壓（即，驅動電流控制信號）維持在參考電壓VREF以關斷驅動電晶體TD。第三節點N3上的電壓（即，驅動時間控制信號）維持在參考電壓VLL以關斷第一電晶體T1，以進一步關斷驅動電晶體TD。第四節點N4上的電壓被拉電源電壓VDD。第四節點N4上的電壓變化量透過第一電容器C1被耦合至第二節點N2，以使第二節點N2上的電壓可以被實現為下述公式（3）所示。公式（3）中的VN2為第二節點N2上的電壓，VREF為參考電壓VREF的電壓值，VDD為電源電壓VDD的電壓值，VTH_T7為第七電晶體T7的臨界電壓值。公式（3）

接續上述的說明，第十一電晶體T11受控於資料信號VDATA而被導通。第一控制信號S1[N]具有第一電壓準位VGH以關斷第十電晶體T10。第二控制信號S2[N]具有第一電壓準位VGH以關斷第九電晶體T9。調變信號VSWEEP具有部分的三角脈波，並且調變信號VSWEEP的變化量透過第二電容器C2被耦合至第五節點N5，以逐漸導通第八電晶體T8。此時，調變信號VSWEEP的變化量透過第二電容器C2被耦合至第五節點N5，以使第五節點N5上的電壓可以被實現為下述公式（4）所示。公式（4）可參照公式（2）的相關說明，其中的為第五節點N5上的電壓變化量，也就是調變信號VSWEEP的變化量。公式（4）

如圖3以及圖4D所示，在發光階段的期間P_EM的第二期間內（即，時間t3-1至t4），與前述的第一期間的差異為調變信號VSWEEP具有另一部分的三角脈波，並且調變信號VSWEEP的變化量透過第二電容器C2被耦合至第五節點N5，以完全導通第八電晶體T8。前述另一部分的三角脈波為電壓準位VSWEEP_M至致能電壓準位VSWEEP_L間的線性波型。此時，第三節點N3上的電壓（即，驅動時間控制信號）被拉至參考電壓VL以導通第一電晶體T1，以使第一節點N1上的電壓（即，驅動電流控制信號）被拉至第二節點N2上的電壓（即，公式（3）所示電壓）。因此，驅動電晶體TD被導通以根據第一節點N1上的電壓輸出驅動電流。

應注意的是，當第八電晶體T8被完全導通時，參考電壓VL可快速地被寫入第三節點N3以透過第一電晶體T1導通驅動電晶體TD，因此能夠降低驅動電流的轉態時間。在另一方面，第八電晶體T8是先被關斷而後被導通，能夠防止驅動電晶體TD被誤導通而使發光單元210產生閃爍。

在本實施例中，電源電壓VDD與發光元件210的電壓差間的差值（即，電流電阻電壓降（IR Drop））以及驅動電晶體TD的臨界電壓值（即，公式（3）所示VTH_T7）皆被補償至第一節點N1上，能夠減少驅動電流的誤差並提升亮度的均勻性。此外，驅動電流具有固定大小的電流值，並且前述的電流值相關於參考電壓VREF以及VREF2間的差值。

關於畫素電路200在關斷階段的期間P_TF內的操作細節，請同時參照圖3以及圖4E。在時間t4，發光信號EM[n]以及調變信號VSWEEP產生上升緣，並且開始關斷階段。在時間t5，第一圖像框週期F1被切換至第二圖像框週期F2。在時間t6，在第二圖像框週期F2中，第二控制信號S2[N]產生下降緣，並且結束關斷階段。

詳細而言，在關斷階段的期間P_TF內（即，時間t4至t6），發光信號具有第一電壓準位VGH以關斷第五電晶體T5並導通第二電晶體T2、第三電晶體T3、第四電晶體T4以及第六電晶體T6。第七電晶體T7受控於參考電壓VREF2而被導通。此時，第一節點N1上的電壓維持在參考電壓VREF以關斷驅動電晶體TD。第二節點N2以及第三節點N3上的電壓分別維持在參考電壓VREF以及參考電壓VLL以關斷第一電晶體T1。第四節點N4上的電壓被拉至第一控制信號S1[N]（即，第一電壓準位VGH）。第一控制信號S1[N]具有第一電壓準位VGH以關斷第十電晶體T10。第十一電晶體T11受控於資料信號VDATA而被導通。第二控制信號S2[N]具有第一電壓準位VGH以關斷第九電晶體T9。調變信號VSWEEP的變化量透過第二電容器C2被耦合至第五節點N5，以使第五節點N5上的電壓可以被實現為下述公式（5）所示，並且關斷第八電晶體T8。公式（5）可參照公式（4）的相關說明。公式（5）

圖5是依據本發明一實施例所繪示的顯示面板的方塊圖。請參考圖5，顯示面板50包括畫素陣列510以及控制電路520。控制電路520耦接畫素陣列510。控制電路520可提供多個參考電壓及控制信號至畫素陣列510。前述的電壓及信號可包括電源電壓VDD、參考電壓VSS、VREF、VREF2、VL及VLL、調變信號VSWEEP及信號S1[N]、S2[N]、EM[N]及VDATA。

在本實施例中，畫素陣列510可包括以陣列排列的多個畫素電路500。各個畫素電路500可以參照畫素電路100的相關說明並且加以類推，故在此不另重述。

綜上所述，本發明實施例的畫素電路以及顯示面板可以在發光路徑上配置單一顆驅動電晶體，而不須另串聯耦接其他的電晶體或開關，而能夠降低發光路徑的跨壓以減少消耗功率。畫素電路以及顯示面板還可以透過PAM電路（即，第一驅動電路）以及PWM電路（即，第二驅動電路）分別控制驅動電流的大小與輸出時間，能夠提高發光亮度的精準度以及一致性並且降低消耗功率。在部分實施例中，透過PAM電路以及PWM電路中分別相互匹配的電晶體（及驅動電晶體）進行補償能夠提升補償精準度以增加亮度的均勻性與一致性。在部分實施例中，透過PWM電路中的開關（即，第八電晶體）在發光階段的期間的操作，能夠降低驅動電流的轉態時間並且避免閃爍。

雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。

100、200、500:畫素電路 110、210:發光元件 120、230:驅動電晶體 130、230:第一驅動電路 140、240:第二驅動電路 50:顯示面板 510:畫素陣列 520:控制電路 C1~C2:電容器 EM[N]:發光信號 F1~F2:圖像框週期 N1~N5:節點 P_RT、P_CT、P_EM、P_TF:期間 S1[N]、S2[N]:控制信號 T1~T11:電晶體 t1~t6:時間 TD:驅動電晶體 VDATA:資料信號 VDD:電源電壓 VGH、VGL、VSWEEP_H、VSWEEP_M、VSWEEP_L:電壓準位 VREF、VREF2、VL、VLL:參考電壓 VSS:參考接地電壓 VSWEEP:調變信號

圖1是依據本發明一實施例所繪示的畫素電路的方塊圖。圖2是依據本發明一實施例所繪示的畫素電路的電路圖。圖3是依據本發明圖2實施例所繪示的畫素電路的動作示意圖。圖4A至圖4E是依據本發明圖3實施例所繪示的畫素電路的動作示意圖。圖5是依據本發明一實施例所繪示的顯示面板的方塊圖。

100:畫素電路

110:發光元件

120:驅動電晶體

130:第一驅動電路

140:第二驅動電路

VDD:電源電壓

VREF、VREF2:參考電壓

VSS:參考接地電壓

VSWEEP:調變信號

Claims

一種畫素電路，包括：一發光元件以及一驅動電晶體，串聯耦接在一電源電壓以及一參考接地電壓間；一第一驅動電路，基於一第一參考電壓以及一第二參考電壓提供一驅動電流控制信號至該驅動電晶體的控制端；以及一第二驅動電路，耦接該第一驅動電路，根據一調變信號提供一驅動時間控制信號至該第一驅動電路，其中該第一驅動電路根據該驅動時間控制信號以決定是否致能該驅動電流控制信號。
如請求項1所述的畫素電路，其中該第一驅動電路包括：一第一電晶體，具有第一端在一第一節點上耦接該驅動電晶體的控制端；一第二電晶體，具有控制端接收一發光信號，該第二電晶體的第一端在一第二節點上耦接該第一電晶體的第二端，該第二電晶體的第二端接收該第一參考電壓；一第三電晶體，具有控制端接收該發光信號，該第三電晶體的第一端耦接該第一節點，該第三電晶體的第二端接收該第一參考電壓；一第四電晶體，具有控制端接收該發光信號，該第四電晶體的第一端在一第三節點上耦接該第一電晶體的控制端，該第四電晶體的第二端接收一第三參考電壓；一第一電容器，具有第一端耦接該第二節點；一第五電晶體，具有控制端接收該發光信號，該第五電晶體的第一端在一第四節點上耦接該第一電容器的第二端，該第五電晶體的第二端耦接該驅動電晶體的第一端；一第六電晶體，具有控制端接收該發光信號，該第六電晶體的第一端耦接該第四節點；以及一第七電晶體，具有控制端接收該第二參考電壓，該第七電晶體的第一端耦接該第六電晶體的第二端，該第七電晶體的第二端接收一第一控制信號。
如請求項2所述的畫素電路，其中該驅動電晶體與該第七電晶體互相匹配。
如請求項2所述的畫素電路，其中該第二驅動電路包括：一第八電晶體，具有第一端耦接該第三節點，該第八電晶體的第二端接收一第四參考電壓；一第二電容器，具有第一端在一第五節點上耦接該第八電晶體的控制端，該第二電容器的第二端接收該調變信號；一第九電晶體，具有控制端接收一第二控制信號，該第九電晶體的第一端耦接該第五節點，該第九電晶體的第二端接收該第四參考電壓；一第十電晶體，具有控制端接收該第一控制信號，該第十電晶體的第一端耦接該第五節點；以及一第十一電晶體，具有控制端以及第一端耦接該第十電晶體的第二端，該第十一電晶體的第二端接收一資料信號。
如請求項4所述的畫素電路，其中該第八電晶體與該第十一電晶體互相匹配。
如請求項4所述的畫素電路，其中該驅動電晶體的第一端接收該電源電壓，該驅動電晶體的第二端耦接該發光元件的第一端，該發光元件的第二端接收該參考接地電壓。
如請求項4所述的畫素電路，其中在一重置階段的期間內，該發光信號具有一第一電壓準位以關斷該第五電晶體並導通該第二電晶體、該第三電晶體、該第四電晶體以及該第六電晶體，該第七電晶體被導通，該第一控制信號具有該第一電壓準位以關斷該第十電晶體，該第十一電晶體被導通，該第二控制信號具有一第二電壓準位以導通該第九電晶體，該第八電晶體、該第一電晶體以及該驅動電晶體被關斷。
如請求項7所述的畫素電路，其中在一補償階段及資料寫入的期間內，該發光信號具有該第一電壓準位以關斷該第五電晶體並導通該第二電晶體、該第三電晶體、該第四電晶體以及該第六電晶體，該第七電晶體被導通，該第一控制信號具有該第二電壓準位以導通該第十電晶體，該第十一電晶體被導通，該第二控制信號具有該第一電壓準位以關斷該第九電晶體，該第八電晶體、該第一電晶體以及該驅動電晶體被關斷。
如請求項7所述的畫素電路，其中在一發光階段的第一期間內，該發光信號具有該第二電壓準位以導通該第五電晶體並關斷該第二電晶體、該第三電晶體、該第四電晶體以及該第六電晶體，該第七電晶體被導通，該第一控制信號具有該第一電壓準位以關斷該第十電晶體，該第十一電晶體被導通，該第二控制信號具有該第一電壓準位以關斷該第九電晶體，該調變信號具有部分的三角脈波以逐漸導通該第八電晶體，該第一電晶體被關斷以關斷該驅動電晶體。
如請求項9所述的畫素電路，其中在該發光階段的第二期間內，該發光信號具有該第二電壓準位以導通該第五電晶體並關斷該第二電晶體、該第三電晶體、該第四電晶體以及該第六電晶體，該第七電晶體被導通，該第一控制信號具有該第一電壓準位以關斷該第十電晶體，該第十一電晶體被導通，該第二控制信號具有該第一電壓準位以關斷該第九電晶體，該調變信號具有部分的三角脈波以完全導通該第八電晶體，該第一電晶體體被導通以導通該驅動電晶體。
如請求項10所述的畫素電路，其中在一關斷階段的期間內，該發光信號具有該第一電壓準位以關斷該第五電晶體並導通該第二電晶體、該第三電晶體、該第四電晶體以及該第六電晶體，該第七電晶體被導通，該第一控制信號具有該第一電壓準位以關斷該第十電晶體，該第十一電晶體被導通，該第二控制信號具有該第一電壓準位以關斷該第九電晶體，該第八電晶體、該第一電晶體以及該驅動電晶體被關斷。
一種顯示面板，包括：一畫素陣列，包括多個如請求項1所述之畫素電路；以及一控制電路，耦接該畫素陣列，用以提供該電源電壓、該參考接地電壓、該第一參考電壓、該第二參考電壓、以及該調變信號至該畫素陣列。