CN112669777B

CN112669777B - 像素电路

Info

Publication number: CN112669777B
Application number: CN202011580674.5A
Authority: CN
Inventors: 赖柏君; 施璇; 萧名骐; 张一明; 陈勇志
Original assignee: AU Optronics Corp
Current assignee: AU Optronics Corp
Priority date: 2020-07-24
Filing date: 2020-12-28
Publication date: 2023-02-03
Anticipated expiration: 2040-12-28
Also published as: TWI738435B; TW202205242A; CN112669777A

Abstract

一种像素电路，其包括驱动电路、第一开关、第二开关、第三开关、控制电路以及发光单元。第一开关连接驱动电路并由第一启动信号控制，第一开关根据第一启动信号的第一工作周期输出第一电流。第二开关连接驱动电路并由第二启动信号控制，第二开关根据第二启动信号的第二工作周期输出第二电流，第二工作周期和第一工作周期不同。第三开关连接第二开关及接收第二电流。控制电路连接第三开关并发出控制信号至第三开关，第三开关根据控制信号和第二电流而输出第三电流。发光单元连接第三开关和第一开关，发光单元根据第一电流或第三电流而发光。

Description

像素电路

技术领域

本发明关于一种利用第一开关、第二开关以及第三开关调整驱动电流流经发光单元的发光时间的像素电路。

背景技术

有机发光二极管具有自发光、高亮度、高对比、制程简单等优点，已逐渐应用于各种类型显示器。有机发光二极管本身为电流驱动元件，通过给予像素电路不同数据电压产生不同驱动电流来控制有机发光二极管的亮度(亦称灰阶值)；然而，显示器需要多个不同的灰阶值，当需求的灰阶数目大于数据驱动电路可提供的数据电压数目时，一个数据电压对应一个灰阶值的像素电路便不敷使用。

综观前所述，本发明的发明者思索并设计一种像素电路，以期针对已知技术之缺失加以改善，进而增进产业上的实施利用。

发明内容

有鉴于上述已知的问题，本发明的目的在于提供一种像素电路，用以解决已知技术中所面临的问题。

基于上述目的，本发明提供一种像素电路，其包括驱动电路、第一开关、第二开关、第三开关、控制电路以及发光单元。第一开关连接驱动电路并由第一启动信号控制，第一开关根据第一启动信号的第一工作周期(duty cycle)输出第一电流。第二开关连接驱动电路并由第二启动信号控制，第二开关根据第二启动信号的第二工作周期输出第二电流，第二工作周期和第一工作周期不同。第三开关连接第二开关及接收第二电流。控制电路连接第三开关并发出控制信号至第三开关，第三开关根据控制信号和第二电流而输出第三电流。发光单元连接第三开关和第一开关，发光单元根据第一电流或第三电流而发光。

在本发明的实施例中，当第一开关、第二开关以及第三开关导通时，发光单元受第一电流和第三电流的驱动而发光。

在本发明的实施例中，当第一开关、第二开关导通而第三开关关闭时，发光单元受第一电流的驱动而发光。

在本发明的实施例中，第一启动信号和第二启动信号的频率彼此不同。

在本发明的实施例中，第一启动信号和第二启动信号使第一开关与第二开关交错开启。

在本发明的实施例中，第一开关和第二开关为负缘触发。

在本发明的实施例中，驱动电路为电流源电路。

在本发明的实施例中，控制电路包括晶体管和电容，晶体管的第一端连接第三开关的控制端，电容设置于晶体管和第三开关之间。

在本发明的实施例中，第三开关为负缘触发。

在本发明的实施例中，当驱动电路于第一模式，发光单元具有第一亮度，当驱动电路于第二模式，发光单元具有第二亮度，第二亮度高于第一亮度。

承上所述，本发明的像素电路，通过第一开关、第二开关以及第三开关的操控，使发光单元具有不同的亮度。

以下结合附图和具体实施例对本发明进行详细描述，但不作为对本发明的限定。

附图说明

图1为本发明的像素电路的第一实施例的配置图。

图2A为本发明的像素电路的第一实施例的第一形式的示意图。

图2B为本发明的像素电路的第一实施例的第一形式的波形图。

图3A为本发明的像素电路的第一实施例的第二形式的示意图。

图3B为本发明的像素电路的第一实施例的第二形式的波形图。

图4为本发明的像素电路的第一实施例于普通状态的亮度图。

图5为本发明的像素电路的第一实施例于高亮度状态的亮度图。

图6A为本发明的像素电路的第二实施例的第一形式的示意图。

图6B为本发明的像素电路的第二实施例的第一形式的波形图。

图6C为本发明的像素电路的第二实施例的第二形式的示意图。

图6D为本发明的像素电路的第二实施例的第二形式的波形图。

图6E为本发明的像素电路的第二实施例的第三形式的示意图。

图6F为本发明的像素电路的第二实施例的第三形式的波形图。

图6G为本发明的像素电路的第二实施例的第四形式的示意图。

图6H为本发明的像素电路的第二实施例的第四形式的波形图。

图7为本发明的像素电路的第三实施例的配置图。

其中，附图标记：

10:驱动电路

20:第一开关

30:第二开关

40:第三开关

50:控制电路

60:发光单元

C1、C2:电容

Data:数据线

Duty1:第一工作周期

Duty2:第二工作周期

EM1:第一启动信号

EM2:第二启动信号

I1:第一电流

I2:第二电流

I3:第三电流

I_OLED:电流

A1、A2:信号

Scan:扫描线

S1:第一端

D1:第二端

G1:控制端

T、T1、T2、T3、T41、T42、T5、T6:晶体管

T1、T2、T11、T12、T13、T14:时间点

V_A、V_B、V_C、V_REF、V_DATA、V_DD:电压

V_TH6:临界电压

VGL:第一电压

VGH:第二电压

具体实施方式

本发明的优点、特征以及达到的技术方法将参照例示性实施例及所附图进行更详细地描述而更容易理解，且本发明可以不同形式来实现，故不应被理解仅限于此处所陈述的实施例，相反地，对所属技术领域具有通常知识者而言，所提供的实施例将使本说明书更加透彻与全面且完整地传达本发明的范畴，且本发明将仅为所附加的权利要求所定义。

应当理解的是，尽管术语「第一」、「第二」等在本发明中可用于描述各种元件、部件、区域、层及/或部分，但是这些元件、部件、区域、层及/或部分不应受这些术语的限制。这些术语仅用于将一个元件、部件、区域、层及/或部分与另一个元件、部件、区域、层及/或部分区分开。因此，下文讨论的「第一元件」、「第一部件」、「第一区域」、「第一层」及/或「第一部分」可以被称为「第二元件」、「第二部件」、「第二区域」、「第二层」及/或「第二部分」，而不悖离本发明的精神和教示。

另外，术语「包括」及/或「包含」指所述特征、区域、整体、步骤、操作、元件及/或部件的存在，但不排除一个或多个其他特征、区域、整体、步骤、操作、元件、部件及/或其组合的存在或添加。

除非另有定义，本发明所使用的所有术语(包括技术和科学术语)具有与本发明所属技术领域的普通技术人员通常理解的相同含义。将进一步理解的是，诸如在通常使用的字典中定义的那些术语应当被解释为具有与它们在相关技术和本发明的上下文中的含义一致的定义，并且将不被解释为理想化或过度正式的意义，除非本文中明确地这样定义。

下面结合附图对本发明的结构原理和工作原理作具体的描述：

请参阅图1，其为本发明的像素电路的第一实施例的配置图。如图1所示，本发明的像素电路，其包括驱动电路10、第一开关20、第二开关30、第三开关40、控制电路50以及发光单元60。第一开关20连接驱动电路10并由第一启动信号EM1控制，第一开关20根据第一启动信号EM1的第一工作周期Duty1输出第一电流I1。第二开关30连接驱动电路10并由第二启动信号EM2控制，第二开关30根据第二启动信号EM2的第二工作周期Duty2输出第二电流I2，第二工作周期Duty2和第一工作周期Duty1不同。第三开关40连接第二开关30及接收第二电流I2。控制电路50连接第三开关40并发出控制信号至第三开关40，第三开关40根据控制信号和第二电流I2而输出第三电流I3。发光单元60连接第三开关40和第一开关20，发光单元60根据第一电流I1或第三电流I3而发光。

其中，第一启动信号EM1和第二启动信号EM2的工作周期彼此不同，第一启动信号EM1和第二启动信号EM2使第一开关20与第二开关30交错开启，亦即，第一开关20和第二开关30未同时开启。第一开关20、第二开关30以及第三开关40皆为负缘触发，第一开关20和第二开关30于接受第一启动信号EM1和第二启动信号EM2的负缘时导通，第一开关20和第二开关30于接受第一启动信号EM1和第二启动信号EM2的正缘时关闭。

续言之，控制电路50包括晶体管T和电容C1，晶体管T的第一端S1连接第三开关40的控制端(亦即栅极)，电容C1设置于晶体管T和第三开关40之间，晶体管T的第二端D1接收第一电压VGL和第二电压VGH，晶体管T的控制端G1使晶体管T导通，晶体管T根据第二端D1所接收第一电压VGL和第二电压VGH，于第一端S1输出第一电压VGL和第二电压VGH，第二电压VGH高于第一电压VGL。发光单元60可为水平式发光二极管、覆晶式发光二极管、垂直式发光二极管或其他电子元件，而未局限于本发明所列举的范围。

请参阅图2A至图3B，其分别为本发明的像素电路的第一实施例的第一形式的示意图、本发明的像素电路的第一实施例的第一形式的波形图、本发明的像素电路的第二实施例的第一形式的示意图、本发明的像素电路的第二实施例的第一形式的波形图。如图2A至图3B所示，详细说明本发明的像素电路的动作如下：(1)如图2A和图2B所示，于时间点T1期间，第一开关20和第二开关30分别接收第一启动信号EM1和第二启动信号EM2而交错开启，晶体管T的控制端G1使晶体管T导通，晶体管T根据第二端D1所接收第一电压VGL，于第一端S1输出第一电压VGL，并传送控制信号至第三开关40而使其导通，第一开关20输出第一电流I1至发光单元60，第二开关30输出第二电流I2至第三开关40，第三开关40根据控制信号和第二电流I2而输出第三电流I3至发光单元60，发光单元60根据第一电流I1和第三电流I3而发光。举例来说，第一电流I1流经发光单元60的时间占一个画面时间的40％，第三电流I3流经发光单元60的时间占一个画面时间的60％，前述仅为举例，第一电流I1和第三电流I3流经发光单元60的时间比例能根据所需而调整，而未局限于本发明所列举的范围。

(2)如图3A和图3B所示，于时间点T2期间，第一开关20接收第一启动信号EM1而开启，第二开关30接收第二启动信号EM2而未开启，晶体管T的控制端G1使晶体管T导通，晶体管T根据第二端D1所接收第二电压VGH，于第一端S1输出第二电压VGH，使第三开关40关闭，发光单元60根据第一电流I1而发光。

总括而言，利用第一电压VGL和第二电压VGH控制第三开关40的导通状况，而使发光单元60接收两种电流(第一电流I1及第一电流I1和第三电流I3之和)而具有两种亮度，进而降低像素电路的复杂度。

请参阅图4和图5，其为本发明的像素电路的第一实施例于普通状态的亮度图以及本发明的像素电路的第一实施例于高亮度状态的亮度图。如图4所示，本发明的像素电路于普通状态下，当驱动电路10于第一模式(例如为L168)，发光单元60具有第一亮度(其可例如为140nit)，流经发光单元60的电流为第一电流I1(如图3A所示)；当驱动电路于第二模式(例如为L255)，发光单元60具有第二亮度(其可例如为350nit)，流经发光单元60的电流为第一电流I1和第三电流I3之和(如图2A所示)，第二亮度高于第一亮度。

如图5所示，本发明的像素电路于高亮度状态下，当驱动电路10于第一模式(例如为L168)，发光单元60具有第一亮度(其可例如为400nit)，流经发光单元60的电流为第一电流I1(如图3A所示)；当驱动电路于第二模式(例如为L255)，发光单元60具有第二亮度(其可例如为1000nit)，流经发光单元60的电流为第一电流I1和第三电流I3之和(如图2A所示)，第二亮度高于第一亮度。需说明的是，驱动电路10于普通状态和高亮度状态时的电流并不相同，举例来说，驱动电路10于普通状态下所流经的电流为3A，驱动电路10于高亮度状态下所流经的电流为5A，驱动电路10于高亮度状态时所流经的电流高于普通状态下所流经的电流，驱动电路10于高亮度状态时和普通状态时所流经的电流数值能根据实际状况调整，其不局限于本发明所列举的范围。

请参阅图6A至图6H，其分别为本发明的像素电路的第二实施例的第一形式的示意图、本发明的像素电路的第二实施例的第一形式的波形图、本发明的像素电路的第二实施例的第二形式的示意图、本发明的像素电路的第二实施例的第二形式的波形图、本发明的像素电路的第二实施例的第三形式的示意图、本发明的像素电路的第二实施例的第三形式的波形图、本发明的像素电路的第二实施例的第四形式的示意图、本发明的像素电路的第二实施例的第四形式的波形图。如图6A至图6H所示，本发明的第二实施例的驱动电路10由多个晶体管T1～T6组成，晶体管T1和第一开关20由第一启动信号EM1控制，晶体管T2由第二开关30和第二启动信号EM2控制。

于此，详细说明本发明的第二实施例的动作如下：(1)如图6A和图6B所示，于时间点T11期间，第一开关20和晶体管T1因第一启动信号EM1的正缘而关闭，第二开关30和晶体管T2因第二启动信号EM2的正缘而关闭，晶体管T5因信号A1的负缘而开启，晶体管T41及T3因信号A2的负缘而开启，晶体管T的控制端G1使晶体管T不导通(如图1所示)，A点的电压V_A约为电压V_REF，B点的电压V_B约为电压V_DATA，发光单元60未发光。

(2)如图6C和图6D所示，于时间点T12期间，第一开关20和晶体管T1因第一启动信号EM1的正缘而关闭，第二开关30和晶体管T2因第二启动信号EM2的正缘而关闭，晶体管T5因信号A1的正缘而关闭，晶体管T41、T42及T3因信号A2的负缘而开启，晶体管T的控制端G1使晶体管T导通(如图1所示)，晶体管T根据第二端D1所接收第一电压VGL或第二电压VGH，于第一端S1输出第一电压VGL或第二电压VGH，对电容C1充电，A点的电压V_A约为电压V_DD和晶体管T6的临界电压V_TH6之差，B点的电压V_B约为电压V_DATA，发光单元60未发光。

(3)如图6E和图6F所示，于时间点T13期间，第一开关20和晶体管T1因第一启动信号EM1的负缘而导通，第二开关30和晶体管T2因第二启动信号EM2的正缘而关闭，晶体管T5因信号A1的正缘而关闭，晶体管T41、T42及T3因信号A2的正缘而关闭，晶体管T的控制端G1使晶体管T不导通(如图1所示)，A点的电压V_A为V_DD-|V_TH6|+(V_REF-V_DATA)，B点的电压V_B约为电压V_REF，发光单元60的电流I_OLED为

k为晶体管T9的制程参数，发光单元60发光。

如图6G和图6H所示，于时间点T14期间，第一开关20和晶体管T1因第一启动信号EM1的正缘而关闭，第二开关30和晶体管T2因第二启动信号EM2的负缘而导通，晶体管T5因信号A1的正缘而关闭，晶体管T41、T42及T3因信号A2的正缘而关闭，晶体管T的控制端G1使晶体管T不导通(如图1所示)，A点的电压V_A为V_DD-|V_TH6|+(V_REF-V_DATA)，B点的电压V_B约为电压V_REF，C点的电压V_C为第一电压VGL，发光单元60的电流I_OLED为

k为晶体管T9的制程参数，发光单元60发光。

请参阅图7，其为本发明的像素电路的第三实施例的配置图。如图7所示，本发明的第三实施例的驱动电路10由两个晶体管T1～T2和电容C2所组成，晶体管T1连接扫描线Scan和数据线Data，晶体管T2连接电压V_DD，驱动电路10也可为其他控制结构，驱动电路例如可为电流镜电路、3T1C的架构、3T2C的架构、4T1C的架构、4T2C的架构、5T1C的架构、5T2C的架构、6T1C的架构、6T2C的架构等，而未局限于本发明所列举的范围。

观前所述，本发明的像素电路，通过第一开关20、第二开关30以及第三开关40的操控，使发光单元60具有不同的亮度，降低电路的复杂性。

当然，本发明还可有其它多种实施例，在不背离本发明精神及其实质的情况下，熟悉本领域的技术人员当可根据本发明作出各种相应的改变和变形，但这些相应的改变和变形都应属于本发明所附的权利要求的保护范围。

Claims

1.一种像素电路，其特征在于，包括：

一驱动电路；

一第一开关，连接该驱动电路并由一第一启动信号控制，该第一开关根据该第一启动信号的一第一工作周期输出一第一电流；

一第二开关，连接该驱动电路并由一第二启动信号控制，该第二开关根据该第二启动信号的一第二工作周期输出一第二电流，该第二工作周期和该第一工作周期不同；

一第三开关，连接该第二开关及接收该第二电流；

一控制电路，连接该第三开关并发出一控制信号至该第三开关，该第三开关根据该控制信号和该第二电流而输出一第三电流；以及

一发光单元，连接该第三开关和该第一开关，该发光单元根据该第一电流或该第三电流而发光；

该控制电路包括一晶体管和一电容，该晶体管的第一端连接该第三开关的控制端，该电容设置于该晶体管和该第三开关之间。

2.如权利要求1所述的像素电路，其特征在于，当该第一开关、该第二开关以及该第三开关导通时，该发光单元受该第一电流和该第三电流的驱动而发光。

3.如权利要求1所述的像素电路，其特征在于，当该第一开关、该第二开关导通而该第三开关关闭时，该发光单元受该第一电流的驱动而发光。

4.如权利要求1所述的像素电路，其特征在于，该第一启动信号和该第二启动信号的频率彼此不同。

5.如权利要求1所述的像素电路，其特征在于，该第一启动信号和该第二启动信号使该第一开关与该第二开关交错开启。

6.如权利要求1所述的像素电路，其特征在于，该第一开关和该第二开关为负缘触发。

7.如权利要求1所述的像素电路，其特征在于，该驱动电路包含电流源电路。

8.如权利要求1所述的像素电路，其特征在于，该第三开关为负缘触发。

9.如权利要求1所述的像素电路，其特征在于，当该驱动电路于一第一模式，该发光单元具有一第一亮度，当该驱动电路于一第二模式，该发光单元具有一第二亮度，该第二亮度高于该第一亮度。