CN206672607U

CN206672607U - 单晶硅晶体管cmos驱动显示的像素补偿电路及显示设备

Info

Publication number: CN206672607U
Application number: CN201720488558.8U
Authority: CN
Inventors: 吴素华; 黎守新
Original assignee: CHENGDU JINGSHA TECHNOLOGY Co Ltd
Current assignee: CHENGDU JINGSHA TECHNOLOGY Co Ltd
Priority date: 2017-05-04
Filing date: 2017-05-04
Publication date: 2017-11-24
Anticipated expiration: 2027-05-04

Abstract

单晶硅晶体管CMOS驱动显示的像素补偿电路及显示设备，包括驱动晶体管；电容；第一开关单元，其第一端用于输入数据信号；第二开关单元，其第一端用于输入第一基准电压；第三开关单元，其第一端用于输入第二基准电压；第四开关单元，其第一端与工作电压端电气连接，其第二端与驱动晶体管的源极电气连接；第五开关单元，其第一端与第一开关单元的第二端电气连接，其第二端与第二开关单元的第二端电气连接；第一控制信号从第一、二、三开关单元的第三端输入，第一控制信号从第四、五开关单元的第三端输入或者第二控制信号从第四、五开关单元的第三端输入。它能避免阈值电压在发光过程中的漂移对发光器件造成影响，以达到显示均匀、亮度一致的目的。

Description

单晶硅晶体管CMOS驱动显示的像素补偿电路及显示设备

技术领域

本实用新型涉及像素补偿技术，具体涉及单晶硅晶体管CMOS驱动显示的像素补偿电路及显示设备。

背景技术

OLED能够发光是由驱动晶体管DM产生的电流所驱动，因为输入相同的灰阶电压时，不同的阈值电压Vth会产生不同的驱动电流，造成驱动电流的不一致性，同时迁移率u也会不均，造成电流的不一致性。

玻璃面板TFT驱动显示时，TFT制程上阈值电压Vth的均匀性非常差，同时阈值电压Vth也有漂移，迁移率u也不均，工作电压Vdd的IR-drop（电流乘以电阻引起的压降）也一直存在，如此传统的2T1C电路亮度均匀性一直很差。

单晶硅wafer mos驱动显示时，也会存在一些轻微的阈值电压Vth、迁移率u不均，还存在电流不匹配的问题，Vdd的IR-drop也一直存在。如此，传统的2T1C电路均一性不好，同时PPI一直很低。

玻璃面板受制于成本和制程，采用单一类型的TFT驱动，如LTPS采用PTFT，IGZO为NTFT。单晶硅wafer的工艺本来就是CMOS工艺，所以通常采用CMOS驱动。

为此，期望寻求一种技术方案，以至少减轻上述问题。

发明内容

本实用新型要解决的技术问题是，提供一种能消除驱动晶体管的阈值电压不均匀的单晶硅晶体管CMOS驱动显示的像素补偿电路及显示设备。

为解决上述技术问题，本实用新型采用下述技术方案。

一种单晶硅晶体管CMOS驱动显示的像素补偿电路，包括：

驱动晶体管，其漏极与发光器件的阳极电气连接；

电容，其一端与所述驱动晶体管的源极电气连接；

第一开关单元，其第一端用于输入数据信号，其第二端与所述电容的另一端电气连接；

第二开关单元，其第一端用于输入第一基准电压，其第二端与所述驱动晶体管的栅极电气连接；

第三开关单元，其第一端用于输入第二基准电压，其第二端与所述驱动晶体管的漏极电气连接；

第四开关单元，其第一端与工作电压端电气连接，其第二端与所述驱动晶体管的源极电气连接；

第五开关单元，其第一端与所述第一开关单元的第二端电气连接，其第二端与所述第二开关单元的第二端电气连接；

其中，第一控制信号从所述第一、二、三开关单元的第三端输入控制相应的第一端、第二端连通或断开，第一控制信号从所述第四、五开关单元的第三端输入控制相应的第一端、第二端连通或断开或者第二控制信号从所述第四、五开关单元的第三端输入控制相应的第一端、第二端连通或断开；所述发光器件的阴极与公共接地极电气连接。

所述第一开关单元包括第一晶体管，该第一晶体管的源极作为该第一开关单元的第一端，该第一晶体管的漏极作为该第一开关单元的第二端，该第一晶体管的栅极作为该第一开关单元的第三端。

所述第二开关单元包括第二晶体管，该第二晶体管的源极作为该第二开关单元的第一端，该第二晶体管的漏极作为该第二开关单元的第二端，该第二晶体管的栅极作为该第二开关单元的第三端。

所述第三开关单元包括第三晶体管，该第三晶体管的源极作为该第三开关单元的第一端，该第三晶体管的漏极作为该第三开关单元的第二端，该第三晶体管的栅极作为该第三开关单元的第三端。

所述第四开关单元包括第四晶体管，该第四晶体管的漏极作为该第四开关单元的第一端，该第四晶体管的源极作为该第四开关单元的第二端，该第四晶体管的栅极作为该第四开关单元的第三端。

所述第五开关单元包括第五晶体管，该第五晶体管的漏极作为该第五开关单元的第一端，该第五晶体管的源极作为该第五开关单元的第二端，该第五晶体管的栅极作为该第五开关单元的第三端。

所述第一基准电压与所述第二基准电压相等或不相等。

一种显示设备，包括上述单晶硅晶体管CMOS驱动显示的像素补偿电路。

本实用新型具有下述有益技术效果。

本实用新型能补偿不同驱动晶体管栅源电压/不同驱动晶体管漏源电压下的阈值电压和迁移率，这样可以针对实际显示时显示效果差的灰阶段进行精确补偿，即在普通补偿的基础上再消除驱动晶体管漏源电压的影响及驱动晶体管初始栅源电压的影响，这样使发光器件的驱动电流达到一致以及迁移率均匀，避免阈值电压在发光过程中的漂移对发光器件造成影响，以达到显示均匀、亮度一致的目的，显示效果更好。

附图说明

图1为本实用新型的一种单晶硅晶体管CMOS驱动显示的像素补偿电路的电路图。

图2为图1所示像素补偿电路中各信号的时序图。

图3为图1在图2所示时序图中的T1时间段的等效电路图。

图4为图1在图2所示时序图中的T2时间段的等效电路图。

图5为本实用新型的另一种单晶硅晶体管CMOS驱动显示的像素补偿电路的电路图。

图6为图5所示像素补偿电路中各信号的时序图。

图7为图5在图6所示时序图中开机上电时间段的电路图。

图8为图5在图6所示时序图中的T1时间段的等效电路图。

图9为图5在图6所示时序图中的T2时间段的等效电路图。

图10为本实用新型的再一种单晶硅晶体管CMOS驱动显示的像素补偿电路的电路图。

图11为图10所示像素补偿电路中各信号的时序图。

图12为本实用新型的再再一种单晶硅晶体管CMOS驱动显示的像素补偿电路的电路图。

图13为图12所示像素补偿电路中各信号的时序图。

图14为本实用新型的第五种单晶硅晶体管CMOS驱动显示的像素补偿电路的电路图。

图15为图14所示像素补偿电路中各信号的时序图。

图16为本实用新型的第六种单晶硅晶体管CMOS驱动显示的像素补偿电路的电路图。

图17为图16所示像素补偿电路中各信号的时序图。

具体实施方式

为能详细说明本实用新型的技术特征及功效，并可依照本说明书的内容来实现，下面对本实用新型的实施方式进一步说明。

图1示例性示出本实用新型众多实施例中的一种单晶硅晶体管CMOS驱动显示的像素补偿电路的实施例。该单晶硅晶体管CMOS驱动显示的像素补偿电路包括驱动晶体管DM、电容C、第一开关单元1、第二开关单元2、第三开关单元3、第四开关单元4、第五开关单元5。

驱动晶体管DM的漏极与发光器件L的阳极电气连接。

电容C的一端与驱动晶体管DM的源极电气连接。

第一开关单元1包括第一、二、三端11、12、13，数据信号从第一开关单元1的第一端11输入，第一开关单元1的第二端12与电容C的另一端电气连接。Vdt表示数据信号的电压。

第二开关单元2包括第一、二、三端21、22、23，第一基准电压Vi从第二开关单元2的第一端21输入，第二开关单元2的第二端22与驱动晶体管DM的栅极电气连接。

第三开关单元3包括第一、二、三端31、32、33，第二基准电压Vf从第三开关单元3的第一端31输入，第三开关单元3的第二端32与驱动晶体管DM的漏极电气连接。

第四开关单元4包括第一、二、三端41、42、43，第四开关单元4的第一端41与工作电压端电气连接，第四开关单元4的第二端42与驱动晶体管DM的源极电气连接。Vdd表示工作电压。

第五开关单元5包括第一、二、三端51、52、53，第五开关单元5的第一端51与第一开关单元1的第二端12电气连接，第五开关单元5的第二端52与第二开关单元2的第二端22电气连接。

第一控制信号Scan从第一开关单元1的第三端13输入控制第一开关单元1的第一端11、第二端12连通或断开，第一控制信号Scan从第二开关单元2的第三端23输入控制第二开关单元2的第一端21、第二端22连通或断开，第一控制信号Scan从第三开关单元3的第三端33输入控制第三开关单元3的第一端31、第二端32连通或断开，即第一控制信号Scan从第一、二、三开关单元1、2、3的第三端输入控制相应的第一端、第二端连通或断开，也就是说，第一控制信号Scan控制第一、二、三开关单元1、2、3开启或关闭。第一控制信号Scan从第四开关单元4的第三端43输入控制第四开关单元4的第一端41、第二端42连通或断开，第一控制信号Scan从第五开关单元5的第三端53输入控制第五开关单元5的第一端51、第二端52连通或断开，即第一控制信号Scan从第四、五开关单元4、5的第三端输入控制相应的第一端、第二端连通或断开，也就是说，第一控制信号Scan控制第四、五开关单元4、5开启或关闭。发光器件L的阴极与公共接地极Vss电气连接。

第一开关单元1包括第一晶体管M1，第一晶体管M1的源极作为第一开关单元1的第一端11，第一晶体管M1的漏极作为第一开关单元1的第二端12，第一晶体管M1的栅极作为第一开关单元1的第三端13。

第二开关单元2包括第二晶体管M2，第二晶体管M2的源极作为第二开关单元2的第一端21，第二晶体管M2的漏极作为第二开关单元2的第二端22，第二晶体管M2的栅极作为第二开关单元2的第三端23。

第三开关单元3包括第三晶体管M3，第三晶体管M3的源极作为第三开关单元3的第一端31，第三晶体管M3的漏极作为第三开关单元3的第二端32，第三晶体管M3的栅极作为该第三开关单元3的第三端33。

第四开关单元4包括第四晶体管M4，第四晶体管M4的漏极作为第四开关单元4的第一端41，第四晶体管M4的源极作为第四开关单元4的第二端42，第四晶体管M4的栅极作为第四开关单元4的第三端43。

第五开关单元5包括第五晶体管M5，第五晶体管M5的漏极作为第五开关单元5的第一端51，第五晶体管M5的源极作为第五开关单元5的第二端52，第五晶体管M5的栅极作为第五开关单元5的第三端53。

第一基准电压Vi与第二基准电压Vf可以相等，也可以不相等。

后文结合图2-4对图1所呈现的实施例进行说明。

图2为图1所示像素补偿电路中各信号的时序图。图3为图1在图2所示时序图中的T1时间段的等效电路图。图4为图1在图2所示时序图中的T2时间段的等效电路图。

参见图2、3，在T1时间段，该时间段发光器件L不发光，为抓取阈值电压Vth阶段。第一控制信号Scan为低电平，第一、二、三开关单元1、2、3相应第一端、第二端连通，第四开关单元4的第一端41、第二端42断开，第五开关单元5的第一端51、第二端52断开，即第一控制信号Scan控制第一、二、三开关单元1、2、3开启，第一控制信号Scan控制第四、五开关单元4、5关闭。此时，数据信号的电压Vdt写入A点，第一基准电压Vi写入G点控制驱动晶体管DM的栅极，第二基准电压Vf写入D点控制驱动晶体管DM的漏极。或者说，即当第一控制信号Scan控制第一、二、三开关单元1、2、3开启以及第一控制信号Scan控制第四、五开关单元4、5关闭时，数据信号的电压Vdt写入A点，第一基准电压Vi写入G点控制驱动晶体管DM的栅极，第二基准电压Vf写入D点控制驱动晶体管DM的漏极。驱动晶体管DM的源极的电压为Vdd，在第一基准电压Vi的控制下向第二基准电压Vf放电，最终S点的电压Vs为Vi-Vth。改变第一基准电压Vi的大小可以调整驱动晶体管DM的栅源电压Vgs初始值大小，改变第二基准电压Vf或者第一基准电压Vi大小可以抓取驱动晶体管DM的不同漏源电压Vds下的阈值电压Vth。这样为后续发光阶段，消除阈值电压Vth或驱动晶体管DM的特定漏源电压Vds下的阈值电压Vth，以达到对特定灰阶段的阈值电压Vth优化补偿。同理，改变改变第一基准电压Vi和第一基准电压Vi的大小，可以抓取驱动晶体管DM的不同漏源电压Vds下的迁移率u，以达到对特定灰阶的迁移率u的优化补偿。此时，A点的电压Va=Vdt， Va-Vs=Vdt-Vi+Vth，改变数据信号的电压Vdt的大小，即为不同灰阶。且在此时间段，第二基准电压Vf可以清除发光器件L阳极的电压。且在此时间段适当调低第一基准电压Vi的值可以消除抓取阈值电压Vth过程中的工作电压端Vdd的IR-drop（电流乘以电阻引起的压降）。

在T2时间段，该时间段为发光器件L发光阶段。第一控制信号Scan为高电平，第一、二、三开关单元1、2、3相应第一端、第二端断开，第四开关单元4的第一端41、第二端42连通，第五开关单元5的第一端51、第二端52连通，即第一控制信号Scan控制第一、二、三开关单元1、2、3关闭，第一控制信号Scan控制第四、五开关单元4、5开启。此时，参见图4，电容C的二端分别接在驱动晶体管DM的栅极和源极，该栅极处于悬置（floating）状态，S点的电压Vs的任何变化，都会反馈到G点，即电容C的二端电压差不会变化。即当第一控制信号Scan控制第一、二、三开关单元1、2、3关闭以及第二控制信号Em控制第四、五开关单元4、5开启时，电容C的两端分别接在驱动晶体管DM的栅极和源极，该栅极处于悬置（floating）状态，S点的电压Vs的任何变化，都会反馈到G点，电容C两端的电压差不会变化。该时间段，驱动晶体管DM的栅源电压Vgs满足下述公式（1）。

Vgs-Vth=Vdt-Vi （1）

在T2时间段，若驱动晶体管DM工作在饱和区，根据饱和区电流公式，流过发光器件L的驱动电流I1满足下述公式（2），根据公式（2），流过发光器件L的电流I1与驱动晶体管DM的阈值电压Vth无关，消除了阈值电压Vth的影响，并且消除了驱动晶体管DM的特定漏源电压Vds下的阈值电压Vth和抓取阈值电压Vth过程中工作电压Vdd的IR-drop及特定驱动晶体管DM的特定漏源电压Vds下的迁移率u的影响，使发光器件的驱动电流达到一致以及迁移率u均匀，避免阈值电压Vth在发光过程中的漂移对发光器件造成影响，以达到显示均匀、亮度一致的目的。

I1=K(Vgs-Vth)^2= K((Vdt-Vi)^2 （2）

其中，K为饱和区的电流公式中的常数项，后面公式同理。

在T2时间段，若驱动晶体管DM工作在亚阈区，根据亚阈值区电流公式，流过发光器件L的驱动电流I2满足下述公式（3），根据公式（3），流过发光器件L的电流I2与驱动晶体管DM的阈值电压Vth无关，消除了阈值电压Vth的影响，并且消除了驱动晶体管DM的特定漏源电压Vds下的阈值电压Vth和抓取阈值电压Vth过程中工作电压Vdd的IR-drop及特定驱动晶体管DM的特定漏源电压Vds下的迁移率u的影响，使发光器件的驱动电流达到一致以及迁移率u均匀，避免阈值电压Vth在发光过程中的漂移对发光器件造成影响，以达到显示均匀、亮度一致的目的。

I2 =I₀*(W/L)*e^{(q*(Vgs-Vth)/kT)} = I₀*(W/L)*e^{(q*(Vdt-Vi)/kT)} （3）

其中，k为玻尔兹曼常数，后面公式同理。

另外，在T2时间段，上述电容C的二端分别接在驱动晶体管DM的栅极和源极，该栅极处于悬置（floating）状态，S点的电压Vs的任何变化，都会反馈到G点，即电容C的二端电压差不会变化，能够进一步确保流过发光器件L的驱动电流稳定，提高显示均匀性、亮度一致性。

图5为本实用新型的另一种单晶硅晶体管CMOS驱动显示的像素补偿电路的电路图。图5所呈现的实施例与图1所呈现的实施例不同之处在，第二控制信号Em从第四、五开关单元4、5的第三端输入控制相应的第一端、第二端连通或断开，也就是说，第二控制信号Em控制第四、五开关单元4、5关闭或开启。除此之外，其他均与图1所呈现的实施例相同。

后文结合图6-9对图5所呈现的实施例进行说明。

图6为图5所示像素补偿电路中各信号的时序图。图7为图5在图6所示时序图中开机上电时间段的电路图。图8为图5在图6所示时序图中的T1时间段的等效电路图。图9为图5在图6所示时序图中的T2时间段的等效电路图。

参见图6、8，开机上电时间段，第二控制信号Em被置位成高电平，第一控制信号scan被置位成低电平，第一控制信号Scan控制第一、二、三开关单元1、2、3开启，第二控制信号Em控制第四、五开关单元4、5开启，此时，数据信号的电压Vdt被置位成高电平，第一基准电压Vi被置位成高电平，第二基准电压Vf被置位成L低电平，即当第一控制信号Scan控制第一、二、三开关单元1、2、3开启以及第二控制信号Em控制第四、五开关单元4、5开启时，数据信号的电压Vdt被置位成高电平，第一基准电压Vi被置位成高电平以及第二基准电压Vf被置位成L低电平，这种情况下，所有像素中的S点被充成Vdd，为补偿T1时间段服务。若无此开机上电时间段，在实际显示中，第一帧中的补偿阶段，像素中的S点电压不可知，会造成补偿异常，造成显示异常。且在此时间段，第二基准电压Vf为L低电平，其写入驱动晶体管DM的漏极，把Vss电压抬高，使得发光器件L反偏，优化oled性能，抑制OLED的老化。

参见图6、9，在T1时间段，该时段发光器件L不发光，为抓取阈值电压Vth阶段。第一控制信号Scan为低电平，第二控制信号Em为低电平，第一、二、三开关单元1、2、3相应第一端、第二端连通，第四、五开关单元M4的第一端、第二端断开，即第一控制信号Scan控制第一、二、三开关单元1、2、3开启，第二控制信号Em控制第四、五开关单元4、5关闭，此时，数据信号的电压Vdt写入A点，第一基准电压Vi写入G点控制驱动晶体管DM的栅极，第二基准电压Vf写入D点控制驱动晶体管DM的漏极。即当第一控制信号Scan控制第一、二、三开关单元1、2、3开启以及第二控制信号Em控制第四、五开关单元4、5关闭时，数据信号的电压Vdt写入A点，第一基准电压Vi写入G点控制驱动晶体管DM的栅极，第二基准电压Vf写入D点控制驱动晶体管DM的漏极。驱动晶体管DM的源极的电压为Vdd，在第一基准电压Vi的控制下向第二基准电压Vf放电，最终S点的电压Vs为Vi-Vth。改变第一基准电压Vi的大小可以调整驱动晶体管DM的栅源电压Vgs初始值大小，改变第二基准电压Vf或者第一基准电压Vi大小可以抓取驱动晶体管DM的不同漏源电压Vds下的阈值电压Vth。这样为后续发光阶段，消除阈值电压Vth或驱动晶体管DM的特定漏源电压Vds下的阈值电压Vth，以达到对特定灰阶段的阈值电压Vth优化补偿。同理，改变第一基准电压Vi和第一基准电压Vi的大小，可以抓取驱动晶体管DM的不同漏源电压Vds下的迁移率u，以达到对特定灰阶的迁移率u的优化补偿。此时，A点的电压Va=Vdt， Va-Vs=Vdt-Vi+Vth，改变数据信号的电压Vdt的大小，即为不同灰阶。且在此时间段，第二基准电压Vf可以清除发光器件L阳极的电压。且在此时间段适当调低第一基准电压Vi的值可以消除抓取阈值电压Vth过程中的工作电压端Vdd的IR-drop（电流乘以电阻引起的压降）。

在T2时间段，该时段为发光器件L发光阶段。第一控制信号Scan为高电平，第二控制信号Em为高电平，第一、二、三开关单元M1、M2、M3相应第一端、第二端断开，第四、五开关单元M4的相应第一端、第二端连通，即第一控制信号Scan控制第一、二、三开关单元1、2、3关闭，第二控制信号Em控制第四、五开关单元4、5开启，此时，参见图8，电容C的两端分别接在驱动晶体管DM的栅极和源极，该栅极处于悬置（floating）状态，S点的电压Vs的任何变化，都会反馈到G点，电容C两端的电压差不会变化。即当第一控制信号Scan控制第一、二、三开关单元1、2、3关闭以及第二控制信号Em控制第四、五开关单元4、5开启时，电容C的两端分别接在驱动晶体管DM的栅极和源极，该栅极处于悬置（floating）状态，S点的电压Vs的任何变化，都会反馈到G点，电容C两端的电压差不会变化。该时间段，驱动晶体管DM的栅源电压Vgs满足下述公式（4）。

Vgs-Vth=Vdt-Vi （4）

在T2时间段，若驱动晶体管DM工作在饱和区，根据饱和区电流公式，流过发光器件L的驱动电流I1满足下述公式（5），根据公式（5），流过发光器件L的电流I1与驱动晶体管DM的阈值电压Vth无关，消除了阈值电压Vth的影响，并且消除了驱动晶体管DM的特定漏源电压Vds下的阈值电压Vth和抓取阈值电压Vth过程中工作电压Vdd的IR-drop及特定驱动晶体管DM的特定漏源电压Vds下的迁移率u的影响，使发光器件的驱动电流达到一致以及迁移率u均匀，避免阈值电压Vth在发光过程中的漂移对发光器件造成影响，以达到显示均匀、亮度一致的目的。

I1=K(Vgs-Vth)^2= K((Vdt-Vi)^2 （5）

在T2时间段，若驱动晶体管DM工作在亚阈区，根据亚阈值区电流公式，流过发光器件L的驱动电流I2满足下述公式（6），根据公式（6），流过发光器件L的电流I2与驱动晶体管DM的阈值电压Vth无关，消除了阈值电压Vth的影响，并且消除了驱动晶体管DM的特定漏源电压Vds下的阈值电压Vth和抓取阈值电压Vth过程中工作电压Vdd的IR-drop及特定驱动晶体管DM的特定漏源电压Vds下的迁移率u的影响，使发光器件的驱动电流达到一致以及迁移率u均匀，避免阈值电压Vth在发光过程中的漂移对发光器件造成影响，以达到显示均匀、亮度一致的目的。

I2 =I₀*(W/L)*e^{(q*(Vgs-Vth)/kT)} = I₀*(W/L)*e^{(q*(Vdt-Vi)/kT)} （6）

图10所呈现的实施例与图1所呈现的实施例不同之处在于：图1中，第一、二、三开关单元1、2、3为PMOS管，第四、五开关单元为NMOS管；而图10中，第一、二、三开关单元为NMOS管，第四、五开关单元为PMOS管。图12、14、16所呈现的实施例参见相应图能够得出，此处不再累述。图10-17为本实用新型的其他几种实施例及相对应的时序图，具体工作过程参照上述得出。

可见，本实用新型使用第一基准电压Vi提供驱动晶体管DM栅电压和第二基准电压Vf提供驱动晶体管DM栅漏端电压来消除抓取阈值电压Vth过程中的Vdd的IR-drop。改变Vi能改变驱动晶体管DM栅源电压 Vgs大小，消除其初始栅源电压Vgs的影响消除，改变第二基准电压Vf的大小，能抓取驱动晶体管DM的不同漏源电压Vds下的阈值电压，这样不仅能消除阈值电压，还能进一步控制消除驱动晶体管DM的特定漏源电压Vds下的阈值电压，以达到更好的补偿效果。本实用新型能补偿驱动晶体管DM不同Vgs/不同漏源电压Vds下的阈值电压，能补偿不同Vgs/不同漏源电压Vds下的迁移率u，这样能针对实际显示时显示效果差的灰阶段，对其实现精确补偿，即在普通补偿的基础上再消除漏源电压Vds的影响、消除初始栅源电压Vgs的影响，实现更好的显示效果。

第二基准电压Vf还能清除发光器件L阳极电压。

本实用新型还描述一种显示设备，包括上述单晶硅晶体管CMOS驱动显示的像素补偿电路。

需要说明的是，上述具体实施方式中所描述的各个具体技术特征，在不矛盾的情况下，可以通过任何适合的方式进行组合。为了避免不必要的重复，本实用新型对各种可能的组合方式不再进行描述。

上面参照实施例对本实用新型进行了详细描述，是说明性的而不是限制性的，在不脱离本实用新型总体构思下的变化和修改，均在本实用新型的保护范围之内。

Claims

1.一种单晶硅晶体管CMOS驱动显示的像素补偿电路，其特征在于，包括：

驱动晶体管，其漏极与发光器件的阳极电气连接；

电容，其一端与所述驱动晶体管的源极电气连接；

2.根据权利要求1所述的单晶硅晶体管CMOS驱动显示的像素补偿电路，其特征在于，所述第一开关单元包括第一晶体管，该第一晶体管的源极作为该第一开关单元的第一端，该第一晶体管的漏极作为该第一开关单元的第二端，该第一晶体管的栅极作为该第一开关单元的第三端。

3.根据权利要求1所述的单晶硅晶体管CMOS驱动显示的像素补偿电路，其特征在于，所述第二开关单元包括第二晶体管，该第二晶体管的源极作为该第二开关单元的第一端，该第二晶体管的漏极作为该第二开关单元的第二端，该第二晶体管的栅极作为该第二开关单元的第三端。

4.根据权利要求1所述的单晶硅晶体管CMOS驱动显示的像素补偿电路，其特征在于，所述第三开关单元包括第三晶体管，该第三晶体管的源极作为该第三开关单元的第一端，该第三晶体管的漏极作为该第三开关单元的第二端，该第三晶体管的栅极作为该第三开关单元的第三端。

5.根据权利要求1所述的单晶硅晶体管CMOS驱动显示的像素补偿电路，其特征在于，所述第四开关单元包括第四晶体管，该第四晶体管的漏极作为该第四开关单元的第一端，该第四晶体管的源极作为该第四开关单元的第二端，该第四晶体管的栅极作为该第四开关单元的第三端。

6.根据权利要求1所述的单晶硅晶体管CMOS驱动显示的像素补偿电路，其特征在于，所述第五开关单元包括第五晶体管，该第五晶体管的漏极作为该第五开关单元的第一端，该第五晶体管的源极作为该第五开关单元的第二端，该第五晶体管的栅极作为该第五开关单元的第三端。

7.根据权利要求1所述的单晶硅晶体管CMOS驱动显示的像素补偿电路，其特征在于，所述第一基准电压与所述第二基准电压相等或不相等。

8.一种显示设备，其特征在于，包括权利要求1-7任一项所述的单晶硅晶体管CMOS驱动显示的像素补偿电路。