TW202418250A - 畫素電路 - Google Patents

畫素電路 Download PDF

Info

Publication number
TW202418250A
TW202418250A TW111140425A TW111140425A TW202418250A TW 202418250 A TW202418250 A TW 202418250A TW 111140425 A TW111140425 A TW 111140425A TW 111140425 A TW111140425 A TW 111140425A TW 202418250 A TW202418250 A TW 202418250A
Authority
TW
Taiwan
Prior art keywords
voltage
transistor
coupled
whose
control
Prior art date
Application number
TW111140425A
Other languages
English (en)
Other versions
TWI826069B (zh
Inventor
林志隆
陳宜謙
賴柏成
鄧名揚
莊銘宏
Original Assignee
友達光電股份有限公司
國立成功大學
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 友達光電股份有限公司, 國立成功大學 filed Critical 友達光電股份有限公司
Priority to TW111140425A priority Critical patent/TWI826069B/zh
Priority to CN202310635502.0A priority patent/CN116645912A/zh
Application granted granted Critical
Publication of TWI826069B publication Critical patent/TWI826069B/zh
Publication of TW202418250A publication Critical patent/TW202418250A/zh

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)

Abstract

本發明提供畫素電路。畫素電路包括驅動電路、資料寫入電路、第一電壓調整器以及第二電壓調整器。驅動電路依據驅動端的電壓準位以產生導通電流。資料寫入電路依據源極驅動信號以提供資料電壓至輸入端。第一電壓調整器依據源極驅動信號以及第一參考電壓以調整輸入端以及第一控制端的電壓準位。第二電壓調整器依據第一參考電壓、發光控制信號、源極驅動信號以及第一控制端的電壓準位，以調整第二控制端以及驅動端的電壓準位。

Description

畫素電路
本發明是有關於一種顯示裝置，且特別是有關於一種畫素電路。
在習知的顯示技術中，顯示面板容易受到畫素電路中的電晶體的臨界電壓（Threshold Voltage）變異以及/或是斜波電壓（或斜波信號）的切換動作的影響，導致顯示畫面的灰階程度控制不易。
另外，在畫素電路操作於不同灰階程度的顯示畫面下，當驅動電晶體的導通電流處於大電流狀態，且發光元件長時間的被點亮時，將會使得畫素電路整體的功率消耗過高。此外，畫素電路中的驅動電路也容易受到傳遞路徑的線阻影響，導致每一畫素的端點電壓不同，進而使得每一畫素中流經發光元件的導通電流會發生誤差。
有鑑於此，如何提升畫素電路的灰階控制能力，並且有效地降低畫素電路的功率消耗，以提升顯示畫面的顯示品質，將是本領域相關技術人員重要的課題。
本發明提供一種畫素電路，能夠提升使用脈波寬度調變（Pulse-width modulation，PWM）控制的畫素電路的灰階控制的精準度，並且有效地降低畫素電路的功率消耗。
本發明的畫素電路，包括：驅動電路、資料寫入電路、第一電壓調整器以及第二電壓調整器。驅動電路具有驅動端，依據驅動端的電壓準位以產生導通電流。資料寫入電路具有輸入端，依據源極驅動信號以提供資料電壓至輸入端。第一電壓調整器具有第一控制端，第一電壓調整器耦接至資料寫入電路，依據源極驅動信號以及第一參考電壓以調整輸入端以及第一控制端的電壓準位。第二電壓調整器具有第二控制端，第二電壓調整器耦接至驅動電路以及第一電壓調整器，依據第一參考電壓、發光控制信號、源極驅動信號以及第一控制端的電壓準位，以調整第二控制端以及驅動端的電壓準位。
基於上述，本發明諸實施例所述畫素電路可以透過電壓調整器的電路架構以及對相關的電晶體的臨界電壓變異進行補償，藉以提升電路的切換效率與灰階控制的精準度，並且有效地降低畫素電路整體的功率消耗。
在本案說明書全文(包括申請專利範圍)中所使用的「耦接（或連接）」一詞可指任何直接或間接的連接手段。舉例而言，若文中描述第一裝置耦接（或連接）於第二裝置，則應該被解釋成該第一裝置可以直接連接於該第二裝置，或者該第一裝置可以透過其他裝置或某種連接手段而間接地連接至該第二裝置。另外，凡可能之處，在圖式及實施方式中使用相同標號的元件/構件/步驟代表相同或類似部分。不同實施例中使用相同標號或使用相同用語的元件/構件/步驟可以相互參照相關說明。
圖1是依照本發明一實施例的畫素電路的示意圖。請參照圖1，在本實施例中，畫素電路100包括驅動電路110、資料寫入電路120、電壓調整器130以及電壓調整器140。其中，驅動電路110包括驅動電晶體TD以及發光元件LED。驅動電晶體TD的第一端耦接至系統高電壓VDD，驅動電晶體TD的控制端耦接至驅動端PD。發光元件LED的陽極端耦接至驅動電晶體TD的第二端，發光元件LED的陰極端耦接至系統低電壓VSS。
具體而言，本實施例的驅動電路110的驅動電晶體TD可以依據驅動端PD的電壓準位來產生導通電流ID，並且驅動電路110可以依據導通電流ID來對應地點亮發光元件LED。其中，本實施例的發光元件LED可以例如是有機發光二極體（Organic Light Emitting Diode，OLED）、次毫米發光二極體（mini LED）或其他微型發光元件，本發明並未特別限制。
本實施例的資料寫入電路120可以依據源極驅動信號S1以提供資料電壓VDATA至輸入端PIN。資料寫入電路120包括電晶體T1～T2以及電容器C1。電晶體T1的第一端耦接至資料電壓VDATA，電晶體T1的第二端以及控制端彼此相互耦接。其中，電晶體T1可以依據二極體組態（Diode Connection）的連接方式來形成一個二極體。電晶體T2的第一端耦接至電晶體T1的第二端以及控制端，電晶體T2的第二端耦接至輸入端PIN，電晶體T2的控制端接收源極驅動信號S1。電容器C1的第一端耦接至斜波電壓VSWEEP，電容器C1的第二端耦接至輸入端。
在另一方面，電壓調整器130耦接至資料寫入電路120。電壓調整器130包括電晶體T3～T6以及電容器C2。電晶體T3的第一端耦接至參考電壓VREF2，電晶體T3的第二端耦接至控制端CT1，電晶體T3的控制端耦接至輸入端PIN。電晶體T4的第一端耦接至輸入端PIN，電晶體T4的第二端耦接至節點P1，電晶體T4的控制端接收源極驅動信號S1。電晶體T5的第一端耦接至控制端CT1，電晶體T5的第二端耦接至節點P1，電晶體T5的控制端接收源極驅動信號S1。電晶體T6的第一端耦接至低電壓VL，電晶體T6的第二端耦接至節點P1，電晶體T6的控制端耦接至控制端CT1。電容器C2的第一端耦接至控制端CT1，電容器C2的第二端耦接至低電壓VL。
具體而言，本實施例的電壓調整器130可以依據源極驅動信號S1的狀態，並透過斜波電壓VSWEEP、低電壓VL以及參考電壓VREF2來調整輸入端PIN、節點P1以及控制端CT1的電壓準位。
電壓調整器140耦接至驅動電路110以及電壓調整器130。在本實施例中，電壓調整器140包括電晶體T7～T12。電晶體T7的第一端耦接至低電壓VL，電晶體T7的控制端耦接至參考電壓VREF2。電晶體T8的第一端耦接至電晶體T7的第二端，電晶體T8的控制端接收發光控制信號EM。電晶體T9的第一端耦接至電晶體T8的第二端，電晶體T9的第二端耦接至控制端CT2，電晶體T9的控制端接收源極驅動信號S1。電晶體T10的第一端耦接至高電壓VH，電晶體T10的第二端耦接至控制端CT2，電晶體T10的控制端接收源極驅動信號S1。電晶體T11的第一端耦接至參考電壓VREF1，電晶體T11的第二端耦接至驅動端PD，電晶體T11的控制端接收發光控制信號EM。電晶體T12的第一端耦接至系統高電壓VDD，電晶體T12的第二端耦接至控制端CT2，電晶體T12的控制端耦接至控制端CT1。電容器C3耦接於控制端CT2以及驅動端PD之間。
具體而言，本實施例的電壓調整器140可以依據參考電壓VREF2、發光控制信號EM、源極驅動信號S1以及電晶體T12的控制端（亦即，控制端CT1）的電壓準位，來調整控制端CT2以及驅動端PD的電壓準位。
特別一提的是，在本實施例中，電晶體T6以及電晶體T12彼此相互匹配，電晶體T1以及電晶體T3彼此相互匹配，驅動電晶體TD以及電晶體T7彼此相互匹配。其中，上述的相互匹配可意旨電晶體的尺寸相同以及/或電晶體的臨界電壓（Threshold Voltage）相同。
另外，在驅動電晶體TD以及電晶體T1～T12的設計上，本實施例的電晶體T2、電晶體T5、電晶體T6、電晶體T10以及電晶體T12可以是以N型電晶體為例，而電晶體T1、電晶體T3、電晶體T4、電晶體T7、電晶體T8、電晶體T9、電晶體T11以及驅動電晶體TD可以是以P型電晶體為例，但本發明實施例不以此為限。
順帶一提的是，在本實施例中，關於各個電壓的電壓準位（或電壓值）之間的關係，其電壓準位由高至低（或電壓值由大至小）依序可為資料電壓VDATA、高電壓VH、參考電壓VREF2、參考電壓VREF1、低電壓VL、系統高電壓VDD以及系統低電壓VSS。
圖2是依照本發明圖1實施例的畫素電路的時序圖。請參照圖2，在本實施例中，畫素電路100的一個畫素期間TFR可以區分為重置階段RP、資料寫入階段DIP、補償階段CP、發光階段EP以及截止階段TP。畫素電路100可以依序操作於重置階段RP、資料寫入階段DIP、補償階段CP、發光階段EP以及截止階段TP。重置階段RP、資料寫入階段DIP、補償階段CP、發光階段EP以及截止階段TP彼此不相互重疊。其中，發光階段EP可包括子階段EP1～EP2。
關於畫素電路100的實施細節，請同時參照圖2以及圖3A至圖3F，圖3A至圖3F是依照本發明圖1實施例的畫素電路的等效電路圖。需注意到的是，為了方便示意，在圖3A至圖3F斷開的電晶體以打叉示意，而導通的電晶體以未打叉來示意。
請同時照圖2以及圖3A，在本實施例中，圖3A為畫素電路100操作在重置階段RP時的等效電路圖。具體而言，在重置階段RP中，源極驅動信號S1以及發光控制信號EM可以被設定為低電壓準位，而斜波電壓VSWEEP可以被設定為高電壓準位。
詳細來說，在重置階段RP中，電壓調整器130可依據被拉低的源極驅動信號S1而透過電晶體T4以及T6的導通路徑來提供低電壓VL至節點P1以及輸入端PIN，藉以使節點P1以及輸入端PIN的電壓準位對應地被拉低至等於低電壓VL的電壓值。
接著，電壓調整器130的電晶體T3可依據輸入端PIN的電壓準位（亦即，低電壓VL）而被導通，使得電壓調整器130可透過電晶體T3的導通路徑而提供參考電壓VREF2至控制端CT1，以對控制端CT1進行充電動作，並使控制端CT1的電壓準位對應地被拉高至等於參考電壓VREF2的電壓值。藉此，電晶體T6即可依據控制端CT1的電壓準位（亦即，參考電壓VREF2）而處於導通狀態。
在另一方面，電壓調整器140的電晶體T12可依據控制端CT1的電壓準位而被導通，使得電壓調整器140可透過電晶體T12的導通路徑而提供系統高電壓VDD至控制端CT2，並使控制端CT2的電壓準位對應地被拉高至等於系統高電壓VDD的電壓值。
接著，電壓調整器140可依據被拉低的發光控制信號EM而提供參考電壓VREF1至驅動端PD，以使驅動端PD的電壓準位對應地被拉高至等於參考電壓VREF1的電壓值。此時，驅動電路110可依據驅動端PD的電壓準位而被斷開。
在完成各節點的重置動作之後，接著請同時參照圖2以及圖3B，在本實施例中，圖3B為畫素電路100操作在資料寫入階段DIP時的等效電路圖。具體而言，在資料寫入階段DIP中，源極驅動信號S1以及斜波電壓VSWEEP可以被設定為高電壓準位，而發光控制信號EM可以被設定為低電壓準位。
詳細來說，在資料寫入階段DIP中，資料寫入電路120可依據被拉高的源極驅動信號S1而透過電晶體T1以及T2的導通路徑來提供資料電壓VDATA至輸入端PIN，以使輸入端PIN的電壓準位被拉高至資料電壓VDATA的電壓值以及電晶體T1的臨界電壓VTH1的電壓值之間的電壓差值（亦即，VDATA-|VTH1|）。
接著，電壓調整器130可依據被拉高的源極驅動信號S1而透過電晶體T5以及T6的導通路經來提供低電壓VL至節點P1以及控制端CT1，使得節點P1以及控制端CT1的電壓準位被拉高至低電壓VL的電壓值以及電晶體T6的臨界電壓VTH6的電壓值的總合（亦即，VL+VTH6）。藉此，電晶體T6即可依據控制端CT1的電壓準位而處於導通狀態。
在另一方面，電壓調整器140可依據被拉高的源極驅動信號S1而透過電晶體T10的導通路徑來提供高電壓VH至控制端CT2，使得控制端CT2的電壓準位被拉高至等於高電壓VH的電壓值。並且，電壓調整器140可依據被拉低的發光控制信號EM而提供參考電壓VREF1至驅動端PD，以使驅動端PD的電壓準位對應地被拉高至等於參考電壓VREF1的電壓值。此時，驅動電路110可依據驅動端PD的電壓準位而被斷開。
接著請同時參照圖2以及圖3C，在本實施例中，圖3C為畫素電路100操作在補償階段CP時的等效電路圖。具體而言，在補償階段CP中，源極驅動信號S1以及發光控制信號EM可以被設定為低電壓準位，而斜波電壓VSWEEP可以被設定為高電壓準位。
詳細來說，在補償階段CP中，電壓調整器130可依據被拉低的源極驅動信號S1而使輸入端PIN的電壓準位維持於資料電壓VDATA的電壓值以及電晶體T1的臨界電壓VTH1的電壓值之間的電壓差值（亦即，VDATA-|VTH1|）。並且，透過電晶體T4的導通路徑，電壓調整器130可依據被拉低的源極驅動信號S1以及輸入端PIN的電壓準位而使節點P1的電壓準位調整為資料電壓VDATA的電壓值以及電晶體T1的臨界電壓VTH1的電壓值之間的電壓差值（亦即，VDATA-|VTH1|）。
此外，由於電壓調整器130的電晶體T3、T5以及T6為斷開狀態，因此，電壓調整器130於補償階段CP可使控制端CT1的電壓準位維持於低電壓VL的電壓值以及電晶體T6的臨界電壓VTH6的電壓值的總合（亦即，VL+VTH6）。
在另一方面，電壓調整器140可依據被拉低的發光控制信號EM與源極驅動信號S1以及參考電壓VREF2而透過電晶體T7～T9的導通路徑來對控制端CT2進行放電，使得控制端CT2的電壓準位被調整為參考電壓VREF2的電壓值以及電晶體T7的臨界電壓VTH7的電壓值的總合（亦即，VREF2+|VTH7|）。
並且，電壓調整器140可依據被拉低的發光控制信號EM而提供參考電壓VREF1至驅動端PD，以使驅動端PD的電壓準位維持於參考電壓VREF1的電壓值。此時，驅動電路110可依據驅動端PD的電壓準位而被斷開。
值得一提的是，在本實施例中，基於電晶體T1以及T3彼此相互匹配，且電晶體T3的控制端（亦即，輸入端PIN）的電壓準位為VDATA-|VTH1|，電壓調整器130可透過電晶體T1的臨界電壓VTH1來補償電晶體T3的臨界電壓變異。類似地，基於電晶體T6以及T12彼此相互匹配，且電晶體T12的控制端（亦即，控制端CT1）的電壓準位為VL+VTH6，電壓調整器130可透過電晶體T6的臨界電壓VTH6來補償電晶體T12的臨界電壓變異。
接著請同時參照圖2以及圖3D，在本實施例中，圖3D為畫素電路100操作於發光階段EP的子階段EP1時的等效電路圖。具體而言，在發光階段EP的子階段EP1中，源極驅動信號S1可以被設定為低電壓準位，發光控制信號EM可以被設定為高電壓準位，而斜波電壓VSWEEP的電壓準位可以以固定斜率下降。
詳細來說，在發光階段EP的子階段EP1中，電壓調整器130可依據被拉低的源極驅動信號S1，並藉由電容器C1的耦合效應而使輸入端PIN的電壓準位被調整為資料電壓VDATA的電壓值、電晶體T1的臨界電壓VTH1的電壓值以及斜波電壓VSWEEP的電壓變化量△VSWEEP之間的差值。亦即，此時的輸入端PIN的電壓準位為VDATA-|VTH1|-△VSWEEP。
並且，透過電晶體T4的導通路徑，電壓調整器130可依據被拉低的源極驅動信號S1以及輸入端PIN的電壓準位而使節點P1的電壓準位被調整為資料電壓VDATA的電壓值、電晶體T1的臨界電壓VTH1的電壓值以及斜波電壓VSWEEP的電壓變化量△VSWEEP之間的差值（亦即，VDATA-|VTH1|-△VSWEEP）。
此外，由於電壓調整器130的電晶體T3、T5以及T6為斷開狀態，因此，電壓調整器130於發光階段EP的子階段EP1可使控制端CT1的電壓準位維持於低電壓VL的電壓值以及電晶體T6的臨界電壓VTH6的電壓值的總合（亦即，VL+VTH6）。
在另一方面，由於電壓調整器140的電晶體T7、T8、T10以及T12為斷開狀態，因此，電壓調整器140於發光階段EP的子階段EP1可使控制端CT2的電壓準位維持於參考電壓VREF2的電壓值以及電晶體T7的臨界電壓VTH7的電壓值的總合（亦即，VREF2+|VTH7|）。並且，電壓調整器140可依據被拉高的發光控制信號EM而使驅動端PD的電壓準位維持於參考電壓VREF1的電壓值。此時，驅動電路110可依據驅動端PD的電壓準位而被斷開。
值得一提的是，根據圖3D的各個節點的電壓準位的狀態可以得知，若欲使電晶體T3以及T12為導通狀態，藉以使驅動電路110依據導通電流ID來點亮發光元件LED，則電晶體T3的第一端以及控制端（亦即，輸入端PIN）之間的電壓差值需要大於電晶體T3的臨界電壓。亦即，滿足電晶體T3的導通條件應為VREF2-VDATA+|VTH1|+△VSWEEP＞|VTH3|。
換言之，在畫素電路100中，當斜波電壓VSWEEP的電壓變化量△VSWEEP大於資料電壓VDATA的電壓值以及參考電壓VREF2的電壓值之間的差值（即，△VSWEEP＞VDATA-VREF2）時，電晶體T3以及T12可以被導通，藉以使驅動電路110可點亮發光元件LED。
進一步來說，在斜波電壓VSWEEP的電壓變化量△VSWEEP大於資料電壓VDATA的電壓值以及參考電壓VREF2的電壓值之間的差值的情況下，畫素電路100可接續操作於發光階段EP的子階段EP2。
請同時參照圖2以及圖3E，在本實施例中，圖3E為畫素電路100操作於發光階段EP的子階段EP2時的等效電路圖。具體而言，在發光階段EP的子階段EP2中，源極驅動信號S1可以被設定為低電壓準位，發光控制信號EM可以被設定為高電壓準位，而斜波電壓VSWEEP的電壓準位可以以固定斜率下降，並且斜波電壓VSWEEP的電壓準位可大於資料電壓VDATA的電壓值以及參考電壓VREF2的電壓值之間的差值。
詳細來說，在發光階段EP的子階段EP2中，電壓調整器130可依據被拉低的源極驅動信號S1而透過電晶體T4以及T6的導通路徑來提供低電壓VL至節點P1以及輸入端PIN，藉以使節點P1以及輸入端PIN的電壓準位對應地被拉低至等於低電壓VL的電壓值。
在此情況下，電晶體T3可依據輸入端PIN的電壓準位而操作於線性區且被導通。接著，電壓調整器130可透過電晶體T3的導通路徑而提供參考電壓VREF2至控制端CT1，以對控制端CT1進行充電動作，並使控制端CT1的電壓準位對應地被拉高至等於參考電壓VREF2的電壓值。藉此，電晶體T6即可依據控制端CT1的電壓準位（亦即，參考電壓VREF2）而處於導通狀態。
在另一方面，電壓調整器140的電晶體T12可依據控制端CT1的電壓準位而被導通，使得電壓調整器140可透過電晶體T12的導通路徑而提供系統高電壓VDD至控制端CT2，並使控制端CT2的電壓準位對應地被拉高至等於系統高電壓VDD的電壓值。
接著，透過電容器C3的耦合效應，電壓調整器140可使驅動端PD的電壓準位被調整為系統高電壓VDD的電壓值、參考電壓VREF2的電壓值與電晶體T7的臨界電壓VTH7的電壓值之間的差值加上參考電壓VREF1的電壓值的總合。亦即，此時的驅動端PD的電壓準位為VDD-VREF2-|VTH7|+VREF1。
在電壓調整器140拉低驅動端PD的電壓準位的情況下，驅動電晶體TD可以依據驅動端PD的電壓準位而產生導通電流ID，並對應地點亮發光元件LED。
此時，流經發光元件LED的導通電流ID可以如下列式子所示： ID=K（VDD-VREF1+VREF2+|VTH7|-VDD-|VTHD|）^2 =K（VREF2-VREF1）^2
其中，上述的ID為導通電流ID的電流值；K為驅動電晶體TD的製程參數；VDD為系統高電壓VDD的電壓值；VREF1為參考電壓VREF1的電壓值；VREF2為參考電壓VREF2的電壓值；VTH7為電晶體T7的臨界電壓的電壓值；VTHD為驅動電晶體TD的臨界電壓的電壓值。
依據上述的式子可以得知，當畫素電路100操作於發光階段EP的子階段EP2時，由於驅動電晶體TD與電晶體T7彼此相互匹配（亦即，臨界電壓VTHD相同於臨界電壓VTH7），因此，畫素電路100所產生的導通電流ID能夠與驅動電晶體TD的臨界電壓VTHD以及系統高電壓VDD的電壓值無關。如此一來，畫素電路100可以改善驅動電晶體TD因製程上的差異或長時間操作所導致臨界電壓的偏移量的影響。並且，畫素電路100所產生的導通電流ID也較不容易受到系統高電壓VDD以及系統低電壓VSS的路徑中的線阻影響而發生誤差。
此外，由於導通電流ID所流經的路徑僅有一個電晶體（如，驅動電晶體TD），因此，畫素電路100能夠降低系統高電壓VDD以及系統低電壓VSS之間所需要的跨壓，以達到節省功率消耗的效果。
除此之外，在本實施例的畫素電路100中，在輸入端PIN的電壓準位不受斜波電壓VSWEEP的切換動作影響的情況下，電壓調整器130可基於電晶體T3以及T6的電路架構來使輸入端PIN被調整至低電壓VL的電壓值。如此一來，電晶體T3可以在操作於線性區的狀態下，快速地對控制端CT1進行充電動作，以使驅動電路110能夠順利地依據控制端CT1以及驅動端PD的電壓準位來點亮發光元件LED，藉以提升電路的切換效率。
並且，在已補償電晶體T3以及T12的臨界電壓變異的情況下，畫素電路100可以改善灰階控制能力，以提升使用脈波寬度調變（Pulse-width modulation，PWM）控制的畫素電路的灰階控制的精準度。
接著請同時參照圖2以及圖3F，在本實施例中，圖3F為畫素電路100操作在截止階段TP時的等效電路圖。具體而言，在截止階段TP中，源極驅動信號S1以及發光控制信號EM可以被設定為低電壓準位，而斜波電壓VSWEEP可以被設定為高電壓準位。
詳細來說，在截止階段TP中，電壓調整器130可依據被拉低的源極驅動信號S1而透過電晶體T4以及T6的導通路徑來提供低電壓VL至節點P1以及輸入端PIN，藉以使節點P1以及輸入端PIN的電壓準位對應地被拉低至等於低電壓VL的電壓值。
接著，電壓調整器130的電晶體T3可依據輸入端PIN的電壓準位（亦即，低電壓VL）而被導通，使得電壓調整器130可透過電晶體T3的導通路徑而提供參考電壓VREF2至控制端CT1，以對控制端CT1進行充電動作，並使控制端CT1的電壓準位對應地被拉高至等於參考電壓VREF2的電壓值。藉此，電晶體T6即可依據控制端CT1的電壓準位（亦即，參考電壓VREF2）而處於導通狀態。
在另一方面，電壓調整器140的電晶體T12可依據控制端CT1的電壓準位而被導通，使得電壓調整器140可透過電晶體T12的導通路徑而提供系統高電壓VDD至控制端CT2，並使控制端CT2的電壓準位對應地被拉高至等於系統高電壓VDD的電壓值。
接著，電壓調整器140可依據被拉低的發光控制信號EM而提供參考電壓VREF1至驅動端PD，以使驅動端PD的電壓準位對應地被拉高至等於參考電壓VREF1的電壓值。此時，驅動電路110可依據驅動端PD以及控至端CT2的電壓準位而停止點亮發光元件LED。
綜上所述，本發明諸實施例所述畫素電路可以透過電壓調整器的電路架構以及對相關的電晶體的臨界電壓變異進行補償，藉以提升電路的切換效率與灰階控制的精準度，並且有效地降低畫素電路整體的功率消耗。
100:畫素電路 110:驅動電路 120:資料寫入電路 130、140:電壓調整器 C1～C3:電容器 CT1、CT2:控制端 CP:補償階段 DIP:資料寫入階段 EM:發光控制信號 EP:發光階段 EP1、EP2:子階段 ID:導通電流 LED:發光元件 P1:節點 PD:驅動端 PIN:輸入端 RP:重置階段 S1:源極驅動信號 T1～T12:電晶體 TD:驅動電晶體 TFR:畫素期間 TP:截止階段 VDD:系統高電壓 VSS:系統低電壓 VDATA:資料電壓 VSWEEP:斜波電壓 VREF1、VREF2:參考電壓 VH:高電壓 VL:低電壓
圖1是依照本發明一實施例的畫素電路的示意圖。 圖2是依照本發明圖1實施例的畫素電路的時序圖。 圖3A至圖3F是依照本發明圖1實施例的畫素電路的等效電路圖。
100:畫素電路
110:驅動電路
120:資料寫入電路
130、140:電壓調整器
C1~C3:電容器
CT1、CT2:控制端
EM:發光控制信號
ID:導通電流
LED:發光元件
P1:節點
PD:驅動端
PIN:輸入端
S1:源極驅動信號
T1~T12:電晶體
TD:驅動電晶體
VDD:系統高電壓
VSS:系統低電壓
VDATA:資料電壓
VSWEEP:斜波電壓
VREF1、VREF2:參考電壓
VH:高電壓
VL:低電壓

Claims (15)

  1. 一種畫素電路，包括： 一驅動電路，具有一驅動端，依據該驅動端的電壓準位以產生一導通電流； 一資料寫入電路，具有一輸入端，依據一源極驅動信號以提供一資料電壓至該輸入端； 一第一電壓調整器，具有一第一控制端，該第一電壓調整器耦接至該資料寫入電路，依據該源極驅動信號以及一第一參考電壓以調整該輸入端以及該第一控制端的電壓準位；以及 一第二電壓調整器，具有一第二控制端，該第二電壓調整器耦接至該驅動電路以及該第一電壓調整器，依據該第一參考電壓、一發光控制信號、該源極驅動信號以及該第一控制端的電壓準位，以調整該第二控制端以及該驅動端的電壓準位。
  2. 如請求項1所述的畫素電路，其中於一重置階段中，該第一電壓調整器依據該第一參考電壓以及被拉低的該源極驅動信號以拉低該輸入端的電壓準位，並且拉高該第一控制端的電壓準位。
  3. 如請求項2所述的畫素電路，其中於該重置階段中，該第二電壓調整器依據該第一控制端的電壓準位而提供一系統高電壓以拉高該第二控制端的電壓準位，並且依據被拉低的該發光控制信號而提供一第二參考電壓以拉高該驅動端的電壓準位。
  4. 如請求項1所述的畫素電路，其中於一資料寫入階段中，該資料寫入電路依據被拉高的該源極驅動信號而提供該資料電壓以拉高該輸入端的電壓準位。
  5. 如請求項1所述的畫素電路，其中於一補償階段中，該第二電壓調整器依據該第一參考電壓、該發光控制信號以及該源極驅動信號以對該第二控制端進行放電。
  6. 如請求項1所述的畫素電路，其中於一發光階段的一第一子階段中，該第一電壓調整器依據一斜波電壓的電壓變化量以調整該輸入端的電壓準位。
  7. 如請求項6所述的畫素電路，其中於該發光階段的一第二子階段中，該第一電壓調整器依據該第一參考電壓以及被拉低的該源極驅動信號而提供一低電壓以拉低該輸入端的電壓準位，並且拉高該第一控制端的電壓準位。
  8. 如請求項7所述的畫素電路，其中於該發光階段的該第二子階段中，該第二電壓調整器依據該第二控制端的電壓準位以拉低該驅動端的電壓準位，並使該驅動電路產生該導通電流。
  9. 如請求項1所述的畫素電路，其中於一截止階段中，該驅動電路依據被拉高的該第二控制端的電壓準位以及被拉低的該發光控制信號而被斷開。
  10. 如請求項1所述的畫素電路，其中該驅動電路包括： 一驅動電晶體，其第一端耦接至一系統高電壓，其控制端耦接至該驅動端；以及 一發光元件，其陽極端耦接至該驅動電晶體的第二端，其陰極端耦接至一系統低電壓。
  11. 如請求項10所述的畫素電路，其中該資料寫入電路包括： 一第一電晶體，其第一端耦接至該資料電壓，其第二端以及控制端彼此相互耦接； 一第二電晶體，其第一端耦接至該第一電晶體的第二端以及控制端，其第二端耦接至該輸入端，其控制端接收該源極驅動信號；以及 一第一電容器，其第一端耦接至一斜波電壓，其第二端耦接至該輸入端。
  12. 如請求項11所述的畫素電路，其中該第一電壓調整器包括： 一第三電晶體，其第一端耦接至該第一參考電壓，其第二端耦接至該第一控制端，其控制端耦接至該輸入端； 一第四電晶體，其第一端耦接至該輸入端，其控制端接收該源極驅動信號； 一第五電晶體，其第一端耦接至該第一控制端，其第二端耦接至該第四電晶體的第二端，其控制端接收該源極驅動信號； 一第六電晶體，其第一端耦接至一低電壓，其第二端耦接至該第五電晶體的第二端，其控制端耦接至該第一控制端；以及 一第二電容器，其第一端耦接至該第一控制端，其第二端耦接至該低電壓。
  13. 如請求項12所述的畫素電路，其中該第二電壓調整器包括： 一第七電晶體，其第一端耦接至該低電壓，其控制端耦接至該第一參考電壓； 一第八電晶體，其第一端耦接至該第七電晶體的第二端，其控制端接收該發光控制信號； 一第九電晶體，其第一端耦接至該第八電晶體的第二端，其第二端耦接至該第二控制端，其控制端接收該源極驅動信號； 一第十電晶體，其第一端耦接至一高電壓，其第二端耦接至該第二控制端，其控制端接收該源極驅動信號； 一第十一電晶體，其第一端耦接至一第二參考電壓，其第二端耦接至該驅動端，其控制端接收該發光控制信號； 一第十二電晶體，其第一端耦接至該系統高電壓，其第二端耦接至該第二控制端，其控制端耦接至該第一控制端；以及 一第三電容器，耦接於該第二控制端以及該驅動端之間。
  14. 如請求項13所述的畫素電路，其中該第六電晶體與該第十二電晶體彼此相互匹配，該第一電晶體與該第三電晶體彼此相互匹配，該驅動電晶體與該第七電晶體彼此相互匹配。
  15. 如請求項13所述的畫素電路，其中該第二電晶體、該第五電晶體、該第六電晶體、該第十電晶體以及該第十二電晶體為N型電晶體，而該第一電晶體、該第三電晶體、該第四電晶體、該第七電晶體、該第八電晶體、該第九電晶體、該十一電晶體以及該驅動電晶體為P型電晶體。
TW111140425A 2022-10-25 2022-10-25 畫素電路 TWI826069B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW111140425A TWI826069B (zh) 2022-10-25 2022-10-25 畫素電路
CN202310635502.0A CN116645912A (zh) 2022-10-25 2023-05-30 像素电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW111140425A TWI826069B (zh) 2022-10-25 2022-10-25 畫素電路

Publications (2)

Publication Number Publication Date
TWI826069B TWI826069B (zh) 2023-12-11
TW202418250A true TW202418250A (zh) 2024-05-01

Family

ID=87643098

Family Applications (1)

Application Number Title Priority Date Filing Date
TW111140425A TWI826069B (zh) 2022-10-25 2022-10-25 畫素電路

Country Status (2)

Country Link
CN (1) CN116645912A (zh)
TW (1) TWI826069B (zh)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI712021B (zh) * 2019-05-08 2020-12-01 友達光電股份有限公司 可調變驅動電流脈波寬度的畫素電路和相關的顯示面板
TWI712026B (zh) * 2020-02-10 2020-12-01 友達光電股份有限公司 畫素電路
KR102662235B1 (ko) * 2020-11-12 2024-05-02 엘지디스플레이 주식회사 전계발광 표시장치

Also Published As

Publication number Publication date
TWI826069B (zh) 2023-12-11
CN116645912A (zh) 2023-08-25

Similar Documents

Publication Publication Date Title
CN107437399B (zh) 一种像素补偿电路
WO2023000448A1 (zh) 像素驱动电路、显示面板及显示设备
TWI716160B (zh) 畫素電路
TWI712026B (zh) 畫素電路
WO2017012075A1 (zh) 像素电路及其驱动方法、显示面板
CN112669765B (zh) 断点自修复像素驱动电路、驱动方法及显示装置
TWI693589B (zh) 畫素電路
TW202001846A (zh) 發光二極體裝置及其控制方法
CN111739470B (zh) 像素驱动电路、驱动方法及显示面板
TWI705428B (zh) 發光二極體裝置及其控制方法
TW202418250A (zh) 畫素電路
TWI762137B (zh) 畫素補償電路
TWI773498B (zh) 像素電路
TWI723903B (zh) 畫素驅動電路
TWI826107B (zh) 畫素電路及其驅動方法
TWI827343B (zh) 畫素電路及其驅動方法
TWI841322B (zh) 畫素電路及其驅動方法
TWI829428B (zh) 畫素電路
TWI827311B (zh) 畫素電路以及顯示面板
TWI830433B (zh) 畫素電路
WO2020211156A1 (zh) 像素驱动电路及显示面板
TWI830435B (zh) 畫素電路
WO2020211154A1 (zh) 像素驱动电路及显示面板
TWI818761B (zh) 斜波電壓產生器
TWI852824B (zh) 畫素電路