CN219936660U - 一种像素电路、显示屏及电子设备 - Google Patents

Abstract

本实用新型公开了一种像素电路、显示屏和电子设备，属于显示技术领域。该像素电路包括发光件、驱动晶体管、第一开关电路、第二开关电路、第三开关电路、第四开关电路、第五开关电路以及第一电容，第一开关电路连接于第一电源端和驱动晶体管之间，第二开关电路连接于驱动晶体管和发光件之间，驱动晶体管的栅极通过第三开关电路与复位信号连接，且其与第一开关电路连接形成第一节点，与第二开关电路连接形成第二节点，栅极与第三开关电路连接形成第三节点，第一节点通过第五开关电路连接数据信号，第二连接连接点通过第四开关电路连接第三连接点，第三连接点通过第一电容连接第一电源端。本实用新型能够确保显示屏显示亮度的均匀或者一致性。

Description

一种像素电路、显示屏及电子设备

技术领域

本实用新型是关于显示技术领域，特别是关于一种像素电路，以及具有该像素电路的显示屏和电子设备。

背景技术

随着社会的不断发展，人们日常生活中越来越离不开信息显示，而信息显示则需要通过显示屏进行显示。随着显示技术的不断发展，显示屏对的种类也多种多样，如OLED显示屏、Mini-LED显示屏等等。显示屏在显示信息时需要利用像素电路来驱动发光件发光，像素电路通常被布置在以行方向排列的用于提供控制信号的扫描线和以列方向排列的用于提供数据信号的数据线相互交叉之处，通过电流或者电压驱动每个像素内的发光器件发光。目前，在像素电路中，采用MOS管作为驱动晶体管来驱动发光件发光，而驱动发光件发光的电流经常受MOS管阈值电压(threshold voltage，Vth)的影响，而阈值电压又受到工艺、温度等多方面的影响，最终导致显示屏(如AMOLED等)显示亮度不均匀或者不一致的问题。

公开于该背景技术部分的信息仅仅旨在增加对本实用新型的总体背景的理解，而不应当被视为承认或以任何形式暗示该信息构成已为本领域一般技术人员所公知的现有技术。

实用新型内容

本实用新型的目的在于提供一种像素电路，其能够避免驱动发光件发光的电流受MOS管阈值电压的影响，使显示屏的显示亮度均匀或者一致。

本实用新型的目的还在于提供一种显示屏，具有上述所述的像素电路，具有显示亮度均匀或者一致的优点。

本实用新型的目的还在于提供一种电子设备，具有上述所述的显示屏，具有显示屏显示亮度均匀或者一致的优点。

为实现上述目的，本实用新型的实施例提供了一种像素电路，包括发光件、驱动晶体管、第一开关电路、第二开关电路、第三开关电路、第四开关电路、第五开关电路以及第一电容，其中，

所述第一开关电路、驱动晶体管、第二开关电路、发光件依次串联连接于第一电源端和第二电源端之间，所述第一开关电路位于第一电源端和驱动晶体管之间，所述第二开关电路位于驱动晶体管和发光件之间，所述驱动晶体管的栅极端通过第三开关电路与复位信号端连接，所述驱动晶体管与第一开关电路连接形成第一节点，与第二开关电路连接形成第二节点，并且栅极端与第三开关电路连接形成第三节点，所述第一节点通过第五开关电路连接数据信号端，第二连接点通过第四开关电路连接第三连接点，第三连接点通过第一电容连接第一电源端；

所述像素电路的工作过程包括依次设置的初始阶段、存储阶段和发光阶段；所述第一开关电路、第二开关电路被配置为在发光阶段保持导通状态；第四开关电路、第五开关电路被配置为在存储阶段保持关断状态；第三开关电路被配置为在初始阶段保持导通状态。

在本实用新型的一个或多个实施方式中，所述第一开关电路、第二开关电路通过同一控制信号控制开启或者关断。

在本实用新型的一个或多个实施方式中，所述第四开关电路、第五开关电路通过同一控制信号控制开启或者关断。

在本实用新型的一个或多个实施方式中，所述像素电路还包括

第二电容，一端连接第一节点，相对端连接于第三节点和第一电容之间。

在本实用新型的一个或多个实施方式中，所述第一开关电路、第二开关电路、第三开关电路、第四开关电路、第五开关电路中的至少一个包括至少一个开关晶体管。

在本实用新型的一个或多个实施方式中，所述开关晶体管和驱动晶体管均为PMOS管，或者所述开关晶体管和驱动晶体管均为NMOS管。

本实用新型的实施例提供了一种显示屏，包括上述所述的像素电路。

本实用新型的实施例提供了一种电子设备，包括上述所述的显示屏。

与现有技术相比，根据本实用新型能够避免驱动发光件发光的电流受MOS管阈值电压的影响，使显示屏(如AMOLED等)的显示亮度保持均匀或者一致。

附图说明

图1是根据本实用新型实施例一的像素电路结构示意图；

图2是控制像素电路的时序图；

图3是根据本实用新型实施例二的像素电路结构示意图；

图4是根据本实用新型实施例三的像素电路结构示意图；

图5是根据本实用新型实施例四的像素电路结构示意图。

具体实施方式

下面结合附图，对本实用新型的具体实施方式进行详细描述，但应当理解本实用新型的保护范围并不受具体实施方式的限制。

除非另有其它明确表示，否则在整个说明书和权利要求书中，术语“包括”或其变换如“包含”或“包括有”等等将被理解为包括所陈述的元件或组成部分，而并未排除其它元件或其它组成部分。

目前，在像素电路中，采用MOS管作为驱动晶体管来驱动发光件发光，而驱动发光件发光的电流经常受MOS管阈值电压(threshold voltage，Vth)的影响，而阈值电压又受到工艺、温度等多方面的影响，最终导致显示屏(如AMOLED等)显示亮度不均匀或者不一致的问题。本实用新型所揭示的一种像素电路，能够确保显示屏显示亮度的均匀性或者一致性。具体地，以下以四个实施例对本实用新型所述的像素电路进行详细地说明。

实施例一

如图1所示，一种像素电路，包括发光件L0、驱动晶体管T0、第一开关电路a、第二开关电路b、第三开关电路c、第四开关电路d、第五开关电路e和第一电容C1。其中，发光件L0用于产生光，其可选择OLED发光器件，也可选择LED发光器件，可根据实际需求进行选择。

驱动晶体管T0用于驱动发光件L0发光，其具有第一电极端、第二电极端和栅极端。驱动晶体管T0的第一电极端通过第一开关电路a与第一电源端相连接。驱动晶体管T0的第二电极端通过第二开关电路b与发光件L0的一端相连接，发光件L0的另一端与第二电源端相连。即，第一开关电路a、驱动晶体管T0、第二开关电路b及发光件L0依次串联连接于第一电源端和第二电源端之间，第一开关电路a位于第一电源端和驱动晶体管T0之间，第二开关电路b位于驱动晶体管T0和发光件L0之间。驱动晶体管T0的栅极端还通过第三开关电路c与复位信号端DATA2相连。

进一步地，驱动晶体管T0的第一电极端在与第一开关电路a连接时，形成第一节点A，该第一节点A进一步通过第五开关电路e与数据信号端DATA1相连接。驱动晶体管T0的栅极端在与第三开关电路c连接时，形成第二节点B，该第二节点B进一步通过第一电容C1与第一电源端相连。驱动晶体管T0的第二电极端在与第二开关电路b连接时，形成第三节点C，该第三节点C进一步通过第四开关电路d与第二节点B相连。

这里的第一电源端、第二电源端分别用于接入电源信号，如第一电源端接入5V的电源信号VDD，第二电源端接入-3V或者0V的电源信号VSS。数据信号端用于接入数据信号DATA1，复位信号端用于接入复位信号DATA2，以进行驱动晶体管T0栅极、发光件L0阳极的初始化，有利于提高器件的使用寿命。第一开关电路a至第五开关电路e分别能够在相应信号控制下实现导通或者关断状态，以使相应信号传输或者不可传输，如第五开关电路e在相应信号控制下处于导通状态时数据信号可输入至该像素电路中，而在相应控制信号控制下处于关断状态时数据信号不可输入至像素电路中。

本实施例中，第一开关电路a和第二开关电路b通过同一个控制信号进行控制，即第一开关电路a和第二开关电路b同时处于导通状态或者同时处于关断状态。第四开关电路d和第五开关电路e通过同一个控制信号进行控制，即第四开关电路d和第五开关电路e同时处于导通状态或者处于关断状态。当然，其他实施例中，第一开关电路a和第二开关电路b也可通过不同信号控制，但需第一开关电路a和第二开关电路b同时处于导通状态或者同时处于关断状态。同样地，在其他实施例中，第四开关电路d和第五开关电路e也可通过不同信号控制，但同样需要第四开关电路d和第五开关电路e同时处于导通状态或者同时处于关断状态。

图2所示为控制像素电路的时序图，通过采用该时序图对上述像素电路进行控制，可避免驱动晶体管T0阈值电压(threshold voltage，Vth)所带来的影响。具体地，结合图1和图2所示，上述像素电路的工作过程包括初始阶段、存储阶段和发光阶段。其中，对于第一开关电路a和第二开关电路b而言，其在发光阶段处于导通状态，而在其余阶段处于关断状态，如在初始阶段和存储阶段均处于关断状态。对于第三开关电路c而言，其在初始阶段处于导通状态，在其余阶段处于关断状态，如在存储阶段和发光阶段处于关断状态。对于第四开关电路d和第五开关电路e而言，其在存储阶段处于关断状态，而在其余阶段处于导通状态。

本实施例中，第一开关电路a至第五开关电路e分别包括一个或者多个开关晶体管，在包括多个开关晶体管时，多个开关晶体管串联连接。实施时，以每个开关电路选择一个开关晶体管为最佳。并且本实施例中，开关晶体管和驱动晶体管均为PMOS管。

以下以第一开关电路a至第五开关电路e均包括一个开关晶体管为例，对所述像素电路如何避免MOS管阈值电压的影响进行详细地说明。第一开关电路a至第五开关电路e中的开关晶体管分别记为开关晶体管T1至T5。

具体地，在初始阶段时，控制开关晶体管T1和T2的控制信号EM和控制开关晶体管T4和T5的控制信号S1均处于高电平，同时，控制开关晶体管T3的控制信号S2处于低电平状态，此时开关晶体管T1、T2、T4和T5均处于关断状态，而T3处于导通状态。复位信号DATA2可输入至像素电路中，以进行复位处理。由于开关晶体管T3为PMOS管，在输入低电平信号时其会有阈值损失。当复位信号DATA2的电压大于开关晶体管T3的阈值电压|Vth3|时，此时第二节点B的电压VB为Vdata2。而当复位信号DATA2的电压小于开关晶体管T3的阈值电压|Vth3|时，此时第二节点B的电压VB为|Vth3|。这里初始化的目的是为了消除上一帧数据，减少其对下一帧数据的影响。

在存储阶段时，控制开关晶体管T1和T2的控制信号EM和控制开关晶体管T3的控制信号S2均处于高电平，同时，控制开关晶体管T4和T5的控制信号S1为低电平，此时，开关晶体管T1、T2和T3均处于关断状态，而T4和T5处于导通状态，此时第一节点A的电压VA为Vdata1，第二节点B的电压VB为Vdata1-|Vth0|。

在发光阶段时，控制开关晶体管T1和T2的控制信号EM处于低电平，同时，控制开关晶体管T4和T5的控制信号S1和控制开关晶体管T3的控制信号S2均处于高电平，此时开关晶体管T1和T2处于导通状态，而T3、T4和T5处于关断状态。此时第一节点A的电压VA为VDD，第二节点B的电压VB为：

VB＝Vdata1-|Vth0|

此时发光件L0发光，电流I从第一电源端VDD流经开关晶体管T1、驱动晶体管T0、开关晶体管T2、发光件L0后流到第二电源端VSS，此时电流I为

|I|＝k×(Vsg|-|Vth0)²

这里的Vsg为驱动晶体管T0的源极和栅极两端电压，为

Vsg＝Vs-Vg＝VA-VB＝VDD-Vdata1+|Vth0|

计算可得

Vsg＝Vs-Vg＝|Vth0|+[(VDD-Vdata1)]

最终简化可得电流I为

|I|＝k×[(VDD-Vdata1)]²

由上式可知，电流I中并不包括驱动晶体管T0的阈值电压，因而，使得电流不受阈值电压的影响，最终确保每个发光件L0发光的一致性。

实施例二

如图3所示，一种像素电路，包括发光件L0、驱动晶体管T0、第一开关电路a、第二开关电路b、第三开关电路c、第四开关电路d、第五开关电路e、第一电容C1和第二电容C2。

与实施例一不同的是，本实施例中的像素电路还包括第二电容C2，第二电容C2的一端与第一节点A相连，相对端连接于第一电容C1和第二节点B之间。该第二电容C2可在数据存储阶段缩短写入数据信号DATA1的时间。由此同时，第二电容C2还能够使数据信号DATA1有更大的范围，可以更细致并更容易调节发光件L0的亮度等级，如数据信号DATA1越大，发光件L0越亮。

该像素电路在具体工作时，在初始阶段时，控制开关晶体管T1和T2的控制信号EM和控制开关晶体管T4和T5的控制信号S1均处于高电平，同时，控制开关晶体管T3的控制信号S2处于低电平状态，此时开关晶体管T1、T2、T4和T5均处于关断状态，而T3处于导通状态。复位信号DATA2可输入至像素电路中，以进行复位处理。由于开关晶体管T3为PMOS管，在输入低电平信号时其会有阈值损失。当复位信号DATA2的电压大于开关晶体管T3的阈值电压|Vth3|时，此时第二节点B的电压VB为Vdata2。而当复位信号DATA2的电压小于开关晶体管T3的阈值电压|Vth3|时，此时第二节点B的电压VB为Vdata2-|Vth3|。这里初始化的目的是为了消除上一帧数据，减少其对下一帧数据的影响。

在存储阶段时，控制开关晶体管T1和T2的控制信号EM和控制开关晶体管T3的控制信号S2均处于高电平，同时，控制开关晶体管T4和T5的控制信号S1为低电平，此时，开关晶体管T1、T2和T3均处于关断状态，而T4和T5处于导通状态，此时第一节点A的电压VA为Vdata1，第二节点B的电压VB为Vdata1-|Vth0|。

在发光阶段时，控制开关晶体管T1和T2的控制信号EM处于低电平，同时，控制开关晶体管T4和T5的控制信号S1和控制开关晶体管T3的控制信号S2均处于高电平，此时开关晶体管T1和T2处于导通状态，而T3、T4和T5处于关断状态。此时第一节点A的电压VA为VDD，第二节点B的电压VB为:

此时发光件L0发光，电流I从第一电源端VDD流经开关晶体管T1、驱动晶体管T0、开关晶体管T2、发光件L0后流到第二电源端VSS，此时电流I为

|I|＝k×(Vsg|-|Vth0)²

这里的Vsg为驱动晶体管T0的源极和栅极两端电压，为

计算可得

最终简化可得电流I为

由上式可知，电流I中并不包括驱动晶体管T0的阈值电压，因而，使得电流不受阈值电压的影响，最终确保每个发光件L0发光的一致性。

实施例三

如图4所示，该像素电路包括包括发光件L0、驱动晶体管T0、第一开关电路a、第二开关电路b、第三开关电路c、第四开关电路d、第五开关电路e和第一电容C1。

与实施例一不同的是，该像素电路中驱动晶体管T0、第一开关电路a至第五开关电路e中的开关晶体管均为NMOS管。此时，第一电源端接入-3V或者0V的电源信号VSS，第二电源端接入5V的电源信号VDD，其余连接结构不变。

该像素电路在工作时，在初始阶段时，控制开关晶体管T1和T2的控制信号EM和控制开关晶体管T4和T5的控制信号S1均处于低电平，同时，控制开关晶体管T3的控制信号S2处于高电平状态，此时开关晶体管T1、T2、T4和T5均处于关断状态，而T3处于导通状态。复位信号DATA2可输入至像素电路中，以进行复位处理。当复位信号DATA2的电压Vdata2大于VDD与开关晶体管T3的阈值电压|Vth3|之间的差值时，第二节点B的电压VB电压为VDD-|Vth3|；当复位信号DATA2的电压Vdata2小于VDD与开关晶体管T3的阈值电压|Vth3|之间的差值时，第二节点B的电压VB为Vdata2。这里初始化的目的是为了消除上一帧数据，减少其对下一帧数据的影响。

在存储阶段时，控制开关晶体管T1和T2的控制信号EM和控制开关晶体管T3的控制信号S2均处于低电平，同时，控制开关晶体管T4和T5的控制信号S1为高电平，此时，开关晶体管T1、T2和T3均处于关断状态，而T4和T5处于导通状态，此时第一节点A的电压VA为Vdata1，第二节点B的电压VB为Vdata1+|Vth0|。

在发光阶段时，控制开关晶体管T1和T2的控制信号EM处于高电平，同时，控制开关晶体管T4和T5的控制信号S1和控制开关晶体管T3的控制信号S2均处于低电平，此时开关晶体管T1和T2处于导通状态，而T3、T4和T5处于关断状态。此时第一节点A的电压VA为VSS，第二节点B的电压VB为：

VB＝Vdata1+|Vth0|

并且在该发光阶段，电流流经发光件L0使其发光，此时计算可得电流I为：

|I|＝k×[(Vdata1-VSS)]²

由上式可知，电流I中并不包括驱动晶体管T0的阈值电压，因而，使得电流不受阈值电压的影响，最终确保每个发光件L0发光的一致性。

实施例四

如图5所示，一种像素电路，包括发光件L0、驱动晶体管T0、第一开关电路a、第二开关电路b、第三开关电路c、第四开关电路d、第五开关电路e、第一电容C1和第二电容C2。

与实施例三不同的是，本实施例中的像素电路还包括第二电容C2，第二电容C2的一端与第一节点A相连，相对端连接于第一电容C1和第二节点B之间。该第二电容C2可在数据存储阶段缩短写入数据信号DATA1的时间。由此同时，第二电容C2还能够使数据信号DATA1有更大的范围，可以更细致并更容易的调节发光件L0的亮度等级，如数据信号DATA1越大，发光件L0越亮。

该像素电路在具体工作时，在初始阶段时，控制开关晶体管T1和T2的控制信号EM和控制开关晶体管T4和T5的控制信号S1均处于低电平，同时，控制开关晶体管T3的控制信号S2处于高电平状态，此时开关晶体管T1、T2、T4和T5均处于关断状态，而T3处于导通状态。复位信号DATA2可输入至像素电路中，以进行复位处理。由于开关晶体管T3为PMOS管，在输入低电平信号时其会有阈值损失。当复位信号DATA2的电压Vdata2大于VDD与开关晶体管T3的阈值电压|Vth3|之间的差值时，第二节点B的电压VB电压为VDD-|Vth3|；当复位信号DATA2的电压Vdata2小于VDD与开关晶体管T3的阈值电压|Vth3|之间的差值时，第二节点B的电压VB为Vdata2。

在存储阶段时，控制开关晶体管T1和T2的控制信号EM和控制开关晶体管T3的控制信号S2均处于低电平，同时，控制开关晶体管T4和T5的控制信号S1为高电平，此时，开关晶体管T1、T2和T3均处于关断状态，而T4和T5处于导通状态，此时第一节点A的电压VA为Vdata1，第二节点B的电压VB为Vdata1+|Vth0|。

在发光阶段时，控制开关晶体管T1和T2的控制信号EM处于高电平，同时，控制开关晶体管T4和T5的控制信号S1和控制开关晶体管T3的控制信号S2均处于低电平，此时开关晶体管T1和T2处于导通状态，而T3、T4和T5处于关断状态。此时第一节点A的电压VA为VSS，第二节点B的电压VB为:

并且在该发光阶段，电流流经发光件L0使其发光，此时计算可得电流I为：

由上式可知，电流I中并不包括驱动晶体管T0的阈值电压，因而，使得电流不受阈值电压的影响，最终确保每个发光件L0发光的一致性。

本实用新型还揭示了一种像素电路的控制方法，该控制方法用于控制上述所述的像素电路工作。通过该控制方法，可使像素电路的电流不受阈值电压的影响，确保每个发光件发光的一致性。

具体地，以下以如图1所示的像素电路为例，对该像素电路的控制方法进行详细地说明。像素电路的控制方法包括如下步骤：

首先，在初始阶段时，控制第三开关电路处于导通状态，其余开关电路处于关断状态；

具体地，如图1所示的像素电路中，在初始阶段，控制开关晶体管T1和T2的控制信号EM和控制开关晶体管T4和T5的控制信号S1均处于高电平，同时，控制开关晶体管T3的控制信号S2处于低电平状态，此时开关晶体管T1、T2、T4和T5均处于关断状态，而T3处于导通状态，即此时第三开关电路处于导通状态，其余开关电路处于关断状态。复位信号DATA2可输入至像素电路中，以进行复位处理。由于开关晶体管T3为PMOS管，在输入低电平信号时其会有阈值损失。当复位信号DATA2的电压大于开关晶体管T3的阈值电压|Vth3|时，此时第二节点B的电压VB为Vdata2。而当复位信号DATA2的电压小于开关晶体管T3的阈值电压|Vth3|时，此时第二节点B的电压VB为|Vth3|。

其次，在存储阶段，控制第四开关电路、第五开关电路处于关断状态，其余开关电路处于导通状态；

具体地，如图1所示的像素电路中，在存储阶段时，控制开关晶体管T1和T2的控制信号EM和控制开关晶体管T3的控制信号S2均处于高电平，同时，控制开关晶体管T4和T5的控制信号S1为低电平，即此时开关晶体管T1、T2和T3均处于关断状态，而T4和T5处于导通状态，此时第四开关电路、第五开关电路处于关断状态，其余开关电路处于导通状态。此时第一节点A的电压VA为Vdata1，第二节点B的电压VB为Vdata1-|Vth0|。

最后，在发光阶段，控制第一开关电路和第二开关电路处于导通状态，其余开关电路处于关断状态。

具体地，如图1所示的像素电路中，在发光阶段时，控制开关晶体管T1和T2的控制信号EM处于低电平，同时，控制开关晶体管T4和T5的控制信号S1和控制开关晶体管T3的控制信号S2均处于高电平，此时开关晶体管T1和T2处于导通状态，而T3、T4和T5处于关断状态。即此时第一开关电路和第二开关电路处于导通状态，其余开关电路处于关断状态。此时第一节点A的电压VA为VDD，第二节点B的电压VB为:

VB＝Vdata1-|Vth0|

此时发光件L0发光，电流I从第一电源端VDD流经开关晶体管T1、驱动晶体管T0、开关晶体管T2、发光件L0后流到第二电源端VSS，此时电流I经计算为：

|I2|＝k×[(VDD-Vdata1)]²

由上式可知，电流I中并不包括驱动晶体管T0的阈值电压，因而，使得电流不受阈值电压的影响，最终确保每个发光件L0发光的一致性。

进一步地，本实用新型所述的像素电路在控制时，还可控制其处于何种工作模式。本实施例中，像素电路具有两种工作模式，分别为DC调光模式和PWM调光模式。

本实用新型还揭示了一种显示屏，具有上述所述的像素电路，由于该像素电路的电流不受阈值电压的影响，并确保每个发光件L0发光的一致性，因而使得显示屏具有良好的显示效果。

本实用新型还揭示了一种电子设备，包括上述所述的显示屏。

前述对本实用新型的具体示例性实施方案的描述是为了说明和例证的目的。这些描述并非想将本实用新型限定为所公开的精确形式，并且很显然，根据上述教导，可以进行很多改变和变化。对示例性实施例进行选择和描述的目的在于解释本实用新型的特定原理及其实际应用，从而使得本领域的技术人员能够实现并利用本实用新型的各种不同的示例性实施方案以及各种不同的选择和改变。本实用新型的范围意在由权利要求书及其等同形式所限定。

Claims (8)

1.一种像素电路，其特征在于，包括发光件、驱动晶体管、第一开关电路、第二开关电路、第三开关电路、第四开关电路、第五开关电路以及第一电容，其中，

所述第一开关电路、驱动晶体管、第二开关电路、发光件依次串联连接于第一电源端和第二电源端之间，所述第一开关电路位于第一电源端和驱动晶体管之间，所述第二开关电路位于驱动晶体管和发光件之间，所述驱动晶体管的栅极端通过第三开关电路与复位信号端连接，所述驱动晶体管与第一开关电路连接形成第一节点，与第二开关电路连接形成第二节点，并且栅极端与第三开关电路连接形成第三节点，所述第一节点通过第五开关电路连接数据信号端，第二连接点通过第四开关电路连接第三连接点，第三连接点通过第一电容连接第一电源端；

所述像素电路的工作过程包括依次设置的初始阶段、存储阶段和发光阶段；所述第一开关电路、第二开关电路被配置为在发光阶段保持导通状态；第四开关电路、第五开关电路被配置为在存储阶段保持关断状态；第三开关电路被配置为在初始阶段保持导通状态。

2.如权利要求1所述的像素电路，其特征在于，所述第一开关电路、第二开关电路通过同一控制信号控制开启或者关断。

3.如权利要求1所述的像素电路，其特征在于，所述第四开关电路、第五开关电路通过同一控制信号控制开启或者关断。

4.如权利要求1所述的像素电路，其特征在于，所述像素电路还包括

第二电容，一端连接第一节点，相对端连接于第三节点和第一电容之间。

5.如权利要求1所述的像素电路，其特征在于，所述第一开关电路、第二开关电路、第三开关电路、第四开关电路、第五开关电路中的至少一个包括至少一个开关晶体管。

6.如权利要求5所述的像素电路，其特征在于，所述开关晶体管和驱动晶体管均为PMOS管，或者所述开关晶体管和驱动晶体管均为NMOS管。

7.一种显示屏，其特征在于，包括权利要求1～6任意一项所述的像素电路。

8.一种电子设备，其特征在于，包括权利要求7所述的显示屏。