CN109036270B - 像素电路、像素驱动方法和显示装置 - Google Patents

像素电路、像素驱动方法和显示装置 Download PDF

Info

Publication number
CN109036270B
CN109036270B CN201810934820.6A CN201810934820A CN109036270B CN 109036270 B CN109036270 B CN 109036270B CN 201810934820 A CN201810934820 A CN 201810934820A CN 109036270 B CN109036270 B CN 109036270B
Authority
CN
China
Prior art keywords
control
coupled
circuit
transistor
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810934820.6A
Other languages
English (en)
Other versions
CN109036270A (zh
Inventor
高雪岭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201810934820.6A priority Critical patent/CN109036270B/zh
Publication of CN109036270A publication Critical patent/CN109036270A/zh
Application granted granted Critical
Publication of CN109036270B publication Critical patent/CN109036270B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

本发明提供一种像素电路、像素驱动方法和显示装置。所述像素电路包括发光元件、驱动电路、补偿控制电路、数据写入控制电路和发光控制电路，其中，所述数据写入控制电路配置为在数据写入阶段控制将数据电压写入所述补偿控制电路；所述补偿控制电路配置为在补偿阶段控制补偿所述驱动电路的控制端的电位，并在所述数据写入阶段根据所述数据电压控制调节所述驱动电路的控制端的电位；所述发光控制电路配置为在发光阶段控制所述驱动电路与所述发光元件之间处于通路状态。本发明改善了显示不均现象。

Description

像素电路、像素驱动方法和显示装置
技术领域
本发明涉及显示技术领域，尤其涉及一种像素电路、像素驱动方法和显示装置。
背景技术
在现有的像素电路中，在发光控制信号的控制下，电源电压ELVDD输入，由于输入电源电压ELVDD的电源电压线为整列排布，因此随着像素电路与所述电源电压线之间的传输距离变大，则输入至远端的像素电路的电源电压的电压值小于输入至近端的电源电压的电压值，而现有的像素电路中的发光元件的发光亮度与ELVDD有关，从而在发光阶段显示屏近端和远端会出现显示不均匀的现象。
发明内容
本发明的主要目的在于提供一种像素电路、像素驱动方法和显示装置，解决现有的显示装置中发光元件的发光亮度不均匀的问题。
为了达到上述目的，本发明提供了一种像素电路，包括发光元件、驱动电路、补偿控制电路、数据写入控制电路和发光控制电路，其中，
所述数据写入控制电路配置为在数据写入阶段控制将数据电压写入所述补偿控制电路；
所述补偿控制电路配置为在补偿阶段控制补偿所述驱动电路的控制端的电位，并在所述数据写入阶段根据所述数据电压控制调节所述驱动电路的控制端的电位；
所述发光控制电路配置为在发光阶段控制所述驱动电路与所述发光元件之间处于通路状态。
实施时，所述驱动电路的第一端接入电源电压，所述驱动电路的第二端通过所述发光控制电路与所述发光元件耦接；
所述补偿控制电路配置为在补偿阶段控制所述驱动电路的控制端的电位与所述电源电压相关。
实施时，所述数据写入控制电路配置为在数据写入阶段通过所述数据电压写入端将数据电压写入所述补偿控制电路；
所述补偿控制电路包括第一存储电容、第二存储电容和补偿控制晶体管；
所述第一存储电容的第一端与所述驱动电路的控制端耦接，所述第一存储电容的第二端与所述驱动电路的第一端耦接；
所述第二存储电容的第一端与所述驱动电路的控制端耦接，所述第二存储电容的第二端与所述数据写入控制电路的数据电压写入端耦接；
所述补偿控制晶体管的控制极与补偿控制线耦接，所述补偿控制晶体管的第一极与所述驱动电路的控制端耦接，所述补偿控制晶体管的第二极与所述驱动电路的第二端耦接。
实施时，所述数据写入控制电路包括数据写入控制晶体管；
所述数据写入晶体管的控制极与栅线耦接，所述数据写入晶体管的第一极与数据线耦接，所述数据写入晶体管的第二极与所述数据写入控制电路的数据电压写入端耦接；
所述发光控制电路包括发光控制晶体管；
所述发光控制晶体管的控制极与发光控制线耦接，所述发光控制晶体管的第一极与所述发光元件耦接，所述发光控制晶体管的第二极与所述驱动电路耦接。
实施时，所述驱动电路包括驱动晶体管；
所述驱动晶体管的控制极为所述驱动电路的控制端，所述驱动晶体管的第一极为所述驱动电路的第一端，所述驱动晶体管的第二极为所述驱动电路的第二端。
实施时，本发明所述的像素电路还包括初始化电路；所述初始化电路配置为在初始化阶段将初始电压写入所述数据写入控制电路的数据电压写入端和所述发光元件的第一极；所述发光元件的第二极与第一电压端耦接；
所述发光控制电路还配置为在所述初始化阶段，控制所述发光元件的第一极与所述驱动电路的第二端连通，以将所述初始电压写入所述驱动电路的第二端；
所述补偿控制电路还配置为在所述初始化阶段，控制所述驱动电路的第二端与所述驱动电路的控制端连通，以将所述初始电压写入所述驱动电路的控制端。
实施时，所述初始化电路包括第一初始化晶体管和第二初始化晶体管；
所述第一初始化晶体管的控制极与初始控制线耦接，所述第一初始化晶体管的第一极与初始电压线耦接，所述第一初始化晶体管的第二极与所述发光元件的第一极耦接；
所述第二初始化晶体管的控制极与所述初始控制线耦接，所述第二初始化晶体管的第一极与所述第一初始化晶体管的第一极耦接，所述第二初始化晶体管的第二极与所述数据电压写入端耦接。
本发明还提供了一种像素电路，包括发光元件、驱动晶体管、第一存储电容、第二存储电容、第一初始化晶体管、第二初始化晶体管、补偿控制晶体管、数据写入控制晶体管和发光控制晶体管，其中，
所述驱动晶体管的控制极与驱动节点耦接，所述驱动晶体管的第一极与电源电压端耦接，所述驱动晶体管的第二极与发光控制节点耦接；
所述第一存储电容的第一端与所述驱动节点耦接，所述第一存储电容的第二端与所述电源电压端耦接；
所述第二存储电容的第一端与所述驱动节点耦接；
所述第一初始化晶体管的控制极与初始控制线耦接，所述第一初始化晶体管的第一极与初始电压线耦接，所述第一初始化晶体管的第二极与发光节点耦接；
所述第二初始化晶体管的控制极与所述初始控制线耦接，所述第二初始化晶体管的第一极与所述发光节点耦接，所述第二初始化晶体管的第二极与所述第二存储电容的第二端耦接；
所述补偿控制晶体管的控制极与补偿控制线耦接，所述补偿控制晶体管的第一极与驱动节点耦接，所述补偿控制晶体管的第二极与所述发光控制节点耦接；
所述数据写入控制晶体管的控制极与栅线耦接，所述数据写入控制晶体管的第一极与数据线耦接，所述数据写入控制晶体管的第二极与所述第二存储电容的第二端耦接；
所述发光控制晶体管的控制极与所述发光控制线耦接，所述发光控制晶体管的第一极与所述发光节点耦接，所述发光控制晶体管的第二极与所述发光控制节点耦接；
所述发光元件的第一极与所述发光节点耦接，所述发光元件的第二极与第一电压端耦接。
本发明还提供了一种像素驱动方法，应用于上述的像素电路，一显示周期包括依次设置的补偿阶段、数据写入阶段和发光阶段；所述像素驱动方法包括：在所述显示周期，
在补偿阶段，补偿控制电路控制所述驱动节点的电位与电源电压相关；
在数据写入阶段，数据写入控制电路将数据电压写入所述补偿控制电路，所述补偿控制电路根据所述数据电压控制调节所述驱动电路的控制端的电位；
在发光阶段，发光控制电路使得所述驱动电路与所述发光元件之间处于通路状态，所述驱动电路在其控制端的控制下，驱动发光元件发光。
实施时，一显示周期还包括设置于所述补偿阶段之前的初始化阶段，所述像素驱动方法还包括：
在初始化阶段，初始化电路将初始电压写入所述数据写入控制电路的数据电压写入端和发光元件的第一极，发光控制电路控制所述发光元件的第一极与所述驱动电路的第二端连通，以将所述初始电压写入所述驱动电路的第二端，补偿控制电路控制所述驱动电路的第二端与所述驱动电路的控制端连通，以将所述初始电压写入所述驱动电路的控制端。
本发明还提供了一种显示装置，所述显示装置包括上述的像素电路。
与现有技术相比，本发明所述的像素电路、像素驱动方法和显示装置通过补偿控制电路在补偿阶段控制补偿所述驱动电路的控制端的电位，并在数据写入阶段通过数据写入控制电路将数据电压写入补偿控制电路，并通过补偿控制电路根据所述数据电压控制调节所述驱动电路的控制端的电位，从而使得在发光阶段所述驱动电路驱动所述发光元件的驱动电流不与所述驱动电路的第一端接入的电源电压相关，消除了电源电压在发光阶段对发光元件发光显示的影响，改善了显示不均现象。
附图说明
图1是本发明实施例所述的像素电路的结构图；
图2是本发明另一实施例所述的像素电路的结构图；
图3是本发明又一实施例所述的像素电路的结构图；
图4是本发明所述的像素电路的一具体实施例的电路图；
图5是本发明如图4所示的像素电路的具体实施例的工作时序图；
图6A是本发明如图4所示的像素电路的具体实施例在初始化阶段S1的工作状态示意图；
图6B是本发明如图4所示的像素电路的具体实施例在补偿阶段S2的工作状态示意图；
图6C是本发明如图4所示的像素电路的具体实施例在数据写入阶段S3的工作状态示意图；
图6D是本发明如图4所示的像素电路的具体实施例在发光阶段S4的工作状态示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
本发明所有实施例中采用的晶体管均可以为薄膜晶体管或场效应管或其他特性相同的器件。在本发明实施例中，为区分晶体管除控制极之外的两极，将其中一极称为第一极，另一极称为第二极。在实际操作时，所述控制极可以为栅极，所述第一极可以为漏极，所述第二极可以为源极；或者，所述控制极可以为栅极，所述第一极可以为源极，所述第二极可以为漏极。
本发明实施例所述的像素电路包括发光元件、驱动电路、补偿控制电路、数据写入控制电路和发光控制电路，其中，
所述数据写入控制电路配置为在数据写入阶段将数据电压写入所述补偿控制电路；
所述补偿控制电路配置为在补偿阶段控制补偿所述驱动电路的控制端的电位，并在所述数据写入阶段根据所述数据电压控制调节所述驱动电路的控制端的电位；
所述发光控制电路配置为在发光阶段控制所述驱动电路与所述发光元件处于通路状态。
在实际操作时，所述驱动电路的第一端可以与电源电压端耦接，所述驱动电路的第二端可以通过所述发光控制电路与所述发光元件耦接。
在具体实施时，所述数据写入控制电路还可以配置为在发光阶段，控制所述补偿控制电路与提供所述数据电压的数据电压输入电路之间处于断路状态。
本发明实施例所述的像素电路通过补偿控制电路在补偿阶段控制补偿所述驱动电路的控制端的电位，并在数据写入阶段通过数据写入控制电路将数据电压写入补偿控制电路，并通过补偿控制电路根据所述数据电压控制调节所述驱动电路的控制端的电位，从而使得在发光阶段所述驱动电路驱动所述发光元件的驱动电流不与所述驱动电路的第一端接入的电源电压相关，消除了电源电压在发光阶段对发光元件发光显示的影响，改善了显示不均现象。
具体的，所述驱动电路的第一端接入电源电压，所述驱动电路的第二端通过所述发光控制电路与所述发光元件耦接；
所述补偿控制电路配置为在补偿阶段控制所述驱动电路的控制端的电位与所述电源电压相关，以使得在发光阶段所述驱动电路驱动所述发光元件发光的驱动电流与所述电源电压无关，改善显示不均现象。
在实际操作时，所述补偿控制电路还配置为在补偿阶段，控制所述驱动电路的控制端的电位与所述驱动电路包括的驱动晶体管的阈值电压相关，消除了该阈值电压在发光阶段对发光元件发光显示的影响。
在具体实施时，所述发光元件可以为OLED(有机发光二极管)，但不以此为限。
如图1所示，本发明实施例所述的像素电路包括发光元件EL、驱动电路11、补偿控制电路12、数据写入控制电路13和发光控制电路14，其中，
所述数据写入控制电路13与所述补偿控制电路12耦接，配置为在数据写入阶段，控制将数据电压Vdata通过数据电压写入端B写入所述补偿控制电路12；
所述补偿控制电路12与所述驱动电路11的控制端耦接，配置为在补偿阶段控制补偿所述驱动电路11的控制端的电位，并在所述数据写入阶段将所述数据电压Vdata写入所述驱动电路11的控制端；
所述驱动电路11的第一端与电源电压端耦接，所述电源电压端用于输入电源电压ELVDD；
所述发光控制电路14分别与所述驱动电路11的第二端和所述发光元件EL耦接，配置为在发光阶段控制所述驱动电路11的第二端与所述发光元件EL之间处于通路状态。
本发明如图1所示的像素电路在工作时，一显示周期包括依次设置的补偿阶段、数据写入阶段和发光阶段；
在补偿阶段，补偿控制电路12控制所述驱动电路11的控制端与所述驱动电路11的第二端连通，从而控制所述驱动电路11的控制端的电位与电源电压ELVDD相关；
在数据写入阶段，数据写入控制电路13将数据电压Vdata通过数据电压写入端B写入所述补偿控制电路12，所述补偿控制电路12根据所述数据电压Vdata控制调节所述驱动电路11的控制端的电位；
在发光阶段，发光控制电路14控制所述驱动电路11的第二端与所述发光元件EL处于通路状态，所述驱动电路11驱动所述发光元件EL发光，并且流过所述发光元件EL的驱动电流与ELVDD和所述驱动电路11包括的驱动晶体管的阈值电压Vth无关。
在具体实施时，所述数据写入控制电路配置为在数据写入阶段通过所述数据电压写入端将数据电压写入所述补偿控制电路；
所述补偿控制电路可以包括第一存储电容、第二存储电容和补偿控制晶体管；
所述第一存储电容的第一端与所述驱动电路的控制端耦接，所述第一存储电容的第二端与所述驱动电路的第一端耦接；
所述第二存储电容的第一端与所述驱动电路的控制端耦接，所述第二存储电容的第二端与所述数据电压写入端耦接；
补偿控制晶体管的控制极与补偿控制线耦接，所述补偿控制晶体管的第一极与所述驱动电路的控制端耦接，所述补偿控制晶体管的第二极与所述驱动电路的第二端耦接。
具体的，所述数据写入控制电路可以包括数据写入控制晶体管；
所述数据写入晶体管的控制极与栅线耦接，所述数据写入晶体管的第一极与数据线耦接，所述数据写入晶体管的第二极与所述数据写入控制电路的数据电压写入端耦接；
所述发光控制电路可以包括发光控制晶体管；
所述发光控制晶体管的控制极与发光控制线耦接，所述发光控制晶体管的第一极与所述发光元件耦接，所述发光控制晶体管的第二极与所述驱动电路耦接。
在具体实施时，所述驱动电路的第一端与电源电压端耦接，所述发光控制晶体管的第二极与所述驱动电路的第二端耦接。
具体的，所述驱动电路可以包括驱动晶体管；
所述驱动晶体管的控制极为所述驱动电路的控制端，所述驱动晶体管的第一极为所述驱动电路的第一端，所述驱动晶体管的第二极为所述驱动电路的第二端。
如图2所示，在图1所示的像素电路的实施例的基础上，所述驱动电路11包括驱动晶体管M3；所述发光元件为有机发光二极管OLED；
M3的源极接入电源电压ELVDD；
所述补偿控制电路12包括第一存储电容C1、第二存储电容C2和补偿控制晶体管M6，其中，
C1的第一端与M3的栅极耦接，C1的第二端与M3的源极耦接；
C2的第一端与M3的栅极耦接，C2的第二端与所述数据电压写入端B耦接；
M6的栅极与补偿控制线EM1耦接，M6的漏极与M3的栅极耦接，M6的源极与M3的漏极耦接；
OLED的阳极与所述发光控制电路14耦接，OLED的阴极接入低电压ELVSS。
在图2所示的像素电路的实施例中，M3的栅极与驱动节点C耦接，M3为p型晶体管，M6为n型晶体管，但不以此为限。
本发明如图2所示的像素电路的实施例在工作时，
在所述补偿阶段开始之前，将C2的第二端的电位复位为初始电压Vint；
在所述补偿阶段，EM1输出高电平，M6打开，M3的栅极与M3的漏极极之间连通，M3打开，ELVDD通过M3和M6对C1进行充电，以提升所述驱动节点C的电位，直至所述驱动节点C的电位升至ELVDD+Vth，M3关闭，停止充电，Vth为M3的阈值电压；
在所述数据写入阶段，EM1输出低电平，数据写入控制电路13将数据电压Vdata通过数据电压写入端B写入C2的第二端，M6关闭，由于C1和C2的存在，通过电容耦合作用，所述驱动节点C的电压由之前的ELVDD+Vth被耦合至ELVDD+Vth+(Vdata-Vint)×[Cz2/(Cz2+Cz1)]；其中，Cz1为C1的电容值，Cz2为C2的电容值；
在所述发光阶段，EM1输出低电平，M6关闭，发光控制电路14控制M3的源极与所述发光元件EL处于通路状态，M3打开，M3驱动OLED发光，OLED发光时的驱动电流Ioled与ELVDD和Vth无关，Ioled的计算公式如下：Ioled＝Km3×(ELVDD+Vth+(Vdata-Vint)×[Cz2/(Cz2+Cz1)]-ELVDD-Vth)2；
＝Km3×((Vdata-Vint)×[Cz2/(Cz2+Cz1)]2；
其中，Km3为M3的电流系数。
具体的，本发明实施例所述的像素电路还可以包括初始化电路；所述初始化电路配置为在初始化阶段将初始电压写入所述数据写入控制电路的数据电压写入端和所述发光元件的第一极；所述发光元件的第二极与第一电压端耦接；
所述发光控制电路还配置为在所述初始化阶段，控制所述发光元件的第一极与所述驱动电路的第二端连通，以将所述初始电压写入所述驱动电路的第二端；
所述补偿控制电路还配置为在所述初始化阶段，控制所述驱动电路的第二端与所述驱动电路的控制端连通，以将所述初始电压写入所述驱动电路的控制端。
在实际操作时，所述第一电压端可以为低电压端，但不以此为限。
在具体实施时，所述初始化电路可以包括第一初始化晶体管和第二初始化晶体管；
所述第一初始化晶体管的控制极与初始控制线耦接，所述第一初始化晶体管的第一极与初始电压线耦接，所述第一初始化晶体管的第二极与所述发光元件的第一极耦接；
所述第二初始化晶体管的控制极与所述初始控制线耦接，所述第二初始化晶体管的第一极与所述第一初始化晶体管的第一极耦接，所述第二初始化晶体管的第二极与所述数据电压写入端耦接。
如图3所示，在图1所示的像素电路的实施例的基础上，本发明实施例所述的像素电路还包括初始化电路15；
所述初始化电路15分别与所述数据电压写入端B和所述发光元件EL的第一极耦接，配置为在初始化阶段将初始电压写入所述数据电压写入端B和所述发光元件EL的第一极；
所述发光元件EL的第二极接入低电压ELVSS；
所述发光控制电路14还配置为在所述初始化阶段，控制所述发光元件EL的第一极与所述驱动电路11的第二端连通，以将初始电压Vint写入所述驱动电路11的第二端；
所述补偿控制电路12还配置为在所述初始化阶段，控制所述驱动电路11的第二端与所述驱动电路11的控制端连通，以将所述初始电压Vint写入所述驱动电路11的控制端，以使得在设置于所述初始化阶段之后的补偿阶段开始时，所述驱动电路11包括的驱动晶体管能够打开。
下面通过一具体实施例来具体说明本发明所述的像素电路。
如图4所示，本发明所述的像素电路的一具体实施例包括有机发光二极管OLED、驱动电路11、补偿控制电路12、数据写入控制电路13、发光控制电路14和初始化电路15，其中，
所述驱动电路11包括驱动晶体管M3，M3的栅极与驱动节点C耦接，M3的源极与电源电压端耦接，M3的漏极与发光控制节点D耦接；所述电源电压端用于输入电源电压ELVDD；
所述补偿控制电路12包括第一存储电容C1、第二存储电容C2和补偿控制晶体管M6，其中，
C1的第一端与M3的栅极耦接，C1的第二端与M3的源极耦接；
C2的第一端与M3的栅极耦接，C2的第二端与数据电压写入端B耦接；
M6的栅极与补偿控制线EM1耦接，M6的漏极与M3的栅极耦接，M6的源极与M3的漏极耦接；
所述数据写入控制电路13包括数据写入控制晶体管M1；
M1的栅极与栅线Gate耦接，M1的漏极与数据线Data耦接，M1的源极与所述数据电压写入端B耦接；
所述发光控制电路14包括发光控制晶体管M4；
M4的栅极与发光控制线EM2耦接，M4的漏极与发光节点A耦接，M4的源极与发光控制节点D耦接；
所述初始化电路15包括第一初始化晶体管M5和第二初始化晶体管M2，其中，
M5的栅极与所述补偿控制线EM1耦接，M5的漏极与初始电压线耦接，M5的源极与所述发光节点A耦接；所述初始电压线用于输入初始电压Vint；
M2的栅极与所述补偿控制线EM1耦接，M2的漏极与所述发光节点A耦接，M2的源极与所述数据电压写入端B耦接；
OLED的阳极与所述发光节点A耦接，OLED的阴极接入低电压ELVSS。
在图4所示的像素电路的具体实施例中，初始控制线与补偿控制线EM1为同一条线。
在图4所示的像素电路的具体实施例中，M1、M2、M5和M6都是NMOS管(N型金属-氧化物-半导体场效应晶体管)，M3和M4都为PMOS管(P型金属-氧化物-半导体场效应晶体管)，但不以此为限。
如图5所示，本发明如图4所示的像素电路的具体实施例在工作时，一显示周期包括依次设置的初始化阶段S1、补偿阶段S2、数据写入阶段S3和发光阶段S4，
在所述初始化阶段S1，如图6A所示，EM1输出高电平，EM2输出低电平，Gate输出高电平，M2、M5和M6打开，M4打开，M1关断，Vint通过M2和M5对数据电压写入端B的电位进行复位，M4打开，Vint通过M5、M4和M6对驱动节点C的电位进行复位；
在所述补偿阶段S2，如图6B所示，EM1输出高电平，EM2输出高电平，Gate输出高电平，M2、M5和M6都打开，M4关闭，M3打开，ELVDD通过M3和M6对C1进行充电，以提升所述驱动节点C的电位，直至所述驱动节点C的电位升至ELVDD+Vth，M3关闭，停止充电，Vth为M3的阈值电压；
在所述数据写入阶段S3，如图6C所示，EM1输出低电平，EM2输出高电平，Gate输出低电平，Data输出数据电压Vdata，M2、M5和M6都关闭，M4关闭，M1打开，Vdata写入所述数据电压写入端B，由于C1和C2的存在，通过电容耦合作用，所述驱动节点C的电压由之前的ELVDD+Vth被耦合至ELVDD+Vth+(Vdata-Vint)×[Cz2/(Cz2+Cz1)]；其中，Cz1为C1的电容值，Cz2为C2的电容值；
在所述发光阶段S4，如图6D所示，EM1输出低电平，EM2输出低电平，Gate输出高电平，M2、M5和M6都关闭，M4打开，M3打开，M3和M4驱动OLED发光，OLED发光时的驱动电流Ioled与ELVDD和Vth无关，Ioled的计算公式如下：
Ioled＝Km3×(ELVDD+Vth+(Vdata-Vint)×[C2/(C2+C1)]-ELVDD-Vth)2；
＝Km3×((Vdata-Vint)×[C2/(C2+C1)]2；
其中，Km3为M3的电流系数。
本发明实施例所述的像素电路包括发光元件、驱动晶体管、第一存储电容、第二存储电容、第一初始化晶体管、第二初始化晶体管、补偿控制晶体管、数据写入控制晶体管和发光控制晶体管，其中，
所述驱动晶体管的控制极与驱动节点耦接，所述驱动晶体管的第一极与电源电压端耦接，所述驱动晶体管的第二极与发光控制节点耦接；
所述第一存储电容的第一端与所述驱动节点耦接，所述第一存储电容的第二端与所述电源电压端耦接；
所述第二存储电容的第一端与所述驱动节点耦接；
所述第一初始化晶体管的控制极与初始控制线耦接，所述第一初始化晶体管的第一极与初始电压线耦接，所述第一初始化晶体管的第二极与发光节点耦接；
所述第二初始化晶体管的控制极与所述初始控制线耦接，所述第二初始化晶体管的第一极与所述发光节点耦接，所述第二初始化晶体管的第二极与所述第二存储电容的第二端耦接；
所述补偿控制晶体管的控制极与补偿控制线耦接，所述补偿控制晶体管的第一极与驱动节点耦接，所述补偿控制晶体管的第二极与所述发光控制节点耦接；
所述数据写入控制晶体管的控制极与栅线耦接，所述数据写入控制晶体管的第一极与数据线耦接，所述数据写入控制晶体管的第二极与所述第二存储电容的第二端耦接；
所述发光控制晶体管的控制极与所述发光控制线耦接，所述发光控制晶体管的第一极与所述发光节点耦接，所述发光控制晶体管的第二极与所述发光控制节点耦接；
所述发光元件的第一极与所述发光节点耦接，所述发光元件的第二极与第一电压端耦接。
本发明实施例所述的像素驱动方法，应用于上述的像素电路，一显示周期包括依次设置的补偿阶段、数据写入阶段和发光阶段；所述像素驱动方法包括：在所述显示周期，
在补偿阶段，补偿控制电路控制所述驱动节点的电位与电源电压相关；
在数据写入阶段，数据写入控制电路将数据电压写入所述补偿控制电路，所述补偿控制电路根据所述数据电压控制调节所述驱动电路的控制端的电位；
在发光阶段，发光控制电路使得所述驱动电路与所述发光元件之间处于通路状态，所述驱动电路在其控制端的控制下，驱动发光元件发光。
在具体实施时，一显示周期还可以包括设置于所述补偿阶段之前的初始化阶段，所述像素驱动方法还包括：
在初始化阶段，初始化电路将初始电压写入所述数据写入控制电路的数据电压写入端和发光元件的第一极，发光控制电路控制所述发光元件的第一极与所述驱动电路的第二端连通，以将所述初始电压写入所述驱动电路的第二端，补偿控制电路控制所述驱动电路的第二端与所述驱动电路的控制端连通，以将所述初始电压写入所述驱动电路的控制端。
本发明实施例所述的显示装置包括上述的像素电路。
本发明实施例所提供的显示装置可以为手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。
以上所述是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明所述原理的前提下，还可以作出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。

Claims (8)

1.一种像素电路，其特征在于，包括发光元件、驱动电路、补偿控制电路、数据写入控制电路和发光控制电路，其中，
所述数据写入控制电路配置为在数据写入阶段控制将数据电压写入所述补偿控制电路；
所述补偿控制电路配置为在补偿阶段控制补偿所述驱动电路的控制端的电位，并在所述数据写入阶段根据所述数据电压控制调节所述驱动电路的控制端的电位；
所述发光控制电路配置为在发光阶段控制所述驱动电路与所述发光元件之间处于通路状态；
所述像素电路还包括初始化电路；所述初始化电路配置为在初始化阶段将初始电压写入所述数据写入控制电路的数据电压写入端和所述发光元件的第一极；所述发光元件的第二极与第一电压端耦接；
所述发光控制电路还配置为在所述初始化阶段，控制所述发光元件的第一极与所述驱动电路的第二端连通，以将所述初始电压写入所述驱动电路的第二端；
所述补偿控制电路还配置为在所述初始化阶段，控制所述驱动电路的第二端与所述驱动电路的控制端连通，以将所述初始电压写入所述驱动电路的控制端；
所述初始化电路包括第一初始化晶体管和第二初始化晶体管；
所述第一初始化晶体管的控制极与初始控制线耦接，所述第一初始化晶体管的第一极与初始电压线耦接，所述第一初始化晶体管的第二极与所述发光元件的第一极耦接；
所述第二初始化晶体管的控制极与所述初始控制线耦接，所述第二初始化晶体管的第一极与所述第一初始化晶体管的第一极耦接，所述第二初始化晶体管的第二极与所述数据电压写入端耦接。
2.如权利要求1所述的像素电路，其特征在于，所述驱动电路的第一端接入电源电压，所述驱动电路的第二端通过所述发光控制电路与所述发光元件耦接；
所述补偿控制电路配置为在补偿阶段控制所述驱动电路的控制端的电位与所述电源电压相关。
3.如权利要求1或2所述的像素电路，其特征在于，所述数据写入控制电路配置为在数据写入阶段通过所述数据电压写入端将数据电压写入所述补偿控制电路；
所述补偿控制电路包括第一存储电容、第二存储电容和补偿控制晶体管；
所述第一存储电容的第一端与所述驱动电路的控制端耦接，所述第一存储电容的第二端与所述驱动电路的第一端耦接；
所述第二存储电容的第一端与所述驱动电路的控制端耦接，所述第二存储电容的第二端与所述数据电压写入端耦接；
所述补偿控制晶体管的控制极与补偿控制线耦接，所述补偿控制晶体管的第一极与所述驱动电路的控制端耦接，所述补偿控制晶体管的第二极与所述驱动电路的第二端耦接。
4.如权利要求1或2所述的像素电路，其特征在于，所述数据写入控制电路包括数据写入控制晶体管；
所述数据写入控制晶体管的控制极与栅线耦接，所述数据写入控制晶体管的第一极与数据线耦接，所述数据写入控制晶体管的第二极与所述数据写入控制电路的数据电压写入端耦接；
所述发光控制电路包括发光控制晶体管；
所述发光控制晶体管的控制极与发光控制线耦接，所述发光控制晶体管的第一极与所述发光元件耦接，所述发光控制晶体管的第二极与所述驱动电路耦接。
5.如权利要求1或2所述的像素电路，其特征在于，所述驱动电路包括驱动晶体管；
所述驱动晶体管的控制极为所述驱动电路的控制端，所述驱动晶体管的第一极为所述驱动电路的第一端，所述驱动晶体管的第二极为所述驱动电路的第二端。
6.一种像素电路，其特征在于，包括发光元件、驱动晶体管、第一存储电容、第二存储电容、第一初始化晶体管、第二初始化晶体管、补偿控制晶体管、数据写入控制晶体管和发光控制晶体管，其中，
所述驱动晶体管的控制极与驱动节点耦接，所述驱动晶体管的第一极与电源电压端耦接，所述驱动晶体管的第二极与发光控制节点耦接；
所述第一存储电容的第一端与所述驱动节点耦接，所述第一存储电容的第二端与所述电源电压端耦接；
所述第二存储电容的第一端与所述驱动节点耦接；
所述第一初始化晶体管的控制极与初始控制线耦接，所述第一初始化晶体管的第一极与初始电压线耦接，所述第一初始化晶体管的第二极与发光节点耦接；
所述第二初始化晶体管的控制极与所述初始控制线耦接，所述第二初始化晶体管的第一极与所述发光节点耦接，所述第二初始化晶体管的第二极与所述第二存储电容的第二端耦接；
所述补偿控制晶体管的控制极与补偿控制线耦接，所述补偿控制晶体管的第一极与驱动节点耦接，所述补偿控制晶体管的第二极与所述发光控制节点耦接；
所述数据写入控制晶体管的控制极与栅线耦接，所述数据写入控制晶体管的第一极与数据线耦接，所述数据写入控制晶体管的第二极与所述第二存储电容的第二端耦接；
所述发光控制晶体管的控制极与发光控制线耦接，所述发光控制晶体管的第一极与所述发光节点耦接，所述发光控制晶体管的第二极与所述发光控制节点耦接；
所述发光元件的第一极与所述发光节点耦接，所述发光元件的第二极与第一电压端耦接。
7.一种像素驱动方法，其特征在于，应用于如权利要求1至5中任一权利要求所述的像素电路，一显示周期包括依次设置的补偿阶段、数据写入阶段和发光阶段；所述像素驱动方法包括：在所述显示周期，
在补偿阶段，补偿控制电路控制驱动电路的控制端的电位与电源电压相关；
在数据写入阶段，数据写入控制电路将数据电压写入所述补偿控制电路，所述补偿控制电路根据所述数据电压控制调节所述驱动电路的控制端的电位；
在发光阶段，发光控制电路使得所述驱动电路与所述发光元件之间处于通路状态，所述驱动电路在其控制端的控制下，驱动发光元件发光；
一显示周期还包括设置于所述补偿阶段之前的初始化阶段，所述像素驱动方法还包括：
在初始化阶段，初始化电路将初始电压写入所述数据写入控制电路的数据电压写入端和发光元件的第一极，发光控制电路控制所述发光元件的第一极与所述驱动电路的第二端连通，以将所述初始电压写入所述驱动电路的第二端，补偿控制电路控制所述驱动电路的第二端与所述驱动电路的控制端连通，以将所述初始电压写入所述驱动电路的控制端。
8.一种显示装置，其特征在于，所述显示装置包括如权利要求1至5中任一权利要求所述的像素电路，或者，所述显示装置包括如权利要求6所述的像素电路。
CN201810934820.6A 2018-08-16 2018-08-16 像素电路、像素驱动方法和显示装置 Active CN109036270B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810934820.6A CN109036270B (zh) 2018-08-16 2018-08-16 像素电路、像素驱动方法和显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810934820.6A CN109036270B (zh) 2018-08-16 2018-08-16 像素电路、像素驱动方法和显示装置

Publications (2)

Publication Number Publication Date
CN109036270A CN109036270A (zh) 2018-12-18
CN109036270B true CN109036270B (zh) 2021-04-09

Family

ID=64631686

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810934820.6A Active CN109036270B (zh) 2018-08-16 2018-08-16 像素电路、像素驱动方法和显示装置

Country Status (1)

Country Link
CN (1) CN109036270B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11837165B2 (en) * 2019-04-19 2023-12-05 Sharp Kabushiki Kaisha Display device for repairing a defective pixel circuit and driving method thereof
CN113053297A (zh) 2021-03-15 2021-06-29 京东方科技集团股份有限公司 像素电路、像素驱动方法和显示装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103077680B (zh) * 2013-01-10 2016-04-20 上海和辉光电有限公司 一种oled像素驱动电路
CN104821150B (zh) * 2015-04-24 2018-01-16 北京大学深圳研究生院 像素电路及其驱动方法和显示装置
US10127859B2 (en) * 2016-12-29 2018-11-13 Lg Display Co., Ltd. Electroluminescent display
CN108288454A (zh) * 2018-02-09 2018-07-17 信利（惠州）智能显示有限公司 像素补偿电路及其老化方法
CN108269529B (zh) * 2018-02-24 2021-01-26 武汉华星光电半导体显示技术有限公司 一种改善amoled面板显示亮度不均的方法及amoled面板

Also Published As

Publication number Publication date
CN109036270A (zh) 2018-12-18

Similar Documents

Publication Publication Date Title
CN110648630B (zh) 像素驱动电路、像素驱动方法、显示面板和显示装置
CN113838421B (zh) 像素电路及其驱动方法、显示面板
CN109493795B (zh) 像素电路、像素驱动方法和显示装置
CN107909966B (zh) 一种像素驱动电路、其驱动方法及显示装置
WO2020143234A1 (zh) 像素驱动电路、像素驱动方法和显示装置
WO2020151657A1 (zh) 像素电路、像素驱动方法和显示装置
WO2017031909A1 (zh) 像素电路及其驱动方法、阵列基板、显示面板及显示装置
CN111540315B (zh) 像素驱动电路及其驱动方法、显示装置
WO2017117940A1 (zh) 像素驱动电路、像素驱动方法、显示面板和显示装置
WO2015196603A1 (zh) 像素电路及其驱动方法和显示装置
WO2020114086A1 (zh) 像素电路、像素驱动方法和显示装置
WO2020155902A1 (zh) 像素驱动电路、像素驱动方法和显示装置
CN103123773A (zh) Amoled像素驱动电路
CN108389551B (zh) 一种像素电路及其驱动方法、显示装置
CN109712568B (zh) 一种像素驱动电路及其驱动方法、显示面板、显示装置
CN113744683B (zh) 像素电路、驱动方法和显示装置
CN104700782A (zh) Oeld像素电路、显示装置及控制方法
CN113851082B (zh) 像素驱动电路及其驱动方法、显示面板
CN112908267B (zh) 像素电路及驱动方法、显示装置
WO2019047701A1 (zh) 像素电路及其驱动方法、显示装置
CN111105749A (zh) 像素电路、像素驱动方法和显示装置
CN111508421B (zh) 像素电路及其驱动方法、显示面板及显示装置
CN110264947B (zh) 像素电路、驱动方法和显示装置
CN108597453A (zh) 像素驱动电路及其驱动方法、显示面板和显示装置
CN109036270B (zh) 像素电路、像素驱动方法和显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant