TW202312150A - 靈敏放大器及儲存裝置 - Google Patents

靈敏放大器及儲存裝置 Download PDF

Info

Publication number
TW202312150A
TW202312150A TW111107392A TW111107392A TW202312150A TW 202312150 A TW202312150 A TW 202312150A TW 111107392 A TW111107392 A TW 111107392A TW 111107392 A TW111107392 A TW 111107392A TW 202312150 A TW202312150 A TW 202312150A
Authority
TW
Taiwan
Prior art keywords
circuit
voltage
voltage clamping
current
clamping circuit
Prior art date
Application number
TW111107392A
Other languages
English (en)
Other versions
TWI835081B (zh
Inventor
聶虹
朱澤宇
孫英
沈一鶴
Original Assignee
大陸商中天弘宇集成電路有限責任公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 大陸商中天弘宇集成電路有限責任公司 filed Critical 大陸商中天弘宇集成電路有限責任公司
Publication of TW202312150A publication Critical patent/TW202312150A/zh
Application granted granted Critical
Publication of TWI835081B publication Critical patent/TWI835081B/zh

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G11C7/062—Differential amplifiers of non-latching type, e.g. comparators, long-tailed pairs
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G11C7/08—Control thereof
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/106—Data output latches
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Read Only Memory (AREA)
  • Amplifiers (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Static Random-Access Memory (AREA)

Abstract

本發明提供一種靈敏放大器及儲存裝置，包括：電壓鉗位電路，為儲存單元提供穩定的讀電壓；電源開關電路，在電壓鉗位電路不工作時切斷電壓鉗位電路的供電通路；放電電路，在電壓鉗位電路工作前對電壓鉗位電路進行放電；預充電電路，在電壓鉗位電路開始工作時為電壓鉗位電路預充電；電流比較電路，連接於電壓鉗位電路的輸出端，將讀出電流與參考電流進行比較，並輸出比較結果。本發明通過電源開關電路減小靈敏放大器的靜態功耗；通過預充電電路提高靈敏放大器鉗位電壓預充的速度；通過放電電路防止靈敏放大器內部處於不穩定狀態。

Description

靈敏放大器及儲存裝置
本發明涉及記憶體領域，特別是涉及一種靈敏放大器及儲存裝置。
當前時代下，現代電子設備和嵌入式結構的飛速發展和廣泛應用，高集成度電路晶片的需求日益提高，從而催生出一系列對積體電路晶片功耗的限制要求。對於存放裝置而言，減小FLASH記憶體的晶片功耗，一直是大容量甚至超大容量FLASH記憶體晶片所追求的目標。
非易失性記憶體在讀取操作時需要靈敏放大器；對於傳統設計來說，靜態功耗大，鉗位電壓建立時間慢，以及靈敏放大器的初始狀態不穩定，都是其存在的一系列問題。因此，如何有效地降低靈敏放大器的靜態功耗、提高靈敏放大器鉗位電壓預充的速度、防止靈敏放大器內部處於不穩定狀態，已成為本領域技術人員亟待解決的問題之一。
於以上所述現有技術的缺點，本發明的目的在於提供一種靈敏放大器及儲存裝置，用於解決現有技術中靜態功耗大，鉗位電壓建立時間慢，以及靈敏放大器的初始狀態不穩定等問題。
為實現上述目的及其他相關目的，本發明提供一種靈敏放大器，該靈敏放大器至少包括：電壓鉗位電路，連接儲存單元，為該儲存單元提供穩定的讀電壓；電源開關電路，連接於電源電壓與該電壓鉗位電路之間，在該電壓鉗位電路不工作時切斷該電壓鉗位電路與該電源電壓之間的通路；放電電路，連接該電壓鉗位電路，在該電壓鉗位電路工作前對該電壓鉗位電路進行放電；預充電電路，連接該電壓鉗位電路，在該電壓鉗位電路開始工作時為該電壓鉗位電路預充電；以及電流比較電路，連接於該電壓鉗位電路的輸出端，將讀出電流與參考電流進行比較，並輸出比較結果。
可選地，該靈敏放大器還包括鎖存電路，該鎖存電路連接於該電流比較電路的輸出端，用於鎖存該比較結果。
更可選地，該靈敏放大器還包括緩衝電路，該緩衝電路連接於該電流比較電路與該鎖存電路之間。
可選地，該讀電壓鉗位在0.8V-1.1V。
更可選地，該電壓鉗位電路包括反相模組及鉗位管；該反相模組的第一端連接該儲存單元，第二端輸出該讀出電流，控制端連接該反相模組的輸出端；該反相模組的輸入端連接該反相模組的第一端。
更可選地，該電源開關電路包括一開關管，該開關管的第一端連接電源電壓，第二端連接該反相模組的工作電壓輸入端，控制端接收第一控制信號。
更可選地，該放電電路包括第一下拉管及第二下拉管；該第一下拉管的第一端接地，第二端連接該反相模組的控制端，控制端接收第二控制信號；該第二下拉管的第一端接地，第二端連接該反相模組的輸入端，控制端接收該第二控制信號。
更可選地，該預充電電路包括預充電管，該預充電管的第一端連接電源電壓，第二端連接該反相模組的第二端，控制端接收第三控制信號。
更可選地，該電流比較電路包括電流鏡及電流源；該電流鏡的一端連接該電壓鉗位電路的讀出電流輸出端，另一端連接該電流源並輸出該比較結果。
為實現上述目的及其他相關目的，本發明還提供一種儲存裝置，該儲存裝置至少包括：控制器，記憶體及上述靈敏放大器； 該控制器連接該記憶體及該靈敏放大器，為該記憶體及該靈敏放大器提 供控制信號；該記憶體用於儲存資料；該靈敏放大器連接該記憶體，用於讀出該記憶體中儲存的資料。
可選地，該記憶體為非揮發性記憶體。
如上所述，本發明的靈敏放大器及儲存裝置，具有以下有益效果 ：(1)本發明的靈敏放大器及儲存裝置中通過電源開關電路在不進行讀操作時切斷電壓鉗位電路與電源電壓之間的通路，可以有效地減小靈敏放大器的靜態功耗；(2)本發明的靈敏放大器及儲存裝置中通過預充電電路在讀操作前對電壓鉗位電路進行預充電，可有效提高靈敏放大器鉗位電壓預充的速度；以及(3)本發明的靈敏放大器及儲存裝置中通過放電電路在讀操作前將電壓鉗位電路各點電位歸零，可有效防止靈敏放大器內部處於不穩定狀態。
以下通過特定的具體實例說明本發明的實施方式，本領域技術人員可由本說明書所揭露的內容輕易地瞭解本發明的其他優點與功效。本發明還可以通過另外不同的具體實施方式加以實施或應用，本說明書中的各項細節也可以基於不同觀點與應用，在沒有背離本發明的精神下進行各種修飾或改變。
請參閱圖1~圖3。需要說明的是，本實施例中所提供的圖示僅以示意方式說明本發明的基本構想，遂圖式中僅顯示與本發明中有關的組件而非按照實際實施時的元件數目、形狀及尺寸繪製，其實際實施時各元件的型態、數量及比例可為一種隨意的改變，且其元件佈局型態也可能更為複雜。
實施例一
如圖1及圖2所示，本實施例提供一種靈敏放大器1，該靈敏放大器1包括：電壓鉗位電路11、電源開關電路12、放電電路13、預充電電路14及電流比較電路15。
如圖1所示，該電壓鉗位電路11連接儲存單元，為該儲存單元提供穩定的讀電壓。
具體地，如圖2所示，在本實施例中，該電壓鉗位電路11包括反相模組111及鉗位管。該反相模組111的第一端連接該儲存單元，第二端輸出讀出電流，控制端連接該反相模組111的輸出端；該反相模組111的輸入端連接該反相模組111的第一端。作為示例，該反相模組111採用NMOS管實現，記為第一NMOS管NM1；該第一NMOS管NM1的源極連接該儲存單元，漏極輸出該讀出電流，柵極連接該反相模組111的輸出端。作為示例，該反相模組111包括第二NMOS管NM2及第一PMOS管PM1；該第二NMOS管NM2的源極接地，漏極連接該第一PMOS管PM1的漏極作為該反相模組111的輸出端；該第一PMOS管PM1的源極接收工作電壓；該第二NMOS管NM2及該第一PMOS管PM1的柵極連接在一起作為該反相模組111的輸入端。
需要說明的是，在實際使用中，可根據需要選擇相應的器件類型構成本實施例的電壓鉗位電路11，適應性調整各埠的對應關係即可，在此不一一贅述；進一步，任意可為該儲存單元提供穩定讀電壓的電路結構均適用於本發明，不以本實施例為限。
需要說明的是，作為示例，該讀電壓鉗位在0.8V-1.1V，在實際使用中，可根據需要設置該讀電壓的具體數值，不以本實施例為限。
如圖1所示，該電源開關電路12連接於電源電壓VDD與該電壓鉗位電路11之間，在該電壓鉗位電路11不工作時切斷該電壓鉗位電路11與該電源電壓VDD之間的通路。
具體地，如圖2所示，在本實施例中，該電源開關電路12包括開關管，該開關管的第一端連接電源電壓VDD，第二端連接該反相模組111的工作電壓輸入端，控制端接收第一控制信號PR_SA。作為示例，該開關管採用PMOS管實現，記為第二PMOS管PM2；該第二PMOS管PM2的源極連接該電源電壓VDD，漏極連接該第一PMOS管PM1的源極，柵極接收該第一控制信號PR_SA。
需要說明的是，在實際使用中，可根據需要選擇相應的器件類型構成本實施例的電源開關電路12，適應性調整各埠的對應關係即可，在此不一一贅述；進一步，任意可在不進行讀操作時切斷該電壓鉗位電路與該電源電壓VDD之間的通路的電路結構均適用於本發明，不以本實施例為限。
如圖1所示，該放電電路13連接該電壓鉗位電路11，在該電壓鉗位電路11工作前對該電壓鉗位電路11進行放電。
具體地，如圖2所示，在本實施例中，該放電電路13包括第一下拉管及第二下拉管；該第一下拉管的第一端接地，第二端連接該反相模組111的控制端，控制端接收第二控制信號DISCH；該第二下拉管的第一端接地，第二端連接該反相模組111的輸入端，控制端接收該第二控制信號DISCH。作為示例，該第一下拉管及該第二下拉管均採用NMOS管實現，分別記為第三NMOS管NM3及第四NMOS管NM4；該第三NMOS管NM3的源極接地，漏極連接該第一NMOS管NM1的柵極，柵極接收該第二控制信號DISCH；該第四NMOS管NM4的源極接地，漏極連接該第一NMOS管NM1的源極（即該反相模組111的輸入端），柵極接收該第二控制信號DISCH。
需要說明的是，在實際使用中，可根據需要選擇相應的器件類型構成本實施例的放電電路13，適應性調整各埠的對應關係即可，在此不一一贅述；進一步，任意可在讀操作前對該電壓鉗位電路進行放電的電路結構均適用於本發明，不以本實施例為限。
如圖1所示，該預充電電路14連接該電壓鉗位電路11，在該電壓鉗位電路11開始工作時為該電壓鉗位電路11預充電。
具體地，如圖2所示，在本實施例中，該預充電電路14包括預充電管，該預充電管的第一端連接電源電壓VDD，第二端連接該反相模組111的第二端，控制端接收第三控制信號PRCH。作為示例，該預充電管採用PMOS管實現，記為第三PMOS管PM3；該第三PMOS管PM3的源極連接該電源電壓VDD，漏極連接該第一NMOS管NM1的漏極，柵極接收該第三控制信號PRCH。該預充電電路14可快速將該第一NMOS管NM1的預計電壓充電至目標範圍（即0.8V-1.1V）。
需要說明的是，在實際使用中，可根據需要選擇相應的器件類型構成本實施例的預充電電路14，適應性調整各埠的對應關係即可，在此不一一贅述；進一步，任意可在讀操作時為該電壓鉗位電路11預充電的電路結構均適用於本發明，不以本實施例為限。
如圖1所示，該電流比較電路15連接於該電壓鉗位電路11的輸出端，將讀出電流與參考電流進行比較，並輸出比較結果。
具體地，如圖2所示，在本實施例中，該電流比較電路15包括電流鏡151及電流源152；該電流鏡151的一端連接該電壓鉗位電路11的讀出電流輸出端，另一端連接該電流源152並輸出該比較結果。作為示例，該電流鏡151採用PMOS管實現，包括第四PMOS管PM4及第五PMOS管PM5；該第四PMOS管PM4的漏極和柵極連接該第一NMOS管NM1的漏極，源極連接該電源電壓VDD；該第五PMOS管PM5的源極連接該電源電壓VDD，柵極連接該第四PMOS管PM4的柵極，漏極連接該電流源152；該第五PMOS管PM5的漏極輸出該比較結果。
如圖1及圖2所示，作為示例，該靈敏放大器1還包括緩衝電路16，該緩衝電路16連接於該電流比較電路15的輸出端。作為示例，該緩衝電路16包括偶數級串聯的反相器，在實際使用中，可根據實際需要設置該緩衝電路16的電路結構，不以本實施例為限。
如圖1及圖2所示，作為示例，該靈敏放大器1還包括鎖存電路17，該鎖存電路17連接於該電流比較電路15的輸出端，用於鎖存該比較結果，並輸出該靈敏放大器1的輸出信號SA_OUT，在讀操作完成之後資料被鎖存住，直到下一次讀操作來之後輸出資料才能發生變化。作為另一示例，該鎖存電路17連接於該緩衝電路16的輸出端。
該靈敏放大器1的工作原理如下：
在該靈敏放大器1不工作時，該第一控制信號PR_SA為電源電壓VDD，該第二控制信號DISCH接地，該第三控制信號PRCH為電源電壓VDD，該鎖存電路17處於關閉狀態。此時，該第二PMOS管PM2、該第三PMOS管PM3、該第三NMOS管NM3及該第四NMOS管NM4均為關閉狀態。
讀操作開始，讀操作的第一階段為放電階段。該第一控制信號PR_SA、該第二控制信號DISCH及該第三控制信號PRCH均為電源電壓VDD。此時，該第三NMOS管NM3及該第四NMOS管NM4打開，該第一NMOS管NM1的源極和柵極均接地；該第二PMOS管PM2及該第三PMOS管PM3均為關閉狀態。此操作是為了將該電壓鉗位電路11的各點電壓賦一個初值（作為示例為0V），防止該電壓鉗位電路11各點電壓的初值在讀操作開始之前浮空到一個比較高的值，從而影響到第一次讀操作時所需要鉗位的電壓。
讀操作的第二階段為預充階段（該電壓鉗位電路11開始工作）。該第一控制信號PR_SA、該第二控制信號DISCH及該第三控制信號PRCH均接地。此時，該第二PMOS管PM2及該第三PMOS管PM3均打開，該第一PMOS管PM1的源極和該第一NMOS管NM1的漏極均為電源電壓VDD；該第三NMOS管NM3及該第四NMOS管NM4均關閉。這時該電壓鉗位電路11開始工作，該第一NMOS管NM1的源極會被鉗位到0.8V-1.1V並且保持穩定。
讀操作的第三階段為感應階段。該第一控制信號PR_SA接地，該第二控制信號DISCH接地，該第三控制信號PRCH為電源電壓VDD。此時該第三PMOS管PM3、該第三NMOS管NM3及該第四NMOS管NM4均關閉，該第二PMOS管PM2打開。儲存單元的漏極電流Icell通過該第一NMOS管NM1，該第四PMOS管PM4和該第五PMOS管PM5組成的電流鏡151與基準電流Iref進行比較。當讀操作時儲存單元輸出的穩定電流值（即Icell）大於外部電路產生的基準電流值（即Iref）時，該第五PMOS管PM5的漏極電壓會被充至電源電壓值（VDD）；當讀操作時儲存單元輸出的穩定電流值小於外部電路產生的基準電流值時，該第五PMOS管PM5的漏極電壓會被拉到地（即0V）。在感應階段，該鎖存電路17處於打開狀態，此時該靈敏放大器1會將感應出來的邏輯0或者邏輯1輸出。
在感應階段完成之後，此時該靈敏放大器1再次進入不工作的狀態。此時該第一控制信號PR_SA為電源電壓VDD，該第二控制信號DISCH接地，該第三控制信號PRCH為電源電壓VDD，該鎖存電路17處於關閉狀態。
需要說明的是，在該靈敏放大器1不工作時，由於之前執行讀操作使該第一NMOS管的源極電壓鉗位在0.8V-1.11V，所以該第一PMOS管PM1及該第二NMOS管NM2處於同時導通的狀態，會造成不必要的靜態功耗。本發明中，在該靈敏放大器1不工作及放電階段通過該電源開關電路12切斷從電源電壓VDD經由該第二PMOS管PM2、該第一PMOS管PM1、該第二NMOS管NM2到地的電流通路，避免不必要的電流損失，進而達到節省功耗的目的。
實施例二
如圖3所示，本實施例提供一種儲存裝置，該儲存裝置包括：靈敏放大器1，控制器2及記憶體3。
如圖3所示，該控制器2連接該記憶體3及該靈敏放大器1，為該記憶體3及該靈敏放大器1提供控制信號。
具體地，該控制器2包括但不限於CPU、MCU，任意能實現對記憶體及靈敏放大器進行控制的裝置均適用，在此不一一贅述。
如圖3所示，該記憶體3用於儲存資料。
具體地，該記憶體3包括但不限於非揮發性記憶體，任意可儲存資料的儲存介質均適用本發明，在此不一一贅述。
如圖3所示，該靈敏放大器1連接該記憶體3，用於讀出該記憶體3中儲存的資料。
具體地，該靈敏放大器1的結構及工作原理參見實施例一，在此不一一贅述。
綜上所述，本發明提供一種靈敏放大器及儲存裝置，包括：電壓鉗位電路，連接儲存單元，為該儲存單元提供穩定的讀電壓；電源開關電路，連接於電源電壓與該電壓鉗位電路之間，在該電壓鉗位電路不工作時切斷該電壓鉗位電路與該電源電壓之間的通路；放電電路，連接該電壓鉗位電路，在該電壓鉗位電路工作前對該電壓鉗位電路進行放電；預充電電路，連接該電壓鉗位電路，在該電壓鉗位電路開始工作時為該電壓鉗位電路預充電；電流比較電路，連接於該電壓鉗位電路的輸出端，將讀出電流與參考電流進行比較，並輸出比較結果。本發明的靈敏放大器及儲存裝置中通過電源開關電路在不進行讀操作時切斷電壓鉗位電路與電源電壓之間的通路，可以有效地減小靈敏放大器的靜態功耗；本發明的靈敏放大器及儲存裝置中通過預充電電路在讀操作前對電壓鉗位電路進行預充電，可有效提高靈敏放大器鉗位電壓預充的速度；本發明的靈敏放大器及儲存裝置中通過放電電路在讀操作前將電壓鉗位電路各點電位歸零，可有效防止靈敏放大器內部處於不穩定狀態。所以，本發明有效克服了現有技術中的種種缺點而具高度產業利用價值。
上述實施例僅例示性說明本發明的原理及其功效，而非用於限制本發明。任何熟悉此技術的人士皆可在不違背本發明的精神及範疇下，對上述實施例進行修飾或改變。因此，舉凡所屬技術領域中具有通常知識者在未脫離本發明所揭示的精神與技術思想下所完成的一切等效修飾或改變，仍應由本發明的申請專利範圍所涵蓋
1:靈敏放大器 11:電壓鉗位電路 111:反相模組 12:電源開關電路 13:放電電路 14:預充電電路 15:電流比較電路 151:電流鏡 152:電流源 16:緩衝電路 17:鎖存電路 2:控制器 3:記憶體
圖1顯示為本發明的靈敏放大器原理示意圖。
圖2顯示為本發明的靈敏放大器的電路結構示意圖。
圖3顯示為本發明的儲存裝置的電路結構示意圖。
11:電壓鉗位電路
12:電源開關電路
13:放電電路
14:預充電電路
15:電流比較電路
17:鎖存電路

Claims (11)

  1. 一種靈敏放大器，其中，該靈敏放大器至少包括： 一電壓鉗位電路，連接一儲存單元，為該儲存單元提供穩定的讀電壓； 一電源開關電路，連接於一電源電壓與該電壓鉗位電路之間，在該電壓鉗位電路不工作時切斷該電壓鉗位電路與該電源電壓之間的通路； 一放電電路，連接該電壓鉗位電路，在該電壓鉗位電路工作前對該電壓鉗位電路進行放電； 一預充電電路，連接該電壓鉗位電路，在該電壓鉗位電路開始工作時為該電壓鉗位電路預充電； 一電流比較電路，連接於該電壓鉗位電路的輸出端，將讀出電流與參考電流進行比較，並輸出一比較結果。
  2. 根據請求項1所述的靈敏放大器，其中：該靈敏放大器還包括一鎖存電路，該鎖存電路連接於該電流比較電路的輸出端，用於鎖存該比較結果。
  3. 根據請求項2所述的靈敏放大器，其中：該靈敏放大器還包括一緩衝電路，該緩衝電路連接於該電流比較電路與該鎖存電路之間。
  4. 根據請求項1所述的靈敏放大器，其中：該讀電壓鉗位在0.8V-1.1V。
  5. 根據請求項1-4任意一項所述的靈敏放大器，其中：該電壓鉗位電路包括一反相模組及一鉗位管；該反相模組的第一端連接該儲存單元，第二端輸出該讀出電流，控制端連接該反相模組的輸出端；該反相模組的輸入端連接該反相模組的第一端。
  6. 根據請求項5所述的靈敏放大器，其中：該電源開關電路包括一開關管，該開關管的第一端連接電源電壓，第二端連接該反相模組的工作電壓輸入端，控制端接收第一控制信號。
  7. 根據請求項5所述的靈敏放大器，其中：該放電電路包括一第一下拉管及一第二下拉管；該第一下拉管的第一端接地，第二端連接該反相模組的控制端，控制端接收一第二控制信號；該第二下拉管的第一端接地，第二端連接該反相模組的輸入端，控制端接收該第二控制信號。
  8. 根據請求項5所述的完整的靈敏放大器，其中：該預充電電路包括一預充電管，該預充電管的第一端連接電源電壓，第二端連接該反相模組的第二端，控制端接收第三控制信號。
  9. 根據請求項5所述的靈敏放大器，其中：該電流比較電路包括一電流鏡及一電流源；該電流鏡的一端連接該電壓鉗位電路的讀出電流輸出端，另一端連接該電流源並輸出該比較結果。
  10. 一種儲存裝置，其中，該儲存裝置至少包括： 一控制器，一記憶體及如請求項1-9任意一項所述的靈敏放大器； 該控制器連接該記憶體及該靈敏放大器，為該記憶體及該靈敏放大器提供控制信號； 該記憶體用於儲存資料； 該靈敏放大器連接該記憶體，用於讀出該記憶體中儲存的資料。
  11. 根據請求項10所述的儲存裝置，其中：該記憶體為非揮發性記憶體。
TW111107392A 2021-09-02 2022-03-01 靈敏放大器及儲存裝置 TWI835081B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN202111027660.5 2021-09-02
CN202111027660.5A CN113793629B (zh) 2021-09-02 2021-09-02 灵敏放大器及存储装置

Publications (2)

Publication Number Publication Date
TW202312150A true TW202312150A (zh) 2023-03-16
TWI835081B TWI835081B (zh) 2024-03-11

Family

ID=79182546

Family Applications (1)

Application Number Title Priority Date Filing Date
TW111107392A TWI835081B (zh) 2021-09-02 2022-03-01 靈敏放大器及儲存裝置

Country Status (5)

Country Link
US (1) US11587625B1 (zh)
JP (1) JP7132453B1 (zh)
KR (1) KR102453779B1 (zh)
CN (1) CN113793629B (zh)
TW (1) TWI835081B (zh)

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4654831A (en) * 1985-04-11 1987-03-31 Advanced Micro Devices, Inc. High speed CMOS current sense amplifier
JP2000134068A (ja) * 1998-10-22 2000-05-12 Nec Ic Microcomput Syst Ltd 出力バッファ回路
US7324393B2 (en) * 2002-09-24 2008-01-29 Sandisk Corporation Method for compensated sensing in non-volatile memory
CN100555451C (zh) * 2007-12-26 2009-10-28 中国航天时代电子公司第七七一研究所 一种自定时sram访问控制电路
CN102420002B (zh) * 2011-11-17 2014-02-19 中国科学院微电子研究所 一种电流模灵敏放大器
CN102420005B (zh) * 2011-11-30 2014-02-19 中国科学院微电子研究所 一种电流模灵敏放大器及具有该灵敏放大器的存储器
JP5379337B1 (ja) * 2012-03-29 2013-12-25 パナソニック株式会社 クロスポイント型抵抗変化不揮発性記憶装置
US9312018B1 (en) * 2014-09-24 2016-04-12 Intel Corporation Sensing with boost
KR102571192B1 (ko) * 2016-08-29 2023-08-28 에스케이하이닉스 주식회사 센스 앰프, 이를 포함하는 비휘발성 메모리 장치 및 시스템
KR102619682B1 (ko) * 2016-12-13 2023-12-28 삼성전자주식회사 메모리 장치 및 그 동작 방법
CN107195319B (zh) * 2017-05-23 2020-05-01 上海华虹宏力半导体制造有限公司 灵敏放大器电路
JP7146114B2 (ja) * 2019-04-30 2022-10-03 長江存儲科技有限責任公司 読み取り時間を短縮することができるメモリシステム
CN111383674B (zh) * 2020-03-05 2023-08-22 上海华虹宏力半导体制造有限公司 用于补偿sonos存储器的灵敏放大器
CN111653299B (zh) * 2020-04-27 2022-07-01 中国科学院微电子研究所 灵敏放大器以及存储器

Also Published As

Publication number Publication date
KR102453779B1 (ko) 2022-10-11
US20230063771A1 (en) 2023-03-02
TWI835081B (zh) 2024-03-11
CN113793629B (zh) 2022-09-06
US11587625B1 (en) 2023-02-21
JP7132453B1 (ja) 2022-09-06
CN113793629A (zh) 2021-12-14
JP2023036515A (ja) 2023-03-14

Similar Documents

Publication Publication Date Title
TW201810278A (zh) 記憶體裝置及操作記憶體裝置的方法
US8779800B2 (en) Control signal generation circuit and sense amplifier circuit using the same
KR100197204B1 (ko) 직류증폭이득의 설계 자유도가 높은 상보차동증폭기 및 그것을 사용한 반도체메모리장치
US11349479B2 (en) Input buffer circuit
KR100746615B1 (ko) 센스앰프 제어회로 및 반도체 장치
KR20170101071A (ko) 감지 증폭기 및 래칭 기법
KR100586557B1 (ko) 센스앰프 오버드라이빙 회로 및 반도체 장치
JP2007073121A (ja) 半導体メモリ回路
US7130233B2 (en) Sensing circuit for single bit-line semiconductor memory device
WO2020214827A1 (en) Low-power memory
TWI405206B (zh) The low voltage content can be addressed by the memory of the read and compare circuit
TW202312150A (zh) 靈敏放大器及儲存裝置
TWI237825B (en) Semiconductor memory device
US6127878A (en) Driver circuit with negative lower power rail
KR20200045625A (ko) 메모리 장치 및 이를 포함하는 시스템 온 칩
CN114093396A (zh) 存储器的数据读取的方法及读取电路
CN108242247B (zh) 半导体存储器
KR102413281B1 (ko) 로우 디코딩 회로 및 메모리
CN110998732A (zh) 输入缓冲器电路
US6871155B2 (en) Sensing circuit for single bit-line semiconductor memory device
CN115547383B (zh) 一种存储电路及磁性随机存储器读关键电路
KR100557934B1 (ko) 디램의 데이타 출력 경로 회로
JP6069544B1 (ja) ラッチ回路及び半導体記憶装置
JP2023179834A (ja) 半導体装置
KR100948026B1 (ko) 내부전압 방전회로