TW202238599A - 記憶體元件 - Google Patents

記憶體元件 Download PDF

Info

Publication number
TW202238599A
TW202238599A TW110122045A TW110122045A TW202238599A TW 202238599 A TW202238599 A TW 202238599A TW 110122045 A TW110122045 A TW 110122045A TW 110122045 A TW110122045 A TW 110122045A TW 202238599 A TW202238599 A TW 202238599A
Authority
TW
Taiwan
Prior art keywords
mentioned
substrate
insulating layer
memory
memory device
Prior art date
Application number
TW110122045A
Other languages
English (en)
Other versions
TWI784574B (zh
Inventor
斎藤利忠
大塚靖夫
近藤敦志
Original Assignee
日商鎧俠股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商鎧俠股份有限公司 filed Critical 日商鎧俠股份有限公司
Publication of TW202238599A publication Critical patent/TW202238599A/zh
Application granted granted Critical
Publication of TWI784574B publication Critical patent/TWI784574B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B80/00—Assemblies of multiple devices comprising at least one memory device covered by this subclass
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/06—Addressing a physical block of locations, e.g. base addressing, module addressing, memory dedication
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/0772—Physical layout of the record carrier
    • G06K19/07735—Physical layout of the record carrier the record carrier comprising means for protecting against electrostatic discharge
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/06—Arrangements for interconnecting storage elements electrically, e.g. by wiring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/60—Protection against electrostatic charges or discharges, e.g. Faraday shields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0255—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using diodes as protective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48105—Connecting bonding areas at different heights
    • H01L2224/48106—Connecting bonding areas at different heights the connector being orthogonal to a side surface of the semiconductor or solid-state body, e.g. parallel layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates

Abstract

本發明提供一種可抑制ESD之影響，且可抑制電性信號之傳送特性劣化之記憶體元件。 記憶體元件包含：基板；非揮發性記憶體，其設於基板；記憶體控制器，其設於基板，且連接於非揮發性記憶體；及配線，其設於基板，包含一端部及另一端部，且一端部連接於記憶體控制器。記憶體元件進而包含：焊腳(footprint)，其設於基板，且連接於配線之另一端部；ESD保護元件，其設於基板，且連接於焊腳；連接端子，其設於基板，且可與主機裝置電性連接；及通孔插塞，其設於基板內，且一端部連接於配線之另一端部，另一端部連接於連接端子。

Description

記憶體元件
本發明之實施形態係關於一種記憶體元件。
記憶體元件例如包含快閃記憶體、記憶體控制器、可與主機裝置連接之連接端子、及ESD(Electro Static Discharge：靜電放電)保護元件。
本發明之目的在於提供一種可抑制ESD之影響且可抑制電性信號之傳送特性劣化之記憶體元件。
實施形態之記憶體元件包含：基板；非揮發性記憶體，其設於上述基板；記憶體控制器，其設於上述基板，且連接於上述非揮發性記憶體；及第1配線，其設於上述基板，包含一端部及另一端部，且上述一端部連接於上述記憶體控制器。上述記憶體元件進而包含：焊腳(footprint)，其設於上述基板，且連接於上述第1配線之上述另一端部；ESD保護元件，其設於上述基板，且連接於上述焊腳；連接端子，其設於上述基板，且可與主機裝置電性連接；及第1通孔插塞，其設於上述基板內，且一端部連接於上述第1配線之上述另一端部，另一端部連接於連接端子。
以下，一面參照圖式一面說明實施形態。 (第1實施形態)
圖1係第1實施形態之記憶體元件1之方塊圖。
記憶體元件1，例如為可電性連接於主機裝置2之可卸除式記憶卡等之記憶體元件。主機裝置2例如為個人電腦或伺服器等之資訊處理裝置、測試器裝置、製造裝置、靜態相機或攝錄影機等之攝像裝置、平板電腦或智慧型手機等之攜帶式終端、遊戲機器、或汽車導航系統(車載終端)。
記憶體元件1包含端子群11、ESD保護電路12、記憶體控制器13、非揮發性記憶體14。
端子群11包含複數之連接端子(未圖示)。複數之連接端子可電性連接於主機裝置2。例如，於主機裝置2連接有記憶體元件1之狀態下，複數之連接端子與主機裝置2電性連接。主機裝置2與記憶體元件1之間之資料傳送，例如藉由串列傳送進行。
ESD保護電路12包含複數之ESD保護元件(未圖示)。複數之ESD保護元件與複數之連接端子連接。例如，複數之ESD保護元件之數量與複數之連接端子之數量相同。該情形，於各連接端子連接一個ESD保護元件，且於不同連接端子連接不同之ESD保護元件。
圖2係ESD保護元件12A之構成圖。
ESD保護元件12A包含第1二極體12A1、第2二極體12A2、第1端子T1及第2端子T2。
第1二極體12A1與第2二極體12A2串聯連接。第1二極體12A1之陰極連接於第2二極體12A2之陰極。第1端子T1連接於第1二極體12A1之陽極。第2端子T2連接於第2二極體12A2之陽極。
二極體12A1、12A2之各者為齊納二極體之情形，ESD保護元件12A為雙向齊納二極體。
以下，對作為ESD保護元件而使用圖2所示之ESD保護元件12A之情形進行說明，但ESD保護元件並非限定於ESD保護元件12A。例如，構成ESD保護元件之二極體之數量亦可為一個。又，ESD保護元件亦可進而包含與二極體不同之其他種類之元件。根據記憶體元件之種類或規格等而適當決定使用之ESD保護元件。
圖1所示之記憶體控制器13控制非揮發性記憶體14。更詳細而言，記憶體控制器13自主機裝置2接收命令，並基於所接收之命令控制非揮發性記憶體14。具體而言，記憶體控制器13將來自主機裝置2之指示寫入之資料寫入非揮發性記憶體14，並自非揮發性記憶體14讀取來自主機裝置2之指示讀取之資料並發送至主機裝置2。
另，記憶體元件1亦可包含記憶體控制器13以外之控制器。該控制器及記憶體控制器13可構成為一個控制器(晶片)，又，控制器及記憶體控制器13亦可構成為分開之控制器(晶片)。
非揮發性記憶體14為非揮發地保持資料之記憶體，例如包含複數之非揮發性之半導體記憶胞之NAND型快閃記憶體。NAND型快閃記憶體例如包含積層之複數之NAND型快閃記憶體晶粒(未圖示)。亦可替代NAND型快閃記憶體，而使用包含複數之非揮發性之磁性記憶胞或相變化記憶胞之記憶體。
圖3係記憶體元件1之外形之俯視圖。另，圖3以虛線顯示記憶體元件1之內部之記憶體控制器13及非揮發性記憶體14。圖4係記憶體元件1之側視圖。
圖3及圖4中顯示X軸、Y軸及Z軸。X軸、Y軸與Z軸相互正交。X軸沿著記憶體元件1之寬度。Y軸沿著記憶體元件1之長度(高度)。Z軸沿著記憶體元件1之厚度。
記憶體元件1具備薄板狀之卡盒(亦稱為框體、殼體或封裝)10。卡盒10之材料例如為聚碳酸酯樹脂或ABS樹脂等之絕緣樹脂。卡盒10係形成為例如於Y軸方向延伸之大致矩形之板狀。Y軸方向為卡盒10之長邊方向。記憶體元件1具有表示其前後或表背面之方向之倒角部20。
如圖4所示，卡盒10包含第1面21及第2面22。第1面21及第2面22具有於Y軸方向延伸之大致四邊形(矩形)之形狀。Y軸方向亦為第1面21及第2面22之長邊方向。第1面21為朝向Z軸之正方向之大致平坦之面。第2面22為位於第1面21之相反側而朝向Z軸之負方向大致平坦之面。
如圖3所示，記憶體元件1包含設於第1面21之側之複數之連接端子11P。複數之連接端子11P為之前所說明之圖1之端子群11之複數之連接端子。複數之連接端子11P沿X軸配置。複數之連接端子11P自卡盒10露出。複數之連接端子11P各者亦稱為外部連接端子或焊墊。
另，圖3中為了簡化而將連接端子11P之數量設為7個，然而連接端子11P之數量亦可多於7個。又，連接端子11P之數量亦可少於7個。又，圖3中為了簡化，複數之連接端子11P係以一行配置，然而複數之連接端子11P亦可跨複數行而配置。配置於各行之連接端子11P之數量有在全部之行均相同之情形，亦有並非此之情形。
其次，說明卡盒10內之元件構造。
圖5係第1實施形態之記憶體元件之俯視圖，係自第2面22側觀察圖3之以單點鏈線包圍之區域者。圖6係沿圖5之VI-VI線之剖視圖。圖7係沿圖5之VII-VII線之剖視圖。圖8係沿圖5之VIII-VIII線之剖視圖(第3剖視圖)。圖5至圖8中未顯示卡盒10。圖9係焊腳60之俯視圖。
卡盒內設有連接端子11P、記憶體控制器13、非揮發性記憶體14、基板30、微帶線40、第1焊墊電極41、第2焊墊電極42、焊接線43、第1通孔插塞51、焊腳60、第1接地層71及第2接地層72。
基板30包含第1絕緣層31、第2絕緣層32及印刷配線板33。第1絕緣層31、第2絕緣層32及印刷配線板33沿Z軸負方向(第1方向)以該順序積層。
第1絕緣層31之材料及第2絕緣層32之材料，例如為矽氧化物或矽氮化物。第1絕緣層31之材料與第2絕緣層32之材料未必相同。
印刷配線板33包含印刷配線(未圖示)。印刷配線板33包含設有印刷配線之區域(配線區域)、與未設印刷配線之區域(絕緣區域)。
記憶體控制器13、非揮發性記憶體14及微帶線40設於印刷配線板33之Z軸負方向之面(上面)側。
記憶體控制器13及非揮發性記憶體14配置於印刷配線板33之配線區域。記憶體控制器13及非揮發性記憶體14經由印刷配線電性連接。另一方面，微帶線40配置於印刷配線板33之絕緣區域。
另，非揮發性記憶體14亦可配置於印刷配線板33之Z軸正方向之面(下面)側。又，亦可替代微帶線而使用帶線等之其他配線(傳送線路)。
第1焊墊電極41設於印刷配線板33之上面側。第1焊墊電極41連接於微帶線40之一端部(Y軸負方向之端部)。
第2焊墊電極42設於記憶體控制器13之Z軸負方向之面(上面)。第1焊墊電極41與第2焊墊電極42藉由焊接線43連接。其結果，微帶線40與記憶體控制器13電性連接。
如圖6及圖8所示，微帶線40之另一端部(Y軸正方向之端部)連接於第1通孔插塞51之一端部(Z軸負方向之端部)。第1通孔插塞51設於印刷配線板33及第2絕緣層32內。第1通孔插塞51之另一端部(Z軸正方向之端部)連接於連接端子11P。第1通孔插塞51例如使用導電膏或鍍覆來形成。圖6及圖8中顯示使用導電膏形成之第1通孔插塞51。
如圖8所示，印刷配線板33之上面側設有ESD保護元件12A、焊腳60及第1接地層71。ESD保護元件12A搭載於焊腳60上。
如圖5及圖8所示，焊腳60包含第1導電部61及第2導電部62。ESD保護元件12A之第1端子(圖2所示之第1端子T1)及第2端子(圖2所示之第2端子T2)，分別電性連接於第1導電部61及第2導電部62。
ESD保護元件12A之第1端子，經由第1導電部61連接於第1通孔插塞51之一端部(Z軸負方向之端部)。ESD保護元件12A之第2端子，經由第2導電部62連接於第1接地層71。第1接地層71具有接地電位。另，焊腳亦稱為焊墊、焊墊電極或焊盤。
第1導電部61、第2導電部62及第1接地層71，例如係蝕刻一片金屬膜而獲得。金屬膜例如為銅膜。
如圖6所示，第2接地層72設於印刷配線板33內。第2接地層72具有接地電位。第2接地層72與第1通孔插塞51物理性分離。第2接地層72未與第1通孔插塞51電性連接。於微帶線40之Z軸正方向(下方)，第2接地層72具有整面狀之形狀。
連接端子11P設於第1絕緣層31內。第1絕緣層31包含使連接端子11P露出之開口81。
此處，若使露出之連接端子11P帶靜電，則會產生ESD(靜電放電)。ESD成為導致突波之原因。當突波自連接端子11P侵入記憶體元件1內時，記憶體控制器13或非揮發性記憶體14有被破壞之可能性。
然而，在使用ESD保護元件12A之情形下，因ESD產生之突波經由ESD保護元件12A流向第1接地層71，故起因於ESD之記憶體控制器13或非揮發性記憶體14之破壞(ESD之影響)被抑制。
又，本實施形態之記憶體元件1，即使在今後電性信號之頻率進一步增高，仍具有可抑制電性信號之傳送特性劣化之效果。以下對此點進行進一步之說明。
本實施形態中，ESD保護元件12A經由焊腳60連接於連接端子11P與第2焊墊電極42之間。換言之，ESD保護元件12A未經由自一條配線(以下稱為第1配線)分離之分支配線，而是連接於連接端子11P與第2焊墊電極42之間。
上述第1配線係由焊腳60(第1導電部61)、第1通孔插塞51、微帶線40、第1焊墊電極41及焊接線43構成。
圖10係比較例之記憶體元件之俯視圖。比較例之記憶體元件中，第1導電部61連接於自微帶線40分支之分支配線44。因此，比較例之情形下，ESD保護元件12A經由分支配線44連接於連接端子11P(未圖示)與第2焊墊電極42之間。
分支配線44產生寄生感應。又，構成ESD保護元件12A之二極體之PN接合產生寄生電容。寄生感應及寄生電容構成LC串聯共振電路。其結果，於上述第1配線並聯連接有LC串聯共振電路。
因此，當第1配線中流動具有LC串聯共振電路之共振頻率之電性信號時，會產生該電性信號大幅衰減此類之電性信號之傳送特性劣化。今後，若電性信號之頻率進一步增高，則會有分支配線之長度即使較短仍無法忽視電性信號之傳送特性劣化(LC串聯共振電路之影響)之可能性。
本實施形態之記憶體元件1由於未使用分支配線，故在今後即使電性信號之頻率進一步增高，仍可抑制電性信號之傳送特性劣化。
根據如上所述之本實施形態，可提供可藉由ESD保護元件12A抑制ESD之影響，且即使在今後電性信號之頻率進一步增高，仍可抑制電性信號之傳送特性劣化之記憶體元件1。 (第2實施形態)
圖11係第2實施形態之記憶體元件之焊腳之俯視圖。圖11相當於第1實施形態之圖9。
本實施形態與第1實施形態不同之點，在於第2導電部62之形狀為整面狀。以下對此點進行進一步說明。
由X軸及Y軸規定之面(X-Y面)內，第2導電部62之Y軸方向之尺寸與X軸之座標無關，而為一定。換言之，本實施形態中，X-Y面內之第2導電部62之形狀，為將平行於X軸之邊與平行於Y軸之邊作為兩個邊之長方形。另，第1及第2實施形態中，第1導電部61之形狀為整面狀。
根據本實施形態，即使於第2導電部62之與第1接地層71之連接部位，亦可減少成為LC串聯共振電路之感應成分之部位。其結果，可更加有效地抑制電性信號之傳送特性劣化。
圖12係顯示實施形態之記憶體元件之電性信號之傳送特性及比較例之記憶體元件之電性信號之傳送特性的特性圖。縱軸表示電性信號之強度(信號強度)，橫軸表示電性信號之頻率。又，比較例之記憶體元件為上述圖10所示之記憶體元件。
自圖12可知，本實例於0~24 GHz附近之頻率可確保信號強度，而比較例中於24 GHz附近之頻率無法確保信號強度。此意味著本實施形態中可傳送PCIExpress(PCIe)(註冊商標)4.0(Gen4)之基本頻率(8GHz)之3次高諧波之電性信號。
傳送“0”資料與“1”資料交替連接之位元行時會產生24 GHz之頻率。24 GHz為以PCIe4.0假定之最大頻率。在實際之資料傳送中通常係因傳送位元模式而產生比24 GHz更低之頻率。比較例之情形，由於信號強度於21 GHz附近降低，故具有21 GHz附近之頻率之電性信號之傳送有被妨礙之可能性。 (第3實施形態)
圖13係第3實施形態之記憶體元件之俯視圖。圖14係沿圖13之XIV-XIV線之剖視圖。圖15係沿圖13之XV-XV線之剖視圖。
第1實施形態及第2實施形態中，ESD保護元件係設於基板之印刷配線板之上面側，而本實施形態中ESD保護元件係設於基板之絕緣層內。
本實施形態之基板30，如圖14所示，包含第1絕緣層31、第2絕緣層32、第3絕緣層34及印刷配線板33。第1絕緣層31、第2絕緣層32、第3絕緣層34及印刷配線板33沿Z軸負方向(第1方向)以該順序積層。
如圖15所示，第3絕緣層34內設有ESD保護元件12A。第3絕緣層34內進而設有第1導電部61、第2導電部62及第1接地層71。ESD保護元件12A之第2端子經由第2導電部62連接於第1接地層71。
第1通孔插塞51設於印刷配線板33及第3絕緣層34內。第1通孔插塞51之另一端部(Z軸正方向之端部)連接於第1導電部61。第2通孔插塞52設於第2絕緣層32內。第2通孔插塞52之一端部(Z軸負方向之端部)連接於第1導電部61。第2通孔插塞52之另一端部(Z軸正方向之端部)連接於連接端子11P。
ESD保護元件12A未經由分支配線而是連接於連接端子11P與第2焊墊電極42之間。因此，本實施形態之記憶體元件，即使在今後電性信號之頻率進一步增高，仍可抑制電性信號之傳送特性劣化。
又，本實施形態中，ESD保護元件12A設於基板30之第3絕緣層34內。如此將ESD保護元件12A安裝於基板30之內部亦與抑制電性信號之傳送特性劣化相關聯。
另，上述之實施形態之記憶體元件，包含印刷配線之層為一層，然而包含印刷配線之層亦可為兩層以上。
上述之實施形態之上位概念、中位概念及下位概念之一部分或全部、及未進行上述之其他實施形態，可以例如以下之附記1-18、及附記1-18之任意組合(明顯矛盾之組合除外)表現。
[附記1] 一種記憶體元件，其具備： 基板； 非揮發性記憶體，其設於上述基板； 記憶體控制器，其設於上述基板，且連接於上述非揮發性記憶體； 第1配線，其設於上述基板，包含一端部及另一端部，且上述一端部連接於上述記憶體控制器； 焊腳，其設於上述基板，且連接於上述第1配線之上述另一端部； ESD保護元件，其設於上述基板，且連接於上述焊腳； 連接端子，其設於上述基板，且可與主機裝置電性連接；及 第1通孔插塞，其設於上述基板內，且一端部連接於上述第1配線之上述另一端部，另一端部連接於連接端子。 [附記2] 如附記1之記憶體元件，其中具備第1接地層，其設於上述基板，且連接於上述焊腳。 [附記3] 如附記2之記憶體元件，其中 上述ESD保護元件包含第1端子及第2端子； 上述焊腳包含連接於上述第1端子之第1導電部、及連接於上述第2端子之第2導電部； 上述第1通孔插塞之上述一端部連接於上述焊腳之上述第1導電部。 [附記4] 如附記3之記憶體元件，其中上述第1接地層連接於上述焊腳之上述第2導電部。 [附記5] 如附記4之記憶體元件，其中具備第2接地層，其設於上述基板內，且配置於第1配線之下方。 [附記6] 如附記5之記憶體元件，其中上述第2接地層之形狀為整面狀。 [附記7] 如附記6之記憶體元件，其中上述第2導電部之形狀為整面狀。 [附記8] 如附記6之記憶體元件，其中 上述基板包含於第1方向積層之絕緣層及印刷配線板； 上述非揮發性記憶體、上述記憶體控制器、上述第1配線、上述焊腳、上述ESD保護元件及上述第1接地層，設於上述印刷配線板； 上述第1通孔插塞設於上述印刷配線板及上述絕緣層內。 [附記9] 如附記8之記憶體元件，其中 上述絕緣層包含第1絕緣層及第2絕緣層； 第1絕緣層、第2絕緣層及上述印刷配線板以該順序積層於上述第1方向； 上述第1通孔插塞設於上述印刷配線板及上述第2絕緣層內。 [附記10] 一種記憶體元件，其具備： 基板； 非揮發性記憶體，其設於上述基板； 記憶體控制器，其設於上述基板，且連接於上述非揮發性記憶體； 第1配線，其設於上述基板，包含一端部及另一端部，且上述一端部連接於上述記憶體控制器； ESD保護元件，其設於上述基板內； 電路板，其設於上述基板內，且連接有上述ESD保護元件； 第1通孔插塞，其設於上述基板內，且一端部連接於上述第1配線之上述另一端部，另一端部連接於上述焊腳； 連接端子，其設於上述基板，且可與主機裝置電性連接；及 第2通孔插塞，其設於上述基板內，且一端部連接於上述焊腳，另一端部連接於上述連接端子。 [附記11] 如附記10之記憶體元件，其中 上述ESD保護元件包含第1端子及第2端子； 上述焊腳包含連接於上述第1端子之第1導電部、及連接於上述第2端子之第2導電部； 上述第1通孔插塞之上述另一端部，連接於上述焊腳之上述第1導電部； 上述第2通孔插塞之上述一端部，連接於上述焊腳之上述第1導電部。 [附記12] 如附記10或11之記憶體元件，其中 具備設於上述基板之第1接地層及第2接地層； 上述第1接地層連接於上述焊腳之上述第2導電部； 上述第2接地層配置於第1配線之下方。 [附記13] 如附記12之記憶體元件，其中 上述基板包含第1絕緣層、第2絕緣層、第3絕緣層及印刷配線板； 上述第1絕緣層、上述第2絕緣層及上述印刷配線板，以此順序積層於第1方向。 [附記14] 如附記13之記憶體元件，其中 上述非揮發性記憶體、上述記憶體控制器及上述第1配線，設於上述印刷配線板； 上述第2通孔插塞設於上述第2絕緣層內； 上述焊腳、上述ESD保護元件及上述第1接地層，設於上述第3絕緣層內； 上述第2接地層設於上述印刷配線板內； 上述第1通孔插塞係設於上述印刷配線板及上述第3絕緣層內。 [附記15] 如附記9或14之記憶體元件，其中 上述連接端子設於上述第1絕緣層； 上述第1絕緣層包含上述連接端子露出之開口。 [附記16] 如附記1至15中任一項之記憶體元件，其中上述第1配線為微帶線。 [附記17] 如附記1至16中任一項之記憶體元件，其中 上述ESD保護元件包含第1二極體及第2二極體； 上述第1二極體之陰極與上述第2二極體之陰極連接。 [附記18] 如附記17之記憶體元件，其中 上述第1二極體及上述第2二極體各者為齊納二極體。
雖已說明本發明之若干個實施形態，但該等實施形態係作為例而提出者，並非特意限定發明之範圍。該等新穎之實施形態可以其他各種形態實施，在不脫離發明主旨之範圍內可進行各種省略、置換、變更。該等實施形態或其變化包含於發明之範圍或主旨，且包含於與申請專利範圍記載之發明均等之範圍。 [相關申請案]
本申請案基於2021年3月23日申請之先前之日本專利申請案第2021-048578號，要求其優先權之利益，且該日本專利申請案之全部內容以引用方式包含於本申請案。
1:記憶體元件 2:主機裝置 10:卡盒 11:端子群 11P:連接端子 12:ESD保護電路 12A:ESD保護元件 12A1:第1二極體 12A2:第2二極體 13:記憶體控制器 14:非揮發性記憶體 20:倒角部 21:第1面 22:第2面 30:基板 31:第1絕緣層 32:第2絕緣層 33:印刷配線板 34:第3絕緣層 40:微帶線 41:第1焊墊電極 42:第2焊墊電極 43:焊接線 44:分支配線 51:第1通孔插塞 52:第2通孔插塞 60:焊腳 61:第1導電部 62:第2導電部 71:第1接地層 72:第2接地層 73:第3接地層 81:開口 T1:第1端子 T2:第2端子
圖1係第1實施形態之記憶體元件之方塊圖。 圖2係ESD保護元件之構成圖。 圖3係記憶體元件之外形之俯視圖。 圖4係記憶體元件之外形之側視圖。 圖5係第1實施形態之記憶體元件之俯視圖。 圖6係沿圖5之VI-VI線之剖視圖。 圖7係沿圖5之VII-VII線之剖視圖。 圖8係沿圖5之VIII-VIII線之剖視圖。 圖9係第1實施形態之記憶體元件之焊腳之俯視圖。 圖10係比較例之記憶體元件之俯視圖。 圖11係第2實施形態之記憶體元件之焊腳之俯視圖。 圖12係顯示實施形態之記憶體元件之電性信號之傳送特性及比較例之記憶體元件之電性信號之傳送特性的特性圖。 圖13係第3實施形態之記憶體元件之俯視圖。 圖14係沿圖13之XIV-XIV線之剖視圖。 圖15係沿圖13之XV-XV線之剖視圖。
11P:連接端子
12A:ESD保護元件
31:第1絕緣層
32:第2絕緣層
33:印刷配線板
40:微帶線
51:第1通孔插塞
60:焊腳
61:第1導電部
62:第2導電部
71:第1接地層
72:第2接地層
81:開口

Claims (18)

  1. 一種記憶體元件，其包含： 基板； 非揮發性記憶體，其設於上述基板； 記憶體控制器，其設於上述基板，且連接於上述非揮發性記憶體； 第1配線，其設於上述基板，包含一端部及另一端部，且上述一端部連接於上述記憶體控制器； 焊腳，其設於上述基板，且連接於上述第1配線之上述另一端部； ESD保護元件，其設於上述基板，且連接於上述焊腳； 連接端子，其設於上述基板，且可與主機裝置電性連接；及 第1通孔插塞，其設於上述基板內，且一端部連接於上述第1配線之上述另一端部，另一端部連接於連接端子。
  2. 如請求項1之記憶體元件，其中包含第1接地層，其設於上述基板，且連接於上述焊腳。
  3. 如請求項2之記憶體元件，其中 上述ESD保護元件包含第1端子及第2端子； 上述焊腳包含連接於上述第1端子之第1導電部、及連接於上述第2端子之第2導電部； 上述第1通孔插塞之上述一端部，連接於上述焊腳之上述第1導電部。
  4. 如請求項3之記憶體元件，其中上述第1接地層連接於上述焊腳之上述第2導電部。
  5. 如請求項4之記憶體元件，其中包含第2接地層，其設於上述基板內，且配置於第1配線之下方。
  6. 如請求項5之記憶體元件，其中上述第2接地層之形狀為整面狀。
  7. 如請求項6之記憶體元件，其中上述第2導電部之形狀為整面狀。
  8. 如請求項6之記憶體元件，其中 上述基板包含於第1方向積層之絕緣層及印刷配線板； 上述非揮發性記憶體、上述記憶體控制器、上述第1配線、上述焊腳、上述ESD保護元件及上述第1接地層，係設於上述印刷配線板； 上述第1通孔插塞係設於上述印刷配線板及上述絕緣層內。
  9. 如請求項8之記憶體元件，其中 上述絕緣層包含第1絕緣層及第2絕緣層； 第1絕緣層、第2絕緣層及上述印刷配線板，以此順序積層於上述第1方向； 上述第1通孔插塞係設於上述印刷配線板及上述第2絕緣層內。
  10. 一種記憶體元件，其包含： 基板； 非揮發性記憶體，其設於上述基板； 記憶體控制器，其設於上述基板，且連接於上述非揮發性記憶體； 第1配線，其設於上述基板，包含一端部及另一端部，且上述一端部連接於上述記憶體控制器； ESD保護元件，其設於上述基板內； 焊腳，其設於上述基板內，且連接有上述ESD保護元件； 第1通孔插塞，其設於上述基板內，且一端部連接於上述第1配線之上述另一端部，另一端部連接於上述焊腳； 連接端子，其設於上述基板，且可與主機裝置電性連接；及 第2通孔插塞，其設於上述基板內，且一端部連接於上述焊腳，另一端部連接於上述連接端子。
  11. 如請求項10之記憶體元件，其中 上述ESD保護元件包含第1端子及第2端子； 上述焊腳包含連接於上述第1端子之第1導電部、及連接於上述第2端子之第2導電部； 上述第1通孔插塞之上述另一端部，連接於上述焊腳之上述第1導電部； 上述第2通孔插塞之上述一端部，連接於上述焊腳之上述第1導電部。
  12. 如請求項11之記憶體元件，其中 包含設於上述基板之第1接地層及第2接地層； 上述第1接地層連接於上述焊腳之上述第2導電部； 上述第2接地層配置於第1配線之下方。
  13. 如請求項12之記憶體元件，其中 上述基板包含第1絕緣層、第2絕緣層、第3絕緣層及印刷配線板； 上述第1絕緣層、上述第2絕緣層及上述印刷配線板，以此順序積層於第1方向。
  14. 如請求項13之記憶體元件，其中 上述非揮發性記憶體、上述記憶體控制器及上述第1配線，設於上述印刷配線板； 上述第2通孔插塞設於上述第2絕緣層內； 上述焊腳、上述ESD保護元件及上述第1接地層，設於上述第3絕緣層內； 上述第2接地層設於上述印刷配線板內； 上述第1通孔插塞係設於上述印刷配線板及上述第3絕緣層內。
  15. 如請求項9或14之記憶體元件，其中 上述連接端子設於上述第1絕緣層； 上述第1絕緣層包含上述連接端子露出之開口。
  16. 如請求項1至15中任一項之記憶體元件，其中上述第1配線為微帶線。
  17. 如請求項1至16中任一項之記憶體元件，其中 上述ESD保護元件包含第1二極體及第2二極體； 上述第1二極體之陰極與上述第2二極體之陰極連接。
  18. 如請求項17之記憶體元件，其中上述第1二極體及上述第2二極體之各者為齊納二極體。
TW110122045A 2021-03-23 2021-06-17 記憶體元件 TWI784574B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2021048578A JP2022147368A (ja) 2021-03-23 2021-03-23 メモリデバイス
JP2021-048578 2021-03-23

Publications (2)

Publication Number Publication Date
TW202238599A true TW202238599A (zh) 2022-10-01
TWI784574B TWI784574B (zh) 2022-11-21

Family

ID=83396615

Family Applications (2)

Application Number Title Priority Date Filing Date
TW111139292A TW202305809A (zh) 2021-03-23 2021-06-17 記憶體元件
TW110122045A TWI784574B (zh) 2021-03-23 2021-06-17 記憶體元件

Family Applications Before (1)

Application Number Title Priority Date Filing Date
TW111139292A TW202305809A (zh) 2021-03-23 2021-06-17 記憶體元件

Country Status (8)

Country Link
US (1) US20240015991A1 (zh)
EP (1) EP4318309A1 (zh)
JP (1) JP2022147368A (zh)
KR (1) KR20230162651A (zh)
CN (1) CN117043784A (zh)
DE (1) DE112021007349T5 (zh)
TW (2) TW202305809A (zh)
WO (1) WO2022201566A1 (zh)

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3822768B2 (ja) * 1999-12-03 2006-09-20 株式会社ルネサステクノロジ Ｉｃカードの製造方法
EP1779473B1 (en) * 2004-06-17 2012-08-08 Walletex Microelectronics LTD. Improved connector and device for flexibly connectable computer systems
JP2011100649A (ja) * 2009-11-06 2011-05-19 Murata Mfg Co Ltd 電子部品内蔵基板および電子モジュール。
US8796863B2 (en) * 2010-02-09 2014-08-05 Samsung Electronics Co., Ltd. Semiconductor memory devices and semiconductor packages
JP2018156717A (ja) * 2017-03-21 2018-10-04 東芝メモリ株式会社 半導体記憶装置
JP7292864B2 (ja) * 2018-04-23 2023-06-19 キオクシア株式会社 半導体記憶装置
JP2020003875A (ja) 2018-06-25 2020-01-09 キオクシア株式会社 半導体記憶装置
US11477881B2 (en) * 2019-06-26 2022-10-18 Sandisk Technologies Llc Spark gap electrostatic discharge (ESD) protection for memory cards
JP2021044509A (ja) * 2019-09-13 2021-03-18 キオクシア株式会社 半導体装置、及び、半導体記憶装置

Also Published As

Publication number Publication date
US20240015991A1 (en) 2024-01-11
WO2022201566A1 (ja) 2022-09-29
TW202305809A (zh) 2023-02-01
TWI784574B (zh) 2022-11-21
DE112021007349T5 (de) 2024-01-25
JP2022147368A (ja) 2022-10-06
CN117043784A (zh) 2023-11-10
KR20230162651A (ko) 2023-11-28
EP4318309A1 (en) 2024-02-07

Similar Documents

Publication Publication Date Title
CN109524368B (zh) 半导体装置
US10991638B2 (en) Semiconductor package system
US9087710B2 (en) Semiconductor device with stacked semiconductor chips
CN110911380B (zh) 电子设备
KR101580925B1 (ko) 칩온 보드 타입의 패키지
JP2017168586A (ja) 半導体装置
KR20060103540A (ko) 풀-그리드 소켓을 가능하게 하는 공간을 가진 어레이커패시터
KR20110066701A (ko) 패키지 기판 및 이를 구비한 반도체 패키지
US11037879B2 (en) Semiconductor device
TWI784574B (zh) 記憶體元件
JPH07147378A (ja) 半導体モジュールおよびこれに使用されるｉｃパッケージ
KR102571267B1 (ko) 부분 중첩 반도체 다이 스택 패키지
KR20110082643A (ko) 반도체 칩의 실장 기판 및 이를 갖는 반도체 패키지
JP5166903B2 (ja) 半導体装置
CN110112113B (zh) 半导体封装件
JP2008098251A (ja) 配線基板
US11069646B2 (en) Printed circuit board structure having pads and conductive wire
TWI820697B (zh) 電子裝置
US9000579B2 (en) Integrated circuit package system with bonding in via
CN112616240A (zh) 芯片基板及主板
KR20110055976A (ko) 스택 패키지