KR20230162651A - 메모리 디바이스 - Google Patents

메모리 디바이스 Download PDF

Info

Publication number
KR20230162651A
KR20230162651A KR1020237036295A KR20237036295A KR20230162651A KR 20230162651 A KR20230162651 A KR 20230162651A KR 1020237036295 A KR1020237036295 A KR 1020237036295A KR 20237036295 A KR20237036295 A KR 20237036295A KR 20230162651 A KR20230162651 A KR 20230162651A
Authority
KR
South Korea
Prior art keywords
substrate
footprint
insulating layer
memory device
conductive portion
Prior art date
Application number
KR1020237036295A
Other languages
English (en)
Inventor
도시타다 사이토
야스오 오츠카
아츠시 곤도
Original Assignee
키오시아 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 키오시아 가부시키가이샤 filed Critical 키오시아 가부시키가이샤
Publication of KR20230162651A publication Critical patent/KR20230162651A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B80/00—Assemblies of multiple devices comprising at least one memory device covered by this subclass
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/06—Addressing a physical block of locations, e.g. base addressing, module addressing, memory dedication
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/0772—Physical layout of the record carrier
    • G06K19/07735—Physical layout of the record carrier the record carrier comprising means for protecting against electrostatic discharge
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/06—Arrangements for interconnecting storage elements electrically, e.g. by wiring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/60—Protection against electrostatic charges or discharges, e.g. Faraday shields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0255—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using diodes as protective elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48105—Connecting bonding areas at different heights
    • H01L2224/48106—Connecting bonding areas at different heights the connector being orthogonal to a side surface of the semiconductor or solid-state body, e.g. parallel layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Theoretical Computer Science (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)
  • Coloring Foods And Improving Nutritive Qualities (AREA)

Abstract

메모리 디바이스는, 기판(30)과, 기판(30)에 마련된 불휘발성 메모리(14)와, 기판(30)에 마련되고, 불휘발성 메모리(14)에 접속된 메모리 컨트롤러(13)와, 기판(30)에 마련되고, 일단부 및 타단부를 포함하고, 일단부가 메모리 컨트롤러(13)에 접속된 배선(40)을 포함한다. 메모리 디바이스는, 또한, 기판(30)에 마련되고, 배선(40)의 타단부에 접속된 풋프린트(60)와, 기판(30)에 마련되고, 풋프린트(60)에 접속된 ESD 보호 소자(12A)와, 기판(30)에 마련되고, 호스트 장치와 전기적으로 접속 가능한 접속 단자와, 기판 내에 마련되고, 일단부가 배선(40)의 타단부에 접속되고, 타단부가 접속 단자에 접속된 비아 플러그를 포함한다.

Description

메모리 디바이스
본 발명의 실시 형태는 메모리 디바이스에 관한 것이다.
메모리 디바이스는, 예를 들어, 플래시 메모리와, 메모리 컨트롤러와, 호스트 장치와 접속 가능한 접속 단자와, ESD(Electro Static Discharge) 보호 소자를 포함한다.
일본 특허 공개 제2020-003875호 공보
본 발명의 목적은, ESD의 영향을 억제할 수 있음과 함께, 전기 신호의 전송 특성의 열화를 억제할 수 있는 메모리 디바이스를 제공하는 데 있다.
실시 형태의 메모리 디바이스는, 기판과, 상기 기판에 마련된 불휘발성 메모리와, 상기 기판에 마련되고, 상기 불휘발성 메모리에 접속된 메모리 컨트롤러와, 상기 기판에 마련되고, 일단부 및 타단부를 포함하고, 상기 일단부가 상기 메모리 컨트롤러에 접속된 제1 배선을 포함한다. 실시 형태의 메모리 디바이스는, 또한, 상기 기판에 마련되고, 상기 제1 배선의 상기 타단부에 접속된 풋프린트와, 상기 기판에 마련되고, 상기 풋프린트에 접속된 ESD 보호 소자와, 상기 기판에 마련되고, 호스트 장치와 전기적으로 접속 가능한 접속 단자와, 상기 기판 내에 마련되고, 일단부가 상기 제1 배선의 상기 타단부에 접속되고, 타단부가 접속 단자에 접속된 제1 비아 플러그를 포함한다.
도 1은, 제1 실시 형태에 관계되는 메모리 디바이스의 블록도이다.
도 2는, ESD 보호 소자의 구성도이다.
도 3은, 메모리 디바이스의 외형 평면도이다.
도 4는, 메모리 디바이스의 외형 측면도이다.
도 5는, 제1 실시 형태에 관계되는 메모리 디바이스의 평면도이다.
도 6은, 도 5의 VI-VI선을 따른 단면도이다.
도 7은, 도 5의 VII-VII선을 따른 단면도이다.
도 8은, 도 5의 VIII-VIII선을 따른 단면도이다.
도 9는, 제1 실시 형태에 관계되는 메모리 디바이스의 풋프린트의 평면도이다.
도 10은, 비교예에 관계되는 메모리 디바이스의 평면도이다.
도 11은, 제2 실시 형태에 관계되는 메모리 디바이스의 풋프린트의 평면도이다.
도 12는, 실시 형태에 관계되는 메모리 디바이스의 전기 신호의 전송 특성 및 비교예에 관계되는 메모리 디바이스의 전기 신호의 전송 특성을 도시하는 특성도이다.
도 13은, 제3 실시 형태에 관계되는 메모리 디바이스의 평면도이다.
도 14는, 도 13의 XIV-XIV선을 따른 단면도이다.
도 15는, 도 13의 XV-XV선을 따른 단면도이다.
이하, 도면을 참조하면서 실시 형태를 설명한다.
(제1 실시 형태)
도 1은, 제1 실시 형태에 관계되는 메모리 디바이스(1)의 블록도이다.
메모리 디바이스(1)는 예를 들어, 호스트 장치(2)에 전기적으로 접속 가능한 리무버블 메모리 카드 등의 메모리 디바이스이다. 호스트 장치(2)는 예를 들어, 퍼스널 컴퓨터 혹은 서버 등의 정보 처리 장치, 테스터 장치, 제조 장치, 스틸 카메라 혹은 비디오 카메라 등의 촬상 장치, 태블릿 컴퓨터 혹은 스마트폰 등의 휴대 단말기, 게임 기기, 또는, 카 내비게이션 시스템(차량 탑재 단말기)이다.
메모리 디바이스(1)는 단자군(11)과, ESD 보호 회로(12)와, 메모리 컨트롤러(13)와, 불휘발성 메모리(14)를 포함한다.
단자군(11)은 복수의 접속 단자(도시하지 않음)를 포함한다. 복수의 접속 단자는 호스트 장치(2)와 전기적으로 접속 가능하다. 예를 들어, 호스트 장치(2)에 메모리 디바이스(1)가 접속된 상태에서는, 복수의 접속 단자는 호스트 장치(2)와 전기적으로 접속된다. 호스트 장치(2)와 메모리 디바이스(1) 간의 데이터 전송은, 예를 들어, 시리얼 전송에 의해 행해진다.
ESD 보호 회로(12)는 복수의 ESD 보호 소자(도시하지 않음)를 포함한다. 복수의 ESD 보호 소자와 복수의 접속 단자는 접속되어 있다. 예를 들어, 복수의 ESD 보호 소자의 수와 복수의 접속 단자의 수는 동일하다. 이 경우, 각 접속 단자에는 1개의 ESD 보호 소자가 접속되고, 또한, 다른 접속 단자에는 다른 ESD 보호 소자가 접속된다.
도 2는, ESD 보호 소자(12A)의 구성도이다.
ESD 보호 소자(12A)는 제1 다이오드(12A1), 제2 다이오드(12A2), 제1 단자(T1) 및 제2 단자(T2)를 포함한다.
제1 다이오드(12A1)와 제2 다이오드(12A2)는 직렬로 접속되어 있다. 제1 다이오드(12A1)의 캐소드는 제2 다이오드(12A2)의 캐소드에 접속되어 있다. 제1 단자(T1)는 제1 다이오드(12A1)의 애노드에 접속되어 있다. 제2 단자(T2)는 제2 다이오드(12A2)의 애노드에 접속되어 있다.
다이오드(12A1,12A2)의 각각이 제너 다이오드인 경우, ESD 보호 소자(12A)는 쌍방향 제너 다이오드이다.
이하, ESD 보호 소자로서, 도 2에 도시한 ESD 보호 소자(12A)를 사용한 경우에 대하여 설명하지만, ESD 보호 소자는 ESD 보호 소자(12A)에 한정되지는 않는다. 예를 들어, ESD 보호 소자를 구성하는 다이오드의 수는 1개여도 된다. 또한, ESD 보호 소자는 다이오드와 상이한 다른 종류의 소자를 더 포함하고 있어도 된다. 메모리 디바이스의 종류나 사양 등에 따라서 사용되는 ESD 보호 소자는 적절히 결정된다.
도 1에 도시하는 메모리 컨트롤러(13)는 불휘발성 메모리(14)를 제어한다. 보다 상세하게는, 메모리 컨트롤러(13)는 호스트 장치(2)로부터 명령을 수취하고, 수취한 명령에 기초하여 불휘발성 메모리(14)를 제어한다. 구체적으로는, 메모리 컨트롤러(13)는 호스트 장치(2)로부터 기입이 지시된 데이터를 불휘발성 메모리(14)에 기입하고, 호스트 장치(2)로부터 읽어내기가 지시된 데이터를 불휘발성 메모리(14)로부터 읽어내서 호스트 장치(2)로 송신한다.
또한, 메모리 디바이스(1)는 메모리 컨트롤러(13) 이외의 컨트롤러를 포함하고 있어도 된다. 이 컨트롤러 및 메모리 컨트롤러(13)는 하나의 컨트롤러(칩)로서 구성되어도 되고, 또는, 컨트롤러 및 메모리 컨트롤러(13)는 각각 별개의 컨트롤러(칩)로서 구성되어도 된다.
불휘발성 메모리(14)는 데이터를 불휘발로 유지하는 메모리이며, 예를 들어, 복수의 불휘발성의 반도체 메모리 셀을 포함하는 NAND형 플래시 메모리이다. NAND형 플래시 메모리는, 예를 들어, 적층된 복수의 NAND형 플래시 메모리 다이(도시하지 않음)를 포함한다. NAND형 플래시 메모리 대신에 복수의 불휘발성의 자기 메모리 셀 또는 상변화 메모리 셀을 포함하는 메모리를 사용해도 된다.
도 3은, 메모리 디바이스(1)의 외형 평면도이다. 또한, 도 3에서는, 메모리 디바이스(1)의 내부 메모리 컨트롤러(13) 및 불휘발성 메모리(14)를 파선으로 나타내고 있다. 도 4는 메모리 디바이스(1)의 측면도이다.
도 3 및 도 4에는 X축, Y축 및 Z축이 나타내져 있다. X축과 Y축과 Z축은 서로 직교한다. X축은 메모리 디바이스(1)의 폭을 따른다. Y축은 메모리 디바이스(1)의 길이(높이)를 따른다. Z축은 메모리 디바이스(1)의 두께를 따른다.
메모리 디바이스(1)는 얇은 판상의 카드 케이스(케이싱, 하우징 또는 패키지라고도 칭해진다)(10)를 구비한다. 카드 케이스(10)의 재료, 예를 들어, 폴리카르보네이트 수지나 ABS 수지 등의 절연 수지이다. 카드 케이스(10)는 예를 들어, Y축 방향으로 연장된 대략 직사각형의 판상으로 형성된다. Y축 방향은, 카드 케이스(10)의 긴 변 방향이다. 메모리 디바이스(1)는 그 전후나 표리의 방향을 나타내는 모따기부(20)를 갖는다.
도 4에 도시하는 바와 같이, 카드 케이스(10)는 제1 면(21) 및 제2 면(22)을 포함한다. 제1 면(21) 및 제2 면(22)은 Y축 방향으로 연장된 대략 사각형(직사각형)의 형상을 갖는다. Y축 방향은, 제1 면(21) 및 제2 면(22)의 긴 변 방향이기도 하다. 제1 면(21)은 Z축의 정방향으로 향하는 대략 평탄한 면이다. 제2 면(22)은 제1 면(21)의 반대측에 위치하고, Z축의 부방향으로 향하는 대략 평탄한 면이다.
도 3에 도시한 바와 같이, 메모리 디바이스(1)는 제1 면(21)의 측에 마련된 복수의 접속 단자(11P)를 포함한다. 복수의 접속 단자(11P)는 먼저 설명한 도 1의 단자군(11)의 복수의 접속 단자이다. 복수의 접속 단자(11P)는 X축을 따라서 배치되어 있다. 복수의 접속 단자(11P)는 카드 케이스(10)로부터 노출되어 있다. 복수의 접속 단자(11P)의 각각은 외부 접속 단자나 패드라고도 칭해진다.
또한, 도 3에서는, 간략화를 위해서, 접속 단자(11P)의 수는 7로 하고 있지만, 접속 단자(11P)의 수는 7보다도 많아도 된다. 또한, 접속 단자(11P)의 수는 7보다도 적어도 된다. 또한, 도 3에서는, 간략화를 위해서, 복수의 접속 단자(11P)는 1개의 열로 배치되어 있지만, 복수의 접속 단자(11P)는 복수의 열에 걸쳐서 배치되어 있어도 된다. 각 열에 배치되는 접속 단자(11P)의 수는 모든 열에 있어서 동일한 경우도 있고, 그렇지 않은 경우도 있다.
이어서, 카드 케이스(10) 내의 디바이스 구조에 대하여 설명한다.
도 5는 제1 실시 형태에 관계되는 메모리 디바이스의 평면도이며, 도 3의 일점쇄선으로 둘러싸인 영역을 제2 면(22) 측으로부터 본 것이다. 도 6은 도 5의 VI-VI선을 따른 단면도이다. 도 7은 도 5의 VII-VII선을 따른 단면도이다. 도 8은 도 5의 VIII-VIII선을 따른 단면도(제3 단면도)이다. 도 5 내지 도 8에는 케이스(10)는 도시되어 있지 않다. 도 9는 풋프린트(60)의 평면도이다.
케이스 내에는, 접속 단자(11P), 메모리 컨트롤러(13), 불휘발성 메모리(14), 기판(30), 마이크로스트립 라인(40), 제1 패드 전극(41), 제2 패드 전극(42), 본딩 와이어(43), 제1 비아 플러그(51), 풋프린트(60), 제1 그라운드 플레인(71) 및 제2 그라운드 플레인(72)이 마련되어 있다.
기판(30)은, 제1 절연층(31)과, 제2 절연층(32)과, 프린트 배선판(33)을 포함한다. 제1 절연층(31), 제2 절연층(32) 및 프린트 배선판(33)은 Z축 부방향(제1 방향)을 따라서 이 순으로 적층되어 있다.
제1 절연층(31)의 재료 및 제2 절연층(32)의 재료는, 예를 들어, 실리콘 산화물이나 실리콘 질화물이다. 제1 절연층(31)의 재료와 제2 절연(32)의 재료는 반드시 동일하다고는 할 수 없다.
프린트 배선판(33)은 프린트 배선(도시하지 않음)을 포함한다. 프린트 배선판(33)은 프린트 배선이 마련되어 있는 영역(배선 영역)과, 프린트 배선이 마련되어 있지 않은 영역(절연 영역)을 포함한다.
메모리 컨트롤러(13), 불휘발성 메모리(14) 및 마이크로스트립 라인(40)은 프린트 배선판(33)의 Z축 부방향의 면(상면) 측에 마련되어 있다.
메모리 컨트롤러(13) 및 불휘발성 메모리(14)는 프린트 배선판(33)의 배선 영역에 배치되어 있다. 메모리 컨트롤러(13) 및 불휘발성 메모리(14)는 프린트 배선을 통하여 전기적으로 접속된다. 한편, 마이크로스트립 라인(40)은 프린트 배선판(33)의 절연 영역에 배치되어 있다.
또한, 불휘발성 메모리(14)는 프린트 배선판(33)의 Z축 정방향의 면(하면) 측에 배치되는 것도 가능하다. 또한, 마이크로스트립 라인 대신에 스트립 라인 등의 다른 배선(전송 선로)을 사용하는 것도 가능하다.
제1 패드 전극(41)은 프린트 배선판(33)의 상면측에 마련되어 있다. 제1 패드 전극(41)은 마이크로스트립 라인(40)의 일단부(Y축 부방향의 단부)에 접속되어 있다.
제2 패드 전극(42)은 메모리 컨트롤러(13)의 Z축 부방향의 면(상면)에 마련되어 있다. 제1 패드 전극(41)과 제2 패드 전극(42)은 본딩 와이어(43)에 의해 접속되어 있다. 그 결과, 마이크로스트립 라인(40)과 메모리 컨트롤러(13)는 전기적으로 접속된다.
도 6 및 도 8에 도시하는 바와 같이, 마이크로스트립 라인(40)의 타단부(Y축 정방향의 단부)는 제1 비아 플러그(51)의 일단부(Z축 부방향의 단부)에 접속되어 있다. 제1 비아 플러그(51)는 프린트 배선판(33) 및 제2 절연층(32) 내에 마련되어 있다. 제1 비아 플러그(51)의 타단부(Z축 정방향의 단부)는 접속 단자(11P)에 접속되어 있다. 제1 비아 플러그(51)는 예를 들어, 도전성 페이스트 또는 도금을 사용하여 형성된다. 도 6 및 도 8에는, 도전성 페이스트를 사용하여 형성된 제1 비아 플러그(51)가 나타내져 있다.
도 8에 도시하는 바와 같이, 프린트 배선판(33)의 상면측에는, ESD 보호 소자(12A), 풋프린트(60) 및 제1 그라운드 플레인(71)이 마련되어 있다. ESD 보호 소자(12A)는 풋프린트(60) 상에 탑재된다.
도 5 및 도 8에 도시하는 바와 같이, 풋프린트(60)는 제1 도전부(61) 및 제2 도전부(62)를 포함한다. ESD 보호 소자(12A)의 제1 단자(도 2에 도시한 제1 단자(T1)) 및 제2 단자(도 2에 도시한 제2 단자(T2))는 각각, 제1 도전부(61) 및 제2 도전부(62)에 전기적으로 접속된다.
ESD 보호 소자(12A)의 제1 단자는, 제1 도전부(61)를 통하여, 제1 비아 플러그(51)의 일단부(Z축 부방향의 단부)에 접속되어 있다. ESD 보호 소자(12A)의 제2 단자는, 제2 도전부(62)를 통하여, 제1 그라운드 플레인(71)에 접속되어 있다. 제1 그라운드 플레인(71)은 그라운드 전위를 갖는다. 또한, 풋프린트는 패드, 패드 전극 또는 랜드라고도 칭해진다.
제1 도전부(61), 제2 도전부(62) 및 제1 그라운드 플레인(71)은 예를 들어, 1매의 금속막을 에칭하여 얻어진다. 금속막은, 예를 들어, 구리막이다.
도 6에 도시하는 바와 같이, 제2 그라운드 플레인(72)은 프린트 배선판(33) 내에 마련되어 있다. 제2 그라운드 플레인(72)은 그라운드 전위를 갖는다. 제2 그라운드 플레인(72)은 제1 비아 플러그(51)와는 물리적으로 분리되어 있다. 제2 그라운드 플레인(72)은 제1 비아 플러그(51)와 전기적으로 접속되어 있지는 않다. 마이크로스트립 라인(40)의 Z축 정방향(하방)에 있어서, 제2 그라운드 플레인(72)은 솔리드상의 형상을 갖는다.
접속 단자(11P)는 제1 절연층(31) 내에 마련되어 있다. 제1 절연층(31)은 접속 단자(11P)가 노출되는 개구(81)를 포함한다.
여기서, 노출되어 있는 접속 단자(11P)에 정전기가 대전하면, ESD(정전 방전)가 발생하는 경우가 있다. ESD는 서지를 초래하는 원인이 된다. 서지가 접속 단자(11P)로부터 메모리 디바이스(1) 내에 침입하면, 메모리 컨트롤러(13)나 불휘발성 메모리(14)는 파괴될 가능성이 있다.
그러나, ESD 보호 소자(12A)를 사용하는 경우, ESD에 의해 발생한 서지는, ESD 보호 소자(12A)를 통하여 제1 그라운드 플레인(71)에 흐르므로, ESD에 기인하는 메모리 컨트롤러(13)나 불휘발성 메모리(14)의 파괴(ESD의 영향)는 억제된다.
또한, 본 실시 형태의 메모리 디바이스(1)는, 이후, 전기 신호의 주파수가 더 높아지더라도, 전기 신호의 전송 특성의 열화를 억제할 수 있다고 하는 효과를 갖는다. 이하, 이 점에 대하여 더 설명한다.
본 실시 형태에서는, ESD 보호 소자(12A)는 풋프린트(60)를 통하여, 접속 단자(11P)와 제2 패드 전극(42) 사이에 접속된다. 바꿔 말하면, ESD 보호 소자(12A)는 1개의 배선(이하, 제1 배선이라고 함)으로부터 분리된 분기 배선을 경유하지 않고, 접속 단자(11P)와 제2 패드 전극(42) 사이에 접속된다.
상기 제1 배선은, 풋프린트(60)(제1 도전부(61))와, 제1 비아 플러그(51)와, 마이크로스트립 라인(40)과, 제1 패드 전극(41)과, 본딩 와이어(43)로 구성된다.
도 10은 비교예에 관계되는 메모리 디바이스의 평면도이다. 비교예에 관계되는 메모리 디바이스에서는, 제1 도전부(61)는 마이크로스트립 라인(40)으로부터 분기된 분기 배선(44)에 접속되어 있다. 따라서, 비교예의 경우, ESD 보호 소자(12A)는 분기 배선(44)을 경유하여, 접속 단자(11P)(도시하지 않음)와 제2 패드 전극(42) 사이에 접속되게 된다.
분기 배선(44)은 기생 유도를 발생시킨다. 또한, ESD 보호 소자(12A)를 구성하는 다이오드의 PN 정션은 기생 용량을 발생시킨다. 기생 유도 및 기생 용량은 LC 직렬 공진 회로를 구성한다. 그 결과, 상기 제1 배선에는 LC 직렬 공진 회로가 병렬로 접속되게 된다.
따라서, 제1 배선 중에 LC 직렬 공진 회로의 공진 주파수를 갖는 전기 신호가 흐르면, 당해 전기 신호가 크게 감쇠한다고 하는, 전기 신호의 전송 특성의 열화가 발생한다. 이후, 전기 신호의 주파수가 더 높아지면, 분기 배선의 길이가 가령 짧더라도 전기 신호의 전송 특성의 열화(LC 직렬 공진 회로의 영향)는 무시할 수 없게 될 가능성이 있다.
본 실시 형태의 메모리 디바이스(1)는 분기 배선을 사용하고 있지 않으므로, 이후, 전기 신호의 주파수가 더 높아지더라도, 전기 신호의 전송 특성의 열화는 억제할 수 있다.
이상 설명한 바와 같이 본 실시 형태에 따르면, ESD 보호 소자(12A)에 의해 ESD의 영향을 억제할 수 있음과 함께, 이후, 전기 신호의 주파수가 더 높아지더라도, 전기 신호의 전송 특성의 열화는 억제할 수 있는 메모리 디바이스(1)를 제공할 수 있다.
(제2 실시 형태)
도 11은 제2 실시 형태에 관계되는 메모리 디바이스의 풋프린트의 평면도이다. 도 11은 제1 실시 형태의 도 9에 상당한다.
본 실시 형태가 제1 실시 형태와 상이한 점은, 제2 도전부(62)의 형상이 솔리드상인 것에 있다. 이하, 이 점에 대하여 더 설명한다.
X축 및 Y축으로 규정되는 면(X-Y면) 내에 있어서, 제2 도전부(62)의 Y축 방향의 치수는, X축의 좌표에 구애되지 않고 일정하다. 바꿔 말하면, 본 실시 형태에서는, X-Y면 내에 있어서의 제2 도전부(62)의 형상은, X축에 평행한 변과 Y축에 평행한 변을 2개의 변으로 하는 직사각형이다. 또한, 제1 및 제2 실시 형태에 있어서, 제1 도전부(61)의 형상은 솔리드상이다.
본 실시 형태에 따르면, 제2 도전부(62)의 제1 그라운드 플레인(71)과의 접속 개소에 있어서도, LC 직렬 공진 회로의 유도 성분이 되는 개소를 저감시킬 수 있다. 그 결과, 전기 신호의 전송 특성의 열화를 보다 효과적으로 억제하는 것이 가능하게 된다.
도 12는, 실시 형태에 관계되는 메모리 디바이스의 전기 신호의 전송 특성 및 비교예에 관계되는 메모리 디바이스의 전기 신호의 전송 특성을 도시하는 특성도이다. 종축은 전기 신호의 강도(신호 강도)를 나타내고, 횡축은 전기 신호의 주파수를 나타내고 있다. 또한, 비교예에 관계되는 메모리 디바이스는, 상술한 도 10에 도시되는 메모리 디바이스이다.
도 12로부터, 본 실례는 0에서 24GHz 부근까지의 주파수에 있어서 신호 강도는 확보할 수 있지만, 비교예에서는 24GHz 부근까지의 주파수에 있어서 신호 강도는 확보되어 있지 않다. 이것은, 본 실시 형태에서는 PCIExpress(PCIe)(등록 상표) 4.0(Gen4)의 기본 주파수(8GHz)의 3차 고조파의 전기 신호를 전송하는 것이 가능한 것을 의미하고 있다.
"0" 데이터와 "1" 데이터가 교호로 연속하는 비트열을 전송할 때에 24GHz의 고주파가 발생한다. 24GHz는 PCIe4.0으로 상정되는 최대 주파수이다. 실제의 데이터 전송에서는 전송 비트 패턴에 의해, 24GHz보다도 낮은 주파수가 발생하는 것이 통상이다. 비교예의 경우, 21GHz 부근에서 신호 강도가 저하되어 있기 때문에, 21GHz 부근의 주파수를 갖는 전기 신호의 전송은 장애가 될 가능성이 있다.
(제3 실시 형태)
도 13은 제3 실시 형태에 관계되는 메모리 디바이스의 평면도이다. 도 14는 도 13의 XIV-XIV선을 따른 단면도이다. 도 15는 도 13의 XV-XV선을 따른 단면도이다.
제1 실시 형태 및 제2 실시 형태에서는, ESD 보호 소자는 기판의 프린트 배선판의 상면측에는 마련되어 있지만, 본 실시 형태에서는 ESD 보호 소자는 기판의 절연층 내에 마련되어 있다.
본 실시 형태의 기판(30)은 도 14에 도시하는 바와 같이, 제1 절연층(31), 제2 절연층(32), 제3 절연층(34) 및 프린트 배선판(33)을 포함한다. 제1 절연층(31), 제2 절연층(32), 제3 절연층(34) 및 프린트 배선판(33)은 Z축 부방향(제1 방향)을 따라서 이 순으로 적층되어 있다.
도 15에 도시하는 바와 같이, 제3 절연층(34) 내에는 ESD 보호 소자(12A)가 마련되어 있다. 제3 절연층(34) 내에는 또한 제1 도전부(61), 제2 도전부(62) 및 제1 그라운드 플레인(71)이 마련되어 있다. ESD 보호 소자(12A)의 제2 단자는, 제2 도전부(62)를 통하여, 제1 그라운드 플레인(71)에 접속되어 있다.
제1 비아 플러그(51)는 프린트 배선판(33) 및 제3 절연층(34) 내에 마련되어 있다. 제1 비아 플러그(51)의 타단부(Z축 정방향의 단부)는 제1 도전부(61)에 접속되어 있다. 제2 비아 플러그(52)는 제2 절연층(32) 내에 마련되어 있다. 제2 비아 플러그(52)의 일단부(Z축 부방향의 단부)는 제1 도전부(61)에 접속되어 있다. 제2 비아 플러그(52)의 타단부(Z축 정방향의 단부)는 접속 단자(11P)에 접속되어 있다.
ESD 보호 소자(12A)는 분기 배선을 경유하지 않고, 접속 단자(11P)와 제2 패드 전극(42) 사이에 접속된다. 따라서, 본 실시 형태의 메모리 디바이스는, 이후, 전기 신호의 주파수가 더 높아지더라도, 전기 신호의 전송 특성의 열화는 억제할 수 있다.
또한, 본 실시 형태에서는, ESD 보호 소자(12A)는 기판(30)의 제3 절연층(34) 내에 마련되어 있다. 이와 같이 ESD 보호 소자(12A)를 기판(30)의 내부에 실장하는 것도 전기 신호의 전송 특성의 열화의 억제로 이어진다.
또한, 상술한 실시 형태의 메모리 디바이스는, 프린트 배선을 포함하는 층은 1개였지만, 프린트 배선을 포함하는 층은 2개 이상이어도 된다.
상술한 실시 형태의 상위 개념, 중위 개념 및 하위 개념의 일부 또는 전부 및 상술하고 있지 않은 그 밖의 실시 형태는, 예를 들어, 이하의 부기 1 내지 18 및 부기 1 내지 18의 임의의 조합(명백하게 모순되는 조합은 제외한다)으로 표현할 수 있다.
[부기 1]
기판과,
상기 기판에 마련된 불휘발성 메모리와,
상기 기판에 마련되고, 상기 불휘발성 메모리에 접속된 메모리 컨트롤러와,
상기 기판에 마련되고, 일단부 및 타단부를 포함하고, 상기 일단부가 상기 메모리 컨트롤러에 접속된 제1 배선과,
상기 기판에 마련되고, 상기 제1 배선의 상기 타단부에 접속된 풋프린트와,
상기 기판에 마련되고, 상기 풋프린트에 접속된 ESD 보호 소자와,
상기 기판에 마련되고, 호스트 장치와 전기적으로 접속 가능한 접속 단자와,
상기 기판 내에 마련되고, 일단부가 상기 제1 배선의 상기 타단부에 접속되고, 타단부가 접속 단자에 접속된 제1 비아 플러그
를 구비하는 메모리 디바이스.
[부기 2]
상기 기판에 마련되고, 상기 풋프린트에 접속된 제1 그라운드 플레인을 구비하는 부기 1에 기재된 메모리 디바이스.
[부기 3]
상기 ESD 보호 소자는, 제1 단자 및 제2 단자를 포함하고,
상기 풋프린트는, 상기 제1 단자에 접속된 제1 도전부 및 상기 제2 단자에 접속된 제2 도전부를 포함하고,
상기 제1 비아 플러그의 상기 일단부는, 상기 풋프린트의 상기 제1 도전부에 접속되어 있는 부기 2에 기재된 메모리 디바이스.
[부기 4]
상기 제1 그라운드 플레인은, 상기 풋프린트의 상기 제2 도전부에 접속되어 있는 부기 3에 기재된 메모리 디바이스.
[부기 5]
상기 기판 내에 마련되고, 제1 배선의 하방에 배치된 제2 그라운드 플레인을 구비하는 부기 4에 기재된 메모리 디바이스.
[부기 6]
상기 제2 그라운드 플레인의 형상은 솔리드상인 부기 5에 기재된 메모리 디바이스.
[부기 7]
상기 제2 도전부의 형상은 솔리드상인 부기 6에 기재된 메모리 디바이스.
[부기 8]
상기 기판은, 제1 방향으로 적층된 절연층 및 프린트 배선판을 포함하고,
상기 불휘발성 메모리, 상기 메모리 컨트롤러, 상기 제1 배선, 상기 풋프린트, 상기 ESD 보호 소자 및 상기 제1 그라운드 플레인은, 상기 프린트 배선판에 마련되고,
상기 제1 비아 플러그는, 상기 프린트 배선판 및 상기 절연층 내에 마련되어 있는 부기 6에 기재된 메모리 디바이스.
[부기 9]
상기 절연층은 제1 절연층 및 제2 절연층을 포함하고,
제1 절연층, 제2 절연층 및 상기 프린트 배선판은 이 순으로 상기 제1 방향으로 적층되고,
상기 제1 비아 플러그는, 상기 프린트 배선판 및 상기 제2 절연층 내에 마련되어 있는 부기 8에 기재된 메모리 디바이스.
[부기 10]
기판과,
상기 기판에 마련된 불휘발성 메모리와,
상기 기판에 마련되고, 상기 불휘발성 메모리에 접속된 메모리 컨트롤러와,
상기 기판에 마련되고, 일단부 및 타단부를 포함하고, 상기 일단부가 상기 메모리 컨트롤러에 접속된 제1 배선과,
상기 기판 내에 마련된 ESD 보호 소자와,
상기 기판 내에 마련되고, 상기 ESD 보호 소자가 접속된 풋프린트와,
상기 기판 내에 마련되고, 일단부가 상기 제1 배선의 상기 타단부에 접속되고, 타단부가 상기 풋프린트에 접속된 제1 비아 플러그와,
상기 기판에 마련되고, 호스트 장치와 전기적으로 접속 가능한 접속 단자와,
상기 기판 내에 마련되고, 일단부가 상기 풋프린트에 접속되고, 타단부가 상기 접속 단자에 접속된 제2 비아 플러그
를 구비하는 메모리 디바이스.
[부기 11]
상기 ESD 보호 소자는, 제1 단자 및 제2 단자를 포함하고,
상기 풋프린트는, 상기 제1 단자에 접속된 제1 도전부 및 상기 제2 단자에 접속된 제2 도전부를 포함하고,
상기 제1 비아 플러그의 상기 타단부는, 상기 풋프린트의 상기 제1 도전부에 접속되고,
상기 제2 비아 플러그의 상기 일단부는, 상기 풋프린트의 상기 제1 도전부에 접속되어 있는 부기 10에 기재된 메모리 디바이스.
[부기 12]
상기 기판에 마련된 제1 그라운드 플레인 및 제2 그라운드 플레인을 구비하고,
상기 제1 그라운드 플레인은 상기 풋프린트의 상기 제2 도전부에 접속되고,
상기 제2 그라운드 플레인은 제1 배선의 하방에 배치되어 있는 부기 10 또는 11에 기재된 메모리 디바이스.
[부기 13]
상기 기판은 제1 절연층, 제2 절연층, 제3 절연층 및 프린트 배선판을 포함하고,
상기 제1 절연층, 상기 제2 절연층 및 상기 프린트 배선판은 이 순으로 제1 방향으로 적층되어 있는 부기 12에 기재된 메모리 디바이스.
[부기 14]
상기 불휘발성 메모리, 상기 메모리 컨트롤러 및 상기 제1 배선은, 상기 프린트 배선판에 마련되고,
상기 제2 비아 플러그는, 상기 제2 절연층 내에 마련되고,
상기 풋프린트, 상기 ESD 보호 소자 및 상기 제1 그라운드 플레인은, 상기 제3 절연층 내에 마련되고,
상기 제2 그라운드 플레인은, 상기 프린트 배선판 내에 마련되고,
상기 제1 비아 플러그는, 상기 프린트 배선판 및 상기 제3 절연층 내에 마련되어 있는 부기 13에 기재된 메모리 디바이스.
[부기 15]
상기 접속 단자는 상기 제1 절연층에 마련되고,
상기 제1 절연층은 상기 접속 단자가 노출되는 개구를 포함하는 부기 9 또는 14에 기재된 메모리 디바이스.
[부기 16]
상기 제1 배선은, 마이크로스트립 라인인 부기 1 내지 15의 어느 것에 기재된 메모리 디바이스.
[부기 17]
상기 ESD 보호 소자는 제1 다이오드 및 제2 다이오드를 포함하고,
상기 제1 다이오드의 캐소드와 상기 제2 다이오드의 캐소드는 접속되어 있는 부기 1 내지 16의 어느 것에 기재된 메모리 디바이스.
[부기 18]
상기 제1 다이오드 및 상기 제2 다이오드의 각각은, 제너 다이오드인 부기 17에 기재된 메모리 디바이스.
본 발명의 몇몇 실시 형태를 설명했지만, 이들 실시 형태는, 예로서 제시한 것이며, 발명의 범위를 한정하는 것은 의도하고 있지 않다. 이들 신규의 실시 형태는, 그 밖의 다양한 형태로 실시되는 것이 가능하고, 발명의 요지를 일탈하지 않는 범위에서, 다양한 생략, 치환, 변경을 행할 수 있다. 이들 실시 형태나 그의 변형은, 발명의 범위나 요지에 포함됨과 함께, 특허 청구 범위에 기재된 발명과 그의 균등의 범위에 포함된다.
T1: 제1 단자
T2: 제2 단자
1: 메모리 디바이스
10: 카드 케이스
11: 단자군
11P: 접속 단자
12: ESD 보호 회로
12A: ESD 보호 소자
12A1: 제1 다이오드
12A2: 제2 다이오드
14: 불휘발성 메모리
13: 메모리 컨트롤러
20: 모따기부
21: 제1 면
22: 제2 면
30: 기판
31: 제1 절연층
32: 제2 절연층
33: 프린트 배선판
34: 제3 절연층
40: 마이크로스트립 라인
41: 제1 패드 전극
42: 제2 패드 전극
43: 본딩 와이어
44: 분기 배선
51: 제1 비아 플러그
52: 제2 비아 플러그
60: 풋프린트
61: 제1 도전부
62: 제2 도전부
71: 제1 그라운드 플레인
72: 제2 그라운드 플레인
73: 제3 그라운드 플레인
81: 개구

Claims (23)

  1. 제1 면 및 상기 제1 면과 반대측의 제2 면을 포함하는 기판과,
    상기 기판의 상기 제1 면 상에 마련된 불휘발성 메모리와,
    상기 기판의 상기 제1 면 상에 마련되고, 상기 불휘발성 메모리에 접속된 메모리 컨트롤러와,
    상기 기판의 상기 제1 면 상에 마련되고, 일단부 및 타단부를 포함하는 제1 배선과,
    상기 기판의 상기 제1 면 상에 마련된 제1 패드 전극과,
    상기 메모리 컨트롤러에 마련된 제2 패드 전극과,
    일단부 및 타단부를 포함하고, 상기 제1 패드 전극과 상기 제2 패드 전극을 접속하는 와이어와,
    상기 기판의 상기 제1 면 상에 마련되고, 제1 도전부 및 제2 도전부를 포함하는 풋프린트와,
    상기 기판의 상기 제1 면 상에 마련되고, 상기 풋프린트에 접속된 제1 그라운드 플레인과,
    상기 기판 내에 마련된 제2 그라운드 플레인과,
    상기 풋프린트에 접속되고, 제1 단자 및 제2 단자를 포함하는 ESD 보호 소자와,
    상기 기판의 상기 제2 면으로부터 노출되고, 호스트 장치와 전기적으로 접속 가능한 접속 단자와,
    상기 기판 내에 마련되고, 일단부 및 타단부를 포함하는 제1 비아 플러그
    를 구비하고,
    상기 제2 도전부의 형상은 솔리드상이며,
    상기 제2 그라운드 플레인의 형상은 솔리드상이며,
    상기 와이어의 상기 일단부는, 상기 제1 패드 전극에 접속되고,
    상기 와이어의 상기 타단부는, 상기 제2 패드 전극에 접속되고,
    상기 제1 배선의 상기 일단부는, 상기 제1 패드 전극에 접속되고,
    상기 제1 배선의 상기 타단부는, 상기 풋프린트의 상기 제1 도전부에 접속되고,
    상기 제1 비아 플러그의 상기 일단부는, 상기 풋프린트의 상기 제1 도전부에 접속되고,
    상기 ESD 보호 소자의 상기 제1 단자는, 상기 풋프린트의 상기 제1 도전부에 접속되고,
    상기 제1 비아 플러그의 상기 타단부는, 상기 접속 단자에 접속되는,
    메모리 디바이스.
  2. 제1항에 있어서, 상기 풋프린트의 상기 제2 도전부는, 상기 ESD 보호 소자의 상기 제2 단자에 접속되어 있는 메모리 디바이스.
  3. 제2항에 있어서, 상기 제1 그라운드 플레인은, 상기 풋프린트의 상기 제2 도전부에 접속되어 있는 메모리 디바이스.
  4. 제3항에 있어서, 상기 기판은, 절연층 및 프린트 배선판을 포함하고,
    상기 절연층 및 상기 프린트 배선판은 이 순으로 상기 제2 면으로부터 상기 제1 면을 향하는 제1 방향으로 적층되고,
    상기 불휘발성 메모리, 상기 메모리 컨트롤러, 상기 제1 배선, 상기 풋프린트 및 상기 제1 그라운드 플레인은, 상기 프린트 배선판 상에 마련되고,
    상기 ESD 보호 소자는, 상기 풋프린트 상에 마련되고,
    상기 제1 비아 플러그는, 상기 프린트 배선판 내 및 상기 절연층 내에 마련되어 있는 메모리 디바이스.
  5. 제4항에 있어서, 상기 절연층은 제1 절연층 및 제2 절연층을 포함하고,
    제1 절연층, 제2 절연층 및 상기 프린트 배선판은 이 순으로 상기 제1 방향으로 적층되고,
    상기 제1 비아 플러그는, 상기 프린트 배선판 및 상기 제2 절연층 내에 마련되어 있는 메모리 디바이스.
  6. 제1 면 및 상기 제1 면과 반대측의 제2 면을 포함하는 기판과,
    상기 기판의 상기 제1 면 상에 마련된 불휘발성 메모리와,
    상기 기판의 상기 제1 면 상에 마련되고, 상기 불휘발성 메모리에 접속된 메모리 컨트롤러와,
    상기 기판의 상기 제1 면 상에 마련되고, 일단부 및 타단부를 포함하는 제1 배선과,
    상기 기판의 상기 제1 면 상에 마련된 제1 패드 전극과,
    상기 메모리 컨트롤러에 마련된 제2 패드 전극과,
    일단부 및 타단부를 포함하고, 상기 제1 패드 전극과 상기 제2 패드 전극을 접속하는 와이어와,
    상기 기판 내에 마련되고, 제1 단자 및 제2 단자를 포함하는 ESD 보호 소자와,
    상기 기판 내에 마련되고, 제1 도전부 및 제2 도전부를 포함하는 풋프린트와,
    상기 기판 내에 마련되고, 일단부 및 타단부를 포함하는 제1 비아 플러그와,
    상기 기판의 상기 제2 면으로부터 노출되고, 호스트 장치와 전기적으로 접속 가능한 접속 단자와,
    상기 기판 내에 마련되고, 일단부 및 타단부를 포함하는 제2 비아 플러그
    를 구비하고,
    상기 와이어의 상기 일단부는, 상기 제1 패드 전극에 접속되고,
    상기 와이어의 상기 타단부는, 상기 제2 패드 전극에 접속되고,
    상기 제1 배선의 상기 일단부는, 상기 제1 패드 전극에 접속되고,
    상기 제1 배선의 상기 타단부는, 상기 제1 비아 플러그의 상기 일단부에 접속되고,
    상기 제1 비아 플러그의 상기 타단부는, 상기 풋프린트의 상기 제1 도전부에 접속되고,
    상기 ESD 보호 소자의 상기 제1 단자는, 상기 풋프린트의 상기 제1 도전부에 접속되고,
    상기 제2 비아 플러그의 상기 타단부는, 상기 접속 단자에 접속되는,
    메모리 디바이스.
  7. 제6항에 있어서, 상기 풋프린트의 상기 제2 도전부는, 상기 ESD 보호 소자의 상기 제2 단자에 접속되어 있는 메모리 디바이스.
  8. 제7항에 있어서, 상기 기판의 상기 제1 면 상에 마련된 제1 그라운드 플레인 및 상기 기판 내에 마련된 제2 그라운드 플레인을 구비하고,
    상기 제1 그라운드 플레인은 상기 풋프린트의 상기 제2 도전부에 접속되어 있는 메모리 디바이스.
  9. 제8항에 있어서, 상기 기판은 제1 절연층, 제2 절연층, 제3 절연층 및 프린트 배선판을 포함하고,
    상기 제1 절연층, 상기 제2 절연층 및 상기 프린트 배선판은 이 순으로 상기 제2 면으로부터 상기 제1 면을 향하는 제1 방향으로 적층되어 있는 메모리 디바이스.
  10. 제9항에 있어서, 상기 불휘발성 메모리, 상기 메모리 컨트롤러 및 상기 제1 배선은, 상기 프린트 배선판 상에 마련되고,
    상기 제2 비아 플러그는, 상기 제2 절연층 내에 마련되고,
    상기 풋프린트, 상기 ESD 보호 소자 및 상기 제1 그라운드 플레인은, 상기 제3 절연층 내에 마련되고,
    상기 제2 그라운드 플레인은, 상기 프린트 배선판 내에 마련되고,
    상기 제1 비아 플러그는, 상기 프린트 배선판 내 및 상기 제3 절연층 내에 마련되어 있는 메모리 디바이스.
  11. 제5항 또는 제10항에 있어서, 상기 접속 단자는 상기 제1 절연층에 마련되고,
    상기 제1 절연층은 상기 접속 단자가 노출되는 개구를 포함하는 메모리 디바이스.
  12. 제1항 내지 제11항 중 어느 한 항에 있어서, 상기 제1 배선은, 마이크로스트립 라인인 메모리 디바이스.
  13. 제1항 내지 제12항 중 어느 한 항에 있어서, 상기 ESD 보호 소자는 제1 다이오드 및 제2 다이오드를 포함하고,
    상기 제1 다이오드의 캐소드와 상기 제2 다이오드의 캐소드는 접속되어 있는 메모리 디바이스.
  14. 제13항에 있어서, 상기 제1 다이오드 및 상기 제2 다이오드의 각각은, 제너 다이오드인 메모리 디바이스.
  15. 제1항에 있어서, 상기 제2 패드 전극은, 상기 와이어와, 상기 제1 패드 전극과, 상기 제1 배선과, 상기 풋프린트와, 상기 제1 비아 플러그를 통하여, 상기 접속 단자에 접속되어 있는, 메모리 디바이스.
  16. 제1항에 있어서, 상기 기판의 상기 제1 면의 상방으로부터, 상기 ESD 보호 소자 및 상기 풋프린트를 보면, 상기 ESD 보호 소자가 마련되는 영역과 상기 풋프린트가 마련되는 영역이 일부에 있어서 겹치는, 메모리 디바이스.
  17. 제6항에 있어서, 상기 제2 패드 전극은, 상기 와이어와, 상기 제1 패드 전극과, 상기 제1 배선과, 상기 제1 비아 플러그와, 상기 풋프린트와, 상기 제2 비아 플러그를 통하여, 상기 접속 단자에 접속되어 있는, 메모리 디바이스.
  18. 기판과,
    상기 기판의 상기 제1 면 상에 마련된 불휘발성 메모리와,
    상기 기판의 상기 제1 면 상에 마련되고, 상기 불휘발성 메모리에 접속된 메모리 컨트롤러와,
    상기 기판의 상기 제1 면 상에 마련되고, 일단부 및 타단부를 포함하고, 상기 일단부가 상기 메모리 컨트롤러에 접속된 제1 배선과,
    상기 기판의 상기 제1 면 상에 마련되고, 상기 제1 배선의 상기 타단부에 접속되고, 제1 도전부 및 제2 도전부를 포함하는 풋프린트와,
    상기 기판의 상기 제1 면 상에 마련되고, 상기 풋프린트에 접속된 제1 그라운드 플레인과,
    상기 기판 내에 마련된 제2 그라운드 플레인과,
    상기 풋프린트에 접속되고, 상기 풋프린트에 접속되고, 제1 단자 및 제2 단자를 포함하는 ESD 보호 소자와,
    상기 기판의 상기 제2 면으로부터 노출되고, 호스트 장치와 전기적으로 접속 가능한 접속 단자와,
    상기 기판 내에 마련되고, 일단부가 상기 제1 배선의 상기 타단부에 접속되고, 타단부가 접속 단자에 접속된 제1 비아 플러그
    를 구비하고,
    상기 제1 도전부의 형상은 솔리드상이며,
    상기 제2 도전부의 형상은 솔리드상인,
    메모리 디바이스.
  19. 제18항에 있어서, 상기 풋프린트의 상기 제1 도전부는, 상기 ESD 보호 소자의 상기 제1 단자에 접속되고,
    상기 풋프린트의 상기 제2 도전부는, 상기 ESD 보호 소자의 상기 제2 단자에 접속되고,
    상기 제1 비아 플러그의 상기 일단부는, 상기 풋프린트의 상기 제1 도전부에 접속되어 있는 메모리 디바이스.
  20. 제19항에 있어서, 상기 제1 그라운드 플레인은, 상기 풋프린트의 상기 제2 도전부에 접속되어 있는 메모리 디바이스.
  21. 제20항에 있어서, 상기 제2 그라운드 플레인의 형상은 솔리드상인 메모리 디바이스.
  22. 제21항에 있어서, 상기 기판은, 절연층 및 프린트 배선판을 포함하고,
    상기 절연층 및 상기 프린트 배선판은 이 순으로 상기 제2 면으로부터 상기 제1 면을 향하는 제1 방향으로 적층되고,
    상기 불휘발성 메모리, 상기 메모리 컨트롤러, 상기 제1 배선, 상기 풋프린트 및 상기 제1 그라운드 플레인은, 상기 프린트 배선판 상에 마련되고,
    상기 ESD 보호 소자는, 상기 풋프린트 상에 마련되고,
    상기 제1 비아 플러그는, 상기 프린트 배선판 내 및 상기 절연층 내에 마련되어 있는 메모리 디바이스.
  23. 제22항에 있어서, 상기 절연층은 제1 절연층 및 제2 절연층을 포함하고,
    제1 절연층, 제2 절연층 및 상기 프린트 배선판은 이 순으로 상기 제1 방향으로 적층되고,
    상기 제1 비아 플러그는, 상기 프린트 배선판 내 및 상기 제2 절연층 내에 마련되어 있는 메모리 디바이스.
KR1020237036295A 2021-03-23 2021-06-16 메모리 디바이스 KR20230162651A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2021-048578 2021-03-23
JP2021048578A JP2022147368A (ja) 2021-03-23 2021-03-23 メモリデバイス
PCT/JP2021/022878 WO2022201566A1 (ja) 2021-03-23 2021-06-16 メモリデバイス

Publications (1)

Publication Number Publication Date
KR20230162651A true KR20230162651A (ko) 2023-11-28

Family

ID=83396615

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020237036295A KR20230162651A (ko) 2021-03-23 2021-06-16 메모리 디바이스

Country Status (8)

Country Link
US (1) US20240015991A1 (ko)
EP (1) EP4318309A1 (ko)
JP (1) JP2022147368A (ko)
KR (1) KR20230162651A (ko)
CN (1) CN117043784A (ko)
DE (1) DE112021007349T5 (ko)
TW (2) TWI849534B (ko)
WO (1) WO2022201566A1 (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020003875A (ja) 2018-06-25 2020-01-09 キオクシア株式会社 半導体記憶装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3822768B2 (ja) * 1999-12-03 2006-09-20 株式会社ルネサステクノロジ Ｉｃカードの製造方法
JP2007066922A (ja) * 2003-11-28 2007-03-15 Renesas Technology Corp 半導体集積回路装置
EP1779473B1 (en) * 2004-06-17 2012-08-08 Walletex Microelectronics LTD. Improved connector and device for flexibly connectable computer systems
JP2011100649A (ja) * 2009-11-06 2011-05-19 Murata Mfg Co Ltd 電子部品内蔵基板および電子モジュール。
US8796863B2 (en) * 2010-02-09 2014-08-05 Samsung Electronics Co., Ltd. Semiconductor memory devices and semiconductor packages
JP2018156717A (ja) * 2017-03-21 2018-10-04 東芝メモリ株式会社 半導体記憶装置
JP7292864B2 (ja) * 2018-04-23 2023-06-19 キオクシア株式会社 半導体記憶装置
US11477881B2 (en) * 2019-06-26 2022-10-18 Sandisk Technologies Llc Spark gap electrostatic discharge (ESD) protection for memory cards
JP2021044509A (ja) * 2019-09-13 2021-03-18 キオクシア株式会社 半導体装置、及び、半導体記憶装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020003875A (ja) 2018-06-25 2020-01-09 キオクシア株式会社 半導体記憶装置

Also Published As

Publication number Publication date
TW202238599A (zh) 2022-10-01
JP2022147368A (ja) 2022-10-06
DE112021007349T5 (de) 2024-01-25
TW202305809A (zh) 2023-02-01
EP4318309A1 (en) 2024-02-07
CN117043784A (zh) 2023-11-10
WO2022201566A1 (ja) 2022-09-29
TWI784574B (zh) 2022-11-21
TWI849534B (zh) 2024-07-21
US20240015991A1 (en) 2024-01-11

Similar Documents

Publication Publication Date Title
CN109524368B (zh) 半导体装置
KR100914552B1 (ko) 반도체 메모리 장치 및 이를 구비하는 메모리 모듈
US7227247B2 (en) IC package with signal land pads
US7874491B2 (en) Carrier arrangement with overvoltage protection
CN110633780B (zh) 半导体存储装置
JPS58124259A (ja) リードフレームアセンブリ
KR100911784B1 (ko) 다중 전압용 분리형 박막 커패시터
US8356998B2 (en) Portable information processing device
KR20100118318A (ko) 칩온 보드 타입의 패키지
KR20060103540A (ko) 풀-그리드 소켓을 가능하게 하는 공간을 가진 어레이커패시터
KR20110066701A (ko) 패키지 기판 및 이를 구비한 반도체 패키지
US7606046B2 (en) Semiconductor device and method for mitigating electrostatic discharge (ESD)
KR20170037457A (ko) 인쇄회로기판
EP3132661B1 (en) Die package comprising die-to-wire connector and a wire-to-die connector configured to couple to a die package
JPH07147378A (ja) 半導体モジュールおよびこれに使用されるｉｃパッケージ
CN110112113B (zh) 半导体封装件
KR20230162651A (ko) 메모리 디바이스
US11527459B2 (en) Substrates for semiconductor packages, including hybrid substrates for decoupling capacitors, and associated devices, systems, and methods
EP3905288B1 (en) Horizontally mounted capacitor module
EP1675179A1 (en) Stacked-type semiconductor device
JP2008098251A (ja) 配線基板
US10299381B2 (en) Electronic device and substrate
US11069646B2 (en) Printed circuit board structure having pads and conductive wire
CN116847541A (zh) 电子器件
KR20040058417A (ko) 메모리 모듈용 인쇄회로기판 및 이를 장착하는 소켓