TW202145519A - 用於形成立體記憶體元件的方法 - Google Patents

用於形成立體記憶體元件的方法 Download PDF

Info

Publication number
TW202145519A
TW202145519A TW109123499A TW109123499A TW202145519A TW 202145519 A TW202145519 A TW 202145519A TW 109123499 A TW109123499 A TW 109123499A TW 109123499 A TW109123499 A TW 109123499A TW 202145519 A TW202145519 A TW 202145519A
Authority
TW
Taiwan
Prior art keywords
layer
contact
type doped
dielectric
doped semiconductor
Prior art date
Application number
TW109123499A
Other languages
English (en)
Other versions
TWI756737B (zh
Inventor
張坤
Original Assignee
大陸商長江存儲科技有限責任公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 大陸商長江存儲科技有限責任公司 filed Critical 大陸商長江存儲科技有限責任公司
Publication of TW202145519A publication Critical patent/TW202145519A/zh
Application granted granted Critical
Publication of TWI756737B publication Critical patent/TWI756737B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H10B43/35—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region with cell select transistors, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B41/23—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B41/27—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/40—EEPROM devices comprising charge-trapping gate insulators characterised by the peripheral circuit region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/50—EEPROM devices comprising charge-trapping gate insulators characterised by the boundary region between the core and peripheral circuit regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B51/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory transistors
    • H10B51/40—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory transistors characterised by the peripheral circuit region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B51/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory transistors
    • H10B51/50—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory transistors characterised by the boundary region between the core and peripheral circuit regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02372—Disposition of the redistribution layers connecting to a via connection in the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0239—Material of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/0557—Disposition the external layer being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05657—Cobalt [Co] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05684—Tungsten [W] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08135—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/08145—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08135—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/08145—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/08146—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked the bonding area connecting to a via connection in the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/09—Structure, shape, material or disposition of the bonding areas after the connecting process of a plurality of bonding areas
    • H01L2224/091—Disposition
    • H01L2224/0918—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/09181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/8034—Bonding interfaces of the bonding area
    • H01L2224/80357—Bonding interfaces of the bonding area being flush with the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/8036—Bonding interfaces of the semiconductor or solid state body
    • H01L2224/80379—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/808—Bonding techniques
    • H01L2224/80894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H01L2224/80895—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically conductive surfaces, e.g. copper-copper direct bonding, surface activated bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/808—Bonding techniques
    • H01L2224/80894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H01L2224/80896—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically insulating surfaces, e.g. oxide or nitride layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/9202—Forming additional connectors after the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0688—Integrated circuits having a three-dimensional layout

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

公開了立體（3D）記憶體元件及其形成方法的實施例。在示例中，公開了一種用於形成立體（3D）記憶體元件的方法。依次形成處於基底上的犧牲層、處於犧牲層上的具有N阱的P型摻雜半導體層以及處於P型摻雜半導體層上的介電堆疊體。形成垂直地延伸穿過介電堆疊體和P型摻雜半導體層的通道結構。利用儲存堆疊體代替介電堆疊體，使得通道結構垂直地延伸穿過儲存堆疊體和P型摻雜半導體層。去除基底和犧牲層，以曝露通道結構的末端。利用半導體插塞代替通道結構的與P型摻雜半導體層鄰接的部分。

Description

用於形成立體記憶體元件的方法
本發明的實施例涉及立體（3D）記憶體元件及其製作方法。
透過改進製程技術、電路設計、程式演算法和製作製程使平面儲存單元縮小到了更小的尺寸。但是，隨著儲存單元的特徵尺寸接近下限，平面製程和製作技術變得更加困難，並且成本更加高昂。因此，針對平面儲存單元的儲存密度接近上限。
3D儲存架構能夠解決平面儲存單元中的密度限制。3D儲存架構包括儲存陣列以及用於控制往返於儲存陣列的信號的週邊元件。
本文公開了立體（3D）記憶體元件及其形成方法的實施例。
在一個示例中，公開了一種用於形成立體（3D）記憶體元件的方法。依次形成處於基底上的犧牲層、處於犧牲層上的具有N阱的P型摻雜半導體層以及處於P型摻雜半導體層上的介電堆疊體。形成垂直地延伸穿過介電堆疊體和P型摻雜半導體層的通道結構。利用儲存堆疊體代替介電堆疊體，使得通道結構垂直地延伸穿過儲存堆疊體和P型摻雜半導體層。去除基底和犧牲層，以曝露通道結構的末端。利用半導體插塞代替通道結構的與P型摻雜半導體層鄰接的部分。
在另一示例中，公開了一種用於形成立體（3D）記憶體元件的方法。利用P型摻雜劑對絕緣體上矽（SOI）晶圓的元件層進行摻雜，所述SOI晶圓包括操縱層、掩埋的氧化物層和元件層。利用N型摻雜劑對摻雜的元件層的部分進行摻雜，以在摻雜的元件層中形成N阱。在SOI晶圓的摻雜的元件層上形成介電堆疊體。形成垂直地延伸穿過介電堆疊體和摻雜的元件層的通道結構。利用儲存堆疊體代替介電堆疊體，使得通道結構垂直地延伸穿過儲存堆疊體和摻雜的元件層。去除SOI晶圓的操縱層和掩埋的氧化物層，以曝露通道結構的末端。利用半導體插塞代替通道結構的與摻雜的元件層鄰接的部分。
在又一示例中，公開了一種用於形成立體（3D）記憶體元件的方法。形成處於第一基底上的週邊電路。在第二基底以上形成垂直地延伸穿過儲存堆疊體和具有N阱的P型摻雜半導體層的通道結構。將第一基底和第二基底按照面對面方式鍵合，使得儲存堆疊體處於週邊電路以上。去除第二基底，以曝露通道結構的上端。利用半導體插塞代替通道結構的與P型摻雜半導體層鄰接的部分。
儘管討論了具體配置和佈置，但是應當理解所述討論只是為了達到舉例說明的目的。本領域技術人員將認識到可以使用其他配置和佈置而不脫離本發明的實質和範圍。本領域技術人員顯然將認識到也可以將本發明用到各種各樣的其他應用當中。
應當指出，在說明書中提到“一個實施例”、“實施例”、“示例實施例”、“一些實施例”等表示所述的實施例可以包括特定的特徵、結構或特性，但未必各個實施例都包括該特定特徵、結構或特性。此外，這樣的短語未必是指同一實施例。此外，在結合實施例描述特定特徵、結構或特性時，結合明確或未明確描述的其他實施例實現這樣的特徵、結構或特性處於本領域技術人員的知識範圍之內。
一般而言，可以至少部分地由語境下的使用來理解術語。例如，至少部分地根據語境，文中使用的詞語“一個或多個”可以用於從單數的意義上描述任何特徵、結構或特點，或者可以用於從複數的意義上描述特徵、結構或特點的組合。類似地，還可以將詞語“一”、“一個”或“該”理解為傳達單數用法或者傳達複數用法，其至少部分地取決於語境。此外，可以將詞語“基於”理解為未必意在傳達排他的一組因素，並且相反，再次至少部分地取決於語境，可以允許存在額外的未必明確表述的因素。
應當容易地理解，應當按照最寬的方式解釋本發明中的“在……上”、“在……以上”和“在……之上”，“在……上”不僅意味著直接處於某物上，還包含在某物上，其中其間具有中間特徵或層的含義，以及“在……以上”或者“在……之上”不僅包含在某物以上或之上的含義，還包含在某物以上或之上，其中其間沒有中間特徵或層的含義（即，直接處於某物上）。
此外，文中為了便於說明可以利用空間相對術語，例如，“下面”、“以下”、“下方”、“以上”、“上方”等，以描述一個元件或特徵與其他元件或特徵的如圖所示的關係。空間相對術語意在包含除了附圖所示的取向之外的處於使用或操作步驟中的元件的不同取向。所述設備可以具有其他取向（旋轉90度或者處於其他取向上），並照樣相應地解釋本文中使用的空間相對描述詞。
文中使用的“基底”一詞是指在上面添加後續材料層的材料。能夠對基底本身圖案化。添加到基底上面的材料可以受到圖案化，或者可以保持不受圖案化。此外，基底可以包括很寬範圍內的半導體材料，例如，矽、鍺、砷化鎵、磷化銦等。或者，基底可以由非導電材料，例如，玻璃、塑膠或者藍寶石晶圓等形成。
文中使用的“層”一詞可以指包括具有一定厚度的區域的材料部分。層可以延伸在整個的下層結構或上覆結構之上，或者可以具有比下層或上覆結構的範圍小的範圍。此外，層可以是同質或者非同質的連續結構的一個區域，其具有小於該連續結構的厚度的厚度。例如，層可以位元於所述連續結構的頂表面和底表面之間的任何成對水平面之間，或者位於所述頂表面和底表面處。層可以水平延伸、垂直延伸和/或沿錐形表面延伸。基底可以是層，可以在其中包含一個或多個層，和/或可以具有位於其上、其以上和/或其以下的一個或多個層。層可以包括多個層。例如，互連層可以包括一個或多個導體層和接觸層（在其中形成互連線和/或垂直互連通道（通孔）接觸）以及一個或多個介電層。
文中所使用的詞語“標稱/標稱地”是指在產品或製程的設計階段內設置的部件、或製程操作步驟的特徵或參數的預期或目標值連同高於和/或低於所述預期值的值的範圍。所述值的範圍可能歸因於製造製程或容限的略微變化。如文中所使用的，“大約”一詞是指既定量的值能夠基於與物件半導體元件相關聯的特定技術節點發生變動。基於特定技術節點，“大約”一詞可以指示既定量的值在（例如）該值的10-30%（例如，該值的±10%、±20%或者30%）以內發生變動。
文中使用的“立體（3D）記憶體元件”一詞是指具有垂直取向儲存單元電晶體串（文中稱為“儲存串”，例如，NAND儲存串）的半導體元件，所述垂直取向儲存單元電晶體串處於橫向取向的基底上，進而使得所述儲存串相對於基底沿垂直方向延伸。文中使用的詞語“垂直/垂直地”是指在標稱上垂直於基底的橫向表面。
在一些立體（3D）記憶體元件（例如，3D NAND記憶體元件）中，使用縫隙結構（例如，閘極線縫隙（GLS））從元件的正面提供與儲存陣列的源極（例如，陣列公共源極（ACS））的電性連接。然而，正面源極接觸可能因在字元線和源極接觸之間（甚至是在其間存在間隔體的情況下）引入漏電流和寄生電容這兩者而影響立體（3D）記憶體元件的電性能。間隔體的形成還使製作製程複雜化。除了影響電性能之外，縫隙結構往往包括壁狀多晶矽和/或金屬填充，其可能引入局部應力，進而導致晶圓彎曲或翹曲，由此降低產率。
此外，在一些3D NAND記憶體元件中，選擇性地生長半導體插塞，以包圍通道結構的側壁，例如，其被稱為側壁選擇性磊晶生長（SEG）。與形成於通道結構下端的另一種類型的半導體插塞（例如，底部SEG）相比，側壁SEG的形成避免了對處於通道孔的底表面處的儲存膜和半導體通道的蝕刻（又稱為“SONO”穿孔），由此增大了製程視窗，尤其是在利用先進技術製作3D NAND記憶體元件時，例如，當在多構成級（multi-deck）架構的情況下具有96級或更多級（level）時。側壁SEG往往是透過利用側壁SEG代替在基底和堆疊體結構之間的犧牲層而形成的，其涉及透過縫隙開口進行的多個沉積和蝕刻製程。然而，隨著3D NAND記憶體元件的級持續增多，延伸穿過堆疊體結構的縫隙開口的深寬比變得更大，進而使透過縫隙開口進行沉積和蝕刻製程更具挑戰性，而且對於使用已知方案形成側壁SEG而言是不合乎需求的，原因在於提高的成本和下降的良率。
根據本發明的各種實施例，提供了具有背面源極接觸的立體（3D）記憶體元件。透過將源極接觸從正面移到背面，可以降低每儲存單元的成本，因為能夠增大有效儲存單元陣列面積，並且能夠跳過間隔體形成製程。還能夠提高元件性能，例如，透過避免在字元線與源極接觸之間的漏電流和寄生電容，以及透過減少由正面縫隙結構（作為源極接觸）引起的局部應力。側壁SEG（例如，半導體插塞）可以從基底的背面形成，以避免在基底的正面透過延伸穿過堆疊體結構的開口，進行任何沉積或蝕刻製程。因此，能夠降低製作製程的複雜性和成本，並且能夠提高產率。而且，由於側壁SEG的製作製程不再受穿過堆疊體結構的開口的深寬比的影響，即，不受儲存堆疊體的級的限制，因此還能夠提高立體（3D）記憶體元件的可擴展性。
在本發明的其中一些實施例中，從背面去除在其上形成儲存堆疊體的基底，進而在形成側壁SEG之前曝露通道結構。因此，可以將對基底的選擇擴展至（例如）虛置晶圓，以降低成本，或者擴展至絕緣體上矽（SOI）晶圓，以簡化製作製程。對基底的去除，還可以避免在使用背面減薄製程的已知方法中的厚度均勻性控制這一存在挑戰的問題。
本發明中公開了各種立體（3D）記憶體元件架構及其製作方法，例如，它們具有不同的擦除操作步驟機制，以適應不同的要求和應用。在本發明的其中一些實施例中，側壁SEG是N型摻雜半導體層的一部分，進而實現由立體（3D）記憶體元件進行的閘極致汲極洩漏（gate-induced-drain-leakage，GIDL）擦除。在本發明的其中一些實施例中，側壁SEG是P型摻雜半導體層的一部分，進而實現由立體（3D）記憶體元件進行的P阱批量擦除（bulk erasing）。
圖1示出了根據本發明的一些實施例的示例性立體（3D）記憶體元件100的截面的側視圖。在本發明的其中一些實施例中，立體（3D）記憶體元件100是包括第一半導體結構102以及堆疊設置在第一半導體結構102之上的第二半導體結構104的鍵合晶片。根據一些實施例，第一半導體結構102和第二半導體結構104在其間的鍵合介面106處聯結。如圖1所示，第一半導體結構102可以包括基底101，所述基底101可以包括矽（例如，單晶矽、c-Si）、矽鍺（SiGe）、砷化鎵（GaAs）、鍺（Ge）、SOI或者任何其他適當材料。
立體（3D）記憶體元件100的第一半導體結構102可以包括處於基底101上的週邊電路108。應當指出，在圖1中包含x 軸和y 軸是為了進一步例示具有基底101的立體（3D）記憶體元件100中的部件的空間關係。基底101包括沿x 方向（即，橫向方向）橫向延伸的兩個橫向表面（例如，頂表面和底表面）。如文中所使用的，當基底在y 方向上處於半導體元件的最低平面內時，所述半導體元件（例如，立體（3D）記憶體元件100）的一個部件（例如，層或元件）是處於另一部件（例如，層或元件）“上”、“之上”還是“之下”是沿y 方向（即，垂直方向）相對於所述半導體元件的基底（例如，基底101）確定的。在本發明中將通篇利用相同的概念來描述空間關係。
在本發明的其中一些實施例中，週邊電路108被配置為控制和感測立體（3D）記憶體元件100。週邊電路108可以是任何用於促進立體（3D）記憶體元件100的操作步驟的適當數位、類比和/或混合信號控制和感測電路，其包括但不限於頁緩衝器、解碼器（例如，行解碼器和列解碼器）、感測放大器、驅動器（例如，字元線驅動器）、電荷泵、電流或電壓參考或者所述電路的任何主動或被動部件（例如，電晶體、二極體、電阻器或電容器）。週邊電路108可以包括形成於基底101“上”的電晶體，其中，電晶體的全部或部分形成於半導體層101中（例如，處於基底101的頂表面以下）和/或直接形成於基底101上。還可以在基底101中形成隔離區（例如，淺溝槽隔離（STI））和摻雜區（例如，電晶體的源極區和汲極區）。根據一些實施例，借助於高級邏輯製程（例如，90奈米、65奈米、45奈米、32奈米、28奈米、20奈米、16奈米、14奈米、10奈米、7奈米、5奈米、3奈米、2奈米等技術節點），電晶體是高速的。應當理解，在本發明的其中一些實施例中，週邊電路108可以進一步包括任何其他與高級邏輯製程相容的電路，包括例如處理器和可程式設計邏輯元件（PLD）的邏輯電路或者例如靜態隨機存取記憶體（SRAM）和動態隨機存取記憶體（DRAM）的儲存電路。
在本發明的其中一些實施例中，立體（3D）記憶體元件100的第一半導體結構102進一步包括處於週邊電路108以上的互連層（未示出），以傳遞通往和來自週邊電路108的電信號。互連層可以包括多個互連（本文又稱為“接觸”），包括橫向互連線和垂直互連訪問（通孔）接觸。如本文所用，“互連”一詞可以寬泛地包括任何適當類型的互連，例如，中道工序（MEOL）互連）和後段工序（BEOL）互連。互連層可以進一步包括一個或多個層間介電（ILD）層（又稱為“金屬間介電（IMD）層”），所述互連線和通孔接觸可以形成於所述層間介電（ILD）層中。也就是說，互連層可以包括處於多個層間介電（ILD）層中的互連線和通孔接觸。互連層中的互連線和通孔接觸可以包導電材料，其包括但不限於鎢（W）、鈷（Co）、銅（Cu）、鋁（Al）、矽化物或其任何組合。互連層中的層間介電（ILD）層可以包括介電材料，所述介電材料包括但不限於氧化矽、氮化矽、氮氧化矽、低介電常數（低k）介電或其任何組合。
如圖1所示，立體（3D）記憶體元件100的第一半導體結構102可以進一步包括處於鍵合介面106處，並且處於互連層和週邊電路108以上的鍵合層110。鍵合層110可以包括多個鍵合接觸111以及對鍵合接觸111電性隔離的介電層。鍵合接觸111可以包括導電材料，所述導電材料包括但不限於鎢（W）、鈷（Co）、銅（Cu）、鋁（Al）、矽化物或其任何組合。鍵合層110的其餘區域可以利用介電形成，所述介電包括但不限於氧化矽、氮化矽、氮氧化矽、低k介電或其任何組合。鍵合層110中的鍵合接觸111和周圍介電可以用於混合鍵合。
類似地，如圖1所示，立體（3D）記憶體元件100的第二半導體結構104也可以包括處於鍵合介面106處並且處於第一半導體結構102的鍵合層110以上的鍵合層112。鍵合層112可以包括多個鍵合接觸113以及對鍵合接觸113電性隔離的介電層。鍵合接觸113可以包括導電材料，所述導電材料包括但不限於鎢（W）、鈷（Co）、銅（Cu）、鋁（Al）、矽化物或其任何組合。鍵合層112的其餘區域可以利用介電形成，所述介電包括但不限於氧化矽、氮化矽、氮氧化矽、低k介電或其任何組合。鍵合層112中的鍵合接觸113和周圍介電可以用於混合鍵合。根據一些實施例，鍵合接觸113與鍵合接觸111在鍵合介面處106相接觸。
如下文所詳述的，第二半導體結構104可以在鍵合介面106處按照面對面的方式鍵合到第一半導體結構102的頂上。在本發明的其中一些實施例中，鍵合介面106作為混合鍵合（又稱為“金屬/介電混合鍵合”）的結構設置於鍵合層110和鍵合層112之間，所述混合鍵合是一種直接鍵合技術（例如，在無需使用例如焊料或黏合劑的中間層的情況下在表面之間形成鍵合），並且可以同時獲得金屬-金屬鍵合和介電-介電鍵合。在本發明的其中一些實施例中，鍵合介面106是鍵合層112和鍵合層110相遇並且鍵合的地方。在實踐當中，鍵合介面106可以是包括第一半導體結構102的鍵合層110的頂表面和第二半導體結構104的鍵合層112的底表面的具有一定厚度的層。
在本發明的其中一些實施例中，立體（3D）記憶體元件100的第二半導體結構104進一步包括處於鍵合層112以上的互連層（未示出），以傳遞電信號。該互連層可以包括多個互連，例如中段（MEOL）互連和後段（BEOL）互連。該互連層可以進一步包括一個或多個層間介電（ILD）層，所述互連線和通孔接觸可以形成於所述層間介電（ILD）層中。互連層中的互連線和通孔接觸可以包導電材料，其包括但不限於鎢（W）、鈷（Co）、銅（Cu）、鋁（Al）、矽化物或其任何組合。互連層中的層間介電（ILD）層可以包括介電材料，所述介電材料包括但不限於氧化矽、氮化矽、氮氧化矽、低k介電或其任何組合。
在本發明的其中一些實施例中，立體（3D）記憶體元件100是NAND快閃記憶體元件，其中，儲存單元是以NAND儲存串的陣列的形式提供的。如圖1所示，立體（3D）記憶體元件100的第二半導體結構104可以包括當做NAND儲存串的陣列的作用的通道結構124的陣列。如圖1所示，每一通道結構124可以垂直地延伸穿過多個對，每一對包括導電層116和介電層118。交替的導電層116和介電層118是儲存堆疊體114的部分。儲存堆疊體114中的導電層116和介電層118的對的數量（例如，32、64、96、128、160、192、224、256或更多）確定立體（3D）記憶體元件100中的儲存單元的數量。應當理解，在本發明的其中一些實施例中，儲存堆疊體114可以具有多構成級架構（未示出），該架構包括一個疊一個地堆疊的多個儲存構成級。每一儲存構成級中的導電層116和介電層118的對的數量可以是相同的或者不同的。
儲存堆疊體114可以包括多個交替的導電層116和介電層118。儲存堆疊體114中的導電層116和介電層118可以在垂直方向上交替。換言之，除了處於儲存堆疊體114的最頂部或最底部的層之外，每一導電層116可以在兩側與兩個介電層118相鄰，並且每一介電層118可以在兩側與兩個導電層116相鄰。導電層116可以包括導電材料，所述導電材料包括但不限於鎢（W）、鈷（Co）、銅（Cu）、鋁（Al）、多晶矽、摻雜矽、矽化物或其任何組合。每一導電層116可以包括被黏合劑層包圍的閘電極（閘極線）和閘極介電層。導電層116的閘電極可以作為字元線橫向延伸，其結束於儲存堆疊體114的一個或多個階梯結構處。介電層118可以包括介電材料，所述介電材料包括但不限於氧化矽、氮化矽、氮氧化矽或其任何組合。
如圖1所示，立體（3D）記憶體元件100的第二半導體結構104還可以包括處於儲存堆疊體114以上的N型摻雜半導體層120。N型摻雜半導體層120可以是如上文所述的“側壁SEG”的示例。N型摻雜半導體層120可以包括半導體材料，例如，矽。在本發明的其中一些實施例中，N型摻雜半導體層120包括透過沉積技術形成的多晶矽，如下文詳細所述。在本發明的其中一些實施例中，N型摻雜半導體層120包括單晶矽，例如，SOI晶圓的元件層，如下文詳細所述。N型摻雜半導體層120可以摻有任何適當的N型摻雜劑，例如磷（P）、砷（Ar）或銻（Sb），它們貢獻自由電子並且提高本征半導體的導電性。例如，N型摻雜半導體層120可以是摻有例如P、Ar或Sb的N型摻雜劑的多晶矽層。在本發明的其中一些實施例中，N型摻雜半導體層120是在垂直方向上具有均勻的摻雜濃度分佈情況的單個多晶矽層，其與具有多個多晶矽子層、在它們的介面處具有非均勻摻雜濃度（例如，在兩個子層之間的介面處的突然的摻雜濃度變化）相反。應當理解，N型摻雜半導體層120的N型摻雜劑的摻雜濃度仍然可以在垂直方向上逐漸變化，只要沒有任何能夠根據摻雜濃度變化來區分兩個或更多子層的突然摻雜濃度變化即可。
在本發明的其中一些實施例中，每一通道結構124包括利用半導體層（例如，作為半導體通道128）和複合介電層（例如，作為儲存膜126）填充的通道孔。在本發明的其中一些實施例中，半導體通道128包括矽，例如非晶矽、多晶矽或單晶矽。在本發明的其中一些實施例中，儲存膜126是包括穿隧層、儲存層（又稱為“電荷捕集層”）和阻擋層的複合層。通道結構124的其餘空間可以部分地或者全部以包括介電材料（例如，氧化矽）和/或空氣隙的帽蓋層來填充。通道結構124可以具有圓柱形狀（例如，柱形形狀）。根據一些實施例，帽蓋層、半導體通道128以及儲存膜126的穿隧層、儲存層和阻擋層按此順序沿從柱的中間向柱的外表面徑向佈置。穿隧層可以包括氧化矽、氮氧化矽或其任何組合。儲存層可以包括氮化矽、氮氧化矽、矽或其任何組合。阻擋層可以包括氧化矽、氮氧化矽、高k介電或其任何組合。在一個示例中，儲存膜126可以包括氧化矽/氮氧化矽/氧化矽（ONO）複合層。
在本發明的其中一些實施例中，通道結構124進一步包括處於通道結構124的底部部分當中（例如，處於下端）的通道插塞129。如文中所使用的，在基底101被置於立體（3D）記憶體元件100的最低平面中時，部件（例如，通道結構124）的“上端”是在y 方向上離基底101較遠的一端，並且部件（例如，通道結構124）的“下端”是在y 方向上離基底101較近的一端。通道插塞129可以包括半導體材料（例如，多晶矽）。在本發明的其中一些實施例中，通道插塞129當作NAND儲存串的汲極的作用。
如圖1所示，每一通道結構124可以垂直地延伸穿過儲存堆疊體114的交替的導電層116和介電層118，到N型摻雜半導體層120中。每一通道結構124的上端可以與N型摻雜半導體層120的頂表面平齊、或者處於所述頂表面以下。也就是說，根據一些實施例，通道結構124不延伸超出N型摻雜半導體層120的頂表面。在本發明的其中一些實施例中，儲存膜126的上端處於通道結構124中的半導體通道128的上端以下，如圖1所示。在本發明的其中一些實施例中，儲存膜126的上端處於N型摻雜半導體層120的頂表面以下，並且半導體通道128的上端與N型摻雜半導體層120的頂表面平齊、或者處於所述頂表面以下。例如，如圖1所示，儲存膜126可以終止於N型摻雜半導體層120的底表面處，而半導體通道128則可以延伸到N型摻雜半導體層120的底表面以上，使得N型摻雜半導體層120可以包圍半導體通道128的、延伸到N型摻雜半導體層120中的頂部部分127並且與所述頂部部分127接觸。在本發明的其中一些實施例中，半導體通道128的、延伸到N型摻雜半導體層120中的頂部部分127的摻雜濃度不同於半導體通道128的其餘部分的摻雜濃度。例如，半導體通道128除了頂部部分127之外可以包括未摻雜多晶矽，所述頂部部分127可以包括摻雜多晶矽，進而在形成與周圍的N型摻雜半導體層120的電性連接時提高其導電性。
在本發明的其中一些實施例中，N型摻雜半導體層120包括半導體插塞122，每一半導體插塞包圍通道結構124的相應半導體通道128的、延伸到N型摻雜半導體層120中的頂部部分127，並且與所述頂部部分127接觸。根據一些實施例，半導體插塞122包括摻雜多晶矽，例如，N型摻雜多晶矽。半導體插塞122的摻雜濃度可以不同於N型摻雜半導體層120的其餘部分的摻雜濃度，因為半導體插塞122可以是在形成N型摻雜半導體層120的其餘部分之後的較晚製程中形成的，如下文詳細描述的。在本發明的其中一些實施例中，半導體插塞122包括多晶矽（例如，N型摻雜多晶矽），並且N型摻雜半導體層120的其餘部分包括單晶矽（例如，N型摻雜單晶矽）。在本發明的其中一些實施例中，半導體插塞122包括多晶矽（例如，N型摻雜多晶矽），並且N型摻雜半導體層120的其餘部分包括多晶矽（例如，N型摻雜多晶矽），但是摻雜濃度與半導體插塞122的摻雜濃度不同。
每一半導體插塞122可以包圍相應半導體通道128的頂部部分127的側壁並且與所述側壁接觸。因此，N型摻雜半導體層120中的半導體插塞122可以當作通道結構124的“側壁SEG（例如，半導體插塞）”的作用，以代替“底部SEG（例如，半導體插塞）”。此外，如下文詳細所述，半導體插塞122的形成發生在儲存堆疊體114的相對側上，這可以避免透過延伸穿過儲存堆疊體114的開口進行任何沉積或蝕刻製程，由此降低製作複雜性和成本並且提高成品率和垂直可擴展性。根據每一通道結構124的半導體通道128的上端相對於N型摻雜半導體層120的頂表面的相對位置，半導體插塞122還可以被形成到半導體通道128的上端以上並且與所述上端接觸，例如，如圖1所示，當半導體通道128的上端處於N型摻雜半導體層120的頂表面以下時。應當理解，在半導體通道128的上端與N型摻雜半導體層120的頂表面平齊的其他示例中，半導體插塞122可以被形成為僅包圍半導體通道128的頂部部分127的側壁並且與所述側壁接觸。
然而，以半導體插塞122（例如，作為側壁SEG）包圍通道結構124的半導體通道128的頂部部分127的N型摻雜半導體層120能夠實現用於針對立體（3D）記憶體元件100的擦除操作步驟的GIDL輔助的主體偏壓。圍繞NAND儲存串的源極選擇閘極的GIDL，能夠生成流入NAND儲存串的電洞電流，以提高用於進行擦除操作步驟的主體電勢。
如圖1所示，立體（3D）記憶體元件100的第二半導體結構104可以進一步包括絕緣結構130，每一絕緣結構130垂直地延伸穿過儲存堆疊體114的交替的導電層116和介電層118。根據一些實施例，與進一步延伸到N型摻雜半導體層120中的通道結構124不同，絕緣結構130停止在N型摻雜半導體層120的底表面處，即，不垂直地延伸到N型摻雜半導體層120中。也就是說，絕緣結構130的頂表面可以與N型摻雜半導體層120的底表面平齊。每一絕緣結構130還可以橫向延伸，進而將通道結構124分成多個塊。也就是說，儲存堆疊體114可以被絕緣結構130劃分成多個儲存塊，使得通道結構124的陣列能夠被分到每一儲存塊當中。與上文描述的現有3D NAND記憶體元件中的包括正面ACS接觸的縫隙結構不同，根據一些實施例，絕緣結構130不包含在其中的任何接觸（即，不當作源極接觸的作用），並且因此，不引入與導電層116（包括字元線）的寄生電容和漏電流。在本發明的其中一些實施例中，每一絕緣結構130包括填充有一種或多種介電材料的開口（例如，縫隙），所述介電材料包括但不限於氧化矽、氮化矽、氮氧化矽或其任何組合。在一個示例中，可以利用氧化矽填充每一絕緣結構130。
此外，如下文詳細所述，由於用於形成絕緣結構130的開口未被用於形成N型摻雜半導體層120和其中的半導體插塞122（例如，側壁SEG），因此隨著交替的導電層116和介電層118的數量的提高，該開口的增大的深寬比將不影響對N型摻雜半導體層120和其中的半導體插塞122的形成。
立體（3D）記憶體元件100可以不包括正面源極接觸，而是可以包括處於儲存堆疊體114以上並且與N型摻雜半導體層120接觸的背面源極接觸132，如圖1所示。源極接觸132和儲存堆疊體114（以及貫穿其的絕緣結構130）可以被設置到N型摻雜半導體層120的相對側上，並且因此被視為“背面”源極接觸。在本發明的其中一些實施例中，源極接觸132透過N型摻雜半導體層120的半導體插塞122來電性連接至通道結構124的半導體通道128。在本發明的其中一些實施例中，源極接觸132不與絕緣結構130橫向對準，而是接近通道結構124，以縮短其間的電性連接的電阻。例如，源極接觸132可以橫向處於絕緣結構130和通道結構124之間（例如，在圖1中的x 方向上）。源極接觸132可以包括任何適當類型的接觸。在本發明的其中一些實施例中，源極接觸132包括通孔接觸。在本發明的其中一些實施例中，源極接觸132包括橫向延伸的壁狀接觸。源極接觸132可以包括一個或多個導電層，例如金屬層（例如，W、Co、Cu或Al）或者被黏合劑層（例如，氮化鈦（TiN））包圍的矽化物層。
如圖1所示，立體（3D）記憶體元件100可以進一步包括處於源極接觸132以上並且與所述源極接觸132電性連接的後段（BEOL）互連層133，以實現襯墊引出，例如，在立體（3D）記憶體元件100和外部電路之間傳遞電信號。在本發明的其中一些實施例中，互連層133包括處於N型摻雜半導體層120上的一個或多個層間介電（ILD）層134以及處於層間介電（ILD）層134上的重新分佈層136。根據一些實施例，源極接觸132的上端與層間介電（ILD）層134的頂表面以及重新分佈層136的底表面平齊，並且源極接觸132垂直地延伸穿過層間介電（ILD）層134，到N型摻雜半導體層120中。互連層133中的層間介電（ILD）層134可以包括介電材料，所述介電材料包括但不限於氧化矽、氮化矽、氮氧化矽、低k介電或其任何組合。互連層133中重新分佈層136可以包導電材料，其包括但不限於鎢（W）、鈷（Co）、銅（Cu）、鋁（Al）、矽化物或其任何組合。在一個示例中，重新分佈層136包括鋁。在本發明的其中一些實施例中，互連層133進一步包括作為最外層的鈍化層138，其用於立體（3D）記憶體元件100的鈍化和保護。重新分佈層136的部分可以從鈍化層138曝露，以作為接觸襯墊140。也就是說，立體（3D）記憶體元件100的互連層133還可以包括用於線鍵合和/或與內插器進行鍵合的接觸襯墊140。
在本發明的其中一些實施例中，立體（3D）記憶體元件100的第二半導體結構104進一步包括穿過N型摻雜半導體層120的接觸142和接觸144。根據一些實施例，由於N型摻雜半導體層120可以是減薄基底，例如，SOI晶圓的元件層，所以接觸142和接觸144是過矽接觸（TSC）。在本發明的其中一些實施例中，接觸142延伸穿過N型摻雜半導體層120和層間介電（ILD）層134，進而與重新分佈層136接觸，使得N型摻雜半導體層120透過源極接觸132和互連層133的重新分佈層136電性連接至接觸142。在本發明的其中一些實施例中，接觸144延伸穿過N型摻雜半導體層120和層間介電（ILD）層134，進而與接觸襯墊140接觸。接觸142和接觸144的每一個可以包括一個或多個導電層，例如金屬層（例如，W、Co、Cu或Al）或者被黏合劑層（例如，TiN）包圍的矽化物層。在本發明的其中一些實施例中，至少接觸144進一步包括間隔體（例如，介電層），進而使接觸144與N型摻雜半導體層120電性隔離。
在本發明的其中一些實施例中，立體（3D）記憶體元件100進一步包括週邊接觸146和週邊接觸148，它們每一個垂直地延伸在儲存堆疊體114之外。每一週邊接觸146或148可以具有大於儲存堆疊體114的深度，以在儲存堆疊體114以外的週邊區域中垂直地從鍵合層112延伸至N型摻雜半導體層120。在本發明的其中一些實施例中，週邊接觸146處於接觸142以下並且與接觸142相接觸，使得N型摻雜半導體層120至少透過源極接觸132、互連層133、接觸142和週邊接觸146電性連接至第一半導體結構102中的週邊電路108。在本發明的其中一些實施例中，週邊接觸148處於接觸144以下並且與接觸144接觸，使得第一半導體結構102中的週邊電路108至少透過接觸144和週邊接觸148電性連接至用於襯墊引出的接觸襯墊140。週邊接觸146和接觸148的每一個可以包括一個或多個導電層，例如金屬層（例如，W、Co、Cu或Al）或者被黏合劑層（例如，TiN）包圍的矽化物層。
如圖1所示，立體（3D）記憶體元件100還包括作為互連結構的部分的各種各樣的局部接觸（又稱為“C1”），它們直接與儲存堆疊體114中的結構接觸。在本發明的其中一些實施例中，這些局部接觸包括通道局部接觸150，每一通道局部接觸處於相應的通道結構124的下端以下並且與所述下端接觸。每一通道局部接觸150可以電性連接至位元線接觸（未示出），以實施位元線扇出（fan-out）。在本發明的其中一些實施例中，局部接觸進一步包括字元線局部接觸152，每一字元線局部接觸處於儲存堆疊體114的階梯結構處的相應的導電層116（包括字元線）以下並且與所述導電層116接觸，以用於字元線扇出。局部接觸（例如通道局部接觸150和字元線局部接觸152）可以至少透過鍵合層112和鍵合層110電性連接至第一半導體結構102的週邊電路108。局部接觸（例如通道局部接觸150和字元線局部接觸152）的每一個可以包括一個或多個導電層，例如金屬層（例如，W、Co、Cu或Al）或者被黏合劑層（例如，TiN）包圍的矽化物層。
圖2示出了根據本發明的一些實施例的另一示例性立體（3D）記憶體元件200的截面的側視圖。在本發明的其中一些實施例中，立體（3D）記憶體元件200是包括第一半導體結構202以及堆疊設置在第一半導體結構202之上的第二半導體結構204的鍵合晶片。根據一些實施例，第一半導體結構202和第二半導體結構204在其間的鍵合介面206處聯結。如圖2所示，第一半導體結構202可以包括基底201，基底201可以包括矽（例如，單晶矽、c-Si）、SiGe、GaAs、Ge、SOI或者任何其他適當材料。
立體（3D）記憶體元件200的第一半導體結構202可以包括處於基底201上的週邊電路208。在本發明的其中一些實施例中，週邊電路208被配置為控制和感測立體（3D）記憶體元件200。週邊電路208可以是任何用於促進立體（3D）記憶體元件200的操作步驟的適當數位、類比和/或混合信號控制和感測電路，其包括但不限於頁緩衝器、解碼器（例如，行解碼器和列解碼器）、感測放大器、驅動器（例如，字元線驅動器）、電荷泵、電流或電壓參考或者所述電路的任何主動或被動部件（例如，電晶體、二極體、電阻器或電容器）。週邊電路208可以包括形成於基底201“上”的電晶體，其中，電晶體的全部或部分形成於半導體層201中（例如，處於基底201的頂表面以下）和/或直接形成於基底201上。還可以在基底201中形成隔離區（例如，淺溝槽隔離（淺溝槽隔離（淺溝槽隔離（STI））））和摻雜區（例如，電晶體的源極區和汲極區）。根據一些實施例，借助於高級邏輯製程（例如，90奈米、65奈米、45奈米、32奈米、28奈米、20奈米、16奈米、14奈米、10奈米、7奈米、5奈米、3奈米、2奈米等技術節點），電晶體是高速的。應當理解，在本發明的其中一些實施例中，週邊電路208可以進一步包括與高級邏輯製程相容的任何其他電路，包括例如處理器和PLD的邏輯電路或者例如SRAM和DRAM的儲存電路。
在本發明的其中一些實施例中，立體（3D）記憶體元件200的第一半導體結構202進一步包括處於週邊電路208以上的互連層（未示出），以傳遞通往和來自週邊電路208的電信號。互連層可以包括多個互連（本文又稱為“接觸”），包括橫向互連線和通孔接觸。如本文所用，“互連”一詞可以寬泛地包括任何適當類型的互連，例如中段（MEOL）互連和後段（BEOL）互連。互連層可以進一步包括一個或多個層間介電（ILD）層（又稱為“IMD層”），所述互連線和通孔接觸可以形成於所述層間介電（ILD）層中。也就是說，互連層可以包括處於多個層間介電（ILD）層中的互連線和通孔接觸。互連層中的互連線和通孔接觸可以包導電材料，其包括但不限於鎢（W）、鈷（Co）、銅（Cu）、鋁（Al）、矽化物或其任何組合。互連層中的層間介電（ILD）層可以包括介電材料，所述介電材料包括但不限於氧化矽、氮化矽、氮氧化矽、低k介電或其任何組合。
如圖2所示，立體（3D）記憶體元件200的第一半導體結構202可以進一步包括處於鍵合介面206處並且處於互連層和週邊電路208以上的鍵合層210。鍵合層210可以包括多個鍵合接觸211以及對鍵合接觸211電性隔離的介電層。鍵合接觸211可以包括導電材料，所述導電材料包括但不限於鎢（W）、鈷（Co）、銅（Cu）、鋁（Al）、矽化物或其任何組合。鍵合層210的其餘區域可以利用介電形成，所述介電包括但不限於氧化矽、氮化矽、氮氧化矽、低k介電或其任何組合。鍵合層210中的鍵合接觸211和周圍介電可以用於混合鍵合。
類似地，如圖2所示，立體（3D）記憶體元件200的第二半導體結構204還可以包括處於鍵合介面206處、並且處於第一半導體結構202的鍵合層210以上的鍵合層212。鍵合層212可以包括多個鍵合接觸213以及對鍵合接觸213電性隔離的介電層。鍵合接觸213可以包括導電材料，所述導電材料包括但不限於鎢（W）、鈷（Co）、銅（Cu）、鋁（Al）、矽化物或其任何組合。鍵合層212的其餘區域可以利用介電形成，所述介電包括但不限於氧化矽、氮化矽、氮氧化矽、低k介電或其任何組合。鍵合層212中的鍵合接觸213和周圍介電可以用於混合鍵合。根據一些實施例，鍵合接觸213與鍵合接觸211在鍵合介面處206相接觸。
如下文所詳述的，第二半導體結構204可以在鍵合介面206處按照面對面的方式鍵合到第一半導體結構202的頂上。在本發明的其中一些實施例中，鍵合介面206作為混合鍵合（又稱為“金屬/介電混合鍵合”）的結構設置於鍵合層210和鍵合層212之間，所述混合鍵合是一種直接鍵合技術（例如，在不使用例如焊料或黏合劑的中間層的情況下在表面之間形成鍵合），並且可以同時獲得金屬-金屬鍵合和介電-介電鍵合。在本發明的其中一些實施例中，鍵合介面206是鍵合層212和鍵合層210相遇並且鍵合的地方。在實踐當中，鍵合介面206可以是包括第一半導體結構202的鍵合層210的頂表面和第二半導體結構204的鍵合層212的底表面的具有某一厚度的層。
在本發明的其中一些實施例中，立體（3D）記憶體元件200的第二半導體結構204進一步包括處於鍵合層212以上的互連層（未示出），以傳遞電信號。該互連層可以包括多個互連，例如中段（MEOL）互連和後段（BEOL）互連。該互連層可以進一步包括一個或多個層間介電（ILD）層，所述互連線和通孔接觸可以形成於所述層間介電（ILD）層中。互連層中的互連線和通孔接觸可以包導電材料，其包括但不限於鎢（W）、鈷（Co）、銅（Cu）、鋁（Al）、矽化物或其任何組合。互連層中的層間介電（ILD）層可以包括介電材料，所述介電材料包括但不限於氧化矽、氮化矽、氮氧化矽、低k介電或其任何組合。
在本發明的其中一些實施例中，立體（3D）記憶體元件200是NAND快閃記憶體元件，其中，儲存單元是以NAND儲存串的陣列的形式提供的。如圖2所示，立體（3D）記憶體元件200的第二半導體結構204可以包括當作NAND儲存串的陣列的作用的通道結構224的陣列。如圖2所示，每一通道結構224垂直地延伸穿過多個對，每一對包括導電層216和介電層218。交替的導電層216和介電層218是儲存堆疊體214的部分。儲存堆疊體214中的導電層216和介電層218的對的數量（例如，32、64、96、128、160、192、224、256或更多）確定立體（3D）記憶體元件200中的儲存單元的數量。應當理解，在本發明的其中一些實施例中，儲存堆疊體214可以具有多構成級架構（未示出），該架構包括一個疊一個地堆疊設置的多個儲存構成級。每一儲存構成級中的導電層216和介電層218的對的數量可以是相同的或者不同的。
儲存堆疊體214可以包括多個交替的導電層216和介電層218。儲存堆疊體214中的導電層216和介電層218可以在垂直方向上交替。換言之，除了處於儲存堆疊體214的最頂部或最底部的層之外，每一導電層216可以在兩側與兩個介電層218相鄰，並且每一介電層218可以在兩側與兩個導電層216相鄰。導電層216可以包括導電材料，所述導電材料包括但不限於鎢（W）、鈷（Co）、銅（Cu）、鋁（Al）、多晶矽、摻雜矽、矽化物或其任何組合。每一導電層216可以包括被黏合劑層包圍的閘電極（閘極線）和閘極介電層。導電層216的閘電極可以作為字元線橫向延伸，其結束於儲存堆疊體214的一個或多個階梯結構處。介電層218可以包括介電材料，所述介電材料包括但不限於氧化矽、氮化矽、氮氧化矽或其任何組合。
如圖2所示，立體（3D）記憶體元件200的第二半導體結構204還可以包括處於儲存堆疊體114以上的P型摻雜半導體層220。P型摻雜半導體層220可以是如上文所述的“側壁SEG”的示例。P型摻雜半導體層220可以包括半導體材料，例如，矽。在本發明的其中一些實施例中，P型摻雜半導體層220包括透過沉積技術形成的多晶矽，如下文詳細所述。在本發明的其中一些實施例中，P型摻雜半導體層220包括單晶矽，例如，SOI晶圓的元件層，如下文詳細所述。P型摻雜半導體層220可以摻有任何適當的P型摻雜劑，例如硼（B）、鎵（Ga）或鋁（Al），以使本征半導體建立價電子的缺失，其又被稱為“電洞”。例如，P型摻雜半導體層220可以是摻有例如P、Ar或Sb的P型摻雜劑的多晶矽層。在本發明的其中一些實施例中，P型摻雜半導體層220是在垂直方向上具有均勻的摻雜濃度分佈情況的單個多晶矽層，其與具有多個多晶矽子層、在它們的介面處具有非均勻摻雜濃度（例如，在兩個子層之間的介面處存在突然的摻雜濃度變化）相反。應當理解，P型摻雜半導體層220的P型摻雜劑的摻雜濃度仍然可以在垂直方向上逐漸變化，只要沒有任何能夠根據摻雜濃度變化來區分兩個或更多子層的突然摻雜濃度變化即可。
在本發明的其中一些實施例中，立體（3D）記憶體元件200的第二半導體結構204進一步包括處於P型摻雜半導體層220中的N阱221。N阱221可以摻有任何適當的N型摻雜劑，例如P、Ar或Sb，它們貢獻自由電子並且提高本征半導體的導電性。在本發明的其中一些實施例中，N阱221是從P型摻雜半導體層220的底表面摻雜的。應當理解，N阱221可以在P型摻雜半導體層220的整個厚度中垂直地延伸，即，到P型摻雜半導體層220的頂表面，或者在P型摻雜半導體層220的整個厚度的部分中垂直地延伸。
在本發明的其中一些實施例中，每一通道結構224包括利用半導體層（例如，作為半導體通道228）和複合介電層（例如，作為儲存膜226）填充的通道孔。在本發明的其中一些實施例中，半導體通道228包括矽，例如非晶矽、多晶矽或單晶矽。在本發明的其中一些實施例中，儲存膜226是包括穿隧層、儲存層（又稱為“電荷捕集層”）和阻擋層的複合層。通道結構224的其餘空間可以部分地或者全部以包括介電材料（例如，氧化矽）和/或空氣隙的帽蓋層填充。通道結構224可以具有圓柱形狀（例如，柱形形狀）。根據一些實施例，蓋帽層、半導體通道228以及儲存膜226的穿隧層、儲存層和阻擋層按此順序沿從柱的中間向柱的外表面徑向佈置。穿隧層可以包括氧化矽、氮氧化矽或其任何組合。儲存層可以包括氮化矽、氮氧化矽、矽或其任何組合。阻擋層可以包括氧化矽、氮氧化矽、高k介電或其任何組合。在一個示例中，儲存膜226可以包括氧化矽/氮氧化矽/氧化矽（ONO）複合層。
在本發明的其中一些實施例中，通道結構224進一步包括處於通道結構224的底部部分當中（例如，處於下端）的通道插塞227。如文中所使用的，在基底201被置於立體（3D）記憶體元件200的最低平面中時，部件（例如，通道結構224）的“上端”是在y 方向上離基底201較遠的一端，並且部件（例如，通道結構224）的“下端”是在y 方向上離基底201較近的一端。通道插塞227可以包括半導體材料（例如，多晶矽）。在本發明的其中一些實施例中，通道插塞227當作NAND儲存串的汲極的作用。
如圖2所示，每一通道結構224可以垂直地延伸穿過儲存堆疊體214的交替的導電層216和介電層218，到P型摻雜半導體層220中。每一通道結構224的上端可以與P型摻雜半導體層220的頂表面平齊或者處於所述頂表面以下。也就是說，根據一些實施例，通道結構224不延伸超出P型摻雜半導體層220的頂表面。在本發明的其中一些實施例中，儲存膜226的上端處於通道結構224中的半導體通道228的上端以下，如圖2所示。在本發明的其中一些實施例中，儲存膜226的上端處於P型摻雜半導體層220的頂表面以下，並且半導體通道228的上端與P型摻雜半導體層220的頂表面平齊、或者處於所述頂表面以下。例如，如圖2所示，儲存膜226可以終止於P型摻雜半導體層220的底表面處，而半導體通道228則可以延伸到P型摻雜半導體層220的底表面以上，使得P型摻雜半導體層220可以包圍半導體通道228的延伸到P型摻雜半導體層220中的頂部部分229，並且與所述頂部部分229接觸。在本發明的其中一些實施例中，半導體通道228的延伸到P型摻雜半導體層220中的頂部部分229的摻雜濃度不同於半導體通道228的其餘部分的摻雜濃度。例如，半導體通道228除了頂部部分229之外可以包括未摻雜多晶矽，頂部部分229可以包括摻雜多晶矽，以在形成與周圍的P型摻雜半導體層220的電性連接時提高其導電性。
在本發明的其中一些實施例中，P型摻雜半導體層220包括半導體插塞222，每一半導體插塞222包圍通道結構224的相應半導體通道228的延伸到P型摻雜半導體層220中的頂部部分229並且與所述頂部部分229接觸。根據一些實施例，半導體插塞222包括摻雜多晶矽，例如，P型摻雜多晶矽。半導體插塞222的摻雜濃度可以不同於P型摻雜半導體層220的其餘部分的摻雜濃度，因為半導體插塞222可以是在形成P型摻雜半導體層220的其餘部分之後的較晚製程中形成的，如下文詳細描述的。在本發明的其中一些實施例中，半導體插塞222包括多晶矽（例如，P型摻雜多晶矽），並且P型摻雜半導體層220的其餘部分包括單晶矽（例如，P型摻雜單晶矽）。在本發明的其中一些實施例中，半導體插塞222包括多晶矽（例如，P型摻雜多晶矽），並且P型摻雜半導體層220的其餘部分包括多晶矽（例如，P型摻雜多晶矽），但是具有與半導體插塞222的摻雜濃度不同的摻雜濃度。
每一半導體插塞222可以包圍相應半導體通道228的頂部部分229的側壁並且與所述側壁接觸。因此，P型摻雜半導體層220中的半導體插塞222可以當作通道結構224的“側壁SEG（例如，半導體插塞）”的作用，以代替“底部SEG（例如，半導體插塞）”。此外，如下文詳細所述，對半導體插塞222的形成發生在儲存堆疊體214的相對側上，這可以避免透過延伸穿過儲存堆疊體214的開口進行任何沉積或蝕刻製程，由此降低製作複雜性和成本並且提高成品率和垂直可擴展性。根據每一通道結構224的半導體通道228的上端相對於P型摻雜半導體層220的頂表面的相對位置，半導體插塞222還可以被形成到半導體通道228的上端以上並且與所述上端接觸，例如，如圖2所示，當半導體通道228的上端處於P型摻雜半導體層220的頂表面以下時。應當理解，在半導體通道228的上端與P型摻雜半導體層220的頂表面平齊的其他示例中，半導體插塞222可以被形成為僅包圍半導體通道228的頂部部分229的側壁並且與所述側壁接觸。
然而，以半導體插塞222（例如，作為側壁SEG）包圍通道結構224的半導體通道228的頂部部分229的P型摻雜半導體層220能夠實現針對立體（3D）記憶體元件200的P阱批量擦除操作步驟。本文公開的立體（3D）記憶體元件200的設計，能夠實現對分別用於形成擦除操作步驟和讀取操作步驟的電洞電流路徑和電子電流路徑的分開。在本發明的其中一些實施例中，立體（3D）記憶體元件200被配置為在電子源（例如，N阱221）和通道結構224的半導體通道228之間形成電子電流路徑，以在根據一些實施例執行讀取操作步驟時向NAND儲存串提供電子。反之，立體（3D）記憶體元件200被配置為在電洞源（例如，P型摻雜半導體層220）和通道結構224的半導體通道228之間形成電洞電流路徑，以在根據一些實施例執行P阱批量擦除操作步驟時向NAND儲存串提供電洞。
如圖2所示，立體（3D）記憶體元件200的第二半導體結構204可以進一步包括絕緣結構230，每一絕緣結構230垂直地延伸穿過儲存堆疊體214的交替的導電層216和介電層218。根據一些實施例，與進一步延伸到P型摻雜半導體層220中的通道結構224不同，絕緣結構230停止在P型摻雜半導體層220的底表面處，即，不垂直地延伸到P型摻雜半導體層220中。也就是說，絕緣結構230的頂表面可以與P型摻雜半導體層220的底表面平齊。每一絕緣結構230還可以橫向延伸，以將通道結構224分成多個塊。也就是說，儲存堆疊體214可以被絕緣結構230劃分成多個儲存塊，使得通道結構224的陣列能夠被分到每一儲存塊當中。與上文描述的現有3D NAND記憶體元件中的包括正面ACS接觸的縫隙結構不同，根據一些實施例，絕緣結構230不包含在其中的任何接觸（即，不作為源極接觸的功能），因此，不會導入導電層216（包括字元線）內的寄生電容和漏電流。在本發明的其中一些實施例中，每一絕緣結構230包括填充有一種或多種介電材料的開口（例如，縫隙），所述介電材料包括但不限於氧化矽、氮化矽、氮氧化矽或其任何組合。在一個示例中，可以利用氧化矽填充每一絕緣結構230。
此外，如下文詳細所述，由於用於形成絕緣結構230的開口未被用於形成P型摻雜半導體層220和在其中的半導體插塞222（例如，側壁SEG），因此隨著交替的導電層216和介電層218的數量的提高，該開口的增大的深寬比將不會影響對P型摻雜半導體層220和在其中的半導體插塞222的形成。
立體（3D）記憶體元件100可以不包括正面源極接觸，而是可以包括處於儲存堆疊體214以上並且分別與N阱221和P型摻雜半導體層220接觸的背面源極接觸231和源極接觸232，如圖1所示。源極接觸231和源極接觸232以及儲存堆疊體214（以及貫穿其的絕緣結構230）可以被設置到P型摻雜半導體層220的相對兩側上，並且因此被視為“背面”源極接觸。在本發明的其中一些實施例中，與P型摻雜半導體層220接觸的源極接觸232透過P型摻雜半導體層220的半導體插塞222電性連接至通道結構224的半導體通道228。在本發明的其中一些實施例中，與N阱221接觸的源極接觸231透過P型摻雜半導體層220的半導體插塞222電性連接至通道結構224的半導體通道228。在本發明的其中一些實施例中，源極接觸232不與絕緣結構230橫向對準，並且接近通道結構224，以減小在其間的電性連接的電阻。應當理解，儘管源極接觸231如圖2所示與絕緣結構230橫向對準，但是在一些示例中，源極接觸231也可以不與絕緣結構230橫向對準，而是接近通道結構224（例如，沿橫向處於絕緣結構230和通道結構224之間），以也降低其間的電性連接的電阻。如上文所述，源極接觸231和源極接觸232可以分別用於在讀取操作步驟期間和擦除操作步驟期間分開控制電子電流和電洞電流。源極接觸231和源極接觸232可以包括任何適當類型的接觸。在本發明的其中一些實施例中，源極接觸231和源極接觸232包括通孔接觸。在本發明的其中一些實施例中，源極接觸231和源極接觸232包括橫向延伸的壁狀接觸。源極接觸231和源極接觸232可以包括一個或多個導電層，例如金屬層（例如，W、Co、Cu或Al）或者被黏合劑層（例如，氮化鈦（TiN））包圍的矽化物層。
如圖2所示，立體（3D）記憶體元件100可以進一步包括處於源極接觸231和源極接觸232以上並且與源極接觸231和源極接觸232電性連接的後段（BEOL）互連層233，以實現襯墊引出，例如，在立體（3D）記憶體元件200和外部電路之間傳遞電信號。在本發明的其中一些實施例中，互連層233包括處於P型摻雜半導體層220上的一個或多個層間介電（ILD）層234以及處於層間介電（ILD）層234上的重新分佈層236-1或重新分佈層236-2。源極接觸231或源極接觸232的上端與層間介電（ILD）層234的頂表面以及重新分佈層236-1或重新分佈層236-2的底表面平齊。源極接觸231和源極接觸232可以透過層間介電（ILD）層234電性隔離。在本發明的其中一些實施例中，源極接觸232垂直地延伸穿過層間介電（ILD）層234到P型摻雜半導體層220中，以與P型摻雜半導體層220發生電性連接。在本發明的其中一些實施例中，源極接觸231垂直地延伸穿過層間介電（ILD）層234和P型摻雜半導體層220，到N阱221中，以與N阱發生電性連接。源極接觸231包括圍繞其側壁的間隔體（例如，介電層），以與P型摻雜半導體層220電性隔離。重新分佈層可以包括兩個電性隔離的互連：與源極接觸232接觸的第一互連236-1以及與源極接觸231接觸的第二互連236-2。
互連層233中的層間介電（ILD）層234可以包括介電材料，所述介電材料包括但不限於氧化矽、氮化矽、氮氧化矽、低k介電或其任何組合。互連層233中的重新分佈層236-1或重新分佈層236-2可以包導電材料，其包括但不限於鎢（W）、鈷（Co）、銅（Cu）、鋁（Al）、矽化物或其任何組合。在一個示例中，重新分佈層236-1或重新分佈層236-2包括Al。在本發明的其中一些實施例中，互連層233進一步包括作為最外層的鈍化層238，其用於立體（3D）記憶體元件200的鈍化和保護。重新分佈層236-1或重新分佈層236-2的部分可以從鈍化層238曝露，以作為接觸襯墊240。也就是說，立體（3D）記憶體元件200的互連層233還可以包括用於線鍵合和/或與內插器進行鍵合的接觸襯墊240。
在本發明的其中一些實施例中，立體（3D）記憶體元件200的第二半導體結構204進一步包括穿過P型摻雜半導體層220的接觸242、接觸243和接觸244。根據一些實施例，由於P型摻雜半導體層220可以是減薄基底，例如，SOI晶圓的元件層，因此接觸242、接觸243和接觸244是過矽接觸（TSC）。在本發明的其中一些實施例中，接觸242延伸穿過P型摻雜半導體層220和層間介電（ILD）層234，以與重新分佈層的第一互連236-1接觸，使得P型摻雜半導體層220透過源極接觸232和互連層233的第一互連236-1電性連接至接觸242。在本發明的其中一些實施例中，接觸243延伸穿過P型摻雜半導體層220和層間介電（ILD）層234，以與重新分佈層的第二互連236-2接觸，使得N阱221透過源極接觸231和互連層233的第二互連236-2電性連接至接觸243。在本發明的其中一些實施例中，接觸244延伸穿過P型摻雜半導體層220和層間介電（ILD）層234，以與接觸襯墊240接觸。接觸242、接觸243和接觸244的每一個可以包括一個或多個導電層，例如金屬層（例如，W、Co、Cu或Al）或者被黏合劑層（例如，TiN）包圍的矽化物層。在本發明的其中一些實施例中，至少接觸243和244的每一個進一步包括間隔體（例如，介電層），以使接觸243和244與P型摻雜半導體層220電性隔離。
在本發明的其中一些實施例中，立體（3D）記憶體元件200進一步包括週邊接觸246、週邊接觸247和週邊接觸248，它們的每一個垂直地延伸在儲存堆疊體214之外。每一週邊接觸246、週邊接觸247或週邊接觸248可以具有大於儲存堆疊體214的深度的深度，以在儲存堆疊體214外的週邊區域中垂直地從鍵合層212延伸至P型摻雜半導體層220。在本發明的其中一些實施例中，週邊接觸246處於接觸242以下並且與所述接觸242相接觸，使得P型摻雜半導體層220至少透過源極接觸232、互連層233的第一互連236-1、接觸242和週邊接觸246電性連接至第一半導體結構202中的週邊電路208。在本發明的其中一些實施例中，週邊接觸247處於接觸243以下並且與所述接觸243相接觸，使得N阱221至少透過源極接觸231、互連層233的第二互連236-2、接觸243和週邊接觸247電性連接至第一半導體結構202中的週邊電路208。也就是說，可以由週邊電路208透過不同電性連接，來分開控制用於讀取操作步驟和擦除操作步驟的電子電流和電洞電流。在本發明的其中一些實施例中，週邊接觸248處於接觸244以下並且與所述接觸244接觸，使得第一半導體結構202中的週邊電路208至少透過接觸244和週邊接觸248電性連接至用於襯墊引出的接觸襯墊240。週邊接觸246、週邊接觸247和週邊接觸248的每一個可以包括一個或多個導電層，例如金屬層（例如，W、Co、Cu或Al）或者被黏合劑層（例如，TiN）包圍的矽化物層。
如圖2所示，立體（3D）記憶體元件200還包括作為互連結構的部分的各種各樣的局部接觸（又稱為“C1”），它們直接與儲存堆疊體214中的結構接觸。在本發明的其中一些實施例中，局部接觸包括通道局部接觸250，每一通道局部接觸250處於相應的通道結構224的下端以下，並且與所述下端接觸。每一通道局部接觸250可以電性連接至位元線接觸（未示出），以用於位元線扇出。在本發明的其中一些實施例中，局部接觸進一步包括字元線局部接觸252，每一字元線局部接觸252處於儲存堆疊體214的階梯結構處的相應的導電層216（包括字元線）以下，並且與所述導電層216接觸，以用於字元線扇出。局部接觸（例如通道局部接觸250和字元線局部接觸252）可以至少透過鍵合層212和鍵合層210電性連接至第一半導體結構202的週邊電路208。局部接觸（例如通道局部接觸250和字元線局部接觸252）的每一個可以包括一個或多個導電層，例如金屬層（例如，W、Co、Cu或Al）或者被黏合劑層（例如，TiN）包圍的矽化物層。
圖3A–3N示出了根據本發明的一些實施例的用於形成示例性立體（3D）記憶體元件的製作製程。圖5A示出了根據本發明的一些實施例的用於形成示例性立體（3D）記憶體元件的方法500的流程圖。圖5B示出了根據本發明的一些實施例的用於形成示例性立體（3D）記憶體元件的另一方法501的流程圖。圖3A-3N、圖5A和圖5B中描繪的立體（3D）記憶體元件的示例包括圖1中描繪的立體（3D）記憶體元件100。將對圖3A-3N、圖5A和圖5B一起描述。應當理解，方法500和501中所示的操作步驟並不具有排他性，並且也可以在所示操作步驟中的任何操作步驟之前、之後或之間執行其他操作步驟。此外，所述操作步驟中的一些操作步驟可以是同時執行的或者可以是按照不同於圖5A和圖5B所示的循序執行的。
參考圖5A，方法500開始於操作步驟502，在該操作步驟中，在第一基底上形成週邊電路。所述第一基底可以是矽基底。先如圖3G所示，使用多種製程在矽基底350上形成多個電晶體，所述多種製程包括但不限於微影、蝕刻、薄膜沉積、熱生長、注入、化學機械拋光（CMP）以及任何其他適當製程。在本發明的其中一些實施例中，透過離子注入和/或熱擴散在矽基底350中形成摻雜區（未示出），所述摻雜區當作例如電晶體的源極區和/或汲極區的作用。在本發明的其中一些實施例中，還透過濕式蝕刻和/或乾式蝕刻和薄膜沉積，在矽基底350中形成隔離區（例如，淺溝槽隔離（STI））。電晶體能夠在矽基底350上形成週邊電路352。
如圖3G所示，在週邊電路352以上形成鍵合層348。鍵合層348包括電性連接至週邊電路352的鍵合接觸。為了形成鍵合層348，使用例如化學氣相沉積（CVD）、物理氣相沉積（PVD）、原子層沉積（ALD）或其任何組合的一種或多種薄膜沉積製程，來沉積層間介電（ILD）層；使用濕式蝕刻和/或乾式蝕刻（例如，反應離子蝕刻（RIE）），接著一種或多種薄膜沉積製程（例如原子層沉積（ALD）、化學氣相沉積（CVD）、物理氣相沉積（PVD）任何其他適當製程或其任何組合），形成穿過層間介電（ILD）層的鍵合接觸。
可以在第二基底以上形成垂直地延伸穿過儲存堆疊體和N型摻雜半導體層的通道結構。方法500進行至操作步驟504，再回到圖5A，如圖5A所示，在該操作步驟中，依次形成處於第二基底上的犧牲層、處於犧牲層上的N型摻雜半導體層以及處於N型摻雜半導體層上的介電堆疊體。第二基底可以是矽基底。應當理解，由於第二基底將被從最終產品中去除，因此第二基底可以是由任何適當材料構成的虛置晶圓（例如，載體基底）的部分，以降低第二基底的成本，例如，所述材料可以是玻璃、藍寶石、塑膠、矽，這裡僅舉出了幾個例子。在本發明的其中一些實施例中，該基底是載體基底，犧牲層包括介電材料，N型摻雜半導體層包括多晶矽，並且介電堆疊體包括交替的堆疊介電層和堆疊犧牲層。在本發明的其中一些實施例中，堆疊介電層和堆疊犧牲層在N型摻雜半導體層上交替沉積，以形成介電堆疊體。
如圖3A所示，犧牲層304形成於載體基底302上，並且N型摻雜半導體層306形成於犧牲層304上。N型摻雜半導體層306可以包括摻有例如P、As或Sb的N型摻雜劑的多晶矽。犧牲層304可以包括任何適當的犧牲材料，所述犧牲材料可以以後被選擇性地去除並且不同於N型摻雜半導體層306的材料。在本發明的其中一些實施例中，犧牲層304包括介電材料，例如氧化矽或氮化矽。根據一些實施例，為了形成犧牲層304，使用包括但不限於化學氣相沉積（CVD）、物理氣相沉積（PVD）、原子層沉積（ALD）或其任何組合的一種或多種薄膜沉積製程，在載體基底302上沉積氧化矽或氮化矽。在本發明的其中一些實施例中，為了形成N型摻雜半導體層306，使用包括但不限於化學氣相沉積（CVD）、物理氣相沉積（PVD）、原子層沉積（ALD）或其任何組合的一種或多種薄膜沉積製程在犧牲層304上沉積多晶矽，接著使用離子注入和/或熱擴散，利用N型摻雜劑（例如P、As或Sb）對所沉積的多晶矽進行摻雜。在本發明的其中一些實施例中，為了形成N型摻雜半導體層306，當在犧牲層304上沉積多晶矽時，執行例如P、As或Sb的N型摻雜劑的原位摻雜。
如圖3B所示，包括多對的第一介電層（本文被稱為“堆疊犧牲層”312）和第二介電層（本文被稱為“堆疊介電層”310，在文中與前者一起被稱為“介電層對”）的介電堆疊體308被形成到N型摻雜半導體層306上。根據一些實施例，介電堆疊體308包括交替的堆疊犧牲層312和堆疊介電層310。堆疊介電層310和堆疊犧牲層312可以交替沉積在處於載體基底302以上的N型摻雜半導體層306上，以形成介電堆疊體308。在本發明的其中一些實施例中，每一堆疊介電層310包括氧化矽層，並且每一堆疊犧牲層312包括氮化矽層。介電堆疊體308可以是透過一種或多種薄膜沉積製程形成的，所述製程包括但不限於化學氣相沉積（CVD）、物理氣相沉積（PVD）、原子層沉積（ALD）或其任何組合。如圖3B所示，可以在介電堆疊體308的邊緣上形成階梯結構。該階梯結構可以是透過朝向載體基底302對介電堆疊體308的介電層對執行多個所謂的“修整-蝕刻”迴圈而形成的。由於施加至介電堆疊體308的介電層對的反復修整-蝕刻迴圈，介電堆疊體308可以具有一個或多個傾斜邊緣以及比底部介電層對短的頂部介電層對，如圖3B所示。
方法500進行至操作步驟506，如圖5A所示，在該操作步驟中，形成垂直地延伸穿過介電堆疊體和N型摻雜半導體層的通道結構。在本發明的其中一些實施例中，為了形成該通道結構，蝕刻出垂直地延伸穿過介電堆疊體和N型摻雜半導體層、停止在犧牲層處的通道孔，並且沿通道孔的側壁依次沉積儲存膜和半導體通道。
如圖3B所示，通道孔是垂直地延伸穿過介電堆疊體308和N型摻雜半導體層306的開口。在本發明的其中一些實施例中，形成多個開口，使得每一開口變成用於在後面的製程當中生長單獨的通道結構314的位置。在本發明的其中一些實施例中，用於形成通道結構314的通道孔的製作製程包括濕式蝕刻和/或乾式蝕刻，例如，深RIE（DRIE）。犧牲層304可以當作用於控制在不同通道孔之間的開槽變化（gouging variation）的蝕刻停止層。例如，對通道孔的蝕刻可以由犧牲層304停止，而不進一步延伸到載體基底302中。也就是說，根據一些實施例，每一通道孔（和對應的通道結構314）的下端處於犧牲層304的頂表面和底表面之間。
如圖3B所示，隨後沿通道孔的側壁和底表面，按列舉順序形成包括阻擋層317、儲存層316和穿隧層315的儲存膜以及半導體通道318。在本發明的其中一些實施例中，使用例如原子層沉積（ALD）、化學氣相沉積（CVD）、物理氣相沉積（PVD）、任何其他適當製程或其任何組合的一種或多種薄膜沉積製程，按列舉順序首先沿通道孔的側壁和底表面沉積阻擋層317、儲存層316和穿隧層315，以形成儲存膜。之後，可以透過使用例如原子層沉積（ALD）、化學氣相沉積（CVD）、物理氣相沉積（PVD）、任何其他適當製程或其任何組合的一種或多種薄膜沉積製程，在穿隧層315之上沉積比如多晶矽（例如，未摻雜多晶矽）的半導體材料，來形成半導體通道318。在本發明的其中一些實施例中，隨後沉積第一氧化矽層、氮化矽層、第二氧化矽層和多晶矽層（“SONO”結構），以形成儲存膜的阻擋層317、儲存層316和穿隧層315以及半導體通道318。
如圖3B所示，在通道孔中並且在半導體通道318以上形成帽蓋層，以完全或部分地填充通道孔（例如，沒有空氣隙或具有空氣隙）。可以透過使用例如原子層沉積（ALD）、化學氣相沉積（CVD）、物理氣相沉積（PVD）、任何其他適當製程或其任何組合的一種或多種薄膜沉積製程，沉積比如氧化矽的介電材料而形成帽蓋層。之後，在通道孔的頂部部分中形成通道插塞。在本發明的其中一些實施例中，透過化學機械拋光（CMP）、濕式蝕刻和/或乾式蝕刻，去除儲存膜、半導體通道318和帽蓋層的處於介電堆疊體308的頂表面上的部分，並且對其進行平面化。然後可以透過對半導體通道318和帽蓋層的處於通道孔的頂部部分中的部分進行濕式蝕刻和/或乾式蝕刻，而在通道孔的頂部部分中形成凹槽。之後，可以透過例如化學氣相沉積（CVD）、物理氣相沉積（PVD）、原子層沉積（ALD）或其任何組合的一種或多種薄膜沉積製程，沉積比如多晶矽的半導體材料，來形成通道插塞。由此形成穿過介電堆疊體308和N型摻雜半導體層306的通道結構314。根據犧牲層304將對每一通道孔的蝕刻停止的深度，通道結構314可以進一步延伸到犧牲層304中或者停止在犧牲層304與N型摻雜半導體層306之間的介面處。然而，通道結構314可以不進一步延伸到載體基底302中。
方法500進行至操作步驟508，如圖5A所示，在該操作步驟中，使用例如所謂的“閘極代替”製程，利用儲存堆疊體代替該介電堆疊體，使得該通道結構垂直地延伸穿過儲存堆疊體和N型摻雜半導體層。在本發明的其中一些實施例中，為了利用儲存堆疊體代替介電堆疊體，蝕刻出垂直地延伸穿過介電堆疊體、停止在N型摻雜半導體層處的開口，並且透過所述開口，利用堆疊導電層代替堆疊犧牲層，以形成包括交替的堆疊介電層和堆疊導電層的儲存堆疊體。
如圖3C所示，縫隙320是垂直地延伸穿過介電堆疊體308並且停止在N型摻雜半導體層306處的開口。在本發明的其中一些實施例中，用於形成縫隙320的製作製程包括濕式蝕刻和/或乾式蝕刻，例如，DRIE。之後，可以透過縫隙320執行閘極代替，以利用儲存堆疊體330代替介電堆疊體308（如圖3E所示）。
如圖3D所示，首先透過經由縫隙320去除堆疊犧牲層312（如圖3C所示），來形成橫向凹槽322。在本發明的其中一些實施例中，透過經由縫隙320施加蝕刻劑來去除堆疊犧牲層312，建立在堆疊介電層310之間交替的橫向凹槽322。蝕刻劑可以包括相對於堆疊介電層310選擇性地蝕刻堆疊犧牲層312的任何適當蝕刻劑。
如圖3E所示，透過縫隙320將堆疊導電層328（包括閘電極和黏合劑層）沉積到橫向凹槽322（如圖3D中所示）中。在本發明的其中一些實施例中，在堆疊導電層328之前，將閘極介電層322沉積到橫向凹槽322中，使得在閘極介電層322上沉積堆疊導電層328。可以使用例如原子層沉積（ALD）、化學氣相沉積（CVD）、物理氣相沉積（PVD）、任何其他適當製程或其任何組合的一種或多種薄膜沉積製程，沉積如金屬層的堆疊導電層328。在本發明的其中一些實施例中，還沿縫隙320的側壁並且在縫隙320的底部處形成比如高k介電層的閘極介電層332。根據一些實施例，由此形成包括交替的堆疊導電層328和堆疊介電層310的儲存堆疊體330，代替介電堆疊體308（圖3D中所示）。
方法500進行至操作步驟510，如圖5A所示，在該操作步驟中，形成垂直地延伸穿過儲存堆疊體的絕緣結構。在本發明的其中一些實施例中，為了形成該絕緣結構，在形成儲存堆疊體之後，將一種或多種介電材料沉積到開口中，以填充該開口。如圖3E所示，形成了垂直地延伸穿過儲存堆疊體330的絕緣結構336，其停止在N型摻雜半導體層306的頂表面上。可以使用例如原子層沉積（ALD）、化學氣相沉積（CVD）、物理氣相沉積（PVD）、任何其他適當製程或其任何組合的一種或多種薄膜沉積製程，將一種或多種介電材料（例如，氧化矽）沉積到縫隙320中，以完全或部分地填充縫隙320（具有或沒有空氣隙），由此形成絕緣結構336。在本發明的其中一些實施例中，絕緣結構336包括閘極介電層332（例如，包括高k介電）和介電帽蓋層334（例如，包括氧化矽）。
如圖3F所示，在形成絕緣結構336之後，形成包括通道局部接觸344和字元線局部接觸342的局部接觸以及週邊接觸338和週邊接觸340。可以透過使用例如化學氣相沉積（CVD）、物理氣相沉積（PVD）、原子層沉積（ALD）或其任何組合的一種或多種薄膜沉積製程，在儲存堆疊體330的頂上沉積介電材料（例如氧化矽或氮化矽），來在儲存堆疊體330上形成局部介電層。可以使用濕式蝕刻和/或乾式蝕刻（例如，RIE）蝕刻出穿過局部介電層（和任何其他層間介電（ILD）層）的接觸開口，接著使用例如原子層沉積（ALD）、化學氣相沉積（CVD）、物理氣相沉積（PVD）、任何其他適當製程或其任何組合的一種或多種薄膜沉積製程，利用導電材料填充所述接觸開口，來形成通道局部接觸344、字元線局部接觸342以及週邊接觸338和週邊接觸340。
如圖3F所示，在通道局部接觸344、字元線局部接觸342以及週邊接觸338和週邊接觸340以上形成鍵合層346。鍵合層346包括電性連接至通道局部接觸344、字元線局部接觸342以及週邊接觸338和週邊接觸340的鍵合接觸。為了形成鍵合層346，使用例如化學氣相沉積（CVD）、物理氣相沉積（PVD）、原子層沉積（ALD）或其任何組合的一種或多種薄膜沉積製程來沉積層間介電（ILD）層，並且利用濕式蝕刻和/或乾式蝕刻（例如，RIE），接著例如原子層沉積（ALD）、化學氣相沉積（CVD）、物理氣相沉積（PVD）、任何其他適當製程或其任何組合的一種或多種薄膜沉積製程，來形成穿過層間介電（ILD）層的鍵合接觸。
方法500進行至操作步驟512，如圖5A所示，在該操作步驟中，第一基底和第二基底按照面對面方式鍵合，使得儲存堆疊體處於週邊電路以上。所述鍵合包括混合鍵合。如圖3G所示，載體基底302和形成於其上的部件（例如，儲存堆疊體330和穿過其形成的通道結構314）被上下翻轉。根據一些實施例，將面朝下的鍵合層346與面朝上的鍵合層348鍵合，即，按照面對面的方式，由此在載體基底302和矽基底350之間形成鍵合介面354。在本發明的其中一些實施例中，在鍵合之前，對鍵合表面施加處理製程，例如，電漿處理、濕式處理和/或熱處理。在鍵合之後，將鍵合層346中的鍵合接觸與鍵合層348中的鍵合接觸相互對準並且接觸，使得將儲存堆疊體330和穿過其形成的通道結構314可以電性連接至週邊電路352，並且處於週邊電路352以上。
方法500進行至操作步驟514，如圖5A所示，在該操作步驟中，去除第二基底和犧牲層，以曝露通道結構的末端。可以從第二基底的背面執行去除。如圖3H所示，從背面去除載體基底302和犧牲層304（如圖3G所示），以曝露通道結構314的上端。可以使用化學機械拋光（CMP）、研磨、乾式蝕刻和/或濕式蝕刻將載體基底302完全去除。在本發明的其中一些實施例中，將載體基底302剝離。對載體基底302的去除可以被下面的犧牲層304停止，原因在於它們具有不同的材料，以確保厚度均勻性。在載體基底302包括矽並且犧牲層304包括氧化矽的一些實施例中，使用化學機械拋光（CMP）去除載體基底302，其可以自動停止在載體基底302和犧牲層304之間的介面處。
之後，還可以利用具有適當蝕刻劑（例如，氫氟酸）的濕式蝕刻來選擇性地去除犧牲層304，而不蝕刻下面的N型摻雜半導體層306。如上文所述，由於通道結構314不延伸超出犧牲層304到載體基底302中，因此對載體基底302的去除不影響通道結構314。對犧牲層304的去除可以曝露通道結構314的上端。在通道結構314延伸到犧牲層304中的一些實施例中，對包括氧化矽的犧牲層304的選擇性蝕刻還去除了包括氧化矽的阻擋層317的處於N型摻雜半導體層306的頂表面以上的部分，但是包括氮化矽的儲存層316和被儲存層316包圍的其他層（例如，穿隧層315）保持完好。
方法500進行至操作步驟516，如圖5A所示，在該操作步驟中，利用半導體插塞代替通道結構的與N型摻雜半導體層鄰接的部分。在本發明的其中一些實施例中，為了利用半導體插塞來代替通道結構的與N型摻雜半導體層鄰接的部分，去除儲存膜其中的與N型摻雜半導體層鄰接的部分，以形成圍繞半導體通道的部分的凹槽，對半導體通道的該部分進行摻雜，並且在凹槽中沉積多晶矽，以形成圍繞摻雜的半導體通道的該部分並且與該部分接觸的半導體插塞。
如圖3I所示，去除儲存層316的與N型摻雜半導體層306鄰接的部分（如圖3H所示）。在本發明的其中一些實施例中，利用比如磷酸的適當蝕刻劑，使用濕式蝕刻來選擇性地去除包括氮化矽的儲存層316，而不對包括多晶矽的N型摻雜半導體層306進行蝕刻。可以透過控制蝕刻時間和/或蝕刻速率，來控制對儲存層316的蝕刻，使得該蝕刻不繼續影響儲存層316的被儲存堆疊體330包圍的其餘部分。
如圖3J所示，將阻擋層317和穿隧層315的與N型摻雜半導體層306鄰接的部分去除，以形成圍繞半導體通道318的與N型摻雜半導體層306鄰接的頂部部分的凹槽357。在本發明的其中一些實施例中，利用比如氫氟酸的適當蝕刻劑，使用濕式蝕刻，選擇性地去除包括氧化矽的阻擋層317和穿隧層315，而不對包括多晶矽的N型摻雜半導體層306和半導體通道318進行蝕刻。可以透過控制蝕刻時間和/或蝕刻速率來控制對阻擋層317和穿隧層315的蝕刻，使得該蝕刻不繼續影響阻擋層317和穿隧層315的被儲存堆疊體330包圍的其餘部分。因此，根據一些實施例，去除了通道結構314的儲存膜（包括阻擋層317、儲存層316和穿隧層315）的與N型摻雜半導體層306鄰接的頂部部分，以形成凹槽357，曝露半導體通道318的頂部部分。在本發明的其中一些實施例中，對半導體通道318的被凹槽357曝露的頂部部分進行摻雜，以提高其導電性。例如，可以執行傾斜離子注入製程，以利用任何適當摻雜劑將半導體通道318（例如，包括多晶矽）的被凹槽357曝露的頂部部分摻雜到預期的摻雜濃度。
如圖3K所示，在凹槽357（如圖3J所示）中形成半導體插塞359，以圍繞半導體通道318的摻雜的頂部部分，並且與所述頂部部分接觸。因此，根據一些實施例，由此利用半導體插塞359代替通道結構314的與N型摻雜半導體層306鄰接的頂部部分（如圖3H所示）。在本發明的其中一些實施例中，為了形成半導體插塞359，使用例如原子層沉積（ALD）、化學氣相沉積（CVD）、物理氣相沉積（PVD）、任何其他適當製程或其任何組合的一種或多種薄膜沉積製程，將多晶矽沉積到凹槽357中，以填充凹槽357，接著透過化學機械拋光（CMP）製程來去除N型摻雜半導體層306的頂表面以上的任何多餘多晶矽。在本發明的其中一些實施例中，在向凹槽357中沉積多晶矽時執行例如P、As或Sb的N型摻雜劑的原位摻雜，以對半導體插塞359進行摻雜。由於半導體插塞359和N型摻雜半導體層306可以包括相同的材料，例如，多晶矽，並且具有相同的厚度（在化學機械拋光（CMP）製程之後），因此半導體插塞359可以被視為N型摻雜半導體層306的部分。然而，根據一些實施例，由於半導體插塞359是在形成N型摻雜半導體層306的其餘部分（例如，如圖3A中所示）之後的較晚製程中形成的，因此不管半導體插塞359是否是原位摻雜的，半導體插塞359的摻雜濃度都不同於N型摻雜半導體層306的其餘部分的摻雜濃度。
如上文所述，N型摻雜半導體層306中的半導體插塞359可以充當通道結構314的側壁SEG。在用於形成側壁SEG的已知方法中，透過具有大深寬比，且一直延伸貫穿介電堆疊體308的縫隙320（如圖3D所示）進行蝕刻和沉積製程，與所述已知方法不同，在去除了載體基底302時，可以從介電堆疊體308/儲存堆疊體330的相對側形成半導體插塞359，其不受介電堆疊體308/儲存堆疊體330的級和縫隙320的深寬比的影響。透過避免由縫隙320的較大深寬比引入的問題，能夠降低製作複雜性和成本，並且能夠提高成品率。此外，還可以提高垂直可擴展性（例如，增加介電堆疊體308/儲存堆疊體330的級數量）。
方法500進行至操作步驟518，如圖5A所示，在該操作步驟中，源極接觸被形成在儲存堆疊體以上並且與N型摻雜半導體層接觸。如圖3L所示，在N型摻雜半導體層306上形成一個或多個層間介電（ILD）層356。可以透過使用例如原子層沉積（ALD）、化學氣相沉積（CVD）、物理氣相沉積（PVD）、任何其他適當製程或其任何組合的一種或多種薄膜沉積製程，在N型摻雜半導體層306的頂表面上沉積介電材料，而形成層間介電（ILD）層356。可以形成穿過層間介電（ILD）層356到N型摻雜半導體層306中的源極接觸開口358。在本發明的其中一些實施例中，使用濕式蝕刻和/或乾式蝕刻（例如，RIE）形成源極接觸開口358。在本發明的其中一些實施例中，源極接觸開口358進一步延伸到N型摻雜半導體層306的頂部部分中。穿過層間介電（ILD）層356的蝕刻製程可以繼續蝕刻N型摻雜半導體層306的部分。在本發明的其中一些實施例中，在蝕刻穿過層間介電（ILD）層356之後，使用分別的蝕刻製程來蝕刻N型摻雜半導體層306的部分。
如圖3M所示，在N型摻雜半導體層306的背面，在源極接觸開口358（圖3L中所示）形成源極接觸364。根據一些實施例，源極接觸364處於儲存堆疊體330以上，並且與N型摻雜半導體層306接觸。在本發明的其中一些實施例中，使用例如原子層沉積（ALD）、化學氣相沉積（CVD）、物理氣相沉積（PVD）、任何其他適當製程或其任何組合的一種或多種薄膜沉積製程，將一種或多種導電材料沉積到源極接觸開口358中，以利用黏合劑層（例如，TiN）和導體層（例如，W）填充源極接觸開口358。之後，可以執行平面化製程，例如，化學機械拋光（CMP），以去除多餘的導電材料，使得源極接觸364的頂表面與層間介電（ILD）層356的頂表面平齊。
方法500進行至操作步驟520，如圖5A所示，在該操作步驟中，互連層被形成在源極接觸以上，並且與所述源極接觸接觸。在本發明的其中一些實施例中，形成穿過N型摻雜半導體層並且與互連層相接觸的接觸，使得N型摻雜半導體層透過源極接觸和互連層電性連接至該接觸。
如圖3N所示，重新分佈層370被形成在源極接觸364以上並且與源極接觸364接觸。在本發明的其中一些實施例中，透過使用例如原子層沉積（ALD）、化學氣相沉積（CVD）、物理氣相沉積（PVD）、任何其他適當製程或其任何組合的一種或多種薄膜沉積製程，在層間介電（ILD）層356和源極接觸364的頂表面上沉積導電材料（例如，Al），來形成重新分佈層370。可以在重新分佈層370上形成鈍化層372。在本發明的其中一些實施例中，透過使用例如原子層沉積（ALD）、化學氣相沉積（CVD）、物理氣相沉積（PVD）、任何其他適當製程或其任何組合的一種或多種薄膜沉積製程，沉積比如氮化矽的介電材料，而形成鈍化層372。根據一些實施例，由此形成了包括層間介電（ILD）層356、重新分佈層370和鈍化層372的互連層376。
如圖3L所示，形成各自延伸穿過層間介電（ILD）層356和N型摻雜半導體層306的接觸開口360和接觸開口361。在本發明的其中一些實施例中，使用濕式蝕刻和/或乾式蝕刻（例如，RIE）形成穿過層間介電（ILD）層356和N型摻雜半導體層306的接觸開口360和接觸開口361。在本發明的其中一些實施例中，使用微影製程將接觸開口360和接觸開口361圖案化為分別與週邊接觸338和週邊接觸340對準。對接觸開口360和接觸開口361的蝕刻可以停止在週邊接觸338和週邊接觸340的上端處，以曝露週邊接觸338和週邊接觸340。如圖3L所示，使用例如原子層沉積（ALD）、化學氣相沉積（CVD）、物理氣相沉積（PVD）、任何其他適當製程或其任何組合的一種或多種薄膜沉積製程，形成沿接觸開口360和接觸開口361的側壁的間隔體362，以將N型摻雜半導體層306電性隔離。在本發明的其中一些實施例中，在形成間隔體362之後執行對源極接觸開口358的蝕刻，使得間隔體362不沿源極接觸開口358的側壁形成，以提高在源極接觸364與N型摻雜半導體層306之間的接觸面積。
如圖3M所示，在N型摻雜半導體層306的背面處形成分別處於接觸開口360和接觸開口361（如圖3L所示）中的接觸366和接觸368。根據一些實施例，接觸366和接觸368垂直地延伸穿過層間介電（ILD）層356和N型摻雜半導體層306。可以使用相同的沉積製程形成接觸366和接觸368以及源極接觸364，以減少沉積製程的數量。在本發明的其中一些實施例中，使用例如原子層沉積（ALD）、化學氣相沉積（CVD）、物理氣相沉積（PVD）、任何其他適當製程或其任何組合的一種或多種薄膜沉積製程，將一種或多種導電材料沉積到接觸開口360和接觸開口361中，以利用黏合劑層（例如，TiN）和導體層（例如，鎢（W））填充接觸開口360和接觸開口361。之後，可以執行平面化製程，例如，化學機械拋光（CMP），以去除多餘的導電材料，使得接觸366和接觸368的頂表面（以及源極接觸364的頂表面）與層間介電（ILD）層356的頂表面平齊。在本發明的其中一些實施例中，由於接觸開口360和接觸開口361分別與週邊接觸338和週邊接觸340對準，因此接觸366和接觸368也分別處於週邊接觸338和週邊接觸340以上，並且與週邊接觸338和週邊接觸340接觸。
如圖3N所示，重新分佈層370也被形成在接觸366以上並且與接觸366接觸。因此，能夠透過源極接觸364、互連層376的重新分佈層370和接觸366將N型摻雜半導體層306電性連接至週邊接觸338。在本發明的其中一些實施例中，透過源極接觸364、互連層376、接觸366、週邊接觸338以及鍵合層346和348，將N型摻雜半導體層306電性連接至週邊電路352。
如圖3N所示，接觸襯墊374被形成在接觸368之上並且與接觸368接觸。在本發明的其中一些實施例中，透過濕式蝕刻和/或乾式蝕刻來去除鈍化層372的覆蓋接觸368的部分，以曝露下面的重新分佈層370的部分，以形成接觸襯墊374。因此，能夠透過接觸368、週邊接觸340以及鍵合層346和348，將用於襯墊引出的接觸襯墊374電性連接至週邊電路352。
應當理解，可以由SOI晶圓代替上文在方法500中描述的第二基底、犧牲層和N型摻雜半導體層，該SOI晶圓包括操縱層、掩埋的氧化物層（又稱為“BOX”層）和元件層，如下文關於方法501所述。為了便於描述，可以不重複在方法500和501之間的類似操作步驟的細節。參考圖5B，方法501開始於操作步驟502，在該操作步驟中，在第一基底上形成週邊電路。所述第一基底可以是矽基底。
方法501進行至操作步驟503，如圖5B所示，在該操作步驟中，利用N型摻雜劑對SOI晶圓的元件層進行摻雜。SOI晶圓可以包括操縱層、掩埋的氧化物層和元件層。在本發明的其中一些實施例中，掩埋的氧化物層包括氧化矽，並且元件層包括單晶矽。如圖3A所示，SOI晶圓301包括操縱層302（對應於上文描述方法500時的載體基底302）、掩埋的氧化物層304（對應於犧牲層304）和元件層306（對應於N型摻雜半導體層306）。可以使用離子注入和/或熱擴散，利用例如P、As或Sb的N型摻雜劑對元件層306進行摻雜，以成為N型摻雜的元件層306。應當理解，上文與載體基底302、犧牲層304和N型摻雜半導體層306有關的描述可以類似地分別適用於SOI晶圓301的操縱層302、掩埋的氧化物層304和摻雜的元件層306，以更好地理解下文的方法501，並且因此將不再重複，以簡化描述。
方法501進行至操作步驟505，如圖5B所示，在該操作步驟中，在SOI晶圓的摻雜的元件層上形成介電堆疊體。該介電堆疊體可以包括交替的堆疊介電層和堆疊犧牲層。方法501進行至操作步驟507，如圖5B所示，在該操作步驟中，形成垂直地延伸穿過介電堆疊體和摻雜的元件層的通道結構。在本發明的其中一些實施例中，為了形成該通道結構，形成垂直地延伸穿過介電堆疊體和摻雜的元件層、停止在掩埋的氧化物層處的通道孔，並且沿通道孔的側壁依次沉積儲存膜和半導體通道。方法501進行至操作步驟508，如圖5B所示，在該操作步驟中，利用儲存堆疊體代替該介電堆疊體，以使該通道結構垂直地延伸穿過儲存堆疊體和摻雜的元件層。在本發明的其中一些實施例中，為了利用儲存堆疊體代替介電堆疊體，蝕刻出垂直地延伸穿過介電堆疊體的開口，所述開口停止在摻雜的元件層處，並且透過所述開口，利用堆疊導電層代替堆疊犧牲層，以形成包括交替的堆疊介電層和堆疊導電層的儲存堆疊體。方法501進行至操作步驟510，如圖5B所示，在該操作步驟中，形成垂直地延伸穿過儲存堆疊體的絕緣結構。在本發明的其中一些實施例中，為了形成該絕緣結構，在形成儲存堆疊體之後，將一種或多種介電材料沉積到開口中，以填充該開口。
方法501進行至操作步驟513，如圖5B所示，在該操作步驟中，第一基底和SOI晶圓按照面對面方式鍵合，使得儲存堆疊體處於週邊電路以上。所述鍵合包括混合鍵合。方法501進行至操作步驟515，如圖5B所示，在該操作步驟中，去除SOI晶圓的操縱層和掩埋的氧化物層，以曝露通道結構的末端。方法501進行至操作步驟517，如圖5B所示，在該操作步驟中，利用半導體插塞代替通道結構的與摻雜的元件層鄰接的部分。在本發明的其中一些實施例中，為了利用半導體插塞代替通道結構的與摻雜的元件層鄰接的部分，對儲存膜的與摻雜的元件層鄰接的部分進行蝕刻，以形成圍繞半導體通道的部分的凹槽，對半導體通道的該部分進行摻雜，並且在凹槽中沉積多晶矽，以形成圍繞摻雜的半導體通道的該部分並且與該部分接觸的半導體插塞。
方法501進行至操作步驟519，如圖5B所示，在該操作步驟中，形成在儲存堆疊體以上並且與摻雜的元件層接觸的源極接觸。方法501進行至操作步驟520，如圖5B所示，在該操作步驟中，形成在源極接觸以上並且與源極接觸接觸的互連層。在本發明的其中一些實施例中，接觸被形成為穿過摻雜的元件層並且與互連層相接觸，使得摻雜的元件層透過源極接觸和互連層來電性連接至該接觸。
圖4A-4O示出了根據本發明的一些實施例的用於形成另一示例性立體（3D）記憶體元件的製作製程。圖6A示出了根據本發明的一些實施例的用於形成另一示例性立體（3D）記憶體元件的方法600的流程圖。圖6B示出了根據本發明的一些實施例的用於形成另一示例性立體（3D）記憶體元件的另一方法601的流程圖。圖4A–4O、圖6A和圖6B中描繪的立體（3D）記憶體元件的示例包括圖2中描繪的立體（3D）記憶體元件200。將對圖4A-4O、圖6A和圖6B一起描述。應當理解，方法600和601中所示的操作步驟並不具有排他性，也可以在所示操作步驟中的任何操作步驟之前、之後或之間執行其他操作步驟。此外，所述操作步驟中的一些操作步驟可以是同時執行的或者可以是按照不同於圖6A和圖6B所示的循序執行的。
參考圖6A，方法600開始於操作步驟602，在該操作步驟中，在第一基底上形成週邊電路。所述第一基底可以是矽基底。如圖4G所示，使用多種製程在矽基底450上形成多個電晶體，所述多種製程包括但不限於微影、蝕刻、薄膜沉積、熱生長、注入、化學機械拋光（CMP）以及任何其他適當製程。在本發明的其中一些實施例中，透過離子注入和/或熱擴散在矽基底450中形成在當作例如電晶體的源極區和/或汲極區的作用的摻雜區（未示出）。在本發明的其中一些實施例中，還透過濕式蝕刻和/或乾式蝕刻和薄膜沉積在矽基底450中形成隔離區（例如，淺溝槽隔離（STI））。所述電晶體能夠在矽基底450上形成週邊電路452。
如圖4G所示，在週邊電路452以上形成鍵合層448。鍵合層448包括電性連接至週邊電路452的鍵合接觸。為了形成鍵合層448，使用例如化學氣相沉積（CVD）、物理氣相沉積（PVD）、原子層沉積（ALD）或其任何組合的一種或多種薄膜沉積製程，來沉積層間介電（ILD）層；使用濕式蝕刻和/或乾式蝕刻（例如， RIE），接著一種或多種薄膜沉積製程（例如原子層沉積（ALD）、化學氣相沉積（CVD）、物理氣相沉積（PVD）任何其他適當製程或其任何組合），形成穿過層間介電（ILD）層的鍵合接觸。
可以在第二基底以上形成垂直地延伸穿過儲存堆疊體和具有N阱的P型摻雜半導體層的通道結構。方法600進行至操作步驟604，如圖6A所示，在該操作步驟中，依次形成處於第二基底上的犧牲層、處於犧牲層上的具有N阱的P型摻雜半導體層以及處於P型摻雜半導體層上的介電堆疊體。第二基底可以是矽基底。應當理解，由於第二基底將被從最終產品中去除，因此第二基底可以是由任何適當材料構成的虛置晶圓（例如，載體基底）的部分，以降低第二基底的成本，例如，所述材料可以是玻璃、藍寶石、塑膠、矽，這裡僅舉出了幾個例子。在本發明的其中一些實施例中，該基底是載體基底，犧牲層包括介電材料，P型摻雜半導體層包括多晶矽，並且介電堆疊體包括交替的堆疊介電層和堆疊犧牲層。在本發明的其中一些實施例中，堆疊介電層和堆疊犧牲層在P型摻雜半導體層上交替沉積，以形成介電堆疊體。在本發明的其中一些實施例中，在形成介電堆疊體之前，利用N型摻雜劑摻雜該P型摻雜半導體層的部分，以形成N阱。
如圖4A所示，犧牲層404形成於載體基底402上，並且P型摻雜半導體層406形成於犧牲層404上。P型摻雜半導體層406可以包括摻有例如B、Ga或Al的P型摻雜劑的多晶矽層。犧牲層404可以包括任何適當的犧牲材料，所述犧牲材料可以以後被選擇性地去除並且不同於P型摻雜半導體層406的材料。在本發明的其中一些實施例中，犧牲層404包括介電材料，例如氧化矽或氮化矽。根據一些實施例，為了形成犧牲層404，使用包括但不限於化學氣相沉積（CVD）、物理氣相沉積（PVD）、原子層沉積（ALD）或其任何組合的一種或多種薄膜沉積製程，在載體基底402上沉積氧化矽或氮化矽。在本發明的其中一些實施例中，為了形成P型摻雜半導體層406，使用包括但不限於化學氣相沉積（CVD）、物理氣相沉積（PVD）、原子層沉積（ALD）或其任何組合的一種或多種薄膜沉積製程，在犧牲層404上沉積多晶矽，接著使用離子注入和/或熱擴散，利用P型摻雜劑（例如B、Ga或A）對所沉積的多晶矽進行摻雜。在本發明的其中一些實施例中，為了形成P型摻雜半導體層406，當在犧牲層404上沉積多晶矽時，執行例如B、Ga或Al的P型摻雜劑的原位摻雜。
如圖4A所示，利用例如P、As或Sb的N型摻雜劑對P型摻雜半導體層406的部分進行摻雜，以在P型摻雜半導體層406中形成N阱407。在本發明的其中一些實施例中，N阱407是利用離子注入和/或熱擴散形成的。可以控制離子注入和/或熱擴散製程，以控制N阱407的厚度，使其穿過P型摻雜半導體層406的整個厚度或穿過P型摻雜半導體層406的部分。
如圖4B所示，包括多對的第一介電層（本文被稱為“堆疊犧牲層”412）和第二介電層（本文被稱為“堆疊介電層”410，在文中與前者一起被稱為“介電層對”）的介電堆疊體408被形成到P型摻雜半導體層406上。根據一些實施例，介電堆疊體408包括交替的堆疊犧牲層412和堆疊介電層410。堆疊介電層410和堆疊犧牲層412可以交替沉積在處於載體基底402以上的P型摻雜半導體層406上，以形成介電堆疊體408。在本發明的其中一些實施例中，每一堆疊介電層410包括氧化矽層，並且每一堆疊犧牲層412包括氮化矽層。介電堆疊體408可以是透過一種或多種薄膜沉積製程形成的，所述製程包括但不限於化學氣相沉積（CVD）、物理氣相沉積（PVD）、原子層沉積（ALD）或其任何組合。如圖4B所示，可以在介電堆疊體408的邊緣上形成階梯結構。該階梯結構可以是透過朝向載體基底402對介電堆疊體408的介電層對執行多個所謂的“修整-蝕刻”迴圈而形成的。由於施加至介電堆疊體408的介電層對的反復修整-蝕刻迴圈，介電堆疊體408可以具有一個或多個傾斜邊緣以及比底部介電層對短的頂部介電層對（階梯狀），如圖4B所示。
方法600進行至操作步驟606，如圖6A所示，在該操作步驟中，形成垂直地延伸穿過介電堆疊體和P型摻雜半導體層的通道結構。在本發明的其中一些實施例中，為了形成該通道結構，蝕刻出垂直地延伸穿過介電堆疊體和P型摻雜半導體層、停止在犧牲層處的通道孔，並且沿通道孔的側壁依次沉積儲存膜和半導體通道。
如圖4B所示，通道孔是垂直地延伸穿過介電堆疊體408和P型摻雜半導體層406的開口。在本發明的其中一些實施例中，形成多個開口，使得每一開口變成用於在後面的製程當中生長單獨的通道結構414的位置。在本發明的其中一些實施例中，用於形成通道結構414的通道孔的製作製程包括濕式蝕刻和/或乾式蝕刻，例如，DRIE。犧牲層404可以當作用於控制在不同通道孔之間的開槽變化的蝕刻停止層。例如，對通道孔的蝕刻可以由犧牲層404停止，而不進一步延伸到載體基底402中。也就是說，根據一些實施例，每一通道孔（和對應的通道結構414）的下端處於犧牲層404的頂表面和底表面之間。
如圖4B所示，隨後沿通道孔的側壁和底表面，按列舉順序形成包括阻擋層417、儲存層416和穿隧層415的儲存膜以及半導體通道418。在本發明的其中一些實施例中，使用例如原子層沉積（ALD）、化學氣相沉積（CVD）、物理氣相沉積（PVD）、任何其他適當製程或其任何組合的一種或多種薄膜沉積製程，按列舉順序首先沿通道孔的側壁和底表面沉積阻擋層417、儲存層416和穿隧層415，以形成儲存膜。之後，可以透過使用例如原子層沉積（ALD）、化學氣相沉積（CVD）、物理氣相沉積（PVD）、任何其他適當製程或其任何組合的一種或多種薄膜沉積製程，在穿隧層415之上沉積比如多晶矽（例如，未摻雜多晶矽）的半導體材料，來形成半導體通道418。在本發明的其中一些實施例中，隨後沉積第一氧化矽層、氮化矽層、第二氧化矽層和多晶矽層（“SONO”結構），以形成儲存膜的阻擋層417、儲存層416和穿隧層415以及半導體通道418。
如圖4B所示，在通道孔中並且在半導體通道418以上形成帽蓋層，以完全或部分地填充通道孔（例如，沒有空氣隙或具有空氣隙）。可以透過使用例如原子層沉積（ALD）、化學氣相沉積（CVD）、物理氣相沉積（PVD）、任何其他適當製程或其任何組合的一種或多種薄膜沉積製程，沉積比如氧化矽的介電材料而形成帽蓋層。之後，在通道孔的頂部部分中形成通道插塞。在本發明的其中一些實施例中，透過化學機械拋光（CMP）、濕式蝕刻和/或乾式蝕刻，去除儲存膜、半導體通道418和帽蓋層的處於介電堆疊體408的頂表面上的部分，並且對其進行平面化。然後可以透過對半導體通道418和帽蓋層的處於通道孔的頂部部分中的部分進行濕式蝕刻和/或乾式蝕刻，而在通道孔的頂部部分中形成凹槽。之後，可以透過例如化學氣相沉積（CVD）、物理氣相沉積（PVD）、原子層沉積（ALD）或其任何組合的一種或多種薄膜沉積製程，沉積比如多晶矽的半導體材料，來形成通道插塞。由此形成穿過介電堆疊體408和P型摻雜半導體層406的通道結構414。根據犧牲層404將對每一通道孔的蝕刻停止的深度，通道結構414可以進一步延伸到犧牲層404中或者停止在犧牲層404與P型摻雜半導體層406之間的介面處。然而，通道結構414可以不進一步延伸到載體基底402中。
方法600進行至操作步驟608，如圖6A所示，在該操作步驟中，使用例如所謂的“閘極代替”製程，利用儲存堆疊體代替該介電堆疊體，使得該通道結構垂直地延伸穿過儲存堆疊體和P型摻雜半導體層。在本發明的其中一些實施例中，為了利用儲存堆疊體代替介電堆疊體，蝕刻出垂直地延伸穿過介電堆疊體、停止在P型摻雜半導體層處的開口，並且透過所述開口，利用堆疊導電層代替堆疊犧牲層，以形成包括交替的堆疊介電層和堆疊導電層的儲存堆疊體。
如圖4C所示，縫隙420是垂直地延伸穿過介電堆疊體408，並且停止在P型摻雜半導體層406處的開口。在本發明的其中一些實施例中，用於形成縫隙420的製作製程包括濕式蝕刻和/或乾式蝕刻，例如，DRIE。雖然如圖4C所示，縫隙420與N阱407對準，但是應該理解，在其他示例中，縫隙420可以不與N阱407對準。之後，可以透過縫隙420執行閘極代替，以利用儲存堆疊體430代替介電堆疊體408（如圖4E所示）。
如圖4D所示，首先透過經由縫隙420去除堆疊犧牲層412（如圖4C所示），來形成橫向凹槽422。在本發明的其中一些實施例中，透過經由縫隙420施加蝕刻劑來去除堆疊犧牲層412，建立在堆疊介電層410之間交替的橫向凹槽422。蝕刻劑可以包括相對於堆疊介電層410選擇性地蝕刻堆疊犧牲層412的任何適當蝕刻劑。
如圖4E所示，透過縫隙420將堆疊導電層428（包括閘電極和黏合劑層）沉積到橫向凹槽422（如圖3D中所示）中。在本發明的其中一些實施例中，在堆疊導電層428之前，將閘極介電層422沉積到橫向凹槽422中，使得在閘極介電層422上沉積堆疊導電層428。可以使用例如原子層沉積（ALD）、化學氣相沉積（CVD）、物理氣相沉積（PVD）、任何其他適當製程或其任何組合的一種或多種薄膜沉積製程，沉積如金屬層的堆疊導電層428。在本發明的其中一些實施例中，還沿縫隙420的側壁並且在縫隙420的底部處形成例如高k介電層的閘極介電層432。根據一些實施例，由此形成包括交替的堆疊導電層428和堆疊介電層410的儲存堆疊體430，代替介電堆疊體408（圖4D中所示）。
方法600進行至操作步驟610，如圖6A所示，在該操作步驟中，形成垂直地延伸穿過儲存堆疊體的絕緣結構。在本發明的其中一些實施例中，為了形成該絕緣結構，在形成儲存堆疊體之後，將一種或多種介電材料沉積到開口中，以填充該開口。如圖4E所示，形成了垂直地延伸穿過儲存堆疊體430的絕緣結構436，其停止在P型摻雜半導體層406的頂表面上。可以使用例如原子層沉積（ALD）、化學氣相沉積（CVD）、物理氣相沉積（PVD）、任何其他適當製程或其任何組合的一種或多種薄膜沉積製程，將一種或多種介電材料（例如，氧化矽）沉積到縫隙420中，以完全或部分地填充縫隙420（具有或沒有空氣隙），由此形成絕緣結構436。在本發明的其中一些實施例中，絕緣結構436包括閘極介電層432（例如，包括高k介電）和介電帽蓋層434（例如，包括氧化矽）。
如圖4F所示，在形成絕緣結構436之後，形成包括通道局部接觸444和字元線局部接觸442的局部接觸以及週邊接觸438、週邊接觸439和週邊接觸440。可以透過使用例如化學氣相沉積（CVD）、物理氣相沉積（PVD）、原子層沉積（ALD）或其任何組合的一種或多種薄膜沉積製程，在儲存堆疊體430的頂上沉積介電材料（例如氧化矽或氮化矽），來在儲存堆疊體430上形成局部介電層。可以使用濕式蝕刻和/或乾式蝕刻（例如，RIE）蝕刻出穿過局部介電層（和任何其他層間介電（ILD）層）的接觸開口，接著使用例如原子層沉積（ALD）、化學氣相沉積（CVD）、物理氣相沉積（PVD）、任何其他適當製程或其任何組合的一種或多種薄膜沉積製程，利用導電材料填充所述接觸開口，來形成通道局部接觸444、字元線局部接觸442以及週邊接觸438、週邊接觸439和週邊接觸440。
如圖4F所示，在通道局部接觸444、字元線局部接觸442以及週邊接觸438、週邊接觸439和週邊接觸440以上形成鍵合層446。鍵合層446包括電性連接至通道局部接觸444、字元線局部接觸442以及週邊接觸438、週邊接觸439和週邊接觸440的鍵合接觸。為了形成鍵合層446，使用例如化學氣相沉積（CVD）、物理氣相沉積（PVD）、原子層沉積（ALD）或其任何組合的一種或多種薄膜沉積製程來沉積層間介電（ILD）層，並且利用濕式蝕刻和/或乾式蝕刻（例如，RIE），接著例如原子層沉積（ALD）、化學氣相沉積（CVD）、物理氣相沉積（PVD）、任何其他適當製程或其任何組合的一種或多種薄膜沉積製程，來形成穿過層間介電（ILD）層的鍵合接觸。
方法600進行至操作步驟612，如圖6A所示，在該操作步驟中，第一基底和第二基底按照面對面方式鍵合，使得儲存堆疊體處於週邊電路以上。所述鍵合包括混合鍵合。如圖4G所示，載體基底402和形成於其上的部件（例如，儲存堆疊體430和穿過其形成的通道結構414）被上下翻轉。根據一些實施例，將面朝下的鍵合層446與面朝上的鍵合層448鍵合，即，按照面對面的方式，由此在載體基底402和矽基底450之間形成鍵合介面454。在本發明的其中一些實施例中，在鍵合之前，對鍵合表面施加處理製程，例如，電漿處理、濕式處理和/或熱處理。在鍵合之後，將鍵合層446中的鍵合接觸與鍵合層448中的鍵合接觸相互對準並且接觸，使得將儲存堆疊體430和穿過其形成的通道結構414可以電性連接至週邊電路452，並且處於週邊電路452以上。
方法600進行至操作步驟614，如圖6A所示，在該操作步驟中，去除第二基底和犧牲層，以曝露通道結構的末端。可以從第二基底的背面執行去除。如圖4H所示，從背面去除載體基底402和犧牲層404（如圖4G所示），以曝露通道結構414的上端。可以使用化學機械拋光（CMP）、研磨、乾式蝕刻和/或濕式蝕刻將載體基底402完全去除。在本發明的其中一些實施例中，將載體基底402剝離。對載體基底402的去除可以被下面的犧牲層404停止，原因在於它們具有不同的材料，以確保厚度均勻性。在載體基底402包括矽並且犧牲層404包括氧化矽的一些實施例中，使用化學機械拋光（CMP）去除載體基底402，其可以自動停止在載體基底402和犧牲層404之間的介面處。
之後，還可以利用具有適當蝕刻劑（例如，氫氟酸）的濕式蝕刻來選擇性地去除犧牲層404，而不蝕刻下面的P型摻雜半導體層406。如上文所述，由於通道結構414不延伸超出犧牲層404到載體基底402中，因此對載體基底402的去除不影響通道結構414。對犧牲層404的去除可以曝露通道結構414的上端。在通道結構414延伸到犧牲層404中的一些實施例中，對包括氧化矽的犧牲層404的選擇性蝕刻，還去除了包括氧化矽的阻擋層417的處於P型摻雜半導體層406的頂表面以上的部分，但是包括氮化矽的儲存層416和被儲存層416包圍的其他層（例如，穿隧層415）則保持完好。
方法600進行至操作步驟616，如圖6A所示，在該操作步驟中，利用半導體插塞代替通道結構的與P型摻雜半導體層鄰接的部分。在本發明的其中一些實施例中，為了利用半導體插塞來代替通道結構其中的與P型摻雜半導體層鄰接的部分，去除儲存膜的與P型摻雜半導體層鄰接的部分，以形成圍繞半導體通道的部分的凹槽，對半導體通道的該部分進行摻雜，並且在凹槽中沉積多晶矽，以形成圍繞摻雜的半導體通道的該部分並且與該部分接觸的半導體插塞。
如圖4I所示，去除儲存層416的與P型摻雜半導體層406鄰接的部分（如圖4H所示）。在本發明的其中一些實施例中，利用比如磷酸的適當蝕刻劑，使用濕式蝕刻來選擇性地去除包括氮化矽的儲存層416，而不對包括多晶矽的P型摻雜半導體層406進行蝕刻。可以透過控制蝕刻時間和/或蝕刻速率，來控制對儲存層416的蝕刻，使得該蝕刻不繼續影響儲存層416的被儲存堆疊體430包圍的其餘部分。
如圖4J所示，將阻擋層417和穿隧層415的與P型摻雜半導體層406鄰接的部分去除，以形成圍繞半導體通道418的與P型摻雜半導體層406鄰接的頂部部分的凹槽457。在本發明的其中一些實施例中，利用比如氫氟酸的適當蝕刻劑，使用濕式蝕刻，選擇性地去除包括氧化矽的阻擋層417和穿隧層415，而不對包括多晶矽的P型摻雜半導體層406和半導體通道418進行蝕刻。可以透過控制蝕刻時間和/或蝕刻速率來控制對阻擋層417和穿隧層415的蝕刻，使得該蝕刻不繼續影響阻擋層417和穿隧層415的被儲存堆疊體430包圍的其餘部分。因此，根據一些實施例，去除了通道結構414的儲存膜（包括阻擋層417、儲存層416和穿隧層415）的與P型摻雜半導體層406鄰接的頂部部分，以形成凹槽457，曝露半導體通道418的頂部部分。在本發明的其中一些實施例中，對半導體通道418的被凹槽457曝露的頂部部分進行摻雜，以提高其導電性。例如，可以執行傾斜離子注入製程，以利用任何適當摻雜劑將半導體通道418（例如，包括多晶矽）的被凹槽457曝露的頂部部分摻雜到預期的摻雜濃度。
如圖4K所示，在凹槽457（如圖4J所示）中形成半導體插塞459，以圍繞半導體通道418的摻雜的頂部部分並且與所述頂部部分接觸。因此，根據一些實施例，由此利用半導體插塞459代替通道結構414的與P型摻雜半導體層406鄰接的頂部部分（如圖4H所示）。在本發明的其中一些實施例中，為了形成半導體插塞459，使用例如原子層沉積（ALD）、化學氣相沉積（CVD）、物理氣相沉積（PVD）、任何其他適當製程或其任何組合的一種或多種薄膜沉積製程，將多晶矽沉積到凹槽457中，以填充凹槽457，接著透過化學機械拋光（CMP）製程來去除P型摻雜半導體層406的頂表面以上的任何多餘多晶矽。在本發明的其中一些實施例中，在向凹槽457中沉積多晶矽時執行例如B、Ga或Al的P型摻雜劑的原位摻雜，以對半導體插塞459進行摻雜。由於半導體插塞459和P型摻雜半導體層406可以包括相同的材料，例如，多晶矽，並且具有相同的厚度（在化學機械拋光（CMP）製程之後），因此半導體插塞459可以被視為P型摻雜半導體層406的一部分。然而，根據一些實施例，由於半導體插塞459是在形成P型摻雜半導體層406的其餘部分（例如，如圖4A中所示）之後的較晚製程中形成的，因此不管半導體插塞459是否是原位摻雜的，半導體插塞459的摻雜濃度都不同於P型摻雜半導體層406的其餘部分的摻雜濃度。
如上文所述，P型摻雜半導體層406中的半導體插塞459可以充當通道結構414的側壁SEG。在用於形成側壁SEG的已知方法中，透過具有大深寬比，且一直延伸貫穿介電堆疊體408的縫隙420（如圖4D所示）進行蝕刻和沉積製程，與所述已知方法不同，在去除了載體基底402時，可以從介電堆疊體408/儲存堆疊體430的相對側形成半導體插塞459，其不受介電堆疊體408/儲存堆疊體430的級和縫隙420的深寬比的影響。透過避免由縫隙420的較高深寬比引入的問題，能夠降低製作複雜性和成本，並且能夠提高成品率。此外，還可以提高垂直可擴展性（例如，增加介電堆疊體408/儲存堆疊體430的級）。
方法600進行至操作步驟618，如圖6A所示，在該操作步驟中，第一源極接觸被形成在儲存堆疊體以上並且與P型摻雜半導體層接觸，並且第二源極接觸被形成在儲存堆疊體以上並且與N阱接觸。如圖4L所示，在P型摻雜半導體層406上形成一個或多個層間介電（ILD）層456。可以透過使用例如原子層沉積（ALD）、化學氣相沉積（CVD）、物理氣相沉積（PVD）、任何其他適當製程或其任何組合的一種或多種薄膜沉積製程，在P型摻雜半導體層406的頂表面上沉積介電材料，而形成層間介電（ILD）層456。
如圖4M所示，可以形成穿過層間介電（ILD）層456到P型摻雜半導體層406中的源極接觸開口458。在本發明的其中一些實施例中，使用濕式蝕刻和/或乾式蝕刻（例如，RIE）形成源極接觸開口458。在本發明的其中一些實施例中，源極接觸開口458進一步延伸到P型摻雜半導體層406的頂部部分中。穿過層間介電（ILD）層456的蝕刻製程可以繼續蝕刻P型摻雜半導體層406的部分。在本發明的其中一些實施例中，在蝕刻穿過層間介電（ILD）層456之後，使用分開的蝕刻製程來蝕刻P型摻雜半導體層406的部分。
如圖4M所示，可以形成穿過層間介電（ILD）層456到N阱407中的源極接觸開口465。在本發明的其中一些實施例中，使用濕式蝕刻和/或乾式蝕刻（例如，RIE）形成源極接觸開口465。在本發明的其中一些實施例中，源極接觸開口465進一步延伸到N阱407的頂部部分中。穿過層間介電（ILD）層456的蝕刻製程可以繼續蝕刻N阱407的部分。在本發明的其中一些實施例中，在穿過層間介電（ILD）層456的蝕刻之後，使用分開的蝕刻製程來蝕刻N阱407的部分。可以在對源極接觸開口465的蝕刻之後，執行對源極接觸開口458的蝕刻，反之亦然。應當理解，在一些示例中，可以透過相同的蝕刻製程來蝕刻源極接觸開口458和源極接觸開口465，以減少蝕刻製程的數量。
如圖4N所示，在P型摻雜半導體層406的背面處形成分別處於源極接觸開口458和源極接觸開口465（如圖4M所示）中的源極接觸464和源極接觸478。根據一些實施例，源極接觸464處於儲存堆疊體430以上，並且與P型摻雜半導體層406接觸。根據一些實施例，源極接觸478處於儲存堆疊體430以上並且與N阱407接觸。在本發明的其中一些實施例中，使用例如原子層沉積（ALD）、化學氣相沉積（CVD）、物理氣相沉積（PVD）、任何其他適當製程或其任何組合的一種或多種薄膜沉積製程，將一種或多種導電材料沉積到源極接觸開口458和源極接觸開口465中，以利用黏合劑層（例如，TiN）和導體層（例如，W）填充接源極觸開口458和接源極觸開口465。之後，可以執行平面化製程，例如，化學機械拋光（CMP），以去除多餘的導電材料，使得源極接觸464和源極接觸478的頂表面相互平齊、並且與層間介電（ILD）層456的頂表面平齊。應當理解，在一些示例中，可以透過相同的沉積製程和化學機械拋光（CMP）製程形成源極接觸464和源極接觸478，以減少製作製程的數量。
方法600進行至操作步驟620，如圖6A所示，在該操作步驟中，互連層被形成在第一源極接觸和第二源極接觸以上，並且與第一源極接觸和第二源極接觸接觸。在本發明的其中一些實施例中，互連層包括分別處於第一源極接觸和第二源極接觸以上並且與第一源極接觸和第二源極接觸接觸的第一互連和第二互連。
如圖4O所示，重新分佈層（包含第一互連470-1以及第二互連470-2）被形成在源極接觸464和源極接觸478以上，並且與源極接觸464和源極接觸478接觸。在本發明的其中一些實施例中，透過使用例如原子層沉積（ALD）、化學氣相沉積（CVD）、物理氣相沉積（PVD）、任何其他適當製程或其任何組合的一種或多種薄膜沉積製程，在層間介電（ILD）層456和源極接觸464的頂表面上沉積導電材料（例如，Al）而形成重新分佈層（包含第一互連470-1以及第二互連470-2）。在本發明的其中一些實施例中，透過微影製程和蝕刻製程對重新分佈層（包含第一互連470-1以及第二互連470-2）圖案化，以形成處於源極接觸464以上並且與源極接觸464接觸的第一互連470-1，以及處於源極接觸478以上並且與源極接觸478接觸的第二互連470-2。第一互連470-1和第二互連470-2可以相互電性隔離。可以在重新分佈層（包含第一互連470-1以及第二互連470-2）上形成鈍化層472。在本發明的其中一些實施例中，透過使用例如原子層沉積（ALD）、化學氣相沉積（CVD）、物理氣相沉積（PVD）、任何其他適當製程或其任何組合的一種或多種薄膜沉積製程，沉積比如氮化矽的介電材料，而形成鈍化層472。根據一些實施例，由此形成包括層間介電（ILD）層456、重新分佈層（包含第一互連470-1以及第二互連470-2）和鈍化層472的互連層476。
如圖4L所示，形成各自延伸穿過層間介電（ILD）層456和P型摻雜半導體層406的接觸開口460、接觸開口461和接觸開口463。在本發明的其中一些實施例中，使用濕式蝕刻和/或乾式蝕刻（例如，RIE）形成穿過層間介電（ILD）層456和P型摻雜半導體層406的接觸開口460、接觸開口461和接觸開口463。在本發明的其中一些實施例中，使用微影將接觸開口460、接觸開口461和接觸開口463圖案化為分別與週邊接觸438、週邊接觸440和週邊接觸439對準。對接觸開口460、接觸開口461和接觸開口463的蝕刻可以停止在週邊接觸438、週邊接觸439和週邊接觸440的上端處，以曝露週邊接觸438、週邊接觸440和週邊接觸439。可以透過相同的蝕刻製程執行對接觸開口460、接觸開口461和接觸開口463的蝕刻，以減少蝕刻製程的數量。應當理解，由於不同的蝕刻深度，可以在對源極接觸開口465的蝕刻之前執行對接觸開口460、接觸開口461和接觸開口463的蝕刻，反之亦然，但非同時。
如圖4M所示，使用例如原子層沉積（ALD）、化學氣相沉積（CVD）、物理氣相沉積（PVD）、任何其他適當製程或其任何組合的一種或多種薄膜沉積製程，形成沿接觸開口460、接觸開口461和接觸開口463以及接觸開口465的側壁的間隔體462，以將P型摻雜半導體層406電性隔離。在本發明的其中一些實施例中，透過相同沉積製程，沿接觸開口460、接觸開口461和接觸開口463以及源極接觸開口465的側壁形成間隔體462，以減少製作製程的數量。在本發明的其中一些實施例中，在形成間隔體462之後執行對源極接觸開口458的蝕刻，使得間隔體462不沿源極接觸開口458的側壁形成，以提高在源極接觸464與P型摻雜半導體層406之間的接觸面積。
如圖4N所示，在P型摻雜半導體層406的背面處形成分別處於接觸開口460、接觸開口461和接觸開口463（如圖4M所示）中的接觸466、接觸468和接觸469。根據一些實施例，接觸466、接觸468和接觸469垂直地延伸穿過層間介電（ILD）層456和P型摻雜半導體層406。可以使用相同的沉積製程形成接觸466、接觸468和接觸469以及源極接觸464和源極接觸478，以減少沉積製程的數量。在本發明的其中一些實施例中，使用例如原子層沉積（ALD）、化學氣相沉積（CVD）、物理氣相沉積（PVD）、任何其他適當製程或其任何組合的一種或多種薄膜沉積製程，將一種或多種導電材料沉積到接觸開口460、接觸開口461和接觸開口463中，以利用黏合劑層（例如，TiN）和導體層（例如，W）填充接觸開口460、接觸開口461和接觸開口463。之後，可以執行平面化製程，例如，化學機械拋光（CMP），以去除多餘的導電材料，使得接觸466、接觸468和接觸469的頂表面（以及源極接觸464和478的頂表面）與層間介電（ILD）層456的頂表面平齊。在本發明的其中一些實施例中，由於接觸開口460、接觸開口461和接觸開口463分別與週邊接觸438、440和439對準，因此接觸466、接觸468和接觸469還分別處於週邊接觸438、週邊接觸440和週邊接觸439以上，並且與週邊接觸438、週邊接觸440和週邊接觸439接觸。
如圖4O所示，重新分佈層（包含第一互連470-1以及第二互連470-2）的第一互連470-1被形成在接觸466以上並且與接觸466接觸。因此，能夠透過源極接觸464、互連層476的第一互連470-1和接觸466，將P型摻雜半導體層406電性連接至週邊接觸438。在本發明的其中一些實施例中，透過源極接觸464、互連層476的第一互連470-1、接觸466、週邊接觸438以及鍵合層446和448，將P型摻雜半導體層406電性連接至週邊電路452。類似地，重新分佈層（包含第一互連470-1以及第二互連470-2）的第二互連470-2被形成在接觸469以上並且與接觸469接觸。因此，能夠透過源極接觸478、互連層476的第二互連470-2和接觸469，將N阱407電性連接至週邊接觸438。在本發明的其中一些實施例中，透過源極接觸478、互連層476的第二互連470-2、接觸469、週邊接觸439以及鍵合層446和448，將N阱407電性連接至週邊電路452。
如圖4O所示，接觸襯墊474被形成在接觸468之上，並且與接觸468接觸。在本發明的其中一些實施例中，透過濕式蝕刻和/或乾式蝕刻來去除鈍化層472的覆蓋接觸468的部分，以曝露下面的重新分佈層（包含第一互連470-1以及第二互連470-2）的部分，以形成接觸襯墊474。因此，能夠透過接觸468、週邊接觸440以及鍵合層446和鍵合層448，將用於襯墊引出的接觸襯墊474電性連接至週邊電路452。
應當理解，可以由SOI晶圓代替上文在方法600中描述的第二基底、犧牲層和P型摻雜半導體層，該SOI晶圓包括操縱層、掩埋的氧化物層（又稱為“BOX”層）和元件層，如下文關於方法601所述。為了便於描述，可以不重複在方法600和601之間的類似操作步驟的細節。參考圖6B，方法601開始於操作步驟602，在該操作步驟中，在第一基底上形成週邊電路。所述第一基底可以是矽基底。
方法601進行至操作步驟603，如圖6B所示，在該操作步驟中，利用P型摻雜劑對SOI晶圓的元件層進行摻雜。SOI晶圓可以包括操縱層、掩埋的氧化物層和元件層。在本發明的其中一些實施例中，掩埋的氧化物層包括氧化矽，並且元件層包括單晶矽。方法601進行至操作步驟605，如圖6B所示，在該操作步驟中，利用N型摻雜劑摻雜所述摻雜的元件層的部分，以在該摻雜的元件層中形成N阱。
如圖4A所示，SOI晶圓401包括操縱層402（對應於上文描述方法600中的載體基底402）、掩埋的氧化物層404（對應於犧牲層404）和元件層406（對應於P型摻雜半導體層406）。可以使用離子注入和/或熱擴散，利用例如P、As或Sb的P型摻雜劑，對元件層406進行摻雜，以成為P型摻雜的元件層406。可以使用離子注入和/或熱擴散，利用例如B、Ga或Al的N型摻雜劑，對摻雜的元件層406的部分進一步摻雜，以形成N阱407。應當理解，上文與載體基底402、犧牲層404和P型摻雜半導體層406有關的描述可以類似地分別適用於SOI晶圓401的操縱層402、掩埋的氧化物層404和摻雜的元件層406，以更好地理解下文的方法601，並且因此將不再重複，以簡化描述。
方法601進行至操作步驟607，如圖6B所示，在該操作步驟中，在SOI晶圓的摻雜的元件層上形成介電堆疊體。該介電堆疊體可以包括交替的堆疊介電層和堆疊犧牲層。方法601進行至操作步驟609，如圖6B所示，在該操作步驟中，形成垂直地延伸穿過介電堆疊體和摻雜的元件層的通道結構。在本發明的其中一些實施例中，為了形成該通道結構，形成垂直地延伸穿過介電堆疊體和摻雜的元件層、停止在掩埋的氧化物層處的通道孔，並且沿通道孔的側壁依次沉積儲存膜和半導體通道。方法601進行至操作步驟608，如圖6B所示，在該操作步驟中，利用儲存堆疊體代替該介電堆疊體，以使該通道結構垂直地延伸穿過儲存堆疊體和摻雜的元件層。在本發明的其中一些實施例中，為了利用儲存堆疊體代替介電堆疊體，蝕刻出垂直地延伸穿過介電堆疊體的開口，所述開口停止在摻雜的元件層處，並且透過所述開口，利用堆疊導電層代替堆疊犧牲層，以形成包括交替的堆疊介電層和堆疊導電層的儲存堆疊體。方法601進行至操作步驟610，如圖6B所示，在該操作步驟中，形成垂直地延伸穿過儲存堆疊體的絕緣結構。在本發明的其中一些實施例中，為了形成該絕緣結構，在形成儲存堆疊體之後，將一種或多種介電材料沉積到開口中，以填充該開口。
方法601進行至操作步驟613，如圖6B所示，在該操作步驟中，第一基底和SOI晶圓按照面對面方式鍵合，使得儲存堆疊體處於週邊電路以上。所述鍵合包括混合鍵合。方法601進行至操作步驟615，如圖6B所示，在該操作步驟中，去除SOI晶圓的操縱層和掩埋的氧化物層，以曝露通道結構的末端。方法601進行至操作步驟617，如圖6B所示，在該操作步驟中，利用半導體插塞代替通道結構的與摻雜的元件層鄰接的部分。在本發明的其中一些實施例中，為了利用半導體插塞代替通道結構的與摻雜的元件層鄰接的部分，對儲存膜的與摻雜的元件層鄰接的部分進行蝕刻，以形成圍繞半導體通道的部分的凹槽，對半導體通道的該部分進行摻雜，並且在凹槽中沉積多晶矽，以形成圍繞摻雜的半導體通道的該部分並且與該部分接觸的半導體插塞。
方法601進行至操作步驟619，如圖6B所示，在該操作步驟中，形成處於儲存堆疊體以上並且與摻雜的元件層接觸的第一源極接觸，並且形成處於儲存堆疊體以上並且與N阱接觸的第二源極接觸。方法601進行至操作步驟621，如圖6B所示，在該操作步驟中，形成在第一源極接觸和第二源極接觸以上並且與第一源極接觸和第二源極接觸接觸的互連層。在本發明的其中一些實施例中，互連層包括處於第一源極接觸以上並且與第一源極接觸接觸的第一互連，以及處於第二源極接觸以上並且與第二源極接觸接觸的第二互連。在本發明的其中一些實施例中，形成穿過摻雜的元件層並且與第一互連接觸的第一接觸，使得摻雜的元件層透過第一源極接觸和第一互連電性連接至第一接觸。在本發明的其中一些實施例中，形成穿過摻雜的元件層並且與第二互連接觸的第二接觸，使得N阱透過第二源極接觸和第二互連電性連接至第二接觸。
根據本發明的一個方面，公開了一種用於形成立體（3D）記憶體元件的方法。依次形成處於基底上的犧牲層、處於犧牲層上的具有N阱的P型摻雜半導體層以及處於P型摻雜半導體層上的介電堆疊體。形成垂直地延伸穿過介電堆疊體和P型摻雜半導體層的通道結構。利用儲存堆疊體代替介電堆疊體，使得通道結構垂直地延伸穿過儲存堆疊體和P型摻雜半導體層。去除基底和犧牲層，以曝露通道結構的末端。利用半導體插塞代替通道結構的與P型摻雜半導體層鄰接的部分。
在本發明的其中一些實施例中，基底是載體晶圓，犧牲層包括介電材料，P型摻雜半導體層包括多晶矽，並且介電堆疊體包括交替的堆疊介電層和堆疊犧牲層。
在本發明的其中一些實施例中，為了利用儲存堆疊體代替介電堆疊體，蝕刻出垂直地延伸穿過介電堆疊體的開口，所述開口停止在P型摻雜半導體層處；以及透過開口，利用堆疊導電層代替堆疊犧牲層，以形成包括交替的堆疊介電層和堆疊導電層的儲存堆疊體。
在本發明的其中一些實施例中，在利用儲存堆疊體代替介電堆疊體之後，將一種或多種介電材料沉積到開口中，以形成垂直地延伸穿過儲存堆疊體的絕緣結構。
在本發明的其中一些實施例中，為了形成該通道結構，蝕刻出垂直地延伸穿過介電堆疊體和P型摻雜半導體層的通道孔，所述通道孔停止在犧牲層處；以及沿通道孔的側壁依次沉積儲存膜和半導體通道。
在本發明的其中一些實施例中，為了利用半導體插塞代替通道結構的與P型摻雜半導體層鄰接的部分，對儲存膜的與P型摻雜半導體層鄰接的部分進行蝕刻，以形成圍繞半導體通道的部分的凹槽；對半導體通道的部分進行摻雜；以及將多晶矽沉積到凹槽中，以形成圍繞摻雜的半導體通道的部分並且與摻雜的半導體通道的部分接觸的半導體插塞。
在本發明的其中一些實施例中，在利用半導體插塞代替通道結構的與P型摻雜半導體層鄰接的部分之後，形成與P型摻雜半導體層接觸的第一源極接觸；以及形成與N阱接觸的第二源極接觸。
在本發明的其中一些實施例中，形成互連層，所述互連層包括分別與第一源極接觸和第二源極接觸接觸的第一互連和第二互連。
在本發明的其中一些實施例中，形成穿過P型摻雜半導體層並且與第一互連接觸的第一接觸，使得P型摻雜半導體層透過第一源極接觸和第一互連電性連接至第一接觸。在本發明的其中一些實施例中，形成穿過P型摻雜半導體層並且與第二互連接觸的第二接觸，使得N阱透過第二源極接觸和第二互連電性連接至第二接觸。
在本發明的其中一些實施例中，在形成介電堆疊體之前，利用N型摻雜劑對P型摻雜半導體層的部分進行摻雜，以形成N阱。
根據本發明的另一方面，公開了一種用於形成立體（3D）記憶體元件的方法。利用P型摻雜劑對SOI晶圓的元件層進行摻雜，所述SOI晶圓包括操縱層、掩埋的氧化物層和元件層。利用N型摻雜劑對摻雜的元件層的部分進行摻雜，以在摻雜的元件層中形成N阱。在SOI晶圓的摻雜的元件層上形成介電堆疊體。形成垂直地延伸穿過介電堆疊體和摻雜的元件層的通道結構。利用儲存堆疊體代替介電堆疊體，使得通道結構垂直地延伸穿過儲存堆疊體和摻雜的元件層。去除SOI晶圓的操縱層和掩埋的氧化物層，以曝露通道結構的末端。利用半導體插塞代替通道結構的與摻雜的元件層鄰接的部分。
在本發明的其中一些實施例中，介電堆疊體包括交替的堆疊介電層和堆疊犧牲層。在本發明的其中一些實施例中，為了利用儲存堆疊體代替介電堆疊體，蝕刻出垂直地延伸穿過介電堆疊體的開口，所述開口停止在摻雜的元件層處；以及透過開口，利用堆疊導電層代替堆疊犧牲層，以形成包括交替的堆疊介電層和堆疊導電層的儲存堆疊體。
在本發明的其中一些實施例中，在利用儲存堆疊體代替介電堆疊體之後，將一種或多種介電材料沉積到開口中，以形成垂直地延伸穿過儲存堆疊體的絕緣結構。
在本發明的其中一些實施例中，為了形成該通道結構，蝕刻出垂直地延伸穿過介電堆疊體和摻雜的元件層的通道孔，所述通道孔停止在掩埋的氧化物層處；以及沿通道孔的側壁依次沉積儲存膜和半導體通道。
在本發明的其中一些實施例中，為了利用半導體插塞代替通道結構的與摻雜的元件層鄰接的部分，對儲存膜的與摻雜的元件層鄰接的部分進行蝕刻，以形成圍繞半導體通道的部分的凹槽；對半導體通道的部分進行摻雜；以及將多晶矽沉積到凹槽中，以形成圍繞摻雜的半導體通道的部分並且與摻雜的半導體通道的部分接觸的半導體插塞。
在本發明的其中一些實施例中，在利用半導體插塞代替通道結構的與摻雜的元件層鄰接的部分之後，形成與摻雜的元件層接觸的第一源極接觸；以及形成與N阱接觸的第二源極接觸。
在本發明的其中一些實施例中，形成互連層，所述互連層包括分別與第一源極接觸和第二源極接觸接觸的第一互連和第二互連。
在本發明的其中一些實施例中，形成穿過摻雜的元件層並且與第一互連接觸的第一接觸，使得摻雜的元件層透過第一源極接觸和第一互連電性連接至第一接觸。在本發明的其中一些實施例中，形成穿過摻雜的元件層並且與第二互連接觸的第二接觸，使得N阱透過第二源極接觸和第二互連電性連接至第二接觸。
根據本發明的又一方面，公開了一種用於形成立體（3D）記憶體元件的方法。形成處於第一基底上的週邊電路。在第二基底以上形成垂直地延伸穿過儲存堆疊體和具有N阱的P型摻雜半導體層的通道結構。將第一基底和第二基底按照面對面方式鍵合，使得儲存堆疊體處於週邊電路以上。去除第二基底，以曝露通道結構的上端。利用半導體插塞代替通道結構的與P型摻雜半導體層鄰接的部分。
在本發明的其中一些實施例中，為了形成通道結構，在P型摻雜半導體層上形成介電堆疊體；形成垂直地延伸穿過介電堆疊體和P型摻雜半導體層的通道結構；以及利用儲存堆疊體代替介電堆疊體。
在本發明的其中一些實施例中，為了形成該通道結構，蝕刻出垂直地延伸穿過介電堆疊體的通道孔；以及沿通道孔的側壁依次沉積儲存膜和半導體通道。
在本發明的其中一些實施例中，為了利用半導體插塞代替通道結構的與P型摻雜半導體層鄰接的部分，對儲存膜的與P型摻雜半導體層鄰接的部分進行蝕刻，以形成圍繞半導體通道的部分的凹槽；對半導體通道的部分進行摻雜；以及將多晶矽沉積到凹槽中，以形成圍繞摻雜的半導體通道的部分並且與摻雜的半導體通道的部分接觸的半導體插塞。
在本發明的其中一些實施例中，在利用半導體插塞代替通道結構的與P型摻雜半導體層鄰接的部分之後，形成處於儲存堆疊體以上並且與P型摻雜半導體層接觸的第一源極接觸；以及形成處於儲存堆疊體以上並且與N阱接觸的第二源極接觸。
在本發明的其中一些實施例中，形成互連層，所述互連層包括分別處於第一源極接觸和第二源極接觸以上並且分別與第一源極接觸和第二源極接觸接觸的第一互連和第二互連。
在本發明的其中一些實施例中，形成穿過摻雜的元件層並且與第一互連接觸的第一接觸，使得摻雜的元件層透過第一源極接觸和第一互連電性連接至第一接觸。在本發明的其中一些實施例中，形成穿過摻雜的元件層並且與第二互連接觸的第二接觸，使得N阱透過第二源極接觸和第二互連電性連接至第二接觸。
在本發明的其中一些實施例中，在形成介電堆疊體之前，利用N型摻雜劑對P型摻雜半導體層的部分進行摻雜，以形成N阱。
在本發明的其中一些實施例中，鍵合包括混合鍵合。
根據本發明的一方面，提供一種用於形成立體（3D）記憶體元件的方法，包括依次形成處於一基底上的一犧牲層、處於所述犧牲層上的具有N阱的一P型摻雜半導體層、以及處於所述P型摻雜半導體層上的一介電堆疊體，形成垂直地延伸穿過所述介電堆疊體和所述P型摻雜半導體層的一通道結構，利用一儲存堆疊體代替所述介電堆疊體，使得所述通道結構垂直地延伸穿過所述儲存堆疊體和所述P型摻雜半導體層，去除所述基底和所述犧牲層，以曝露所述通道結構的一末端，以及利用一半導體插塞代替所述通道結構的其中與所述P型摻雜半導體層鄰接的部分。
在本發明的其中一些實施例中，所述基底是一載體晶圓的部分，所述犧牲層包括一介電材料，所述P型摻雜半導體層包括多晶矽，並且所述介電堆疊體包括交替的多個堆疊介電層和多個堆疊犧牲層。
在本發明的其中一些實施例中，利用所述儲存堆疊體代替所述介電堆疊體包括：蝕刻出垂直地延伸穿過所述介電堆疊體、並停止在所述P型摻雜半導體層處的一開口，以及透過所述開口，利用多個堆疊導電層代替所述多個堆疊犧牲層，以形成包括交替的所述多個堆疊介電層和所述多個堆疊導電層的所述儲存堆疊體。
在本發明的其中一些實施例中，在利用所述儲存堆疊體代替所述介電堆疊體之後，將一種或多種介電材料沉積到所述開口中，以形成垂直地延伸穿過所述儲存堆疊體的一絕緣結構。
在本發明的其中一些實施例中，形成所述通道結構包括：蝕刻出垂直地延伸穿過所述介電堆疊體和所述P型摻雜半導體層、並停止在所述犧牲層處的一通道孔，以及沿所述通道孔的一側壁依次沉積一儲存膜和一半導體通道。
在本發明的其中一些實施例中，利用所述半導體插塞代替所述通道結構其中的與所述P型摻雜半導體層鄰接的所述部分包括：對所述儲存膜的與所述P型摻雜半導體層鄰接的部分進行蝕刻，以形成圍繞所述半導體通道的部分的一凹槽，對所述半導體通道的所述部分進行摻雜，以及將一多晶矽沉積到所述凹槽中，以形成圍繞一摻雜的半導體通道的所述部分，並且與所述摻雜的半導體通道的所述部分接觸的所述半導體插塞。
在本發明的其中一些實施例中，在利用所述半導體插塞代替所述通道結構其中的與所述P型摻雜半導體層鄰接的所述部分之後，形成與所述P型摻雜半導體層接觸的一第一源極接觸，以及形成與所述N阱接觸的一第二源極接觸。
在本發明的其中一些實施例中，進一步包括形成一互連層，所述互連層包括分別與所述第一源極接觸和所述第二源極接觸接觸的一第一互連和一第二互連。
在本發明的其中一些實施例中，形成穿過所述P型摻雜半導體層並且與所述第一互連接觸的一第一接觸，使得所述P型摻雜半導體層透過所述第一源極接觸和所述第一互連電性連接至所述第一接觸，以及形成穿過所述P型摻雜半導體層並且與所述第二互連接觸的一第二接觸，使得所述N阱透過所述第二源極接觸和所述第二互連電性連接至所述第二接觸。
在本發明的其中一些實施例中，進一步包括：在形成所述介電堆疊體之前，利用一N型摻雜劑對所述P型摻雜半導體層的部分進行摻雜，以形成所述N阱。
根據本發明的一方面，提供一種用於形成立體（3D）記憶體元件的方法，包括：利用一P型摻雜劑對一絕緣體上矽（SOI）晶圓的一元件層進行摻雜，形成一摻雜的元件層，所述SOI晶圓包括一操縱層、一掩埋的氧化物層和所述元件層，利用一N型摻雜劑對所述摻雜的元件層的部分進行摻雜，以在所述摻雜的元件層中形成一N阱，在所述SOI晶圓的所述摻雜的元件層上形成一介電堆疊體，形成垂直地延伸穿過所述介電堆疊體和所述摻雜的元件層的一通道結構，利用一儲存堆疊體代替所述介電堆疊體，使得所述通道結構垂直地延伸穿過所述儲存堆疊體和所述摻雜的元件層，去除所述SOI晶圓的所述操縱層和所述掩埋的氧化物層，以曝露所述通道結構的一末端，以及利用一半導體插塞代替所述通道結構的與所述摻雜的元件層鄰接的部分。
在本發明的其中一些實施例中，所述介電堆疊體包括交替的多個堆疊介電層和多個堆疊犧牲層，並且利用所述儲存堆疊體代替所述介電堆疊體包括：蝕刻出垂直地延伸穿過所述介電堆疊體、並停止在所述摻雜的元件層處的一開口，以及透過所述開口，利用多個堆疊導電層代替所述多個堆疊犧牲層，以形成包括交替的多個所述堆疊介電層和多個所述堆疊導電層的所述儲存堆疊體。
在本發明的其中一些實施例中，進一步包括：在利用所述儲存堆疊體代替所述介電堆疊體之後，將一種或多種介電材料沉積到所述開口中，以形成垂直地延伸穿過所述儲存堆疊體的一絕緣結構。
在本發明的其中一些實施例中，形成所述通道結構包括：蝕刻出垂直地延伸穿過所述介電堆疊體和所述摻雜的元件層、並停止在所述掩埋的氧化物層處的一通道孔，以及沿所述通道孔的一側壁依次沉積一儲存膜和一半導體通道。
在本發明的其中一些實施例中，利用所述半導體插塞代替所述通道結構的與所述摻雜的元件層鄰接的所述部分包括：對所述儲存膜其中的與所述摻雜的元件層鄰接的部分進行蝕刻，以形成圍繞所述半導體通道的部分的一凹槽；
對所述半導體通道的所述部分進行摻雜，以及將一多晶矽沉積到所述凹槽中，以形成圍繞一摻雜的半導體通道的所述部分，並且與所述摻雜的半導體通道的所述部分接觸的所述半導體插塞。
在本發明的其中一些實施例中，進一步包括：在利用所述半導體插塞代替所述通道結構的與所述摻雜的元件層鄰接的所述部分之後，形成與所述摻雜的元件層接觸的一第一源極接觸，以及形成與所述N阱接觸的一第二源極接觸。
在本發明的其中一些實施例中，進一步包括形成一互連層，所述互連層包括分別與所述第一源極接觸和所述第二源極接觸接觸的一第一互連和一第二互連。
在本發明的其中一些實施例中，進一步包括：形成穿過所述摻雜的元件層並且與所述第一互連接觸的一第一接觸，使得所述摻雜的元件層透過所述第一源極接觸和所述第一互連電性連接至所述第一接觸，以及形成穿過所述摻雜的元件層並且與所述第二互連接觸的一第二接觸，使得所述N阱透過所述第二源極接觸和所述第二互連電性連接至所述第二接觸。
根據本發明的一方面，提供一種用於形成立體（3D）記憶體元件的方法，包括：形成處於一第一基底上的一週邊電路，在一第二基底以上形成垂直地延伸穿過一儲存堆疊體，並且具有一N阱的一P型摻雜半導體層的一通道結構，將所述第一基底和所述第二基底按照面對面方式鍵合，使得所述儲存堆疊體處於所述週邊電路以上，去除所述第二基底，以曝露所述通道結構的一上端，以及利用一半導體插塞代替所述通道結構其中的與所述P型摻雜半導體層鄰接的部分。
在本發明的其中一些實施例中，進一步包括：在利用所述半導體插塞代替所述通道結構其中的與所述P型摻雜半導體層鄰接的所述部分之後，形成處於所述儲存堆疊體以上，並且與所述P型摻雜半導體層接觸的一第一源極接觸，以及形成處於所述儲存堆疊體以上，並且與所述N阱接觸的一第二源極接觸。
上文對具體實施例的描述將因此揭示本發明的概括實質，本領域技術人員不需要過多的試驗就能夠透過本領域的知識和技能容易地針對各種應用修改和/或調整這樣的具體實施例，而不脫離本發明的一般原理。因此，基於文中提供的教導和指引，意在使這樣的調整和修改落在所公開的實施例的含義以及等價方案的範圍內。應當理解，文中的措辭或術語是為了達到描述而非限定目的，因此本領域技術人員應當根據所述教導和指引對本說明書的術語或措辭加以解釋。
上文借助於用於說明所指定的功能及其關係的實施方式的功能構建塊描述了本發明的實施例。為了描述的方便起見，任意地定義了這些功能構建塊的邊界。可以定義替代的邊界，只要適當地執行指定功能及其關係即可。
發明內容部分和摘要部分可能闡述了發明人設想的本發明的一個或多個示範性實施例，而非全部的示範性實施例，並且因此並非意在透過任何方式對本發明和所附申請專利範圍構成限制。
本發明的寬度和範圍不應由上述示範性實施例中的任何示範性實施例限制，而是應僅根據所附申請專利範圍及其等價方案界定。 以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。
100:立體（3D）記憶體元件 101:基底 102:第一半導體結構 104:第二半導體結構 106:鍵合介面 108:週邊電路 110:鍵合層 111:鍵合接觸 112:鍵合層 113:鍵合接觸 114:儲存堆疊體 116:導電層 118:介電層 120:N型摻雜半導體層 122:半導體插塞 124:通道結構 126:儲存膜 127:頂部部分 128:半導體通道 129:通道插塞 130:絕緣結構 132:背面源極接觸 133:互連層 134:層間介電層 136:重新分佈層 138:鈍化層 140:接觸襯墊 142:接觸 144:接觸 146:週邊接觸 148:週邊接觸 150:局部接觸 152:字元線局部接觸 200:立體（3D）記憶體元件 201:基底 202:第一半導體結構 204:第二半導體結構 206:鍵合介面 208:週邊電路 210:鍵合層 211:鍵合接觸 212:鍵合層 213:鍵合接觸 214:儲存堆疊體 216:導電層 218:介電層 220:P型摻雜半導體層 221:N阱 222:半導體插塞 224:通道結構 226:儲存膜 227:通道插塞 228:半導體通道 229:頂部部分 230:絕緣結構 231:源極接觸 232:源極接觸 233:互連層 234:層間介電層 236-1:第一互連（重新分佈層） 236-2:第二互連（重新分佈層） 238:鈍化層 240:接觸襯墊 242:接觸 243:接觸 244:接觸 246:週邊接觸 247:週邊接觸 248:週邊接觸 250:通道局部接觸 252:字元線局部接觸 301 :SOI晶圓 302:載體基底（操縱層） 304:犧牲層（掩埋的氧化物層） 306 :N型摻雜半導體層（元件層） 308:介電堆疊體 310:堆疊介電層 312:堆疊犧牲層 314:通道結構 315:穿隧層 316:儲存層 317:阻擋層 318:半導體通道 320:縫隙 322:橫向凹槽 328:堆疊導電層 330:儲存堆疊體 332:閘極介電層 334:介電帽蓋層 336:絕緣結構 338:週邊接觸 340:週邊接觸 342:字元線局部接觸 344:局部接觸 346:鍵合層 348:鍵合層 350:矽基底 352:週邊電路 354:鍵合介面 356:層間介電層 357:凹槽 358:源極接觸開口 359:半導體插塞 360:接觸開口 361:接觸開口 362:間隔體 364:源極接觸 366:接觸 368:接觸 370:重新分佈層 372:鈍化層 374:接觸襯墊 376:互連層 401 :SOI晶圓 402:載體基底（操縱層） 404:犧牲層（掩埋的氧化物層） 406:P型摻雜半導體層 407:N阱 408:介電堆疊體 410:堆疊介電層 412:堆疊犧牲層 414:通道結構 415:穿隧層 416:儲存層 417:阻擋層 418:半導體通道 420:縫隙 422:橫向凹槽 428:堆疊導電層 430:儲存堆疊體 432:閘極介電層 434:介電帽蓋層 436:絕緣結構 438:週邊接觸 439:週邊接觸 440:週邊接觸 442:字元線局部接觸 444:通道局部接觸 446:鍵合層 448:鍵合層 450:矽基底 452:週邊電路 454:鍵合介面 456:層間介電層 457:凹槽 458:極接觸開口 459:半導體插塞 460:接觸開口 461:接觸開口 462:間隔體 463:接觸開口 464:源極接觸 465:源極接觸開口 466:接觸 468:接觸 469:接觸 470-1:第一互連 470-2:第二互連 472:鈍化層 474:接觸襯墊 476:互連層 478:源極接觸 500:方法 501:方法 502:操作步驟 503:操作步驟 504:操作步驟 505:操作步驟 506:操作步驟 507:操作步驟 508:操作步驟 510:操作步驟 512:操作步驟 513:操作步驟 514:操作步驟 515:操作步驟 516:操作步驟 517:操作步驟 518:操作步驟 519:操作步驟 520:操作步驟 600:方法 601:方法 602:操作步驟 603:操作步驟 604:操作步驟 605:操作步驟 606:操作步驟 607:操作步驟 608:操作步驟 609:操作步驟 610:操作步驟 612:操作步驟 613:操作步驟 614:操作步驟 615:操作步驟 616:操作步驟 617:操作步驟 618:操作步驟 619:操作步驟 620:操作步驟 621:操作步驟
被併入本文並形成說明書的部分的附圖例示了本發明的實施例並且與說明書一起進一步用以解釋本發明的原理，並且使相關領域的技術人員能夠做出和使用本發明。 圖1示出了根據本發明的一些實施例的示例性立體（3D）記憶體元件的截面的側視圖。 圖2示出了根據本發明的一些實施例的另一示例性立體（3D）記憶體元件的截面的側視圖。 圖3A–3N示出了根據本發明的一些實施例的用於形成示例性立體（3D）記憶體元件的製作製程。 圖4A-4O示出了根據本發明的一些實施例的用於形成另一示例性立體（3D）記憶體元件的製作製程。 圖5A示出了根據本發明的一些實施例的用於形成示例性立體（3D）記憶體元件的方法的流程圖。 圖5B示出了根據本發明的一些實施例的用於形成示例性立體（3D）記憶體元件的另一方法的流程圖。 圖6A示出了根據本發明的一些實施例的用於形成另一示例性立體（3D）記憶體元件的方法的流程圖。 圖6B示出了根據本發明的一些實施例的用於形成另一示例性立體（3D）記憶體元件的另一方法的流程圖。 將參考附圖描述本發明的實施例。
200:立體(3D)記憶體元件
201:基底
202:第一半導體結構
204:第二半導體結構
206:鍵合介面
208:週邊電路
210:鍵合層
211:鍵合接觸
212:鍵合層
213:鍵合接觸
214:儲存堆疊體
216:導電層
218:介電層
220:P型摻雜半導體層
221:N阱
222:半導體插塞
224:通道結構
226:儲存膜
227:通道插塞
228:半導體通道
229:頂部部分
230:絕緣結構
231:源極接觸
232:源極接觸
233:互連層
234:層間介電層
236-1:第一互連(重新分佈層)
236-2:第二互連(重新分佈層)
238:鈍化層
240:接觸襯墊
242:接觸
243:接觸
244:接觸
246:週邊接觸
247:週邊接觸
248:週邊接觸
250:通道局部接觸
252:字元線局部接觸

Claims (20)

  1. 一種用於形成立體（3D）記憶體元件的方法，包括： 依次形成處於一基底上的一犧牲層、處於所述犧牲層上的具有N阱的一P型摻雜半導體層、以及處於所述P型摻雜半導體層上的一介電堆疊體； 形成垂直地延伸穿過所述介電堆疊體和所述P型摻雜半導體層的一通道結構； 利用一儲存堆疊體代替所述介電堆疊體，使得所述通道結構垂直地延伸穿過所述儲存堆疊體和所述P型摻雜半導體層； 去除所述基底和所述犧牲層，以曝露所述通道結構的一末端；以及 利用一半導體插塞代替所述通道結構的其中與所述P型摻雜半導體層鄰接的部分。
  2. 根據請求項1所述的方法，其中，所述基底是一載體晶圓的部分，所述犧牲層包括一介電材料，所述P型摻雜半導體層包括多晶矽，並且所述介電堆疊體包括交替的多個堆疊介電層和多個堆疊犧牲層。
  3. 根據請求項1所述的方法，其中，利用所述儲存堆疊體代替所述介電堆疊體包括： 蝕刻出垂直地延伸穿過所述介電堆疊體、並停止在所述P型摻雜半導體層處的一開口；以及 透過所述開口，利用多個堆疊導電層代替所述多個堆疊犧牲層，以形成包括交替的所述多個堆疊介電層和所述多個堆疊導電層的所述儲存堆疊體。
  4. 根據請求項3所述的方法，進一步包括：在利用所述儲存堆疊體代替所述介電堆疊體之後，將一種或多種介電材料沉積到所述開口中，以形成垂直地延伸穿過所述儲存堆疊體的一絕緣結構。
  5. 根據請求項1所述的方法，其中，形成所述通道結構包括： 蝕刻出垂直地延伸穿過所述介電堆疊體和所述P型摻雜半導體層、並停止在所述犧牲層處的一通道孔；以及 沿所述通道孔的一側壁依次沉積一儲存膜和一半導體通道。
  6. 根據請求項5所述的方法，其中，利用所述半導體插塞代替所述通道結構其中的與所述P型摻雜半導體層鄰接的所述部分包括： 對所述儲存膜的與所述P型摻雜半導體層鄰接的部分進行蝕刻，以形成圍繞所述半導體通道的部分的一凹槽； 對所述半導體通道的所述部分進行摻雜；以及 將一多晶矽沉積到所述凹槽中，以形成圍繞一摻雜的半導體通道的所述部分，並且與所述摻雜的半導體通道的所述部分接觸的所述半導體插塞。
  7. 根據請求項1所述的方法，進一步包括：在利用所述半導體插塞代替所述通道結構其中的與所述P型摻雜半導體層鄰接的所述部分之後， 形成與所述P型摻雜半導體層接觸的一第一源極接觸；以及 形成與所述N阱接觸的一第二源極接觸。
  8. 根據請求項7所述的方法，進一步包括形成一互連層，所述互連層包括分別與所述第一源極接觸和所述第二源極接觸接觸的一第一互連和一第二互連。
  9. 根據請求項8所述的方法，進一步包括： 形成穿過所述P型摻雜半導體層並且與所述第一互連接觸的一第一接觸，使得所述P型摻雜半導體層透過所述第一源極接觸和所述第一互連電性連接至所述第一接觸；以及 形成穿過所述P型摻雜半導體層並且與所述第二互連接觸的一第二接觸，使得所述N阱透過所述第二源極接觸和所述第二互連電性連接至所述第二接觸。
  10. 根據請求項1所述的方法，進一步包括：在形成所述介電堆疊體之前，利用一N型摻雜劑對所述P型摻雜半導體層的部分進行摻雜，以形成所述N阱。
  11. 一種用於形成立體（3D）記憶體元件的方法，包括： 利用一P型摻雜劑對一絕緣體上矽（SOI）晶圓的一元件層進行摻雜，形成一摻雜的元件層，所述SOI晶圓包括一操縱層、一掩埋的氧化物層和所述元件層； 利用一N型摻雜劑對所述摻雜的元件層的部分進行摻雜，以在所述摻雜的元件層中形成一N阱； 在所述SOI晶圓的所述摻雜的元件層上形成一介電堆疊體； 形成垂直地延伸穿過所述介電堆疊體和所述摻雜的元件層的一通道結構； 利用一儲存堆疊體代替所述介電堆疊體，使得所述通道結構垂直地延伸穿過所述儲存堆疊體和所述摻雜的元件層； 去除所述SOI晶圓的所述操縱層和所述掩埋的氧化物層，以曝露所述通道結構的一末端；以及 利用一半導體插塞代替所述通道結構的與所述摻雜的元件層鄰接的部分。
  12. 根據請求項11所述的方法，其中， 所述介電堆疊體包括交替的多個堆疊介電層和多個堆疊犧牲層，並且 利用所述儲存堆疊體代替所述介電堆疊體包括： 蝕刻出垂直地延伸穿過所述介電堆疊體、並停止在所述摻雜的元件層處的一開口；以及 透過所述開口，利用多個堆疊導電層代替所述多個堆疊犧牲層，以形成包括交替的多個所述堆疊介電層和多個所述堆疊導電層的所述儲存堆疊體。
  13. 根據請求項12所述的方法，進一步包括：在利用所述儲存堆疊體代替所述介電堆疊體之後，將一種或多種介電材料沉積到所述開口中，以形成垂直地延伸穿過所述儲存堆疊體的一絕緣結構。
  14. 根據請求項11所述的方法，其中，形成所述通道結構包括： 蝕刻出垂直地延伸穿過所述介電堆疊體和所述摻雜的元件層、並停止在所述掩埋的氧化物層處的一通道孔；以及 沿所述通道孔的一側壁依次沉積一儲存膜和一半導體通道。
  15. 根據請求項14所述的方法，其中，利用所述半導體插塞代替所述通道結構的與所述摻雜的元件層鄰接的所述部分包括： 對所述儲存膜其中的與所述摻雜的元件層鄰接的部分進行蝕刻，以形成圍繞所述半導體通道的部分的一凹槽； 對所述半導體通道的所述部分進行摻雜；以及 將一多晶矽沉積到所述凹槽中，以形成圍繞一摻雜的半導體通道的所述部分，並且與所述摻雜的半導體通道的所述部分接觸的所述半導體插塞。
  16. 根據請求項11所述的方法，進一步包括：在利用所述半導體插塞代替所述通道結構的與所述摻雜的元件層鄰接的所述部分之後， 形成與所述摻雜的元件層接觸的一第一源極接觸；以及 形成與所述N阱接觸的一第二源極接觸。
  17. 根據請求項16所述的方法，進一步包括形成一互連層，所述互連層包括分別與所述第一源極接觸和所述第二源極接觸接觸的一第一互連和一第二互連。
  18. 根據請求項17所述的方法，進一步包括： 形成穿過所述摻雜的元件層並且與所述第一互連接觸的一第一接觸，使得所述摻雜的元件層透過所述第一源極接觸和所述第一互連電性連接至所述第一接觸；以及 形成穿過所述摻雜的元件層並且與所述第二互連接觸的一第二接觸，使得所述N阱透過所述第二源極接觸和所述第二互連電性連接至所述第二接觸。
  19. 一種用於形成立體（3D）記憶體元件的方法，包括： 形成處於一第一基底上的一週邊電路； 在一第二基底以上形成垂直地延伸穿過一儲存堆疊體，並且具有一N阱的一P型摻雜半導體層的一通道結構； 將所述第一基底和所述第二基底按照面對面方式鍵合，使得所述儲存堆疊體處於所述週邊電路以上； 去除所述第二基底，以曝露所述通道結構的一上端；以及 利用一半導體插塞代替所述通道結構其中的與所述P型摻雜半導體層鄰接的部分。
  20. 根據請求項19所述的方法，進一步包括：在利用所述半導體插塞代替所述通道結構其中的與所述P型摻雜半導體層鄰接的所述部分之後， 形成處於所述儲存堆疊體以上，並且與所述P型摻雜半導體層接觸的一第一源極接觸；以及 形成處於所述儲存堆疊體以上，並且與所述N阱接觸的一第二源極接觸。
TW109123499A 2020-05-27 2020-07-13 用於形成立體記憶體元件的方法 TWI756737B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
PCT/CN2020/092506 WO2021237492A1 (en) 2020-05-27 2020-05-27 Methods for forming three-dimensional memory devices
WOPCT/CN2020/092506 2020-05-27

Publications (2)

Publication Number Publication Date
TW202145519A true TW202145519A (zh) 2021-12-01
TWI756737B TWI756737B (zh) 2022-03-01

Family

ID=72834308

Family Applications (1)

Application Number Title Priority Date Filing Date
TW109123499A TWI756737B (zh) 2020-05-27 2020-07-13 用於形成立體記憶體元件的方法

Country Status (7)

Country Link
US (1) US11462560B2 (zh)
EP (1) EP3942612B1 (zh)
JP (1) JP7273183B2 (zh)
KR (1) KR102670209B1 (zh)
CN (2) CN113410243B (zh)
TW (1) TWI756737B (zh)
WO (1) WO2021237492A1 (zh)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11963349B2 (en) * 2020-05-27 2024-04-16 Yangtze Memory Technologies Co., Ltd. Methods for forming three-dimensional memory devices with backside source contacts
JP2022041052A (ja) * 2020-08-31 2022-03-11 キオクシア株式会社 半導体装置およびその製造方法
KR20230012639A (ko) * 2020-09-02 2023-01-26 양쯔 메모리 테크놀로지스 씨오., 엘티디. 반도체 디바이스의 온칩 커패시터 구조
CN112331662B (zh) * 2020-11-11 2021-07-20 长江存储科技有限责任公司 三维存储器及其制备方法
CN112567519B (zh) * 2020-11-13 2021-11-23 长江存储科技有限责任公司 三维存储器件及其形成方法
CN112635487B (zh) * 2020-12-17 2024-06-04 长江存储科技有限责任公司 半导体器件及用于制造半导体器件的方法、掩模板系统
WO2022198359A1 (en) * 2021-03-22 2022-09-29 Yangtze Memory Technologies Co., Ltd. Three-dimensional memory devices and methods for forming the same
KR20230138555A (ko) * 2021-03-23 2023-10-05 양쯔 메모리 테크놀로지스 씨오., 엘티디. 3차원 nand 메모리 및 그 제조 방법
CN113345909B (zh) * 2021-05-31 2022-07-15 长江存储科技有限责任公司 三维存储器、三维存储器的制备方法及存储系统
CN113437075B (zh) * 2021-06-21 2022-07-29 长江存储科技有限责任公司 一种三维存储器及其制造方法
KR20230158725A (ko) * 2022-05-12 2023-11-21 삼성전자주식회사 반도체 메모리 장치, 그의 제조 방법 및 그를 포함하는 전자 시스템
KR20230171802A (ko) * 2022-06-14 2023-12-21 삼성전자주식회사 반도체 메모리 장치 및 이를 포함하는 전자 시스템
KR20240070305A (ko) * 2022-11-14 2024-05-21 삼성전자주식회사 3차원 반도체 메모리 장치, 이를 포함하는 전자 시스템
KR20240129930A (ko) * 2023-02-21 2024-08-28 삼성전자주식회사 집적회로 소자 및 이를 포함하는 전자 시스템

Family Cites Families (80)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5283960B2 (ja) 2008-04-23 2013-09-04 株式会社東芝 三次元積層不揮発性半導体メモリ
KR101113767B1 (ko) 2009-10-19 2012-02-27 주식회사 하이닉스반도체 3차원 구조의 비휘발성 메모리 소자, 그 동작 방법 및 제조 방법
US8908444B2 (en) 2012-08-13 2014-12-09 Sandisk Technologies Inc. Erase for 3D non-volatile memory with sequential selection of word lines
US8946023B2 (en) 2013-03-12 2015-02-03 Sandisk Technologies Inc. Method of making a vertical NAND device using sequential etching of multilayer stacks
US9230980B2 (en) 2013-09-15 2016-01-05 Sandisk Technologies Inc. Single-semiconductor-layer channel in a memory opening for a three-dimensional non-volatile memory device
TWI515876B (zh) 2013-10-24 2016-01-01 旺宏電子股份有限公司 接觸窗結構與形成方法
JP6203152B2 (ja) * 2014-09-12 2017-09-27 東芝メモリ株式会社 半導体記憶装置の製造方法
US9524977B2 (en) 2015-04-15 2016-12-20 Sandisk Technologies Llc Metal-semiconductor alloy region for enhancing on current in a three-dimensional memory structure
KR102415401B1 (ko) 2015-05-21 2022-07-01 삼성전자주식회사 3차원 반도체 메모리 장치 및 그것의 동작 방법
US9425299B1 (en) 2015-06-08 2016-08-23 Sandisk Technologies Llc Three-dimensional memory device having a heterostructure quantum well channel
KR102461150B1 (ko) 2015-09-18 2022-11-01 삼성전자주식회사 3차원 반도체 메모리 장치
US9601577B1 (en) 2015-10-08 2017-03-21 Samsung Electronics Co., Ltd. Three-dimensionally integrated circuit devices including oxidation suppression layers
US9620512B1 (en) 2015-10-28 2017-04-11 Sandisk Technologies Llc Field effect transistor with a multilevel gate electrode for integration with a multilevel memory device
US9917100B2 (en) * 2015-11-20 2018-03-13 Sandisk Technologies Llc Three-dimensional NAND device containing support pedestal structures for a buried source line and method of making the same
US9812454B2 (en) 2016-02-08 2017-11-07 Kilopass Technology, Inc. Methods and systems for reducing electrical disturb effects between thyristor memory cells using buried metal cathode lines
US10636806B2 (en) 2016-05-23 2020-04-28 SK Hynix Inc. Semiconductor device and manufacturing method thereof
KR102607833B1 (ko) * 2016-05-23 2023-11-30 에스케이하이닉스 주식회사 반도체 장치 및 그 제조방법
US9917093B2 (en) * 2016-06-28 2018-03-13 Sandisk Technologies Llc Inter-plane offset in backside contact via structures for a three-dimensional memory device
US9824966B1 (en) * 2016-08-12 2017-11-21 Sandisk Technologies Llc Three-dimensional memory device containing a lateral source contact and method of making the same
KR102609348B1 (ko) 2016-10-26 2023-12-06 삼성전자주식회사 반도체 장치 및 그 제조 방법
US10008570B2 (en) * 2016-11-03 2018-06-26 Sandisk Technologies Llc Bulb-shaped memory stack structures for direct source contact in three-dimensional memory device
US9875929B1 (en) 2017-01-23 2018-01-23 Sandisk Technologies Llc Three-dimensional memory device with annular blocking dielectrics and discrete charge storage elements and method of making thereof
CN106910746B (zh) 2017-03-08 2018-06-19 长江存储科技有限责任公司 一种3d nand存储器件及其制造方法、封装方法
US10256245B2 (en) * 2017-03-10 2019-04-09 Sandisk Technologies Llc Three-dimensional memory device with short-free source select gate contact via structure and method of making the same
US20180331118A1 (en) 2017-05-12 2018-11-15 Sandisk Technologies Llc Multi-layer barrier for cmos under array type memory device and method of making thereof
US10199359B1 (en) * 2017-08-04 2019-02-05 Sandisk Technologies Llc Three-dimensional memory device employing direct source contact and hole current detection and method of making the same
JP7304335B2 (ja) * 2017-08-21 2023-07-06 長江存儲科技有限責任公司 Ｎａｎｄメモリデバイスおよびｎａｎｄメモリデバイスを形成するための方法
CN107658315B (zh) 2017-08-21 2019-05-14 长江存储科技有限责任公司 半导体装置及其制备方法
US10199326B1 (en) 2017-10-05 2019-02-05 Sandisk Technologies Llc Three-dimensional memory device with driver circuitry on the backside of a substrate and method of making thereof
US10283513B1 (en) * 2017-11-06 2019-05-07 Sandisk Technologies Llc Three-dimensional memory device with annular blocking dielectrics and method of making thereof
CN111149206B (zh) * 2017-11-15 2023-08-18 桑迪士克科技有限责任公司 在平台区中具有加厚字线的三维存储器器件及其制造方法
KR102549967B1 (ko) * 2017-11-21 2023-06-30 삼성전자주식회사 수직형 메모리 장치 및 그 제조 방법
CN107887395B (zh) 2017-11-30 2018-12-14 长江存储科技有限责任公司 Nand存储器及其制备方法
US10256252B1 (en) 2017-12-13 2019-04-09 Sandisk Technologies Llc Three-dimensional memory device containing structurally reinforced pedestal channel portions and methods of making the same
US10510738B2 (en) 2018-01-17 2019-12-17 Sandisk Technologies Llc Three-dimensional memory device having support-die-assisted source power distribution and method of making thereof
KR102614849B1 (ko) * 2018-05-21 2023-12-18 삼성전자주식회사 지지대를 갖는 3d 반도체 소자 및 그 형성 방법
US10651153B2 (en) 2018-06-18 2020-05-12 Intel Corporation Three-dimensional (3D) memory with shared control circuitry using wafer-to-wafer bonding
US20190043868A1 (en) 2018-06-18 2019-02-07 Intel Corporation Three-dimensional (3d) memory with control circuitry and array in separately processed and bonded wafers
JP6922108B1 (ja) 2018-06-28 2021-08-18 長江存儲科技有限責任公司Ｙａｎｇｔｚｅ Ｍｅｍｏｒｙ Ｔｅｃｈｎｏｌｏｇｉｅｓ Ｃｏ．，Ｌｔｄ． ３次元（３ｄ）メモリデバイスおよびその形成方法
WO2020014976A1 (en) * 2018-07-20 2020-01-23 Yangtze Memory Technologies Co., Ltd. Methods for forming three-dimensional memory devices
CN109219885A (zh) 2018-07-20 2019-01-15 长江存储科技有限责任公司 三维存储器件
KR102616051B1 (ko) 2018-08-10 2023-12-21 에스케이하이닉스 주식회사 반도체 장치 및 그 제조 방법
CN109148461B (zh) 2018-08-17 2021-02-12 长江存储科技有限责任公司 3d存储器件及其制造方法
JP2020043273A (ja) 2018-09-13 2020-03-19 キオクシア株式会社 半導体記憶装置
CN111354732B (zh) 2018-09-14 2021-04-27 长江存储科技有限责任公司 三维存储器件以及用于形成三维存储器件的方法
CN109417075B (zh) 2018-09-20 2020-06-26 长江存储科技有限责任公司 多堆叠层三维存储器件
CN109346473B (zh) 2018-09-21 2021-02-12 长江存储科技有限责任公司 3d存储器件及其制造方法
CN109037227B (zh) * 2018-09-21 2024-05-10 长江存储科技有限责任公司 3d存储器件及其制造方法
US10553599B1 (en) * 2018-09-26 2020-02-04 Sandisk Technologies Llc Three-dimensional memory device containing drain select isolation structures and on-pitch channels and methods of making the same without an etch stop layer
KR20210028247A (ko) * 2018-09-27 2021-03-11 양쯔 메모리 테크놀로지스 씨오., 엘티디. 3차원 메모리 디바이스 내의 보호 유전체층에 의해 보호되는 반도체 플러그 및 3차원 메모리 장치를 형성하기 위한 방법
KR102541001B1 (ko) * 2018-09-28 2023-06-07 삼성전자주식회사 수직형 메모리 장치
CN109192734B (zh) 2018-09-28 2020-10-16 长江存储科技有限责任公司 3d存储器件
EP3815133B1 (en) * 2018-10-09 2023-07-05 Yangtze Memory Technologies Co., Ltd. Inter-deck plug in three-dimensional memory device and method for forming same
CN109192735B (zh) 2018-10-15 2021-02-05 长江存储科技有限责任公司 3d存储器件及其制造方法
CN109742080B (zh) * 2018-12-03 2021-02-26 长江存储科技有限责任公司 一种三维存储器及其制备方法
AU2018451633B2 (en) 2018-12-07 2022-06-30 Yangtze Memory Technologies Co., Ltd. Novel 3D NAND memory device and method of forming the same
CN110914991B (zh) * 2018-12-18 2021-04-27 长江存储科技有限责任公司 具有转移的互连层的三维存储器件以及其形成方法
CN110896668B (zh) * 2018-12-18 2021-07-20 长江存储科技有限责任公司 多堆栈三维存储器件以及其形成方法
CN109686739A (zh) 2018-12-27 2019-04-26 长江存储科技有限责任公司 3d存储器件及其制造方法
CN109712988A (zh) * 2018-12-27 2019-05-03 长江存储科技有限责任公司 3d存储器件及其制造方法
CN109742081B (zh) * 2019-01-02 2021-09-21 长江存储科技有限责任公司 存储器及其形成方法
US10665580B1 (en) 2019-01-08 2020-05-26 Sandisk Technologies Llc Bonded structure including a performance-optimized support chip and a stress-optimized three-dimensional memory chip and method for making the same
CN109786387B (zh) * 2019-01-09 2023-10-17 长江存储科技有限责任公司 存储器及其形成方法、存储器的存储单元的选择方法
KR102674860B1 (ko) 2019-01-18 2024-06-12 양쯔 메모리 테크놀로지스 씨오., 엘티디. 3차원 메모리 장치의 소스 컨택 구조 및 그 제조 방법
US10727215B1 (en) 2019-01-30 2020-07-28 Sandisk Technologies Llc Three-dimensional memory device with logic signal routing through a memory die and methods of making the same
US11201107B2 (en) 2019-02-13 2021-12-14 Sandisk Technologies Llc Bonded three-dimensional memory devices and methods of making the same by replacing carrier substrate with source layer
CN109904170B (zh) * 2019-02-14 2020-11-17 长江存储科技有限责任公司 存储器件及其制造方法
CN109860197B (zh) * 2019-02-27 2020-04-21 长江存储科技有限责任公司 三维存储器及形成三维存储器的方法
US10790300B2 (en) 2019-03-01 2020-09-29 Sandisk Technologies Llc Three-dimensional memory device having an epitaxial vertical semiconductor channel and method for making the same
CN110062958B (zh) * 2019-03-04 2020-05-26 长江存储科技有限责任公司 用于形成三维存储器件的方法
KR20210137533A (ko) * 2019-04-12 2021-11-17 양쯔 메모리 테크놀로지스 씨오., 엘티디. 증착된 반도체 플러그들을 갖는 3차원 메모리 디바이스 및 이를 형성하기 위한 방법들
CN110192269A (zh) 2019-04-15 2019-08-30 长江存储科技有限责任公司 三维nand存储器件与多个功能芯片的集成
CN110870062A (zh) 2019-04-30 2020-03-06 长江存储科技有限责任公司 具有可编程逻辑器件和nand闪存的键合半导体器件及其形成方法
CN110246846A (zh) * 2019-06-18 2019-09-17 长江存储科技有限责任公司 一种3d nand存储器件及其制造方法
CN110349966B (zh) 2019-06-27 2020-05-26 长江存储科技有限责任公司 3d存储器件的制造方法及3d存储器件
CN110364536B (zh) 2019-07-23 2020-06-26 长江存储科技有限责任公司 三维存储器的制造方法以及三维存储器
WO2021072700A1 (en) 2019-10-17 2021-04-22 Yangtze Memory Technologies Co., Ltd. Three-dimensional memory devices with backside isolation structures
CN110945657A (zh) * 2019-10-22 2020-03-31 长江存储科技有限责任公司 具有处于存储器串中的口袋结构的三维存储器件及其形成方法
US11101288B2 (en) 2019-12-11 2021-08-24 Sandisk Technologies Llc Three-dimensional memory device containing plural work function word lines and methods of forming the same
EP4401139A3 (en) 2020-04-14 2024-10-16 Yangtze Memory Technologies Co., Ltd. Three-dimensional memory device with backside source contact

Also Published As

Publication number Publication date
EP3942612A4 (en) 2022-07-20
CN111801797B (zh) 2021-05-25
EP3942612B1 (en) 2024-01-03
CN113410243B (zh) 2023-04-25
TWI756737B (zh) 2022-03-01
WO2021237492A1 (en) 2021-12-02
JP7273183B2 (ja) 2023-05-12
US20210375914A1 (en) 2021-12-02
CN111801797A (zh) 2020-10-20
KR20210149074A (ko) 2021-12-08
JP2022539284A (ja) 2022-09-08
KR102670209B1 (ko) 2024-05-28
US11462560B2 (en) 2022-10-04
EP3942612A1 (en) 2022-01-26
CN113410243A (zh) 2021-09-17

Similar Documents

Publication Publication Date Title
TWI756737B (zh) 用於形成立體記憶體元件的方法
JP7297923B2 (ja) ３次元メモリデバイス及び方法
TWI805929B (zh) 用於形成具有背面源極觸點的三維記憶體元件的方法
TWI793427B (zh) 三維記憶體裝置及其製作方法
TWI753488B (zh) 用於形成三維記憶體元件的方法
TWI740571B (zh) 立體記憶體元件
TW202203434A (zh) 用於形成立體記憶元件的方法
TWI850950B (zh) 三維記憶體裝置
TWI779318B (zh) 三維記憶體元件及其製作方法
TW202203421A (zh) 用於形成三維記憶體元件的方法
TW202203431A (zh) 立體記憶體元件
TW202203380A (zh) 立體記憶體元件