TW202107680A - 半導體裝置 - Google Patents

半導體裝置 Download PDF

Info

Publication number
TW202107680A
TW202107680A TW109124054A TW109124054A TW202107680A TW 202107680 A TW202107680 A TW 202107680A TW 109124054 A TW109124054 A TW 109124054A TW 109124054 A TW109124054 A TW 109124054A TW 202107680 A TW202107680 A TW 202107680A
Authority
TW
Taiwan
Prior art keywords
conductive film
transistor
film
semiconductor
semiconductor film
Prior art date
Application number
TW109124054A
Other languages
English (en)
Other versions
TWI736362B (zh
Inventor
山崎舜平
Original Assignee
日商半導體能源研究所股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商半導體能源研究所股份有限公司 filed Critical 日商半導體能源研究所股份有限公司
Publication of TW202107680A publication Critical patent/TW202107680A/zh
Application granted granted Critical
Publication of TWI736362B publication Critical patent/TWI736362B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H01L29/78648—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate arranged on opposing sides of the channel
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41791—Source or drain electrodes for field effect devices for transistors with a horizontal current flow in a vertical sidewall, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78681—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising AIIIBV or AIIBVI or AIVBVI semiconductor materials, or Se or Te
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Nonlinear Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Thin Film Transistor (AREA)
  • Electroluminescent Light Sources (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Liquid Crystal (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Bipolar Transistors (AREA)
  • Noodles (AREA)
  • Surgical Instruments (AREA)
  • Led Device Packages (AREA)
  • Led Devices (AREA)

Abstract

本發明的目的是提供一種可以實現高速工作的半導體裝置，或對應力具有高強度的半導體裝置。本發明的一個實施例是一種半導體裝置，該半導體裝置包括：具有通道形成區域、在其間夾住上述通道形成區域的一對雜質區域的半導體膜；以絕緣膜位於其與側部及頂部之間的方式與上述通道形成區域的側部及頂部重疊的閘極電極；以及分別與上述一對雜質區域的側部及頂部接觸的源極電極及汲極電極。

Description

半導體裝置
本發明係關於一種物體、方法或製造方法。或者，本發明係關於一種製程(process)、機器(machine)、產品(manufacture)或組合物(composition of matter)。尤其是，本發明的一個實施例係關於一種半導體裝置、顯示裝置、發光裝置、記憶體裝置、它們的驅動方法或其製造方法。尤其是，本發明的一個實施例係關於利用半導體特性的半導體裝置。
用於可攜式電子裝置等的半導體顯示裝置被要求減少像素部之外的區域(實現窄邊框化)。為了實現窄邊框化，將驅動電路的一部分或全部與像素部一起形成在同一個基板上的系統整合型面板(system-on-panel)是有效方法之一。
下述專利文獻1公開有將顯示部和外周電路部形成在同一個基板上的系統整合型面板型顯示裝置。
[專利文獻1]日本專利申請公開第2009-151293號公報
另外，為了顯示清晰度更高且解析度更高的影像，有主動矩陣型半導體裝置中的像素數增加的趨向。因此，掃描線驅動電路和信號線驅動電路等驅動電路被要求進行高速驅動，尤其是，信號線驅動電路需要在各線的像素被選擇時向該線內的所有像素供應影像信號，因此其驅動頻率比掃描線驅動電路的驅動頻率高得多。
另外，藉由作為半導體裝置的基板使用塑膠等具有撓性的基板(撓性基板)，可以擴大半導體裝置的利用方式的範圍。然而，當使用撓性基板時，與使用玻璃基板等撓性不足的基板的情況相比，半導體元件被要求對應力具有高的強度。
鑒於上述技術背景，本發明的一個實施例的目的之一是提供一種可以實現高速工作的半導體裝置。或者，本發明的一個實施例的目的之一是提供一種對應力具有高強度的半導體裝置。或者，本發明的一個實施例的目的之一是提供一種新穎的半導體裝置。注意，這些目的的描述不妨礙其他目的的存在。注意，本發明的一個實施例並不需要實現所有上述目的。根據說明書、圖式、申請專利範圍等的描述，除上述目的外的目的將會顯而易見，並且可以從所述描述中導出。
根據本發明的一個實施例的半導體裝置包 括：具有通道形成區域、在其間夾住上述通道形成區域的一對雜質區域的半導體膜；覆蓋上述通道形成區域中的上述半導體膜的側部及頂部的絕緣膜；隔著上述絕緣膜與上述通道形成區域中的上述半導體膜的側部及頂部重疊的閘極電極；以及分別與上述一對雜質區域中的上述半導體膜的側部及頂部接觸的源極電極及汲極電極。
根據本發明的一個實施例的半導體裝置包括：第一閘極電極；上述第一閘極電極上的第一絕緣膜；具有通道形成區域、在其間夾住上述通道形成區域的一對雜質區域的半導體膜，隔著上述第一絕緣膜上述通道形成區域與上述第一閘極電極重疊；覆蓋上述通道形成區域中的上述半導體膜的側部及頂部的第二絕緣膜；隔著上述第二絕緣膜與上述通道形成區域中的上述半導體膜的側部及頂部重疊的第二閘極電極；以及分別與上述一對雜質區域中的上述半導體膜的側部及頂部接觸的源極電極及汲極電極。
根據本發明的一個實施例的半導體裝置包括：第一閘極電極；上述第一閘極電極上的第一絕緣膜；具有通道形成區域、在其間夾住上述通道形成區域的一對雜質區域的半導體膜，隔著上述第一絕緣膜上述通道形成區域與上述第一閘極電極重疊；覆蓋上述通道形成區域中的上述半導體膜的側部及頂部的第二絕緣膜；隔著上述第二絕緣膜與上述通道形成區域中的上述半導體膜的側部及頂部重疊並在上述第一絕緣膜及上述第二絕緣膜所具有的 開口部中與上述第一閘極電極電連接的第二閘極電極；以及分別與上述一對雜質區域中的上述半導體膜的側部及頂部接觸的源極電極及汲極電極。
根據本發明的一個實施例可以提供一種實現高速工作的半導體裝置。或者，根據本發明的一個實施例可以提供一種對應力具有高強度的半導體裝置。或者，根據本發明的一個實施例可以提供一種新穎的半導體裝置、顯示裝置或發光裝置等。注意，這些效果的描述不妨礙其他效果存在。注意，本發明的一個實施例並不需要具有所有上述效果。根據說明書、圖式、申請專利範圍等的描述，除上述之外的效果將會顯而易見，並且可以從所述描述中導出。
1:結構例子
2:結構例子
3:結構例子
4:結構例子
5:結構例子
6:結構例子
7:結構例子
10:電晶體
10a:電晶體
10b:電晶體
10c:電晶體
10N:電晶體
10P:電晶體
11:基板
12:半導體膜
12a:通道形成區域
12b:雜質區域
12c:雜質區域
13:絕緣膜
13a:絕緣膜
13b:絕緣膜
13c:絕緣膜
14:導電膜
15:導電膜
16:絕緣膜
17:導電膜
17a:導電膜
17b:導電膜
17c:導電膜
18:開口部
18a:開口部
18b:開口部
18c:開口部
19:開口部
19a:開口部
19b:開口部
19c:開口部
20:導電膜
21:絕緣膜
22:開口部
23:開口部
24:導電膜
25:開口部
26:導電膜
27:導電膜
28:開口部
29:開口部
30:導電膜
31:導電膜
32:導電膜
33:導電膜
40:NAND
42:電晶體
43:發光元件
44:緩衝器
45:緩衝器
46:反相器
47:傳輸閘
48:NAND
50:緩衝器
55:像素
56:電晶體
57:電容器
60:液晶元件
70:半導體顯示裝置
71:像素部
72:掃描線驅動電路
73:信號線驅動電路
74:佈線
75:佈線
76:佈線
77:佈線
78:佈線
79:佈線
80:時序電路
81:電晶體
82:電晶體
83:電晶體
84:電晶體
85:電晶體
86:電晶體
87:電晶體
88:電晶體
89:電晶體
90:電晶體
95:電晶體
96:電晶體
97:電容器
98:發光元件
300:基板
301:絕緣膜
302:導電膜
303:導電膜
304:絕緣膜
305:半導體膜
306:半導體膜
307:半導體膜
308:絕緣膜
309:導電膜
310:導電膜
311:光阻劑
312:雜質區域
313:光阻劑
314:雜質區域
320:絕緣膜
321:導電膜
322:導電膜
400:基板
404:導電膜
420:絕緣膜
424:導電膜
425:絕緣膜
426:絕緣膜
427:EL層
428:導電膜
430:基板
431:遮蔽膜
432:著色層
501:導電膜
502:半導體膜
503:導電膜
504:導電膜
505:導電膜
506:導電膜
507:半導體膜
508:導電膜
509:導電膜
510:導電膜
511:導電膜
1601:面板
1602:電路基板
1603:連接部
1604:像素部
1605:驅動電路
1606:驅動電路
5001:外殼
5002:顯示部
5003:支架
5101:外殼
5102:顯示部
5103:操作鍵
5301:外殼
5302:外殼
5303:顯示部
5304:顯示部
5305:麥克風
5306:揚聲器
5307:操作鍵
5308:觸控筆
5601:外殼
5602:顯示部
5701:外殼
5702:顯示部
5901:外殼
5902:顯示部
5903:相機
5904:揚聲器
5905:按鈕
5906:外部連接部
5907:麥克風
在圖式中：
圖1A至圖1D是示出電晶體的結構的圖；
圖2A至圖2D是示出電晶體的結構的圖；
圖3A至圖3D是示出電晶體的結構的圖；
圖4A至圖4D是示出電晶體的結構的圖；
圖5A至圖5D是示出電晶體的結構的圖；
圖6A至圖6D是示出電晶體的結構的圖；
圖7A至圖7D是示出電晶體的結構的圖；
圖8是示出電晶體的結構的圖；
圖9是示出電晶體的結構的圖；
圖10A和圖10B是示出半導體裝置的製造方法的圖；
圖11A和圖11B是示出半導體裝置的製造方法的圖；
圖12A和圖12B是示出半導體裝置的製造方法的圖；
圖13A和圖13B是示出半導體裝置的製造方法的圖；
圖14A至圖14C是示出半導體裝置的結構的圖；
圖15是像素的俯視圖；
圖16是發光裝置的剖面圖；
圖17A和圖17B是示出時序電路的結構的圖；
圖18是示出信號線驅動電路的結構的圖；
圖19是示出掃描線驅動電路的結構的圖；
圖20是發光裝置的透視圖；
圖21A至圖21F是電子裝置的圖。
以下，參照圖式對本發明的實施例進行詳細說明。但是，本發明不侷限於以下說明，而所屬技術領域的普通技術人員可以很容易地理解一個事實就是其方式及詳細內容在不脫離本發明的精神及其範圍的情況下可以被變換為各種各樣的形式。因此，本發明不應該被解釋為僅 侷限在以下所示的實施例所記載的內容中。
本發明的一個實施例在其範疇內包括所有利用電晶體的半導體裝置，例如，積體電路、RF標籤以及半導體顯示裝置等。積體電路在其範疇內包括：包括微處理器、影像處理電路、DSP(數位訊號處理器)、微控制器等LSI(大型積體電路)；FPGA(現場可程式邏輯閘陣列)、CPLD(複合可程式邏輯裝置)等可程式邏輯裝置(PLD)。半導體顯示裝置在其範疇內包括液晶顯示裝置、在每個像素中具備以有機發光元件(OLED)為代表的發光元件的發光裝置、電子紙、DMD(數位微鏡裝置)、PDP(電漿顯示面板)、FED(場致發射顯示器)等在驅動電路中具有電晶體的半導體顯示裝置。
在本說明書中，半導體顯示裝置在其範疇內還包括在各像素中形成有液晶元件或發光元件等顯示元件的面板及對該面板安裝了包括控制器的IC等的模組。再者，根據本發明的一個實施例的半導體顯示裝置在其範圍內包括相當於製造該半導體顯示裝置的過程中完成顯示元件之前的一個實施例的元件基板，在該元件基板中，多個各像素分別具備：電晶體；用於顯示元件的像素電極或共用電極等電極；以及電容器。
另外，在根據本發明的一個實施例的半導體顯示裝置的結構要素中，還可以包括如下位置輸入裝置的觸控面板：可以檢測出手指或觸控筆所指示的位置，並可以產生包括該位置資訊的信號。
在本說明書中，“連接”是指電連接，並相當於能夠供應或傳送電流、電壓或電位的狀態。因此，“某個電路與某個電路連接”的狀態不一定是指直接連接的狀態，而在其範疇內還包括以能夠供應或傳送電流、電壓或電位的方式藉由佈線、電阻、二極體、電晶體等電路元件電連接的狀態。“某個元件與某個元件連接”的狀態不一定是指直接連接的狀態，而在其範疇內還包括以能夠供應或傳送電流、電壓或電位的方式藉由佈線、電阻、二極體、電晶體等電路元件電連接的狀態。此外，當在電路圖上獨立的構成要素彼此連接時，也在實際上，有一個導電膜兼具有多個構成要素的功能的情況，例如佈線的一部分用作電極的情況等。本說明書中的連接的範疇內包括這種一個導電膜兼具有多個構成要素的功能的情況。
另外，電晶體的源極是指用作活性層的半導體膜的一部分的源極區域或與上述半導體膜連接的源極電極。與此同樣，電晶體的汲極是指上述半導體膜的一部分的汲極區域或與上述半導體膜連接的汲極電極。另外，閘極是指閘極電極。
電晶體所具有的“源極”和“汲極”的術語根據電晶體的通道型及施加到各端子的電位的高低互換使用。一般而言，在n通道型電晶體中，將被施加低電位的端子稱為源極，而將被施加高電位的端子稱為汲極。在p通道型電晶體中，將被施加低電位的端子稱為汲極，而將被施加高電位的端子稱為源極。在本說明書中，儘管為方便起見 在一些情況下假定源極和汲極是固定的來說明電晶體的連接關係，但是實際上，“源極”和“汲極”的術語根據上述電位關係而互換使用。
〈電晶體的結構例子1〉
圖1A至圖1D示出根據本發明的一個實施例的半導體裝置所具有的電晶體10的結構作為一個例子。圖1A示出電晶體10的平面圖。注意，在圖1A中，為了明確地示出電晶體10的佈局，省略各種絕緣膜。圖1B示出圖1A所示的電晶體10的電路圖符號。圖1C示出沿著圖1A所示的平面圖的虛線A1-A2的剖面圖，圖1D示出沿著虛線B1-B2的剖面圖。
圖1A、圖1C及圖1D所示的電晶體10在具有絕緣表面的基板11上包括半導體膜12。半導體膜12具有通道形成區域12a、在其間夾住通道形成區域12a的雜質區域12b及雜質區域12c。電晶體10包括用作閘極絕緣膜並覆蓋通道形成區域12a中的半導體膜12的側部及頂部的絕緣膜13。電晶體10包括用作圖1B的電路圖符號所示的閘極電極(FG)並隔著絕緣膜13與通道形成區域12a中的半導體膜12的側部及頂部重疊的導電膜17。電晶體10包括用作圖1B的電路圖符號所示的源極電極(S)或汲極電極(D)並分別與雜質區域12b及雜質區域12c中的半導體膜12的側部及頂部連接的導電膜14及導電膜15。
注意，導電膜14(及/或導電膜15)的至少一部分(或全部)設置在半導體膜12的表面、側面、頂面及/或底面中的至少一部分(或全部)。
或者，導電膜14(及/或導電膜15)的至少一部分(或全部)與半導體膜12的表面、側面、頂面及/或底面中的至少一部分(或全部)接觸。或者，導電膜14(及/或導電膜15)的至少一部分(或全部)與半導體膜12的至少一部分(或全部)接觸。
或者，導電膜14(及/或導電膜15)的至少一部分(或全部)與半導體膜12的表面、側面、頂面及/或底面中的至少一部分(或全部)電連接。或者，導電膜14(及/或導電膜15)的至少一部分(或全部)與半導體膜12的一部分(或全部)電連接。
或者，導電膜14(及/或導電膜15)的至少一部分(或全部)配置在半導體膜12的表面、側面、頂面及/或底面中的至少一部分(或全部)附近。或者，導電膜14(及/或導電膜15)的至少一部分(或全部)配置在半導體膜12的一部分(或全部)附近。
或者，導電膜14(及/或導電膜15)的至少一部分(或全部)設置在半導體膜12的表面、側面、頂面及/或底面中的至少一部分(或全部)的橫方向上。或者，導電膜14(及/或導電膜15)的至少一部分(或全部)配置在半導體膜12的一部分(或全部)的橫方向上。
或者，導電膜14(及/或導電膜15)的至少一部 分(或全部)配置在半導體膜12的表面、側面、頂面或/及底面的至少一部分(或全部)的斜上方。或者，導電膜14(及/或導電膜15)的至少一部分(或全部)設置在半導體膜12至少一部分(或全部)的斜上方。
或者，導電膜14(及/或導電膜15)的至少一部分(或全部)配置在半導體膜12的表面、側面、頂面或/及底面的至少一部分(或全部)的上方。或者，導電膜14(及/或導電膜15)的至少一部分(或全部)配置在半導體膜12的至少一部分(或全部)的上方。
在圖1A、圖1C及圖1D中，例示出在半導體膜12、絕緣膜13、導電膜17上設置有絕緣膜16，在絕緣膜16上設置有導電膜14及導電膜15的情況。而且，在圖1A、圖1C及圖1D中，例示出在設置在絕緣膜16中的開口部18及開口部19中，導電膜14及導電膜15與雜質區域12b及雜質區域12c連接的情況。
如圖1A至圖1D所示那樣，在根據本發明的一個實施例的電晶體10中，通道形成區域12a中的半導體膜12的側部及頂部與導電膜17重疊，使得載子在包括通道形成區域12a的側部及頂部的廣範圍內流動。因此，可以在減小半導體膜12的通道形成區域12a的占基板面積的同時增加電晶體10中的載子遷移量，其結果是，電晶體10的通態電流變大且場效移動率得到提高。尤其是，在將通道形成區域12a中的半導體膜12的通道寬度方向上的長度(通道寬度)表示為W並將通道形成區域12a 中的半導體膜12的厚度表示為T時，在相當於相對於通道寬度W的厚度T的比例的縱橫比(aspect ratio)高的情況下，載子流動的範圍變得更廣，從而可以進一步增大電晶體10的通態電流且進一步提高場效移動率。在本說明書中，縱橫比是指對於半導體膜的底面的短邊長度(通道寬度)的半導體膜的厚度(T)的比(T/W)。
注意，與使用塊半導體基板的電晶體的情況不同，在使用薄膜半導體膜12的電晶體10的情況下，縱橫比較佳為具有可以在半導體膜12中確保高結晶性。當半導體膜12包含矽時，或者，當半導體膜12包含矽及鍺時，在考慮確保半導體膜12的高結晶性的情況下，明確而言，厚度T較佳為5nm以上且150nm以下，更佳為20nm以上且100nm以下。並且，假設厚度T的值在上述範圍內，在考慮使用玻璃基板時的露光裝置的解析度為幾μm左右的情況下，具體縱橫比較佳為0.05以上且10以下，更佳為0.1以上且5以下。而且，縱橫比較佳為1以上且5以下。
注意，通道長度方向是指在雜質區域12b與雜質區域12c之間載子以最短距離遷移的方向，而通道寬度方向是指垂直於通道長度方向的方向。
另外，如圖1A至圖1D所示那樣，在根據本發明的一個實施例的電晶體10中，雜質區域12b及雜質區域12c中的半導體膜12的側部及頂部分別與導電膜14及導電膜15連接。因此，與導電膜14及導電膜15只與 半導體膜12的頂部連接的情況相比，可以確保較大的導電膜14和雜質區域12b接觸的面積及較大的導電膜15和雜質區域12c接觸的面積。因此，可以將導電膜14和雜質區域12b之間的接觸電阻、導電膜15和雜質區域12c之間的接觸電阻抑制為小，其結果是，可以增大電晶體10的通態電流。
〈電晶體的結構例子2〉
接著，圖2A至圖2D示出根據本發明的一個實施例的半導體裝置所具有的電晶體10的與圖1A至圖1D所示的結構不同的結構的一個例子。圖2A示出電晶體10的平面圖。注意，在圖2A中，為了明確示出電晶體10的佈局，省略各種絕緣膜。圖2B示出圖2A所示的電晶體10的電路圖符號。圖2C示出沿著圖2A所示的平面圖的虛線A1-A2的剖面圖，圖2D示出沿著虛線B1-B2的剖面圖。
圖2A、圖2C及圖2D所示的電晶體10在具有絕緣表面的基板11上包括用作圖2B的電路圖符號所示的閘極電極(BG)的導電膜20。電晶體10包括用作閘極絕緣膜並覆蓋導電膜20的絕緣膜21。另外，電晶體10包括隔著絕緣膜21與導電膜20重疊的半導體膜12。半導體膜12具有通道形成區域12a、在其間夾住通道形成區域12a的雜質區域12b及雜質區域12c。電晶體10包括用作閘極絕緣膜並覆蓋通道形成區域12a中的半導體膜12 的側部及頂部的絕緣膜13。電晶體10包括用作圖2B的電路圖符號所示的閘極電極(FG)並隔著絕緣膜13與通道形成區域12a中的半導體膜12的側部及頂部重疊的導電膜17。導電膜17在絕緣膜13及絕緣膜21所具有的開口部22及開口部23中與導電膜20連接。電晶體10包括用作圖2B的電路圖符號所示的源極電極(S)或汲極電極(D)並分別與雜質區域12b及雜質區域12c中的半導體膜12的側部及頂部連接的導電膜14及導電膜15。
在圖2A、圖2C及圖2D中，例示出在半導體膜12、絕緣膜13、導電膜17上設置有絕緣膜16，在絕緣膜16上設置有導電膜14及導電膜15的情況。而且，在圖2A、圖2C及圖2D中，例示出在設置在絕緣膜16中的開口部18及開口部19中，導電膜14及導電膜15與雜質區域12b及雜質區域12c連接的情況。
在圖2A、圖2C及圖2D中，例示出開口部22及開口部23以夾著半導體膜12互相對置的方式設置的情況。
如圖2A至圖2D所示那樣，在根據本發明的一個實施例的電晶體10中，通道形成區域12a中的半導體膜12的側部及頂部與導電膜17重疊，使得載子在包括通道形成區域12a的側部及頂部的廣範圍內流動。因此，可以在減小半導體膜12的通道形成區域12a的占基板面積的同時增加電晶體10中的載子遷移量，其結果是，電晶體10的通態電流變大且場效移動率得到提高。尤其 是，在將通道形成區域12a中的半導體膜12的通道寬度方向上的長度(通道寬度)表示為W並將通道形成區域12a中的半導體膜12的厚度表示為T時，在相當於相對於通道寬度W的厚度T的比例的縱橫比高的情況下，載子流動的範圍變得更廣，從而可以進一步增大電晶體10的通態電流且進一步提高場效移動率。
如上所述，在使用薄膜半導體膜12的電晶體10的情況下，縱橫比較佳為具有可以在半導體膜12中確保高結晶性。當半導體膜12包含矽時，或者，當半導體膜12包含矽及鍺時，在考慮確保半導體膜12的高結晶性的情況下，明確而言，厚度T較佳為5nm以上且150nm以下，更佳為20nm以上且100nm以下。並且，假設厚度T的值在上述範圍內，在考慮使用玻璃基板時的露光裝置的解析度為幾μm左右的情況下，具體縱橫比較佳為0.05以上且10以下，更佳為0.1以上且5以下。而且，縱橫比較佳為1以上且5以下。
另外，如圖2A至圖2D所示那樣，在根據本發明的一個實施例的電晶體10中，雜質區域12b及雜質區域12c中的半導體膜12的側部及頂部分別與導電膜14及導電膜15連接。因此，與導電膜14及導電膜15只與半導體膜12的頂部連接的情況相比，可以確保較大的導電膜14和雜質區域12b接觸的面積及較大的導電膜15和雜質區域12c接觸的面積。因此，可以將導電膜14和雜質區域12b之間的接觸電阻、導電膜15和雜質區域12c 之間的接觸電阻抑制為小，其結果是，可以增大電晶體10的通態電流。
在圖2A至圖2D所示的電晶體10中，在離用作閘極電極(FG)的導電膜17遠一側的半導體膜12的表面附近的區域(背後通道區域)一側設置有用作閘極電極(BG)的導電膜20。並且，導電膜20與導電膜17連接。由於上述結構，而在圖2A至圖2D所示的電晶體10中，可以防止在背後通道區域產生固定電荷，減小關態電流(off-state current)。在圖2A至圖2D所示的電晶體10中，因為導電膜20與導電膜17連接，所以與圖1A至圖1D所示的電晶體10相比，載子流動的範圍變得更廣，可以進一步增大通態電流。
在圖2A至圖2D所示的電晶體10中，以至少與通道形成區域12a重疊的方式在半導體膜12下設置有導電膜20，並且以與通道形成區域12a重疊的方式在半導體膜12上設置有導電膜17。因此，由導電膜17及導電膜20支撐半導體膜12之上下，而可以說電晶體10的對應力的強度比圖1A至圖1D所示的電晶體10高。
〈電晶體的結構例子3〉
在圖1A至圖1D以及圖2A至圖2D所示的電晶體10中，用作源極電極或汲極電極的導電膜14及導電膜15設置在絕緣膜16上，在絕緣膜16所具有的開口部中導電膜14及導電膜15分別與雜質區域12b及雜質區域12c連 接。但是，在根據本發明的一個實施例的電晶體10中，也可以在導電膜14及導電膜15上設置有絕緣膜16。
圖3A至圖3D所示的電晶體10與圖1A至圖1D所示的電晶體10之間的不同之處在於：在導電膜14及導電膜15上設置有絕緣膜16。注意，在圖3A中，為了明確示出電晶體10的佈局，省略各種絕緣膜。圖3B示出圖3A所示的電晶體10的電路圖符號。圖3C示出沿著圖3A所示的平面圖的虛線A1-A2的剖面圖，圖3D示出沿著虛線B1-B2的剖面圖。
圖3A、圖3C及圖3D所示的電晶體10包括用作圖3B的電路圖符號所示的源極電極(S)或汲極電極(D)並分別與雜質區域12b及雜質區域12c中的半導體膜12的側部及頂部連接的導電膜14及導電膜15。在圖3A、圖3C及圖3D中，在半導體膜12、絕緣膜13、導電膜17、導電膜14及導電膜15上設置有絕緣膜16。
圖4A至圖4D所示的電晶體10與圖2A至圖2D所示的電晶體10之間的不同之處在於：在導電膜14及導電膜15上設置有絕緣膜16。圖4A示出電晶體10的平面圖。注意，在圖4A中，為了明確示出電晶體10的佈局，省略各種絕緣膜。圖4B示出圖4A所示的電晶體10的電路圖符號。圖4C示出沿著圖4A所示的平面圖的虛線A1-A2的剖面圖，圖4D示出沿著虛線B1-B2的剖面圖。
圖4A、圖4C及圖4D所示的電晶體10包括 用作圖4B的電路圖符號所示的源極電極(S)或汲極電極(D)並分別與雜質區域12b及雜質區域12c中的半導體膜12的側部及頂部連接的導電膜14及導電膜15。在圖4A、圖4C及圖4D中，在半導體膜12、絕緣膜13、導電膜17、導電膜14及導電膜15上設置有絕緣膜16。
與圖1A至圖1D以及圖2A至圖2D所示的電晶體10同樣，在圖3A至圖3D以及圖4A至圖4D所示的電晶體10中，通道形成區域12a中的半導體膜12的側部及頂部與導電膜17重疊，使得載子在包括通道形成區域12a的側部及頂部的廣範圍內流動。因此，可以在減小半導體膜12的通道形成區域12a的占基板面積的同時增加電晶體10中的載子遷移量，其結果是，電晶體10的通態電流變大且場效移動率得到提高。尤其是，在將通道形成區域12a中的半導體膜12的通道寬度方向上的長度(通道寬度)表示為W並將通道形成區域12a中的半導體膜12的厚度表示為T時，在相當於相對於通道寬度W的厚度T的比例的縱橫比高的情況下，載子流動的範圍變得更廣，從而可以進一步增大電晶體10的通態電流且進一步提高場效移動率。
如上所述，在使用薄膜半導體膜12的電晶體10的情況下，縱橫比較佳為具有可以在半導體膜12中確保高結晶性。當半導體膜12包含矽時，或者，當半導體膜12包含矽及鍺時，在考慮確保半導體膜12的高結晶性的情況下，明確而言，厚度T較佳為5nm以上且150nm 以下，更佳為20nm以上且100nm以下。並且，假設厚度T的值在上述範圍內，在考慮使用玻璃基板時的露光裝置的解析度為幾μm左右的情況下，具體縱橫比較佳為0.05以上且10以下，更佳為0.1以上且5以下。而且，縱橫比較佳為1以上且5以下。
另外，與圖1A至圖1D以及圖2A至圖2D所示的電晶體10同樣，在圖3A至圖3D以及圖4A至圖4D所示的電晶體10中，雜質區域12b及雜質區域12c中的半導體膜12的側部及頂部分別與導電膜14及導電膜15連接。因此，與導電膜14及導電膜15只與半導體膜12的頂部連接的情況相比，可以確保較大的導電膜14和雜質區域12b接觸的面積及較大的導電膜15和雜質區域12c接觸的面積。因此，可以將導電膜14和雜質區域12b之間的接觸電阻、導電膜15和雜質區域12c之間的接觸電阻抑制為小，其結果是，可以增大電晶體10的通態電流。
在圖4A至圖4D所示的電晶體10中，也在背後通道區域一側設置有用作閘極電極(BG)的導電膜20。並且，導電膜20與導電膜17連接。由於上述結構，而在圖4A至圖4D所示的電晶體10中，可以防止在背後通道區域產生固定電荷，減小關態電流。在圖4A至圖4D所示的電晶體10中，因為導電膜20與導電膜17連接，所以與圖1A至圖1D所示的電晶體10相比，載子流動的範圍變得更廣，可以進一步增大通態電流。
在圖4A至圖4D所示的電晶體10中，以至少與通道形成區域12a重疊的方式在半導體膜12下設置有導電膜20，並且以與通道形成區域12a重疊的方式在半導體膜12上設置有導電膜17。因此，由導電膜17及導電膜20支撐半導體膜12之上下，而可以說電晶體10的對應力的強度比圖1A至圖1D所示的電晶體10高。
〈電晶體的結構例子4〉
在圖2A至圖2D以及圖4A至圖4D所示的電晶體10中，導電膜17與導電膜20連接。但是，在根據本發明的一個實施例的電晶體10中，導電膜17和導電膜20也可以電隔離。
圖5A至圖5D所示的電晶體10與圖2A至圖2D所示的電晶體10之間的不同之處在於：導電膜17和導電膜20電隔離。圖5A示出電晶體10的平面圖。注意，在圖5A中，為了明確示出電晶體10的佈局，省略各種絕緣膜。圖5B示出圖5A所示的電晶體10的電路圖符號。圖5C示出沿著圖5A所示的平面圖的虛線A1-A2的剖面圖，圖5D示出沿著虛線B1-B2的剖面圖。
圖5A、圖5C及圖5D所示的電晶體10包括用作圖5B的電路圖符號所示的閘極電極(BG)的導電膜20。電晶體10包括用作圖5B的電路圖符號所示的閘極電極(FG)並隔著絕緣膜13與通道形成區域12a中的半導體膜12的側部及頂部重疊的導電膜17。並且，如圖5A、圖 5C及圖5D所示，導電膜17和導電膜20電隔離。
與圖2A至圖2D以及圖4A至圖4D所示的電晶體10同樣，在圖5A至圖5D所示的電晶體10中，通道形成區域12a中的半導體膜12的側部及頂部與導電膜17重疊，使得載子在包括通道形成區域12a的側部及頂部的廣範圍內流動。因此，可以在減小半導體膜12的通道形成區域12a的占基板面積的同時增加電晶體10中的載子遷移量，其結果是，電晶體10的通態電流變大且場效移動率得到提高。尤其是，在將通道形成區域12a中的半導體膜12的通道寬度方向上的長度(通道寬度)表示為W並將通道形成區域12a中的半導體膜12的厚度表示為T時，在相當於相對於通道寬度W的厚度T的比例的縱橫比高的情況下，載子流動的範圍變得更廣，從而可以進一步增大電晶體10的通態電流且進一步提高場效移動率。
如上所述，在使用薄膜半導體膜12的電晶體10的情況下，縱橫比較佳為具有可以在半導體膜12中確保高結晶性。當半導體膜12包含矽時，或者，當半導體膜12包含矽及鍺時，在考慮確保半導體膜12的高結晶性的情況下，明確而言，厚度T較佳為5nm以上且150nm以下，更佳為20nm以上且100nm以下。並且，假設厚度T的值在上述範圍內，在考慮使用玻璃基板時的露光裝置的解析度為幾μm左右的情況下，具體縱橫比較佳為0.05以上且10以下，更佳為0.1以上且5以下。而且，縱橫 比較佳為1以上且5以下。
另外，與圖2A至圖2D以及圖4A至圖4D所示的電晶體10同樣，在圖5A至圖5D所示的電晶體10中，雜質區域12b及雜質區域12c中的半導體膜12的側部及頂部分別與導電膜14及導電膜15連接。因此，與導電膜14及導電膜15只與半導體膜12的頂部連接的情況相比，可以確保較大的導電膜14和雜質區域12b接觸的面積及較大的導電膜15和雜質區域12c接觸的面積。因此，可以將導電膜14和雜質區域12b之間的接觸電阻、導電膜15和雜質區域12c之間的接觸電阻抑制為小，其結果是，可以增大電晶體10的通態電流。
在圖5A至圖5D所示的電晶體10中，也在背後通道區域一側設置有用作閘極電極(BG)的導電膜20。因此，在圖5A至圖5D所示的電晶體10中，藉由向導電膜20供應指定的電位，可以防止在背後通道區域產生固定電荷，減小關態電流。在圖5A至圖5D所示的電晶體10中，根據供應到導電膜17的電位可以以具有所希望的值的方式控制電晶體10的臨界電壓。
在圖5A至圖5D所示的電晶體10中，以至少與通道形成區域12a重疊的方式在半導體膜12下設置有導電膜20，並且以與通道形成區域12a重疊的方式在半導體膜12上設置有導電膜17。因此，由導電膜17及導電膜20支撐半導體膜12之上下，而可以說電晶體10的對應力的強度比圖1A至圖1D所示的電晶體10高。
與圖2A至圖2D所示的電晶體10同樣，在圖5A至圖5D所示的電晶體10中，用作源極電極或汲極電極的導電膜14及導電膜15設置在絕緣膜16上，在絕緣膜16所具有的開口部中，導電膜14及導電膜15分別與雜質區域12b及雜質區域12c電連接。注意，在本發明的一個實施例中，與圖4A至圖4D所示的電晶體10同樣，也可以在圖5A至圖5D所示的電晶體10中在導電膜14及導電膜15上設置有絕緣膜16。
〈電晶體的結構例子5〉
接著，圖6A至圖6D示出在與導電膜17相同的層中設置有與導電膜20電連接的導電膜的電晶體10作為一個例子。圖6A示出電晶體10的平面圖。注意，在圖6A中，為了明確示出電晶體10的佈局，省略各種絕緣膜。圖6B示出圖6A所示的電晶體10的電路圖符號。圖6C示出沿著圖6A所示的平面圖的虛線A1-A2的剖面圖，圖6D示出沿著虛線B1-B2的剖面圖。
圖6A、圖6C及圖6D所示的電晶體10在具有絕緣表面的基板11上包括用作圖6B的電路圖符號所示的閘極電極(BG)的導電膜20。電晶體10包括用作閘極絕緣膜並覆蓋導電膜20的絕緣膜21。電晶體10包括隔著絕緣膜21與導電膜20重疊的半導體膜12。半導體膜12具有通道形成區域12a、在其間夾住通道形成區域12a的雜質區域12b及雜質區域12c。電晶體10包括用作閘極 絕緣膜並覆蓋通道形成區域12a中的半導體膜12的側部及頂部的絕緣膜13。電晶體10包括用作圖6B的電路圖符號所示的閘極電極(FG)並隔著絕緣膜13與通道形成區域12a中的半導體膜12的側部及頂部重疊的導電膜17。電晶體10包括用作圖6B的電路圖符號所示的源極電極(S)或汲極電極(D)並分別與雜質區域12b及雜質區域12c中的半導體膜12的側部及頂部連接的導電膜14及導電膜15以及與導電膜17連接的導電膜24。
在圖6A、圖6C及圖6D中，例示出在半導體膜12、絕緣膜13、導電膜17上設置有絕緣膜16，在絕緣膜16上設置有導電膜14、導電膜15及導電膜24的情況。而且，例示出如下情況：在設置在絕緣膜16中的開口部18及開口部19中導電膜14及導電膜15與雜質區域12b及雜質區域12c連接，在設置在絕緣膜16的開口部25中導電膜24與導電膜17連接。
在圖6A、圖6C及圖6D中，例示出開口部28及開口部29以隔著半導體膜12互相對置的方式設置的情況。
在圖6A、圖6C及圖6D中，在與導電膜17相同的層中，明確而言在絕緣膜13上設置有導電膜26及導電膜27。導電膜26及導電膜27在絕緣膜13及絕緣膜21所具有的開口部28及開口部29中與導電膜20連接。
如圖6A至圖6D所示那樣，在根據本發明的一個實施例的電晶體10中，通道形成區域12a中的半導 體膜12的側部及頂部與導電膜17重疊，使得載子在包括通道形成區域12a的側部及頂部的廣範圍內流動。因此，可以在減小半導體膜12的通道形成區域12a的占基板面積的同時增加電晶體10中的載子遷移量，其結果是，電晶體10的通態電流變大且場效移動率得到提高。尤其是，在將通道形成區域12a中的半導體膜12的通道寬度方向上的長度(通道寬度)表示為W並將通道形成區域12a中的半導體膜12的厚度表示為T時，在相當於相對於通道寬度W的厚度T的比例的縱橫比高的情況下，載子流動的範圍變得更廣，從而可以進一步增大電晶體10的通態電流且進一步提高場效移動率。
如上所述，在使用薄膜半導體膜12的電晶體10的情況下，縱橫比較佳為具有可以在半導體膜12中確保高結晶性。當半導體膜12包含矽時，或者，當半導體膜12包含矽及鍺時，在考慮確保半導體膜12的高結晶性的情況下，明確而言，厚度T較佳為5nm以上且150nm以下，更佳為20nm以上且100nm以下。並且，假設厚度T的值在上述範圍內，在考慮使用玻璃基板時的露光裝置的解析度為幾μm左右的情況下，具體縱橫比較佳為0.05以上且10以下，更佳為0.1以上且5以下。而且，縱橫比較佳為1以上且5以下。
另外，如圖6A至圖6D所示那樣，在根據本發明的一個實施例的電晶體10中，雜質區域12b及雜質區域12c中的半導體膜12的側部及頂部分別與導電膜14 及導電膜15連接。因此，與導電膜14及導電膜15只與半導體膜12的頂部連接的情況相比，可以確保較大的導電膜14和雜質區域12b接觸的面積及較大的導電膜15和雜質區域12c接觸的面積。因此，可以將導電膜14和雜質區域12b之間的接觸電阻、導電膜15和雜質區域12c之間的接觸電阻抑制為小，其結果是，可以增大電晶體10的通態電流。
在圖6A至圖6D所示的電晶體10中，也在背後通道區域一側設置有用作閘極電極(BG)的導電膜20。因此，在圖6A至圖6D所示的電晶體10中，經過與導電膜20連接的導電膜26或導電膜27向導電膜20供應指定的電位，由此可以防止在背後通道區域產生固定電荷，減小關態電流。在圖6A至圖6D所示的電晶體10中，根據供應到導電膜17的電位可以以具有所希望的值的方式控制電晶體10的臨界電壓。
在圖6A至圖6D所示的電晶體10中，以至少與通道形成區域12a重疊的方式在半導體膜12下設置有導電膜20，並且以與通道形成區域12a重疊的方式在半導體膜12上設置有導電膜17。因此，由導電膜17及導電膜20支撐半導體膜12之上下，而可以說電晶體10的對應力的強度比圖1A至圖1D所示的電晶體10高。
〈電晶體的結構例子6〉
在圖2A至圖2D所示的電晶體10中，在以夾著半導 體膜12互相對置的方式設置的開口部22及開口部23中導電膜17與導電膜20連接。在根據本發明的一個實施例的電晶體10中，也可以在存在於半導體膜12的單側的開口部中導電膜17與導電膜20連接。
圖7A至圖7D所示的電晶體10的結構與圖2A至圖2D所示的電晶體10的結構之間的不同之處在於：在存在於半導體膜12的單側的開口部22中導電膜17與導電膜20連接。圖7A示出電晶體10的平面圖。注意，在圖7A中，為了明確示出電晶體10的佈局，省略各種絕緣膜。圖7B示出圖7A所示的電晶體10的電路圖符號。圖7C示出沿著圖7A所示的平面圖的虛線A1-A2的剖面圖，圖7D示出沿著虛線B1-B2的剖面圖。
明確而言，在圖7A、圖7C及圖7D所示的電晶體10中，在絕緣膜13及絕緣膜21所具有的開口部22中，用作圖7B的電路圖符號所示的閘極電極(FG)的導電膜17與用作圖7B的電路圖符號所示的閘極電極(BG)的導電膜20連接。
與圖2A至圖2D所示的電晶體10同樣，在圖7A至圖7D所示的電晶體10中，用作源極電極或汲極電極的導電膜14及導電膜15設置在絕緣膜16上，在絕緣膜16所具有的開口部中，導電膜14及導電膜15分別與雜質區域12b及雜質區域12c連接。注意，在本發明的一個實施例中，與圖4A至圖4D所示的電晶體10同樣，也可以在圖7A至圖7D所示的電晶體10中在導電膜14及 導電膜15上設置有絕緣膜16。
與圖1A至圖1D以及圖2A至圖2D所示的電晶體10同樣，在圖7A至圖7D所示的電晶體10中，通道形成區域12a中的半導體膜12的側部及頂部與導電膜17重疊，使得載子在包括通道形成區域12a的側部及頂部的廣範圍內流動。因此，可以在減小半導體膜12的通道形成區域12a的占基板面積的同時增加電晶體10中的載子遷移量，其結果是，電晶體10的通態電流變大且場效移動率得到提高。尤其是，在將通道形成區域12a中的半導體膜12的通道寬度方向上的長度(通道寬度)表示為W並將通道形成區域12a中的半導體膜12的厚度表示為T時，在相當於相對於通道寬度W的厚度T的比例的縱橫比高的情況下，載子流動的範圍變得更廣，從而可以進一步增大電晶體10的通態電流且進一步提高場效移動率。
如上所述，在使用薄膜半導體膜12的電晶體10的情況下，縱橫比較佳為具有可以在半導體膜12中確保高結晶性。當半導體膜12包含矽時，或者，當半導體膜12包含矽及鍺時，在考慮確保半導體膜12的高結晶性的情況下，明確而言，厚度T較佳為5nm以上且150nm以下，更佳為20nm以上且100nm以下。並且，假設厚度T的值在上述範圍內，在考慮使用玻璃基板時的露光裝置的解析度為幾μm左右的情況下，具體縱橫比較佳為0.05以上且10以下，更佳為0.1以上且5以下。而且，縱橫 比較佳為1以上且5以下。
另外，與圖1A至圖1D以及圖2A至圖2D所示的電晶體10同樣，在圖7A至圖7D所示的電晶體10中，雜質區域12b及雜質區域12c中的半導體膜12的側部及頂部分別與導電膜14及導電膜15連接。因此，與導電膜14及導電膜15只與半導體膜12的頂部連接的情況相比，可以確保較大的導電膜14和雜質區域12b接觸的面積及較大的導電膜15和雜質區域12c接觸的面積。因此，可以將導電膜14和雜質區域12b之間的接觸電阻、導電膜15和雜質區域12c之間的接觸電阻抑制為小，其結果是，可以增大電晶體10的通態電流。
與圖2A至圖2D所示的電晶體10同樣，在圖7A至圖7D所示的電晶體10中，也在背後通道區域一側設置有用作閘極電極(BG)的導電膜20。並且，導電膜20與導電膜17連接。由於上述結構，而在圖7A至圖7D所示的電晶體10中，可以防止在背後通道區域產生固定電荷，減小關態電流。在圖7A至圖7D所示的電晶體10中，因為導電膜20與導電膜17連接，所以與圖1A至圖1D所示的電晶體10相比，載子流動的範圍變得更廣，可以進一步增大通態電流。
在圖7A至圖7D所示的電晶體10中，以至少與通道形成區域12a重疊的方式在半導體膜12下設置有導電膜20，並且以與通道形成區域12a重疊的方式在半導體膜12上設置有導電膜17。因此，由導電膜17及導 電膜20支撐半導體膜12之上下，而可以說電晶體10的對應力的強度比圖1A至圖1D所示的電晶體10高。
也可以在圖1A至圖7D所示的電晶體10與基板11之間設置有各種半導體元件。此時，可以在覆蓋半導體元件的絕緣膜上設置電晶體10。
另外，在圖1A至圖7D所示的電晶體10中，“導電膜14及導電膜15分別與雜質區域12b及雜質區域12c連接的狀態”不是只指“導電膜14及導電膜15分別與雜質區域12b及雜質區域12c直接接觸的狀態”。例如，如下狀態也包括在“連接的狀態”，即具有小得能夠確保電性連接的厚度的自然氧化膜等絕緣膜設置在導電膜14及導電膜15與雜質區域12b及雜質區域12c之間的狀態。
在圖1A至圖7D所示的電晶體10中，除了具有通道形成區域12a、雜質區域12b及雜質區域12c以外，半導體膜12還可以具有以低於雜質區域12b及雜質區域12c的濃度包含對半導體賦予一導電型的雜質的LDD(Lightly Doped Drain：輕摻雜汲極)區域。LDD區域可以設置在通道形成區域12a與雜質區域12b之間或者在雜質區域12c與通道形成區域12a之間。
在圖1A至圖7D所示的電晶體10中，例示出在通道長度方向的剖面圖，即沿著虛線A1-A2的剖面圖中通道形成區域12a和雜質區域12b及雜質區域12c之間的邊界與導電膜17的邊緣重疊的情況。但是，在本發明的一個實施例中，也可以通道形成區域12a和雜質區域 12b之間的邊界或者通道形成區域12a和雜質區域12c之間的邊界與導電膜17重疊。此時，雜質區域12b的一部分或雜質區域12c的一部分隔著絕緣膜13與導電膜17重疊。或者，在本發明的一個實施例中，導電膜17的邊緣與通道形成區域12a重疊即可。此時，通道形成區域12a的一部分不隔著絕緣膜13與導電膜17重疊。當在半導體膜12中設置LDD區域時，LDD區域的一部分也可以隔著絕緣膜13與導電膜17重疊。
〈電晶體的結構例子7〉
接著，圖8示出多個圖2A至圖2D所示的電晶體10串聯連接時的多個電晶體10的平面圖作為一個例子。
注意，在本說明書中，“電晶體串聯連接的狀態”例如是指僅第一電晶體的源極和汲極中的一個僅與第二電晶體的源極和汲極中的一個連接的狀態。“電晶體並列連接的狀態”是指第一電晶體的源極和汲極中的一個與第二電晶體的源極和汲極中的一個連接，第一電晶體的源極和汲極中的另一個與第二電晶體的源極和汲極中的另一個連接的狀態。
明確而言，在圖8中示出以電晶體10a至電晶體10c所示的三個電晶體10串聯連接的狀態。注意，在圖8中，為了明確示出電晶體10的佈局，省略各種絕緣膜。
電晶體10a至電晶體10c共用使用半導體膜 12。電晶體10a包括用作源極電極或汲極電極的導電膜30及導電膜31。電晶體10b包括用作源極電極或汲極電極的導電膜31及導電膜32。電晶體10c包括用作源極電極或汲極電極的導電膜32及導電膜33。注意，導電膜30至導電膜33的每一個相當於在圖2A至圖2D示出的電晶體10所具有的導電膜14和導電膜15中的任一個。
用作電晶體10a的閘極電極的導電膜17a藉由開口部18a及開口部19a與用作閘極電極(BG)的導電膜20連接。用作電晶體10b的閘極電極的導電膜17b藉由開口部18b及開口部19b與用作閘極電極(BG)的導電膜20連接。用作電晶體10c的閘極電極的導電膜17c藉由開口部18c及開口部19c與用作閘極電極(BG)的導電膜20連接。
圖9示出圖8所示的電晶體10a至電晶體10c的透視圖。注意，在圖9中，為了明確示出電晶體10a至電晶體10c的形狀，將用作閘極絕緣膜的絕緣膜中的存在於導電膜17a至導電膜17c與半導體膜12之間的部分表示為絕緣膜13a至絕緣膜13c，省略絕緣膜13a至絕緣膜13c以外的各種絕緣膜。在圖9中，省略導電膜30至導電膜33。
雖然在圖8及圖9中例示出串聯連接的電晶體10a至電晶體10c的每一個所具有的導電膜17a至導電膜17c都與導電膜20連接的情況，但是也可以導電膜17a至導電膜17c分別與互相電隔離的多個導電膜20連接。
〈製造方法〉
接著，使用圖10A至圖13B並且以具有與圖2A至圖2D所示的電晶體10相同的結構的n通道型電晶體10N以及具有與圖2A至圖2D所示的電晶體10相同的結構的p通道型電晶體10P為例子對電晶體10的具體製造方法進行說明。注意，在圖10A至圖13B中，在虛線C1-C2的範圍內示出被形成電晶體10P的區域中的沿著通道長度方向的剖面圖，被形成電晶體10N的區域中的沿著通道長度方向的剖面圖對應沿著虛線C3-C4的剖面圖，並且沿著通道寬度方向的剖面圖對應沿著虛線C5-C6的剖面圖。
首先，如圖10A所示，在具有耐熱性的基板300上形成絕緣膜301之後，在絕緣膜301上形成用作閘極電極(BG)的導電膜302及導電膜303。
作為基板300，較佳為使用具有能夠承受後面的製程的耐熱性的基板，例如使用玻璃基板、石英基板、陶瓷基板、藍寶石基板等。
絕緣膜301具有抑制包含在基板300中的鹼金屬或鹼土金屬擴散到後面形成的半導體膜306及半導體膜307中來防止電晶體10P及電晶體10N的電特性受到負面影響的功能。絕緣膜301利用CVD法或濺射法等並使用氧化矽、氮化矽、氧氮化矽、氮氧化矽等具有絕緣性的材料形成。
作為導電膜302及導電膜303，較佳為使用包 含鋁、鈦、鉻、鈷、鎳、銅、釔、鋯、鉬、釕、銀、鉭以及鎢中的一種以上的導電材料而形成的膜，並以一層或兩層以上的疊層設置。例如，作為導電膜302及導電膜303，可以使用在氮化鎢膜上層疊銅膜而成的導電膜或單層的鎢膜。在本實施例中，作為導電膜302及導電膜303，使用厚度為200nm的鎢膜。
接著，如圖10B所示，在導電膜302及導電膜303上形成絕緣膜304之後，在絕緣膜304上形成半導體膜305。
絕緣膜304可以利用電漿CVD法或濺射法等，使用包含氮化矽、氧化矽、氮氧化矽或氧氮化矽的膜，並以單層或疊層形成。在疊層的情況下，例如，較佳為採用從基板300一側層疊氧化矽膜、氮化矽膜、氧化矽膜而成的三層結構。
半導體膜305較佳為在形成絕緣膜304之後，以不暴露於大氣的方式形成。半導體膜305的厚度較佳為5nm以上且150nm以下，更佳為20nm以上且100nm以下。半導體膜305既可以是非晶半導體，又可以是多晶半導體。除了矽以外，半導體還可以使用矽鍺。當使用矽鍺時，鍺濃度較佳為0.01atomic%以上且4.5atomic%以下左右。
也可以利用各種技術使半導體膜305晶化。作為各種晶化方法，有使用雷射的雷射晶化法、使用催化元素的晶化法。或者，也可以組合使用催化元素的晶化法 和雷射晶化法。此外，在使用石英等具有優越的耐熱性作為基板300的情況下，也可以採用使用電熱爐的熱晶化法、使用紅外光的燈退火晶化法、使用催化元素的晶化法以及組合了950℃左右的高溫退火法的晶化法。
也可以對半導體膜305進行以低濃度添加賦予p型的雜質元素或賦予n型的雜質元素的通道摻雜。作為賦予p型的雜質元素，可以使用硼(B)、鋁(Al)、鎵(Ga)等。作為賦予n型的雜質元素，可以使用磷(P)、砷(As)等。例如，當作為雜質元素使用硼(B)時，以使半導體膜305包含1×1016atoms/cm3以上且5×1017atoms/cm3以下的濃度的該硼的方式進行通道摻雜。
接著，如圖11A所示，藉由利用蝕刻等對半導體膜305進行加工，在絕緣膜304上形成島狀半導體膜306及半導體膜307。半導體膜306隔著絕緣膜304與導電膜302重疊，半導體膜307隔著絕緣膜304與導電膜303重疊。
接著，如圖11B所示，以覆蓋半導體膜306及半導體膜307的方式形成絕緣膜308。絕緣膜308利用電漿CVD法或濺射法等，使用包含氮化矽、氧化矽、氮氧化矽或氧氮化矽的膜，並以單層或疊層形成。在疊層的情況下，例如，較佳為採用從基板300一側層疊氧化矽膜、氮化矽膜、氧化矽膜而成的三層結構。
絕緣膜308也可以藉由進行高密度電漿處理使半導體膜306及半導體膜307的表面氧化或氮化來形 成。高密度電漿處理例如使用He、Ar、Kr、Xe等稀有氣體與氧、氧化氮、氨、氮、氫等的混合氣體來進行。此時，藉由導入微波來激發電漿，可以產生具有低電子溫度和高密度的電漿。藉由使用由這種高密度的電漿產生的氧自由基(也有包括OH自由基的情況)或氮自由基(也有包括NH自由基的情況)使半導體膜的表面氧化或氮化，可以以與半導體膜接觸的方式形成厚度為1nm以上且20nm以下，典型為5nm以上且10nm以下的絕緣膜。將該厚度為5nm以上且10nm以下的絕緣膜用作絕緣膜308。
由於上述利用高密度電漿處理的半導體膜的氧化或氮化以固相反應進行，所以可以使閘極絕緣膜與半導體膜的介面態密度極低。另外，藉由利用高密度電漿處理直接使半導體膜氧化或氮化，可以抑制所形成的絕緣膜的厚度的不均勻。另外，在半導體膜具有結晶性時，藉由利用高密度電漿處理以固相反應來使半導體膜的表面氧化，可以抑制氧化只在晶界中進展得快，從而可以形成均勻性良好且介面態密度低的閘極絕緣膜。如此，將利用高密度電漿處理形成的絕緣膜包括在閘極絕緣膜的一部分或整個閘極絕緣膜內的電晶體可以抑制特性的不均勻。
接著，如圖12A所示，藉由在絕緣膜308上形成導電膜之後將該導電膜加工為指定的形狀(圖形化)，在島狀半導體膜306及島狀半導體膜307的上方形成導電膜309及導電膜310。作為導電膜309及導電膜310，較佳為使用包含鋁、鈦、鉻、鈷、鎳、銅、釔、鋯、鉬、 釕、銀、鉭以及鎢中的一種以上的導電材料而形成的膜，並以一層或兩層以上的疊層設置。當形成導電膜309及導電膜310時，可以使用CVD法、濺射法等。
接著，如圖12B所示，以覆蓋半導體膜306的方式形成光阻劑311，將光阻劑311和導電膜310用作遮罩對半導體膜307添加賦予n型的雜質元素(典型的是P或As)。例如，以使半導體膜307所包含的雜質濃度為1×1019atoms/cm3以上且1×1020atoms/cm3以下的方式利用加速電壓為60keV以上且100keV以下的離子植入法可以進行上述雜質元素的添加。由於上述雜質的添加，而在半導體膜307中形成一對雜質區域312。
接著，如圖13A所示，以覆蓋半導體膜307的方式形成光阻劑313，將光阻劑313和導電膜309用作遮罩對半導體膜306添加賦予p型的雜質元素(典型的是B)。例如，以使半導體膜306所包含的雜質濃度為1×1019atoms/cm3以上且1×1020atoms/cm3以下的方式利用加速電壓為20keV以上且40keV以下的離子植入法可以進行上述雜質元素的添加。由於上述雜質的添加，而在半導體膜306中形成一對雜質區域314。
接著，如圖13B所示，以覆蓋基板300的方式形成絕緣膜320，在絕緣膜320中形成開口部，然後形成在開口部中與雜質區域312接觸的導電膜321、在開口部中與雜質區域314接觸的導電膜322。
絕緣膜320藉由電漿CVD法或濺射法等，使 用矽膜、氧化矽膜、氧氮化矽膜、氮氧化矽膜或含有有機樹脂等有機材料的膜，並以單層或疊層形成。在本實施例中，藉由電漿CVD法形成厚度為100nm的氧化矽膜。
作為導電膜321及導電膜322，較佳為使用包含鋁、鈦、鉻、鈷、鎳、銅、釔、鋯、鉬、釕、銀、鉭以及鎢中的一種以上的導電材料而形成的膜，並以一層或兩層以上的疊層設置。
接著，也可以對雜質區域進行加熱處理而使其活性化。例如，在氮氣氛圍中以550℃進行4小時的加熱處理，可以進行上述活性化。
另外，也可以進行在將包含氫的氮化矽膜形成為100nm的厚度之後在氮氣氛圍中以410℃進行1小時的加熱處理，來使島狀半導體膜306及島狀半導體膜307氫化的製程。或者，也可以進行在包含氫的氛圍中以300℃以上且450℃以下進行1小時以上且12小時以下的加熱處理，來使島狀半導體膜306及島狀半導體膜307氫化的製程。作為加熱處理，可以使用熱退火、雷射退火法或RTA法等。由於加熱處理，而不僅進行氫化，而且還可以使添加到半導體膜中的雜質元素活性化。另外，作為氫化的其他方法，也可以進行電漿氫化(使用由電漿激發的氫)。由於該氫化製程，可以使用熱激發的氫來使懸空鍵終結。
藉由上述一系列的製程，可以形成p通道型電晶體10P以及n通道型電晶體10N。
也可以將藉由上述方法製造的電晶體10P及電晶體10N轉移到另行準備的塑膠等具有撓性的基板上。半導體元件可以藉由各種方法來轉移到另一個基板。例如，轉移方法的例子包括：金屬氧化物膜被設置在基板和半導體元件之間，並且藉由晶化使該金屬氧化物膜脆化，使得半導體元件被分離出來並被轉移的方法；包含氫的非晶矽膜被設置在基板和半導體元件之間，並且藉由雷射光束照射或蝕刻來除去該非晶矽膜，使得半導體元件被分離出來並被轉移的方法；以及，藉由使用溶劑或氣體的機械切割或蝕刻來除去設置有半導體元件的基板，使得半導體元件被分離出來並被轉移的方法等。
作為塑膠基板，可以舉出以聚對苯二甲酸乙二醇酯(PET)為代表的聚酯、聚醚碸(PES)、聚萘二甲酸乙二醇酯(PEN)、聚碳酸酯(PC)、尼龍、聚醚醚酮(PEEK)、聚碸(PSF)、聚醚醯亞胺(PEI)、聚芳酯(PAR)、聚對苯二甲酸丁二醇酯(PBT)、聚醯亞胺、丙烯腈-丁二烯-苯乙烯樹脂、聚氯乙烯、聚丙烯、聚醋酸乙烯、丙烯酸樹脂等。
〈半導體顯示裝置的結構例子〉
接著，對相當於本發明的半導體裝置的一個實施方式的半導體顯示裝置的結構例子進行說明。
圖14A所示的半導體顯示裝置70中的像素部71包括：多個像素55；用來按行選擇像素55的以佈線GL1至佈線GLy(y是2以上的自然數)表示的佈線GL；以 及向所選擇的像素55供應影像信號的以佈線SL1至佈線SLx(x是2以上的自然數)表示的佈線SL。由掃描線驅動電路72控制信號向佈線GL的供應。由信號線驅動電路73控制影像信號向佈線SL的供應。多個像素55的每一個與佈線GL中的至少一個及佈線SL中的至少一個連接。
另外，設置在像素部71中的佈線的種類及個數可以根據像素55的結構、個數及配置而決定。明確而言，在圖14A所示的像素部71中例示出x列×y行的像素55被配置為矩陣狀，且佈線SL1至佈線SLx及佈線GL1至佈線GLy設置在像素部71中的情況。
另外，雖然圖14A例示出掃描線驅動電路72及信號線驅動電路73與像素部71一起形成在同一個基板上的情況，但是，信號線驅動電路73的一部分或全部也可以形成在與像素部71不同的基板上。可以將圖1A至圖7D所示的電晶體10用於掃描線驅動電路72、信號線驅動電路73或像素部71。
另外，圖14B示出像素55的結構的一個例子。各像素55包括：液晶元件60；控制向該液晶元件60供應影像信號的電晶體56；以及用來保持液晶元件60的像素電極與共用電極之間的電壓的電容器57。液晶元件60包括：像素電極；共用電極；以及被施加像素電極與共用電極之間的電壓的包含液晶材料的液晶層。
電晶體56控制是否向液晶元件60的像素電 極供應佈線SL的電位。規定的電位被施加到液晶元件60的共用電極。
下面，對電晶體56與液晶元件60的具體連接結構進行說明。在圖14B中，電晶體56的閘極連接到佈線GL1至佈線GLy中的任一個。電晶體56的源極及汲極中的一個連接到佈線SL1至佈線SLx中的任一個，電晶體56的源極及汲極中的另一個連接到液晶元件60的像素電極。
在液晶元件60中，根據被施加到像素電極與共用電極之間的電壓的值，包含在液晶層中的液晶分子的配向變化，且穿透率也變化。因此，在液晶元件60中，根據被施加到像素電極的影像信號的電位控制其穿透率，由此可以顯示灰階。並且，在像素部71所具有的多個像素55的每一個中，根據具有影像資訊的影像信號調整液晶元件60的灰階，由此可以在像素部71中顯示影像。
圖14B例示出在像素55中作為控制影像信號的向像素55供應的開關使用一個電晶體56的情況。但是，也可以將用作一個開關的多個電晶體用於像素55。
圖1A至圖7D所示的電晶體10可以增大通態電流。因此，藉由使用圖1A至圖7D所示的電晶體10作為電晶體56，可以高速進行向像素55的影像信號供應，因此可以提高像素55的影像品質。另外，圖2A至圖2D、圖4A至圖7D所示的電晶體10可以減小關態電流。因此，藉由使用圖2A至圖2D、圖4A至圖7D所示的電 晶體10作為電晶體56，可以防止藉由電晶體56電荷洩漏，可以確實地保持施加到液晶元件60及電容器57的影像信號的電位。其結果是，防止在一個圖框期間內因電荷的洩漏而使液晶元件60的穿透率發生變化，由此，能夠提高所顯示的影像品質。
接著，圖14C示出像素55的其他一個例子。像素55包括：控制向像素55供應影像信號的電晶體95；發光元件98；根據影像信號控制供應到發光元件98的電流值的電晶體96；用來保持影像信號的電位的電容器97。
發光元件98將LED(Light Emitting Diode：發光二極體)或OLED(Organic Light Emitting Diode：有機發光二極體)等由電流或電壓控制亮度的元件包括在其範疇內。例如，OLED至少包括EL層、陽極及陰極。EL層由設置在陽極與陰極之間的單層或多層構成，在這些層中至少包括含有發光物質的發光層。
另外，在EL層中，當陰極與陽極之間的電位差為發光元件98的臨界電壓以上時，電流被供應到發光元件98，由此可以得到電致發光。電致發光包括從單重激發態回到基態時的發光(螢光)以及從三重激發態回到基態時的發光(磷光)。
發光元件98的陽極和陰極中的一個的電位由供應到像素55的影像信號控制。以陽極和陰極的根據影像信號被控制其電位的一個電極為像素電極，以另一個電 極為共用電極。規定的電位被供應到發光元件98的共用電極，發光元件98的亮度由像素電極與共用電極之間的電位差決定。因此，發光元件98可以藉由根據影像信號的電位被控制其亮度來顯示灰階。並且，藉由根據具有影像資料的影像信號調整像素部所包含的多個像素55的每一個中的發光元件98的灰階，在像素部71中顯示影像。
接著，對像素55所包括的電晶體95、電晶體96、電容器97以及發光元件98的連接結構進行說明。
電晶體95的源極及汲極中的一個與佈線SL連接，電晶體95的源極及汲極中的另一個與電晶體96的閘極連接。電晶體95的閘極與佈線GL連接。電晶體96的源極及汲極中的一個與電源線VL連接，電晶體96的源極及汲極中的另一個與發光元件98連接。明確而言，電晶體96的源極及汲極中的另一個與發光元件98的陽極和陰極中的一個連接。規定的電位施加到發光元件98的陽極和陰極中的另一個。
圖1A至圖7D所示的電晶體10可以增大通態電流。因此，藉由使用圖1A至圖7D所示的電晶體10作為電晶體95，可以高速進行向像素55的影像信號供應，因此可以提高像素55的影像品質。另外，圖2A至圖2D、圖4A至圖7D所示的電晶體10可以減小關態電流。因此，藉由使用圖2A至圖2D、圖4A至圖7D所示的電晶體10作為電晶體95，可以防止藉由電晶體95電荷洩漏，可以確實地保持施加到電容器97的影像信號的電 位。其結果是，防止在一個圖框期間內因電荷的洩漏而使發光元件98的亮度發生變化，由此，能夠提高所顯示的影像品質。
例如，在本說明書等中，顯示元件、作為包含顯示元件的裝置的顯示裝置、發光元件以及作為包含發光元件的裝置的發光裝置能夠採用各種模式或者能夠包括各種元件。顯示元件、顯示裝置、發光元件或發光裝置的例子包括EL(電致發光)元件(包含有機物和無機物的EL元件、有機EL元件、無機EL元件)、LED(白光LED、紅光LED、綠光LED或藍光LED等)、電晶體(根據電流而發射出光的電晶體)、電子發射元件、液晶元件、電子墨水、電泳元件、柵光閥(GLV)、電漿顯示面板(PDP)、使用微電機系統的顯示裝置(MEMS)、數位微鏡設備(DMD)、DMS(數位微快門)、IMOD(干涉測量調節器顯示器)、電潤濕元件、壓電陶瓷顯示器或碳奈米管等，這些是其對比度、亮度、反射率、透射率等藉由電磁作用來改變的顯示媒體。使用EL元件的顯示裝置的例子包括EL顯示器等。使用電子發射元件的顯示裝置的例子包括場發射顯示器(FED)、SED型平板顯示器(SED：Surface-conduction Electron-emitter Display、表面傳導電子發射體顯示器)等。使用液晶元件的顯示裝置的例子包括液晶顯示器(例如，透射式液晶顯示器、半透射式液晶顯示器、反射式液晶顯示器、直視型液晶顯示器)等。使用電子墨水或電泳元件的顯示裝置的例子包括電子紙等。
〈像素的結構〉
下面，對像素55的結構例子進行說明，該像素55包括在作為圖14A所示的半導體顯示裝置70之一個例子的發光裝置中。圖15示出圖14C所示的像素55的俯視圖的一個例子。另外，在圖15中，為了明確表示像素55的佈局，省略各種絕緣膜和發光元件98。
圖15所示的像素55具有電晶體95、電晶體96及電容器97。注意，在圖15中，例示出將採用與圖1A至圖1D所示的電晶體10相同的結構的電晶體95及電晶體96用於發光裝置的情況，但是在本發明的一個實施例中，也可以將圖1A至圖7D所示的電晶體10的所有用於發光裝置。
電晶體95包括用作閘極電極的導電膜501、半導體膜502、與半導體膜502連接並用作源極電極或汲極電極的導電膜503。導電膜501用作圖14C所示的佈線GL。導電膜503用作圖14C所示的佈線SL。
電容器97包括半導體膜502、導電膜504、半導體膜502與導電膜504之間的絕緣膜(未圖示)。導電膜504與配置在導電膜503相同層中的導電膜505連接。
電晶體96包括用作閘極電極的導電膜506、半導體膜507、與半導體膜507連接並用作源極電極或汲極電極的導電膜508及導電膜509。導電膜509與圖14C所示的發光元件98的像素電極連接。導電膜506藉由導 電膜510與半導體膜502連接。導電膜508與導電膜511連接，導電膜511用作圖14C所示的佈線VL。
作為成為陽極或陰極的電極，可以使用金屬、合金、導電化合物以及它們的混合物等。明確而言，除了氧化銦-氧化錫(ITO：Indium Tin Oxide)、包含矽或氧化矽的氧化銦-氧化錫、氧化銦-氧化鋅(Indium Zinc Oxide)、包含氧化鎢及氧化鋅的氧化銦、金(Au)、鉑(Pt)、鎳(Ni)、鎢(W)、鉻(Cr)、鉬(Mo)、鐵(Fe)、鈷(Co)、銅(Cu)、鈀(Pd)、鈦(Ti)之外，還可以使用屬於元素週期表中第1族或第2族的元素，即鹼金屬諸如鋰(Li)和銫(Cs)等、鹼土金屬諸如鈣(Ca)和鍶(Sr)等、鎂(Mg)、包含它們的合金(MgAg、AlLi)、稀土金屬諸如銪(Eu)和鐿(Yb)等、包含它們的合金及石墨烯等。並且，藉由適當地選擇上述材料且將其膜厚度設定為最適合的值，可以分別製造頂部發射結構、底部發射結構或雙面發射結構。
在根據本發明的一個實施例中，發光裝置也可以採用彩色濾光片方式，其中藉由組合發射白色等單色光的發光元件和彩色濾光片進行全彩色影像的顯示。或者可以採用使用發射彼此不同的色調的光的多個發光元件進行全彩色影像的顯示的方式。該方式由於根據對應的顏色分別塗布設置在發光元件所具有的一對電極之間的EL層，因此被稱為分別塗布方式。
當採用分別塗布方式時，通常使用金屬遮罩等遮罩藉由蒸鍍法進行EL層的分別塗布。由此，像素的 尺寸依賴於藉由蒸鍍法的EL層的分別塗布精度。另一方面，當採用彩色濾光片方式時，與分別塗布方式不同，不需要進行EL層的分別塗布。因此，與採用分別塗布方式的情況相比，容易縮小像素的尺寸，從而可以實現高精細的像素部。
另外，當採用頂部發射結構時，因為發光元件所發射的光不被佈線、電晶體、電容器等各種元件遮擋，所以與採用底部發射結構時相比，可以提高從像素取出光的效率。因此，即使降低供應到發光元件的電流值，頂部發射結構也可以得到高亮度，所以有利於延長發光元件的使用壽命。
在根據本發明的一個實施例中，發光裝置也可以採用使從EL層發射的光在發光元件內發生諧振的微腔(光學微諧振腔)結構。藉由採用微腔結構，可以提高從發光元件取出具有特定波長的光的效率，因此可以提高像素部的亮度和色純度。
〈發光裝置的剖面結構〉
圖16示出相當於本發明的半導體裝置的一個實施例的發光裝置的像素部的剖面結構的一個例子。
明確而言，圖16所示的發光裝置在基板400上包括電晶體42。注意，在圖16中，例示出將採用與圖2A至圖2D所示的電晶體10相同的結構的電晶體42用於發光裝置的情況，但是在本發明的一個實施例中，也可以 將圖1A至圖7D所示的電晶體10的任一個都用於發光裝置。
在電晶體42上設置有絕緣膜420，在絕緣膜420上設置有導電膜424。導電膜424在設置在絕緣膜420中的開口部中與用作電晶體42的源極電極或汲極電極的導電膜404連接。
在絕緣膜420及導電膜424上設置有絕緣膜425。絕緣膜425在與導電膜424重疊的位置中具有開口部。在絕緣膜425上的絕緣膜425的開口部之外的位置設置有絕緣膜426。在絕緣膜425及絕緣膜426上依次層疊有EL層427及導電膜428。隔著EL層427導電膜424和導電膜428重疊的部分用作發光元件43。在導電膜424及導電膜428中，一個用作陽極，另一個用作陰極。
發光裝置包括夾著發光元件43與基板400對置的基板430。在基板430上，即在基板430的近於發光元件43一側的面上設置有具有遮蔽光的功能的遮蔽膜431。遮蔽膜431在與發光元件43重疊的區域中具有開口部。在與發光元件43重疊的開口部中，在基板430上設置有使特定波長範圍內的可見光透過的著色層432。
〈時序電路的結構例子〉
接著，對使用圖1A至圖7D所示的電晶體10的時序電路的結構例子進行說明。
圖17A示意地示出連接到時序電路80的各種 佈線的位置。圖17B示出時序電路80的電路結構的一個例子。圖17B所示的時序電路80包括p通道型電晶體81至電晶體85、n通道型電晶體86至電晶體90。可以將圖1A至圖7D所示的電晶體10的結構適用於電晶體81至電晶體90。
在時序電路80中，電晶體81、電晶體82、電晶體86及電晶體87構成根據供應到佈線c1及佈線c2的信號而控制是否輸出信號的時脈反相器。
明確而言，電晶體81的閘極與佈線c2連接，電晶體81的源極和汲極中的一個與佈線74連接，電晶體81的源極和汲極中的另一個與電晶體82的源極和汲極中的一個連接。電晶體82的閘極與佈線in連接，電晶體82的源極和汲極中的另一個與電晶體85及電晶體90的閘極連接。電晶體87的閘極與佈線c1連接，電晶體87的源極和汲極中的一個與佈線75連接，電晶體87的源極和汲極中的另一個與電晶體86的源極和汲極中的一個連接。電晶體86的閘極與佈線in連接，電晶體86的源極和汲極中的另一個與電晶體85及電晶體90的閘極連接。
在時序電路80中，電晶體83、電晶體84、電晶體88及電晶體89構成根據供應到佈線c1及佈線c2的信號而控制是否輸出信號的時脈反相器。
明確而言，電晶體83的閘極與佈線c1連接，電晶體83的源極和汲極中的一個與佈線76連接，電 晶體83的源極和汲極中的另一個與電晶體84的源極和汲極中的一個連接。電晶體84的閘極與佈線out連接，電晶體84的源極和汲極中的另一個與電晶體85及電晶體90的閘極連接。電晶體89的閘極與佈線c2連接，電晶體89的源極和汲極中的一個與佈線77連接，電晶體89的源極和汲極中的另一個與電晶體88的源極和汲極中的一個連接。電晶體88的閘極與佈線out連接，電晶體88的源極和汲極中的另一個與電晶體85及電晶體90的閘極連接。
在時序電路80中，電晶體85及電晶體90構成反相器。
明確而言，電晶體85的源極和汲極中的一個與佈線78連接，電晶體85的源極和汲極中的另一個與佈線out連接。電晶體90的源極和汲極中的一個與佈線79連接，電晶體90的源極和汲極中的另一個與佈線out連接。
佈線75、佈線77及佈線79被供應低位準電位VSS，並且佈線74、佈線76及佈線78被供應高位準電位VDD。
圖1A至圖7D所示的電晶體10可以增大通態電流。因此，藉由將圖1A至圖7D所示的電晶體10用於時序電路80中的電晶體81至電晶體90中的任一個，可以使時序電路80進行高速工作。另外，圖2A至圖2D、圖4A至圖7D所示的電晶體10可以減小關態電流。因 此，藉由將圖2A至圖2D、圖4A至圖7D所示的電晶體10用於時序電路80中的電晶體81至電晶體90中的任一個，可以將流過佈線75、佈線77及佈線79與佈線74、佈線76及佈線78之間的洩漏電流抑制為小，可以降低時序電路80的耗電量。
〈驅動電路的結構例子〉
接著，圖18例示出使用圖17A和圖17B所示的時序電路80的信號線驅動電路的結構的方塊圖。注意，雖然在方塊圖中，根據其功能分類構成要素而示出為彼此獨立的方塊，但是，實際上的構成要素難以根據其功能完全劃分，而一個構成要素會涉及多個功能。
在圖18所示的信號線驅動電路中，使用多個時序電路80構成移位暫存器。而且，在多個時序電路80中，連接到起動脈衝信號SSP或上級時序電路80的佈線out的信號輸入到佈線in。佈線c1和佈線c2中的一個被輸入時脈信號SCK，佈線c1和佈線c2中的另一個被輸入使時脈信號SCK的邏輯值反轉的時脈信號SCKb。
將輸入到多個時序電路80的佈線in的信號和輸入到佈線out的信號分別輸入到多個NAND40所具有的一對輸入端子。將從多個NAND40所具有的輸出端子輸出的信號分別輸入到多個NOR41所具有的一對輸入端子的一個。多個NOR41所具有的一對輸入端子的另一個藉由緩衝器44被輸入從多個NAND40所具有的輸出端子輸出 的信號。將從多個NOR41所具有的輸出端子輸出的信號藉由緩衝器45輸入到多個傳輸閘47所具有的第一端子。將從多個NOR41所具有的輸出端子輸出的信號藉由反相器46輸入到多個傳輸閘47所具有的第二端子。
傳輸閘47具有根據輸入到第一端子及第二端子的信號控制向佈線SL的輸入到輸入端子的影像信號Video的供應的功能。
接著，圖19例示出使用圖17A和圖17B所示的時序電路80的掃描線驅動電路的結構的方塊圖。
在圖19所示的掃描線驅動電路中，使用多個時序電路80構成移位暫存器。而且，在多個時序電路80中，連接到起動脈衝信號GSP或上級時序電路80的佈線out的信號輸入到佈線in。佈線c1和佈線c2的一個被輸入時脈信號GCK，佈線c1和佈線c2的另一個被輸入使時脈信號GCK的邏輯值反轉的時脈信號GCKb。
將輸入到多個時序電路80的佈線in的信號和輸入到佈線out的信號分別輸入到多個NAND48所具有的一對輸入端子。將從多個NAND48所具有的輸出端子輸出的信號分別輸入到多個NOR49所具有的一對輸入端子的一個。多個NOR49所具有的一對輸入端子的另一個都被輸入信號PWC。明確而言，在圖19中，例示出從一個NAND48所具有的輸出端子輸出的信號被輸入到六個NOR49所具有的一對輸入端子的一個的情況。而且，例示出上述六個NOR49所具有的一對輸入端子的另一個分 別被輸入信號PWC1至信號PWC6的情況。將從多個NOR49所具有的輸出端子輸出的信號藉由緩衝器50分別輸入到多個佈線GL。
圖1A至圖7D所示的電晶體10不但用於時序電路80還可以用於構成圖18所示的信號線驅動電路的各種電路或構成圖19所示的掃描線驅動電路的各種電路。圖1A至圖7D所示的電晶體10可以增大通態電流。因此，藉由將圖1A至圖7D所示的電晶體10用於構成信號線驅動電路或掃描線驅動電路的各種電路，可以使信號線驅動電路或掃描線驅動電路進行高速工作。另外，圖2A至圖2D、圖4A至圖7D所示的電晶體10可以減小關態電流。因此，藉由將圖2A至圖2D、圖4A至圖7D所示的電晶體10用於信號線驅動電路或掃描線驅動電路的各種電路，可以降低信號線驅動電路或掃描線驅動電路的耗電量。
〈發光裝置的外觀〉
圖20是示出相當於本發明的半導體裝置的一個實施例的發光裝置的外觀例子的透視圖。圖20所示的發光裝置包括：面板1601；設置有控制器、電源電路、影像處理電路、影像記憶體、CPU等的電路基板1602；以及連接部1603。面板1601包括：設置有多個像素的像素部1604；按行選擇多個像素的驅動電路1605；以及控制將影像信號Sig輸入到被選擇的行的像素的信號線驅動電路 1606。
從電路基板1602藉由連接部1603將各種信號和電源的電位輸入到面板1601。可以將FPC(Flexible Printed Circuit：撓性印刷電路)等用於連接部1603。當將COF膠帶用於連接部1603時，也可以在另行準備的晶片上形成電路基板1602中的一部分電路或面板1601所具有的驅動電路1605和驅動電路1606中的一部分等，然後藉由COF(Chip On Film：薄膜覆晶封裝)法使該晶片連接到COF膠帶。
〈電子裝置的結構例子〉
根據本發明的一個實施例的半導體裝置可以用於顯示裝置、筆記本式個人電腦或具備儲存媒體的影像再現裝置(典型的是，能夠再現儲存媒體如數位影音光碟(DVD：Digital Versatile Disc)等並具有可以顯示其影像的顯示器的裝置)中。另外，作為可以使用根據本發明的一個實施例的半導體裝置的電子裝置，可以舉出行動電話、可攜式遊戲機、可攜式資訊終端、電子書閱讀器、視頻攝影機、數位相機等影像拍攝裝置、護目鏡型顯示器(頭部安裝顯示器)、導航系統、音頻再生装置(汽車音響系統、數位聲訊播放機等)、影印機、傳真機、印表機、多功能印表機、自動櫃員機(ATM)以及自動販賣機等。在圖21A至圖21F中示出這些電子裝置的具體例子。
圖21A是顯示裝置，該顯示裝置包括外殼 5001、顯示部5002以及支撐台5003等。可以將根據本發明的一個實施例的半導體裝置用於顯示部5002或其他各種電路。另外，顯示裝置包括用於個人電腦、TV播放接收、廣告顯示等的所有資訊顯示用顯示裝置。
圖21B是可攜式資訊終端，該可攜式資訊終端包括外殼5101、顯示部5102以及操作鍵5103等。可以將根據本發明的一個實施例的半導體裝置用於顯示部5102或其他各種電路。
圖21C是顯示裝置，該顯示裝置包括具有曲面的外殼5701、顯示部5702等。可以將根據本發明的一個實施例的半導體裝置用於顯示部5702或其他各種電路。藉由將具有撓性的基板用於根據本發明的一個實施例的半導體裝置，可以將該半導體裝置用於由具有曲面的外殼5701支撐的顯示部5702，並且可以提供一種撓性，輕量且使用方便的顯示裝置。
圖21D是可攜式遊戲機，該可攜式遊戲機包括外殼5301、外殼5302、顯示部5303、顯示部5304、麥克風5305、揚聲器5306、操作鍵5307、觸控筆5308等。可以將根據本發明的一個實施例的半導體裝置用於顯示部5303、顯示部5304或其他各種電路。注意，雖然圖21D所示的可攜式遊戲機具有兩個顯示部5303及顯示部5304，但是可攜式遊戲機所具有的顯示部的個數不侷限於此。
圖21E是電子書閱讀器，該電子書閱讀器包 括外殼5601、顯示部5602等。可以將根據本發明的一個實施例的半導體裝置用於顯示部5602或其他各種電路。而且，藉由使用具有撓性的基板，顯示部可以具有撓性，因此可以提供一種具有撓性，輕量且使用方便的電子書閱讀器。
圖21F是行動電話機，該行動電話機在外殼5901中設置有顯示部5902、麥克風5907、揚聲器5904、相機5903、外部連接部5906以及操作用的按鈕5905。可以將根據本發明的一個實施例的半導體裝置用於顯示部5902或其他各種電路。另外，在將根據本發明的一個實施例的半導體裝置形成在具有撓性的基板上時，如圖21F所示，可以將該半導體裝置應用於具有曲面的顯示部5902中。
12:半導體膜
13a:絕緣膜
13b:絕緣膜
13c:絕緣膜
17a:導電膜
17b:導電膜
17c:導電膜
20:導電膜

Claims (2)

  1. 一種發光裝置，係在像素具有第一電晶體、第二電晶體、及發光元件；
    上述第一電晶體具有控制對上述像素之影像信號之輸入的功能；
    上述第二電晶體具有依據上述影像信號控制對上述發光元件之電流之供給的功能；
    該發光裝置具有：第一導電膜、第二導電膜、第三導電膜、第四導電膜、第五導電膜、及第六導電膜；
    上述第一導電膜具有作為上述第二電晶體之閘極電極的功能；
    上述第二導電膜電連接於上述第二電晶體之源極區域或汲極區域之一方；
    上述第一導電膜具有和上述第二導電膜重疊之區域；
    上述第二導電膜具有和上述第二電晶體之通道形成區域重疊之區域；
    上述第三導電膜電連接於上述第二導電膜；
    上述第三導電膜具有和上述第四導電膜重疊之區域；
    上述第四導電膜電連接於上述第一電晶體之源極區域或汲極區域之一方；
    上述第四導電膜具有對上述像素供給上述影像信號的功能；
    上述第六導電膜具有作為上述第一電晶體之閘極電極的功能；
    具有上述第一電晶體之通道形成區域的半導體膜，係具有和上述第五導電膜重疊之第一區域；
    上述第一區域具有作為電容元件之第一電極的功能；
    上述第五導電膜具有作為上述電容元件之第二電極的功能；
    上述第二電晶體之通道形成區域具有彎曲形狀；
    上述第二電晶體之通道形成區域的側部以及上部，在通道寬度方向上係具有與上述第一導電膜重疊的區域；
    上述第一導電膜配置於上述半導體膜上方；
    上述第二導電膜配置於上述第一導電膜上方；
    上述第二導電膜配置於上述第三導電膜上方；
    上述第四導電膜配置於上述第三導電膜上方；
    上述第二導電膜與上述第四導電膜係配置於同一層。
  2. 一種發光裝置，係在像素具有第一電晶體、第二電晶體、及發光元件；
    上述第一電晶體具有控制對上述像素之影像信號之輸入的功能；
    上述第二電晶體具有依據上述影像信號控制對上述發光元件之電流之供給的功能；
    該發光裝置具有：第一導電膜、第二導電膜、第三導電膜、第四導電膜、第五導電膜、及第六導電膜；
    上述第一導電膜具有作為上述第二電晶體之閘極電極的功能；
    上述第二導電膜電連接於上述第二電晶體之源極區域 或汲極區域之一方；
    上述第一導電膜具有和上述第二導電膜重疊之區域；
    上述第二導電膜具有和上述第二電晶體之通道形成區域重疊之區域；
    上述第三導電膜電連接於上述第二導電膜；
    上述第三導電膜具有和上述第四導電膜重疊之區域；
    上述第四導電膜電連接於上述第一電晶體之源極區域或汲極區域之一方；
    上述第四導電膜具有對上述像素供給上述影像信號的功能；
    上述第六導電膜具有作為上述第一電晶體之閘極電極的功能；
    上述第四導電膜具有和上述第一電晶體之通道形成區域重疊之區域；
    具有上述第一電晶體之通道形成區域的半導體膜，係具有和上述第五導電膜重疊之第一區域；
    上述半導體膜具有作為電容元件之第一電極的功能；
    上述第五導電膜具有作為上述電容元件之第二電極的功能；
    上述第二電晶體之通道形成區域具有彎曲形狀；
    上述第二電晶體之通道形成區域的側部以及上部，在通道寬度方向上係具有與上述第一導電膜重疊的區域；
    上述第一導電膜配置於上述半導體膜上方；
    上述第二導電膜配置於上述第一導電膜上方；
    上述第二導電膜配置於上述第三導電膜上方；
    上述第四導電膜配置於上述第三導電膜上方；
    上述第二導電膜與上述第四導電膜係配置於同一層。
TW109124054A 2013-09-13 2014-09-11 半導體裝置 TWI736362B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2013-190275 2013-09-13
JP2013190275 2013-09-13

Publications (2)

Publication Number Publication Date
TW202107680A true TW202107680A (zh) 2021-02-16
TWI736362B TWI736362B (zh) 2021-08-11

Family

ID=52665785

Family Applications (4)

Application Number Title Priority Date Filing Date
TW110127444A TWI796742B (zh) 2013-09-13 2014-09-11 半導體裝置
TW103131370A TWI657564B (zh) 2013-09-13 2014-09-11 半導體裝置
TW108104251A TWI700814B (zh) 2013-09-13 2014-09-11 半導體裝置
TW109124054A TWI736362B (zh) 2013-09-13 2014-09-11 半導體裝置

Family Applications Before (3)

Application Number Title Priority Date Filing Date
TW110127444A TWI796742B (zh) 2013-09-13 2014-09-11 半導體裝置
TW103131370A TWI657564B (zh) 2013-09-13 2014-09-11 半導體裝置
TW108104251A TWI700814B (zh) 2013-09-13 2014-09-11 半導體裝置

Country Status (5)

Country Link
US (5) US9680026B2 (zh)
JP (7) JP6345553B2 (zh)
KR (4) KR102304337B1 (zh)
TW (4) TWI796742B (zh)
WO (1) WO2015037686A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10186618B2 (en) 2015-03-18 2019-01-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
TWI695513B (zh) 2015-03-27 2020-06-01 日商半導體能源研究所股份有限公司 半導體裝置及電子裝置
US10622318B2 (en) 2017-04-26 2020-04-14 Advanced Semiconductor Engineering Korea, Inc. Semiconductor package device and method of manufacturing the same

Family Cites Families (64)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03250770A (ja) * 1990-02-28 1991-11-08 Sony Corp 半導体装置
KR950013784B1 (ko) * 1990-11-20 1995-11-16 가부시키가이샤 한도오따이 에네루기 겐큐쇼 반도체 전계효과 트랜지스터 및 그 제조방법과 박막트랜지스터
US5807772A (en) * 1992-06-09 1998-09-15 Semiconductor Energy Laboratory Co., Ltd. Method for forming semiconductor device with bottom gate connected to source or drain
JPH065856A (ja) 1992-06-19 1994-01-14 Kawasaki Steel Corp 半導体装置
US6274887B1 (en) 1998-11-02 2001-08-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method therefor
JP4540776B2 (ja) * 1998-11-02 2010-09-08 株式会社半導体エネルギー研究所 半導体装置および電子機器
US6777716B1 (en) 1999-02-12 2004-08-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor display device and method of manufacturing therefor
JP4549475B2 (ja) * 1999-02-12 2010-09-22 株式会社半導体エネルギー研究所 半導体装置、電子機器、および半導体装置の作製方法
JP2001196594A (ja) * 1999-08-31 2001-07-19 Fujitsu Ltd 薄膜トランジスタ、液晶表示用基板及びその製造方法
JP4925528B2 (ja) 2000-09-29 2012-04-25 三洋電機株式会社 表示装置
US6509616B2 (en) 2000-09-29 2003-01-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and its manufacturing method
US6642085B1 (en) * 2000-11-03 2003-11-04 The Regents Of The University Of California Thin film transistors on plastic substrates with reflective coatings for radiation protection
JP2002196701A (ja) 2000-12-22 2002-07-12 Semiconductor Energy Lab Co Ltd 表示装置の駆動回路及び表示装置の駆動方法
JP2002358031A (ja) 2001-06-01 2002-12-13 Semiconductor Energy Lab Co Ltd 発光装置及びその駆動方法
JP4149168B2 (ja) 2001-11-09 2008-09-10 株式会社半導体エネルギー研究所 発光装置
JP4141292B2 (ja) 2002-03-15 2008-08-27 株式会社半導体エネルギー研究所 半導体装置
US6847050B2 (en) 2002-03-15 2005-01-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor element and semiconductor device comprising the same
US7358121B2 (en) 2002-08-23 2008-04-15 Intel Corporation Tri-gate devices and methods of fabrication
US7612749B2 (en) 2003-03-04 2009-11-03 Chi Mei Optoelectronics Corporation Driving circuits for displays
JP4174737B2 (ja) 2003-03-26 2008-11-05 株式会社半導体エネルギー研究所 発光装置及び素子基板
EP1607931B1 (en) 2003-03-26 2014-01-08 Semiconductor Energy Laboratory Co., Ltd. Device substrate and light-emitting device
JP4425571B2 (ja) * 2003-06-11 2010-03-03 株式会社半導体エネルギー研究所 発光装置及び素子基板
JP4675584B2 (ja) 2003-06-30 2011-04-27 株式会社半導体エネルギー研究所 発光装置の駆動方法
US8552933B2 (en) 2003-06-30 2013-10-08 Semiconductor Energy Laboratory Co., Ltd. Light emitting device and driving method of the same
JP4986391B2 (ja) 2003-10-28 2012-07-25 株式会社半導体エネルギー研究所 表示装置の作製方法
US7709843B2 (en) 2003-10-28 2010-05-04 Semiconductor Energy Laboratory Co., Ltd. Display device and method for manufacturing the same, and television receiver
KR100642491B1 (ko) 2003-12-26 2006-11-02 엘지.필립스 엘시디 주식회사 유기전계발광 소자
US20060166415A1 (en) * 2004-06-07 2006-07-27 Sharp Laboratories Of America, Inc. Two-transistor tri-state inverter
KR100682892B1 (ko) 2004-09-25 2007-02-15 삼성전자주식회사 박막 트랜지스터의 제조방법
JP4679437B2 (ja) * 2005-06-02 2011-04-27 株式会社半導体エネルギー研究所 半導体装置の作製方法
US7608490B2 (en) 2005-06-02 2009-10-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP4926426B2 (ja) 2005-08-12 2012-05-09 株式会社半導体エネルギー研究所 電子機器
JP2008071922A (ja) * 2006-09-14 2008-03-27 Toshiba Corp Ｘｏｒゲート
JP2009151293A (ja) 2007-11-30 2009-07-09 Semiconductor Energy Lab Co Ltd 表示装置及び表示装置の作製方法、並びに電子機器
JP2009206306A (ja) 2008-02-28 2009-09-10 Seiko Epson Corp 半導体装置の製造方法及び電気光学装置の製造方法
US7985605B2 (en) 2008-04-17 2011-07-26 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device and manufacturing method thereof
JP4582195B2 (ja) 2008-05-29 2010-11-17 ソニー株式会社 表示装置
KR101547326B1 (ko) * 2008-12-04 2015-08-26 삼성전자주식회사 트랜지스터 및 그 제조방법
JP5540503B2 (ja) 2008-12-25 2014-07-02 カシオ計算機株式会社 電子機器の製造方法及び短絡体
KR101073301B1 (ko) 2009-07-15 2011-10-12 삼성모바일디스플레이주식회사 유기 전계발광 표시장치 및 그 제조방법
JP2011071476A (ja) * 2009-08-25 2011-04-07 Canon Inc 薄膜トランジスタ、薄膜トランジスタを用いた表示装置及び薄膜トランジスタの製造方法
KR101835748B1 (ko) * 2009-10-09 2018-03-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광 표시 장치 및 이를 포함한 전자 기기
KR101819197B1 (ko) * 2010-02-05 2018-02-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 및 반도체 장치의 제조 방법
KR101732988B1 (ko) * 2010-05-20 2017-05-08 삼성디스플레이 주식회사 박막 트랜지스터, 이를 포함하는 어레이 기판 및 이의 제조 방법
US8779433B2 (en) * 2010-06-04 2014-07-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
CN102315245A (zh) 2010-07-09 2012-01-11 卡西欧计算机株式会社 晶体管构造体及发光装置
JP2012019120A (ja) * 2010-07-09 2012-01-26 Casio Comput Co Ltd トランジスタ構造体、トランジスタ構造体の製造方法及び発光装置
US8575610B2 (en) 2010-09-02 2013-11-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for driving the same
JP2012059757A (ja) 2010-09-06 2012-03-22 Sony Corp 半導体装置の製造方法、半導体装置、表示装置、および電子機器
TW201218367A (en) 2010-09-14 2012-05-01 Casio Computer Co Ltd Transistor structure, manufacturing method of transistor structure, and light emitting apparatus
JP5136616B2 (ja) * 2010-09-14 2013-02-06 カシオ計算機株式会社 トランジスタ構造体、トランジスタ構造体の製造方法及び発光装置
JP5576862B2 (ja) * 2010-09-21 2014-08-20 パナソニック株式会社 薄膜トランジスタアレイ装置、薄膜トランジスタアレイ装置の製造方法
KR101348537B1 (ko) 2010-09-29 2014-01-07 파나소닉 주식회사 Ｅｌ 표시 패널, ｅｌ 표시 장치 및 ｅｌ 표시 패널의 제조 방법
CN102130009B (zh) * 2010-12-01 2012-12-05 北京大学深圳研究生院 一种晶体管的制造方法
US8928010B2 (en) * 2011-02-25 2015-01-06 Semiconductor Energy Laboratory Co., Ltd. Display device
US9099437B2 (en) 2011-03-08 2015-08-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
TWI627756B (zh) 2011-03-25 2018-06-21 半導體能源研究所股份有限公司 場效電晶體及包含該場效電晶體之記憶體與半導體電路
KR101899477B1 (ko) * 2011-11-18 2018-09-18 삼성디스플레이 주식회사 박막 트랜지스터, 그 제조방법 및 이를 포함하는 유기 발광 표시장치
TWI569446B (zh) 2011-12-23 2017-02-01 半導體能源研究所股份有限公司 半導體元件、半導體元件的製造方法、及包含半導體元件的半導體裝置
KR102103913B1 (ko) 2012-01-10 2020-04-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
US8969867B2 (en) 2012-01-18 2015-03-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9029863B2 (en) 2012-04-20 2015-05-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US10535735B2 (en) * 2012-06-29 2020-01-14 Intel Corporation Contact resistance reduced P-MOS transistors employing Ge-rich contact layer
KR102248765B1 (ko) 2012-11-30 2021-05-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치

Also Published As

Publication number Publication date
JP7316476B2 (ja) 2023-07-27
KR20210118226A (ko) 2021-09-29
WO2015037686A1 (en) 2015-03-19
US20170271526A1 (en) 2017-09-21
JP7342300B1 (ja) 2023-09-11
JP2018137482A (ja) 2018-08-30
US11508852B2 (en) 2022-11-22
JP2023090752A (ja) 2023-06-29
JP2023164487A (ja) 2023-11-10
KR102446991B1 (ko) 2022-09-26
TWI736362B (zh) 2021-08-11
TWI700814B (zh) 2020-08-01
KR20160054469A (ko) 2016-05-16
JP7266720B2 (ja) 2023-04-28
KR102234236B1 (ko) 2021-04-01
KR102304337B1 (ko) 2021-09-23
JP2022048208A (ja) 2022-03-25
JP7012775B2 (ja) 2022-01-28
US20240258433A1 (en) 2024-08-01
TWI657564B (zh) 2019-04-21
JP6345553B2 (ja) 2018-06-20
TW202211437A (zh) 2022-03-16
KR20220035281A (ko) 2022-03-21
TW201921650A (zh) 2019-06-01
US20210104633A1 (en) 2021-04-08
JP2020120126A (ja) 2020-08-06
US10797179B2 (en) 2020-10-06
JP2023133354A (ja) 2023-09-22
US20150357479A1 (en) 2015-12-10
TW201517249A (zh) 2015-05-01
US20230120322A1 (en) 2023-04-20
US9680026B2 (en) 2017-06-13
US11869977B2 (en) 2024-01-09
KR20210037731A (ko) 2021-04-06
KR102373901B1 (ko) 2022-03-15
JP6697025B2 (ja) 2020-05-20
JP2015079952A (ja) 2015-04-23
TWI796742B (zh) 2023-03-21

Similar Documents

Publication Publication Date Title
JP7266720B2 (ja) 発光装置
JP2024099591A (ja) 半導体装置
TWI600004B (zh) 發光裝置及其驅動方法
KR20120093922A (ko) 시프트 레지스터, 표시 장치, 및 그 구동 방법
TW200818215A (en) Liquid crystal display device and electronic device
TW201717702A (zh) 發光裝置
JP4849821B2 (ja) 表示装置、電子機器
US20230410738A1 (en) Display device and display correction system
TW202336967A (zh) 半導體裝置