CN102315245A - 晶体管构造体及发光装置 - Google Patents

晶体管构造体及发光装置 Download PDF

Info

Publication number
CN102315245A
CN102315245A CN201110191186XA CN201110191186A CN102315245A CN 102315245 A CN102315245 A CN 102315245A CN 201110191186X A CN201110191186X A CN 201110191186XA CN 201110191186 A CN201110191186 A CN 201110191186A CN 102315245 A CN102315245 A CN 102315245A
Authority
CN
China
Prior art keywords
film
zone
semiconductor film
thin
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201110191186XA
Other languages
English (en)
Inventor
山本和人
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Casio Computer Co Ltd
Original Assignee
Casio Computer Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2010156338A external-priority patent/JP2012019120A/ja
Priority claimed from JP2010156331A external-priority patent/JP2012019117A/ja
Application filed by Casio Computer Co Ltd filed Critical Casio Computer Co Ltd
Publication of CN102315245A publication Critical patent/CN102315245A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1229—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with different crystal properties within a device or between different devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1251—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs comprising TFTs having a different architecture, e.g. top- and bottom gate TFTs

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Electroluminescent Light Sources (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明提供晶体管构造体及发光装置。晶体管构造体具备：第1薄膜晶体管，具备第1栅电极、覆盖所述第1栅电极的第1绝缘膜、及在与所述第1栅电极对应的位置的所述第1绝缘膜上形成的第1半导体膜；及第2薄膜晶体管，具备在所述第1绝缘膜上形成的第2半导体膜、覆盖所述第2半导体膜的第2绝缘膜、及在所述第2绝缘膜上与所述第2半导体膜的沟道区域对应的位置形成的第2栅电极；所述第1半导体膜及所述第2半导体膜各具有成为所述第1绝缘膜侧的第1区域和成为其反对面侧的第2区域，所述第1区域和所述第2区域的任一方的硅的结晶化度比另一方高。

Description

晶体管构造体及发光装置
技术领域
本发明涉及晶体管构造体及发光装置。
背景技术
以前，已知使用了EL(Electro Luminescent)元件的EL发光显示装置。在EL发光显示装置中，各像素具备EL元件，为了通过有源矩阵电路来驱动该EL发光显示装置，每个象素设置了薄膜晶体管，该薄膜晶体管控制对各EL元件供给的电流。
有源矩阵方式的EL发光显示装置具备：开关晶体管，对与例如信号线(数据线)连结的数据信号进行控制；以及驱动晶体管，使与从开关晶体管传达的数据信号相对应的电流流到EL元件。
为了使该EL发光显示装置更好地发挥发光显示特性，要求开关晶体管和驱动晶体管各具有不同的特性。
例如，在日本国特开2007-256926号公报中，公开了如下发光显示装置的技术：使具备含有结晶性硅的半导体膜的薄膜晶体管起到驱动晶体管的作用，使具备由非晶质硅构成的半导体膜的薄膜晶体管起到开关晶体管的作用。
但是，上述现有技术的情况下，在形成一方的薄膜晶体管之后，形成另一方的薄膜晶体管，所以对每个薄膜晶体管反复进行绝缘膜、半导体膜、金属膜等的成膜以及这些成膜的膜的构图。另外，由于对每个薄膜晶体管反复进行各工序，需要通常的成倍程度的工序，所以存在工序数的增加招致制造成本的增大的问题。
发明内容
本发明提供一种晶体管构造体及发光装置，可以高效地制作形态互不相同的薄膜晶体管。
本发明的晶体管构造体，其特征在于，具备：
第1薄膜晶体管，具备第1栅电极、覆盖所述第1栅电极的第1绝缘膜、及在与所述第1栅电极对应的位置的所述第1绝缘膜上形成的第1半导体膜；及
第2薄膜晶体管，具备在所述第1绝缘膜上形成的第2半导体膜、覆盖所述第2半导体膜的第2绝缘膜、及在所述第2绝缘膜上与所述第2半导体膜的沟道区域对应的位置形成的第2栅电极；
所述第1半导体膜及所述第2半导体膜各具有成为所述第1绝缘膜侧的第1区域和成为其反对面侧的第2区域，所述第1区域和所述第2区域的任一方的硅的结晶化度比另一方高。
本发明的晶体管构造体的制造方法，是具备第1薄膜晶体管和第2薄膜晶体管的晶体管构造体的制造方法，其包括如下工序：
第1栅电极形成工序，形成所述第1薄膜晶体管的第1栅电极；
第1绝缘膜形成工序，在所述第1栅电极上形成第1绝缘膜；
半导体膜形成工序，在与所述第1栅电极对应的位置的所述第1绝缘膜上，形成含有结晶性硅的第1半导体膜，而且在成为所述第2薄膜晶体管的位置的所述第1绝缘膜上，形成含有结晶性硅的第2半导体膜；
第2绝缘膜形成工序，在所述第2半导体膜的上方形成第2绝缘膜；及
第2栅电极形成工序，在所述第2绝缘膜上形成所述第2薄膜晶体管的第2栅电极；
所述第1半导体膜及所述第2半导体膜各具有成为所述第1绝缘膜侧的第1区域、及成为其反对面侧的第2区域，所述第1区域和所述第2区域的任一方的硅的结晶化度比另一方高。
本发明的发光装置，其特征在于，具备：
第1薄膜晶体管，具备第1栅电极、覆盖所述第1栅电极的第1绝缘膜、及在与所述第1栅电极对应的位置的所述第1绝缘膜上形成的第1半导体膜；
第2薄膜晶体管，具备在所述第1绝缘膜上形成的第2半导体膜、覆盖所述第2半导体膜的第2绝缘膜、及在所述第2绝缘膜上与所述第2半导体膜的沟道区域对应的位置形成的第2栅电极；及
发光元件，通过所述第1薄膜晶体管和所述第2薄膜晶体管的控制进行发光；
所述第1半导体膜及所述第2半导体膜各具有成为所述第1绝缘膜侧的第1区域和成为其反对面侧的第2区域，所述第1区域和所述第2区域的任一方的硅的结晶化度比另一方高。
本发明的晶体管构造体，其特征在于，具备：
第1薄膜晶体管，具备第1栅电极、覆盖所述第1栅电极设置的第1绝缘膜、及第1半导体膜，所述第1半导体膜在所述第1绝缘膜上设置在所述第1栅电极的上部，在所述第1半导体膜的上表面的一部分且与所述第1栅电极对应的区域的至少一部分具有凹部；及
第2薄膜晶体管，具备设置在所述第1绝缘膜上的第2半导体膜、覆盖所述第2半导体膜而设置在所述第1绝缘膜上的所述第2绝缘膜、及间隔着所述第2绝缘膜而设置在所述第2半导体膜的上部的第2栅电极，在所述第2半导体膜的上表面的一部分且与所述第2栅电极对应的区域的至少一部分具有凹部；
所述第1半导体膜及所述第2半导体膜各自具有成为所述第1绝缘膜侧的第1区域、成为其反对面侧且形成了所述凹部的第2区域，所述第1
本发明的晶体管构造体的制造方法，是具备第1薄膜晶体管和第2薄膜晶体管的晶体管构造体的制造方法，其包括如下工序：
第1栅电极形成工序，形成所述第1薄膜晶体管的第1栅电极；
第1绝缘膜形成工序，形成覆盖所述第1栅电极的第1绝缘膜；
半导体膜形成工序，在所述第1绝缘膜上于所述第1栅电极的上部形成第1半导体膜，而且在所述第1绝缘膜上的形成所述第2薄膜晶体管的位置上形成第2半导体膜；
凹部形成工序，在所述第1半导体膜的上表面的一部分且与所述第1栅电极对应的区域的至少一部分形成凹部，而且在所述第2半导体膜的上表面的一部分形成凹部；
第2绝缘膜形成工序，在所述第2半导体膜的上方形成第2绝缘膜；及
第2栅电极形成工序，在所述第2绝缘膜上于包含所述第2半导体膜的所述凹部的上部在内的区域形成所述第2薄膜晶体管的第2栅电极；
所述半导体膜形成工序将所述第1半导体膜及所述第2半导体膜形成为各具有成为所述第1绝缘膜侧的第1区域、及成为其反对面侧的第2区域，将所述第1区域和所述第2区域的任一方的硅的结晶化度形成为比另一方高。
本发明的发光装置，其特征在于，具备：
第1薄膜晶体管，具备第1栅电极、覆盖所述第1栅电极而设置的第1绝缘膜、及第1半导体膜，所述第1半导体膜在所述第1绝缘膜上设置在所述第1栅电极的上部，在所述第1半导体膜的上表面的一部分且与所述第1栅电极对应的区域的至少一部分具有凹部；
第2薄膜晶体管，具备设置在所述第1绝缘膜上的第2半导体膜、覆盖所述第2半导体膜而设置在所述第1绝缘膜上的所述第2绝缘膜、及间隔着所述第2绝缘膜而设置在所述第2半导体膜的上部的第2栅电极，在所述第2半导体膜的上表面的一部分且与所述第2栅电极对应的区域的至少一部分具有凹部；及
发光元件，通过所述第1薄膜晶体管和所述第2薄膜晶体管的控制进行发光；
所述第1半导体膜及所述第2半导体膜各自具有成为所述第1绝缘膜侧的第1区域、及成为其反对面侧且形成了所述凹部的第2区域，所述第1区域和所述第2区域的任一方的硅的结晶化度比另一方高。
优选所述第1半导体膜及所述第2半导体膜各自的所述第1区域和所述第2区域的所述另一方中的非晶质硅区域的比例，比所述一方中的所述非晶质硅区域的比例高。
发明的效果如下：
根据本发明，可以高效地制作形态互不相同的薄膜晶体管。
附图说明
本发明通过以下的详细说明及附图而被更充分理解，这些仅用于说明，而非限定本发明的范围。
图1是示出EL面板的像素的配置构成的平面图。
图2是示出EL面板的概略构成的平面图。
图3是示出EL面板的1个像素所相当的电路的电路图。
图4是示出实施方式1的EL面板的1个像素的平面图。
图5是示出沿着图4的V-V线的面的箭头视剖面图。
图6是示出沿着图4的VI-VI线的面的箭头视剖面图。
图7A是示出实施方式1的薄膜晶体管的制造工序的说明图。
图7B是示出实施方式1的薄膜晶体管的制造工序的说明图。
图8A是示出实施方式1的薄膜晶体管的制造工序的说明图。
图8B是示出实施方式1的薄膜晶体管的制造工序的说明图。
图9A是示出实施方式1的薄膜晶体管的制造工序的说明图。
图9B是示出实施方式1的薄膜晶体管的制造工序的说明图。
图10A是示出实施方式1的薄膜晶体管的制造工序的说明图。
图10B是示出实施方式1的薄膜晶体管的制造工序的说明图。
图11A是示出实施方式1的薄膜晶体管的制造工序的说明图。
图11B是示出实施方式1的薄膜晶体管的制造工序的说明图。
图12A是示出实施方式1的薄膜晶体管的制造工序的说明图。
图12B是示出实施方式1的薄膜晶体管的制造工序的说明图。
图13A是示出实施方式1的薄膜晶体管的制造工序的说明图。
图13B是示出实施方式1的薄膜晶体管的制造工序的说明图。
图14A是示出实施方式1的薄膜晶体管的制造工序的说明图。
图14B是示出实施方式1的薄膜晶体管的制造工序的说明图。
图15A是示出实施方式1的薄膜晶体管的制造工序的说明图。
图15B是示出实施方式1的薄膜晶体管的制造工序的说明图。
图16A是示出实施方式1的薄膜晶体管的制造工序的说明图。
图16B是示出实施方式1的薄膜晶体管的制造工序的说明图。
图17A是示出实施方式1的薄膜晶体管的制造工序的说明图。
图17B是示出实施方式1的薄膜晶体管的制造工序的说明图。
图18是示出实施方式2的EL面板的1个像素的平面图。
图19是示出沿着图18的XIX-XIX线的面的箭头视剖面图。
图20是示出沿着图18的XX-XX线的面的箭头视剖面图。
图21A是示出实施方式2的薄膜晶体管的制造工序的说明图。
图21B是示出实施方式2的薄膜晶体管的制造工序的说明图。
图22A是示出实施方式2的薄膜晶体管的制造工序的说明图。
图22B是示出实施方式2的薄膜晶体管的制造工序的说明图。
图23A是示出实施方式2的薄膜晶体管的制造工序的说明图。
图23B是示出实施方式2的薄膜晶体管的制造工序的说明图。
图24A是示出实施方式2的薄膜晶体管的制造工序的说明图。
图24B是示出实施方式2的薄膜晶体管的制造工序的说明图。
图25A是示出实施方式2的薄膜晶体管的制造工序的说明图。
图25B是示出实施方式2的薄膜晶体管的制造工序的说明图。
图26A是示出实施方式2的薄膜晶体管的制造工序的说明图。
图26B是示出实施方式2的薄膜晶体管的制造工序的说明图。
图27A是示出实施方式2的薄膜晶体管的制造工序的说明图。
图27B是示出实施方式2的薄膜晶体管的制造工序的说明图。
图28A是示出实施方式2的薄膜晶体管的制造工序的说明图。
图28B是示出实施方式2的薄膜晶体管的制造工序的说明图。
图29A是示出实施方式2的薄膜晶体管的制造工序的说明图。
图29B是示出实施方式2的薄膜晶体管的制造工序的说明图。
图30A是示出实施方式2的薄膜晶体管的制造工序的说明图。
图30B是示出实施方式2的薄膜晶体管的制造工序的说明图。
图31A是示出实施方式2的薄膜晶体管的制造工序的说明图。
图31B是示出实施方式2的薄膜晶体管的制造工序的说明图。
图32是示出实施方式3的EL面板的1个像素的平面图。
图33是示出沿着图32的XXXIII-XXXIII线的面的箭头视剖面图。
图34是示出沿着图32的XXXIV-XXXIV线的面的箭头视剖面图。
图35A是示出实施方式3的薄膜晶体管的制造工序的说明图。
图35B是示出实施方式3的薄膜晶体管的制造工序的说明图。
图36A是示出实施方式3的薄膜晶体管的制造工序的说明图。
图36B是示出实施方式3的薄膜晶体管的制造工序的说明图。
图37A是示出实施方式3的薄膜晶体管的制造工序的说明图。
图37B是示出实施方式3的薄膜晶体管的制造工序的说明图。
图38A是示出实施方式3的薄膜晶体管的制造工序的说明图。
图38B是示出实施方式3的薄膜晶体管的制造工序的说明图。
图39A是示出实施方式3的薄膜晶体管的制造工序的说明图。
图39B是示出实施方式3的薄膜晶体管的制造工序的说明图。
图40A是示出实施方式3的薄膜晶体管的制造工序的说明图。
图40B是示出实施方式3的薄膜晶体管的制造工序的说明图。
图41A是示出实施方式3的薄膜晶体管的制造工序的说明图。
图41B是示出实施方式3的薄膜晶体管的制造工序的说明图。
图42A是示出实施方式3的薄膜晶体管的制造工序的说明图。
图42B是示出实施方式3的薄膜晶体管的制造工序的说明图。
图43A是示出实施方式3的薄膜晶体管的制造工序的说明图。
图43B是示出实施方式3的薄膜晶体管的制造工序的说明图。
图44是示出实施方式4的EL面板的1个像素的平面图。
图45是示出沿着图44的XLV-XLV线的面的箭头视剖面图。
图46是示出沿着图44的XLVI-XLVI线的面的箭头视剖面图。
图47A是示出实施方式4的薄膜晶体管的制造工序的说明图。
图47B是示出实施方式4的薄膜晶体管的制造工序的说明图。
图48A是示出实施方式4的薄膜晶体管的制造工序的说明图。
图48B是示出实施方式4的薄膜晶体管的制造工序的说明图。
图49A是示出实施方式4的薄膜晶体管的制造工序的说明图。
图49B是示出实施方式4的薄膜晶体管的制造工序的说明图。
图50A是示出实施方式4的薄膜晶体管的制造工序的说明图。
图50B是示出实施方式4的薄膜晶体管的制造工序的说明图。
图51A是示出实施方式4的薄膜晶体管的制造工序的说明图。
图51B是示出实施方式4的薄膜晶体管的制造工序的说明图。
图52A是示出实施方式4的薄膜晶体管的制造工序的说明图。
图52B是示出实施方式4的薄膜晶体管的制造工序的说明图。
图53A是示出实施方式4的薄膜晶体管的制造工序的说明图。
图53B是示出实施方式4的薄膜晶体管的制造工序的说明图。
图54A是示出实施方式4的薄膜晶体管的制造工序的说明图。
图54B是示出实施方式4的薄膜晶体管的制造工序的说明图。
图55A是示出实施方式4的薄膜晶体管的制造工序的说明图。
图55B是示出实施方式4的薄膜晶体管的制造工序的说明图。
图56是示出显示面板中使用了EL面板的便携电话机的一个例子的正面图。
图57A是示出显示面板中使用了EL面板的数字相机的一个例子的正面侧立体图。
图57B是示出显示面板中使用了EL面板的数字相机的一个例子的后面侧立体图。
图58是示出显示面板中使用了EL面板的个人计算机的一个例子的立体图。
图59是示出用于说明基于拉曼(RAMAN)分光法的半导体的结晶化度的测定方法的图。
图60是示出EL面板的1个像素所相当的其它电路的电路图。
具体实施方式
以下，使用附图来说明实施本发明用的优选方式。但是，在以下所述的实施方式中，为了实施本发明而附加了技术上优选的各种限定，但并非将本发明的范围限定为以下的实施方式及图示例。
(实施方式1)
图1是示出作为发光装置的EL面板1中的多个像素P的配置构成的平面图，图2是示出EL面板1的概略构成的平面图。
如图1、图2所示，在EL面板1上，多个像素P按照规定的图形配置成矩阵状。多个像素P具有发出R(红)光的红像素P、发出G(绿)光的红像素P和发出B(蓝)光的红像素P。
在该EL面板1中，多条扫描线2沿着行方向相互大致平行地排列，多条信号线3以从平面视看与扫描线2大致正交的方式沿着列方向相互大致平行地排列。而且，在相邻的扫描线2之间，沿着扫描线2设置着电压供给线4。另外，被相互邻接的二条扫描线2和相互邻接的二条信号线3围住的范围相当于像素P。
而且，在EL面板1中，以覆盖扫描线2、信号线3、电压供给线4的上方的方式，设置着作为隔壁的堤(bank)13。该堤13例如设置成格子状，对每个像素P形成由堤13围成的大致长方形状的多个开口部13a。在该堤13的开口部13a内，设有规定的载流子输送层(后述的空穴注入层8b、发光层8c)，成为像素P的发光区域。所谓载流子输送层，是通过施加电压而输送空穴或电子的层。并且，堤13如上所述，不仅对每个像素P设置开口部13a，而且还可以具有对信号线3上进行覆盖且沿着列方向延伸、并将在列方向上排列的后述的多个像素P的各像素电极8a的中央部集中起来露出的条纹状的开口部。
图3是示出以有源矩阵驱动方式动作的EL面板1的1个像素所相当的电路的一个例子的电路图。
如图3所示，在EL面板1上，设有扫描线2、与扫描线2交叉的信号线3、沿着扫描线2的电压供给线4，该EL面板1的各像素P具备作为第2薄膜晶体管的开关晶体管5、作为第1薄膜晶体管的驱动晶体管6、电容器7、及作为发光元件的EL元件8。开关晶体管5和驱动晶体管6起到使EL元件8发光的驱动元件的作用。
在各像素P中，开关晶体管5的栅极连接至扫描线2，开关晶体管5的漏极和源极之中的一方连接至信号线3，开关晶体管5的漏极和源极之中的另一方连接至电容器7的一方的电极及驱动晶体管6的栅极。驱动晶体管6的源极和漏极之中的一方连接至电压供给线4，驱动晶体管6的源极和漏极之中的另一方连接至电容器7的另一方的电极及EL元件8的正极。并且，全部像素P的EL元件8的负极保持恒定电压Vcom(例如被接地)。
而且，在该EL面板1的周围，各扫描线2连接至扫描驱动器，各电压供给线4连接至输出恒定电压的电压源或输出适宜电压信号的电压驱动器，各信号线3连接至数据驱动器，通过这些驱动器，EL面板1以有源矩阵驱动方式被驱动。在电压供给线4上，提供基于电压源的恒定电压或基于电压驱动器的电压信号。
接着，使用图4～图6来说明EL面板1、该像素P的电路构造。其中，图4是与EL面板1的1个像素P相当的平面图，图5是沿着图4的V-V线的面的箭头视剖面图，图6是沿着图4的VI-VI线的面的箭头视剖面图。并且，在图4中，主要示出电极及布线。
如图4所示，各像素P的晶体管构造体56具备该开关晶体管5和驱动晶体管6。开关晶体管5及驱动晶体管6沿着信号线3排列，在开关晶体管5的附近配置电容器7，在驱动晶体管6的附近配置EL元件8。而且，在各像素P中，在扫描线2和电压供给线4之间，配置着开关晶体管5、驱动晶体管6、电容器7及EL元件8。
如图4～图6所示，在基板10上设有第1栅电极6a，以覆盖该第1栅电极6a的方式在基板10的上表面形成(成膜)第1绝缘膜11。在该第1绝缘膜11之上，在规定的位置各形成第2半导体膜5b、第1半导体膜6b及一对杂质半导体膜5f、5g、6f、6g及漏电极5h、6h和源电极5i、6i，以覆盖漏电极5h、6h及源电极5i、6i的方式形成第2绝缘膜12。在该第2绝缘膜12上设有第2栅电极5a，以覆盖该第2栅电极5a的方式在第2绝缘膜12的上表面形成钝化膜14。
而且，信号线3形成在基板10和第1绝缘膜11之间。
扫描线2形成在第2绝缘膜12和钝化膜14之间。
电压供给线4形成在第1绝缘膜11上。并且，在电压供给线4上的第2绝缘膜12，形成沿着电压供给线4的沟(省略图示)，在该沟内设有覆盖电压供给线4的导电层4a。通过使导电层4a接触电压供给线4地层叠导电层4a，谋求电压供给线4的低电阻化，谋求经由驱动晶体管6向EL元件8供给的电流量的稳定化。
而且，如图4、图6所示，开关晶体管5是顶部栅极构造的第2薄膜晶体管。该开关晶体管5是具有第2栅电极5a、第2半导体膜5b、保护绝缘膜5d、杂质半导体膜5f、5g、漏电极5h、源电极5i等的开关晶体管。
在基板10的上表面形成的绝缘性的第1绝缘膜11，例如，具有光透射性，具有硅氮化物或硅氧化物。在该第1绝缘膜11上且与第2栅电极5a对应的位置，形成本征的第2半导体膜5b。
第2半导体膜5b例如含有结晶性硅，特别含有微结晶硅(microcrystalline silicon)，具有位于第1绝缘膜11侧的第1区域51、及位于其反对面侧(第2栅电极5a侧)的第2区域52。在此，第1区域51的硅的结晶化度形成得比第2区域52高。换而言之，第2半导体膜5b的第1区域51与第2区域52相比较，硅的结晶化度相对高，结晶性硅区域的比例比第2区域52高。另外，第2半导体膜5b的第2区域52与第1区域51相比较，非晶质硅(amorphous silicon)区域的比例高，优选为实质上仅有非晶质硅的区域。该第2半导体膜5b成为沟道被形成的沟道区域。而且，在第2半导体膜5b的中央部上，形成了绝缘性的保护绝缘膜5d。
保护绝缘膜5d优选例如包含硅氮化物或硅氧化物。
而且，在第2半导体膜5b的一端部之上，杂质半导体膜5f与部分保护绝缘膜5d重叠地形成，在第2半导体膜5b的另一端部之上，杂质半导体膜5g与部分保护绝缘膜5d重叠地形成。这样，杂质半导体膜5f、5g各在第2半导体膜5b的两端侧相互分离地形成。并且，虽然杂质半导体膜5f、5g是含有n型杂质的n型半导体，但不限于此，开关晶体管5若为p型晶体管，则也可以是p型半导体。
在杂质半导体膜5f之上，形成了漏电极5h。在杂质半导体膜5g之上，形成了源电极5i。漏电极5h、源电极5i优选由从例如Cr膜、Al膜、Cr/Al层叠膜、AlTi合金膜及AlTiNd合金膜之中选择的材料形成。
在保护绝缘膜5d、漏电极5h及源电极5i之上，形成绝缘性的第2绝缘膜12，保护绝缘膜5d、漏电极5h及源电极5i等被第2绝缘膜12覆盖。第2绝缘膜12例如包含氮化硅或氧化硅。
第2栅电极5a形成在第2绝缘膜12上且与保护绝缘膜5d对应的位置。该第2栅电极5a优选由从例如Cr膜、Al膜、Cr/Al层叠膜、AlTi合金膜或AlTiNd合金膜之中选择的材料形成。第2绝缘膜12上的第2栅电极5a被钝化膜14覆盖。钝化膜14例如包含氮化硅或氧化硅。
另外，开关晶体管5被钝化膜14覆盖。
在该开关晶体管5中，第2绝缘膜12及保护绝缘膜5d起到栅极绝缘膜的作用，在第2栅电极5a的电场作用的第2半导体膜5b中的被保护绝缘膜5d覆盖的区域，形成沟道(沟道区域)。特别是，在第2半导体膜5b，在成为第2栅电极5a侧的、第2半导体膜5b的第2区域52形成沟道，该第2区域52成为源电极5i和漏电极5h之间的电流经路。
另外，第2半导体膜5b的第2区域52是包含更多非晶质硅(amorphoussilicon)的半导体层，所以将该第2区域52作为沟道的电流经路的开关晶体管5，相当于具备由非晶质硅构成的半导体膜(或将非晶质硅作为主成分的半导体膜)的薄膜晶体管。即，开关晶体管5的第2区域52的非晶质硅，与微结晶硅这样的结晶性硅相比较，漏电流少，(导通时在半导体层流动的电流)/(截止时在半导体层流动的电流)高，所以良好地起到了对驱动晶体管6的导通/截止进行控制的开关晶体管的作用。
而且，如图4、图5所示，驱动晶体管6是底部栅极构造的第1薄膜晶体管。该驱动晶体管6具有第1栅电极6a、第1半导体膜6b、保护绝缘膜6d、杂质半导体膜6f、6g、漏电极6h、源电极6i等。
第1栅电极6a形成在基板10和第1绝缘膜11之间。该第1栅电极6a优选由从例如Cr膜、Al膜、Cr/Al层叠膜、AlTi合金膜、及AlTiNd合金膜之中选择材料形成。而且，在第1栅电极6a之上形成绝缘性的第1绝缘膜11，通过该第1绝缘膜11覆盖第1栅电极6a。在该第1绝缘膜11上且与第1栅电极6a对应的位置形成本征的第1半导体膜6b，第1半导体膜6b夹着第1绝缘膜11与第1栅电极6a相对。
第1半导体膜6b例如含有结晶性硅，特别含有微结晶硅(microcrystalline silicon)，具有位于第1绝缘膜11侧(第1栅电极6a侧)的第1区域61、及位于其反对面侧的第2区域62。在此，第1区域61的硅的结晶化度形成得比第2区域62高。换而言之，第1半导体膜6b的第1区域61与第2区域62相比较，硅的结晶化度相对高，结晶性硅区域的比例比第2区域62高。另外，第1半导体膜6b的第2区域62与第1区域61相比较，非晶质硅(amorphous silicon)区域的比例高，优选实质上仅为非晶质硅的区域。
第1半导体膜6b的第1区域61为与第2半导体膜5b的第1区域51相同的组成且为相同的厚度，第1半导体膜6b的第2区域62为与第2半导体膜5b的第2区域52相同的组成且为相同的厚度。因此，第1半导体膜6b及第2半导体膜5b如后所述，可以使用作为同一材料层的半导体层9b通过同一工艺一起制造。该第1半导体膜6b成为沟道被形成的沟道区域。而且，在第1半导体膜6b的中央部上，形成绝缘性的保护绝缘膜6d。
保护绝缘膜6d由与保护绝缘膜5d相同的材料构成且为相同的厚度，优选例如包含硅氮化物或硅氧化物。因此，保护绝缘膜6d及保护绝缘膜5d如后所述，可以使用作为同一材料层的保护绝缘层9d通过同一工艺一起制造。
而且，在第1半导体膜6b的一端部之上，杂质半导体膜6f与部分保护绝缘膜6d重叠地形成，在第1半导体膜6b的另一端部之上，杂质半导体膜6g与部分保护绝缘膜6d重叠地形成。这样，杂质半导体膜6f、6g各在第1半导体膜6b的两端侧相互分离地形成。并且，虽然杂质半导体膜6f、6g是包含n型杂质的n型半导体，但不限于此，开关晶体管5及驱动晶体管6若为p型晶体管，则也可以是p型半导体。杂质半导体膜6f、6g由与杂质半导体膜5f、5g相同的材料构成且为相同的厚度。杂质半导体膜6f、6g及杂质半导体膜5f、5g如后所述，可以使用作为同一材料层的杂质半导体层9f通过同一工艺一起制造。
在杂质半导体膜6f之上，形成着漏电极6h。在杂质半导体膜6g之上，形成着源电极6i。漏电极6h、源电极6i优选由从例如Cr膜、Al膜、Cr/Al层叠膜、AlTi合金膜、及AlTiNd合金膜之中选择的材料形成。漏电极6h、源电极6i由与漏电极5h、源电极5i相同的材料构成且为相同的厚度。漏电极6h、源电极6i及漏电极5h、源电极5i如后所述，可以使用作为同一材料层的导电膜9h通过同一工艺一起制造。
在保护绝缘膜6d、漏电极6h及源电极6i之上，形成绝缘性的第2绝缘膜12，保护绝缘膜6d、漏电极6h及源电极6i等被第2绝缘膜12覆盖。因此，第2绝缘膜12分别覆盖开关晶体管5及驱动晶体管6这两方。而且，在与驱动晶体管6对应的第2绝缘膜12上，形成钝化膜14，该钝化膜14分别覆盖开关晶体管5及驱动晶体管6这两方。
因此，驱动晶体管6被第2绝缘膜12、钝化膜14覆盖。
在该驱动晶体管6中，第1绝缘膜11起到栅极绝缘膜的作用，在第1栅电极6a的电场作用的第1半导体膜6b中的被保护绝缘膜6d覆盖的区域，形成沟道(沟道区域)。特别是，在第1半导体膜6b中，在成为第1栅电极6a侧的、第1半导体膜6b的第1区域61形成沟道，该第1区域61成为源电极6i和漏电极6h之间的电流经路。
另外，第1半导体膜6b的第1区域61是比第2区域62含有更多结晶性硅的半导体层，所以将该第1区域61作为沟道的电流经路的驱动晶体管6，相当于具备由结晶性硅构成的半导体膜(或以结晶性硅为主成分的半导体膜)的薄膜晶体管。即，驱动晶体管6的第1区域61内的微结晶硅，是结晶粒径大概为50～100nm的结晶性硅，与非晶质硅相比较，晶体管的驱动引起的阈值电压的偏移少，所以抑制了晶体管的劣化，而且由于载流子迁移率高，所以良好地起到通过开关晶体管5的控制而向EL元件8流动电流的驱动晶体管的作用。
电容器7连接在驱动晶体管6的第1栅电极6a和源电极6i之间。具体而言，电容器7的电极7a连接至驱动晶体管6的第1栅电极6a，电容器7的电极7b连接至驱动晶体管6的源电极6i。另外，如图4、图6所示，在基板10和第1绝缘膜11之间形成电容器7的一方的电极7a，在第1绝缘膜11和第2绝缘膜12之间形成电容器7的另一方的电极7b，电极7a和电极7b夹着作为电介质的第1绝缘膜11而相对。
并且，信号线3、电容器7的电极7a、驱动晶体管6的第1栅电极6a，是通过对在基板10的一面形成的导电性膜，利用光刻法及蚀刻法等进行形状加工而一起形成的。
而且，电压供给线4、电容器7的电极7b、开关晶体管5的漏电极5h、源电极5i及驱动晶体管6的漏电极6h、源电极6i，是通过对在第1绝缘膜11的一面形成的导电性膜，利用光刻法及蚀刻法等进行形状加工而一起形成的。
而且，扫描线2、开关晶体管5的第2栅电极5a及导电层4a，是通过对在第2绝缘膜12的一面形成的导电性膜，利用光刻法及蚀刻法等进行形状加工而一起形成的。
而且，在第1绝缘膜11中，在漏电极5h和信号线3重叠的区域形成接触孔11b，在第1栅电极6a和源电极5i重叠的区域形成接触孔11c，在接触孔11b、11c内分别埋入接触插塞20b、20c。开关晶体管5的漏电极5h和信号线3通过接触插塞20b而电导通，开关晶体管5的源电极5i和电容器7的电极7a通过接触插塞20c而电导通，而且开关晶体管5的源电极5i和驱动晶体管6的第1栅电极6a通过接触插塞20c而电导通。并且，也可以不通过接触插塞20b、20c，而使漏电极5h直接与信号线3接触来导通，也可以使源电极5i直接与第1栅电极6a接触来导通。
而且，驱动晶体管6的第1栅电极6a与电容器7的电极7a成一体地相连，驱动晶体管6的漏电极6h与电压供给线4成一体地相连，驱动晶体管6的源电极6i与电容器7的电极7b成一体地相连。
像素电极8a间隔着第1绝缘膜11设置在基板10上，对每个像素P都独立形成。若是从像素电极8a侧射出EL元件8的光的底部发射构造，则该像素电极8a是透明电极，优选由从例如掺锡氧化铟(ITO)、掺锌氧化铟、氧化铟(In2O3)、氧化锡(SnO2)、氧化锌(ZnO)、及镉-锡氧化物(CTO)之中选择的材料形成。而且，在从对置电极8d侧射出EL元件8的光的顶部发射构造的情况下，像素电极8a优选将光反射性高的铝等单体或合金层作为下层作为光反射性层，作为上层优选为上述透明电极的层叠构造。并且，像素电极8a的一部分与驱动晶体管6的源电极6i重叠，像素电极8a和源电极6i相互连接。
另外，如图4、图5所示，第2绝缘膜12及钝化膜14形成为覆盖扫描线2、信号线3、电压供给线4、开关晶体管5、驱动晶体管6、像素电极8a的周缘部、电容器7的电极7b及第1绝缘膜11。即，在第2绝缘膜12及钝化膜14中，以各像素电极8a的中央部露出的方式形成开口部12a。因此，第2绝缘膜12及钝化膜14从平面视看形成为格子状。
EL元件8如图4、图5所示，具备：作为正极即第1电极的像素电极8a；形成在像素电极8a之上的化合物膜即空穴注入层8b；形成在空穴注入层8b之上的化合物膜即发光层8c；以及形成在发光层8c之上的作为第2电极的对置电极8d。对置电极8d是全部像素P所共用的单一电极，跨全部像素P连续形成。
空穴注入层8b是由例如作为导电性高分子的PEDOT(poly(ethylenedioxy)thiophene；聚乙撑二氧噻吩)及作为掺杂剂的PSS(polystyrene sulfonate；聚苯乙烯磺酸)构成的层，是从像素电极8a向发光层8c注入空穴的载流子注入层。
发光层8c是按每个像素P由含有发出R(红)、G(绿)、B(蓝)之中的任一光的材料、例如聚芴系发光材料、聚亚苯基亚乙烯基系发光材料构成的层，伴随从对置电极8d供给的电子与从空穴注入层8b注入的空穴的复合而发光。因此，发出R(红)光的像素P、发出G(绿)光的像素P、发出B(蓝)光的像素P，其发光层8c的发光材料互不相同。并且，像素P的R(红)、G(绿)、B(蓝)例如以在纵方向排列同色像素的条纹图形而排列。并且，该排列图形不限于条纹图形，也可以为三角形排列。条纹图形的情况下，堤13的开口部13a被设置为沿着各像素P的排列图形的格子状或沿着列方向将多个像素P的像素电极8a的中央部集中起来露出的条纹状。
对置电极8d由工作函数低于像素电极8a的材料形成，被用作负极的情况下，例如，由包含铟、镁、钙、锂、钡、稀土类金属中的至少一种的单体或合金的下层及用于使表面电阻(sheet resistance)降低的上层的层叠体形成。在从对置电极8d侧射出EL元件8的光的顶部发射构造的情况下，上层是透明电极，优选由从例如掺锡氧化铟(ITO)、掺锌氧化铟、氧化铟(In2O3)、氧化锡(SnO2)、氧化锌(ZnO)及镉-锡氧化物(CTO)之中选择的材料形成，若是从像素电极8a侧射出EL元件8的光的底部发射，则优选光反射性高的铝等单体或合金层。
该对置电极8d是全部像素P所共用的电极，覆盖发光层8c等化合物膜与后述的堤13。
这样，通过第2绝缘膜12及堤13，将成为发光部位的发光层8c按照每个像素P隔开。
另外，在开口部13a内，作为载流子输送层的空穴注入层8b及发光层8c被层叠在像素电极8a上。并且，空穴注入层8b也可以跨多个像素P连续形成。这种情况下，优选具有空穴注入性的氧化锗。
具体而言，堤13如下起到阻挡隔壁的作用：在通过湿式法在像素P的被堤13包围的规定的区域形成空穴注入层8b、发光层8c时，使成为空穴注入层8b、发光层8c的材料被溶解或分散于溶剂中而成的液状体借助堤13而不流出到邻接的像素P。
例如，如图5所示，在第2绝缘膜12及钝化膜14之上设置的堤13的开口部13a的开口端，比第2绝缘膜12的开口部12a的开口端还位于内侧，所以堤13覆盖第2绝缘膜12的整个面。并且，也可以通过将第2绝缘膜12形成为宽度比堤13宽的构造，开口部13a的宽度比开口部12a宽，第2绝缘膜12的开口部12的开口端中的侧面从堤13的开口部13a露出。
另外，在被各开口部13a围住的各像素电极8a上，涂敷含有作为空穴注入层8b的材料的液状体，对每个基板10进行加热而使该液状体干燥并成膜的化合物膜，作为第1载流子输送层即空穴注入层8b。
再者，在被各开口部13a围住的各空穴注入层8b上，涂敷含有作为发光层8c的材料的液状体，对每个基板10进行加热而使该液状体干燥并成膜的化合物膜，作为第2载流子输送层即发光层8c。
并且，覆盖该发光层8c和堤13地设置对置电极8d。
另外，在该EL面板1中，底部发射构造的情况下，像素电极8a、基板10及第1绝缘膜11是透明的，从发光层8c发出的光透射像素电极8a、第1绝缘膜11及基板10而射出。因此，基板10的背面成为显示面。
并且，不仅基板10侧，而且反对侧是显示面的顶部发射构造也可以。这种情况下，如上所述，使对置电极8d为透明电极，像素电极8a为反射电极，从发光层8c发出的光透射对置电极8d而射出。
该EL面板1被如下驱动而发光。
在全部电压供给线4上施加了规定电平的电压状态下，通过扫描驱动器向扫描线2依次施加电压，从而这些扫描线2被依次选择。与所选择的扫描线2对应的各像素P的开关晶体管5成为导通。
在各扫描线2被选择时，若通过数据驱动器将与灰度等级相对应的电平的电压施加到全部信号线3，则与被该选择的扫描线2对应的各像素P的开关晶体管5成为导通，所以该信号线3上的电压被施加到驱动晶体管6的栅电极6a。
对应于与在该驱动晶体管6的栅电极6a上施加的规定的灰度等级对应的电平的电压，驱动晶体管6的栅电极6a和源电极6i之间的电位差确定，驱动晶体管6的漏极-源极电流的大小确定，EL元件8以与该漏极-源极电流相对应的明亮度发光。之后，若该扫描线2的选择被解除，则开关晶体管5成为截止，所以按照在驱动晶体管6的栅电极6a上施加的电压，电荷被积蓄于电容器7中，驱动晶体管6的栅电极6a和源电极6i间的电位差被保持。因此，驱动晶体管6继续流动与选择时相同的电流值的漏极-源极电流，维持EL元件8的亮度。
即，通过开关晶体管5，施加在驱动晶体管6的栅电极6a上的电压，切换为施加在信号线3上的规定灰度等级电平的电压，驱动晶体管6使与在该栅电极6a上施加的电压的电平相对应的电流值的漏极-源极电流(驱动电流)从电压供给线4流向EL元件8，使EL元件8以与电流值(电流密度)对应的规定的灰度等级进行发光。
这样，通过具备开关晶体管5和驱动晶体管6的晶体管构造体56的驱动、控制，EL元件8发光，EL面板1发光。
接着，使用从图7A、图7B到图17A、图17B的工序图，对本发明涉及的构成EL面板1的晶体管构造体56的开关晶体管5和驱动晶体管6的制造方法进行说明。
并且，在该工序说明图中示出的开关晶体管5和驱动晶体管6，实际上，一部份形状等不同，但在此为了方便，将各薄膜晶体管示为同等的大小，概念性地图示各薄膜晶体管的主要部分进行说明。
图A侧是驱动晶体管6，图B侧是开关晶体管5。
首先，如图7A、图7B所示，在基板10上，通过溅射而淀积例如Cr膜、Al膜、Cr/Al层叠膜、AlTi合金膜或AlTiNd合金膜等栅极金属层，通过光刻法及蚀刻法等进行构图，形成驱动晶体管6的第1栅电极6a。而且，与第1栅电极6a一起，在基板10上形成信号线3、电容器7的电极7a(参照图5、图6)。
接着，如图8A、图8B所示，通过等离子体CVD(PE-CVD)，形成氮化硅等第1绝缘膜11。
进而，如图8A、图8B所示，在第1绝缘膜11上，通过等离子体CVD形成含有结晶性硅的半导体层9b。在形成成为半导体膜(5b、6b)的半导体层9b之际，先形成硅的结晶化度比较高的第1硅层91，接着形成硅的结晶化度比较低的第2硅层92。第2硅层92优选实质上仅为非晶质硅。
具体而言，虽然使SiH4气体和H2气体被等离子体分解后而形成第1硅层91，但通过将H2气体相对于SiH4气体的比例设定为压倒性地多，而且，为了使结晶化度更高而将等离子体功率和压力设定为较大，可以形成作为微结晶硅薄膜的第1硅层91。在本实施例中，作为载流子气体使用氩，在气体流量为SiH4/H2＝50/10500(SCCM)，功率密度为0.134(W/cm2)，压力300(Pa)的条件下形成第1硅层91。之后，通过使H2气体相对于SiH4气体的比例下降，使等离子体功率和压力下降，形成作为非晶质硅薄膜的第2硅层92。
在此，虽然有在作为微结晶硅薄膜的第1硅层91的该表面生成凹凸的倾向，但由于在第1硅层91上层叠着作为非晶质硅薄膜的第2硅层92，所以第1硅层91的表面凹凸被第2硅层92覆盖而被缓和。
而且，也可以不通过等离子体CVD来形成第1硅层91，而是通过向非晶质硅薄膜照射激光而使微结晶硅薄膜改质的手法来形成。这种情况下，在第1绝缘膜11上形成非晶质硅薄膜之后，从CVD装置的腔室取出基板进行激光照射处理而形成第1硅层91，之后再将基板放入CVD装置的腔室内，在第1硅层91上层叠第2硅层92。
并且，有关半导体层9b的第1硅层91和第2硅层92(半导体膜的第1区域和第2区域)的硅的结晶化度，可以根据通过例如拉曼分光测定而计算出的结晶化度进行判别。这种情况下，例如，非晶质硅给与在480cm-1附近具有宽的峰的光谱。晶界(grain boundary)或结晶径为5nm以下的非常微小的结晶硅，给与在500cm-1附近具有宽的峰的光谱。结晶化硅给与在520cm-1附近具有比较尖锐的峰的光谱。作为测定对象的第1硅层91、第2硅层92的硅薄膜的光谱，例如，如图59所示，可以将各成分光谱，即非晶质硅、晶界或结晶径为5nm以下的非常微小的结晶硅、结晶化硅的各光谱，以某一特定的比率重合来表示。可以通过公知的分析手法求出该比率，从而计算出结晶化度d(％)。在某一硅薄膜的光谱中所含的非晶质硅的成分光谱的强度为Ia-Si，晶界或结晶径为5nm以下的非常微小的结晶硅的成分光谱的强度为Iuc-Si，结晶化硅的成分光谱的强度为Ic-Si的情况下，结晶化度d(％)通过下述的式1计算出。
d(％)＝(Ic-Si+Iuc-Si)/(Ic-Si+Iuc-Si+Ia-Si)×100…(1)
该结晶化度d(％)越高，则硅薄膜中越含有结晶化的硅。定义为若结晶化度为20％以上则是微结晶硅薄膜，定义为若结晶化度小于20％则是非晶质硅薄膜。
而且，作为在第1绝缘膜11上形成半导体层9b的前处理，优选对第1绝缘膜11的表面实施等离子体处理。若对第1绝缘膜11实施等离子体处理，则使第1绝缘膜11的表面改质，可以提高在该第1绝缘膜11上成膜的结晶性硅的结晶化度。
作为本实施方式的等离子体处理，例如可以使用N2O气体，在气体流量为2000(SCCM)，功率密度为0.356(W/cm2)，压力为80(Pa)的条件下进行。虽然在该等离子体处理中使用N2O气体，但也能够代替N2O气体而在适当的条件下使用氧气、氮气。
再者，如图8A、图8B所示，在半导体层9b(第2硅层92)上，通过CVD法等形成硅氮化物等保护绝缘层9d。
接着，如图9A、图9B所示，通过光刻法·蚀刻法等对保护绝缘层9d进行构图，形成对半导体层9b的成为沟道的区域进行覆盖的驱动晶体管6的保护绝缘膜6d、及开关晶体管5的保护绝缘膜5d。
在此，由于第1硅层91被第2硅层92覆盖，所以在通过蚀刻对保护绝缘层9d进行构图之际，第1硅层91不暴露在蚀刻环境下，因此半导体层9b的第1硅层91不受到膜损耗等损伤。
例如，以前，在将半导体层作为结晶性硅(特别是微结晶硅)的单层的构造中，由于在半导体层的表面，凹凸多，所以在该半导体层的沟道形成区域上形成沟道保护膜之际的干法蚀刻时，有时蚀刻气体通过结晶性硅的凹部而达到半导体层下的第1绝缘膜，第1绝缘膜的一部分被削减。另外，在第1绝缘膜的一部分被削减，进而在结晶性硅的凹凸多的半导体层上层叠杂质半导体膜及源极·漏电极的情况下，有时不能形成为正常构造的薄膜晶体管，在源电极和漏电极之间的电流经路产生异常，发生导通不良等异常。
与之相对，在本实施方式的半导体层9b中，在微结晶硅薄膜的第1硅层91层叠非晶质硅薄膜的第2硅层92，覆盖第1硅层91的凹凸，所以不会因蚀刻而损伤半导体层9b、第1绝缘膜11，可以良好地形成驱动晶体管6的保护绝缘膜6d和开关晶体管5的保护绝缘膜5d。
接着，如图10A、图10B所示，在形成了保护绝缘膜6d、5d的半导体层9b上，通过溅射、CVD法等成膜成为杂质半导体膜的杂质半导体层9f。
并且，杂质半导体层9f使用何种材料，因开关晶体管5、驱动晶体管6是p型还是n型而异。p型晶体管的情况下，(p+Si)，通过在SiH4气体中混入乙硼烷等受主型杂质进行等离子体成膜而形成。n型晶体管的情况下，(n+Si)，通过在SiH4气体中混入砷化三氢、磷化氢等施主型杂质进行等离子体成膜而形成。
接着，如图11A、图11B所示，在杂质半导体层9f上，通过例如溅射等，形成成为源电极及漏电极的导电膜9h。
接着，如图12A、图12B所示，对导电膜9h通过光刻法·蚀刻法等进行构图，形成驱动晶体管6的源电极6i及漏电极6h、开关晶体管5的源电极5i及漏电极5h，而且形成电压供给线4、电容器7的电极7b(参照图4、图5、图6)。
接着，如图13A、图13B所示，将源电极6i及漏电极6h，以及源电极5i及漏电极5h作为掩膜，对杂质半导体层9f和半导体层9b通过干法蚀刻进行构图，形成杂质半导体膜6f、6g和第1半导体膜6b，以及杂质半导体膜5f、5g和第2半导体膜5b。第1半导体膜6b具有第1区域61和第2区域62，第2半导体膜5b具有第1区域51和第2区域52。
接着，如图14A、图14B所示，形成对驱动晶体管6的源电极6i及漏电极6h、开关晶体管5的源电极5i及漏电极5h等进行覆盖的第2绝缘膜12。
并且，在形成第2绝缘膜12之前，形成与驱动晶体管6的源电极6i导通的像素电极8a(参照图5)。并且，也可以取而代之，在形成第2绝缘膜12后，在第2绝缘膜12中形成接触孔，以经由该接触孔使像素电极8a与驱动晶体管6的源电极6i导通的方式，在第2绝缘膜12上及接触孔内形成像素电极8a。
接着，如图15A、图15B所示，在第2绝缘膜12上，通过溅射等形成由例如Cr膜、Al膜、Cr/Al层叠膜、AlTi合金膜或AlTiNd合金膜等栅极金属层9a。
接着，如图16A、图16B所示，对栅极金属层9a通过光刻法及蚀刻法等进行构图，形成开关晶体管5的第2栅电极5a。而且，与第2栅电极5a一起，形成扫描线2、导电层4a(参照图4)。
接着，如图17A、图17B所示，将覆盖第2栅电极5a的氮化硅等钝化膜14形成在第2绝缘膜12上。
这样，制造了驱动晶体管6和开关晶体管5。
进而，对钝化膜14和第2绝缘膜12通过光刻进行构图，从而形成像素电极8a的中央部露出的开口部12a(参照图5)。
接着，在淀积聚酰亚胺等感光性树脂之后，进行曝光而形成具有像素电极8a露出的开口部13a的、例如格子状的堤13(参照图5)。
接着，在堤13的开口部13a，涂敷成为空穴注入层8b的材料被溶解或分散于溶剂中而成的液状体，使该液状体干燥，从而成膜作为载流子输送层的空穴注入层8b，在堤13的开口部13a内的空穴注入层8b上，涂敷成为发光层8c的材料被溶解或分散于溶剂中而成的液状体，使该液状体干燥，从而成膜发光层8c(参照图5)。
接着，在堤13之上及发光层8c之上，在一个面成膜对置电极8d，从而制造EL元件8(参照图5)，制造EL面板1。
如上所述，可以在形成底部栅极构造的第1薄膜晶体管即驱动晶体管6、及顶部栅极构造的第2薄膜晶体管即开关晶体管5之际，使在基板10和第1绝缘膜11之间形成驱动晶体管6的第1栅电极6a的工序，与在第2绝缘膜12和钝化膜14之间形成开关晶体管5的第2栅电极5a的工序为不同的工序，通过共用的工序来形成这以外的薄膜晶体管的构成。
即，通过使形成驱动晶体管6的第1栅电极6a的工序，与形成开关晶体管5的第2栅电极5a的工序以外的工序为共用的制造工序的制造方法，可以分别制作驱动晶体管6和开关晶体管5。
这样，若是通过共用的制造工序来形成驱动晶体管6的第1栅电极6a和开关晶体管5的第2栅电极5a以外的晶体管构造体56的制造方法，则可以抑制制造工序数，通过比以前少的工序数来分别制作驱动晶体管6和开关晶体管5。
另外，由于开关晶体管5的第2半导体膜5b在第2栅电极5a侧配置第2区域52，所以将第2半导体膜5b的含有更多非晶质硅的第2区域52作为沟道的电流经路，因此该开关晶体管5具有相当于具备由非晶质硅构成的半导体膜的薄膜晶体管的功能。另外，开关晶体管5良好地起到了对驱动晶体管6的导通/截止进行控制的薄膜晶体管的作用。
而且，由于驱动晶体管6的第1半导体膜6b在第1栅电极6a侧配置第1区域61，所以将第1半导体膜6b的含有更多结晶性硅的第1区域61作为沟道的电流经路，因此该驱动晶体管6具有相当于具备由结晶性硅构成的半导体膜的薄膜晶体管的功能。另外，驱动晶体管6良好地起到了通过开关晶体管5的控制而向EL元件8流动电流的薄膜晶体管的作用。
这样，驱动晶体管6和开关晶体管5分别具有不同的晶体管特性，通过发挥各自的功能，可以使EL面板1良好地发光。
而且，在形成驱动晶体管6的保护绝缘膜6d和开关晶体管5的保护绝缘膜5d的过程中，含有更多非晶质硅的第2硅层92(第2区域62)覆盖着含有更多结晶性硅的第1硅层91(第1区域61)，所以半导体层9b不损伤。另外，可以无损伤地适当形成驱动晶体管6的第1半导体膜6b和开关晶体管5的第2半导体膜5b，可以使驱动晶体管6和开关晶体管5良好地起作用。
(实施方式2)
接着，对本发明涉及的EL面板、晶体管构造体的实施方式2进行说明。并且，对与实施方式1相同的构成，赋予相同符号并省略说明。
使用图18～图20说明实施方式2涉及的EL面板1的晶体管构造体560。其中，图18是与EL面板1的1个像素P相当的平面图，图19是沿着图18的XIX-XIX线的面的箭头视剖面图，图20是沿着图18的XX-XX线的面的箭头视剖面图。并且，在图18中，主要示出电极及布线。
如图18所示，各像素P的晶体管构造体560具备开关晶体管50和驱动晶体管60。作为第1薄膜晶体管的开关晶体管50及作为第2薄膜晶体管的驱动晶体管60，沿着信号线3排列，在开关晶体管50的附近配置电容器7，在驱动晶体管60的附近配置EL元件8。而且，在各像素P中，在扫描线2和电压供给线4之间，配置着开关晶体管50、驱动晶体管60、电容器7及EL元件8。
如图18～图20所示，在基板10上设置第1栅电极5a，覆盖该第1栅电极5a地在基板10的上表面形成第1绝缘膜11。在该第1绝缘膜11之上，分别在规定的位置形成第1半导体膜5b和第2半导体膜6b及一对杂质半导体膜5f、5g、6f、6g及漏电极5h、6h和源电极5i、6i，覆盖漏电极5h、6h及源电极5i、6i地形成第2绝缘膜12。在该第2绝缘膜12上设置第2栅电极6a，覆盖该第2栅电极6a地在第2绝缘膜12的上表面形成钝化膜14。
而且，信号线3形成在基板10和第1绝缘膜11之间。
扫描线2形成在第1绝缘膜11上。并且，在扫描线2上的第2绝缘膜12，形成沿着扫描线2的沟(省略图示)，在该沟内设置覆盖扫描线2的导电层2a，从而扫描线2及导电层2a导通。
电压供给线4形成在第1绝缘膜11上。并且，在电压供给线4上的第2绝缘膜12上形成沿着电压供给线4的沟(省略图示)，在该沟内设置覆盖电压供给线4的导电层4a。以导电层4a接触电压供给线4的方式层叠导电层4a，从而谋求电压供给线4的低电阻化，谋求经由驱动晶体管60向EL元件8供给的电流量的稳定化。
而且，如图18、图20所示，开关晶体管50是具有逆交错构造的底部栅极构造的第1薄膜晶体管。该开关晶体管50具有第1栅电极5a、第1半导体膜5b、保护绝缘膜5d、杂质半导体膜5f、5g、漏电极5h、源电极5i等。
第1栅电极5a形成在基板10和第1绝缘膜11之间。该第1栅电极5a优选由从例如Cr膜、Al膜、Cr/Al层叠膜、AlTi合金膜、及AlTiNd合金膜之中选择的材料形成。而且，在第1栅电极5a之上形成绝缘性的第1绝缘膜11，通过该第1绝缘膜11覆盖第1栅电极5a。第1绝缘膜11例如具有光透射性，具有硅氮化物或硅氧化物。在该第1绝缘膜11上且与第1栅电极5a对应的位置形成本征的第1半导体膜5b，第1半导体膜5b夹着第1绝缘膜11与第1栅电极5a相对。
第1半导体膜5b例如含有结晶性硅、特别是微结晶硅(microcrystalline silicon)，具有位于第1绝缘膜11侧(第1栅电极5a侧)的第1区域51和位于其反对面侧的第2区域52。在此，第2区域52的硅的结晶化度形成为比第1区域51高。换而言之，第2半导体膜5b的第2区域52与第1区域51相比较，硅的结晶化度相对高，结晶性硅区域的比例比第1区域51高。另外，第2半导体膜5b的第1区域51与第2区域52相比较，非晶质硅(amorphous silicon)区域的比例高，优选实质上仅为非晶质硅的区域。在该第1半导体膜5b形成沟道。而且，在第1半导体膜5b的中央部上，形成绝缘性的保护绝缘膜5d。
保护绝缘膜5d优选例如包含硅氮化物或硅氧化物。
而且，在第1半导体膜5b的一端部之上，杂质半导体膜5f与部分保护绝缘膜5d重叠地形成，在第1半导体膜5b的另一端部之上，杂质半导体膜5g与部分保护绝缘膜5d重叠地形成。这样，杂质半导体膜5f、5g分别在第1半导体膜5b的两端侧相互分离地形成。并且，杂质半导体膜5f、5g虽然是含有n型杂质的n型半导体，但不限于此，开关晶体管50若为p型晶体管，则也可以是p型半导体。
在杂质半导体膜5f之上，形成着漏电极5h。在杂质半导体膜5g之上，形成着源电极5i。漏电极5h、源电极5i优选由从例如Cr膜、Al膜、Cr/Al层叠膜、AlTi合金膜、及AlTiNd合金膜之中选择的材料形成。
在保护绝缘膜5d、漏电极5h及源电极5i之上，形成绝缘性的第2绝缘膜12，保护绝缘膜5d、漏电极5h及源电极5i等被第2绝缘膜12覆盖。第2绝缘膜12例如包含氮化硅或氧化硅。
在第2绝缘膜12上，形成着钝化膜14。钝化膜14例如包含氮化硅或氧化硅。
另外，开关晶体管50被第2绝缘膜12、钝化膜14覆盖。
在该开关晶体管50中，第1绝缘膜11起到栅极绝缘膜的作用，在第1栅电极5a的电场作用的第1半导体膜5b中的被保护绝缘膜5d覆盖的区域形成沟道(沟道区域)。特别是，在第1半导体膜5b中，在成为第1栅电极5a侧的、第1半导体膜5b的第1区域51形成沟道，该第1区域51成为源电极5i和漏电极5h之间的电流经路。
另外，第1半导体膜5b的第1区域51是含有更多非晶质硅(amorphoussilicon)的半导体层，所以将该第1区域51作为沟道的电流经路的开关晶体管50，相当于具有由非晶质硅构成的半导体膜(或以非晶质硅为主成分的半导体膜)的薄膜晶体管。即，开关晶体管50的第1区域51的非晶质硅，与微结晶硅这样的结晶性硅相比较，漏电流少，(导通时在半导体层流动的电流)/(截止时在半导体层流动的电流)高，因此良好地起到对驱动晶体管60的导通/截止进行控制的开关晶体管的作用。
而且，如图18、图19所示，驱动晶体管60是具有逆交错构造的顶部栅极构造的第2薄膜晶体管。该驱动晶体管60具有第2栅电极6a、第2半导体膜6b、保护绝缘膜6d、杂质半导体膜6f、6g、漏电极6h、源电极6i等。
在基板10的上表面形成的绝缘性的第1绝缘膜11，例如，具有光透射性，由硅氮化物或硅氧化物构成。在该第1绝缘膜11上且与第2栅电极6a对应的位置，形成着本征的第2半导体膜6b。
第2半导体膜6b例如含有结晶性硅，特别是微结晶硅(microcrystalline silicon)，具有位于第1绝缘膜11侧的第1区域61和位于其反对面侧(第2栅电极6a侧)的第2区域62。在此，第2区域62的硅的结晶化度形成为比第1区域61高。换而言之，第2半导体膜6b的第2区域62，与第1区域61相比较，硅的结晶化度相对高，结晶性硅区域的比例比第2区域62高。另外，第2半导体膜6b的第1区域61，与第2区域62相比较，非晶质硅(amorphous silicon)区域的比例高，优选实质上仅为非晶质硅的区域。第2半导体膜6b的第1区域61是与第1半导体膜5b的第1区域51相同的组成且为相同的厚度，第2半导体膜6b的第2区域62是与第1半导体膜5b的第2区域52相同的组成且为相同的厚度。因此，第2半导体膜6b及第1半导体膜5b如后所述，能使用同一材料层即半导体层9b通过同一工艺一起制造。该第2半导体膜6b成为沟道被形成的沟道区域。而且，在第2半导体膜6b的中央部上，形成绝缘性的保护绝缘膜6d。
保护绝缘膜6d由与保护绝缘膜5d相同的材料构成且为相同的厚度，例如，优选含有硅氮化物或硅氧化物。因此，保护绝缘膜6d及保护绝缘膜5d如后所述，能使用同一材料层即保护绝缘层9d通过同一工艺一起制造。
而且，在第2半导体膜6b的一端部之上，杂质半导体膜6f与部分保护绝缘膜6d重叠地形成，在第2半导体膜6b的另一端部之上，杂质半导体膜6g与部分保护绝缘膜6d重叠地形成。这样，杂质半导体膜6f、6g分别在第2半导体膜6b的两端侧相互分离地形成。并且，杂质半导体膜6f、6g虽然是含有n型杂质的n型半导体，但不限于此，开关晶体管50及驱动晶体管60若为p型晶体管，则也可以是p型半导体。杂质半导体膜6f、6g由与杂质半导体膜5f、5g相同的材料构成且为相同的厚度。杂质半导体膜6f、6g及杂质半导体膜5f、5g如后所述，能使用同一材料层即杂质半导体层9f通过同一工艺一起制造。
在杂质半导体膜6f之上，形成着漏电极6h。在杂质半导体膜6g之上，形成着源电极6i。漏电极6h、源电极6i优选由从例如Cr膜、Al膜、Cr/Al层叠膜、AlTi合金膜、及AlTiNd合金膜之中选择的材料形成。漏电极6h、源电极6i由与漏电极5h、源电极5i相同的材料构成且为相同的厚度。漏电极6h、源电极6i及漏电极5h、源电极5i如后所述，能使用同一材料层即导电膜9h通过同一工艺一起制造。
在保护绝缘膜6d、漏电极6h及源电极6i之上，形成绝缘性的第2绝缘膜12，保护绝缘膜6d、漏电极6h及源电极6i等被第2绝缘膜12覆盖。
第2栅电极6a形成在第2绝缘膜12上且与保护绝缘膜6d对应的位置。该第2栅电极6a优选由从例如Cr膜、Al膜、Cr/Al层叠膜、AlTi合金膜、及AlTiNd合金膜之中选择的材料形成。第2绝缘膜12上的第2栅电极6a被钝化膜14覆盖。
在该驱动晶体管60中，第2绝缘膜12及保护绝缘膜6d起到栅极绝缘膜的作用，在第2栅电极6a的电场作用的第2半导体膜6b的被保护绝缘膜6d覆盖的区域形成沟道(沟道区域)。特别是，在第2半导体膜6b中，在成为第2栅电极6a侧的、第2半导体膜6b的第2区域62形成沟道，该第2区域62成为源电极6i和漏电极6h之间的电流经路。
另外，第2半导体膜6b的第2区域62是比第1区域61含有更多结晶性硅的半导体层，所以将该第2区域62作为沟道的电流经路的驱动晶体管60，相当于具有将由结晶性硅构成的半导体膜(或将结晶性硅作为主成分的半导体膜)的薄膜晶体管。即，驱动晶体管60的第2区域62内的微结晶硅，是结晶粒径大概为50～100nm的结晶性硅，与非晶质硅相比较，晶体管的驱动引起的阈值电压的偏移少，所以抑制晶体管的劣化，而且载流子迁移率高，因此起到通过开关晶体管50的控制而向EL元件8流动电流的驱动晶体管的作用。
并且，在该顶部栅极构造的驱动晶体管60中，第2半导体膜6b的第2区域62中的沟道的电流经路，不是与第1区域61的界面侧，而是与更接近第2栅电极6a的保护绝缘膜6d的界面侧。与第2半导体膜6b的第2区域62的与第1区域61的界面侧相比较，与保护绝缘膜6d的界面侧的硅的结晶化度更高，适于驱动晶体管60的电流经路。
这是因为，在由结晶性硅构成的第2区域62成长的当初，硅的结晶化不稳定，在第2区域62的与第1区域61的界面侧容易生成硅的结晶化度比较差的起始(incubation)层，在与保护绝缘膜6d的界面侧的第2区域62，硅的结晶化稳定的半导体膜的成膜是可能的。
另外，与硅的结晶化稳定而成膜的保护绝缘膜6d的界面侧的第2区域62更适于电流经路，所以驱动晶体管60成为顶部栅极构造，以便将该第2区域62作为电流经路，从而驱动晶体管60良好地起到驱动晶体管的作用。
电容器7连接在驱动晶体管60的第2栅电极6a和源电极6i之间。具体而言，电容器7的电极7a连接至驱动晶体管60的第2栅电极6a，电容器7的电极7b连接至驱动晶体管60的源电极6i。另外，如图18、图20所示，在基板10和第1绝缘膜11之间形成电容器7的一方的电极7a，在第1绝缘膜11和第2绝缘膜12之间形成电容器7的另一方的电极7b，电极7a和电极7b夹着作为电介质的第1绝缘膜11而相对。
并且，信号线3、电容器7的电极7a、开关晶体管50的第1栅电极5a，是通过对在基板10的一面形成的导电性膜，利用光刻法及蚀刻法等进行形状加工而一起形成的。
而且，扫描线2、电压供给线4、电容器7的电极7b、开关晶体管50的漏电极5h、源电极5i及驱动晶体管60的漏电极6h、源电极6i，是通过对在第1绝缘膜11的一面形成的导电性膜，利用光刻法及蚀刻法等进行形状加工而一起形成的。
而且，驱动晶体管60的第2栅电极6a、层叠在电压供给线4上的导电层4a、以及层叠在扫描线2上的导电层2a，是通过对在第2绝缘膜12的一面形成的导电性膜，利用光刻法及蚀刻法等进行形状加工而一起形成的。
而且，在第1绝缘膜11中，在第1栅电极5a和扫描线2重叠的区域形成接触孔11a，在漏电极5h和信号线3重叠的区域形成接触孔11b，在第2栅电极6a和源电极5i重叠的区域形成接触孔11c。并且，接触孔11c与第2绝缘膜12连通地形成。在该接触孔11a～11c内分别埋入接触插塞20a～20c。通过接触插塞20a而将开关晶体管50的第1栅电极5a和扫描线2电导通，通过接触插塞20b而将开关晶体管50的漏电极5h和信号线3电导通，通过接触插塞20c而将开关晶体管50的源电极5i和电容器7的电极7a电导通、而且将开关晶体管50的源电极5i和驱动晶体管60的第2栅电极6a电导通。并且，也可以不经由接触插塞20a～20c，而是扫描线2直接与第1栅电极5a接触，漏电极5h与信号线3接触，源电极5i与第2栅电极6a接触而导通。
而且，驱动晶体管60的漏电极6h与电压供给线4成一体地相连，驱动晶体管60的源电极6i与电容器7的电极7b成一体地相连。
由该开关晶体管50和驱动晶体管60构成的晶体管构造体560的驱动，通过控制而使EL元件8同样发光，具备晶体管构造体560的EL面板1也同样发光。
接着，使用如从图21A、21B到图31A、图31B的工序图来说明本发明涉及的构成EL面板1的晶体管构造体560的开关晶体管50和驱动晶体管60的制造方法。
并且，在该工序说明图示出的开关晶体管50和驱动晶体管60，实际上一部分形状等不同，但在此为了方便，将各薄膜晶体管作为同等的大小而示出，概念性地图示各薄膜晶体管的主要部分进行说明。
图A侧是驱动晶体管60，图B侧是开关晶体管50。
首先，如图21A、图21B所示，在基板10上通过溅射而淀积例如Cr膜、Al膜、Cr/Al层叠膜、AlTi合金膜或AlTiNd合金膜等栅极金属层，通过光刻法及蚀刻法等进行构图，形成开关晶体管50的第1栅电极5a。而且，与第1栅电极5a一起，在基板10上形成信号线3、电容器7的电极7a(参照图18～图20)。
接着，如图22A、图22B所示，通过等离子体CVD(PE-CVD)，形成氮化硅等第1绝缘膜11。
进而，如图22A、图22B所示，在第1绝缘膜11上，通过等离子体CVD来成膜含有结晶性硅的半导体层9b。在成膜作为半导体膜(5b、6b)的半导体层9b之际，先成膜硅的结晶化度比较低的第1硅层91，接着成膜硅的结晶化度比较高的第2硅层92。
具体而言，在H2气体相对于SiH4气体的比例比较低，等离子体功率和压力低的条件下，形成作为非晶质硅薄膜的第1硅层91。之后，使H2气体相对于SiH4气体的比例压倒性地多，而且，为了更加提高结晶化度而使等离子体功率和压力大，从而形成作为微结晶硅薄膜的第2硅层92。在本实施例中，作为载流子气体使用氩，气体流量为SiH4/H2＝50/10500(SCCM)，功率密度为0.134(W/cm2)，压力300(Pa)的条件下成膜第2硅层92。
并且，有关半导体层9b的第1硅层91和第2硅层92(半导体膜的第1区域和第2区域)的硅的结晶化度，根据通过拉曼分光测定而计算出的结晶化度来判别，如上所述，定义为若结晶化度为20％以上则是微结晶硅薄膜，定义为若结晶化度小于20％则是非晶质硅薄膜(参照图59)。
而且，作为在第1绝缘膜11上成膜半导体层9b的前处理，优选对第1绝缘膜11的表面实施等离子体处理。若对第1绝缘膜11实施等离子体处理，则可以将第1绝缘膜11的表面改质，提高在该第1绝缘膜11上成膜的结晶性硅的结晶化度。
作为本实施方式的等离子体处理，例如在使用H2气体，气体流量为1000(SCCM)，功率密度为0.178(W/cm2)，压力为80(Pa)的条件下进行。
进而，如图22A、图22B所示，在半导体层9b(第2硅层92)上，通过CVD法等形成硅氮化物等保护绝缘层9d。
接着，如图23A、图23B所示，对保护绝缘层9d通过光刻法·蚀刻法等进行构图，形成对半导体层9b的成为沟道的区域进行覆盖的驱动晶体管60的保护绝缘膜6d、及开关晶体管50的保护绝缘膜5d。
接着，如图24A、图24B所示，在形成了保护绝缘膜6d、5d的半导体层9b上，通过溅射、CVD法等，形成成为杂质半导体膜的杂质半导体层9f。
并且，作为杂质半导体层9f使用何种材料，因开关晶体管50、驱动晶体管60是p型还是n型而异。p型晶体管的情况下，(p+Si)是通过在SiH4气体中混入乙硼烷等受主型杂质进行等离子体成膜而形成的。n型晶体管的情况下，(n+Si)是通过在SiH4气体中混入砷化三氢、磷化氢等施主型杂质进行等离子体成膜而形成的。
接着，如图25A、图25B所示，在杂质半导体层9f上，例如通过溅射等，形成成为源电极及漏电极的导电膜9h。
接着，如图26A、图26B所示，对导电膜9h通过光刻法·蚀刻法等进行构图，形成驱动晶体管60的源电极6i及漏电极6h、开关晶体管50的源电极5i及漏电极5h，同时形成扫描线2、电压供给线4、电容器7的电极7b(参照图18、图19、图20)。
接着，如图27A、图27B所示，将源电极6i及漏电极6h、以及源电极5i及漏电极5h作为掩膜，对杂质半导体层9f和半导体层9b通过干法蚀刻进行构图，形成杂质半导体膜6f、6g和第2半导体膜6b、以及杂质半导体膜5f、5g和第1半导体膜5b。第2半导体膜6b具有第1区域61和第2区域62，第1半导体膜5b具有第1区域51和第2区域52。
接着，如图28A、图28B所示，形成对驱动晶体管60的源电极6i及漏电极6h、开关晶体管50的源电极5i及漏电极5h等进行覆盖的第2绝缘膜12。
并且，在形成第2绝缘膜12之前，形成了与驱动晶体管60的源电极6i导通的像素电极8a(参照图19)。并且，也可以取而代之，在形成第2绝缘膜12之后，在第2绝缘膜12中形成接触孔，以经由该接触孔将像素电极8a导通到驱动晶体管6的源电极6i的方式，在第2绝缘膜12上及接触孔内形成像素电极8a。
接着，如图29A、图29B所示，在第2绝缘膜12上，通过溅射等形成例如Cr膜、Al膜、Cr/Al层叠膜、AlTi合金膜或AlTiNd合金膜等栅极金属层9a。
接着，如图30A、图30B所示，对栅极金属层9a通过光刻法及蚀刻法等进行构图，形成驱动晶体管60的第2栅电极6a，同时形成导电层2a、4a(参照图18)。
接着，如图31A、图31B所示，将覆盖第2栅电极6a的氮化硅等钝化膜14形成在第2绝缘膜12上。
这样，制造了驱动晶体管60和开关晶体管50。
继而，对钝化膜14和第2绝缘膜12通过光刻进行构图，从而形成像素电极8a的中央部露出的开口部12a(参照图19)。
接着，在淀积聚酰亚胺等感光性树脂之后，进行曝光而形成具有像素电极8a露出的开口部13a的、例如格子状的堤13(参照图19)。
接着，在堤13的开口部13a，涂敷成为空穴注入层8b的材料被溶解或分散于溶剂中而成的液状体，使该液状体干燥，从而成膜作为载流子输送层的空穴注入层8b，在堤13的开口部13a内的空穴注入层8b上，涂敷成为发光层8c的材料被溶解或分散于溶剂中而成的液状体，使该液状体干燥，从而成膜发光层8c(参照图19)。
接着，通过在堤13之上及发光层8c之上将对置电极8d成膜于一面，制造EL元件8(参照图19)，制造EL面板1。
如上所述，在形成底部栅极构造的第1薄膜晶体管即开关晶体管50和顶部栅极构造的第2薄膜晶体管即驱动晶体管60之际，使在基板10和第1绝缘膜11之间形成开关晶体管50的第1栅电极5a的工序、与在第2绝缘膜12和钝化膜14之间形成驱动晶体管60的第2栅电极6a的工序为不同工序，可以通过共用的工序形成这以外的薄膜晶体管的构成。
即，通过使形成开关晶体管50的第1栅电极5a的工序和形成驱动晶体管60的第2栅电极6a的工序以外的工序为共用的制造工序的制造方法，可以分开制作驱动晶体管60和开关晶体管50。
这样，若是使开关晶体管50的第1栅电极5a和驱动晶体管60的第2栅电极6a以外为共用的制造工序的晶体管构造体560的制造方法，则可以抑制制造工序数，用比以前少的工序数来分开制作驱动晶体管60和开关晶体管50。
另外，由于开关晶体管50的第1半导体膜5b在第1栅电极5a侧配置第1区域51，所以将第1半导体膜5b的含有更多非晶质硅的第1区域51作为沟道的电流经路，所以该开关晶体管50具有相当于具备由非晶质硅构成的半导体膜的薄膜晶体管的功能。另外，开关晶体管50良好地起到对驱动晶体管60的导通/截止进行控制的薄膜晶体管的作用。
而且，由于驱动晶体管60的第2半导体膜6b在第2栅电极6a侧配置第2区域62，所以将第2半导体膜6b的含有更多结晶性硅的第2区域62作为沟道的电流经路，因此该驱动晶体管60具有相当于具备由结晶性硅构成的半导体膜的薄膜晶体管的功能。另外，驱动晶体管60良好地起到通过开关晶体管50的控制而向EL元件8流动电流的薄膜晶体管的作用。
这样，驱动晶体管60和开关晶体管50各具有不同的晶体管特性，发挥各自的作用，从而可以使EL面板1良好地发光。
而且，在第2半导体膜6b中将与硅的结晶化稳定的保护绝缘膜6d的界面侧的第2区域62作为电流经路，从而驱动晶体管60成为顶部栅极构造，所以该驱动晶体管60更好地起到驱动晶体管的作用。
而且，由于驱动晶体管60成为顶部栅极构造，所以第2栅电极6a将驱动晶体管60上的对置电极8d引起的电场遮断，故而不作用于驱动晶体管60的第2半导体膜6b。第2栅电极6a通过将对置电极8d引起的电场遮断，可以防止该电场引起的源极·漏极间的电压变化，可以抑制驱动晶体管60的驱动电流的降低，维持作为驱动晶体管60的驱动晶体管的作用。
(实施方式3)
图1是示出作为发光装置的EL面板1中的多个像素P的配置构成的平面图，图2是示出EL面板1的概略构成的平面图。
如图1、图2所示，在EL面板1上，多个像素P按照规定的图形配置成矩阵状。多个像素P具有发出R(红)光的红像素P、发出G(绿)光的红像素P和发出B(蓝)光的红像素P。
在该EL面板1中，多条扫描线2沿着行方向相互大致平行地排列，多条信号线3以从平面视看与扫描线2大致正交的方式沿着列方向相互大致平行地排列。而且，在相邻的扫描线2之间，沿着扫描线2设置着电压供给线4。另外，被相互邻接的二条扫描线2和相互邻接的二条信号线3围住的范围相当于像素P。
而且，在EL面板1中，以覆盖扫描线2、信号线3、电压供给线4的上方的方式，设置着作为隔壁的堤(bank)13。该堤13例如设置成格子状，对每个像素P形成由堤13围成的大致长方形状的多个开口部13a。在该堤13的开口部13a内，设有规定的载流子输送层(后述的空穴注入层8b、发光层8c)，成为像素P的发光区域。所谓载流子输送层，是通过施加电压而输送空穴或电子的层。并且，堤13如上所述，不仅对每个像素P设置开口部13a，而且还可以具有对信号线3上进行覆盖且沿着列方向延伸、并将在列方向上排列的后述的多个像素P的各像素电极8a的中央部集中起来露出的条纹状的开口部。
图3是示出以有源矩阵驱动方式动作的EL面板1的1个像素所相当的电路的一个例子的电路图。
如图3所示，在EL面板1上，设有扫描线2、与扫描线2交叉的信号线3、沿着扫描线2的电压供给线4，该EL面板1的各像素P具备作为第2薄膜晶体管的开关晶体管5、作为第1薄膜晶体管的驱动晶体管6、电容器7、及作为发光元件的EL元件8。开关晶体管5和驱动晶体管6起到使EL元件8发光的驱动元件的作用。
在各像素P中，开关晶体管5的栅极连接至扫描线2，开关晶体管5的漏极和源极之中的一方连接至信号线3，开关晶体管5的漏极和源极之中的另一方连接至电容器7的一方的电极及驱动晶体管6的栅极。驱动晶体管6的源极和漏极之中的一方连接至电压供给线4，驱动晶体管6的源极和漏极之中的另一方连接至电容器7的另一方的电极及EL元件8的正极。并且，全部像素P的EL元件8的负极保持恒定电压Vcom(例如被接地)。
而且，在该EL面板1的周围，各扫描线2连接至扫描驱动器，各电压供给线4连接至输出恒定电压的电压源或输出适宜电压信号的电压驱动器，各信号线3连接至数据驱动器，通过这些驱动器，EL面板1以有源矩阵驱动方式被驱动。在电压供给线4上，提供基于电压源的恒定电压或基于电压驱动器的电压信号。
接着，使用图32～图34说明EL面板1和该像素P的电路构造。其中，图32是相当于EL面板1的1个像素P的平面图，图33是沿着图32的XXXIII-XXXIII线的面的箭头视剖面图，图34是沿着图32的XXXIV-XXXIV线的面的箭头视剖面图。并且，在图32中，主要示出电极及布线。
如图32所示，各像素P的晶体管构造体56具备该开关晶体管5和驱动晶体管6。开关晶体管5及驱动晶体管6沿着信号线3排列，在开关晶体管5的附近配置电容器7，在驱动晶体管6的附近配置EL元件8。而且，在各像素P中，在扫描线2和电压供给线4之间，配置着开关晶体管5、驱动晶体管6、电容器7及EL元件8。
如图32～图34所示，在基板10上设置第1栅电极6a，覆盖该第1栅电极6a地在基板10的上表面形成第1绝缘膜11。在该第1绝缘膜11之上，形成第2半导体膜5b和第1半导体膜6b及一对杂质半导体膜5f、5g、6f、6g及漏电极5h、6h和源电极5i、6i，覆盖漏电极5h、6h及源电极5i、6i地形成第2绝缘膜12。在该第2绝缘膜12上设置第2栅电极5a。覆盖该第2栅电极5a地在第2绝缘膜12的上表面形成钝化膜14。
并且，驱动晶体管6的漏电极6h和源电极6i经由夹着第1半导体膜6b的凹部6c的一对端部分别设置的一对杂质半导体膜6f、6g而连接至第1半导体膜6b的端部。而且，开关晶体管5的漏电极5h和源电极5i经由夹着第2半导体膜5b的凹部5c的一对端部分别设置的一对杂质半导体膜5f、5g而连接至第2半导体膜5b的端部。
而且，信号线3形成在基板10和第1绝缘膜11之间。
扫描线2形成在第2绝缘膜12和钝化膜14之间。
电压供给线4形成在第1绝缘膜11上。并且，在电压供给线4上的第2绝缘膜12，形成沿着电压供给线4的沟(省略图示)，在该沟内设有覆盖电压供给线4的导电层4a。通过使导电层4a接触电压供给线4地层叠导电层4a，谋求电压供给线4的低电阻化，谋求经由驱动晶体管6向EL元件8供给的电流量的稳定化。
而且，如图32、图34所示，开关晶体管5是顶部栅极构造的第2薄膜晶体管。该开关晶体管5是具有第2栅电极5a、第2半导体膜5b、保护绝缘膜5d、杂质半导体膜5f、5g、漏电极5h、源电极5i等的开关晶体管。
在基板10的上表面形成的绝缘性的第1绝缘膜11，例如，具有光透射性，具有硅氮化物或硅氧化物。在该第1绝缘膜11上且与第2栅电极5a对应的位置，形成本征的第2半导体膜5b。
第2半导体膜5b例如含有结晶性硅，特别是微结晶硅(microcrystalline silicon)，具有位于第1绝缘膜11侧的第1区域51和其反对面侧的位于第2绝缘膜12侧的第2区域52。在此，第1区域51的硅的结晶化度形成为比第2区域52高。换而言之，第2半导体膜5b的第1区域51与第2区域52相比较，硅的结晶化度相对高，结晶性硅区域的比例比第2区域52高。另外，第2半导体膜5b的第2区域52与第1区域51相比较，非晶质硅(amorphous silicon)区域的比例高，优选实质上仅为非晶质硅的区域。
而且，在第2半导体膜5b的上表面的、包含与第2栅电极5a对应的区域的至少一部分的大致中央侧，形成着凹部5c。该凹部5c形成在第2半导体膜5b的第2区域52，不到达第1区域51。并且，第2半导体膜5b的与凹部5c对应的部分成为沟道被形成的沟道区域。
在该第2半导体膜5b中夹着凹部5c的两端部，比凹部5c更高一段。在第2半导体膜5b的一端部之上，形成杂质半导体膜5f，在第2半导体膜5b的另一端部之上，形成杂质半导体膜5g。另外，杂质半导体膜5f、5g分别在第2半导体膜5b的两端侧相互分离地形成。并且，杂质半导体膜5f、5g虽然是n型半导体，但不限于此，开关晶体管5若为p型晶体管，则也可以是p型半导体。
在杂质半导体膜5f之上，形成漏电极5h。在杂质半导体膜5g之上，形成源电极5i。漏电极5h、源电极5i优选由从例如Cr膜、Al膜、Cr/Al层叠膜、AlTi合金膜、及AlTiNd合金膜之中选择的材料形成。
在漏电极5h及源电极5i之上，形成绝缘性的第2绝缘膜12，漏电极5h及源电极5i等被第2绝缘膜12覆盖。第2绝缘膜12例如具有氮化硅或氧化硅。
第2栅电极5a形成在第2绝缘膜12上且位于与第2半导体膜5b的凹部5c对应的位置。该第2栅电极5a由例如Cr膜、Al膜、Cr/Al层叠膜、AlTi合金膜或AlTiNd合金膜构成。第2绝缘膜12上的第2栅电极5a被钝化膜14覆盖。钝化膜14例如具有氮化硅或氧化硅。
另外，开关晶体管5被第1绝缘膜11、第2绝缘膜12、钝化膜14覆盖。
在该开关晶体管5中，第2绝缘膜12起到栅极绝缘膜的作用，第2栅电极5a的电场作用的第2半导体膜5b的低一段的区域的凹部5c部分，成为沟道被形成的沟道区域。特别是，在第2半导体膜5b中成为第2栅电极5a侧的、第2半导体膜5b的第2区域52形成沟道，该第2区域52成为源电极5i和漏电极5h之间的电流经路。
另外，由于第2半导体膜5b的第2区域52是含有更多非晶质硅(amorphous silicon)的半导体层，所以将该第2区域52作为沟道的电流经路的开关晶体管5，相当于具备由非晶质硅构成的半导体膜(或将非晶质硅作为主成分的半导体膜)的薄膜晶体管。即，开关晶体管5的第2区域52的非晶质硅，与微结晶硅这样的结晶性硅相比较，漏电流少，在半导体层流动的电流的导通/截止比，即，(导通时在半导体层流动的电流)/(截止时在半导体层流动的电流)的值大，所以良好地起到对驱动晶体管6的导通/截止进行控制的开关晶体管的作用。
而且，如图32、图33所示，驱动晶体管6是逆交错构造沟道蚀刻型的底部栅极构造的第1薄膜晶体管。该驱动晶体管6具有第1栅电极6a、第1半导体膜6b、杂质半导体膜6f、6g、第1漏电极6h、第1源电极6i等。
第1栅电极6a形成在基板10和第1绝缘膜11之间。该第1栅电极6a优选由从例如Cr膜、Al膜、Cr/Al层叠膜、AlTi合金膜、及AlTiNd合金膜之中选择的材料形成。而且，在第1栅电极6a之上形成绝缘性的第1绝缘膜11，通过该第1绝缘膜11覆盖第1栅电极6a。在该第1绝缘膜11上且与第1栅电极6a对应的位置，形成本征的第1半导体膜6b，第1半导体膜6b夹着第1绝缘膜11与第1栅电极6a相对。
第1半导体膜6b例如含有结晶性硅，特别是微结晶硅(microcrystalline silicon)，具有位于第1绝缘膜11侧的第1区域61和其反对面侧的位于第2绝缘膜12侧的第2区域62。在此，第1区域61的硅的结晶化度形成得比第2区域62高。换而言之，第1半导体膜6b的第1区域61，与第2区域62相比较，硅的结晶化度相对高，结晶性硅区域的比例比第2区域62高。另外，第1半导体膜6b的第2区域62与第1区域61相比较，非晶质硅(amorphous silicon)区域的比例高，优选实质上仅为非晶质硅的区域。第1半导体膜6b的第1区域61为与第2半导体膜5b的第1区域51相同的组成且为相同的厚度，第1半导体膜6b的第2区域62为与第2半导体膜5b的第2区域52相同的组成且为相同的厚度。因此，第1半导体膜6b及第2半导体膜5b如后所述，可以使用作为同一材料层的半导体层9b通过同一工艺一起制造。
而且，在第1半导体膜6b的上表面的包含与第1栅电极6a对应的区域的至少一部分的大致中央侧，形成着凹部6c。该凹部6c形成在第1半导体膜6b的第2区域62，不到达第1区域61。并且，第1半导体膜6b的凹部6c所对应的部分成为沟道被形成的沟道区域。
在该第1半导体膜6b中夹着凹部5c的两端部，比凹部5c还高一段。在第1半导体膜6b的一端部之上，形成杂质半导体膜6f，在第1半导体膜6b的另一端部之上，形成杂质半导体膜6g。
另外，杂质半导体膜6f、6g分别在第1半导体膜6b的两端侧相互分离地形成。并且，杂质半导体膜6f、6g虽然是n型半导体，但不限于此，驱动晶体管6若为p型晶体管，则也可以是p型半导体。杂质半导体膜6f、6g由与杂质半导体膜5f、5g相同的材料构成且为相同的厚度。因此，杂质半导体膜6f、6g及杂质半导体膜5f、5g如后所述，可以使用作为同一材料层的杂质半导体层9f通过同一工艺一起制造。
在杂质半导体膜6f之上，形成漏电极6h。在杂质半导体膜6g之上，形成源电极6i。漏电极6h、源电极6i优选由从例如Cr膜、Al膜、Cr/Al层叠膜、AlTi合金膜、及AlTiNd合金膜之中选择的材料形成。漏电极6h、源电极6i由与漏电极5h、源电极5i相同的材料构成且为相同的厚度。因此，漏电极6h、源电极6i及漏电极5h、源电极5i如后所述，可以使用作为同一材料层的导电膜9h通过同一工艺一起制造。
在漏电极6h及源电极6i之上，形成绝缘性的第2绝缘膜12，漏电极6h及源电极6i等被第2绝缘膜12覆盖。在第2绝缘膜12上，形成钝化膜14。
另外，驱动晶体管6被第1绝缘膜11、第2绝缘膜12、钝化膜14覆盖。
在该驱动晶体管6中，第1绝缘膜11起到栅极绝缘膜的作用，在第1栅电极6a的电场作用的第1半导体膜6b的低一段的区域即凹部6c部分，形成沟道(沟道区域)。特别是，在第1半导体膜6b中，在成为第1栅电极6a侧的、第1半导体膜6b的第1区域61形成沟道，该第1区域61成为源电极6i和漏电极6h之间的电流经路。
另外，第1半导体膜6b的第1区域61是比第2区域62含有更多结晶性硅的半导体层，所以将该第1区域61作为沟道的电流经路的驱动晶体管6，相当于具备由结晶性硅构成的半导体膜(或以结晶性硅为主成分的半导体膜)的薄膜晶体管。即，驱动晶体管6的第1区域61内的微结晶硅，是结晶粒径大概为50～100nm的结晶性硅，与非晶质硅相比较，晶体管的驱动引起的阈值电压的偏移少，所以抑制了晶体管的劣化，而且由于载流子迁移率高，所以良好地起到通过开关晶体管5的控制而向EL元件8流动电流的驱动晶体管的作用。
电容器7连接在驱动晶体管6的第1栅电极6a和源电极6i之间。具体而言，电容器7的电极7a连接至驱动晶体管6的第1栅电极6a，电容器7的电极7b连接至驱动晶体管6的源电极6i。另外，如图32、图34所示，在基板10和第1绝缘膜11之间形成电容器7的一方的电极7a，在第1绝缘膜11和第2绝缘膜12之间形成电容器7的另一方的电极7b，电极7a和电极7b夹着作为电介质的第1绝缘膜11而相对。
并且，信号线3、电容器7的电极7a、驱动晶体管6的第1栅电极6a，是通过对在基板10的一面形成的导电膜，利用光刻法及蚀刻法等进行形状加工而一起形成的。
而且，电压供给线4、电容器7的电极7b、开关晶体管5的漏电极5h、源电极5i及驱动晶体管6的漏电极6h、源电极6i，是通过对在第1绝缘膜11的一面形成的导电膜，利用光刻法及蚀刻法等进行形状加工而一起形成的。
而且，扫描线2、开关晶体管5的第2栅电极5a是通过对在第2绝缘膜12的一面形成的导电膜，利用光刻法及蚀刻法等进行形状加工而一起形成的。并且，层叠在电压供给线4上的导电层4a，与扫描线2和第2栅电极5a一起形成。
而且，在第1绝缘膜11中，在漏电极5h和信号线3重叠的区域形成接触孔11b，在第1栅电极6a和源电极5i重叠的区域形成接触孔11c，在接触孔11b、11c内分别埋入接触插塞20b、20c。开关晶体管5的漏电极5h和信号线3通过接触插塞20b而电导通，开关晶体管5的源电极5i和电容器7的电极7a通过接触插塞20c而电导通，而且开关晶体管5的源电极5i和驱动晶体管6的第1栅电极6a通过接触插塞20c而电导通。并且，也可以不经由接触插塞20b、20c，而是漏电极5h与信号线3接触，源电极5i与第1栅电极6a。
而且，驱动晶体管6的第1栅电极6a与电容器7的电极7a成一体地相连，驱动晶体管6的漏电极6h与电压供给线4成一体地相连，驱动晶体管6的源电极6i与电容器7的电极7b成一体地相连。
像素电极8a间隔着第1绝缘膜11设置在基板10上，对每个像素P都独立形成。若是从像素电极8a侧射出EL元件8的光的底部发射构造，则该像素电极8a是透明电极，优选由从例如掺锡氧化铟(ITO)、掺锌氧化铟、氧化铟(In2O3)、氧化锡(SnO2)、氧化锌(ZnO)、及镉-锡氧化物(CTO)之中选择的材料形成。而且，在从对置电极8d侧射出EL元件8的光的顶部发射构造的情况下，像素电极8a优选将光反射性高的铝等单体或合金层作为下层作为光反射性层，作为上层优选为上述透明电极的层叠构造。并且，像素电极8a的一部分与驱动晶体管6的源电极6i重叠，像素电极8a和源电极6i连接。
另外，如图32、图33所示，第2绝缘膜12及钝化膜14形成为覆盖扫描线2、信号线3、电压供给线4、开关晶体管5、驱动晶体管6、像素电极8a的周缘部、电容器7的电极7b及第1绝缘膜11。即，在第2绝缘膜12及钝化膜14中，以各像素电极8a的中央部露出的方式形成开口部12a。因此，第2绝缘膜12及钝化膜14从平面视看形成为格子状。
EL元件8如图32、图33所示，具备：作为正极即第1电极的像素电极8a；形成在像素电极8a之上的化合物膜即空穴注入层8b；形成在空穴注入层8b之上的化合物膜即发光层8c；以及形成在发光层8c之上的作为第2电极的对置电极8d。对置电极8d是全部像素P所共用的单一电极，跨全部像素P连续形成。
空穴注入层8b是由例如作为导电性高分子的PEDOT(poly(ethylenedioxy)thiophene；聚乙撑二氧噻吩)及作为掺杂剂的PSS(polystyrene sulfonate；聚苯乙烯磺酸)构成的层，是从像素电极8a向发光层8c注入空穴的载流子注入层。
发光层8c是按每个像素P由具有发出R(红)、G(绿)、B(蓝)之中的任一光的材料，例如，聚芴系发光材料、聚亚苯基亚乙烯基系发光材料构成的层，伴随从对置电极8d供给的电子与从空穴注入层8b注入的空穴的复合而发光。因此，发出R(红)光的像素P、发出G(绿)光的像素P、发出B(蓝)光的像素P，其发光层8c的发光材料互不相同。并且，像素P的R(红)、G(绿)、B(蓝)例如以在纵方向排列同色像素的条纹图形而排列。并且，该图形不限于条纹图形，也可以是三角形排列。在排列图形是条纹图形的情况下，堤13的开口部13a被设置成沿着各像素P的排列图形的格子状或沿着列方向将多个像素P的像素电极8a的中央部集中露出的条纹状。
对置电极8d由工作函数低于像素电极8a的材料形成，被用作负极的情况下，例如，由包含铟、镁、钙、锂、钡、稀土类金属中的至少一种的单体或合金的下层及用于使表面电阻(sheet resistance)降低的上层的层叠体形成。在从对置电极8d侧射出EL元件8的光的顶部发射构造的情况下，上层是透明电极，优选由从例如掺锡氧化铟(ITO)、掺锌氧化铟、氧化铟(In2O3)、氧化锡(SnO2)、氧化锌(ZnO)及镉-锡氧化物(CTO)之中选择的材料形成，若是从像素电极8a侧射出EL元件8的光的底部发射，则优选光反射性高的铝等单体或合金层。
该对置电极8d是全部像素P所共用的电极，覆盖发光层8c等化合物膜与后述的堤13。
这样，通过第2绝缘膜12及堤13，将成为发光部位的发光层8c按照每个像素P隔开。
另外，在开口部13a内，作为载流子输送层的空穴注入层8b及发光层8c被层叠在像素电极8a上。并且，空穴注入层8b也可以跨多个像素P连续形成。这种情况下，优选具有空穴注入性的氧化锗。
具体而言，堤13如下起到阻挡隔壁的作用：在通过湿式法在像素P的被堤13包围的规定的区域形成空穴注入层8b、发光层8c时，使成为空穴注入层8b、发光层8c的材料被溶解或分散于溶剂中而成的液状体借助堤13而不流出到邻接的像素P。
例如，如图33所示，在第2绝缘膜12及钝化膜14之上设置的堤13的开口部13a的开口端，比第2绝缘膜12的开口部12a的开口端还位于内侧，堤13覆盖第2绝缘膜12及钝化膜14的整个面。并且，通过将第2绝缘膜12形成为宽度比堤13还宽的构造，开口部13a的宽度比开口部12a宽，钝化膜14及第2绝缘膜12的开口部12a的开口端的侧面从堤13的开口部13a露出也可以。
另外，在被各开口部13a围住的各像素电极8a上，涂敷含有作为空穴注入层8b的材料的液状体，对每个基板10进行加热而使该液状体干燥并成膜的化合物膜，作为第1载流子输送层即空穴注入层8b。
再者，在被各开口部13a围住的各空穴注入层8b上，涂敷含有作为发光层8c的材料的液状体，对每个基板10进行加热而使该液状体干燥并成膜的化合物膜，作为第2载流子输送层即发光层8c。
并且，覆盖该发光层8c和堤13地设置对置电极8d。
另外，在该EL面板1中，底部发射构造的情况下，像素电极8a、基板10及第1绝缘膜11是透明的，从发光层8c发出的光透射像素电极8a、第1绝缘膜11及基板10而射出。因此，基板10的背面成为显示面。
并且，不仅基板10侧，而且反对侧是显示面的顶部发射构造也可以。这种情况下，如上所述，使对置电极8d为透明电极，像素电极8a为反射电极，从发光层8c发出的光透射对置电极8d而射出。
该EL面板1被如下驱动而发光。
在全部电压供给线4上施加了规定电平的电压状态下，通过扫描驱动器向扫描线2依次施加电压，从而这些扫描线2被依次选择。与所选择的扫描线2对应的各像素P的开关晶体管5成为导通。
在各扫描线2被选择时，若通过数据驱动器将与灰度等级相对应的电平的电压施加到全部信号线3，则与被该选择的扫描线2对应的各像素P的开关晶体管5成为导通，所以该信号线3上的电压被施加到驱动晶体管6的栅电极6a。
对应于与在该驱动晶体管6的栅电极6a上施加的规定的灰度等级对应的电平的电压，驱动晶体管6的栅电极6a和源电极6i之间的电位差确定，驱动晶体管6的漏极-源极电流的大小确定，EL元件8以与该漏极-源极电流相对应的明亮度发光。之后，若该扫描线2的选择被解除，则开关晶体管5成为截止，所以按照在驱动晶体管6的栅电极6a上施加的电压，电荷被积蓄于电容器7中，驱动晶体管6的栅电极6a和源电极6i间的电位差被保持。因此，驱动晶体管6继续流动与选择时相同的电流值的漏极-源极电流，维持EL元件8的亮度。
即，通过开关晶体管5，施加在驱动晶体管6的栅电极6a上的电压，切换为施加在信号线3上的规定灰度等级电平的电压，驱动晶体管6使与在该栅电极6a上施加的电压的电平相对应的电流值的漏极-源极电流(驱动电流)从电压供给线4流向EL元件8，使EL元件8以与电流值(电流密度)对应的规定的灰度等级进行发光。
这样，通过具备开关晶体管5和驱动晶体管6的晶体管构造体56的驱动、控制，EL元件8发光，EL面板1发光。
接着，使用从图7A、图7B、图35A、图35B到图43A、图43B的工序图，对本发明涉及的构成EL面板1的晶体管构造体56的开关晶体管5和驱动晶体管6的制造方法进行说明。
并且，在该工序说明图中示出的开关晶体管5和驱动晶体管6，实际上，一部份形状等不同，但在此为了方便，将各薄膜晶体管示为同等的大小，概念性地图示各薄膜晶体管的主要部分进行说明。
图A侧是驱动晶体管6，图B侧是开关晶体管5。
首先，如图7A、图7B所示，在基板10上，通过溅射而淀积例如Cr膜、Al膜、Cr/Al层叠膜、AlTi合金膜或AlTiNd合金膜等栅极金属层，通过光刻法及蚀刻法等进行构图，形成驱动晶体管6的第1栅电极6a。而且，与第1栅电极6a一起，在基板10上形成信号线3、电容器7的电极7a(参照图33、图34)。
接着，如图35A、图35B所示，通过等离子体CVD(PE-CVD)，形成氮化硅等第1绝缘膜11。
进而，如图35A、图35B所示，在第1绝缘膜11上，通过等离子体CVD形成含有结晶性硅的半导体层9b。在形成成为半导体膜(5b、6b)的半导体层9b之际，先形成硅的结晶化度比较高的第1硅层91，接着形成硅的结晶化度比较低的第2硅层92。第2硅层92优选实质上仅为非晶质硅。
具体而言，虽然使SiH4气体和H2气体被等离子体分解后而形成第1硅层91，但通过将H2气体相对于SiH4气体的比例设定为压倒性地多，而且，为了使结晶化度更高而将等离子体功率和压力设定为较大，可以形成作为微结晶硅薄膜的第1硅层91。在本实施例中，作为载流子气体使用氩，在气体流量为SiH4/H2＝50/10500(SCCM)，功率密度为0.134(W/cm2)，压力300(Pa)的条件下形成第1硅层91。之后，通过使H2气体相对于SiH4气体的比例下降，使等离子体功率和压力下降，形成作为非晶质硅薄膜的第2硅层92。
在此，虽然有在作为微结晶硅薄膜的第1硅层91的该表面生成凹凸的倾向，但由于在第1硅层91上层叠着作为非晶质硅薄膜的第2硅层92，所以第1硅层91的表面凹凸被第2硅层92覆盖而被缓和。
而且，也可以不通过等离子体CVD来形成第1硅层91，而是通过向非晶质硅薄膜照射激光而使微结晶硅薄膜改质的手法来形成。这种情况下，在第1绝缘膜11上形成非晶质硅薄膜之后，从CVD装置的腔室取出基板进行激光照射处理而形成第1硅层91，之后再将基板放入CVD装置的腔室内，在第1硅层91上层叠第2硅层92。
并且，有关半导体层9b的第1硅层91和第2硅层92(半导体膜的第1区域和第2区域)的硅的结晶化度，可以根据通过例如拉曼分光测定而计算出的结晶化度进行判别。这种情况下，例如，非晶质硅给与在480cm-1附近具有宽的峰的光谱。晶界(grain boundary)或结晶径为5nm以下的非常微小的结晶硅，给与在500cm-1附近具有宽的峰的光谱。结晶化硅给与在520cm-1附近具有比较尖锐的峰的光谱。作为测定对象的第1硅层91、第2硅层92的硅薄膜的光谱，例如，如图59所示，可以将各成分光谱，即非晶质硅、晶界或结晶径为5nm以下的非常微小的结晶硅、结晶化硅的各光谱，以某一特定的比率重合来表示。可以通过公知的分析手法求出该比率，从而计算出结晶化度d(％)。在某一硅薄膜的光谱中所含的非晶质硅的成分光谱的强度为Ia-Si，晶界或结晶径为5nm以下的非常微小的结晶硅的成分光谱的强度为Iuc-Si，结晶化硅的成分光谱的强度为Ic-Si的情况下，结晶化度d(％)通过下述的式1计算出。
d(％)＝(Ic-Si+Iuc-Si)/(Ic-Si+Iuc-Si+Ia-Si)×100…(1)
该结晶化度d(％)越高，则硅薄膜中越含有结晶化的硅。定义为若结晶化度为20％以上则是微结晶硅薄膜，定义为若结晶化度小于20％则是非晶质硅薄膜。
而且，作为在第1绝缘膜11上形成半导体层9b的前处理，优选对第1绝缘膜11的表面实施等离子体处理。若对第1绝缘膜11实施等离子体处理，则使第1绝缘膜11的表面改质，可以提高在该第1绝缘膜11上成膜的结晶性硅的结晶化度。
作为本实施方式的等离子体处理，例如可以使用N2O气体，在气体流量为2000(SCCM)，功率密度为0.356(W/cm2)，压力为80(Pa)的条件下进行。虽然在该等离子体处理中使用N2O气体，但也能够代替N2O气体而在适当的条件下使用氧气、氮气。
进而，如图35A、图35B所示，在半导体层9b(第2硅层92)上，通过溅射、CVD法等形成成为杂质半导体膜的杂质半导体层9f。
并且，作为杂质半导体层9f使用何种材料，因薄膜晶体管是p型还是n型而异。p型晶体管的情况下，(p+Si)是通过在SiH4气体中混入乙硼烷等受主型杂质进行等离子体成膜而形成的。n型晶体管的情况下，(n+Si)是通过在SiH4气体中混入砷化三氢、磷化氢等施主型杂质进行等离子体成膜而形成的。
接着，如图36A、图36B所示，对半导体层9b及杂质半导体层9f通过光刻法·蚀刻法等进行构图，形成具有第1区域61和第2区域62的第1半导体膜6b及配置在该第1半导体膜6b上的杂质半导体层部9ff、以及具有第1区域51和第2区域52的第2半导体膜5b及配置在该第2半导体膜5b上的杂质半导体层部9ff。
接着，如图37A、图37B所示，以覆盖杂质半导体层部9ff的方式，在第1绝缘膜11上，通过例如溅射等，形成成为源电极及漏电极的导电膜9h。
接着，如图38A、图38B所示，对导电膜9h通过光刻法·蚀刻法等进行构图，形成驱动晶体管6的源电极6i及漏电极6h、开关晶体管5的源电极5i及漏电极5h。而且，与源电极及漏电极一起，形成电压供给线4、电容器7的电极7b(参照图33、图34)。
接着，如图39A、图39B所示，将漏电极6h及源电极6i作为掩膜，对杂质半导体层部9ff通过干法蚀刻进行构图，从而形成一对杂质半导体膜6f、6g。此时，第1半导体膜6b的上表面也被蚀刻，在第1半导体膜6b的上表面侧的第2区域62形成凹部6c。并且，在该凹部6c不到达第1半导体膜6b的第1区域61的蚀刻条件下，形成一对杂质半导体膜6f、6g，同时形成凹部6c。
同样，将漏电极5h及源电极5i作为掩膜，对杂质半导体层部9ff通过干法蚀刻进行构图，从而形成一对杂质半导体膜5f、5g。此时，第2半导体膜5b的上表面也被蚀刻，在第2半导体膜5b的上表面侧的第2区域52形成凹部5c。并且，在该凹部5c不到达第2半导体膜5b的第1区域51的蚀刻条件下，形成一对杂质半导体膜5f、5g，同时形成凹部5c。
接着，如图40A、图40B所示，形成对驱动晶体管6的源电极6i及漏电极6h、开关晶体管5的源电极5i及漏电极5h等进行覆盖的第2绝缘膜12。
并且，在形成第2绝缘膜12之前，形成与驱动晶体管6的源电极6i导通的像素电极8a(参照图33)。
而且，在第2绝缘膜12上，形成使电压供给线4露出的沟。
接着，如图41A、图41B所示，在第2绝缘膜12上，通过溅射等，形成例如Cr膜、Al膜、Cr/Al层叠膜、AlTi合金膜或AlTiNd合金膜等栅极金属层9a。
接着，如图42A、图42B所示，对栅极金属层9a通过光刻法及蚀刻法等进行构图，形成开关晶体管5的第2栅电极5a。而且，与第2栅电极5a一起，形成扫描线2、导电层4a(参照图32)。
接着，如图43A、图43B所示，将覆盖第2栅电极5a的钝化膜14形成在第2绝缘膜12上。
这样，制造了驱动晶体管6和开关晶体管5。
进而，对钝化膜14和第2绝缘膜12通过光刻进行构图，从而形成像素电极8a的中央部露出的开口部12a(参照图33)。
接着，在淀积聚酰亚胺等感光性树脂之后，进行曝光而形成具有使像素电极8a露出的开口部13a的、例如格子状的堤13(参照图33)。
接着，在堤13的开口部13a，涂敷成为空穴注入层8b的材料被溶解或分散于溶剂中而成的液状体，使该液状体干燥，从而成膜作为载流子输送层的空穴注入层8b，在堤13的开口部13a内的空穴注入层8b上，涂敷成为发光层8c的材料被溶解或分散于溶剂中而成的液状体，使该液状体干燥，从而成膜发光层8c(参照图33)。
接着，在堤13之上及发光层8c之上将对置电极8d成膜于一面，从而制造EL元件8(参照图33)，制造EL面板1。
如上所述，可以在形成底部栅极构造的第1薄膜晶体管即驱动晶体管6、及顶部栅极构造的第2薄膜晶体管即开关晶体管5之际，使在基板10和第1绝缘膜11之间形成驱动晶体管6的第1栅电极6a的工序，与在第2绝缘膜12和钝化膜14之间形成开关晶体管5的第2栅电极5a的工序为不同的工序，通过共用的工序来形成这以外的薄膜晶体管的构成。
即，通过使形成驱动晶体管6的第1栅电极6a的工序，与形成开关晶体管5的第2栅电极5a的工序以外的工序为共用的制造工序的制造方法，可以分别制作驱动晶体管6和开关晶体管5。
这样，若是通过共用的制造工序来形成驱动晶体管6的第1栅电极6a和开关晶体管5的第2栅电极5a以外的晶体管构造体56的制造方法，则可以抑制制造工序数，通过比以前少的工序数来分别制作驱动晶体管6和开关晶体管5。
另外，由于开关晶体管5的第2半导体膜5b在第2栅电极5a侧配置第2区域52，所以将第2半导体膜5b的含有更多非晶质硅的第2区域52作为沟道的电流经路，因此该开关晶体管5具有相当于具备由非晶质硅构成的半导体膜的薄膜晶体管的功能。另外，开关晶体管5良好地起到对驱动晶体管6的导通/截止进行控制的薄膜晶体管的作用。
而且，由于驱动晶体管6的第1半导体膜6b在第1栅电极6a侧配置第1区域61，所以将第1半导体膜6b的含有更多结晶性硅的第1区域61作为沟道的电流经路，因此该驱动晶体管6具有相当于具备由结晶性硅构成的半导体膜的薄膜晶体管的功能。另外，驱动晶体管6良好地起到通过开关晶体管5的控制而向EL元件8流动电流的薄膜晶体管的作用。
这样，驱动晶体管6和开关晶体管5分别具有不同的晶体管特性，通过发挥各自的功能，可以使EL面板1良好地发光。
而且，开关晶体管5及驱动晶体管6是逆交错构造的沟道蚀刻型的薄膜晶体管，具有不具备对第2半导体膜5b和第1半导体膜6b的沟道进行保护的沟道保护膜的构造。因此，与具备沟道保护膜的类型的薄膜晶体管进行比较时，可以省略形成沟道保护膜的工序，所以能够减少与制造工序数少的部分相应的制造成本。
而且，开关晶体管5是顶部栅极构造，是在第2栅电极5a的下方存在源电极5i及漏电极5h的构造，所以有时从第2栅电极5a来的电场被遮断在源电极5i及漏电极5h。但是，由于本实施方式3的开关晶体管5是沟道蚀刻型的薄膜晶体管，所以在源电极5i和漏电极5h之间的电流经路，是与第2半导体膜5b的凹部5c对应的第2区域52，成为第2区域52与第2绝缘膜12的界面侧，源电极5i和漏电极5h之下不流动。即，从第2栅电极5a来的电场被遮断在源电极5i及漏电极5h，在源电极5i和漏电极5h之下不生成沟道。即使在源电极5i和漏电极5h之下不产生沟道，源电极5i和漏电极5h之间的电流经路也能在第2半导体膜5b的凹部5c部分稳定。
引起，开关晶体管5很好地作用，可以良好地进行驱动晶体管6的导通/截止的开关。
(实施方式4)
接着，对本发明涉及的EL面板、晶体管构造体的实施方式4进行说明。并且，对与实施方式3相同的构成，赋予相同符号并省略说明。
使用图44～图46说明实施方式4的EL面板1的晶体管构造体560。其中，图44是与EL面板1的1个像素P相当的平面图，图45是沿着图44的XLV-XLV线的面的箭头视剖面图，图46是沿着图44的XLVI-XLVI线的面的箭头视剖面图。并且，在图44中，主要示出电极及布线。
如图44所示，各像素P的晶体管构造体560具备开关晶体管50和驱动晶体管60。作为第1薄膜晶体管的开关晶体管50及作为第2薄膜晶体管的驱动晶体管60，沿着信号线3排列，在开关晶体管50的附近配置电容器7，在驱动晶体管60的附近配置EL元件8。而且，在各像素P中，在扫描线2和电压供给线4之间，配置着开关晶体管50、驱动晶体管60、电容器7及EL元件8。
如图44～图46所示，在基板10上设置第1栅电极5a，覆盖该第1栅电极5a地在基板10的上表面形成第1绝缘膜11。在该第1绝缘膜11之上，分别在规定的位置形成第1半导体膜5b和第2半导体膜6b及一对杂质半导体膜5f、5g、6f、6g及漏电极5h、6h和源电极5i、6i，覆盖漏电极5h、6h及源电极5i、6i地形成第2绝缘膜12。在该第2绝缘膜12上设置第2栅电极6a，覆盖该第2栅电极6a地在第2绝缘膜12的上表面形成钝化膜14。
并且，驱动晶体管60的漏电极6h和源电极6i经由在夹着第2半导体膜6b的凹部6c的一对端部分别设置的一对杂质半导体膜6f、6g而连接至第1半导体膜6b的端部。而且，开关晶体管50的漏电极5h和源电极5经由夹着第1半导体膜5b的凹部5c的一对端部分别设置的一对杂质半导体膜5f、5g而连接至第2半导体膜5b的端部。
而且，信号线3形成在基板10和第1绝缘膜11之间。
扫描线2形成在第1绝缘膜11上。并且，在扫描线2上的第2绝缘膜12，形成沿着扫描线2的沟(省略图示)，在该沟内设置覆盖扫描线2的导电层2a。
电压供给线4形成在第1绝缘膜11上。并且，在电压供给线4上的第2绝缘膜12上形成沿着电压供给线4的沟(省略图示)，在该沟内设置覆盖电压供给线4的导电层4a。以导电层4a接触电压供给线4的方式层叠导电层4a，从而谋求电压供给线4的低电阻化，谋求经由驱动晶体管60向EL元件8供给的电流量的稳定化。
而且，如图44、图46所示，开关晶体管50是逆交错构造沟道蚀刻型的底部栅极构造的第1薄膜晶体管。该开关晶体管50具有第1栅电极5a、第1半导体膜5b、杂质半导体膜5f、5g、第1漏电极5h、第1源电极5i等。
第1栅电极5a形成在基板10和第1绝缘膜11之间。该第1栅电极5a优选由从例如Cr膜、Al膜、Cr/Al层叠膜、AlTi合金膜、及AlTiNd合金膜之中选择的材料形成。而且，在第1栅电极5a之上形成绝缘性的第1绝缘膜11，通过该第1绝缘膜11覆盖第1栅电极5a。第1绝缘膜11例如具有光透射性，由硅氮化物或硅氧化物构成。在该第1绝缘膜11上且与第1栅电极5a对应的位置形成本征的第1半导体膜5b，第1半导体膜5b夹着第1绝缘膜11与第1栅电极5a相对。
第1半导体膜5b例如含有结晶性硅，特别是微结晶硅(microcrystalline silicon)，具有位于第1绝缘膜11侧的第1区域51和其反对面侧的位于第2绝缘膜12侧的第2区域52。在此，第2区域52的硅的结晶化度形成为比第1区域51高。换而言之，第1半导体膜5b的第2区域52与第1区域51相比较，硅的结晶化度相对高，结晶性硅区域的比例比第1区域51高。另外，第1半导体膜5b的第1区域51与第2区域52相比较，非晶质硅(amorphous silicon)区域的比例高，优选实质上仅为非晶质硅的区域。
而且，在第1半导体膜5b的上表面的含有与第1栅电极5a对应的区域的一部分的大致中央侧，形成凹部5c。该凹部5c形成在第1半导体膜5b的第2区域52，不到达第1区域51。并且，第1半导体膜5b的凹部5c所对应的部分成为沟道被形成的沟道区域。
在该第1半导体膜5b中夹着凹部5c的两端部，比凹部5c还高一段。在第1半导体膜5b的一端部之上，形成杂质半导体膜5f，在第1半导体膜5b的另一端部之上，形成杂质半导体膜5g。另外，杂质半导体膜5f、5g分别在第1半导体膜5b的两端侧相互分离地形成。并且，杂质半导体膜5f、5g虽然是n型半导体，但不限于此，开关晶体管50若为p型晶体管，则也可以是p型半导体。
在杂质半导体膜5f之上，形成漏电极5h。在杂质半导体膜5g之上，形成源电极5i。漏电极5h、源电极5i优选由从例如Cr膜、Al膜、Cr/Al层叠膜、AlTi合金膜、及AlTiNd合金膜之中选择的材料形成。
在漏电极5h及源电极5i之上，形成绝缘性的第2绝缘膜12，漏电极5h及源电极5i等被第2绝缘膜12覆盖。第2绝缘膜12例如具有氮化硅或氧化硅。
在第2绝缘膜12上，形成钝化膜14。钝化膜14例如具有氮化硅或氧化硅。
另外，开关晶体管50被第1绝缘膜11、第2绝缘膜12、钝化膜14覆盖。
在该开关晶体管50中，第1绝缘膜11起到栅极绝缘膜的作用，第1栅电极5a的电场作用的第1半导体膜5b的低一段的区域即凹部5c部分，成为沟道被形成的沟道区域。特别是，在第1半导体膜5b中成为第1栅电极5a侧的、第1半导体膜5b的第1区域51形成沟道，该第1区域51成为源电极5i和漏电极5h之间的电流经路。
另外，由于第1半导体膜5b的第1区域51是含有更多非晶质硅(amorphous silicon)的半导体层，所以将该第1区域51作为沟道的电流经路的开关晶体管50，相当于具备由非晶质硅构成的半导体膜(或将非晶质硅作为主成分的半导体膜)的薄膜晶体管。即，开关晶体管50的第1区域51的非晶质硅与微结晶硅这样的结晶性硅相比较，漏电流少，在半导体层流动的电流的导通/截止比，即，(导通时在半导体层流动的电流)/(截止时在半导体层流动的电流)的值大，因此很好地起到对驱动晶体管60的导通/截止进行控制的开关晶体管的作用。
而且，如图44、图45所示，驱动晶体管60是逆交错构造沟道蚀刻型的顶部栅极构造的第2薄膜晶体管。该驱动晶体管60具有第2栅电极6a、第2半导体膜6b、杂质半导体膜6f、6g、第2漏电极6h、第2源电极6i等。
在基板10的上表面形成的绝缘性的第1绝缘膜11，例如，具有光透射性，由硅氮化物或硅氧化物构成。在该第1绝缘膜11上且与第2栅电极6a对应的位置形成本征的第2半导体膜6b。
第2半导体膜6b例如含有结晶性硅，特别是微结晶硅(microcrystalline silicon)，具有位于第1绝缘膜11侧的第1区域61和位于反对面侧的第2绝缘膜12侧的第2区域62。在此，第2区域62的硅的结晶化度形成为比第1区域61高。换而言之，第2半导体膜6b的第2区域62与第1区域61相比较，硅的结晶化度相对高，结晶性硅区域的比例比第1区域51高。另外，第2半导体膜6b的第1区域61与第2区域62相比较，非晶质硅(amorphous silicon)区域的比例高，优选实质上仅为非晶质硅的区域。第2半导体膜6b的第1区域61是与第1半导体膜5b的第1区域51相同的组成且为相同的厚度，第2半导体膜6b的第2区域62是与第1半导体膜5b的第2区域52相同的组成且为相同的厚度。因此，第2半导体膜6b及第1半导体膜5b如后所述，可以使用作为同一材料层的半导体层9b通过同一工艺一起制造。
而且，在第2半导体膜6b的上表面的、包含与第2栅电极6a对应的区域的一部分的大致中央侧，形成凹部6c。该凹部6c形成在第2半导体膜6b的第2区域62，不到达第1区域61。并且，第2半导体膜6b的凹部6c所对应的部分成为沟道被形成的沟道区域。
在该第2半导体膜6b夹着凹部5c的两端部，比凹部5c还高一段。在第2半导体膜6b的一端部之上，形成杂质半导体膜6f，在第2半导体膜6b的另一端部之上，形成杂质半导体膜6g。另外，杂质半导体膜6f、6g分别在第2半导体膜6b的两端侧相互分离地形成。并且，杂质半导体膜6f、6g虽然是n型半导体，但不限于此，驱动晶体管60若为p型晶体管，则也可以是p型半导体。杂质半导体膜6f、6g由与杂质半导体膜5f、5g相同的材料构成且为相同的厚度。因此，杂质半导体膜6f、6g及杂质半导体膜5f、5g如后所述，使用作为同一材料层的杂质半导体层9f通过同一工艺一起制造。
在杂质半导体膜6f之上，形成漏电极6h。在杂质半导体膜6g之上，形成源电极6i。漏电极6h、源电极6i优选由从例如Cr膜、Al膜、Cr/Al层叠膜、AlTi合金膜、及AlTiNd合金膜之中选择的材料形成。漏电极5h、源电极5i由与漏电极6h、源电极6i相同的材料构成且为相同的厚度。因此，漏电极5h、源电极5i及漏电极6h、源电极6i如后所述，使用作为同一材料层的导电膜9h通过同一工艺一起制造。
在漏电极6h及源电极6i之上，形成绝缘性的第2绝缘膜12，漏电极6h及源电极6i等被第2绝缘膜12覆盖。
第2栅电极6a形成在第2绝缘膜12上且第2半导体膜6b的凹部6c所对应的位置。该第2栅电极6a优选由从例如Cr膜、Al膜、Cr/Al层叠膜、AlTi合金膜、及AlTiNd合金膜之中选择的材料形成。第2绝缘膜12上的第2栅电极6a被钝化膜14覆盖。
另外，驱动晶体管60被第1绝缘膜11、第2绝缘膜12、钝化膜14覆盖。
在该驱动晶体管60中，第2绝缘膜12起到栅极绝缘膜的作用，在第2栅电极6a的电场作用的第2半导体膜6b的低一段的区域即凹部6c部分形成沟道(沟道区域)，在第2半导体膜6b，在成为第2栅电极6a侧的、第2半导体膜6b的第2区域62形成沟道，该第2区域62成为源电极6i和漏电极6h之间的电流经路。
另外，第2半导体膜6b的第2区域62是比第1区域61含有更多结晶性硅的半导体层，所以将该第2区域62作为沟道的电流经路的驱动晶体管60，相当于具有将由结晶性硅构成的半导体膜(或将结晶性硅作为主成分的半导体膜)的薄膜晶体管。即，驱动晶体管60的第2区域62内的微结晶硅，是结晶粒径大概为50～100nm的结晶性硅，与非晶质硅相比较，晶体管的驱动引起的阈值电压的偏移少，所以抑制晶体管的劣化，而且载流子迁移率高，因此起到通过开关晶体管50的控制而向EL元件8流动电流的驱动晶体管的作用。
并且，在该顶部栅极构造的驱动晶体管60中，第2半导体膜6b的第2区域62中的沟道的电流经路，不是与第1区域61的界面侧，而是与更接近第2栅电极6a的第2绝缘膜12的界面侧。与第2半导体膜6b的第2区域62的与第1区域61的界面侧相比较，与第2绝缘膜12的界面侧的硅的结晶化度更高一层，所以适于驱动晶体管60的电流经路。
这是因为，在形成由结晶性硅构成的第2区域62之初，硅的结晶化不稳定，在第2区域62的与第1区域61的界面侧容易生成硅的结晶化度比较差的起始层，在与第2绝缘膜12的界面侧的第2区域62，硅的结晶化稳定的半导体膜的成膜是可能的。
另外，与硅的结晶化稳定而成膜的第2绝缘膜12的界面侧的第2区域62更加适用于电流经路，所以以将该第2区域62作为电流经路的方式，驱动晶体管60形成顶部栅极构造，从而驱动晶体管60更加良好地起到驱动晶体管的作用。
电容器7连接在驱动晶体管60的第2栅电极6a和源电极6i之间。具体而言，电容器7的电极7a连接至驱动晶体管60的第2栅电极6a，电容器7的电极7b连接至驱动晶体管60的源电极6i。另外，如图44、图46所示，在基板10和第1绝缘膜11之间形成电容器7的一方的电极7a，在第1绝缘膜11和第2绝缘膜12之间形成电容器7的另一方的电极7b，电极7a和电极7b夹着作为电介质的第1绝缘膜11而相对。
并且，信号线3、电容器7的电极7a、开关晶体管50的第1栅电极5a，是通过对在基板10的一面形成的导电膜，利用光刻法及蚀刻法等进行形状加工而一起形成的。
而且，扫描线2、电压供给线4、电容器7的电极7b、开关晶体管50的漏电极5h、源电极5i及驱动晶体管60的漏电极6h、源电极6i，是通过对在第1绝缘膜11的一面形成的导电膜，利用光刻法及蚀刻法等进行形状加工而一起形成的。
而且，驱动晶体管60的第2栅电极6a是通过对在第2绝缘膜12的一面形成的导电膜，利用光刻法及蚀刻法等进行形状加工而一起形成的。并且，层叠在电压供给线4上的导电层4a和层叠在扫描线2上的导电层2a与第2栅电极6a一起形成。
而且，在第1绝缘膜11中，在第1栅电极5a和扫描线2重叠的区域形成接触孔11a，在漏电极5h和信号线3重叠的区域形成接触孔11b，在第2栅电极6a和源电极5i重叠的区域形成接触孔11c。并且，接触孔11c与第2绝缘膜12连通地形成。在该接触孔11a～11c内分别埋入接触插塞20a～20c。通过接触插塞20a而将开关晶体管50的第1栅电极5a和扫描线2电导通，通过接触插塞20b而将开关晶体管50的漏电极5h和信号线3电导通，通过接触插塞20c而将开关晶体管50的源电极5i和电容器7的电极7a电导通、而且将开关晶体管50的源电极5i和驱动晶体管60的第2栅电极6a电导通。并且，也可以不经由接触插塞20a～20c，而是扫描线2直接与第1栅电极5a接触，漏电极5h与信号线3接触，源电极5i与第2栅电极6a接触而导通。
而且，驱动晶体管60的漏电极6h与电压供给线4成一体地相连，驱动晶体管60的源电极6i与电容器7的电极7b成一体地相连。
由该开关晶体管50和驱动晶体管60构成的晶体管构造体560的驱动，通过控制而使EL元件8同样发光，具备晶体管构造体560的EL面板1也同样发光。
接着，使用如从图21A、21B、图47A、47B到图55A、图55B的工序图来说明本发明涉及的构成EL面板1的晶体管构造体560的开关晶体管50和驱动晶体管60的制造方法。
并且，在该工序说明图示出的开关晶体管50和驱动晶体管60，实际上一部分形状等不同，但在此为了方便，将各薄膜晶体管作为具有同等的大小的晶体管示出，概念性地图示各薄膜晶体管的主要部分进行说明。
图A侧是驱动晶体管60，图B侧是开关晶体管50。
首先，如图21A、图21B所示，在基板10上通过溅射而淀积例如Cr膜、Al膜、Cr/Al层叠膜、AlTi合金膜或AlTiNd合金膜等栅极金属层，通过光刻法及蚀刻法等进行构图，形成开关晶体管50的第1栅电极5a。而且，与第1栅电极5a一起，在基板10上形成信号线3、电容器7的电极7a(参照图44、图46)。
接着，如图47A、图47B所示，通过等离子体CVD(PE-CVD)，形成氮化硅等第1绝缘膜11。
进而，如图47A、图47B所示，在第1绝缘膜11上，通过等离子体CVD成膜含有结晶性硅的半导体层9b。在形成作为半导体膜(5b、6b)的半导体层9b之际，先成膜硅的结晶化度比较低的第1硅层91，接着成膜硅的结晶化度比较高的第2硅层92。第1硅层91优选实质上仅为非晶质硅。
具体而言，在H2气体相对于SiH4气体的比例低，等离子体功率和压力低的条件下，形成作为非晶质硅薄膜的第1硅层91。之后，使H2气体相对于SiH4气体的比例压倒性地多，而且，为了更加提高结晶化度而使等离子体功率和压力大，从而形成作为微结晶硅薄膜的第2硅层92。在本实施例中，作为载流子气体使用氩，气体流量为SiH4/H2＝50/10500(SCCM)，功率密度为0.134(W/cm2)，压力300(Pa)的条件下成膜第2硅层92。
并且，有关半导体层9b的第1硅层91和第2硅层92(半导体膜的第1区域和第2区域)的硅的结晶化度，根据通过拉曼分光测定而计算出的结晶化度来判别，如实施方式3中所述，定义为若结晶化度为20％以上则是微结晶硅薄膜，定义为若结晶化度小于20％则是非晶质硅薄膜(参照图59)。
而且，作为在第1绝缘膜11上成膜半导体层9b的前处理，优选对第1绝缘膜11的表面实施等离子体处理。若对第1绝缘膜11实施等离子体处理，则可以将第1绝缘膜11的表面改质，提高在该第1绝缘膜11上成膜的结晶性硅的结晶化度。
作为本实施方式的等离子体处理，例如在使用H2气体，气体流量为1000(SCCM)，功率密度为0.178(W/cm2)，压力为80(Pa)的条件下进行。
进而，如图47A、图47B所示，在半导体层9b(第2硅层92)上，通过溅射、CVD法等成膜作为杂质半导体膜的杂质半导体层9f。
并且，作为杂质半导体层9f使用何种材料，因薄膜晶体管是p型还是n型而异。p型晶体管的情况下，(p+Si)是通过在SiH4气体中混入乙硼烷等受主型杂质进行等离子体成膜而形成的。n型晶体管的情况下，(n+Si)是通过在SiH4气体中混入砷化三氢、磷化氢等施主型杂质进行等离子体成膜而形成的。
接着，如图48A、图48B所示，对半导体层9b及杂质半导体层9f通过光刻法·蚀刻法等进行构图，形成具有第1区域61和第2区域62的第2半导体膜6b及配置在该第2半导体膜6b上的杂质半导体层部9ff、以及具有第1区域51和第2区域52的第1半导体膜5b及配置在该第1半导体膜5b上的杂质半导体层部9ff。
接着，如图49A、图49B所示，以覆盖杂质半导体层部9ff的方式，在第1绝缘膜11上，通过例如溅射等，形成作为源电极及漏电极的导电膜9h。
接着，如图50A、图50B所示，对导电膜9h通过光刻法·蚀刻法等进行构图，形成驱动晶体管6的源电极6i及漏电极6h、开关晶体管5的源电极5i及漏电极5h。而且，与源电极及漏电极一起，形成扫描线2、电压供给线4、电容器7的电极7b(参照图44～图46)。
接着，如图51A、图51B所示，将漏电极6h及源电极6i作为掩膜，对杂质半导体层部9ff通过干法蚀刻进行构图，从而形成一对杂质半导体膜6f、6g。此时，第2半导体膜6b的上表面也被蚀刻，在第2半导体膜6b的上表面侧的第2区域62形成凹部6c。并且，在该凹部6c不到达第2半导体膜6b的第1区域61的蚀刻条件下，形成一对杂质半导体膜6f、6g，同时形成凹部6c。
同样，将漏电极5h及源电极5i作为掩膜，对杂质半导体层部9ff通过干法蚀刻进行构图，从而形成一对杂质半导体膜5f、5g。此时，第1半导体膜5b的上表面也被蚀刻，在第1半导体膜5b的上表面侧的第2区域52形成凹部5c。并且，在该凹部5c不到达第1半导体膜5b的第1区域51的蚀刻条件下，形成一对杂质半导体膜5f、5g，同时形成凹部5c。
特别是，伴随着对杂质半导体层部9ff实施干法蚀刻，在顶部栅极构造的驱动晶体管60的第2半导体膜6b形成凹部6c之际，优选从第2半导体膜6b的第2区域62的上表面不超过该第2区域62的厚度的一半地实施蚀刻。优选以形成到第2区域62的厚度三分之一为止的深度的凹部6c的方式实施蚀刻。
这是因为，若从第2半导体膜6b的第2区域62的上表面实施超过该第2区域62的厚度一半的蚀刻，则有时凹部6c到达第2区域62的起始层，在该第2区域62的电流经路中含有起始层，存在妨碍晶体管的导通电流的提高的异常。
于是，将第2区域62中的硅的结晶化稳定的部分(第2区域62的上表面侧)作为电流经路，所以不会过深地蚀刻第2半导体膜6b的第2区域62，优选使凹部6c的深度止于第2区域62的厚度一半的程度。
接着，如图52A、图52B所示，形成对驱动晶体管60的源电极6i及漏电极6h、开关晶体管50的源电极5i及漏电极5h等进行覆盖的第2绝缘膜12。
并且，在形成第2绝缘膜12之前，形成与驱动晶体管60的源电极6i导通的像素电极8a(参照图45)。
而且，在第2绝缘膜12上，形成使扫描线2、电压供给线4露出的沟。
接着，如图53A、图53B所示，在第2绝缘膜12上，通过溅射等形成例如Cr膜、Al膜、Cr/Al层叠膜、AlTi合金膜或AlTiNd合金膜等栅极金属层9a。
接着，如图54A、图54B所示，对栅极金属层9a通过光刻法及蚀刻法等进行构图，形成驱动晶体管60的第2栅电极6a。而且，与第2栅电极6a一起形成导电层2a、4a(参照图44)。
接着，如图55A、图55B所示，将覆盖第2栅电极6a的钝化膜14形成在第2绝缘膜12上。
这样，制造了驱动晶体管60和开关晶体管50。
进而，对钝化膜14和第2绝缘膜12通过光刻进行构图，从而形成像素电极8a的中央部露出的开口部12a(参照图45)。
接着，在淀积聚酰亚胺等感光性树脂之后，进行曝光而形成具有像素电极8a露出的开口部13a的、例如格子状的堤13(参照图45)。
接着，在堤13的开口部13a，涂敷成为空穴注入层8b、发光层8c的材料被溶解或分散于溶剂中而成的液状体，使该液状体干燥，从而依次成膜作为载流子输送层的空穴注入层8b、发光层8c(参照图45)。
接着，在堤13之上及发光层8c之上将对置电极8d成膜于一面，从而制造EL元件8(参照图45)，制造EL面板1。
如上所述，在形成底部栅极构造的第1薄膜晶体管即开关晶体管50和顶部栅极构造的第2薄膜晶体管即驱动晶体管60之际，使在基板10和第1绝缘膜11之间形成开关晶体管50的第1栅电极5a的工序、与在第2绝缘膜12和钝化膜14之间形成驱动晶体管60的第2栅电极6a的工序为不同工序，可以通过共用的工序形成这以外的薄膜晶体管的构成。
即，通过使形成开关晶体管50的第1栅电极5a的工序和形成驱动晶体管60的第2栅电极6a的工序以外的工序为共用的制造工序的制造方法，可以分开制作驱动晶体管60和开关晶体管50。
这样，若是使开关晶体管50的第1栅电极5a和驱动晶体管60的第2栅电极6a以外为共用的制造工序的晶体管构造体560的制造方法，则可以抑制制造工序数，用比以前少的工序数来分开制作驱动晶体管60和开关晶体管50。
另外，由于开关晶体管50的第1半导体膜5b在第1栅电极5a侧配置第1区域51，所以将第1半导体膜5b的含有更多非晶质硅的第1区域51作为沟道的电流经路，所以该开关晶体管50具有相当于具备由非晶质硅构成的半导体膜的薄膜晶体管的功能。另外，开关晶体管50良好地起到对驱动晶体管60的导通/截止进行控制的薄膜晶体管的作用。
而且，由于驱动晶体管60的第2半导体膜6b在第2栅电极6a侧配置第2区域62，所以将第2半导体膜6b的含有更多结晶性硅的第2区域62作为沟道的电流经路，因此该驱动晶体管60具有相当于具备由结晶性硅构成的半导体膜的薄膜晶体管的功能。另外，驱动晶体管60良好地起到通过开关晶体管50的控制而向EL元件8流动电流的薄膜晶体管的作用。
这样，驱动晶体管60和开关晶体管50各具有不同的晶体管特性，发挥各自的作用，从而可以使EL面板1良好地发光。
而且，开关晶体管50及驱动晶体管60是逆交错构造的沟道蚀刻型的薄膜晶体管，具有具备对第1半导体膜5b和第2半导体膜6b的沟道进行保护的沟道保护膜的构造。因此，与具备沟道保护膜的类型的薄膜晶体管相比较的情况下，可以省略形成沟道保护膜的工序，所以能够减少与制造工序数少的部分相对应的制造成本。
而且，驱动晶体管60是顶部栅极构造，是在第2栅电极6a的下方存在源电极6i及漏电极6h的构造，所以有时从第2栅电极6a来的电场被遮断于源电极6i及漏电极6h。但是，由于本实施方式4的驱动晶体管60是沟道蚀刻型的薄膜晶体管，所以源电极6i和漏电极6h之间的电流经路，是第2半导体膜6b的凹部6c所对应的第2区域62，成为第2区域62的与第2绝缘膜12的界面侧，在源电极6i和漏电极6h之下不流动。即，从第2栅电极6a来的电场被遮断于源电极6i及漏电极6h，源电极6i和漏电极6h之下不产生沟道。即使源电极6i和漏电极6h之下不产生沟道，源电极6i和漏电极6h之间的电流经路也在第2半导体膜6b的凹部6c部分稳定，构成为导通电流不降低。
因此，驱动晶体管60的驱动电流稳定，驱动晶体管60良好地起作用，所以可以使EL元件8良好地发光驱动。
而且，在对EL元件8进行发光驱动之际，虽然有时全部像素所共用的电极即对置电极8d引起的电场作用于驱动晶体管60，但由于驱动晶体管60形成为顶部栅极构造，所以第2栅电极6a可以遮断该电场。第2栅电极6a遮断对置电极8d引起的电场，从而可以防止该电场引起的源极·漏极间的电压变化，可以抑制驱动晶体管60的驱动电流的降低，维持起到驱动晶体管60的驱动晶体管的作用。
另外，如上所述形成制造的EL面板1，用作各种电子机器的显示面板。
例如，如图56所示的便携电话机200的显示面板1a、如图57A、图57B所示的数字相机300的显示面板1b、如图58所示的个人计算机400的显示面板1c，可以适用EL面板1。
并且，本发明的应用不限于上述实施方式，在不脱离本发明的宗旨的范围内能适当变更。
在上述各实施方式中，各像素虽然具备开关晶体管及驱动晶体管这2个晶体管，但不限于此，例如，也可以是如图60所示的晶体管构成。这种情况下，开关晶体管501及开关晶体管502是与上述开关晶体管5或开关晶体管50相同的构造，驱动晶体管601也可以是与上述驱动晶体管6或驱动晶体管60相同的构造。
本申请包含申请于2010年7月9日的日本国专利申请第2010-156331号及日本国专利申请第2010-156338号的说明书、权利要求书、附图、摘要的全部内容，并通过在此引用而记入。
虽然示出并说明了各种典型的实施方式，但本发明不限于上述实施方式。因此，本发明的范围仅由权利要求书限定。

Claims (22)

1.一种晶体管构造体，其特征在于，具备：
第1薄膜晶体管，具备第1栅电极、覆盖所述第1栅电极的第1绝缘膜、及在与所述第1栅电极对应的位置的所述第1绝缘膜上形成的第1半导体膜；及
第2薄膜晶体管，具备在所述第1绝缘膜上形成的第2半导体膜、覆盖所述第2半导体膜的第2绝缘膜、及在所述第2绝缘膜上与所述第2半导体膜的沟道区域对应的位置形成的第2栅电极；
所述第1半导体膜及所述第2半导体膜各具有成为所述第1绝缘膜侧的第1区域和成为其反对面侧的第2区域，所述第1区域和所述第2区域的任一方的硅的结晶化度比另一方高。
2.如权利要求1所记载的晶体管构造体，其中，
所述第1半导体膜及所述第2半导体膜各自的所述第1区域和所述第2区域的所述另一方与各自的所述一方相比较，非晶质硅区域的比例高。
3.如权利要求1所记载的晶体管构造体，其中，
所述第1薄膜晶体管的所述第1半导体膜中的所述沟道区域的第1区域成为所述第1半导体膜的电流经路，
所述第2薄膜晶体管的所述第2半导体膜中的所述沟道区域的第2区域成为所述第2半导体膜的电流经路。
4.如权利要求1所记载的晶体管构造体，其中，具有：
电压供给线，与所述第1薄膜晶体管和所述第2薄膜晶体管的至少一个连接；及
导电层，在所述电压供给线上，由与所述第2栅电极相同的材料构成。
5.如权利要求1所记载的晶体管构造体，其中，
所述第1薄膜晶体管具有分别设置在所述第1半导体膜和所述第2绝缘膜之间的源电极、漏电极，
所述第2薄膜晶体管具有分别设置在所述第2半导体膜和所述第2绝缘膜之间的源电极、漏电极。
6.一种发光装置，其特征在于，具备：
第1薄膜晶体管，具备第1栅电极、覆盖所述第1栅电极的第1绝缘膜、及在与所述第1栅电极对应的位置的所述第1绝缘膜上形成的第1半导体膜；
第2薄膜晶体管，具备在所述第1绝缘膜上形成的第2半导体膜、覆盖所述第2半导体膜的第2绝缘膜、及在所述第2绝缘膜上与所述第2半导体膜的沟道区域对应的位置形成的第2栅电极；及
发光元件，通过所述第1薄膜晶体管和所述第2薄膜晶体管的控制进行发光；
所述第1半导体膜及所述第2半导体膜各具有成为所述第1绝缘膜侧的第1区域和成为其反对面侧的第2区域，所述第1区域和所述第2区域的任一方的硅的结晶化度比另一方高。
7.如权利要求6所记载的发光装置，其中，
所述第1半导体膜及所述第2半导体膜各自的所述第1区域和所述第2区域的所述另一方与各自的所述一方相比较，非晶质硅区域的比例高。
8.如权利要求6所记载的发光装置，其中，
所述第1薄膜晶体管的所述第1半导体膜中的所述沟道区域的第1区域成为所述第1半导体膜的电流经路，
所述第2薄膜晶体管的所述第2半导体膜中的所述沟道区域的第2区域成为所述第2半导体膜的电流经路。
9.如权利要求6所记载的发光装置，其中，
所述第1薄膜晶体管和所述第2薄膜晶体管之中的、所述第1区域及所述第2区域的结晶化度相对高的所述一方位于栅电极侧、且所述第1区域及所述第2区域的结晶化度相对低的所述另一方位于与栅电极相反一侧的薄膜晶体管，是向所述发光元件流动电流的驱动晶体管。
10.如权利要求6所记载的发光装置，其中，
所述第1薄膜晶体管和所述第2薄膜晶体管之中的、所述第1区域及所述第2区域的结晶化度相对高的所述一方位于与栅电极侧相反一侧、且所述第1区域及所述第2区域的结晶化度相对低的所述另一方位于栅电极的薄膜晶体管，是开关晶体管。
11.如权利要求6所记载的发光装置，其中，具有：
电压供给线，与所述第1薄膜晶体管和所述第2薄膜晶体管的至少一个连接；及
导电层，在所述电压供给线上，由与所述第2栅电极相同的材料构成。
12.如权利要求6所记载的发光装置，其中，
所述第1薄膜晶体管具有分别设置在所述第1半导体膜和所述第2绝缘膜之间的源电极、漏电极，
所述第2薄膜晶体管具有分别设置在所述第2半导体膜和所述第2绝缘膜之间的源电极、漏电极。
13.一种晶体管构造体，其特征在于，具备：
第1薄膜晶体管，具备第1栅电极、覆盖所述第1栅电极设置的第1绝缘膜、及第1半导体膜，所述第1半导体膜在所述第1绝缘膜上设置在所述第1栅电极的上部，在所述第1半导体膜的上表面的一部分且与所述第1栅电极对应的区域的至少一部分具有凹部；及
第2薄膜晶体管，具备设置在所述第1绝缘膜上的第2半导体膜、覆盖所述第2半导体膜而设置在所述第1绝缘膜上的所述第2绝缘膜、及间隔着所述第2绝缘膜而设置在所述第2半导体膜的上部的第2栅电极，在所述第2半导体膜的上表面的一部分且与所述第2栅电极对应的区域的至少一部分具有凹部；
所述第1半导体膜及所述第2半导体膜各自具有成为所述第1绝缘膜侧的第1区域、成为其反对面侧且形成了所述凹部的第2区域，所述第1区域和所述第2区域的任一方的硅的结晶化度比另一方高。
14.如权利要求13所记载的晶体管构造体，其中，
所述第1半导体膜及所述第2半导体膜各自的所述第1区域和所述第2区域的所述另一方中的非晶质硅区域的比例，比所述一方中的所述非晶质硅区域的比例高。
15.如权利要求13所记载的晶体管构造体，其中，
所述第1薄膜晶体管具备经由杂质半导体膜而与所述第1半导体膜的所述凹部以外的区域的至少一部分电连接的第1源电极及第1漏电极，
所述第2薄膜晶体管具备经由杂质半导体膜而与所述第2半导体膜的所述凹部以外的区域的至少一部分电连接的第2源电极及第2漏电极。
16.如权利要求13所记载的晶体管构造体，其中，
在所述第1薄膜晶体管中，所述第1半导体膜中的所述第1区域成为所述第1源电极和所述第1漏电极之间的电流经路，
在所述第2薄膜晶体管中，所述第2半导体膜中的所述第2区域成为所述第2源电极和所述第2漏电极之间的电流经路。
17.一种发光装置，其特征在于，具备：
第1薄膜晶体管，具备第1栅电极、覆盖所述第1栅电极而设置的第1绝缘膜、及第1半导体膜，所述第1半导体膜在所述第1绝缘膜上设置在所述第1栅电极的上部，在所述第1半导体膜的上表面的一部分且与所述第1栅电极对应的区域的至少一部分具有凹部；
第2薄膜晶体管，具备设置在所述第1绝缘膜上的第2半导体膜、覆盖所述第2半导体膜而设置在所述第1绝缘膜上的所述第2绝缘膜、及间隔着所述第2绝缘膜而设置在所述第2半导体膜的上部的第2栅电极，在所述第2半导体膜的上表面的一部分且与所述第2栅电极对应的区域的至少一部分具有凹部；及
发光元件，通过所述第1薄膜晶体管和所述第2薄膜晶体管的控制进行发光；
所述第1半导体膜及所述第2半导体膜各自具有成为所述第1绝缘膜侧的第1区域、及成为其反对面侧且形成了所述凹部的第2区域，所述第1区域和所述第2区域的任一方的硅的结晶化度比另一方高。
18.如权利要求17所记载的发光装置，其中，
所述第1半导体膜及所述第2半导体膜各自的所述第1区域和所述第2区域的所述另一方中的非晶质硅区域的比例，比所述一方中的所述非晶质硅区域的比例高。
19.如权利要求17所记载的发光装置，其中，
所述第1薄膜晶体管具备经由杂质半导体膜而与所述第1半导体膜的所述凹部以外的区域的至少一部分电连接的第1源电极及第1漏电极，
所述第2薄膜晶体管具备经由杂质半导体膜而与所述第2半导体膜的所述凹部以外的区域的至少一部分电连接的第2源电极及第2漏电极。
20.如权利要求17所记载的发光装置，其中，
在所述第1薄膜晶体管中，所述第1半导体膜中的所述第1区域成为所述第1源电极和所述第1漏电极之间的电流经路，
在所述第2薄膜晶体管中，所述第2半导体膜中的所述第2区域成为所述第2源电极和所述第2漏电极之间的电流经路。
21.如权利要求17所记载的发光装置，其中，
所述第1区域的硅的结晶化度形成得比所述第2区域的硅的结晶化度高，
所述第2薄膜晶体管是对至所述第1薄膜晶体管的信号的传达进行控制的开关晶体管，
所述第1薄膜晶体管是使与所述第2薄膜晶体管的控制相对应的电流向所述发光元件流动的驱动晶体管。
22.如权利要求17所记载的发光装置，其中，
所述第2区域的硅的结晶化度形成得比所述第1区域的硅的结晶化度高，
所述第1薄膜晶体管是对至所述第2薄膜晶体管的信号的传达进行控制的开关晶体管，
所述第2薄膜晶体管是使与所述第1薄膜晶体管的控制相对应的电流向所述发光元件流动的驱动晶体管。
CN201110191186XA 2010-07-09 2011-07-08 晶体管构造体及发光装置 Pending CN102315245A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP156338/2010 2010-07-09
JP2010156338A JP2012019120A (ja) 2010-07-09 2010-07-09 トランジスタ構造体、トランジスタ構造体の製造方法及び発光装置
JP156331/2010 2010-07-09
JP2010156331A JP2012019117A (ja) 2010-07-09 2010-07-09 トランジスタ構造体、トランジスタ構造体の製造方法及び発光装置

Publications (1)

Publication Number Publication Date
CN102315245A true CN102315245A (zh) 2012-01-11

Family

ID=45428239

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110191186XA Pending CN102315245A (zh) 2010-07-09 2011-07-08 晶体管构造体及发光装置

Country Status (4)

Country Link
US (1) US8633486B2 (zh)
KR (1) KR101272373B1 (zh)
CN (1) CN102315245A (zh)
TW (1) TW201208063A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105659384A (zh) * 2013-10-08 2016-06-08 弗莱克因艾伯勒有限公司 晶体管阵列布线
CN108806593A (zh) * 2018-05-31 2018-11-13 厦门天马微电子有限公司 一种有机发光显示面板及显示装置

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201218367A (en) 2010-09-14 2012-05-01 Casio Computer Co Ltd Transistor structure, manufacturing method of transistor structure, and light emitting apparatus
US9680026B2 (en) 2013-09-13 2017-06-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having gate electrode overlapping semiconductor film
CN109326624B (zh) * 2017-08-01 2021-12-24 京东方科技集团股份有限公司 像素电路、其制造方法及显示装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080116457A1 (en) * 2006-11-22 2008-05-22 Samsung Electronics Co., Ltd. Driving device for unit pixel of organic light emitting display and method of manufacturing the same
CN101335273A (zh) * 2007-06-29 2008-12-31 株式会社半导体能源研究所 半导体装置
US20090039351A1 (en) * 2007-08-07 2009-02-12 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method thereof
JP2009212219A (ja) * 2008-03-03 2009-09-17 Casio Comput Co Ltd Ｅｌディスプレイパネル及びトランジスタアレイパネル
US20100133541A1 (en) * 2008-12-02 2010-06-03 Mitsubishi Electric Corporation Thin film transistor array substrate, its manufacturing method, and liquid crystal display device

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0990403A (ja) 1995-09-27 1997-04-04 Advanced Display:Kk 薄膜トランジスタアレイおよびその製法
JP4105173B2 (ja) 2001-05-23 2008-06-25 株式会社半導体エネルギー研究所 発光装置
US7307301B2 (en) 2002-12-17 2007-12-11 General Electric Company Imaging array
JP4442570B2 (ja) 2005-04-11 2010-03-31 セイコーエプソン株式会社 電気光学装置及びその製造方法、並びに電子機器
KR101209041B1 (ko) 2005-11-25 2012-12-06 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
KR101277606B1 (ko) 2006-03-22 2013-06-21 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법
US8822995B2 (en) 2008-07-24 2014-09-02 Samsung Display Co., Ltd. Display substrate and method of manufacturing the same
TW201218367A (en) * 2010-09-14 2012-05-01 Casio Computer Co Ltd Transistor structure, manufacturing method of transistor structure, and light emitting apparatus

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080116457A1 (en) * 2006-11-22 2008-05-22 Samsung Electronics Co., Ltd. Driving device for unit pixel of organic light emitting display and method of manufacturing the same
CN101335273A (zh) * 2007-06-29 2008-12-31 株式会社半导体能源研究所 半导体装置
US20090039351A1 (en) * 2007-08-07 2009-02-12 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method thereof
JP2009212219A (ja) * 2008-03-03 2009-09-17 Casio Comput Co Ltd Ｅｌディスプレイパネル及びトランジスタアレイパネル
US20100133541A1 (en) * 2008-12-02 2010-06-03 Mitsubishi Electric Corporation Thin film transistor array substrate, its manufacturing method, and liquid crystal display device

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105659384A (zh) * 2013-10-08 2016-06-08 弗莱克因艾伯勒有限公司 晶体管阵列布线
CN105659384B (zh) * 2013-10-08 2019-04-05 弗莱克因艾伯勒有限公司 晶体管阵列布线
CN108806593A (zh) * 2018-05-31 2018-11-13 厦门天马微电子有限公司 一种有机发光显示面板及显示装置

Also Published As

Publication number Publication date
TW201208063A (en) 2012-02-16
US20120007093A1 (en) 2012-01-12
KR20120005973A (ko) 2012-01-17
KR101272373B1 (ko) 2013-06-07
US8633486B2 (en) 2014-01-21

Similar Documents

Publication Publication Date Title
CN102403362B (zh) 晶体管构造体、晶体管构造体的制造方法及发光装置
CN101043047B (zh) 显示装置及其制造方法
CN102569340B (zh) 有机发光显示设备及其制造方法
KR100647599B1 (ko) 유기 전계 발광 표시장치 및 그 제조 방법
US7221089B2 (en) Organic light emitting diode display device and method of manufacturing the same
CN104868062B (zh) 制造有机发光显示装置的方法
CN102315245A (zh) 晶体管构造体及发光装置
CN101656263A (zh) 有机发光显示器、制造有机发光显示器的方法及显示设备
TW201008372A (en) Light emitting device and manufacturing method of light emitting device
JP2012064604A (ja) トランジスタ構造体、トランジスタ構造体の製造方法及び発光装置
KR100825384B1 (ko) 백색 유기 전계 발광 표시 장치 및 그 제조 방법
JP5630170B2 (ja) トランジスタ構造体の製造方法
KR100497094B1 (ko) 하이브리드 구조 유기전계 발광소자 및 그의 제조방법
JP5205634B2 (ja) トランジスタ構造体、トランジスタ構造体の製造方法及び発光装置
JP2011171407A (ja) 薄膜トランジスタ及び薄膜トランジスタの製造方法
JP2012019120A (ja) トランジスタ構造体、トランジスタ構造体の製造方法及び発光装置
JP5136616B2 (ja) トランジスタ構造体、トランジスタ構造体の製造方法及び発光装置
JP2012069540A (ja) 薄膜トランジスタ、薄膜トランジスタの製造方法及び発光装置
JP2012019117A (ja) トランジスタ構造体、トランジスタ構造体の製造方法及び発光装置
JP5532908B2 (ja) 薄膜トランジスタ及び薄膜トランジスタの製造方法
JP5630169B2 (ja) トランジスタ構造体の製造方法
JP5533070B2 (ja) 薄膜トランジスタ、発光装置及び薄膜トランジスタの製造方法
CN1292394C (zh) 电激发光显示装置及其制造方法
JP2011192941A (ja) 薄膜トランジスタ基板及び薄膜トランジスタ基板の製造方法
KR20070018587A (ko) 박막 트랜지스터 기판 및 그 제조 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20120111