TW201834511A - 電子裝置 - Google Patents

電子裝置 Download PDF

Info

Publication number
TW201834511A
TW201834511A TW106143317A TW106143317A TW201834511A TW 201834511 A TW201834511 A TW 201834511A TW 106143317 A TW106143317 A TW 106143317A TW 106143317 A TW106143317 A TW 106143317A TW 201834511 A TW201834511 A TW 201834511A
Authority
TW
Taiwan
Prior art keywords
wiring
terminal
conductor pattern
substrate
electronic device
Prior art date
Application number
TW106143317A
Other languages
English (en)
Inventor
佃龍明
Original Assignee
日商瑞薩電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商瑞薩電子股份有限公司 filed Critical 日商瑞薩電子股份有限公司
Publication of TW201834511A publication Critical patent/TW201834511A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/01—Frequency selective two-port networks
    • H03H7/0138—Electrical filters or coupling circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H05K1/116—Lands, clearance holes or other lay-out details concerning the surrounding of a via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/023—Reduction of cross-talk, noise or electromagnetic interference using auxiliary mounted passive components or auxiliary substances
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298—Multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/07—Electric details
    • H05K2201/0707—Shielding
    • H05K2201/0723—Shielding provided by an inner layer of PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09218—Conductive traces
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/0929—Conductive planes
    • H05K2201/093—Layout of power planes, ground planes or power supply conductors, e.g. having special clearance holes therein
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10015—Non-printed capacitor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10022—Non-printed resistor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/1003—Non-printed inductor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10151—Sensor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10689—Leaded Integrated Circuit [IC] package, e.g. dual-in-line [DIL]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Structure Of Printed Boards (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

本發明之課題係提高電子裝置之性能。 電子裝置EDV1之佈線基板10具備：基板端子12A，其連接半導體裝置(半導體零件)20；佈線11A，其形成於第1佈線層，與基板端子12A電性連接；導體圖案MPc，其形成於第2佈線層，經由導通孔佈線VWA與佈線11A電性連接；及導體圖案MPg，其形成於第3佈線層，被供給第1固定電位。導體圖案MPc與導體圖案MPg經由絕緣層互相對向，導體圖案MPc與導體圖案MPg互相對向之區域之面積大於佈線11A之面積。

Description

電子裝置
本發明係關於電子裝置(半導體模組)，例如係關於於佈線基板上搭載半導體零件之電子裝置所應用之有效技術。
於日本特開2005-183790(專利文獻1)，或日本特開2005-294528(專利文獻2)中，記載有經由絕緣層而積層接地圖案與佈線圖案，藉由接地圖案之佈局而降低高頻雜訊。又，於日本特開2009-21747(專利文獻3)中，記載有構成具備連接於共面線路之複數個開路線腳，與利用設置於輸入端側之電容器之阻抗整合電路之帶通濾波器。 [先前技術文獻] [專利文獻] [專利文獻1]日本特開2005-183790 [專利文獻2]日本特開2005-294528 [專利文獻3]日本特開2009-21747
[發明所欲解決之問題] 半導體裝置雖已使用於各種用途，但基於使半導體裝置穩定地動作之觀點，需要降低對半導體裝置之動作帶來影響之雜訊之技術。作為對半導體裝置之動作帶來影響之雜訊之降低方法，考慮於搭載半導體裝置之佈線基板搭載電容器等之雜訊對策零件之方法，但由有效降低雜訊之觀點而言，判斷仍有改善餘地。 其他課題與新穎之特徵係由本說明書之記述及隨附圖式而明確。 [解決問題之技術手段] 一實施形態之電子裝置之佈線基板具備：第1基板端子，其連接半導體零件；第1佈線，其形成於第1佈線層，與上述第1基板端子電性連接；第1半導體圖案，其形成於與上述第1佈線層不同之第2佈線層，經由第1導通孔佈線與上述第1佈線電性連接；及第2導體圖案，其形成於與上述第1佈線層及上述第2佈線層不同之第3佈線層，被供給第1固定電位。上述第1導體圖案與上述第2導體圖案經由絕緣層互相對向，上述第1導體圖案與上述第2導體圖案互相對向之區域之面積大於上述第1佈線之面積。 [發明之效果] 根據上述一實施形態，可提高電子裝置之性能。
(本案之記載形式、基本用語、用法之說明) 於本案中，為方便起見，於必要時，實施態樣之記載分割成複數個部分等而予以記載，但除特別明示並非如此之情形，此等並非相互獨立無關者，無論記載上之前後順序如何，均存在單一例之各部分之一者為另一者之一部分之詳細、一部分或全部之變化例等。又，原則上省略相同部分之重複說明。而且，實施形態中之各構成要件，除特別明示並非如此之情形、原理上限定於該數量之情形、以及根據文脈明確並非如此之情形以外，並非為必須。 同樣地，於實施態樣等之記載中，關於材料、組成等，言及[包含A之X]等時，除特別明示並非如此及根據文脈明確並非如此之情形，則並非排除包含A以外之要件者。例如關於成分，例如意指「包含A為主要成分之X」等。例如，說到「矽構件」等時，並非限定於純矽，當然為亦包含含有SiGe(矽/鍺)合金或其他以矽作為主要成分之多元合金、及其他添加物等之構件者。又，言及金鍍覆、Cu層、鎳鍍覆等時，除特別明示並非如此之情形，則並非僅為單一者，而可設為包含分別以金、Cu、鎳等為主要成分之構件者。 進而，言及特定之數值及特定之數量時，除特別明示並非如此之情形、原理上限定於該數量之情形、以及根據文脈明確並非如此之情形，可為超過該特定數值之數值，或小於該特定數值之數值。 又，於實施形態之各圖中，相同或同樣之部分以相同或類似之記號或參照序號表示，原則上不重複說明。 又，於隨附圖式中，於反而會變繁雜之情形或與空隙之區別明確之情形時，有即便為剖面但仍省略陰影線等之情形。與此相關，於根據說明等而明確之情形等時，有即便為平面性封閉之孔仍省略背景之輪廓線之情形。進而，有並非為剖面，但為了明示並非為空隙或為了明示區域之界限時，則附加陰影線或點圖案之情形。 ＜雜訊對策＞ 隨著半導體裝置(半導體零件)之小型化及高功能化，半導體裝置被組裝於各種電子裝置(機器)，作為控制用零件而使用。例如，若以汽車或電動雙輪車為例考慮，則利用於引擎或馬達等動力系統之驅動控制、將動力傳達至輪胎之各種零件之動作控制、照明或信號燈等光學零件之控制、或監視各零件之動作狀態之感測器之控制等各種零件之控制。 使用如上述之半導體裝置之控制系統係藉由包含半導體裝置，將複數個電子零件搭載於基板，並互相電性連接而構成。該情形時，重要的是以搭載於基板之各電子零件各者不阻礙互相之動作之方式進行電子裝置之雜訊對策。 電子裝置之雜訊對策可大致分為以下二種。一種係藉由自位於對象電子零件周圍之電路或電子裝置外部等產生之電磁波，而減小該電子零件之動作受影響程度(EMS：Electro Magnetic Susceptibility:電磁敏感度)之對策。該EMS對策換言之係提高對象電子零件之雜訊耐性之對策。另一個係減小因對象電子零件動作而阻礙(妨礙)其他電路之動作(EMI：Electro Magnetic Interference:電磁干擾)程度之對策。EMI對策換言之係減低源自對象電子零件之雜訊影響之對策。 於以下之實施形態中，以EMS對策或EMI對策為目的，針對於搭載電子零件之佈線基板形成將雜訊濾波的濾波電路之實施形態，舉複數個具體例依序說明。 (實施形態1) 於本實施形態1中，作為EMS對策之例，舉如下之實施態樣進行說明：於將具備感測器之電子零件(感測器零件)，與具備放大自感測器之輸出信號之放大電路之半導體零件電性連接之傳送路徑中，連接將自感測器之輸出信號之雜訊進行濾波之低通濾波器。另，於以下之說明中，作為感測器，針對使用測定溫度變化之熱敏電阻之實施態樣進行例示。然而，作為對放大電路等電路傳送輸入信號之感測器零件等電子零件，除熱敏電阻外有各種各樣之電子零件。 圖1係顯示一實施形態的電子裝置之構成例之放大俯視圖。圖2係圖1所示之電子裝置之等價電路圖。圖3係沿圖1所示之A-A線之放大剖視圖。 於圖1中，以虛線表示形成於與形成有佈線11之佈線層不同之佈線層之導體圖案MPc、導體圖案MPg、及層間導電路即導通孔佈線VW之各者。同樣地，於圖1中，以虛線表示內置於半導體裝置20之半導體晶片21。又，於圖1中，顯示連接於複數個基板端子12之佈線中之一部分，省略其他部分之圖示。又，於圖1中，以兩點鏈線示意性顯示半導體裝置20具備之放大電路OP1之電路圖。又，於圖2中，作為放大電路之一例，顯示經簡化之非反轉放大電路之例。但，放大電路有例如反轉放大電路或差動放大電路等各種變化例。 如圖1所示，本實施形態之電子裝置EDV1係於基材即佈線基板10搭載半導體裝置20、感測器30、電阻零件40等複數個零件(電子零件)，各零件經由佈線11等導電性構件而電性連接之構造體。電子裝置EDV1具有搭載於佈線基板10之上表面10t之半導體裝置(半導體零件、電子零件)20、感測器(電子零件)30及電阻零件(電子零件)40。 於本實施形態之情形時，感測器30係例如溫度感測器(熱敏電阻)，係具備其電性電阻值根據周邊溫度而變化之感測器元件之電子零件。又，半導體裝置20係具備輸入自感測器30輸出之信號(溫度檢測信號)並放大之放大電路(放大器)OP1之電子零件。放大電路OP1係形成於半導體裝置20具備之半導體晶片21上之積體電路。又，感測器30及電阻零件40之各者係具備互相位於相反側之二個電極之晶片零件。感測器30具備互相位於相反側之電極30E1及電極30E2。電阻零件40具備互相位於相反側之電極40E1及電極40E2。 又，半導體裝置20具有外部端子即複數個端子22。於複數個端子(引線)22包含輸入自感測器30輸出之信號之端子22A。端子22A與放大電路OP1之非反轉輸入端子連接。又，於複數個端子22包含連接於放大電路OP1之反轉輸入端子之端子22B。又，於複數個端子22包含連接於放大電路OP1之輸出端子之端子22T。又，於複數個端子22包含構成對放大電路OP1供給高側電位(例如正電位)之傳送路徑之端子22P。又，於複數個端子22包含構成對放大電路OP1供給低於高側電位之低側電位(例如負電位或接地電位)之傳送路徑之端子22N。 半導體裝置20搭載於佈線基板10之上表面10t上。半導體裝置20之複數個端子22與佈線基板10之複數個基板端子12分別電性連接。 佈線基板10具有上表面(面、主面、表面)10t、及位於上表面10t之相反位置之下表面(面、主面、背面)10b(參照圖3)。另，於圖1及圖3中，針對於佈線基板10之上表面10t上形成複數條佈線11或複數個基板端子12、13，該等導體圖案露出之實施態樣進行顯示，但亦可於上表面10t上形成覆蓋複數條佈線11等導體圖案之絕緣膜(保護膜、阻焊膜)。該情形時，於覆蓋上表面10t之絕緣膜形成開口部，於該開口部，複數個基板端子12、13之各者之一部分或全體自絕緣膜露出。同樣地，如圖3所示，於佈線基板10之下表面10b上形成導體圖案MPG並使其露出。但，亦可於下表面10b上形成覆蓋導體圖案MPG之絕緣膜(保護膜、阻焊膜)。 又，佈線基板10具備半導體裝置20之複數個端子22所連接之複數個基板端子(接合引線、接合爪鉤、焊墊、焊盤)12。於複數個基板端子12包含輸入自感測器30輸出之信號之基板端子12A。於圖3所示之例中，半導體裝置20之端子22A經由焊料SD與基板端子12A接合且電性連接。又，於複數個基板端子12包含連接於放大電路OP1之反轉輸入端子之基板端子12B。又，於複數個基板端子12包含連接於放大電路OP1之輸出端子之基板端子12T。又，於複數個基板端子12包含構成對放大電路OP1供給高側電位(例如正電位)之傳送路徑之基板端子12P。又，於複數個基板端子12包含構成對放大電路OP1供給低於高側電位之低側電位(例如負電位或接地電位)之傳送路徑之基板端子12N。 又，佈線基板10具備搭載感測器30或電阻零件40之複數個基板端子13。於複數個基板端子13包含連接感測器30之電極30E1及電阻零件40之電極40E1之基板端子13A。感測器30之輸出側之電極30E1經由未圖示之焊料等接合材與基板端子13A接合。又，電阻零件之電極40E1經由未圖示之焊料等接合材料與基板端子13A接合。又，於複數個基板端子13，包含連接於感測器30之電極30E2，並對感測器30供給低側基準電位之基板端子13L。對基板端子13L經由導通孔佈線VWL供給例如接地電位(接地電位)等基準電位。又，於複數個基板端子13，包含連接於電阻零件40之電極40E2，並對電阻零件40供給高側基準電位之基板端子13H。經由導通孔佈線VWH對基板端子13H供給例如高於接地電位之基準電位。 又，佈線基板10具備連接於複數個基板端子12之複數條佈線11。於複數條佈線11包含連接於基板端子12A之佈線11A。自感測器30輸出之信號經由輸出端子即電極30E1、基板端子13A、佈線11A、基板端子12A及端子22A，輸入至半導體裝置20之放大電路OP1。又，於複數條佈線11包含連接於基板端子12B之佈線11B。佈線11B經由圖2所示之電阻元件R2與基板端子12T電性連接。又，於複數條佈線11包含連接於基板端子12T之佈線11T。放大電路OP1之輸出信號經由半導體裝置20之外部端子即端子22T及佈線基板10之基板端子12T輸出至佈線11T。 如電子裝置EDV1般藉由放大電路OP1放大信號之情形時，較佳為將放大前之信號，亦即輸入至放大電路OP1前之信號之雜訊進行濾波。因此，如圖2所示，電子裝置EDV1於感測器30之輸出端即基板端子13A，及放大電路OP1之輸入端即基板端子12A之間，連接有具備電阻AR1、電感器AL1、及電容器AC1之雜訊濾波器(低通濾波器)NF1。 連接如雜訊濾波器NF1之濾波電路之情形時，有如下之方法：分別準備相當於圖2所示之電阻AR1、電感器AL1、及電容器AC1之電子零件，並搭載於佈線基板10上。但，若搭載於佈線基板10上之電子零件之數量增大，則零件或佈線之佈局上之侷限變大，成為佈線基板10之面積增大之原因。又，若匯集離散器件(單一功能之零件)，由於對於各零件與其他零件之干擾未作考慮，故有因零件間之干擾而成為新雜訊之產生源之情形。 因此，本發明者針對使用形成於佈線基板10之導體圖案，構成雜訊濾波器NF1之技術進行研討。首先，圖2所示之電阻AR1及電感器AL1可以圖1所示之佈線11A代用。詳細而言，藉由調整佈線11A之長度(延伸距離)及寬度(對長度方向即延伸方向正交之方向之長度)，而可對佈線11A賦予電阻AR1及電感器AL1之功能。但，電容器AC1之功能對經由介電體對向配置之電極之俯視面積產生影響，故難以對佈線11A賦予電容器AC1之功能。 例如，作為對於圖1之探討例，於佈線11A未連接導通孔佈線VWA及導體圖案MPc之情形時，將佈線11A本身作為RLC濾波電路考慮之情形時，RLC濾波電路之各成分值如下。即，後述之算出條件中，RLC濾波電路之基板端子12A之電阻值變為32.82[mΩ](毫歐姆)，電感值變為2.62[nH](毫微亨利)，電容值變為0.53[pF](皮克法拉)。上述計算值之算出條件如下。圖1所示之佈線11A之長度(基板端子13A至基板端子12A之路徑距離)設為5 mm，寬度(延伸部11L1之Y方向之長度)設為0.4 mm，厚度(圖3所示之Z方向之長度)設為60 μm。 上述RLC電路之情形時，輸出電力與通過頻帶相比變為一半之頻率，亦即截止頻率變為約4.25 GHz(千兆赫茲)。但，例如於車載用電子裝置中，作為考慮對自感測器30輸出之信號的影響之雜訊之頻率，為150 kHz(千赫)以上2 GHz以下左右。因此，截止頻率為約4.25 GHz的RLC濾波電路難以作為150 KHz以上2 GHz以下左右之頻帶之雜訊濾波器使用。換言之，150 kHz以上2 GHz以下左右之頻帶中使用之雜訊濾波器，截止頻率需要至少為2 GHz以上。 作為降低截止頻率之方法，增大圖2所示之電容器AC1值之方法較為有效。然而，為增大電容器AC1之值，需要增大經由介電體對向配置之電極之俯視面積，故若在與圖1所示之複數條佈線11相同層設置構成電容器AC1之導體圖案，則成為佈線基板10之面積增大之原因。 電子裝置EDV1之情形時，如圖3所示，佈線基板10為具備複數個佈線層WL1、WL2、WL3、及WL4之多層佈線基板。因此，相當於圖2所示之電容器AC1之導體圖案MPc、MPg形成於與形成有佈線11A之佈線層WL1不同之佈線層WL2、WL3。 如圖3所示，佈線基板10具有配置有佈線11A之佈線層WL1。圖1所示之複數條佈線11之各者與佈線11A同樣地形成於佈線層WL1。如此，藉由將複數條佈線11設置於相同佈線層WL1，而可縮短佈線路徑距離。又，於圖3所示之例中，亦於佈線層WL1形成有基板端子12A、13A。換言之，佈線11A形成於佈線基板10具備之複數條佈線層中之最上層。但，作為變化例，圖1所示之複數個基板端子12及複數個基板端子13設置於最上層，複數條佈線11亦可設置於較最上層更下層之佈線層。該情形時，複數條佈線11與複數個基板端子12經由層間導電路即導通孔佈線VW連接。 又，電子裝置EDV1具備導體圖案MPc，其形成於與佈線層WL1不同之佈線層WL3，經由導通孔佈線VWA與佈線11A電性連接。又，電子裝置EDV1具備導體圖案MPg，其形成於與佈線層WL1及佈線層WL3不同之佈線層WL2，供給固定電位。於圖3所示之例中，於佈線層WL4配置供給接地電位之導體圖案(接地平面)MPG，導體圖案MPg經由導通孔佈線VWG與導體圖案MPG電性連接。因此，對導體圖案MPg供給接地電位(接地電位)。導體圖案MPG覆蓋佈線基板10之下表面10b之大致全體。又，導體圖案MPc與導體圖案MPg經由絕緣層14互相對向。於導體圖案MPc與導體圖案MPg互相對向之區域，形成圖2所示之電容器AC1。 又，由於導體圖案MPc、MPg之各者形成於佈線層WL1以外之佈線層，故不易受圖1所示之複數條佈線11之佈局上之侷限。因此，可增大導體圖案MPc、MPg之面積。因此，如圖1所示，導體圖案MPc與導體圖案MPg互相對向之區域之面積大於佈線11A之面積。例如，於圖1所示之例中，導體圖案MPc為四角形(詳細而言為長方形)，其面積為20.16 mm2 。又，除為使導通孔佈線VW通過而設之開口部MPh或佈線基板10之周緣部外，導體圖案MPg形成於佈線層WL2之大部分。因此，即使考慮開口部MPh之面積，導體圖案MPc與導體圖案MPg互相對向之區域之面積亦為約20 mm2 。另一方面，佈線11A之長度(基板端子13A至基板端子12A之路徑距離)為5 mm，寬度(延伸部11L1之Y方向之長度)為0.4 mm左右，故佈線11A之面積為約2 mm2 。藉此，可增大圖2所示之電容器AC1之電容值。 例如，圖1及圖3所示之佈局之情形時，圖2所示之雜訊濾波器NF1之基板端子12A之電阻值變為36.34[mΩ]，電感值變為2.73[nH]，電容值變為9.60[pF]。上述值係按以下條件算出。佈線11A之長度設為5 mm，寬度設為0.4 mm，厚度設為60 μm。又，形成於佈線層WL2及佈線層WL3之導體圖案之厚度設為35 μm，形成於佈線層WL4之導體圖案之厚度設為60 μm。又，佈線層WL1與佈線層WL2之間之絕緣層14A之厚度，及佈線層WL3與佈線層WL4之間之絕緣層14B之厚度設為600 μm，佈線層WL2與佈線層WL3之間之絕緣層14C之厚度設為100 μm。 根據上述算出條件，圖2所示之雜訊濾波器NF1之截止頻率變為0.98 GHz。若為該程度之截止頻率，則可作為150 kHz以上2 GHz以下程度頻帶中使用之雜訊濾波器充分使用。又，雜訊濾波器NF1藉由調整圖1所示之佈線11A之長度、寬度、厚度，或導體圖案MPc與導體圖案MPg對向區域之面積，而可容易調整截止頻率。 例如，圖1所示之佈線11A之寬度如上述為0.4 mm，但將其設為0.1 mm之情形時，雜訊濾波器NF1(參照圖2)之基板端子12A之電阻值變為69.86[mΩ]，電感值變為3.78[nH]，電容值變為9.56[pF]。該情形時，截止頻率變為0.85 GHz。 如此，根據本實施形態，構成圖2所示之雜訊濾波器NF1之電阻AR1、電感器AL1、及電容器AC1中，構成電容器AC1之導體圖案MPc(參照圖3)及導體圖案MPg(參照圖3)形成於與佈線11A(參照圖1)不同之佈線層。藉此，即使將電容器AC1之電容值增大至可作為雜訊濾波器使用之程度，亦不易產生佈線層WL1(參照圖3)之佈線佈局之侷限。又，如圖3所示，電子裝置EDV1之情形時，無須追加雜訊濾波器用之電子零件，而藉由佈線基板10之導體圖案(亦包含佈線11A)構成雜訊濾波器NF1(參照圖2)。因此，可抑制因連接雜訊濾波器NF1所致之佈線基板10之面積增大。又，以佈線基板10之導體圖案形成雜訊濾波器NF1之情形時，可考慮雜訊濾波器NF1與其他佈線之電磁影響而設計。因此，可抑制因非有意之零件間之電磁干擾而產生新的雜訊。 又，如本實施形態，若要抑制圖2所示之放大電路OP1之輸入信號中包含之雜訊，則連接低通濾波器即雜訊濾波器NF1之電容器AC1之位置較佳為放大電路OP1之輸入端附近。若連接電容器AC1之位置與放大電路OP1之輸入端之距離變短，則可抑制對濾波處理後之信號再次賦予其他雜訊。 於本實施形態之情形時，傳送至圖1所示之基板端子12A之信號為經由端子22A輸入至半導體裝置20之放大電路OP1之輸入信號。又，佈線11A具有沿X方向延伸之延伸部11L1，及連接於導通孔佈線VWA之導通孔焊盤部11VP。導通孔焊盤部11VP於俯視時位於延伸部11L1與基板端子12A之間。又，於俯視時基板端子12A與導通孔焊盤部11VP之相隔距離較延伸部11L1之延伸距離(長度)為短。即，連接圖2所示之電容器AC1之導通孔焊盤部11VP係配置於放大電路OP1之輸入端即基板端子12A之附近。 又，本實施形態之構成亦可如下表現。即，於佈線基板10搭載有連接於佈線11A之感測器30。傳送至基板端子12A之信號係自感測器30輸出、且經由端子22A輸入至半導體裝置20之放大電路OP1之信號。又，佈線11A具有沿X方向延伸之延伸部11L1，及連接於導通孔佈線VWA之導通孔焊盤部11VP。導通孔焊盤部11VP於俯視時位於延伸部11L1與基板端子12A之間。又，於俯視時感測器30與導通孔焊盤部11VP之相隔距離較基板端子12A與導通孔焊盤部11VP之相隔距離為長。即，連接圖2所示之電容器AC1之導通孔焊盤部11VP係配置於較感測器30之輸出端即基板端子13A更靠近放大電路OP1之輸入端即基板端子12A。 又，圖2所示之電容器AC1之電容值係由圖3所示之導體圖案MPc與導體圖案MPg對向之區域之面積而規定，但例如若圖1所示之導體圖案MPc之俯視形狀如佈線11A般為細長延伸形狀之情形時，賦予至導體圖案MPc之電阻成分及電感成分變大。基於減低賦予至導體圖案MPc之電阻成分及電感成分之觀點而言，導體圖案MPc較佳為俯視時之縱橫比(長寬比)較小之圖案。例如，於本實施形態之情形時，如圖4所示，導體圖案MPc具有於X方向延伸之長邊(邊)MPs1，及位於長邊MPs1之相反側之長邊MPs2。圖4係將連接於圖1所示之感測器之佈線、基板端子及連接於該佈線之導體圖案擷取顯示之重合俯視圖。又，導體圖案MPc具有在與X方向交叉之Y方向延伸之短邊MPs3，及位於短邊MPs3之相反側之短邊MPs4。長邊MPs1、MPs2各者之長度較短邊MPs3、MPs4各者之長度更長。又，於Y方向，長邊MPs1與長邊MPs2之相隔距離(寬度W1)較佈線11A之延伸部11L1之寬度W2更長。換言之，導體圖案MPc較佈線11A之寬度更廣。藉此，可減低賦予至導體圖案MPc之電阻成分與電感成分。 另一方面，由於佈線11A兼備圖2所示之電阻AR1與電感AL1之功能，故圖4所示之延伸部11L1為縱橫比較大之細長形狀較佳。於圖4所示之例中，X方向之佈線11A之延伸部11L1之長度LE1較長邊MPs1與長邊MPs2之相隔距離(寬度W1)更長。於圖4中，佈線11A全體之長度例如為5 mm。另一方面，佈線11A之延伸部11L1之寬度(Y方向之長度)為0.4 mm。因此，佈線11A之長度相對於佈線11A之延伸部11L1之寬度成10倍以上。 又，如圖4所示，於俯視時導體圖案MPc與佈線11重合。詳細而言，佈線11A具有沿X方向延伸之延伸部11L1，及連接於導通孔佈線VWA(參照圖3)之導通孔焊盤部11VP。於俯視時，導體圖案MPc與佈線11A之延伸部11L1重合。如此，佈線11A之延伸部11L1與導體圖案MPc重合之情形時，於佈線層WL2形成導體圖案MPc以外之導體圖案時，其佈局之自由度提高。 但，如圖4所示，於俯視時導體圖案MPc與基板端子12P及連接於基板端子12P之佈線11P重合。基板端子12P如上述，構成對圖1所示之放大電路OP1供給高側電位(例如正電位)之傳送路徑。因此，於導體圖案MPc與佈線層WL1(參照後述之圖6)之間，未介隔其他導體圖案之情形時，有供給至基板端子12P及佈線11P之電位對導體圖案MPc帶來電磁影響之情形。 但，本實施形態之情形時，如圖3所示，於導體圖案MPc與佈線層WL1之間，介隔有供給固定電位之導體圖案MPg。該情形時，導體圖案MPg作為減低向導體圖案MPc之電磁波之屏蔽導體層而發揮功能。導體圖案MPg作為屏蔽導體層發揮功能之情形時，如本實施形態，供給至導體圖案MPa之電位尤佳為接地電位。 於佈線層WL1與佈線層WL3之間介隔有作為屏蔽層導體層之導體圖案MPg之情形時，導體圖案MPc之俯視形狀之自由度提高。例如，如圖4所示，導體圖案MPc之俯視形狀為四角形之情形時，圖2所示之電容器AC1之電容設計較容易。圖4所示例之情形時，於俯視時，導體圖案MPc與基板端子12P及連接於基板端子12P之佈線11P重合。但，基板端子12及佈線11P與導體圖案MPc之間，介隔有圖3所示之導體圖案MPg。因此，大幅降低基板端子12及佈線11P對導體圖案MPc帶來之電磁影響。 又，如本實施形態，佈線11A與導體圖案MPa經由絕緣層14A互相對向配置之情形時，於佈線11A與導體圖案MPg之間形成電容。如上述，藉由佈線11A形成之電容值並不那麼大，但如本實施形態，藉由導體圖案MPc形成電容，進而藉由佈線11A形成電容之情形時，易微調整電容值。 又，於佈線層WL1與佈線層WL3之間介隔有作為屏蔽導體層之導體圖案MPg之情形時，亦考慮如圖5所示之電子裝置EDV2之變化例。圖5係顯示對於圖4之變化例之重合俯視圖。電子裝置EDV2於俯視時導體圖案MPc與基板端子12B及佈線11B重合之方面，與圖4所示之電子裝置EDV1不同。 基板端子12B及佈線11B構成與圖1所示之放大電路OP1之反轉輸入端子連接之輸入信號之傳送路徑。因此，於基板端子12B，流動與連接於非反轉輸入端子之基板端子12A及佈線11A不同之信號電流。電子裝置EDV2之情形時，與圖3所示之電子裝置EDV1同樣地，於佈線層WL2配置導體圖案MPg，導體圖案MPc配置於佈線層WL3。因此，於圖5所示之導體圖案MPc與基板端子12B之間，介隔有圖3所示之導體圖案MPg。藉此，如圖5所示，於俯視時導體圖案MPc與基板端子12B重合之情形時，亦可減低導體圖案MPc與基板端子12B之相互電磁影響。如此，於配置導體圖案MPc之佈線層WL3與配置佈線11A之佈線層WL1之間，設置配置導體圖案MPg之佈線層WL2之情形時，圖1所示之佈線11或導體圖案MPc之佈局之自由度提高。 又，作為對於電子裝置EDV1之其他變化例，可例示如圖6及圖7所示之電子裝置EDV3之構成。圖6係對於圖3之變化例即電子裝置之放大剖視圖。圖7係顯示圖6所示之電子裝置中，對於圖4之變化例之重合俯視圖。 圖6所示之電子裝置EDV3於導體圖案MPc配置於導體圖案MPg與佈線11A之間之方面，與圖3所示之電子裝置EDV1不同。又，電子裝置EDV3如圖7所示，於俯視時基板端子12P與導體圖案MPc未重合之方面，與圖4所示之電子裝置EDV1不同。又，圖4所示之電子裝置EDV1之情形時，導體圖案MPc之俯視形狀為長方形，但導體圖案MPc之俯視形狀有各種變化例。例如，圖7所示之電子裝置EDV3具備之導體圖案MPc之情形時，於短邊MPs3之相反側，具備短邊MPs4及短邊MPs5，又，具有位於X方向上短邊MPs4與短邊MPs5之間，且Y方向上長邊MPs1與短邊MPs2之間之邊MPs6。圖7所示之導體圖案MPc於俯視時不與基板端子12P重合。又，於X方向，佈線11A自基板端子12A向圖6所示之基板端子13A延伸。另一方面，佈線11P於X方向，自基板端子12P向佈線11A之相反方向(換言之，自圖6所示之基板端子13A遠離之方向)延伸。電子裝置EDV3之情形時，成為如上述之導體圖案之佈局，故導體圖案MPc於俯視時不與連接於基板端子12P之佈線11P重合。 基板端子12P如上述，構成對圖1所示之放大電路OP1供給高側電位(例如正電位)之傳送路徑。電源用基板端子12P之情形時，與信號用基板端子12B(參照圖1)比較，與導體圖案MPc重合之情形時，電磁影響相對較小。因此，作為電子裝置EDV3之變化例，與圖4所示之電子裝置EDV1同樣地，於俯視時基板端子12P及佈線11P亦可與導體圖案MPc重合。但，基於進而減低供給至基板端子12P及佈線11P之電位對導體圖案MPc造成之影響之觀點，如圖7所示，基板端子12P及佈線11P於俯視時較好不與導體圖案MPc重合。 又，如圖3所示，電子裝置EDV1之情形時，導通孔佈線VWA於佈線基板10之厚度方向(圖3所示之Z方向)貫通佈線基板10。另一方面，圖6所示之電子裝置EDV3之情形時，導通孔佈線VWA不貫通佈線基板10，配置於佈線層WL2與佈線層WL1之間。 如圖3所示，於厚度方向貫通佈線基板10之導通孔佈線VWA係藉由積層佈線基板10之各佈線層後，形成於厚度方向貫通佈線基板10之貫通孔，對該貫通孔嵌入導體材料而形成。另一方面，如圖6所示，未貫通佈線基板10之導通孔佈線VWA例如係藉由增層法而形成。 如圖3所示，於厚度方向貫通佈線基板10之導通孔佈線VWA之情形時，有導通孔佈線VWA之下端部(佈線層WL3與佈線層WL4之間之部分)作為線腳發揮功能之情形。即，根據導通孔佈線VWA之下端部之長度，因導通孔佈線VWA之線腳共振，而阻礙特定頻帶之信號傳送。如圖2所示，於插入有低通濾波器之傳送路徑大多情況不特別成為問題。但，信號之頻率比較高之情形時，基於抑制阻礙必要信號傳送之觀點，較好如圖6所示使用不貫通佈線基板10之導通孔佈線VWA。另一方面，基於製造容易度之觀點，可容易地形成如圖3所示之貫通佈線基板10之導通孔佈線VWA。 以下，於本說明書中，針對各種導通孔佈線VW進行說明，但導通孔佈線VW之形狀可如圖3所示之導通孔佈線VWA，貫通佈線基板10，亦可如圖6所示之導通孔佈線VWA，不貫通佈線基板10。但，作為實施形態4構成後述之帶通濾波器或高通濾波器之導通孔佈線VW之情形時，有導通孔佈線VW作為線腳發揮功能之情形。例如，若圖3所示之導通孔佈線VWA中，佈線層WL3至佈線層WL4之部分之長度為欲通過之頻率之1/4波長之長度，則其頻帶因共振而不易通過。連接帶通濾波器或高通濾波器之情形時，由於在傳送高頻信號之情形時使用，故可能產生線腳共振。因此，構成帶通濾波器或高通濾波器之導通孔佈線VW之情形時，更佳如圖6所示之導通孔佈線VWA，不貫通佈線基板10。 又，於圖1中，針對將信號之輸入路徑之一者即佈線11A與導體圖案MPc電性連接之實施態樣進行了說明。但，作為變化例，如圖8所示之電子裝置EDV4，信號之輸入路徑即佈線11A及佈線11B之各者亦可連接於互相分離之導體圖案MPc。圖8係顯示對於圖4之其他變化例之重合俯視圖。 圖8所示之電子裝置EDV4之情形時，連接於放大電路OP1(參照圖1)之非反轉輸入端子之佈線11A經由導通孔佈線VWA與導體圖案MPc1電性連接。又，連接於放大電路OP1之反轉輸入端子之佈線11B經由導通孔佈線VWB與導體圖案MPc2電性連接。導體圖案MPc1及MPc2互相分離，例如形成於圖3所示之佈線層WL2。又，於佈線層WL2，與圖3所示之電子裝置EDV1同樣地形成有導體圖案MPg。導體圖案MPc1及MPc2之各者經由絕緣層14C與導體圖案MPg對向。導體圖案MPc1於連接於放大電路OP1之非反轉輸入端子之傳送路徑中，構成圖2所示之雜訊濾波器NF1之電容器AC1之一部分。又，導體圖案MPc2於連接於放大電路OP1之反轉輸入端子之傳送路徑中，構成雜訊濾波器(低通濾波器)之電容器之一部分。 電子裝置EDV4之情形時，於輸入至放大電路之信號之輸入路徑之各者設置雜訊濾波器，從而可減低各傳送路徑之雜訊影響。如電子裝置EDV4之構成對應用於微分放大電路尤其有效，其中上述微分放大電路對反轉輸入端子及非反轉輸入端子分別輸入獨立之信號，根據微分增益放大二個輸入信號之差。 (實施形態2) 於上述實施形態1中，作為EMS對策之例，舉例連接有在將來自感測器之輸出信號之雜訊輸入至放大電路前進行濾波之低通濾波器之實施態樣進行了說明。於本實施形態2中，作為EMI對策之例(及EMS對策之其他例)，舉例連接有在自放大電路等類比電路輸出之類比信號輸入至其他電子零件之類比電路前進行濾波之雜訊濾波器之實施態樣進行說明。另，以下說明之雜訊濾波器對於具備圖9所示之放大電路OP1之半導體裝置20，成為EMI對策之實施態樣，而對於具備AD轉換電路(類比數位轉換電路、AD轉換器)ADC1之半導體裝置50，成為EMS對策。圖9係對於圖1之變化例即電子裝置之構成例之放大俯視圖。圖10係電性連接圖9所示之放大電路與類比轉換電路之路徑之等價電路圖。以下之說明中，與上述實施形態1已說明之技術同樣部分之說明原則上省略重複說明。但，對於與上述實施形態1已說明之技術同樣之部分，有參照上述實施形態說明之圖式而說明之情形。 於圖9中，以虛線表示形成於與形成有佈線11之佈線層不同之佈線層之導體圖案MPc、導體圖案MPg、及層間導電路即導通孔佈線VW之各者。同樣地，於圖9中，以虛線表示內置於半導體裝置20之半導體晶片21。於圖9中，顯示連接於複數個基板端子12及複數個基板端子15之佈線中之一部分，省略其他部分之圖示。又，於圖9中，以兩點鏈線示意性顯示半導體裝置20具備之放大電路OP1之電路圖，及半導體裝置50具備之AD轉換電路ADC1。 圖9及圖10所示之電子裝置EDV5具有經由佈線11T電性連接之半導體裝置20及半導體裝置(電子零件)50。佈線11T與放大電路OP1之輸出端子連接。又，半導體裝置50具備AD轉換電路ADC1，AD轉換電路ADC1經由端子(引線)51T及基板端子15T與佈線11T電性連接。AD轉換電路ADC1係將類比信號轉換成數位信號之電路。 如圖10所示，電子裝置EDV5之情形時，自半導體裝置20之輸出端子即端子22T輸出之類比信號經由佈線11T、基板端子15T及端子51T輸入至半導體裝置50之AD轉換電路ADC1。又，電子裝置EDV5之情形時，於電性連接基板端子15T與基板端子12T之傳送路徑，連接有雜訊濾波器NF2。於圖10所示之例中，雜訊濾波器NF2為具備電阻AR2、電感器AL2、及電容器AC2之低通濾波器。 藉由於半導體裝置20之輸出端子(端子22T)前連接雜訊濾波器NF2，而可減低類比信號之傳送路徑(佈線11T等)之雜訊成分對其他電路帶來之影響。又，藉由於包含類比電路之AD轉換電路ADC1之輸入端子(端子51T)前連接雜訊濾波器NF2，而可減低向AD轉換電路ADC1之輸入信號中包含之雜訊。 圖10所示之電阻AR2、電感器AL2及電容器AC2之各者與使用圖2說明之雜訊濾波器NF1同樣，係藉由電子裝置EDV5具有之佈線基板10之導體圖案而形成。即，圖9所示之佈線11T之延伸部11L2構成了構成圖10所示之雜訊濾波器NF2之電阻AR2、電感器AL2及電容器AC2中之電阻AR2、電感器AL2之部分。又，圖9所示之導體圖案MPc與導體圖案MPg互相對向之部分構成圖10所示之電容器AC2。另，雖省略圖示，但導體圖案MPc與圖3所示之電子裝置EDV1同樣，形成於佈線層WL3。又，導體圖案MPg形成於圖3所示之佈線層WL2。又，作為對於電子裝置EDV5之變化例，亦可與圖6所示之電子裝置EDV3同樣，於佈線層WL2形成導體圖案MPc，於佈線層WL3形成導體圖案MPg。 此處，電子裝置EDV5之情形時，流動於構成雜訊濾波器NF2之佈線11T之信號係經由端子22T自放大電路OP1輸出，且輸入至半導體裝置50之AD轉換電路ADC1之信號。如此，於輸出信號之傳送路徑連接低通濾波器之情形時，如圖10所示，於電容器AC2與輸出端子即基板端子12T之間連接電阻AR2及電感器AL2。因此，電子裝置EDV5之情形時，成為如下之佈局。即，如圖9所示，佈線11T具有沿Y方向延伸之延伸部11L2，及連接於導通孔佈線VWT之導通孔焊盤部11VP。延伸部11L2於俯視時位於導通孔焊盤部11VP與端子22T(基板端子12T)之間。 又，電子裝置EDV5之構成亦可如下表現。即，於俯視時，端子22T(基板端子12T)與導通孔焊盤部11VP之相隔距離較半導體裝置50與導通孔焊盤部11VP之相隔距離更長。 另，構成雜訊濾波器之一部分之佈線11如圖1所示之佈線11A，於只要於一方向直線配置則容易設計之方面係較佳。但，因佈局上之侷限等，亦可如圖9所示之佈線11T，於佈線路徑之中途彎曲。例如圖9所示之佈線11T具有於Y方向延伸之延伸部11L2，及在與Y方向交叉之X方向延伸之延伸部11L3。該情形時，上述端子22T(基板端子12T)與導通孔焊盤部11VP之相隔距離係佈線11T之佈線路徑之相隔距離，即將延伸部11L2之延伸距離與延伸部11L3之延伸距離合計之值。又，上述「於俯視時，延伸部11L2位於導通孔焊盤部11VP與端子22T(基板端子12T)之間」之表現，意指「於佈線11T之佈線路徑，延伸部11L2位於導通孔焊盤部11VP與端子22T(基板端子12T)之間」。 圖9及圖10所示之電子裝置EDV5除上述方面以外，與圖1～圖3所示之電子裝置EDV1同樣。因此省略重複說明。又，於本實施形態2之電子裝置EDV5中，亦可組合上述實施形態1說明之各變化例而應用。 (實施形態3) 於上述實施形態1或上述實施形態2中，作為EMI對策或EMS對策之例，主要針對藉由於信號傳送路徑連接雜訊濾波器，而進行信號傳送路徑之雜訊對策之方法進行了說明。EMS對策或EMI對策等之雜訊對策除了對信號傳送路徑有效以外，亦有對電源電位等電力供給路徑有效之情形。於本實施形態3中，針對藉由於電力供給路徑連接雜訊濾波器，而進行EMS對策或EMI對策之實施形態進行說明。 圖11係顯示電力系統之經實施半導體零件之EMI對策之電子裝置之構成例之放大俯視圖。圖12係電性連接圖11所示之具備放大電路之半導體零件，及對上述半導體零件供給電力之功率半導體零件之路徑之等價電路圖。圖13係沿圖11所示之A-A線之放大剖視圖 圖11所示之電子裝置EDV6具有半導體裝置20；對半導體裝置20供給電源電位之半導體裝置(半導體零件、電子零件)60；及搭載半導體裝置20及半導體裝置60之佈線基板10。半導體裝置60具備電力轉換電路即反相器INV。於反相器INV中，對自外部輸入之電力實施處理，並輸出處理後之電力。作為上述處理之一例，列舉將自外部供給之電位昇壓或降壓，而輸出與輸入電位不同電位之處理。又，作為上述處理之另一例，列舉將輸入之直流電源轉換成交流電源而輸出之處理。半導體裝置60係控制供給至電子裝置EDV6具有之電子零件之電力的功率管理用半導體裝置。 於圖11中，顯示半導體裝置60具備之複數個端子(引線)61中，輸出處理後電位之輸出端子即端子(引線)61P。端子61P於半導體裝置60之內部與反相器INV電性連接。 與如半導體裝置60之電力系統之半導體裝置之輸出端子連接之傳送路徑(電力傳送路徑)與上述實施形態1或實施形態2說明之信號傳送路徑相比，流動之電流量較多。因此，於電力傳送路徑包含雜訊之情形時，易對電力傳送路徑周邊之電路帶來電磁影響。因此，於電子裝置EDV6中，於與半導體裝置60之輸出端子即端子61P連接之電力傳送路徑連接雜訊濾波器NF3(參照圖12)，而減低電力傳送路徑中包含之雜訊。 於圖12所示之例中，雜訊濾波器NF3與圖2所示之雜訊濾波器NF1或圖10所示之雜訊濾波器NF2同樣地，為具備電阻AR3、電感器AL3及電容器AC3之低通濾波器。因此，於圖12所示之例中，減低流動於佈線11P之電流中所含之高頻雜訊。 低通濾波器之情形時，於消耗電力之半導體裝置20附近連接電容器AC3(參照圖12)。因此，將晶片零件即電容器晶片作為電容器AC3搭載於半導體裝置20附近之情形時，有對連接於半導體裝置20之信號佈線(例如連接於圖12所示之基板端子12A或基板端子12T等之佈線)造成電磁影響之情形。因此，電子裝置EDV6之情形時，構成圖12所示之雜訊濾波器NF3之電阻AR3、電感器AL3及電容器AC3之各者係藉由佈線基板10具備之導體圖案而形成。 如圖11及圖13所示，佈線基板10具備基板端子16P，其連接於端子61P；及佈線11P，其形成於佈線層WL1(參照圖13)，連接於基板端子16P。又，佈線基板10具備導體圖案MPc，其形成於與佈線層WL1不同之佈線層WL3(參照圖13)，經由導通孔佈線VWP與佈線11P電性連接；及導體圖案MPg，其形成於與佈線層WL1及WL3不同之佈線層WL2(參照圖13)，供給固定電位(例如接地電位)。又，導體圖案MPc與導體圖案MPg經由絕緣層14C(參照圖13)互相對向。又，導體圖案MPc與導體圖案MPg互相對向區域之面積大於佈線11P之面積。佈線11P具有沿Y方向延伸之延伸部11L4，及連接於導通孔佈線VWP之導通孔焊盤部11VP。延伸部11L4於俯視時位於導通孔焊盤部11VP與基板端子16P之間。 電子裝置EDV6之情形時，藉由於電力傳送路徑連接雜訊濾波器NF3，而可減低電力傳送路徑之雜訊。因此，可抑制於半導體裝置20之周邊電路，因電力傳送路徑中之雜訊造成之電磁影響。又，構成雜訊濾波器NF3之電阻AR3、電感器AL3及電容器AC3之各者係藉由佈線基板10具備之導體圖案而形成。藉此，可抑制因雜訊濾波器NF3之影響，而對周邊電路造成之未預料之電磁影響。 另，與上述實施形態2中形成之電子裝置EDV5(參照圖9)同樣地，構成電子裝置EDV6具備之雜訊濾波器NF3(參照圖12)之一部分之佈線11P於佈線路徑之中途彎曲。佈線11P具有於Y方向延伸之延伸部11L4，及在與Y方向交叉之X方向延伸之延伸部11L5。延伸部11L5位於導通孔焊盤部11VP與基板端子12P之間。連接於輸出端子之低通濾波器之情形時，於輸出端子與電容器之間連接電阻及電感器。圖12所示之電阻AR3及電感器AL3之值係藉由延伸部11L4之延伸距離而規定。因此，延伸部11L4之長度不那麼長，更易控制電阻AR3及電感器AL3之值。另一方面，延伸部11L5之長度較長之情形時，通過雜訊濾波器NF3後，雜訊重新混入之風險變大。因此，延伸部11L5之長度較短較佳。因此，於本實施形態中如圖11所示，延伸部11L4之長度較延伸部11L5之長度更長。 上述延伸部11L4與延伸部11L5之關係亦適用於圖9所示之延伸部11L2與延伸部11L3之關係。 圖11～圖13所示之電子裝置EDV6除上述方面以外，與使用圖9及圖10說明之電子裝置EDV5同樣。因此省略重複之說明。又，於本實施形態3之電子裝置EDV6中，亦可組合上述實施形態1說明之各變化例而應用。 接著，於本實施形態3中，針對藉由於電力供給路徑連接雜訊濾波器，而進行EMS對策之實施態樣進行說明。圖14係顯示具有連接器，及連接於連接器之半導體零件之電子裝置之構成例之放大俯視圖。圖15係沿圖14所示之A-A線之放大剖視圖。圖16係搭載於圖14之相反側之下表面之電容器周邊之放大俯視圖。圖17係沿圖16之A-A線之放大剖視圖。又，圖18係圖14所示之電子裝置之等價電路圖。 圖14～圖18所示之電子裝置EDV7具有半導體裝置70，其具有供給電力之電路72(參照圖14)；及連接器80，其對半導體裝置70中繼自外部供給之電源電位及接地電位。 若半導體裝置(半導體零件、電子零件)70具備之電路72為供給電源電位與接地電位之電路，則電路之種類無特別限定。例如，可為運算處理電路等消耗電力而進行資料處理之邏輯電路，亦可為電源之緩衝電路等。半導體裝置70具備連接於電路72之複數個端子(引線)71。於圖14中，圖示複數個端子71中，電源電位之輸入端子71D及接地電位之輸入端子即端子(引線)71G。 又，連接器(電子零件)80係電性連接電子裝置EDV7與外部機器之中繼零件(外部連接零件)。於圖18中，顯示連接器80連接於外部電源PS之例。又，連接器80具備複數個端子(引線)81。於圖14中顯示連接器80具備之複數個端子81中，電源電位之輸出端子即端子(引線)81D及接地電位之輸出端子即端子(引線)81G。 又，半導體裝置70及連接器80搭載於佈線基板10，且互相電性連接。電子裝置EDV7之佈線基板10具有上表面(面、主面、表面)10t，及位於上表面10t之相反側之下表面(面、主面、背面)10b。半導體裝置70及連接器80各者搭載於上表面10t上。半導體裝置70與連接器80經由形成於佈線層WL1(參照圖15)之佈線11互相電性連接。詳言之，構成電源電位之供給路徑之半導體裝置70之端子71D與連接器80之端子81D經由基板端子17D、佈線11D及基板端子18D而互相電性連接。又，構成接地電位之供給路徑之半導體裝置70之端子71G與連接器80之端子81G經由基板端子17G、佈線11G及基板端子18G而互相電性連接。 又，半導體裝置70具有搭載於佈線基板10之電容器(電容器零件、晶片電容器)90。於圖15所示之例中，電容器90係搭載於佈線基板10之下表面10b。如圖16所示，電容器90於俯視時呈四角形。又，電容器90具有兩條長邊(長側面)與兩條短邊(短側面)。又，電容器90具有設置於互為相反側之端部之電極91D及電極91G。於本實施形態之例中，兩個電極91(參照圖17)於電容器90之長邊之延伸方向上，位於互為相反側之端部。又，電容器90具有夾於電極91D與電極91G之間之本體部92。例如如圖17所示，本體部具有經由絕緣層(介電體層)93積層之複數塊導體板94，複數塊導體板94各者與電極91D及電極91G中之一者連接。電極91D及電極91G作為用以將形成於對向配置之複數塊導體板間之電容取出至外部之外部電極端子發揮功能。 圖17所示構造之電容器90大多使用陶瓷製絕緣層93，稱作陶瓷電容器。又，如圖17所示，電容器90為可安裝於佈線基板10之表面上之表面安裝型電子零件。表面安裝型電子零件亦稱為晶片零件(電容器90之情形時為晶片電容器)。 電容器90並聯連接於對半導體裝置70供給電源電位之路徑，及對半導體裝置70供給接地電位之路徑。換言之，於對半導體裝置70供給驅動電壓之路徑，並聯連接電容器90(參照圖15～圖18)。詳細而言，電容器90之電極91D經由形成於佈線層WL4(參照圖15)之基板端子19D、導通孔焊盤部VP3、於厚度方向貫通佈線基板10之導通孔佈線VWD2、及導通孔焊盤部11VP2而與基板端子17D電性連接。又，電容器90之電極91G經由形成於佈線層WL4(參照圖15)之基板端子19G及於厚度方向貫通佈線基板10之導通孔佈線VWG(參照圖14、圖16及圖18)而與基板端子17G電性連接。於對半導體裝置70供給驅動電壓之路徑並聯連接有電容器90之情形時，可抑制隨著半導體裝置70之瞬間電力消耗量之增大而電壓下降等情形發生。即，電容器90作為旁通電容器動作。藉由於消耗電力之電路72(參照圖18)附近連接旁通電容器，而可使電路72穩定地動作，故可提高電子裝置EDV7之可靠性。 但，若於驅動電壓之供給路徑混入高頻雜訊，則有旁通電容器即電容器90不正確動作之情形。 因此，於電子裝置EDV7中對半導體裝置70供給驅動電壓之兩個傳送路徑中，於供給相對高電位之電源電位之路徑中連接低通濾波器即雜訊濾波器NF4(參照圖18)。藉此，可減低連接於佈線11D之傳送路徑中之高頻雜訊。又，對佈線11G供給接地電位。因此，不易於包含佈線11G之傳送路徑混入高頻雜訊。因此，電子裝置EDV7之情形時，藉由於佈線11D連接雜訊濾波器NF4，而可減低供給半導體裝置70之驅動電壓之路徑之高頻雜訊，使旁通電容器即電容器90正確地動作。 又，圖18所示之電子裝置EDV7具有之雜訊濾波器NF4係藉由佈線基板10具備之導體圖案而形成。 如圖14所示，佈線基板10具備基板端子18D，其連接於端子81D；及佈線11D，其形成於佈線層WL1(參照圖15)，連接於基板端子18D。又，佈線基板10具備導體圖案MPc，其形成於與佈線層WL1不同之佈線層WL3(參照圖15)，經由導通孔佈線VWD與佈線11D電性連接；及導體圖案MPg，其形成於與佈線層WL1及WL3不同之佈線層WL2(參照圖15)，供給固定電位(例如接地電位)。又，導體圖案MPc與導體圖案MPg經由絕緣層14C(參照圖15)互相對向。又，導體圖案MPc與導體圖案MPg互相對向區域之面積大於佈線11D之面積。佈線11D具有沿Y方向延伸之延伸部11L6，及連接於導通孔佈線VWD1之導通孔焊盤部11VP1。於俯視時，延伸部11L6位於導通孔焊盤部11VP1與基板端子18D之間，且導通孔焊盤部11VP1位於電容器90(參照圖15)之電極91D與佈線11D之延伸部11L6之間。 又，圖15所示之導體圖案MPc及導通孔佈線VWD2之各者與佈線11D連接。因此，導體圖案MPc與導通孔佈線MWD2可接觸。但，於圖15所示之例中，導通孔佈線VWD2不與導體圖案MPc接觸。藉此，可以基板端子17D為基準，區別連接於雜訊濾波器NF4(參照圖18)之路徑，與連接於旁通電容器即電容器90之路徑，故可抑制對互相動作之相互干擾。又，基於抑制電容器90與雜訊濾波器NF4之干擾之觀點，如圖15所示，較佳為導體圖案MPc與電容器90不重合。 又，基於縮短連接於旁通電容器即電容器90之路徑之觀點，如圖15所示，較佳為端子71D至連接於導通孔佈線VWD2之佈線路徑之路徑距離，與端子71D至連接於導通孔佈線VWD1之佈線路徑之路徑距離同等或較其短。 電子裝置EDV7之情形時，藉由於電力傳送路徑連接低通濾波器即雜訊濾波器NF4，而可減低電力傳送路徑之高頻雜訊。因此，可使旁通電容器90正確地動作。又，構成雜訊濾波器NF4之電阻AR4、電感器AL4及電容器AC4之各者係藉由佈線基板10具備之導體圖案而形成。藉此，可抑制因雜訊濾波器NF4之影響，而對周邊電路部造成未預料之電磁影響。 另，電子裝置EDV7亦有各種變化例。例如，於圖15中，顯示電容器90搭載於佈線基板10之下表面10b之例，但亦可於上表面10t上搭載電容器90。該情形時，連接於電容器90的電極91D之基板端子19D配置於俯視時，基板端子17D與導通孔佈線VWD1(導通孔焊盤部11VP1)之間。該變化例之情形時，可較圖15所示之例，使電容器90與電路72(參照圖18)之路徑距離更近。但，藉由晶片電容器與半導體裝置70之距離較近，而有產生零件彼此之未預料之電磁干擾之虞。因此，基於抑制零件間之干擾之觀點，如圖15所示，電容器90較佳搭載於佈線基板10之下表面10b。 又，例如於本實施形態3中，作為電容器零件之例，如圖17所示，顯示使用具有設置於互相相反側之端部之電極91D及電極91G之陶瓷電容器即電容器90之例。但，作為變化例，亦可使用電解電容器。 又，與上述實施形態2形成之電子裝置EDV5(參照圖9)同樣地，構成電子裝置EDV7具備之雜訊濾波器NF4(參照圖18)之一部分之佈線11D亦可於佈線路徑之中途彎曲。該情形時，佈線11D具備於互相交叉之複數個方向延伸之複數個延伸部之情形時，較佳為延伸部11L6之長度最長。 圖14～圖18所示之電子裝置EDV7，除上述方面外，與使用圖9及圖10說明之電子裝置EDV5同樣。因此省略重複之說明。又，於本實施形態3之電子裝置EDV7中，亦可組合上述實施形態1說明之各變化例而應用。 (實施形態4) 例如，於上述實施形態1～上述實施形態3中，作為雜訊濾波器之例，例示地舉例包含電阻、電感器及電容器之低通濾波器進行說明。但，於雜訊濾波器，除主要阻礙高頻雜訊通過之低通濾波器外，亦有主要阻礙低頻雜訊通過之高通濾波器，或阻礙欲通過之頻帶以外之高頻雜訊及低頻雜訊通過之帶通濾波器等。於本實施形態中，作為低通濾波器之變化例，針對藉由佈線基板之導體圖案形成帶通濾波器及高通濾波器之一部分之實施態樣進行說明。 圖19係於發送電路與接收電路之間連接有帶通濾波器之電子裝置之構成例之放大俯視圖。圖20係圖19所示之電子裝置之等價電路圖。圖21係沿圖19所示之A-A線之放大剖視圖。圖19為俯視圖，但對導體圖案MPr與導體圖案MPt互相對向之區域OWR標註影線。又，於圖21中，以兩點鏈線表示存在於其他剖面，電性連接導體圖案MPG1與導體圖案MPG2之導通孔佈線VWG。 圖19所示之電子裝置EDV8具備半導體裝置(半導體零件、電子零件)100，其具備接收電路102(參照圖20)；半導體裝置(半導體零件、電子零件)200，其具備發送電路202(參照圖20)；及佈線基板10，其搭載半導體裝置100及200。電子裝置EDV8於圖20所示之發送電路202與接收電路102之間，例如具備傳送5 GHz左右之高頻信號之高頻通信電路。 傳送高頻信號之情形時，較佳為減低通信所使用之頻帶以外之頻帶雜訊。該情形時，藉由於發送電路202與接收電路102之間之傳送路徑連接帶通濾波器，而可降低特定頻帶以外之雜訊。又，如後述，亦有藉由於發送電路202與接收電路102之間之傳送路徑連接高通濾波器，而減低低於特定頻帶之頻率雜訊之情形。 帶通濾波器或高通濾波器之情形時，如圖20所示，電容器AC5於傳送路徑中並聯連接之方面與圖2等所示之低通濾波器不同。電容器AC5之一電極(圖21所示之導體圖案MPt)與發送電路202連接。又，電容器AC5之另一電極(圖21所示之導體圖案MPr)與接收路102連接。 又，電子裝置EDV8，係帶通濾波器即雜訊濾波器NF5之一部分藉由佈線基板10(參照圖19)之導體圖案而形成。詳言之，構成圖20所示之雜訊濾波器NF5之電感器AL5、電容器AC5及電阻AR5中，電感器AL5與電容器AV5係藉由佈線基板10之導體圖案而形成。另一方面，關於電阻AR5，晶片零件(晶片電阻)即電阻零件40之電阻值擔負電阻AR5之大部分。 如圖19所示，半導體裝置100具備輸入通信信號之端子(引線)101R，半導體裝置200具備輸出通信信號之端子(引線)201T。又，電阻零件40具備互相位於相反側之電極40E3及40E4。半導體裝置100、200及電阻零件40之各者搭載於佈線基板10之上表面10t上。 又，佈線基板10具備基板端子111，其連接半導體裝置100之端子101R；及基板端子211T，其連接半導體裝置200之端子201T。又，佈線基板10具備佈線11R，其與基板端子111R電性連接；及佈線11T，其與基板端子211T電性連接。基板端子111R、211T及佈線11R、11T之各者形成於佈線基板10之佈線層WL1(參照圖21)。佈線11R具備導通孔焊盤部11VP，其連接於導通孔佈線VWR；及延伸部11L7，其位於基板端子111R與導通孔焊盤部11VP之間。又，佈線11T具備導通孔焊盤部11VP，其連接於導通孔佈線VWT；及延伸部11L8，其位於基板端子211T與導通孔焊盤部11VP之間。 又，佈線基板10具備導體圖案MPr，其形成於與佈線層WL1不同之佈線層WL2(參照圖21)，經由導通孔佈線VWR與佈線11R電性連接；及導體圖案MPt，其形成於與佈線層WL1、WL2不同之佈線層WL3，經由導通孔佈線VWT與佈線11T電性連接。導體圖案MPr與導體圖案MPt經由絕緣層14C(參照圖21)互相對向。又，導體圖案MPr與導體圖案MPt互相對向區域OWR之面積大於佈線11R之面積。又，區域OWR之面積大於佈線11T之面積。該導體圖案MPr及導體圖案MPt經由絕緣層14C互相對向之部分構成圖20所示之電容器AC5。因此，於俯視時區域OWR位於導通孔佈線VWR與導通孔佈線VWT之間。 又，佈線11T及導通孔佈線VWT相當於圖20所示之電感器AL5，藉由調整佈線11T及導通孔佈線VWT之長度，而可調整圖20所示之電感器AL5之值。 又，佈線基板10具備形成於佈線層WL4之導體圖案MPG1，及形成於佈線層WL1之導體圖案MPG2。對導體圖案MPG1及MPG2分別供給接地電位，導體圖案MPG1及MPG2經由導通孔佈線VWG電性連接。 又，如圖19所示，於供給接地電位之導體圖案MPG2連接有複數條導通孔佈線VWG。於導通孔佈線VWR之兩側及導通孔佈線VWT之兩側，分別配置有導通孔佈線VWG。換言之，導通孔佈線VWR係配置於複數條導通孔佈線VWG之間。又，導通孔佈線VWT係配置於複數條導通孔佈線VWG之間。如此，藉由於信號傳送路徑即導通孔佈線VWR及導通孔佈線VWT之兩側配置供給接地電位之導通孔佈線VWG，而可降低導通孔佈線VWR及導體孔佈線VWT之信號傳送路徑受到其他電路之電磁之影響。 又，佈線11R與電阻零件40之一電極即電極40E4連接。詳言之，佈線11R具有連接於導通孔佈線VWR之導通孔焊盤部11VP，及連接電阻零件40的電極40E4之電阻連接部11BP。電阻連接部11BP位於基板端子111R與導通孔焊盤部11VP之間。於基板端子111R與導通孔焊盤部11VP之間有沿X方向延伸之延伸部11L7，電阻連接部11BP位於延伸部11L7之中途。電極40E4經由焊料SD與電阻連接部11BP連接，且電性連接。於俯視時，電阻連接部11BP位於基板端子111R與導通孔佈線VWR(導通孔焊盤部11VP)之間。又，電阻零件40之另一電極即電極40E3與導體圖案MPG2連接。 電子裝置EDV8之情形時，構成圖20所示之雜訊濾波器NF5之電感器AL5、電容器AC5及電阻AR5中，電感器AL5與電容器AC5係藉由佈線基板10之導體圖案而形成。因此，可抑制電感器AL5或電容器AC5與其他電子零件之電磁干擾。又，電子裝置EDV8之情形時，電阻AR5係使用晶片零件。但，構成帶通濾波器之一部分之電阻AR5之電阻值例如為數十Ω以上，流動之電流較小。因此，與組裝於低通濾波器之情形比較，即使於電阻AR5使用晶片零件，電磁影響亦較小。又，以導體圖案形成較大電阻之電阻元件之情形時，需要增長導體圖案之延伸距離，故有佈線基板10之俯視面積變大之情形。因此，電子裝置EDV8之情形時，藉由使用晶片零件作為電阻AR5，而減低佈線基板10之俯視面積。 接著，針對具備高通濾波器之電子裝置之構成例進行說明。圖22係於發送電路與接收電路之間連接有高通濾波器之電子裝置之構成例之放大俯視圖。圖23係圖22所示之電子裝置之等價電路圖。圖24係沿圖22所示之A-A線之放大剖視圖。圖22為俯視圖，但對導體圖案MPr與導體圖案MPt互相對向之區域OWR標註影線。又，於圖24中，以兩點鏈線表示存在於其他剖面，電性連接導體圖案MPG1與導體圖案MPG2之導通孔佈線VWG。 對於圖22～圖24所示之電子裝置EDV9中，半導體裝置100或半導體裝置200等與使用圖19～圖21說明之電子裝置EDV8共通之部分，省略重複之說明。 高通濾波器之情形亦如圖23所示，電容器AC6於傳送路徑中並聯連接之方面與圖2等所示之低通濾波器不同。電容器AC6之一電極(圖24所示之導體圖案MPt)與發送電路202連接。又，電容器AC6之另一電極(圖24所示之導體圖案MPr)與接收路102連接。 又，電子裝置EDV9係高通濾波器即雜訊濾波器NF6之一部分藉由佈線基板10(參照圖22)之導體圖案而形成。詳言之，構成圖23所示之雜訊濾波器NF6之電感器AL6、電容器AC6及電阻AR6中，電感器AL6與電容器AC6係藉由佈線基板10之導體圖案而形成。另一方面，關於電阻AR6，晶片零件(晶片電阻)即電阻零件40之電阻值擔負電阻AR6之大部分。 如圖22所示，半導體裝置100具備輸入通信信號之端子(引線)101R，半導體裝置200具備輸出通信信號之端子(引線)201T。又，電阻零件40具備互相位於相反側之電極40E5及40E6。半導體裝置100、200及電阻零件40之各者搭載於佈線基板10之上表面10t上。 又，佈線基板10具備基板端子111R，其連接半導體裝置100之端子101R；及基板端子211T，其連接半導體裝置200之端子201T。又，電子裝置EDV9之佈線基板10具備基板端子13R1，其連接電阻零件40之電極40E5；及基板端子13R2，其連接電阻零件40之電極40E6。又，佈線基板10具備佈線11R，其與基板端子111R電性連接；及佈線11T2，其與基板端子211T電性連接。又，電子裝置EDV9之佈線基板10具備佈線11T1，其連接於基板端子13R1；及佈線11L，其連接於佈線11R。基板端子111R、211T、13R1、13R2及佈線11R、11T、11T2、11L之各者形成於佈線基板10之佈線層WL1(參照圖24)。 又，佈線基板10具備導體圖案MPr，其形成於與佈線層WL1不同之佈線層WL2(參照圖24)，經由導通孔佈線VWR與佈線11R電性連接；及導體圖案MPt，其形成於與佈線層WL1、WL2不同之佈線層WL3，經由導通孔佈線VWT與佈線11T1電性連接。導體圖案MPr與導體圖案MPt經由絕緣層14C(參照圖24)互相對向。又，導體圖案MPr與導體圖案MPt互相對向區域OWR之面積大於佈線11P之面積。又，區域OWR之面積大於佈線11T1之面積。該導體圖案MPr及導體圖案MPt經由絕緣層14C互相對向之部分構成圖23所示之電容器AC6。因此，於俯視時區域OWR位於導通孔佈線VWR與導通孔佈線VWT之間。 又，連接於佈線11R之佈線11L及連接於佈線11L之導通孔佈線VWLG相當於圖23所示之電感器AL6。佈線11P具有沿X方向延伸之延伸部11L9，及連接於導通孔佈線VWR之導通孔焊盤部11VP。於俯視時，佈線11L具有延伸部11L10，其連接於基板端子111R與佈線11R之導通孔焊盤部11VP之間，且較延伸部11L9更長。又，導通孔佈線VWLG與圖24所示之導通孔佈線VWG同樣地，係於厚度方向貫通佈線基板10之層間導電路，於佈線層WL4，與供給接地電位之導體圖案MPG1電性連接。雜訊濾波器NF6(參照圖23)之情形時，藉由調整圖22所示之佈線11L之延伸部11L10之長度，而可調整圖23所示之電感器AL6之值。 又，佈線基板10具備形成於佈線層WL4之導體圖案MPG1，及形成於佈線層WL1之導體圖案MPG2。對導體圖案MPG1及MPG2分別供給接地電位，導體圖案MPG1及MPG2經由導通孔佈線VWG電性連接。 又，如圖22所示，於供給接地電位之導體圖案MPG2連接有複數條導通孔佈線VWG。於導通孔佈線VWR之兩側及導通孔佈線VWT之兩側，分別配置有導通孔佈線VWG。換言之，導通孔佈線VWR係配置於複數條導通孔佈線VWG之間。又，導通孔佈線VWT係配置於複數條導通孔佈線VWG之間。如此，藉由於信號傳送路徑即導通孔佈線VWR及導通孔佈線VWT之兩側配置供給接地電位之導通孔佈線VWG，而可減低導通孔佈線VWR及導體孔佈線VWT之信號傳送路徑受到其他電路之電磁影響。 又，構成圖23所示之高通濾波器之電阻AR6例如需要為數十Ω以上之電阻值。因此，基於減低佈線基板10之俯視面積之觀點，於電子裝置EDV9中，作為電阻AR6，係使用晶片零件即電阻零件40。 電阻零件40係分別經由焊料SD(參照圖24)，於基板端子13R1搭載電極40E5，於基板端子13R2搭載電極40E6。佈線基板10之基板端子131R1經由佈線11T1與導通孔佈線VWT電性連接。佈線11T1具備連接於導通孔佈線VWT之導通孔焊盤部11VP，及位於導通孔焊盤部11VP與基板端子13R1之間之延伸部11L11。又，佈線基板10之基板端子13R2經由佈線11T2與基板端子211T電性連接。 於本實施形態中，作為低通濾波器之變化例，針對藉由佈線基板之導體圖案形成帶通濾波器及高通濾波器之一部分之實施態樣，分別例示每一例進行說明。但，圖19所示之電子裝置EDV8或圖22所示之電子裝置EDV9有各種變化例。 例如，於圖21或圖24中，針對導體圖案MPr形成於佈線層WL2，導體圖案MPt形成於佈線層WL3之例進行說明。但，若為導體圖案MPr與導體圖案MPt經由絕緣層互相對向之構造，則形成該等之佈線層無限定。例如，亦可導體圖案MPt形成於佈線層WL2，導體圖案MPr形成於佈線層WL3。 又，例如於本實施形態中，如圖20或圖23所示，針對具備發送電路202與接收電路102兩者之電子裝置EDV8、EDV9進行說明，但亦可為具備該等收發電路中之一者之電子裝置。該情形時，具備發送電路202之半導體裝置200及具備接收電路102之半導體裝置100中，任一者只要成為例如如圖14所示之連接器80之中繼零件(電子零件)即可。中繼零件具備自發送電路202輸出之信號，或與外部機器之間接收或發送輸入至接收電路102之信號之功能。 再者，亦可組合上述實施形態1～3中說明之複數個變化例而應用。 ＜其他變化例＞ 以上，已基於實施形態具體地說明由本發明者完成之發明，但毋庸贅言，本發明並非限定於上述實施形態者，而可在不脫離其主旨之範圍內進行各種變更。另，雖於上述實施形態中針對若干變化例進行了說明，但以下針對上述實施形態中說明之變化例以外之代表性變化例進行說明。 例如於上述實施形態1～4中，作為構成電容器之導體圖案之構造例，例如如圖3所示，針對一片導體圖案MPc與一片導體圖案MPg經由絕緣層14C互相對向之構造進行了說明。該情形時，如圖3所示，可藉由與佈線層WL1不同之佈線層WL2及佈線層WL3構成電容器，故可減低佈線基板10之佈線層數。 但，佈線基板10之佈線層數亦可為4層以上。例如，圖25所示之電子裝置EDV10具有之佈線基板10A之情形時，具備佈線層WL1～佈線層WL7等7層佈線層。圖25係顯示使用圖1～圖24說明之電容器之變化例之放大剖視圖。以下，將電子裝置EDV10作為一例，針對佈線層數較多之情形之變化例進行說明。 電子裝置EDV10之情形時，由於佈線層數較多，故可於多個佈線層配置構成電容器之導體圖案MP1、MP2。電子裝置EDV10之情形時，構成電容器之導體圖案MP1及導體圖案MP2複數片逐片積層之方面，與上述實施形態1～3說明之電子裝置EDV1～EDV9不同。詳言之，佈線基板10A之構造可如下表現。 佈線基板10A具備複數個導體圖案MP1，其經由導通孔佈線VW1與佈線11W1連接，形成於相互不同之佈線層。又，佈線基板10A具備複數個導體圖案MP2，其經由導通孔佈線VW2與佈線11W2或導體圖案MPG連接，形成於相互不同之佈線層。複數個導體圖案MP1與複數個導體圖案MP2之各者係形成於相互不同之佈線層。又，複數個導體圖案MP1之各者經由絕緣層14與複數個導體圖案MP2中之任一者對向。 複數個導體圖案MP1之各者經由導通孔佈線VW1互相電性連接。又，複數個導體圖案MP2之各者經由導通孔佈線VW2互相電性連接。如此，成為積層有複數個導體圖案MP1與複數個導體圖案MP2之構造之情形時，即使各導體圖案MP1、MP2之面積較小，亦可增大電容器之電容值。因此，如電子裝置EDV10般具備積層構造之電容器之情形時，與導體圖案MP1及導體圖案MP2各為一片之情形相比，可減低俯視時電容器之佔有面積。其結果，可減低佈線基板10A之俯視面積。 另，電子裝置EDV10具備之電容器可轉換成上述實施形態中說明之電子裝置EDV1～EDV9具備之電容器而應用。因此，導體圖案MP1與上述實施形態說明之導體圖案MPc或MPr對應。又，導體圖案MP2與上述實施形態說明之導體圖案MPg或MPt對應。又，導通孔佈線VW1與上述實施形態說明之導通孔佈線VWA、VWP、VWD1或VWR對應。又，導通孔佈線VW2與上述實施形態說明之導通孔佈線VWG或VWT對應。 又，於上述實施形態1～3中，針對連接導體圖案MPc之佈線11之大部分於俯視時與導體圖案MPc重合之實施態樣進行了說明。但，如圖19所示之例，與導體圖案MPr連接之佈線11之大部分亦可於俯視時不與導體圖案MPc重合。 又，於上述實施形態中，例如如圖3所示，針對複數個基板端子12、13與佈線11分別形成於佈線層WL1之例進行了說明。但，佈線11亦可形成於較基板端子更下層(下表面10b側之佈線層)。 又，於上述實施形態中，針對一個雜訊濾波器之構造進行了說明。但，亦可如使用圖8說明之電子裝置EDV4般，於複數條傳送路徑之各者連接雜訊濾波器。又，例如有於多通道動作之複數條電路(例如放大電路)之情形時，亦可於複數條電路之傳送路徑之各者連接雜訊濾波器。該情形時，根據佈局而定，複數個導體圖案MPc亦可形成於複數個佈線層。 又，例如如上述針對各種變化例進行了說明，但亦可組合上述說明之各變化例彼此而應用。 又，若對上述實施形態所說明之電子裝置擷取技術性思想，則可如下表現。 [技術方案1] 一種電子裝置，其具有： 電子零件，其具備輸入第1信號之第1端子； 佈線基板，其搭載上述電子零件；及 電阻零件，其搭載於上述佈線基板，具備互相位於相反側之兩個電極，且 上述佈線基板具備： 第1基板端子，其連接上述第1端子； 第2基板端子； 第1佈線，其形成於第1佈線層，與上述第1基板端子電性連接； 第2佈線，其形成於上述第1佈線層，與上述第2基板端子電性連接； 第1導體圖案，其形成於與上述第1佈線層不同之第2佈線層，經由第1導通孔佈線與上述第1佈線電性連接；及 第2導體圖案，其形成於與上述第1佈線層及上述第2佈線層不同之第3佈線層，經由第2導通孔佈線與上述第2佈線電性連接，且 上述第1導體圖案與上述第2導體圖案經由絕緣層互相對向， 上述第1導體圖案與上述第2導體圖案互相對向之第1區域之面積大於上述第1佈線之面積， 上述第1佈線具有第1導通孔焊盤部，其連接於上述第1導通孔佈線；及電阻連接部，其連接上述電阻零件之上述兩個電極中之一者， 於俯視時，上述電阻連接部位於上述第1基板端子與上述第1導通孔佈線之間，且上述第1區域位於上述第1導通孔佈線與上述第2導通孔佈線之間。 [技術方案2] 一種電子裝置，其具有： 電子零件，其具備輸入第1信號之第1端子； 佈線基板，其搭載上述電子零件；及 電阻零件，其搭載於上述佈線基板，具備位於互相相反側之第1電極及第2電極，且 上述佈線基板具備： 第1基板端子，其連接上述第1端子； 第2基板端子，其連接上述電阻零件之第1電極； 第3基板端子，其連接上述電阻零件之第2電極； 第1佈線，其形成於第1佈線層，與上述第1基板端子電性連接； 第2佈線，其形成於上述第1佈線層，與上述第2基板端子電性連接； 第3佈線，其形成於上述第1佈線層，與上述第1佈線連接； 第1導體圖案，其形成於與上述第1佈線不同之第2佈線層，經由第1導通孔佈線與上述第1佈線電性連接； 第2導體圖案，其形成於與上述第1佈線層及上述第2佈線層不同之第3佈線層，經由第2導通孔佈線與上述第2佈線電性連接，且 上述第1導體圖案與上述第2導體圖案經由絕緣層互相對向， 上述第1導體圖案與上述第2導體圖案互相對向之第1區域之面積大於上述第1佈線之面積， 上述第1佈線具有沿第1方向延伸之第1延伸部，及連接於上述第1導通孔佈線之第1導通孔焊盤部， 於俯視時，上述第3佈線具有第2延伸部，其連接於上述第1基板端子與上述第1導通孔焊盤部之間，且較上述第1延伸部為長， 於俯視時，上述第2導通孔佈線位於上述第1區域與上述2基板端子之間，且上述第1區域位於上述第1導通孔佈線與上述第2導通孔佈線之間。
10、10A‧‧‧佈線基板
10b‧‧‧下表面(面、主面、背面)
10t‧‧‧上表面(面、主面、表面)
11、11A、11B、11D、11G、11L、11P、11R、11T、11T1、11T2、11W1、11W2‧‧‧佈線
11BP‧‧‧電阻連接部
11L1、11L2、11L3、11L4、11L5、11L6、11L7、11L8、11L9、11L10、11L11‧‧‧延伸部
11VP、11VP1、11VP2、VP3‧‧‧導通孔焊盤部
12、12A、12B、12N、12P、12T、13、13A、13H、13L、13R1、13R2、15、15T、16、16P、17、17D、17G、18、18D、18G、19、19D、19G、111R、211T‧‧‧基板端子(接合引線、接合爪鉤、焊墊、焊盤)
14、14A、14B、14C‧‧‧絕緣層
20、50、60、70、100、200‧‧‧半導體裝置(半導體零件、電子零件)
21‧‧‧半導體晶片
22、22A、22B、22N、22P、22T、51T、61、61P、71、71D、71G、81、81D、81G、101R、201T‧‧‧端子(引線)
30‧‧‧感測器(電子零件)
30E1、30E2‧‧‧電極
40‧‧‧電阻零件(電子零件)
40E1、40E2、40E3、40E4、40E5、40E6‧‧‧電極
72‧‧‧電路
80‧‧‧連接器(電子零件)
90‧‧‧電容器(電容器零件、晶片電容器)
91、91D、91G‧‧‧電極
92‧‧‧本體部
93‧‧‧絕緣層(介電體層)
94‧‧‧導體板
102‧‧‧接收電路
202‧‧‧發送電路
AC1、AC2、AC3、AC4、AC5、AC6‧‧‧電容器
ADC1‧‧‧AD轉換電路(類比數位轉換電路、AD轉換器)
AL1、AL2、AL3、AL4、AL5、AL6‧‧‧電感器
AR1、AR2、AR3、AR4、AR5、AR6‧‧‧電阻
EDV1、EDV2、EDV3、EDV4、EDV5、EDV6、EDV7、EDV8、EDV9、EDV10‧‧‧電子裝置
INV‧‧‧反相器(電力轉換電路)
LE1‧‧‧長度
MP1、MP2、MPc、MPc1、MPc2、MPg、MPG、MPG1、MPG2、MPr、MPt‧‧‧導體圖案
MPh‧‧‧開口部(貫通孔)
MPs1、MPs2‧‧‧長邊(邊)
MPs3、MPs4、MPs5‧‧‧短邊(邊)
MPs6‧‧‧邊
MWD2‧‧‧導通孔佈線
NF1、NF2、NF3、NF4‧‧‧雜訊濾波器(低通濾波器)
NF5‧‧‧雜訊濾波器(帶通濾波器)
NF6‧‧‧雜訊濾波器(高通濾波器)
OP1‧‧‧放大電路(放大器)
OWR‧‧‧區域
PS‧‧‧外部電源
R1、R2‧‧‧電阻元件
SD‧‧‧焊料
VW、VW1、VW2、VWA、VWB、VWD、VWD1、VWD2、VWG、VWH、VWL、VWLG、VWP、VWR、VWT‧‧‧導通孔佈線(層間導電路)
W1、W2‧‧‧寬度
WL1、WL2、WL3、WL4、WL5、WL6、WL7‧‧‧佈線層
圖1係顯示一實施形態的電子裝置之構成例之放大俯視圖。 圖2係電性連接圖1所示之感測器與放大電路之路徑之等價電路圖。 圖3係沿圖1所示之A-A線之放大剖視圖。 圖4係將連接於圖1所示之感測器之佈線、基板端子及連接於該佈線之導體圖案擷取顯示之重合俯視圖。 圖5係顯示關於圖4之變化例之重合俯視圖。 圖6係對於圖3之變化例的電子裝置之放大剖視圖。 圖7係顯示圖6所示之電子裝置中，對於圖4之變化例之重合俯視圖。 圖8係顯示對於圖4之其他變化例之重合俯視圖。 圖9係顯示對於圖1之變化例的電子裝置之構成例之放大俯視圖。 圖10係電性連接圖9所示之放大電路與類比轉換電路之路徑之等價電路圖。 圖11係顯示實施電力系統之半導體零件之EMI對策之電子裝置之構成例之放大俯視圖。 圖12係電性連接圖11所示之具備放大電路之半導體零件，及對上述半導體零件供給電力之功率半導體零件之路徑之等價電路圖。 圖13係沿圖11所示之A-A線之放大剖視圖。 圖14係顯示具有連接器，及連接於連接器之半導體零件之電子裝置之構成例之放大俯視圖。 圖15係沿圖14所示之A-A線之放大剖視圖。 圖16係搭載於圖14之相反側之下表面之電容器周邊之放大俯視圖。 圖17係沿圖16之A-A線之放大剖視圖。 圖18係圖14所示之電子裝置之等價電路圖。 圖19係於發送電路與接收電路之間連接有帶通濾波器之電子裝置之構成例之放大俯視圖。 圖20係圖19所示之電子裝置之等價電路圖。 圖21係沿圖19所示之A-A線之放大剖視圖。 圖22係於發送電路與接收電路之間連接有高通濾波器之電子裝置之構成例之放大俯視圖。 圖23係圖22所示之電子裝置之等價電路圖。 圖24係沿圖22所示之A-A線之放大剖視圖。 圖25係顯示使用圖1～圖24說明之電容器之變化例之放大剖視圖。

Claims (14)

  1. 一種電子裝置，其具有： 半導體零件，其具備輸入或輸出第1信號之第1端子，及 佈線基板，其搭載上述半導體零件；且 上述佈線基板具備： 第1基板端子，其連接上述第1端子； 第1佈線，其形成於第1佈線層，與上述第1基板端子電性連接； 第1導體圖案，其形成於與上述第1佈線不同之第2佈線層，經由第1導通孔佈線與上述第1佈線電性連接； 第2導體圖案，其形成於與上述第1佈線層及上述第2佈線層不同之第3佈線層，被供給第1固定電位，且 上述第1導體圖案與上述第2導體圖案經由絕緣層互相對向， 上述第1導體圖案與上述第2導體圖案互相對向之區域之面積大於上述第1佈線之面積。
  2. 如請求項1之電子裝置，其中 於上述佈線基板之厚度方向， 上述第3佈線層位於上述第2佈線層與上述第1佈線層之間。
  3. 如請求項2之電子裝置，其中 上述半導體零件具備流動與上述第1信號不同之電流的第2端子， 上述佈線基板具備第2基板端子，其形成於與上述第1端子相同層，連接上述第2端子， 於俯視時，上述第1導體圖案與上述第2基板端子重合。
  4. 如請求項2之電子裝置，其中 於俯視時，上述第1佈線與上述第2導體圖案經由絕緣層互相對向。
  5. 如請求項1之電子裝置，其中 上述第1佈線具有沿第1方向延伸之第1延伸部，及連接於上述第1導通孔佈線之第1導通孔焊盤部， 於俯視時，上述第1導體圖案與上述第1佈線之上述第1延伸部重合。
  6. 如請求項1之電子裝置，其中 上述第1信號係經由上述第1端子輸入至上述半導體零件之第1電路之輸入信號， 上述第1佈線具有沿第1方向延伸之第1延伸部，及連接於上述第1導通孔佈線之第1導通孔焊盤部， 上述第1導通孔焊盤部於俯視時位於上述第1延伸部與上述第1基板端子之間， 於俯視時，上述第1基板端子與上述第1導通孔焊盤部之相隔距離較上述第1延伸部之延伸距離為短。
  7. 如請求項1之電子裝置，其中 於上述佈線基板搭載連接於上述第1佈線之電子零件， 上述第1信號係自上述電子零件輸出，且經由上述第1端子輸入至上述半導體零件之第1電路之信號， 上述第1佈線具有沿第1方向延伸之第1延伸部，及連接於上述第1導通孔佈線之第1導通孔焊盤部， 上述第1導通孔焊盤部於俯視時位於上述第1延伸部與上述第1基板端子之間， 於俯視時，上述電子零件與上述第1導通孔焊盤部之相隔距離，較上述第1基板端子與上述第1導通孔焊盤部之相隔距離為長。
  8. 如請求項1之電子裝置，其中 上述第1信號係經由上述第1端子自上述半導體零件之第1電路輸出之輸出信號， 上述第1佈線具有沿第1方向延伸之第1延伸部，及連接於上述第1導通孔佈線之第1導通孔焊盤部， 上述第1延伸部於俯視時位於上述第1導通孔焊盤部與上述第1基板端子之間。
  9. 如請求項1之電子裝置，其中 於上述佈線基板搭載連接於上述第1佈線之電子零件， 上述第1信號係經由上述第1端子自上述半導體零件之第1電路輸出且輸入至上述電子零件之信號， 上述第1佈線具有沿第1方向延伸之第1延伸部，及連接於上述第1導通孔佈線之第1導通孔焊盤部， 上述第1延伸部於俯視時，位於上述第1導通孔焊盤部與上述第1基板端子之間， 於俯視時，上述第1端子與上述第1導通孔焊盤部之相隔距離，較上述電子零件與上述第1導通孔焊盤部之相隔距離為長。
  10. 如請求項1之電子裝置，其中 上述第1佈線具有沿第1方向延伸之第1延伸部， 上述第1導體圖案於俯視時，具有沿上述第1方向延伸之第1長邊，及位於上述第1長邊之相反側之第2長邊， 在與上述第1方向交叉之第2方向，上述第1長邊與上述第2長邊之相隔距離，較上述第1佈線之上述第1延伸部之寬度為長。
  11. 如請求項10之電子裝置，其中 上述第1方向之上述第1佈線之上述第1延伸部之長度，較上述第1長邊與上述第2長邊之相隔距離為長。
  12. 如請求項1之電子裝置，其中 上述佈線基板具備： 複數個上述第1導體圖案，其等經由上述第1導通孔佈線而連接於上述第1佈線，且形成於互不相同之佈線層；及 複數個上述第2導體圖案，其等形成於互相不同之佈線層， 上述複數個第1導體圖案與上述複數個第2導體圖案各者形成於互不相同之佈線層， 上述複數個第1導體圖案各者經由絕緣層與上述複數個第2導體圖案中之任一者對向。
  13. 一種電子裝置，其具有： 半導體零件，其具備電力轉換電路，及連接於上述電力轉換電路之輸出端子即第1端子，及 佈線基板，其搭載上述半導體零件； 上述佈線基板具備： 第1基板端子，其連接上述第1端子； 第1佈線，其形成於第1佈線層，與上述第1基板端子電性連接； 第1導體圖案，其形成於與上述第1佈線層不同之第2佈線層，經由第1導通孔佈線與上述第1佈線電性連接； 第2導體圖案，其形成於與上述第1佈線層及上述第2佈線層不同之第3佈線層，被供給第1固定電位，且 上述第1導體圖案與上述第2導體圖案經由絕緣層互相對向， 上述第1導體圖案與上述第2導體圖案互相對向之區域之面積大於上述第1佈線之面積， 上述第1佈線具有沿第1方向延伸之第1延伸部，及連接於上述第1導通孔佈線之第1導通孔焊盤部， 上述第1延伸部於俯視時，位於上述第1導通孔焊盤部與上述第1基板端子之間。
  14. 一種電子裝置，其具有： 電子零件，其具備輸出第1電位之第1端子，及輸出與上述第1電位不同之第2電位之第2端子， 半導體零件，其輸入上述第1電位及上述第2電位， 第1電容器零件，其具備與上述第1端子電性連接之第1電極，及與上述第2端子電性連接之第2電極，及 佈線基板，其搭載上述電子零件、上述半導體零件及上述第1電容器零件； 上述佈線基板具備： 第1基板端子，其連接上述第1端子； 第1佈線，其形成於第1佈線層，與上述第1基板端子電性連接； 第1導體圖案，其形成於與上述第1佈線層不同之第2佈線層，經由第1導通孔佈線與上述第1佈線電性連接； 第2導體圖案，其形成於與上述第1佈線層及上述第2佈線層不同之第3佈線層，被供給第1固定電位，且 上述第1導體圖案與上述第2導體圖案經由絕緣層互相對向， 上述第1導體圖案與上述第2導體圖案互相對向之區域之面積大於上述第1佈線之面積， 上述第1佈線具有沿第1方向延伸之第1延伸部，及連接於上述第1導通孔佈線之第1導通孔焊盤部， 上述第1延伸部於俯視時，位於上述第1導通孔焊盤部與上述第1基板端子之間，且上述第1導通孔焊盤部位於上述第1電容器零件之上述第1電極與上述第1佈線之上述第1延伸部之間。
TW106143317A 2017-03-10 2017-12-11 電子裝置 TW201834511A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017046038A JP6826467B2 (ja) 2017-03-10 2017-03-10 電子装置
JP2017-046038 2017-03-10

Publications (1)

Publication Number Publication Date
TW201834511A true TW201834511A (zh) 2018-09-16

Family

ID=61691623

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106143317A TW201834511A (zh) 2017-03-10 2017-12-11 電子裝置

Country Status (5)

Country Link
US (1) US10165673B2 (zh)
EP (1) EP3373711A1 (zh)
JP (1) JP6826467B2 (zh)
CN (2) CN207896072U (zh)
TW (1) TW201834511A (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10314169B2 (en) * 2015-08-21 2019-06-04 Renesas Electronics Corporation Electronic device
KR102380823B1 (ko) * 2017-08-16 2022-04-01 삼성전자주식회사 발열체를 포함하는 칩 구조체
JP6768730B2 (ja) * 2018-03-30 2020-10-14 株式会社東芝 電子機器
US10862232B2 (en) * 2018-08-02 2020-12-08 Dell Products L.P. Circuit board pad connector system
US10756707B1 (en) 2019-05-22 2020-08-25 International Business Machines Corporation Area-efficient dynamic capacitor circuit for noise reduction in VLSI circuits
WO2022239698A1 (ja) * 2021-05-11 2022-11-17 三菱電機株式会社 電力変換装置
KR20240020474A (ko) * 2022-08-08 2024-02-15 삼성전자주식회사 옵션 회로부를 구비한 인쇄회로기판

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005027041A (ja) * 2003-07-02 2005-01-27 Renesas Technology Corp 固体撮像装置
JP2005183790A (ja) 2003-12-22 2005-07-07 Denso Corp プリント配線基板
WO2005091367A1 (ja) * 2004-03-19 2005-09-29 Renesas Technology Corp. 電子回路、半導体装置及び実装基板
JP2005294528A (ja) 2004-03-31 2005-10-20 Seiko Epson Corp 回路基板及び該回路基板におけるノイズの低減方法
JP2009021747A (ja) 2007-07-11 2009-01-29 Oki Electric Ind Co Ltd バンドパス・フィルタ
WO2010041630A1 (ja) * 2008-10-10 2010-04-15 日本電気株式会社 半導体装置及びその製造方法
WO2010137083A1 (ja) * 2009-05-28 2010-12-02 三洋電機株式会社 配線基板、フィルタデバイスおよび携帯機器
WO2011058702A1 (ja) * 2009-11-10 2011-05-19 日本電気株式会社 電子装置及びノイズ抑制方法
JP6249648B2 (ja) * 2013-06-28 2017-12-20 キヤノン株式会社 プリント回路板及び電子機器
JP5756958B2 (ja) * 2013-10-21 2015-07-29 株式会社野田スクリーン 多層回路基板
JP6207422B2 (ja) 2014-02-19 2017-10-04 ルネサスエレクトロニクス株式会社 電子装置

Also Published As

Publication number Publication date
EP3373711A1 (en) 2018-09-12
CN108573931A (zh) 2018-09-25
CN207896072U (zh) 2018-09-21
JP2018152407A (ja) 2018-09-27
US10165673B2 (en) 2018-12-25
JP6826467B2 (ja) 2021-02-03
US20180263108A1 (en) 2018-09-13

Similar Documents

Publication Publication Date Title
TW201834511A (zh) 電子裝置
JP5034453B2 (ja) 電子部品内蔵型多層基板
US6606011B2 (en) Energy conditioning circuit assembly
EP2755401B1 (en) Semiconductor device and microphone
JP5063529B2 (ja) プリント回路板
JP4125570B2 (ja) 電子装置
JP6363798B2 (ja) 方向性結合器および通信モジュール
CN112333914B (zh) 电子器件
JP2012028498A (ja) ノイズ抑制構造を有する回路基板
JP2019192847A (ja) 電子装置
JPH0318113A (ja) ノイズフィルタの取付け構造
KR20030076346A (ko) Ｄｃ 전력을 공급하며 노이즈 감쇠를 위한 노이즈 필터를구비하는 전자장치
US20160309592A1 (en) Printed Wiring Board
JP2002543661A (ja) エネルギー調整回路アセンブリ
JP3743427B2 (ja) 電磁波シールド型半導体装置
JP2882994B2 (ja) コンデンサを実装したプリント板
JP7414147B2 (ja) 回路基板及び電子機器
JP3868386B2 (ja) ノイズフィルタ実装基板
US6933805B1 (en) High density capacitor filter bank with embedded faraday cage
WO2024024397A1 (ja) 減衰器及び測定装置
US7990235B1 (en) Simultaneous switching noise filter architecture and method
JP3554028B2 (ja) 電気回路板及びプリント配線板
JP4351948B2 (ja) プリント配線基板
JP2005203420A (ja) 電子回路基板
JP2017011080A (ja) プリント回路基板