TW201812915A - 半導體裝置及其製造方法 - Google Patents

半導體裝置及其製造方法 Download PDF

Info

Publication number
TW201812915A
TW201812915A TW106103614A TW106103614A TW201812915A TW 201812915 A TW201812915 A TW 201812915A TW 106103614 A TW106103614 A TW 106103614A TW 106103614 A TW106103614 A TW 106103614A TW 201812915 A TW201812915 A TW 201812915A
Authority
TW
Taiwan
Prior art keywords
layer
rare earth
earth oxide
magnetic layer
semiconductor device
Prior art date
Application number
TW106103614A
Other languages
English (en)
Other versions
TWI688001B (zh
Inventor
李永珉
永瀬俊彥
渡邉大輔
澤田和也
吉野健一
及川忠昭
大鳥博之
Original Assignee
東芝記憶體股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 東芝記憶體股份有限公司 filed Critical 東芝記憶體股份有限公司
Publication of TW201812915A publication Critical patent/TW201812915A/zh
Application granted granted Critical
Publication of TWI688001B publication Critical patent/TWI688001B/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
    • H10B61/22—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H10N50/85—Materials of the active region

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Hall/Mr Elements (AREA)
  • Mram Or Spin Memory Techniques (AREA)

Abstract

本實施例之半導體裝置具備：第1稀土類氧化物層；第1磁性層，其與上述第1稀土類氧化物層鄰接；及非磁性層；上述第1磁性層配置於上述第1稀土類氧化物層及上述非磁性層間，且配向於與上述非磁性層之結晶面相同之結晶面。

Description

半導體裝置及其製造方法
本發明之實施例係關於具備稀土類氧化物層之半導體裝置及其製造方法。
於需要結晶層(crystalline layer)之半導體裝置中，可藉由例如對結晶層熱處理(heat treatment)使非晶質層結晶化而獲得。於該情形時，重要的是獲得具有所期望之配向性之良好結晶層。
本發明之實施例係提供一種具有良好結晶層之構造之半導體裝置及其製造方法。 實施例之半導體裝置具備：第1稀土類氧化物層；第1磁性層，其與上述第1稀土類氧化物層鄰接；及非磁性層；上述第1磁性層配置於上述第1稀土類氧化物層及上述非磁性層間，且配向於與上述非磁性層之結晶面相同之結晶面。
(第1實施例) 圖1A及圖1B係顯示第1實施例之半導體裝置。 於圖1A之例中，半導體裝置具備：稀土類氧化物層(rare earth oxide layer: REO layer)11、與稀土類氧化物層11上之結晶磁性層(crystalline magnetic layer)12。於圖1B之例中，半導體裝置具備：結晶磁性層12、與結晶磁性層12上之稀土類氧化物層11。 任一例皆為結晶磁性層12與稀土類氧化物層11鄰接。理想為結晶磁性層12與稀土類氧化物層11接觸。又，界面層可存在於稀土類氧化物層11與結晶磁性層12之間。惟如後述般，條件是界面層不會對結晶磁性層12之結晶化造成影響。 稀土類氧化物層11至少包含Tb、Gd、Nd、Y、Sm、Pm、Tm、Sc、Ce、Eu、Er、Ho、La、Yb、Lu、Pr、Dy中之至少一者。 結晶磁性層12包含Co、Fe、Ni中之至少一者。例如，於結晶磁性層12為CoFeB之情形時，結晶磁性層12具有將膜面配向於(001)面之體心立方(a body-centered cubic)(BCC)構造。此處，膜面係大致平行於稀土類氧化物層11與結晶磁性層12之界面的面。 稀土類氧化物層11及結晶磁性層12包含相同之雜質。相同之雜質係例如B、P、C、Al、Mn、Si、Ta、W、Mo、Cr、Hf、Ti中之至少一者。 根據以上之半導體裝置，可促進(promote)結晶磁性層12之結晶化(crystallization)。 圖2係顯示獲得結晶磁性層之原理。 於需要結晶磁性層12之半導體裝置中，例如，結晶磁性層11可藉由退火等熱處理將非晶質層進行結晶化而獲得。於該情形時，為了促進結晶磁性層11之結晶化，於熱處理中必須去除非晶質層內所包含之雜質。 稀土類氧化物層11係發揮用於去除該非晶質層內所包含之雜質之重要作用。即，稀土類氧化物層11具有元素彼此之間隔相對較寬之結晶構造。因此，如同圖所示，於具有稀土類氧化物層(結晶構造)11與包含雜質之非晶質磁性層12'之積層構造之半導體裝置中，當進行熱處理(用於結晶之退火步驟)時，非晶質磁性層12'內之雜質容易擴散至稀土類氧化物層11內、或經由稀土類氧化物層11擴散至其他層內。 結果，於熱處理中，可降低非晶質磁性層12'內之雜質，可獲得良好之結晶磁性層12。根據熱處理之條件、或稀土類氧化物層及非晶質磁性層12'之材料而定，可幾乎完全去除雜質。 另一方面，稀土類氧化物層11係氧化物之標準產生自由能(standard free energy of formation)之絕對值較大，且非常穩定之氧化物。即，於退火等熱處理中，即便稀土類氧化物層11之溫度上升，稀土類元素與氧元素亦難以解離(dissociation)。因此，於熱處理中，稀土類氧化物層11內之稀土類元素或氧元素不會擴散至結晶磁性層12內，且亦不會阻礙結晶磁性層12之結晶化。 又，稀土類氧化物層11之膜面(稀土類氧化物層11與結晶磁性層12之界面)具有非常高之平坦性。其理由在於：由於稀土類元素較大，故於稀土類元素與氧元素結合形成稀土類氧化物11時，稀土類元素之運動度減小之故。即，於稀土類元素與氧元素之結合中，由於稀土類元素難以凝聚，故可使稀土類氧化物層11之膜面平坦。 稀土類氧化物層11之膜面較平坦亦為用以使結晶磁性層12之垂直磁性異向性等諸特性較佳之有效要素之一。 此處，簡單地說明圖1A及圖1B之半導體裝置之製造方法。 首先，形成稀土類氧化物層11及包含雜質之非晶質磁性層12'之積層構造。於該時點，稀土類氧化物層11具有結晶構造，且非晶質磁性層12'因雜質而具有非晶質構造。 其後，藉由熱處理去除非晶質磁性層12'之雜質，將非晶質磁性層12'轉換成結晶磁性層12。非晶質磁性層12'之雜質係如上所述擴散至稀土類氧化物層11內、或經由稀土類氧化物層11擴散至其他層內。此時，稀土類氧化物層11內之元素不會擴散至結晶磁性層12內。 藉由以上之製造方法可促進結晶磁性層12之結晶化。 又，於熱處理前，稀土類氧化物層11不含非晶質磁性層12'內之雜質。然而，於熱處理後，稀土類氧化物層11含有自非晶質磁性層12'擴散之雜質。又，非晶質磁性層12'內之雜質藉由熱處理而減少，但亦有一部分雜質仍殘留於熱處理後之結晶磁性層12內之情形。於該情形時，稀土類氧化物層11及結晶磁性層12包含相同之雜質。 又，於熱處理不充分之情形時，亦有較多雜質仍殘留於結晶磁性層12內，且結晶磁性層12於厚度方向(積層方向)具有雜質濃度梯度之情形。該現象依存於熱處理前非晶質磁性層12'內之雜質濃度。於該情形時，亦有結晶磁性層12之一部分(於熱處理中雜質濃度提高之區域)未被結晶化而仍維持非晶質狀態之情形。 圖3及圖4係顯示比較例。 於圖3之例中，與圖2之例相比不同點在於代替圖2之稀土類氧化物層11而使用金屬層11'。金屬層11'包含例如Nb、Mo、Ta、Cr、V、Zn、Ru、Hf、Zr等。於該情形時，如同圖所示，於熱處理中，由於金屬層11'內之金屬元素擴散至結晶磁性層12內，故其阻礙結晶磁性層12之結晶化。 於圖4之例中，與圖2之例相比不同點在於代替圖2之稀土類氧化物層11而使用氮化金屬層11''。氮化金屬層11''包含例如MgN、ZrN、NbN、SiN、AlN、HfN、TaN、WN、CrN、MoN、TiN、VN等。氮化金屬層11''亦可包含例如MgO等氧化合物。氮化金屬層11''可為AlTiN等三元化合物。於該情形時，如同圖所示，於熱處理中，由於氮化金屬層11''阻斷來自非晶質磁性層12'之雜質之擴散，故難以去除來自非晶質磁性層12'之雜質。結果，大量雜質殘存於結晶磁性層12內而無法促進結晶磁性層12之結晶化。 如上所述，根據第1實施例，藉由稀土類氧化物層11與結晶磁性層12之積層構造可促進結晶磁性層12之結晶化。本實施例係可應用於需要具有良好結晶構造之結晶磁性層之所有半導體裝置。 (第1實施例之變化例) 圖5至圖9係顯示第1實施例之變化例。 於圖5之例中，半導體裝置具備：稀土類氧化物層11a、稀土類氧化物層11a上之結晶磁性層12、及結晶磁性層12上之稀土類氧化物層11b。即，結晶磁性層12被夾於2層稀土類氧化物層11a、11b之間。稀土類氧化物層11a、11b對應於圖1A及圖1B之稀土類氧化物層11。 理想為結晶磁性層12與稀土類氧化物層11a、11b接觸。又，界面層可存在於稀土類氧化物層11a與結晶磁性層12之間、及稀土類氧化物層11b與結晶磁性層12之間之至少一者。然而，條件是界面層不會對結晶磁性層12之結晶化造成影響。 於該情形時，於磁性層之結晶化製程中，非晶質磁性層內之雜質可向上下方向即稀土類氧化物層11a、11b兩者擴散，故可更促進結晶磁性層12之結晶化。 於圖6之例中，半導體裝置具備：結晶磁性層12a、結晶磁性層12a上之稀土類氧化物層11、及稀土類氧化物層11上之結晶磁性層12b。即，稀土類氧化物層11被夾於2層結晶磁性層12a、12b之間。結晶磁性層12a、12b對應於圖1A及圖1B之結晶磁性層12。 理想為結晶磁性層12a、12b與稀土類氧化物層11接觸。又，界面層可存在於稀土類氧化物層11與結晶磁性層12a之間、及稀土類氧化物層11與結晶磁性層12b之間之至少一者。然而，條件是界面層不會對結晶磁性層12a、12b之結晶化造成影響。 於該情形時，於磁性層之結晶化製程中，可同時形成具有良好結晶構造之結晶磁性層12a、12b。 於圖7之例中，半導體裝置具備：稀土類氧化物層11、稀土類氧化物層11上之結晶磁性層12、及結晶磁性層12上之非磁性層(晶種層)13。又，於圖8之例中，半導體裝置具備：非磁性層(晶種層)13、非磁性層13上之結晶磁性層12、及結晶磁性層12上之稀土類氧化物層11。 於該等圖7及圖8之例中，結晶磁性層12被夾於稀土類氧化物層11及非磁性層13之間。 理想為結晶磁性層12與稀土類氧化物層11及非磁性層13接觸。又，界面層可存在於稀土類氧化物層11與結晶磁性層12之間、及結晶磁性層12與非磁性層13之間之至少一者。惟條件是界面層不會對結晶磁性層12之結晶化造成影響。 非磁性層13於磁性層之結晶化製程中，於熱處理前具有特定之結晶構造，且於熱處理中發揮控制結晶磁性層12之結晶構造之配向(orientation)之作用。即，於磁性層之結晶化製程中，結晶磁性層12將非磁性層13作為晶種成長。例如，結晶磁性層12配向於與非磁性層13之結晶面相同之結晶面。基於該涵義，將非磁性層13稱為晶種層。 非磁性層13可為絕緣體，亦可為導電體。 於非磁性層13為絕緣體之情形時，非磁性層13包含例如氧化鎂、氧化鋁、氧化鋅、二氧化鈦、氮化鋁、氮化硼、及LSMO(lanthanum-strontium- manganese oxide：鑭-鍶-錳氧化物)中之至少一者。 於非磁性層13為氧化鎂(MgO)之情形時，非磁性層13具有膜面配向於(001)面之NaCl構造。因此，於結晶磁性層12為CoFeB之情形時，結晶磁性層12具有膜面配向於(001)面之體心立方(a body-centered cubic)(BCC)構造。 又，於非磁性層13為氧化鎂(MgO)，且結晶磁性層12為FePtB之情形時，結晶磁性層12具有膜面配向於(001)面之面心立方(a face centered cubic：FCC)構造。再者，結晶磁性層12係藉由經過充分之熱處理自結晶磁性層12幾乎完全地去除硼而成為L1o 構造(L1o -FePt)。 又，於非磁性層13為氧化鋅(ZnO)之情形時，非磁性層13具有膜面配向於(0001)面之六方纖鋅礦(Wurtzite)構造。因此，於結晶磁性層12為CoPdB之情形時，結晶磁性層12具有膜面配向於(111)面之面心立方構造。再者，結晶磁性層12係藉由經過充分之熱處理自結晶磁性層12幾乎完全地去除硼而成為L11 構造(L11 -CoPd)。 又，於非磁性層13為導電體之情形時，非磁性層13包含例如Pt、Pd、Rh、Ru、Ir、Cr中之至少一者。 於非磁性層13為Pt、Pd、Ir中之1者之情形時，非磁性層13具有膜面配向於(111)面之結晶構造。於該情形時，結晶磁性層12亦具有膜面配向於(111)面之結晶構造。又，於非磁性層13為Rh、Cr中之1者之情形時，非磁性層13具有膜面配向於(001)面之結晶構造。於該情形時，結晶磁性層12亦具有膜面配向於(001)面之結晶構造。再者，於非磁性層13為Ru之情形時，非磁性層13具有膜面配向於(0001)面之結晶構造。於該情形時，結晶磁性層12亦具有膜面配向於(0001)面之結晶構造。 理想為非磁性層(晶種層)13內所含之材料與稀土類氧化物層11內所含之材料不同。其理由在於稀土類氧化物係原子徑較大，且一般而言結晶構造較複雜之故。因此，例如，於數nm以下之非磁性層13包含稀土類氧化物之情形時，非磁性層13係結晶性較差而不作為結晶磁性層12之晶種層(結晶配向層)發揮功能。又，包含稀土類氧化物之非磁性層13係不期望作為例如用以獲得較大之MR比之穿隧障壁層。然而，非磁性層13與稀土類氧化物層11可包含相同之元素。 以上，根據圖7及圖8之變化例，於磁性層之結晶化製程中，結晶磁性層12將非磁性層13作為晶種成長。因此，可更促進結晶磁性層12之結晶化。 圖7及圖8之變化例係於將結晶磁性層12之配向控制為表面能量最低之配向以外的配向之情形時有效。其理由在於於將結晶磁性層12之配向控制為表面能量最低之配向之情形時，即便不存在非磁性層13，結晶磁性層12亦可藉由熱處理而自然地成為表面能量最低之配向之故。 表面能量最低之配向係根據結晶磁性層12之材料，即包含於結晶磁性層12內之元素、或於結晶磁性層12包含複數種元素之情形時該等之組成比等決定。 因此，於將結晶磁性層12之配向控制為表面能量最低之配向之情形時，理想為圖1A、圖1B、圖5、或圖6之構造，於將結晶磁性層12之配向控制為表面能量最低之配向以外之配向之情形時，理想為圖7或圖8之構造。 然而，於將結晶磁性層12之配向控制為表面能量最低之配向之情形時，亦可採用圖7或圖8之構造。 於圖9之例中，半導體裝置具備：稀土類氧化物層11a、稀土類氧化物層11a上之結晶磁性層12a、結晶磁性層12a上之非磁性層(晶種層)13、非磁性層13上之結晶磁性層12b、及結晶磁性層12b上之稀土類氧化物層11b。 於該例中，結晶磁性層12a被夾於稀土類氧化物層11a及非磁性層13間，結晶磁性層12b被夾於非磁性層13及稀土類氧化物層11b間。 理想為結晶磁性層12a與稀土類氧化物層11a及非磁性層13接觸，理想為結晶磁性層12b與非磁性層13及稀土類氧化物層11b接觸。 又，界面層可存在於稀土類氧化物層11a與結晶磁性層12a之間、及結晶磁性層12a與非磁性層13之間之至少一者。又，界面層可存在於稀土類氧化物層11b與結晶磁性層12b之間、及結晶磁性層12b與非磁性層13之間之至少一者。然而條件是界面層不會對結晶磁性層12a、12b之結晶化造成影響。 圖9之例可應用於磁阻效應元件。 例如，若將2個結晶磁性層12a、12b之一者設為具有可變磁化方向之記憶層(自由層)，將另一者設為具有不變磁化方向之參照層(固定層)，將非磁性層13設為絕緣層(穿隧障壁層)，則完成磁阻效應元件之基本構造。 此處，不變磁化指磁化方向於寫入前後不變化，可變磁化指磁化方向可於寫入前後反向變化。 又，寫入指藉由於磁阻效應元件流通旋轉注入電流(旋轉極化之電子)而對記憶層之磁化賦予旋轉磁矩之旋轉轉移寫入。 理想為結晶磁性層12a、12b具有於垂直於膜面之方向具有易磁化軸之所謂垂直磁氣異向性。又，結晶磁性層12a、12b亦可具有於平行於膜面之方向具有易磁化軸之所謂面內磁氣異向性。 磁阻效應元件之阻力藉由磁阻效應依存於記憶層及參照層之相對磁化方向而變化。例如，磁阻效應元件之電阻於記憶層及參照層之磁化方向相同之平行狀態時降低，於記憶層及參照層之磁化方向相反之反向平行狀態時提高。 於該情形時，2個結晶磁性層12a、12b各自包含Co、Fe、Ni中之至少1者，非磁性層13包含氧化鎂、氧化鋁、氧化鋅、二氧化鈦、氮化鋁、氮化硼、及LSMO中之至少一者。又，2個結晶磁性層12a、12b係藉由熱處理而配向於與非磁性層13之結晶面相同之結晶面。 作為評估磁阻效應元件之特性之指標有：MR(magnetoresistive：磁阻)比之提高、磁化反轉電流(switching current)之降低、及熱穩定性(thermal stability)之提高。為了同時實現該等，重要的是提高結晶磁性層(記憶層或參照層)12a、12b之結晶性(crystalline texture)或磁氣異向性(magnetic anisotropy)。 因此，必須於結晶磁性層12a與非磁性層13之界面確保兩者之結晶構造之連續性，且必須於非磁性層13與結晶磁性層12b之界面確保兩者之結晶構造之連續性。結晶構造有連續性指結晶磁性層12a與非磁性層13之界面、及非磁性層13與結晶磁性層12b之界面分別平坦，且無晶格缺陷。 於磁阻效應元件中，為了確保結晶構造之連續性，首先形成夾住非磁性層(結晶構造)13之非晶質磁性層。非晶質磁性層藉由將雜質混入於磁性層內而形成。其後，藉由熱處理去除非晶質磁性層內之雜質而形成結晶磁性層12a、12b。 此時，非晶質磁性層內之雜質自非磁性層13側朝向稀土類氧化物層11a、11b側移動，並擴散至稀土類氧化物層11a、11b內。該雜質之去除係藉由使用稀土類氧化物層11a、11b而容易地進行。又，元素不會自稀土類氧化物層11a、11b向非晶質磁性層內擴散。 因此，於非晶質磁性層內，以非磁性層13為晶種自非磁性層13側依序進行結晶化。藉由此種原理，確保結晶構造之連續性。 於圖9之例中，與圖7及圖8之例相同，理想為非磁性層(晶種層)13內所含之材料與稀土類氧化物層11a、11b內所含之材料不同。然而，非磁性層13與稀土類氧化物層11a、11b可包含相同之元素。 如以上般，藉由將圖9之構造應用於磁阻效應元件，可提高磁阻效應元件之結晶性或磁氣異向性。因此，可謀求提高磁阻效應元件之MR比、降低磁化反轉電流、及提高熱穩定性。 (第2實施例) 圖10A及圖10B係顯示第2實施例之半導體裝置。 於圖10A之例中，半導體裝置具備：稀土類氧化物層11、及稀土類氧化物層11上之結晶層(crystalline layer)12'。於圖10B之例中，半導體裝置具備：結晶層12'、及結晶層12'上之稀土類氧化物層11。 任一例均係結晶層12'與稀土類氧化物層11鄰接。理想為結晶層12'與稀土類氧化物層11接觸。又，界面層可存在於稀土類氧化物層11與結晶層12'之間。然而，如後述般，條件是界面層不會對結晶層12'之結晶化造成影響。 稀土類氧化物層11包含Tb、Gd、Nd、Y、Sm、Pm、Tm、Sc、Ce、Eu、Er、Ho、La、Yb、Lu、Pr、Dy中之至少一者。 結晶層12'可為導電體，可為絕緣體，或亦可為半導體。 於結晶層12'為導電體之情形時，結晶層12'包含W、Al、Cu等金屬元素。又，結晶層12'亦可為磁性體。於該情形時，結晶層12'包含Co、Fe、Ni中之至少一者。 稀土類氧化物層11及結晶層12'包含相同之雜質。相同之雜質係例如B、P、C、Al、Mn、Si、Ta、W、Mo、Cr、Hf、Ti之至少一者。 根據以上之半導體裝置，可促進結晶層12'之結晶化。 又，由於促進結晶層12'之結晶化之原理與第1實施例(參照圖2至圖4)相同，故省略此處之說明。 以上，於第2實施例中，亦與第1實施例相同，藉由稀土類氧化物層11與結晶層12'之積層構造，可促進結晶層12'之結晶化。本實施例可應用於需要具有良好之結晶構造之結晶磁性層之所有半導體裝置。 (第2實施例之變化例) 圖11至圖15係顯示第2實施例之變化例。 於圖11之例中，半導體裝置具備：稀土類氧化物層11a、稀土類氧化物層11a上之結晶層12'、及結晶層12'上之稀土類氧化物層11b。即，結晶層12'被夾於2層稀土類氧化物層11a、11b間。稀土類氧化物層11a、11b對應於圖10A及圖10B之稀土類氧化物層11。 理想為結晶層12'與稀土類氧化物層11a、11b接觸。又，界面層可存在於稀土類氧化物層11a與結晶層12'之間、及稀土類氧化物層11b與結晶層12'之間之至少一者。然而，條件是界面層不會對結晶層12'之結晶化造成影響。 於該情形時，於結晶層12'之結晶化製程中，由於非晶質結晶層內之雜質可擴散至上下方向，即擴散至稀土類氧化物層11a、11b兩者，故可更促進結晶層12'之結晶化。 於圖12之例中，半導體裝置具備：結晶層12a'、結晶層12a'上之稀土類氧化物層11、及稀土類氧化物層11上之結晶層12b'。即，稀土類氧化物層11被夾於2層結晶層12a'、12b'間。結晶層12a'、12b'對應於圖10A及圖10B之結晶層12。 理想為結晶層12a'、12b'與稀土類氧化物層11接觸。又，界面層可存在於稀土類氧化物層11與結晶層12a'之間、及稀土類氧化物層11與結晶層12b'之間之至少一者。然而，條件是界面層不會對結晶層12a'、12b'之結晶化造成影響。 於該情形時，於結晶層12a'、12b'之結晶化製程中，可同時形成具有良好之結晶構造之結晶層12a'、12b'。 於圖13之例中，半導體裝置具備：稀土類氧化物層11、稀土類氧化物層11上之結晶層12'、及結晶層12'上之晶種層(結晶層)13'。又。於圖14之例中，半導體裝置具備：晶種層13'、晶種層13'上之結晶層12'、及結晶層12'上之稀土類氧化物層11。 於該等圖13及圖14之例中，結晶層12'被夾於稀土類氧化物層11及晶種層13'間。 理想為結晶層12'與稀土類氧化物層11及晶種層13'接觸。又，界面層可存在於稀土類氧化物層11與結晶層12'之間、及結晶層12'與晶種層13'之間之至少一者。然而，條件是界面層不會對結晶層12'之結晶化造成影響。 晶種層13'係於結晶層12'之結晶化製程中，於熱處理前具有特定之結晶結構，且於熱處理中發揮控制結晶層12'之結晶構造之配向之作用。即，於結晶層12'之結晶化製程中，結晶層12'以晶種層13'為晶種成長。例如結晶層12'配向於與晶種層13'之結晶面相同之結晶面。 晶種層13'可為絕緣體，亦可為導電體。 於晶種層13'為絕緣體之情形時，晶種層13'包含例如氧化鎂、氧化鋁、氧化鋅、二氧化鈦、氮化鋁、氮化硼、及LSMO(lanthanum-strontium- manganese oxide：鑭-鍶-錳氧化物)中之至少一者。 又，於晶種層13'為導電體之情形時，晶種層13'包含例如Pt、Pd、Rh、Ru、Ir、Cr中之至少一者。 於晶種層13'為Pt、Pd、Ir中之一者之情形時，晶種層13'具有膜面配向於(111)面之結晶構造。於該情形時，磁性層12'亦具有膜面配向於(111)面之結晶構造。又，於晶種層13'為Rh、Cr中之一者之情形時，晶種層13'具有膜面配向於(001)面之結晶構造。於該情形時，結晶層12'亦具有膜面配向於(001)面之結晶構造。再者，於晶種層13'為Ru之情形時，晶種層13'具有膜面配向於(0001)面之結晶構造。於該情形時，結晶層12'亦具有膜面配向於(0001)面之結晶構造。 於圖13及圖14之例中，與圖7及圖8之例相同，理想為晶種層13'內所含之材料與稀土類氧化物層11內所含之材料不同。惟晶種層13'與稀土類氧化物層11亦可包含相同之元素。 以上，根據圖13及圖14之變化例，於結晶層12'之結晶化製程中，結晶層12'以晶種層13'為晶種成長。因此，可進一步促進結晶層12'之結晶化。 圖13及圖14之變化例係於將結晶層12'之配向控制為表面能量最低之配向以外的配向之情形時有效。其理由在於，將結晶層12'之配向控制為表面能量最低之配向之情形時，即便不存在晶種層13'，結晶層12'亦可藉由熱處理而自然地成為表面能量最低之配向。 表面能量最低之配向係根據結晶層12'之材料、即結晶層12'內所含之元素、或於結晶層12'包含複數種元素之情形時該等之組成比等而決定。 因此，於將結晶層12'之配向控制為表面能量最低之配向之情形時，理想為圖10A、圖10B、圖11、或圖12之構造，於將結晶層12'之配向控制為表面能量最低之配向以外之配向之情形時，理想為圖13或圖14之構造。 然而，於將結晶層12'之配向控制為表面能量最低之配向之情形時亦可採用圖13或圖14之構造。 於圖15之例中，半導體裝置具備：稀土類氧化物層11a、稀土類氧化物層11a上之結晶層12a'、結晶層12a'上之晶種層13'、晶種層13'上之結晶層12b'、及結晶層12b'上之稀土類氧化物層11b。 於該例中，結晶層12a'被夾於稀土類氧化物層11a及晶種層13'間，結晶層12b'被夾於晶種層13'及稀土類氧化物層11b間。 期望結晶層12a'與稀土類氧化物層11a及晶種層13'接觸，期望結晶層12b'與晶種層13'及稀土類氧化物層11b接觸。 又，界面層可存在於稀土類氧化物層11a與結晶層12a'之間、及結晶層12a'與晶種層13'之間之至少一者。又，界面層可存在於稀土類氧化物層11b與結晶層12b'之間、及結晶層12b'與晶種層13'之間之至少一者。然而條件是界面層不會對結晶層12a'、12b'之結晶化造成影響。 於圖15之例中，與圖7及圖8之例相同，期望包含於晶種層13'內之材料與包含於稀土類氧化物層11a、11b內之材料不同。然而，晶種層13'與稀土類氧化物層11a、11b可包含相同之元素。 以上，根據圖15之變化例，結晶層12a'、12b'以晶種層13'為晶種自晶種層13'側依序進行結晶化。藉由此種原理確保結晶構造之連續性。 (第3實施例) 圖16係顯示第3實施例。 本實施例係將第1實施例之變化例即圖9之構造應用於磁阻效應元件者。 半導體裝置具備：稀土類氧化物層11a、稀土類氧化物層11a上之結晶磁性層12a、結晶磁性層12a上之非磁性層(晶種層)13、非磁性層13上之結晶磁性層12b、及結晶磁性層12b上之稀土類氧化物層11b。 例A係結晶磁性層12a為記憶層，且結晶磁性層12b為參照層之磁阻效應元件，即頂部固定型磁阻效應元件之例。例B係結晶磁性層12a為參照層，且結晶磁性層12b為記憶層之磁阻效應元件，即底部固定型磁阻效應元件之例。 結晶磁性層12a、12b包含Co、Fe、Ni中之至少一者。結晶磁性層12a、12b係例如CoFeB、FePtB、CoPdB、CoPtB、NiPtB等。非磁性層13包含氧化鎂、氧化鋁、氧化鋅、二氧化鈦、氮化鋁、氮化硼、及LSMO中之至少一者。又，結晶磁性層12a、12b係藉由熱處理而配向於與非磁性層13之結晶面相同之結晶面。 於第3實施例中，期望包含於非磁性層(晶種層)13內之材料與包含於稀土類氧化物層11a、11b內之材料不同。然而，非磁性層13與稀土類氧化物層11a、11b可包含相同之元素。 根據第3實施例，可提高磁阻效應元件之結晶性或磁氣異向性。因此，可謀求提高磁阻效應元件之MR比、降低磁化反轉電流、及提高熱穩定性。 (第4實施例) 圖17係顯示第4實施例。 本實施例係將第2實施例之變化例即圖13或圖14之構造應用於導電線、或接觸插塞等半導體裝置之要素之一者。 半導體裝置具備：基底層20、配置於基底層20之凹部內或基底層20上之稀土類氧化物層11、結晶層12'、及晶種層13'。基底層20係例如半導體基板、層間絕緣層等。 例A之半導體裝置於基底層20之凹部內具備：稀土類氧化物層11、與稀土類氧化物層11上之結晶層12'。又，該半導體裝置於結晶層12'上及基底層20上具備晶種層13'。 例B之半導體裝置於基底層20之凹部內具備：晶種層13'、與晶種層13'上之結晶層12'。又，該半導體裝置於結晶層12'上及基底層20上具備稀土類氧化物層11。 結晶層12'包含例如W、Al、Cu等金屬元素。晶種層13'包含Pt、Pd、Rh、Ru、Ir、Cr中之至少一者。又，結晶層12'係藉由熱處理而配向於與晶種層13'之結晶面相同之結晶面。 於第4實施例中，期望包含於晶種層13'內之材料與包含於稀土類氧化物層11內之材料不同。然而，晶種層13'與稀土類氧化物層11可包含相同之元素。 根據第4實施例，可提高導電線或接觸插塞等需要良好之結晶層之半導體裝置之一個要素的結晶性。因此，可提高半導體裝置之特性。 (第5實施例) 第5實施例係關於具備磁阻效應元件之記憶體器件。 圖18係顯示作為記憶體器件之MRAM。 記憶胞陣列30具備複數個記憶胞(磁阻效應元件)。列解碼器31a及行解碼器31b基於位址信號Addr隨機存取記憶胞陣列30內之複數個記憶胞中之一者。 行選擇電路32具有基於來自行解碼器31b之信號將記憶胞陣列30與感測放大器33相互電性連接之作用。 讀出/寫入控制電路34於讀出時向記憶胞陣列30內之被選擇之一個記憶胞供給讀出電流。感測放大器33藉由檢測讀出電流判別記憶於選擇之一個記憶胞內之資料。 又，讀出/寫入控制電路34於寫入時向記憶胞陣列30內之被選擇之一個記憶胞供給寫入電流，藉此向選擇之一個記憶胞寫入資料。 控制電路35控制列解碼器31a、行解碼器31b、感測放大器33、及讀出/寫入控制電路34之動作。 圖19至圖21係顯示MRAM之記憶胞。圖19係MRAM之記憶胞之俯視圖，圖20係沿著圖19之XX-XX線之剖視圖，圖21係沿著圖19之XXI-XXI線之剖視圖。 於本例中，磁氣記憶體之記憶胞具備：選擇電晶體(例如FET)ST與磁阻效應元件MTJ。 選擇電晶體ST配置於半導體基板21內之主動區域AA內。主動區域AA由半導體基板21內之元件分離絕緣層22包圍。於本例中，元件分離絕緣層22具有STI(Shallow Trench Isolation：淺渠溝隔離)構造。 選擇電晶體ST具備：半導體基板21內之源極/汲極擴散層23a、23b、與於該等之間形成於半導體基板21內之閘極絕緣層24及閘極電極(字元線)25。本例之選擇電晶體ST具有將閘極電極25嵌入於半導體基板21內之所謂嵌入閘極構造。 第4實施例(圖17)之構造可應用於閘極電極25。 層間絕緣層(例如氧化矽層)26a覆蓋選擇電晶體ST。接觸插塞BEC、SC配置於層間絕緣層26a內。接觸插塞BEC與源極/汲極擴散層23a連接，接觸插塞SC與源極/汲極擴散層23b連接。接觸插塞BEC、SC包含例如W、Ta、Ru、Ti、TiN、TaN中之一者。 第4實施例(圖17)之構造可應用於接觸插塞BEC、SC 磁阻效應元件MTJ配置於接觸插塞BEC上。期望磁阻效應元件MTJ具有例如第3實施例(圖16)之構造。 接觸插塞TEC配置於磁阻效應元件MTJ上。接觸插塞TEC包含例如W、Ta、Ru、Ti、TiN、TaN中之一者。層間絕緣層(例如氧化矽層)26b覆蓋磁阻效應元件MTJ。 位元線BL1經由接觸插塞TEC與磁阻效應元件MTJ連接。位元線BL2經由接觸插塞SC與源極/汲極擴散層23b連接。位線源BL2於例如讀出時亦作為施加有接地電位之源極線SL發揮功能。 圖22及圖23係顯示圖19至圖21之MRAM之製造方法。 首先，如圖22所示，於半導體基板21內，形成嵌入閘極構造之選擇電晶體ST。又，形成層間絕緣層26a、且於層間絕緣層26a內形成接觸插塞BEC。 其後，於層間絕緣層26a上及接觸插塞BEC上形成具有以下之積層構造：稀土類氧化物層11a、非晶質磁性層12a-α、非磁性層(晶種層)13、非晶質磁性層12b-α、及稀土類氧化物層11b。 接著，藉由例如燈退火實現非晶質磁性層12a-α、12b-α之結晶化。此時，因存在稀土類氧化物層11a、11b故非晶質磁性層12a-α、12b-α內之雜質幾乎完全被去除。又，元素亦不會自稀土類氧化物層11a、11b擴散至非晶質磁性層12a-α、12b-α。因此，可良好地進行自非晶質磁性層12a-α、12b-α向結晶磁性層12a、12b之轉換。 接著，如圖23所示，藉由PEP(Photo Engraving Process：光刻製程)及RIE製程進行磁阻效應元件MTJ之圖案化。例如，藉由IBE(離子束蝕刻)等物理蝕刻依序蝕刻稀土類氧化物層11b、結晶磁性層12b、非磁性層13、結晶磁性層12a、及稀土類氧化物層11a。 其後，如圖20所示，形成層間絕緣層26b、接觸插塞TEC、位元線BL1等要素，藉此完成圖19至圖21之MRAM。 (應用例) 行動資訊終端所使用之處理器尋求低消耗電力。作為處理器之低消耗電力化之方法之一有以下之方法：以使用非揮發性元件之非揮發性半導體記憶體置換待機電力較大之SRAM(Static Random Access Memory：靜態隨機存取記憶體)為主之快取記憶體。 即，SRAM係隨著電晶體之細微化於動作時及待機(非動作)時有洩漏電力增大之傾向。因此，藉由以非揮發性半導體記憶體置換快取記憶體可於待機時實現電源遮斷，故可削減待機時之消耗電力。 因此，例如藉由將上述磁氣隨機存取記憶體(MRAM)用作快取記憶體可實現低消耗電力處理器。 圖24係顯示低消耗電力處理器系統之例。 CPU41控制SRAM42、DRAM43、快閃記憶體44、ROM45、及MRAM(磁氣隨機存取記憶體)46。 MRAM46可用作SRAM42、DRAM43、快閃記憶體44、及ROM45之任一者之替代品。相應地可省略SRAM42、DRAM43、快閃記憶體44、及ROM45之至少一者。 MRAM46可用作非揮發性快取記憶體(例如L2快取)。 又，MRAM46亦可用作儲存級記憶體(SCM)。 以上，根據實施例，於需要結晶層之半導體裝置中，可促進結晶層之結晶化。藉此，例如於磁阻效應元件中可提高結晶磁性層之結晶性或磁氣異向性。因此，可謀求提高磁阻效應元件之MR比、降低磁化反轉之電流、及提高熱穩定性。 雖已說明本發明之若干實施形態，但該等實施形態係作為例而提示者，並非意圖限定發明之範圍。該等新穎之實施形態可以其他各種形態實施，於不脫離發明主旨之範圍內可進行各種省略、置換、變更。該等實施形態或其變化皆包含於發明之範圍或主旨，且亦包含於申請專利範圍所記載之發明及與其均等之範圍內。 [相關申請案] 本申請案享有以美國臨時專利申請案第62/394,708號(申請日：2016年9月14日)為基礎申請案之優先權。本申請案藉由參照該基礎申請案而包含基礎申請案之所有內容。
11‧‧‧REO層
11'‧‧‧金屬層
11''‧‧‧氮化金屬層
11a‧‧‧REO層
11b‧‧‧REO層
12‧‧‧結晶磁性層
12'‧‧‧非晶質磁性層
12'‧‧‧結晶層
12a‧‧‧結晶磁性層
12a-α‧‧‧非晶質磁性層
12a'‧‧‧結晶層
12b‧‧‧結晶磁性層
12b-α‧‧‧非晶質磁性層
12b'‧‧‧結晶層
13‧‧‧晶種層
13'‧‧‧晶種層
20‧‧‧基底層
21‧‧‧半導體基板
22‧‧‧元件分離絕緣層
23a‧‧‧源極/汲極擴散層
23b‧‧‧源極/汲極擴散層
24‧‧‧閘極絕緣層
25‧‧‧閘極電極
26a‧‧‧層間絕緣層
26b‧‧‧層間絕緣層
30‧‧‧記憶胞陣列
31a‧‧‧列解碼器
31b‧‧‧行解碼器
32‧‧‧行選擇電路
33‧‧‧感測放大器
34‧‧‧讀出/寫入控制電路
35‧‧‧控制電路
41‧‧‧CPU
42‧‧‧SRAM
43‧‧‧DRAM
44‧‧‧快閃記憶體
45‧‧‧ROM
46‧‧‧MRAM
AA‧‧‧主動區域
BEC‧‧‧接觸插塞
BL1‧‧‧位元線
BL2‧‧‧位元線
MTJ‧‧‧磁阻效應元件
SC‧‧‧接觸插塞
SL‧‧‧源極線
ST‧‧‧選擇電晶體
TEC‧‧‧接觸插塞
XX-XX‧‧‧線
XXI-XXI‧‧‧線
圖1A及圖1B係顯示第1實施例之圖。 圖2係顯示獲得結晶磁性層之原理之圖。 圖3及圖4係顯示比較例之圖。 圖5至圖9係顯示第1實施例之變化例之圖。 圖10A及圖10B係顯示第2實施例之圖。 圖11至圖15係顯示第2實施例之變化例之圖。 圖16係顯示第3實施例之圖。 圖17係顯示第4實施例之圖。 圖18係顯示第5實施例之圖。 圖19係顯示MRAM之記憶胞之圖。 圖20係沿著圖19之XX-XX線之剖視圖。 圖21係顯示圖19之XXI-XXI線之剖視圖。 圖22及圖23係顯示圖19至圖21之MRAM之製造方法之圖。 圖24係顯示記憶體系統之例之圖。

Claims (20)

  1. 一種半導體裝置，其具備：第1稀土類氧化物層；第1磁性層，其與上述第1稀土類氧化物層鄰接；及非磁性層；上述第1磁性層配置於上述第1稀土類氧化物層及上述非磁性層間，且配向於與上述非磁性層之結晶面相同之結晶面。
  2. 如請求項1之半導體裝置，其中上述第1稀土類氧化物層包含Tb、Gd、Nd、Y、Sm、Pm、Tm、Sc、Ce、Eu、Er、Ho、La、Yb、Lu、Pr、Dy中之至少一者。
  3. 如請求項1之半導體裝置，其中上述第1磁性層與上述第1稀土類氧化物層接觸。
  4. 如請求項1之半導體裝置，其中上述第1磁性層及上述第1稀土類氧化物層包含相同之元素。
  5. 如請求項4之半導體裝置，其中上述相同之元素係B、P、C、Al、Mn、Si、Ta、W、Mo、Cr、Hf、Ti之至少一者。
  6. 如請求項1之半導體裝置，其中進而具備第2稀土類氧化物層，且上述第1磁性層配置於上述第1及第2稀土類氧化物層間。
  7. 如請求項1之半導體裝置，其中進而具備第2磁性層，且上述第1稀土類氧化物層配置於上述第1及第2磁性層間。
  8. 如請求項1之半導體裝置，其中上述非磁性層內所含之材料與上述第1稀土類氧化物層內所含之材料不同。
  9. 如請求項8之半導體裝置，其中上述非磁性層包含氧化鎂、氧化鋁、氧化鋅、二氧化鈦、氮化鋁、氮化硼、及LSMO中之至少一者。
  10. 如請求項8之半導體裝置，其中上述非磁性層包含Pt、Pd、Rh、Ru、Ir、Cr中之至少一者。
  11. 如請求項8之半導體裝置，其中進而具備第2稀土類氧化物層、及上述非磁性層及上述第2稀土類氧化物層間之第2磁性層，且上述第2磁性層配向於與上述非磁性層之結晶面相同之結晶面。
  12. 如請求項11之半導體裝置，其中上述第1及第2磁性層各自包含Co、Fe、Ni中之至少一者，且上述非磁性層包含氧化鎂、氧化鋁、氧化鋅、二氧化鈦、氮化鋁、氮化硼、及LSMO中之至少一者。
  13. 一種半導體裝置之製造方法，其係如請求項1之半導體裝置之製造方法，其具備以下步驟： 形成上述第1稀土類氧化物層、包含雜質且具有非晶質構造之上述第1磁性層、及上述非磁性層之積層構造；及 藉由熱處理，將上述第1磁性層由上述非晶質構造轉變為配向於與上述非磁性層之結晶面相同之結晶面之結晶構造。
  14. 如請求項13之半導體裝置之製造方法，其中 於上述熱處理前，上述稀土類氧化物層不包含上述雜質， 於上述熱處理後，上述稀土類氧化物層包含自上述第1磁性層擴散之上述雜質。
  15. 一種半導體裝置，其具備：第1稀土類氧化物層；第1結晶層，其與上述第1稀土類氧化物層鄰接；及非磁性層；上述第1結晶層配置於上述第1稀土類氧化物層及上述非磁性層間，且配向於與上述非磁層之結晶面相同之結晶面。
  16. 如請求項15之半導體裝置，其中上述第1稀土類氧化物層包含Tb、Gd、Nd、Y、Sm、Pm、Tm、Sc、Ce、Eu、Er、Ho、La、Yb、Lu、Pr、Dy中之至少一者。
  17. 如請求項15之半導體裝置，其中上述第1結晶層與上述第1稀土類氧化物層接觸。
  18. 如請求項15之半導體裝置，其中上述第1結晶層及上述第1稀土類氧化物層包含相同之元素。
  19. 如請求項18之半導體裝置，其中上述相同之元素係B、P、C、Al、Mn、Si、Ta、W、Mo、Cr、Hf、Ti之至少一者。
  20. 如請求項15之半導體裝置，其中上述第1結晶層係使用作為記憶元件、導電線、及接觸插塞中之一者。
TW106103614A 2016-09-14 2017-02-03 半導體裝置及其製造方法 TWI688001B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201662394708P 2016-09-14 2016-09-14
US62/394,708 2016-09-14

Publications (2)

Publication Number Publication Date
TW201812915A true TW201812915A (zh) 2018-04-01
TWI688001B TWI688001B (zh) 2020-03-11

Family

ID=61560324

Family Applications (2)

Application Number Title Priority Date Filing Date
TW106103614A TWI688001B (zh) 2016-09-14 2017-02-03 半導體裝置及其製造方法
TW108101183A TWI688131B (zh) 2016-09-14 2017-02-03 半導體裝置

Family Applications After (1)

Application Number Title Priority Date Filing Date
TW108101183A TWI688131B (zh) 2016-09-14 2017-02-03 半導體裝置

Country Status (3)

Country Link
US (2) US20180076262A1 (zh)
CN (1) CN107819068B (zh)
TW (2) TWI688001B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI692095B (zh) * 2018-08-31 2020-04-21 日商東芝記憶體股份有限公司 磁性記憶裝置
US11107980B2 (en) 2018-09-28 2021-08-31 Taiwan Semiconductor Manufacturing Company, Ltd. MRAM fabrication and device

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11189781B2 (en) * 2017-07-10 2021-11-30 Everspin Technologies, Inc. Magnetoresistive stack/structure including metal insertion substance
JP2020043202A (ja) * 2018-09-10 2020-03-19 キオクシア株式会社 磁気記憶装置
JP7204549B2 (ja) * 2019-03-18 2023-01-16 キオクシア株式会社 磁気装置
JP2020155460A (ja) 2019-03-18 2020-09-24 キオクシア株式会社 磁気記憶装置
JP2021144969A (ja) 2020-03-10 2021-09-24 キオクシア株式会社 磁気記憶装置
JP2022051178A (ja) 2020-09-18 2022-03-31 キオクシア株式会社 磁気記憶装置
JP2023032148A (ja) 2021-08-26 2023-03-09 キオクシア株式会社 磁気記憶装置

Family Cites Families (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0717435A1 (en) 1994-12-01 1996-06-19 AT&T Corp. Process for controlling dopant diffusion in a semiconductor layer and semiconductor layer formed thereby
JPH08274386A (ja) * 1995-03-31 1996-10-18 Mitsubishi Electric Corp 磁電変換素子
US6891236B1 (en) 1999-01-14 2005-05-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of fabricating the same
JP3686572B2 (ja) * 2000-04-12 2005-08-24 アルプス電気株式会社 交換結合膜の製造方法と、前記交換結合膜を用いた磁気抵抗効果素子の製造方法、ならびに前記磁気抵抗効果素子を用いた薄膜磁気ヘッドの製造方法
JP4050446B2 (ja) 2000-06-30 2008-02-20 株式会社東芝 固体磁気メモリ
JP4149647B2 (ja) * 2000-09-28 2008-09-10 株式会社東芝 半導体記憶装置及びその製造方法
US6937446B2 (en) * 2000-10-20 2005-08-30 Kabushiki Kaisha Toshiba Magnetoresistance effect element, magnetic head and magnetic recording and/or reproducing system
JP4270797B2 (ja) 2002-03-12 2009-06-03 Ｔｄｋ株式会社 磁気検出素子
JP2004179187A (ja) 2002-11-22 2004-06-24 Toshiba Corp 磁気抵抗効果素子および磁気メモリ
JP3983167B2 (ja) 2002-12-26 2007-09-26 華邦電子股▲ふん▼有限公司 金属酸化膜半導体電界効果型トランジスターの製造方法
US7473670B2 (en) * 2003-05-07 2009-01-06 International Superconductivity Technology Center Process for producing rare earth oxide superconductor
JP4133687B2 (ja) * 2003-08-27 2008-08-13 独立行政法人産業技術総合研究所 トンネルジャンクション素子
JP4792714B2 (ja) 2003-11-28 2011-10-12 ソニー株式会社 記憶素子及び記憶装置
JP3976745B2 (ja) 2004-03-08 2007-09-19 士郎 酒井 窒化ガリウム系化合物半導体の製造方法
JP2006253451A (ja) * 2005-03-11 2006-09-21 Alps Electric Co Ltd 磁気検出素子
KR100637689B1 (ko) 2005-04-21 2006-10-24 주식회사 하이닉스반도체 고상에피택시 방식을 이용한 반도체소자의 콘택 형성 방법
US7919200B2 (en) * 2005-06-10 2011-04-05 Nissan Motor Co., Ltd. Rare earth magnet having high strength and high electrical resistance
US7345855B2 (en) 2005-09-07 2008-03-18 International Business Machines Corporation Tunnel barriers based on rare earth element oxides
US20070096229A1 (en) * 2005-10-28 2007-05-03 Masatoshi Yoshikawa Magnetoresistive element and magnetic memory device
DE602006016178D1 (de) * 2006-04-26 2010-09-23 Aware Inc Qualität und segmentierung einer fingerabdruck-voransicht
JP2009081315A (ja) 2007-09-26 2009-04-16 Toshiba Corp 磁気抵抗素子及び磁気メモリ
JP4649457B2 (ja) 2007-09-26 2011-03-09 株式会社東芝 磁気抵抗素子及び磁気メモリ
JP2010093157A (ja) 2008-10-10 2010-04-22 Fujitsu Ltd 磁気抵抗効果素子、磁気再生ヘッド、磁気抵抗デバイスおよび情報記憶装置
JP2010205931A (ja) 2009-03-03 2010-09-16 Fujitsu Ltd 磁気記憶デバイスの製造方法及び磁気記憶装置
JP2010251523A (ja) 2009-04-15 2010-11-04 Sumco Corp 部分ｓｏｉウェーハの製造方法
KR101115039B1 (ko) 2009-08-21 2012-03-07 한국과학기술연구원 자기터널접합 디바이스 및 그 제조 방법
JP2014135449A (ja) 2013-01-11 2014-07-24 Toshiba Corp 磁気抵抗効果素子およびその製造方法
US20150069554A1 (en) 2013-09-06 2015-03-12 Masahiko Nakayama Magnetic memory and method of manufacturing the same
JP6194752B2 (ja) * 2013-10-28 2017-09-13 ソニー株式会社 記憶素子、記憶装置、磁気ヘッド
CN106062945B (zh) 2014-03-11 2019-07-26 东芝存储器株式会社 磁存储器和制造磁存储器的方法
KR101663958B1 (ko) 2014-12-08 2016-10-12 삼성전자주식회사 자기 메모리 소자의 제조방법

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI692095B (zh) * 2018-08-31 2020-04-21 日商東芝記憶體股份有限公司 磁性記憶裝置
US10964883B2 (en) 2018-08-31 2021-03-30 Toshiba Memory Corporation Magnetic storage device
US11462680B2 (en) 2018-08-31 2022-10-04 Kioxia Corporation Magnetic storage device
US11107980B2 (en) 2018-09-28 2021-08-31 Taiwan Semiconductor Manufacturing Company, Ltd. MRAM fabrication and device
TWI743567B (zh) * 2018-09-28 2021-10-21 台灣積體電路製造股份有限公司 記憶體裝置及其製造方法
US11864467B2 (en) 2018-09-28 2024-01-02 Taiwan Semiconductor Manufacturing Company, Ltd. MRAM fabrication and device

Also Published As

Publication number Publication date
TWI688001B (zh) 2020-03-11
TW201921745A (zh) 2019-06-01
CN107819068B (zh) 2020-06-23
US20190019841A1 (en) 2019-01-17
US20180076262A1 (en) 2018-03-15
TWI688131B (zh) 2020-03-11
US11201189B2 (en) 2021-12-14
CN107819068A (zh) 2018-03-20

Similar Documents

Publication Publication Date Title
TWI688001B (zh) 半導體裝置及其製造方法
US8653614B2 (en) Semiconductor memory device and method for manufacturing the same
US8743593B2 (en) Magnetoresistance effect element and magnetic memory cell and magnetic random access memory using same
TWI676168B (zh) 磁性裝置及其製造方法
JP5480321B2 (ja) 磁気メモリ及びその製造方法
US10090459B2 (en) Magnetoresistive element
US20150069556A1 (en) Magnetic memory and method for manufacturing the same
TWI569485B (zh) 磁阻元件
JP2007059879A (ja) 磁気抵抗効果素子及びそれを搭載した不揮発性磁気メモリ
JP2007294737A (ja) トンネル磁気抵抗効果素子、それを用いた磁気メモリセル及びランダムアクセスメモリ
US8897060B2 (en) Magnetoresistance effect element and magnetic memory
TW201941467A (zh) 磁性裝置及磁性裝置之製造方法
US9130143B2 (en) Magnetic memory and method for manufacturing the same
US10170519B2 (en) Magnetoresistive element and memory device
US10164177B2 (en) Method and system for providing a magnetic junction usable in spin transfer torque applications using a post-pattern anneal
JP5824907B2 (ja) 磁気抵抗素子及び磁気記憶装置
US10170518B2 (en) Self-assembled pattern process for fabricating magnetic junctions usable in spin transfer torque applications
JP2013016820A (ja) トンネル磁気抵抗効果素子、それを用いた磁気メモリセル及びランダムアクセスメモリ
US10193058B2 (en) Magnetoresistive memory device and manufacturing method of the same