TWI569485B - 磁阻元件 - Google Patents

磁阻元件 Download PDF

Info

Publication number
TWI569485B
TWI569485B TW103131026A TW103131026A TWI569485B TW I569485 B TWI569485 B TW I569485B TW 103131026 A TW103131026 A TW 103131026A TW 103131026 A TW103131026 A TW 103131026A TW I569485 B TWI569485 B TW I569485B
Authority
TW
Taiwan
Prior art keywords
magnetic layer
layer
magnetic
standard electrode
composition
Prior art date
Application number
TW103131026A
Other languages
English (en)
Other versions
TW201535810A (zh
Inventor
渡邊大輔
金亮坤
長嶺真
李永珉
上田公二
永瀨俊彥
澤田和也
金國天
李寶美
崔源峻
Original Assignee
東芝股份有限公司
愛思開海力士有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 東芝股份有限公司, 愛思開海力士有限公司 filed Critical 東芝股份有限公司
Publication of TW201535810A publication Critical patent/TW201535810A/zh
Application granted granted Critical
Publication of TWI569485B publication Critical patent/TWI569485B/zh

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B61/00Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
    • H10B61/22Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00Galvanomagnetic devices
    • H10N50/80Constructional details
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00Galvanomagnetic devices
    • H10N50/01Manufacture or treatment
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00Galvanomagnetic devices
    • H10N50/10Magnetoresistive devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00Galvanomagnetic devices
    • H10N50/80Constructional details
    • H10N50/85Magnetic active materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)

Description

磁阻元件 相關申請案之交叉參考
本申請案係基於且主張2014年3月13日申請之美國專利臨時申請案第61/952,815號之優先權利,該案之全部內容以引用的方式併入本文中。
本文中描述之實施例大體上係關於一種磁阻元件。
最近,使用一磁性隧道接面(MTJ)元件之一大容量磁阻隨機存取記憶體(MRAM)已被預期且吸引注意。在用於MRAM中之MTJ元件中,夾置一隧道障壁層之兩個鐵磁層之一者經處置為具有經固定而不容易變動之一磁化方向之一磁化固定層(參考層),且另一者經處置為具有一可反轉磁化方向之一磁化自由層(儲存層)。
1‧‧‧第一控制電路
2‧‧‧第二控制電路
10‧‧‧Si基板
12‧‧‧閘極絕緣薄膜
13‧‧‧閘極電極
14‧‧‧保護絕緣薄膜
20‧‧‧層間絕緣薄膜
21‧‧‧下部電極
22‧‧‧緩衝層/基底層
22a‧‧‧層
22b‧‧‧層
30‧‧‧磁性隧道接面(MTJ)元件
31‧‧‧儲存層/第一磁性層
32‧‧‧隧道障壁層/隧道障壁/非磁性層
33‧‧‧參考層/第二磁性層
33a‧‧‧磁性層
33b‧‧‧非磁性層
33c‧‧‧磁性層
34‧‧‧間隔層
35‧‧‧偏移消除層/第三磁性層
37‧‧‧接觸插塞
38‧‧‧接觸插塞
40‧‧‧層間絕緣薄膜
51‧‧‧佈線線路
52‧‧‧佈線線路
BL‧‧‧佈線線路
D‧‧‧直徑
Ds‧‧‧直徑
H‧‧‧雜散磁場
MA‧‧‧記憶體單元陣列
Ms‧‧‧飽和磁化
MTJ‧‧‧磁性隧道接面
RL‧‧‧參考層
SCL‧‧‧偏移消除層
SL‧‧‧儲存層
T‧‧‧切換元件
WL‧‧‧字線
圖1係展示一第一實施例之一磁阻元件之一基本構造之一橫截面圖。
圖2係用於解釋磁阻元件之一儲存層中之一活化體積之一示意圖。
圖3係展示磁阻元件之儲存層中之一飽和磁化Ms與一Mo成分之間之一關係之一特性圖。
圖4係展示磁阻元件之儲存層中之一MR比率與Mo成分之間之一 關係之一特性圖。
圖5係展示磁阻元件之儲存層中之一磁各向異性常數Ku與Mo成分之間之一關係之一特性圖。
圖6係展示磁阻元件之儲存層中之一活化部分之一直徑Ds與Mo成分之間之一關係之一特性圖。
圖7係展示使用第一實施例之磁阻元件之一MRAM之一電路組態圖。
圖8係展示圖7中展示之MRAM中之一記憶體單元模組之一元件結構之一橫截面圖。
圖9A至圖9C係展示圖8中展示之記憶體單元模組之製造步驟之橫截面圖。
圖10係展示一第二實施例之一磁阻元件之一基本構造之一橫截面圖。
圖11係用於描述由一偏移消除層導致之一雜散磁場之一消除效應之一示意圖。
圖12係展示一儲存層中之一Mo成分與一偏移消除層中之一偏移量之間之一關係之一特性圖。
圖13係展示圖10中展示之磁阻元件之一更具體構造之一橫截面圖。
一般而言,根據一實施例,提供一磁阻元件,其包括:一第一磁性層;一非磁性層,其在該第一磁性層上;及一第二磁性層,其在該非磁性層上,其中該第一磁性層及該第二磁性層之一者包含Co及Fe之一者,及具有比Co及Fe更高之一標準電極電位之一材料。
下文中將參考隨附圖式描述實施例。
(第一實施例) [磁阻元件之構造]
圖1係展示一第一實施例之一磁阻元件之一基本構造之一橫截面圖。
由MgO形成之一隧道障壁層(非磁性層)32經夾置於由CoFeB形成之一儲存層(第一磁性層)31(SL)與由CoFeB形成之一參考層(第二磁性層)33(RL)之間。
在此一MTJ元件中,可藉由使儲存層31及參考層33之磁化方向之一平行狀態及一反平行狀態與二進制數「0」及「1」相關聯而儲存資訊。相較於當磁化方向反平行時之情況,當儲存層31及參考層33之磁化方向彼此平行時,隧道障壁層32之一電阻(障壁電阻)更小且一隧道電流更大。MR比率係[(反平行狀態中之電阻-平行狀態中之電阻)/平行狀態中之電阻]。藉由基於一TMR效應偵測一電阻變動而讀取記憶體資訊。因此,在讀取時基於TMR效應之一更大電阻變動率(MR比率)係較佳。另外,儲存層31之一熱穩定性指數△需為更大以在MTJ元件中實施穩定記憶體維護。
熱穩定性指數△取決於一活化面積(πDs2/4)及儲存層31之一厚度t,如圖2中所示。因此,可增大一活化體積以增大熱穩定性指數△。在圖2中,D表示儲存層31之一直徑且Ds表示儲存層31之活化部分之一直徑。
根據計算,隨著儲存層31之一飽和磁化Ms減小,活化體積增大。因此,認為飽和磁化Ms之減小導致熱穩定性指數△之增大。使一非磁性材料與儲存層31之組成材料之CoFeB混合有效降低飽和磁化Ms。
然而,如先前技術中所見,若Cr或V與CoFeB混合,則飽和磁化Ms當然降低,但熱穩定性指數△所需之一垂直磁各向異性(PMA)及讀取所需之MR比率劣化。
本實施例藉由選擇與CoFeB混合之非磁性材料而解決上文描述之問題。換言之,本實施例成功單獨降低飽和磁化Ms而不減小垂直磁各向異性(PMA)或MR比率。
圖3係展示儲存層31中之飽和磁化Ms與一Mo成分之間之一關係之一特性圖。隨著Mo成分變得更高,飽和磁化Ms降低。此點適用於如先前技術中所見之其中Cr或V與CoFeB混合之一情況。在圖3中,一垂直軸指示當Mo成分係0原子百分比時經標準化為1之一值。在圖4至圖6中,垂直軸亦指示以相同方式經標準化之一值。
圖4係展示儲存層31中之MR比率與Mo成分之間之一關係之一特性圖。即使Mo成分變得更高,MR比率仍不降低而是保持大體上恆定。如先前技術中所見,當Cr或V與CoFeB混合時,隨著Mo成分變得更高,MR比率減小。換言之,可藉由類似於本實施例使Mo與CoFeB混合來達成降低飽和磁化Ms而不降低MR比率之一特性(其未見於先前技術中)。
圖5係展示垂直磁各向異性之一參數Ku之一特性圖。即使儲存層31之Mo成分變得更高,Ku仍不降低而是保持大體上恆定。如先前技術中所見,當Cr或V與CoFeB混合時,隨著Mo成分變得更高,Ku減小。若儲存層31之垂直磁各向異性降低,則平面內磁化發生,且無法利用MTJ元件。換言之,可藉由類似於本實施例使Mo與CoFeB混合來達成降低飽和磁化Ms而不降低垂直磁各向異性之一特性(其未見於先前技術中)。
圖6係展示儲存層31中之活化部分之直徑Ds與Mo成分之間之一關係之一特性圖。此特性已藉由計算而導出。隨著Mo成分變得更高,Ds變得更大。自此特性可瞭解,藉由使Mo成分更高來增大熱穩定性指數△。
圖3至圖6之各者展示當CoFeB中之B成分係20原子百分比時獲得 的資料。若B成分不同,則此等特性亦變動,但基本趨勢相同。換言之,若B成分變動,則各個圖式中之特性曲線在一垂直方向上稍微移位且傾斜度僅稍微變動。因此,上文描述之現象的發生不論B成分。
因此,根據本實施例,可藉由使非磁性Mo與作為儲存層31之組成材料之CoFeB混合而減小飽和磁化Ms而不降低MR比率或Ku。可增大熱穩定性指數△而不減小MR比率。此效應在採用磁阻元件作為MRAM之一記憶體單元時極為有利。
儲存層31之組成材料不限於CoFeB,而可含有鐵磁Co及Fe。亦可藉由使Mo與CoFe混合而獲得類似上文描述之效應之一效應。鐵磁CoFe中含有非磁性B之原因係儲存層31可藉由在儲存層31之形成之後執行之退火而輕易結晶。因此可期望儲存層31由含有適當量之B(而非CoFe)之CoFeB形成。
可根據所需特性隨意判定儲存層31中之Mo成分。若Mo成分太低,則可能幾乎無法辨識增大熱穩定性指數△之效應。若Mo成分太高,則飽和磁化Ms變得太低。因此,可期望Mo成分在1原子百分比至30原子百分比之一範圍中。另外,Mo成分之期望範圍亦根據B成分而變動。此外,B係非磁性的。若B成分太高,則飽和磁化Ms變得太低,類似於Mo之情況。因此可期望Mo及B之總成分在1原子百分比至30原子百分比之一範圍中。
另外,亦可藉由使用W(而非Mo)作為與儲存層31混合之非磁性材料而獲得相同效應。原因推測為因為具有高標準電極電位之一材料不擴散至作為隧道障壁之MgO側,所以MgO與CoFeB之間之一界面變得較佳且晶格失配幾乎不發生。因此預期藉由使用具有比Co或Fe更高之一標準電子材料之一材料作為與CoFeB之儲存層31混合之非磁性材料而獲得相同效應。
Mo可不僅與儲存層31混合,亦可與作為參考層33之組成材料之 CoFeB混合。在此情況中,可獲得可使用儲存層及參考層共同之一濺射目標之一效應。
[應用至MRAM]
圖7係展示使用本實施例之磁阻元件之MRAM之一記憶體單元陣列之一電路圖。
記憶體單元陣列MA中之一記憶體單元包括充當磁阻元件之MTJ元件與一切換元件(例如,一場效應電晶體(FET))T之一串聯連接本體。串聯連接本體之端部之一者(即,MTJ元件之端部之一者)電連接至一位元線BL且串聯連接本體之另一端部(即,切換元件T之端部之一者)電連接至一源極線SL。
切換元件T之一控制終端(例如,FET之一閘極電極)電連接至一字線WL。字線WL之一電位由一第一控制電路1控制。位元線BL及源極線SL之電位連接至一第二控制電路2。
圖8係展示使用本實施例之磁阻元件之一記憶體單元模組之一結構之一橫截面圖。
一切換MOS電晶體形成於一Si基板10之一表面上且一層間絕緣薄膜20形成於該電晶體上。電晶體具有一嵌入式閘極結構,其中一閘極電極13嵌入經由一閘極絕緣薄膜12而形成於基板10中之一槽中。閘極電極13嵌入槽之中間中,且一保護絕緣薄膜14形成於閘極電極13上。另外,源極及汲極區域(未展示)係藉由在基板10中擴散p型或n型雜質而形成於嵌入式閘極結構之兩側上。
電晶體模組之構造不限於包括嵌入式閘極結構之一電晶體模組。舉例而言,閘極電極可經由閘極絕緣薄膜而形成於Si基板10之表面上。電晶體模組可組成以充當一切換元件。
在層間絕緣薄膜20中,形成一接觸孔,透過該接觸孔進行與電晶體之汲極之連接,且一下部電極(BEC)21嵌入接觸孔中。下部電極 21由具有結晶度之一金屬(其為例如Ta)形成。
在下部電極21上,形成由Hf形成之一緩衝層22。緩衝層之材料不限於Hf,而是可含有Ta、Zn、Cr、Nb、V、Mn、Zr、Pa、Hf、Ti、Al、Be、Th、Sc、Nd、Gd、Tb、Lu、Dy、W、Mo、TiN、AlN及HfN之任意者。
充當鐵磁儲存層31之一CoFeB薄膜、充當隧道障壁層32之一MgO薄膜及充當鐵磁參考層33之一CoFeB薄膜堆疊於緩衝層22上。換言之,組成藉由在兩個鐵磁層31與33之間夾置隧道障壁層31而形成之MTJ元件30。如上文所述,MTJ元件30之儲存層31含有約10原子百分比之Mo。
一層間絕緣薄膜40形成於在其上形成MTJ元件30之基板上。與MTJ元件30之參考層33連接之一接觸插塞(TEC)37嵌入層間絕緣薄膜40中。另外,連接至電晶體模組之源極之一接觸插塞38嵌入穿過層間絕緣薄膜40及層間絕緣薄膜20。連接至接觸插塞37之一佈線線路(BL)51及連接至一接觸插塞38之一佈線線路(SL)52形成於層間絕緣薄膜40上。
接著,將參考圖9A至圖9C描述製造本實施例之記憶體單元模組之一方法。
首先,在Si基板10之一表面部分上形成具有嵌入式閘極結構之一切換MOS電晶體(未展示),且藉由CVD在Si基板10上沈積SiO2之層間絕緣薄膜20等,如圖9A中所示。接著,在層間絕緣薄膜20中形成一接觸孔以與電晶體之汲極進行連接,且在接觸孔中嵌入由結晶Ta形成之下部電極21。更具體而言,藉由濺射等在層間絕緣薄膜20上沈積Ta薄膜以嵌入接觸孔,且藉由憑藉化學機械蝕刻(CMP)移除在層間絕緣薄膜上之Ta薄膜而將Ta薄膜單獨留於接觸孔中。
接著,藉由濺射等在層間絕緣薄膜20及下部電極21上形成緩衝 層22,如圖9B中所示。在緩衝層22上循序沈積將充當鐵磁儲存層31之CoFeB薄膜、將充當隧道障壁層32之MgO薄膜,及將充當鐵磁參考層33之CoFeB薄膜。換言之,形成用於形成MTJ元件之分層結構,其中非磁性隧道障壁層夾置於鐵磁層之間。
當形成儲存層31時,使用藉由使約10原子百分比之Mo與CoFeB混合而形成之一目標,且藉由濺射該目標來沈積一CoFeB+Mo薄膜。類似地,當形成隧道障壁32時,藉由濺射MgO目標來沈積MgO薄膜。類似地,當形成參考層33時,藉由濺射CoFeB目標來沈積CoFeB薄膜。在用於使CoFeB結晶之一加熱步驟中,減小B同時大體上留下Mo。最終可能不含B。
接著,藉由在一單元圖案中處理分層部分22、31、32及33來形成MTJ元件30,如圖9C中所示。更具體言之,在參考層33上形成一單元圖案遮罩,且分層部分藉由RIE等而經受選擇性蝕刻以便以一孤立形狀留在下部電極21上。
在此之後,形成層間絕緣薄膜40,接著形成接觸插塞37及38,且進一步形成佈線線路51及52。可藉此獲得圖8中展示之組成。
因此,根據本實施例,可在切換電晶體形成於其上之基板上形成充當記憶體單元之MTJ元件30,且可在一小區域中形成記憶體單元。在此情況中,因為Mo與MTJ元件30之CoFeB儲存層31混合,所以可減小飽和磁化MS而不降低儲存層31之MR比率或Ku。有鑑於此,可使熱穩定性指數△變大而不減小MR比率。因此,可實施儲存層31中之記憶體的穩定維護,且可增大MRAM的可靠性。
(第二實施例)
圖10係展示一第二實施例之一鐵磁元件之一基本構造之一橫截面圖。與圖1及圖8中展示之元件相同或類似之元件可由類似參考數字表示且在此處不詳細描述。
一CoFeB儲存層(第一磁性層)31(SL)、一MgO隧道障壁(第一非磁性層)32、一CoFeB參考層(第二磁性層)33(RL)、一Ru間隔層34及一Co/Pt偏移消除層(第三磁性層)35(SCL)形成於一緩衝層(基底層)22中。本實施例之特徵為使Mo與參考層33混合。
偏移消除層35之一作用係在來自消除層35之一雜散磁場中消除來自參考層33之一雜散磁場H,如圖11中所示。雜散磁場H與飽和磁化Ms成比例。因此,參考層33之飽和磁化Ms可能需降低以製作來自參考層33之雜散磁場H。
在本實施例中,可藉由使Mo與參考層33混合而使參考層33之飽和磁化Ms變小。因為偏移消除層35中之偏移量與參考層33之飽和磁化Ms成比例,所以隨著飽和磁化Ms變小,偏移量減小,如圖12中所示。所以,藉由使Mo與參考層33混合,偏移量可減小且偏移消除層35之厚度可藉此變薄。此帶來促進偏移消除層35及包含偏移消除層35之分層部分之處理之一優點。
在本實施例中,亦可藉由使Mo與儲存層31之CoFeB混合而減小飽和磁化Ms而不降低MR比率或Ku,如圖3至圖6中所示。因此,可獲得類似第一實施例之效應之一效應。
圖13係展示磁阻元件之一更具體構造之一橫截面圖。基底層22係一層22a(Ta、Zn、Cr、Nb、V、Mn、Zr、Pa、Hf、Ti、Al、Be、Th、Sc、Nd、Gd、Tb、Lu、Dy、W、Mo、TiN、AlN及HfN之任意者)及一層22b(AlN、ZrN、NbN及SiN之任意者)之一堆疊。儲存層31係一磁性層(含有Co或Fe)。參考層33具有一磁性層(含有Co或Fe)33a、一非磁性層(例如,Ta、Zr、Nb、Mo、Ru、Ti、V、Cr、W、Hf、Pt、Pd、Rh及Ir)33b及一磁性層(Co/Pt或Co/Pd)33c之人工晶格之一分層結構。間隔層34係一非磁性層(例如Ta、Zr、Nb、Mo、Ru、Ti、V、Cr、W、Hf、Pt、Pd、Rh及Ir)。另外,偏移消除層35係藉由 堆疊Co/Pt或Co/Pd而形成之一人工晶格。
在參考層33中,在與MgO隧道障壁層32接觸之一部分處之一行為尤其重要。在圖13中,與隧道障壁層32接觸之參考層33之端口係(例如)含有Co或Fe之CoFeB。本實施例可因此應用至本構造。
(修改實施例)
本發明不限於上文描述之實施例。
在實施例中已主要描述使Mo與儲存層或參考層之任意者混合,但Mo可與儲存層及參考層兩者混合。至於儲存層,可從使熱穩定性指數△變大而不減小MR比率之角度判定混合量。至於參考層,可從減小雜散磁場之角度判定混合量。因此,Mo在儲存層及參考層中之混合量可能彼此不同。舉例而言,在儲存層及參考層中,在其中垂直磁各向異性需為更高之層中之Mo成分可能比其他層中之Mo成分更低。此係因為歸因於具有較低Mo成分之層之標準電極電位及垂直磁各向異性變大而使MgO中之氧移動至具有較低Mo成分之層與MgO隧道障壁層之間之一界面。
另外,磁性層中之Mo成分無需為恆定且成分可分佈於厚度方向上。舉例而言,藉由降低MgO界面側處之Mo成分而使MgO及CoFeB之晶格失配幾乎不發生。Mo成分可能在距離MgO較遠之一部分處較高。
與儲存層或參考層混合之非磁性材料不限於Mo,而是可使用W。此外,非磁性材料不限於Mo或W,而是具有比作為儲存層之組成材料之Co及Fe更高之一標準電極電位之任何材料可用作非磁性材料。舉例而言,亦可使用Re、Ru、Rh、Os、Ir等。
另外,緩衝層及間隔層之材料不限於實施例之材料,而是可根據規格隨意改變。此外,下部電極之材料不限於Ta,而是可使用具有一足夠導電性且容許下部電極嵌入接觸孔中之任何材料。除了Ta以外 可使用W、TiN或Cu作為下部電極之材料。
雖然已描述某些實施例,但此等實施例僅藉由實例呈現且不意欲限制本發明之範疇。實際上,本文中描述之新穎實施例可以多種其他形式體現;此外,在不脫離本發明之精神之情況下,可進行呈本文中描述之實施例之形式之各種省略、置換及改變。隨附申請專利範圍及其等之等效物意欲涵蓋將落於本發明之範疇及精神內之此等形式或修改。
31‧‧‧儲存層/第一磁性層
32‧‧‧隧道障壁層/非磁性層
33‧‧‧參考層/第二磁性層
RL‧‧‧參考層
SL‧‧‧儲存層

Claims (18)

  1. 一種磁阻元件,其包括:一第一磁性層;一非磁性層,其在該第一磁性層上;及一第二磁性層,其在該非磁性層上;其中該第一磁性層及該第二磁性層中之一者包含Co及Fe中之一者,及具有比Co及Fe更高之一標準電極電位之一材料;且具有比Co及Fe更高之一標準電極電位之該材料係:在該非磁性層側之成分(composition)低於在該非磁性層之相反側之成分。
  2. 如請求項1之元件,其中具有該更高標準電極電位之該材料係Mo或W。
  3. 如請求項1之元件,其中該第一磁性層係一儲存層,該第二磁性層係一參考層,且該非磁性層係一隧道障壁層。
  4. 如請求項1之元件,其中該第一磁性層及該第二磁性層之各者進一步含有B。
  5. 如請求項4之元件,其中B及具有該較高標準電極電位之該材料之一總成分係1原子百分比至30原子百分比。
  6. 如請求項1之元件,其中該第一磁性層及該第二磁性層皆包含具有比Co及Fe更高之該標準電極電位之該材料,且該第一磁性層中具有該更高標準電極電位之該材料之一成分比該第二磁性層中之該成分更高。
  7. 如請求項1之元件,其中該第一磁性層及該第二磁性層皆包含具有比Co及Fe更高之該標準電極電位之該材料,且該第二磁性層中具有該更高標準電極電位之該材料之一成分比該第一磁性層中之該成分更高。
  8. 如請求項2之元件,其中該隧道障壁層係MgO。
  9. 一種磁阻元件,其包括:一第一磁性層;一第一非磁性層,其在該第一磁性層上;一第二磁性層,其在該第一非磁性層上;一第二非磁性層,其在該第二磁性層上;及一第三磁性層,其在該第二非磁性層上;其中該第一磁性層及該第二磁性層中之一者包含Co及Fe中之一者,及具有比Co及Fe更高之一標準電極電位之一材料;且具有比Co及Fe更高之一標準電極電位之該材料係:在該非磁性層側之成分低於在該非磁性層之相反側之成分。
  10. 如請求項9之元件,其中具有該更高標準電極電位之該材料係Mo或W。
  11. 如請求項9之元件,其中該第一磁性層係一儲存層,該第一非磁性層係一隧道障壁層,該第二磁性層係一參考層,該第二非磁性層係一間隔層,且該第三磁性層係一偏移消除層。
  12. 如請求項9之元件,其中該第一磁性層及該第二磁性層之各者進一步含有B。
  13. 如請求項12之元件,其中B及具有該更高標準電極電位之該材料之一總成分係1原子百分比至30原子百分比。
  14. 如請求項9之元件,其中該第一磁性層及該第二磁性層皆包含具有比Co及Fe更高之該標準電極電位之該材料,且該第一磁性層中具有該更高標準電極電位之該材料之一成分比該第二磁性層中之該成分更高。
  15. 如請求項9之元件,其中該第一磁性層及該第二磁性層皆包含具有比Co及Fe更高之該標準電極電位之該材料,且該第二磁性層 具有該更高標準電極電位之該材料之一成分比該第一磁性層中之該成分更高。
  16. 如請求項10之元件,其中該隧道障壁層係MgO且該間隔層係Ru。
  17. 如請求項10之元件,其中該偏移消除層具有一晶格層結構,其中一磁性材料薄膜及一非磁性材料薄膜經分層。
  18. 一種非揮發性半導體記憶體,其包括:一切換電晶體,其在一半導體基板之一表面部分上;一層間絕緣薄膜,其在該半導體基板上,連接至該電晶體之一源極及汲極之一者之一接觸孔係在該層間絕緣薄膜中;一下部電極,其在該層間絕緣薄膜之該接觸孔中,該下部電極經連接至該電晶體之該源極及該汲極中之該一者;及一磁阻元件,其在該下部電極上,呈其中一非磁性層經夾置於一第一磁性層與一第二磁性層之間之一分層結構;其中該第一磁性層及該第二磁性層中之一者包含Co及Fe中之一者,及具有比Co及Fe更高之一標準電極電位之一材料;且具有比Co及Fe更高之一標準電極電位之該材料係:在該非磁性層側之成分低於在該非磁性層之相反側之成分。
TW103131026A 2014-03-13 2014-09-09 磁阻元件 TWI569485B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US201461952815P 2014-03-13 2014-03-13

Publications (2)

Publication Number Publication Date
TW201535810A TW201535810A (zh) 2015-09-16
TWI569485B true TWI569485B (zh) 2017-02-01

Family

ID=54071198

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103131026A TWI569485B (zh) 2014-03-13 2014-09-09 磁阻元件

Country Status (4)

Country Link
US (1) US10103318B2 (zh)
CN (1) CN106463611B (zh)
TW (1) TWI569485B (zh)
WO (1) WO2015136725A1 (zh)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2016158926A1 (ja) * 2015-03-31 2018-02-01 Tdk株式会社 磁気抵抗効果素子
US10468455B2 (en) * 2016-04-12 2019-11-05 International Business Machines Corporation Simplified double magnetic tunnel junctions
JP2018157161A (ja) 2017-03-21 2018-10-04 東芝メモリ株式会社 磁気記憶装置及びその製造方法
WO2019073333A1 (ja) * 2017-10-13 2019-04-18 株式会社半導体エネルギー研究所 記憶装置、電子部品、及び電子機器
JP2020035975A (ja) * 2018-08-31 2020-03-05 キオクシア株式会社 磁気記憶装置
JP2020035976A (ja) 2018-08-31 2020-03-05 キオクシア株式会社 磁気記憶装置
JP2020155440A (ja) * 2019-03-18 2020-09-24 キオクシア株式会社 磁気記憶装置
JP2021044369A (ja) 2019-09-11 2021-03-18 キオクシア株式会社 磁気装置
JP2021044398A (ja) 2019-09-11 2021-03-18 キオクシア株式会社 磁気記憶装置
JP2021144967A (ja) 2020-03-10 2021-09-24 キオクシア株式会社 記憶装置
JP2021144969A (ja) 2020-03-10 2021-09-24 キオクシア株式会社 磁気記憶装置
JP2022051178A (ja) 2020-09-18 2022-03-31 キオクシア株式会社 磁気記憶装置
JP2022142888A (ja) * 2021-03-17 2022-10-03 キオクシア株式会社 磁気記憶装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200830314A (en) * 2006-12-12 2008-07-16 Sony Corp Storage element and memory

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4018464B2 (ja) * 2002-06-28 2007-12-05 株式会社東芝 磁界センサーおよび磁気ディスク装置
US7242045B2 (en) * 2004-02-19 2007-07-10 Grandis, Inc. Spin transfer magnetic element having low saturation magnetization free layers
JP2013115399A (ja) * 2011-12-01 2013-06-10 Sony Corp 記憶素子、記憶装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200830314A (en) * 2006-12-12 2008-07-16 Sony Corp Storage element and memory

Also Published As

Publication number Publication date
CN106463611B (zh) 2020-03-27
WO2015136725A1 (en) 2015-09-17
CN106463611A (zh) 2017-02-22
TW201535810A (zh) 2015-09-16
US20160380182A1 (en) 2016-12-29
US10103318B2 (en) 2018-10-16

Similar Documents

Publication Publication Date Title
TWI569485B (zh) 磁阻元件
JP6200471B2 (ja) 磁気メモリ
US10953319B2 (en) Spin transfer MRAM element having a voltage bias control
US9385304B2 (en) Magnetic memory and method of manufacturing the same
US8884389B2 (en) Magnetoresistive element and method of manufacturing the same
US10121958B2 (en) Semiconductor device and method of manufacturing same
US9178137B2 (en) Magnetoresistive element and magnetic memory
US20150069554A1 (en) Magnetic memory and method of manufacturing the same
US9178134B2 (en) Magnetoresistive element and method of manufacturing the same
US11201189B2 (en) Semiconductor device having rare earth oxide layer and method of manufacturing the same
US9647203B2 (en) Magnetoresistive element having a magnetic layer including O
KR102638584B1 (ko) 반도체 메모리 장치
US20140284733A1 (en) Magnetoresistive element
US9305576B2 (en) Magnetoresistive element
US8729648B2 (en) Magnetic body device and manufacturing method thereof
US20150263271A1 (en) Magnetoresistive element and manufacturing method of the same
TW201523946A (zh) 磁阻元件及磁性隨機存取記憶體
US11730001B2 (en) Tunnel magnetoresistive effect element, magnetic memory, and built-in memory
JP2013055088A (ja) 磁気抵抗素子及び磁気記憶装置
US20160072052A1 (en) Magnetoresistive element and method of manufacturing the same
US20150069548A1 (en) Magnetoresistive element
JP2006196683A (ja) 磁気抵抗効果素子及び磁気メモリ
US20140071742A1 (en) Semiconductor memory device and method of operating the same
JP2014033076A (ja) 磁気抵抗効果素子