TW201807822A - 半導體元件 - Google Patents

半導體元件 Download PDF

Info

Publication number
TW201807822A
TW201807822A TW105135650A TW105135650A TW201807822A TW 201807822 A TW201807822 A TW 201807822A TW 105135650 A TW105135650 A TW 105135650A TW 105135650 A TW105135650 A TW 105135650A TW 201807822 A TW201807822 A TW 201807822A
Authority
TW
Taiwan
Prior art keywords
fin
fins
subset
dielectric material
dopant
Prior art date
Application number
TW105135650A
Other languages
English (en)
Inventor
王仲盛
張駿偉
施教仁
劉勝峯
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW201807822A publication Critical patent/TW201807822A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/7851—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET with the body tied to the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H01L29/1037—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure and non-planar channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26586—Bombardment with radiation with high-energy radiation producing ion implantation characterised by the angle between the ion beam and the crystal planes or the main crystal surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30625—With simultaneous mechanical treatment, e.g. mechanico-chemical polishing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/0886—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate including transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H01L29/0653—Dielectric regions, e.g. SiO2 regions, air gaps adjoining the input or output region of a field-effect device, e.g. the source or drain region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/66803—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET with a step of doping the vertical sidewall, e.g. using tilted or multi-angled implants
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/6681—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET using dummy structures having essentially the same shape as the semiconductor body, e.g. to provide stability
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/66818—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET the channel being thinned after patterning, e.g. sacrificial oxidation on fin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/7853—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET the body having a non-rectangular crossection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/7853—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET the body having a non-rectangular crossection
    • H01L29/7854—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET the body having a non-rectangular crossection with rounded corners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/266—Bombardment with radiation with high-energy radiation producing ion implantation using masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Thin Film Transistor (AREA)

Abstract

一種半導體元件包括具有基板主要表面的基板、位於基板主要表面上且具有與基板主要表面相隔一距離的第二主要表面的介電材料、以及自基板主要表面延伸穿過介電材料的多個鰭，其中多個鰭包括第一鰭子集以及第二鰭子集，與第二鰭子集相比，第一鰭子集位於較靠近多個鰭的中心，且第一鰭子集的每一鰭在操作半導體元件期間所產生熱量少於第二鰭子集的每一鰭在操作半導體元件期間所產生的熱量。

Description

半導體元件
本發明實施例是有關於一種半導體元件。
在操作期間當電流流過積體電路的主動部分（active portion）中的電晶體時，高效能積體電路一般會產生顯著的熱量。含有積體電路的主動降溫晶片及晶片封裝使積體電路構件可以減少發生熱致崩潰（thermal-induced breakdown），並且使所述積體電路的使用壽命延長。積體電路劣化的一些類型包括熱載子注入（hot carrier injection，HCI）、時依性介電崩潰（time-dependent dielectric breakdown，TDDB）、以及金屬組件的電致遷移（electromigration）。在電路製造及操作期間，積體電路（integrated circuits，ICs）及IC封裝的熱量暴露（thermal exposure）亦會影響整體IC壽命。
對製造技術進行精細改進可使得導致過早電路老化的缺陷減少。所述技術是有關於用於閘極形成的膜層的沉積以及形成閘極的方法。
本發明實施例提供一種半導體元件，其包括基板、介電材料以及多個鰭。基板具有基板主要表面。介電材料位於基板主要表面上且具有與基板主要表面相隔一段距離的介電材料頂側。多個鰭自基板主要表面延伸穿過介電材料，其中多個鰭包括第一鰭子集以及第二鰭子集，與第二鰭子集相比，第一鰭子集位於較靠近多個鰭的中心，且與第二鰭子集的每一鰭在操作半導體元件期間所產生的熱量相比，第一鰭子集的每一鰭經配置以在操作期間產生較少的熱量。
應瞭解的是，以下揭露內容提供用於實施不同特徵的許多不同實施例或實例。以下所描述的組件及配置的具體實例是為了以簡化的方式傳達本發明實施例為目的。當然，這些僅僅為實例而非用以限制。舉例來說，於以下描述中，在第一特徵上方或在第一特徵上形成第二特徵可包括第二特徵與第一特徵形成為直接接觸的實施例，且亦可包括第二特徵與第一特徵之間可形成有額外特徵使得第二特徵與第一特徵可不直接接觸的實施例。為了簡單及清楚起見，各種特徵可任意地以不同比例繪示。此外，本揭露在各種實例中可重複使用元件符號以及/或字母。元件符號的重複使用是為了簡單及清楚起見，且並不表示所欲討論的各個實施例及/或配置本身之間的關係。
在一些情況下，半導體元件老化起因於積體電路暴露於（特別是）高溫。老化效應亦起因於累積暴露於電流。熱載子注入（HCI）、時依性介電崩潰（TDDB）、偏壓閾值不穩定性（bias threshold instability，BTI）以及金屬線的電致遷移是與老化相關的積體電路崩潰（aging-related integrated circuit breakdown）的一些實例。當積體電路暴露於高溫時，一些與老化相關的元件崩潰（例如HCI）變得更為明顯。
透過對電路板上的積體電路封裝大規模地進行降溫，使積體電路的熱暴露得以減少。然而，所述大規模的積體電路降溫並無法解決積體電路內部產生的熱所導致的大規模不均勻性。當半導體元件（例如FinFET）的通道在積體電路操作期間傳導電流時，會因為抵抗移動通過通道的電流而產生熱。在鰭集合的邊緣及中心位置中具有近似尺寸的鰭的FinFET中，當FinFET在電路操作期間產生熱時，因鰭的高寬比（aspect ratio）及鄰近的鰭彼此緊密相鄰，使得由接近FinFET的中心的鰭所產生的熱難以逸出積體電路中的FinFET的邊界。相對地，與位於FinFET鰭陣列的中心的鰭相比，由接近FinFET的邊緣的鰭所產生的熱能夠較容易地自FinFET散發。因為與在同一FinFET內部中的鄰近的鰭之間的距離相比，在邊緣鰭與鄰近的FinFET中的鰭之間的距離較大，FinFET陣列的邊緣鰭能夠以較高速率散發熱。
老化效應（例如HCI、TDDB、及BTI）取決於隨著時間暴露於溫度的程度。FinFET中個別的鰭在操作期間會經歷不同的溫度。經歷較高溫度的鰭更容易發生老化效應。透過調整個別的鰭以調節每一鰭所產生的熱量，使得橫越半導體元件中的FinFET的熱產生輪廓得以調整。透過修飾熱產生的熱輪廓（thermal profile）（例如透過與邊緣鰭相比，降低由半導體元件的中心鰭所產生的熱量），以建立較均勻的熱輪廓。當與不含鰭修飾的FinFET比較時，含鰭修飾的FinFET減少了發生與老化相關的崩潰的可能性。相較於半導體元件內經歷較高溫度及不均勻溫度分布的半導體元件，經歷較低溫度（在半導體元件內的整體溫度以及局部溫度）的半導體元件更能防止或避免與HCI、TDDB、及BTI相關的老化效應。
圖1A是根據一些實施例的半導體元件100的剖面圖。半導體元件100為具有基板101的FinFET。基板101具有基板主要表面102。半導體元件100包括環繞鰭集合160的中心119而分布的鰭104、鰭106、鰭108、鰭110、鰭112、鰭114、鰭116、及鰭118。鰭104、鰭106、鰭108、鰭110、鰭112、鰭114、鰭116、及鰭118包括鰭半導體材料且遠離基板101而延伸。根據一些實施例，鰭104、鰭106、鰭108、鰭110、鰭112、鰭114、鰭116、及鰭118包括與基板101相同的材料。在一些實施例中，鰭104、鰭106、鰭108、鰭110、鰭112、鰭114、鰭116、及鰭118中的至少一者包括與基板101不相同的材料。介電材料120位於基板主要表面102上且在鰭集合160的鄰近的鰭之間。在一些實施例中，基板主要表面102是基板101的頂表面，其中鰭半導體材料沉積在基板101上。在一些實施例中，基板主要表面102是在進行蝕刻製程以自基板材料形成鰭後所暴露出的基板101的表面。
鰭集合160的鰭具有鰭間距138及起始的鰭高度（starting fin height）144。起始的鰭高度144是從基板主要表面102測量至鰭集合160的鰭的最頂表面（top most surface）。儘管半導體元件100的鰭集合160中包括八個鰭，但在一些實施例中，鰭集合160中的鰭具有不同數量。基於半導體元件100的設計參數（例如操作電壓），鰭集合160中的鰭的數量是可選的。鰭集合160中的鰭通常根據鰭在鰭集合160內的位置而劃分為鰭子集（subset of fins）。根據一些實施例，鰭子集劃分為第一鰭子集164以及第二鰭子集162，其中第一鰭子集164位於鰭集合160的中心，第二鰭子集162的一部分在第一鰭子集164的一側上，而第二鰭子集162的第二部分位在第一鰭子集164的相對側上。
介電材料120抵靠鰭集合160中的每一鰭的側邊且在基板101上。介電材料120具有第一厚度150，第一厚度150是從基板主要表面102測量至介電材料頂側122。第一厚度150抵靠鰭集合160中的鰭的側邊。鰭集合160中的每一鰭具有最初頂部鰭寬度（initial top fin width）132以及底部鰭寬度134，其中最初頂部鰭寬度132沿著對應的鰭的最頂表面來測量，而底部鰭寬度134是抵靠或接近基板101來測量。在一些實施例中，最初頂部鰭寬度132及底部鰭寬度134是相等的。鰭集合160中的鰭具有暴露的鰭高度（exposed fin height）140，暴露的鰭高度140是從介電材料頂側122測量至鰭集合160中的鰭的頂表面。
圖1B是根據一些實施例的FinFET的鰭集合160在操作FinFET期間的熱輪廓曲線圖190。熱輪廓曲線圖190包括對齊鰭集合160的中心119的曲線195。曲線195顯示位於較靠近半導體元件100的中心的鰭的溫度T2 大於位於接近半導體元件100的邊緣的鰭的溫度T1 。溫差196（ΔT，其中ΔT = T2 – T1 ）是鰭集合160的每一鰭在操作積體電路期間產生熱的結果。
相較於自接近鰭集合160的邊緣的鰭（第二鰭子集162）所產生的熱，自接近鰭集合160的中心的鰭（根據一些實施例的第一鰭子集164）所產生的熱較難以散逸。因為對於所有鰭來說，在基板材料的表面與基板材料的主體之間的溫度梯度是近似的，鰭集合160中的鰭能一樣地將熱以近似速率向下散逸至基板101中。然而，與接近鰭集合160的中心的鰭相比，接近鰭集合160的邊緣的鰭能夠較快地將熱橫向地散逸至周圍材料中或至大氣環境中。在邊緣鰭與周圍材料及結構之間的溫度梯度大於在鰭集合160的中心鰭與邊緣鰭之間的溫度梯度。因此，與鰭集合160的「較熱的」中心鰭相比，接近鰭集合160的邊緣的鰭變成「較冷的」，這是因為他們具有對散逸熱來說較大的溫度梯度。因此，「較熱的」中心鰭發生與老化相關的崩潰過程的風險較大。鰭集合160中的不均勻溫度分布（例如中心的溫度較高，而邊緣的溫度較低）將使得在鰭集合160的中心處的鰭，比鰭集合160中的邊緣鰭，更可能經歷老化效應。在一些實施例中，中心鰭與邊緣鰭之間的ΔT在約10o C至約100o C的範圍內。在一些實施例中，半導體元件（例如半導體元件100）的可靠度（reliability）隨著ΔT低至20o C而開始劣化。
透過調整電流通過通道的鰭通道的電阻來達成調諧半導體元件所產生的熱。在一些實施例中，透過改變鰭的閾值電壓來調整通道的電阻。在一些實施例中，透過調整鰭集合160中的鰭的尺寸或形狀以形成修飾鰭集合（set of modified fins）來改變半導體元件鰭的傳導特性。當形成了修飾鰭集合，流過每一鰭的電流量改變了操作中的鰭所產生的熱（與鰭集合160比較）。
根據有修飾鰭集合的半導體元件的一些實施例，將修飾鰭集合的邊緣鰭進行調整，以使得與修飾鰭集合的中心鰭相比，具有較低閾值電壓並使較大電流得以流過通道。與不含修飾的鰭的其他半導體元件相比，含修飾的鰭的半導體元件具有較均勻的溫度輪廓。對於具有修飾的鰭的半導體元件而言，增加溫度輪廓的均勻性使得半導體元件內的鰭具有較一致的老化效應。
在一些實施例中，透過調整鰭集合160中的鰭的摻質輪廓或摻雜特性來修飾摻雜特性。在一些實施例中，透過在製造FinFET的鰭時改變FinFET的鰭中的摻質類型或摻質濃度來調整傳導特性。透過調整鰭中的摻質濃度或摻質類型，使得在操作期間，通道區域的電阻和傳導性以及流過半導體元件的鰭的電流量得以被修飾。在一些實施例中，在製造修飾鰭集合時，將摻質濃度調整成在鰭集合160的一些鰭中具有較高濃度。根據一些實施例，修飾鰭集合的摻質輪廓與未修飾鰭集合的摻質輪廓不同，使得修飾鰭集合的一些鰭（例如邊緣鰭）與未修飾鰭集合中相對應的鰭相比，具有較低的摻質濃度。
在一些實施例中，調整摻雜特性包括調節鰭集合160的各種鰭中的摻質類型或種類。在一些實施例中，鰭子集中的一或多個鰭包括多種摻質類型以調節在操作半導體元件期間所產生的熱。在特定實施例中，修飾鰭集合中的鰭的摻雜特性包括橫越修飾鰭集合的摻質的雙峰分布（亦即，熱產生調節摻質的至少兩種濃度）。半導體元件的一些實施例在修飾鰭集合的鰭中的摻質具有多於兩種（亦即，至少三種）濃度。在一些實施例中，修飾鰭集合的摻質濃度在中心處具有高於邊緣處的濃度。在一些實施例中，鰭集合160包括多種摻質種類。在一些實施例中，鰭集合160中的一種摻質種類的摻質輪廓不同於鰭集合160中的另一種摻質種類的摻質輪廓。
圖2是修飾鰭以調整由半導體元件的一些實施例的鰭集合所產生的熱的方法200的流程圖。透過修飾鰭集合160中個別的鰭的電阻或閾值電壓來調整所產生的熱。在一些實施例中，由半導體元件中的鰭在操作期間所產生的熱，其經調整的熱產生輪廓為中心對稱圖案。根據一些實施例，與位於鰭集合的邊緣處的鰭相比，位於鰭集合的中心處的鰭具有較高的閾值電壓。較高的閾值電壓使得流過中心鰭的電流比流過邊緣鰭的電流小，因此在操作期間產生的熱較少。根據一些實施例，中心鰭包括如圖1A中所描繪的鰭108、鰭110、鰭112、及鰭114。在一些實施例中，邊緣鰭包括如圖1A中所描繪的鰭104、鰭106、鰭116、及鰭118。
方法200包括操作210，在操作210中形成自基板的基板主要表面延伸的鰭集合。鰭集合包括第一鰭子集及第二鰭子集，其中第一鰭子集位於較靠近鰭集合的中心，第二鰭子集位於較靠近鰭集合的邊緣。在一些實施例中，鰭集合包括多於兩個鰭子集。
在一些實施例中，將鰭半導體材料沉積在基板之上或成長在基板上。將鰭半導體材料進行圖案化及蝕刻以於基板上形成鰭。在一些實施例中，透過使用磊晶製程來成長鰭半導體材料。在一些實施例中，透過使用化學氣相沉積法（CVD）、電漿輔助化學氣相沉積法（plasma enhanced chemical vapor deposition，PECVD）、或原子層磊晶法（atomic layer epitaxy，ALE）來沉積鰭半導體材料。在一些實施例中，鰭半導體材料與基板的材料相同。在一些實施例中，鰭半導體材料與基板的材料不相同。
在一些實施例中，透過圖案化基板及蝕刻基板以自基板材料定義出鰭，藉此使基板的頂表面凹陷來形成鰭。根據一些實施例，基板主要表面為凹陷的基板表面。根據一些實施例，基板為N型摻雜基板，其所摻雜的摻質是以電子作為載子，而提供至元件通道。根據一些實施例，基板為P型摻雜基板，其所摻雜的摻質是以「電洞」作為載子，而提供至元件通道。根據一些實施例，基板為絕緣體上有矽（silicon-on-insulator，SOI）基板或其他類型的電性-隔離基板，其他類型的電性-隔離基板經設計以使半導體元件或半導體元件的陣列與積體電路的不同區域中的其他構件絕緣。
方法200包括操作220，在操作220中透過沉積介電材料層於基板主要表面上以及在半導體元件的鰭集合的鰭之間來形成介電層。根據一些實施例，介電材料為二氧化矽、氮氧化矽、低k介電材料或用以使鰭彼此之間電性絕緣的另一介電材料。低k介電材料的介電常數小於二氧化矽的介電常數。有一些低k介電材料包含孔洞或氣泡。有一些低k介電材料包含碳。根據一些實施例，介電材料填滿鰭集合的鰭之間的空間。在一些實施例中，介電材料覆蓋鰭集合中的鰭的頂側。在一些實施例中，在沉積介電材料之後，介電材料完全地覆蓋鰭集合。在一些實施例中，沉積介電材料亦包括使介電材料凹陷以部分地暴露出鰭集合的鰭。在一些實施例中，使介電材料凹陷的方法包括進行蝕刻製程。在一些實施例中，使介電材料凹陷方法包括在進行蝕刻製程後進行平坦化製程。
方法200包括操作230，在操作230中，根據本揭露的實施例來調整第一鰭子集的傳導特性或第二鰭子集的傳導特性。在一些實施例中，調整第一鰭子集的傳導特性以及第二鰭子集的傳導特性。根據一些實施例，調整第一鰭子集或第二鰭子集中的鰭的傳導特性涉及調整鰭尺寸。在一些實施例中，調整第一鰭子集或第二鰭子集中的鰭的傳導特性涉及調整鰭的摻雜特性。在一些實施例中，摻雜特性是摻質濃度。在一些實施例中，摻雜特性是摻質類型（亦即，P型摻質或N型摻質）。在一些實施例中，摻雜特性是半導體元件的鰭中的摻質數量。在執行操作230後，第一鰭子集的傳導特性不同於第二鰭子集的傳導特性。
根據一些實施例，操作220是在執行操作230後執行。在一些實施例中，調整第一鰭子集的傳導特性或調整第二鰭子集的傳導特性，接著執行操作220。然後，調整第一鰭子集或第二鰭子集中的另一者的傳導特性。
圖3是根據本揭露的實施例的透過改變鰭尺寸以調整半導體元件的傳導特性的方法300的流程圖。在一些實施例中，方法300為執行方法200的操作230（圖2）的方法。
方法300包括操作310，在操作310中遮蔽鰭集合的一部分。在一些實施例中，遮蔽第一鰭子集。在一些實施例中，遮蔽第二鰭子集。在包含多於兩個鰭子集的一些實施例中，遮蔽多個鰭子集。在包含多於兩個鰭子集的一些實施例中，僅遮蔽一個鰭子集。在一些實施例中，遮蔽鰭集合的一部分包括沉積光阻材料於鰭集合上，且圖案化光阻材料，以暴露出至少一鰭子集。在一些實施例中，遮蔽鰭集合的一部分包括沉積介電層或硬罩幕層於鰭集合上，且蝕刻介電層或硬罩幕層，以暴露出至少一鰭子集。
方法300可選擇性地包括操作320，在操作320中使沉積在鰭集合的鰭之間的介電材料凹陷，以增加第一鰭子集或第二鰭子集中的鰭於介電材料之上被暴露出來的量。在一些實施例中，使介電材料凹陷是與方法200的操作220（圖2）同時執行。根據一些實施例，使介電材料凹陷是以多個凹陷步驟來執行。在一些實施例中，使介電材料凹陷是以單一凹陷步驟來執行。在一些實施例中，使介電材料凹陷是透過使用乾蝕刻製程或濕蝕刻製程來執行。在包含多於兩個鰭子集的一些實施例中，使介電材料凹陷的是對多個鰭子集執行。在包括多於兩個鰭子集的一些實施例中，使介電材料凹陷是對單一鰭子集執行。
使介電材料凹陷增加了鰭集合中對應的鰭於介電材料之上被暴露出來的量，並因此增加了該些鰭的通道尺寸。透過增加通道尺寸，使得通道中的電阻值降低，並因此降低半導體元件在操作期間所產生的熱量。
在一些實施例中，省略操作320。在一些實施例中，若修飾了至少一個鰭的尺寸，則省略操作320。在一些實施例中，若修飾了至少一個鰭的摻質特性，則省略操作320。
方法300可選擇性地包括操作330，在操作330中改變至少一個鰭子集中的鰭的鰭尺寸。根據一些實施例，調整鰭尺寸包括縮短一個鰭集合中的鰭、調整鰭的頂部寬度、改變在介電材料之上的鰭的一部分的形狀、或其組合。在一些實施例中，使第一鰭子集及第二鰭子集的鰭尺寸都改變。在包含多於兩個鰭子集的一些實施例中，使所有鰭子集的鰭尺寸都改變。在包含多於兩個鰭子集的一些實施例中，使多個鰭子集的鰭尺寸改變。在包含多於兩個鰭子集的一些實施例中，使單一鰭子集的鰭尺寸改變。在一些實施例中，以不同於改變第二鰭子集的鰭尺寸的方式來改變第一鰭子集的鰭尺寸。舉例而言，在一些實施例中，改變第一鰭子集的上部分的形狀，而降低第二鰭子集的高度。
在一些實施例中，透過以蝕刻製程或化學機械研磨（chemical mechanical polishing，CMP）製程降低總鰭高度（total fin height）來修飾第一鰭子集中的鰭，然而使第二鰭子集中的鰭保持與起始的鰭高度相等的總鰭高度。在一些實施例中，調整鰭尺寸包括多個製造步驟，其包括沉積硬罩幕於晶圓表面上、圖案化硬罩幕的表面、以處理步驟（例如電漿蝕刻法）使硬罩幕形成開口、以及使用CMP以選擇性地自硬罩幕中的開口下方移除材料。透過使用CMP以降低硬罩幕開口的區域中的總鰭高度，使鰭集合中的一些鰭的鰭尺寸得以被修飾，藉此改變流過前述鰭的電流量，並改變前述鰭在操作半導體元件期間所產生的熱量。
在一些實施例中，硬罩幕開口形成在較靠近鰭集合的邊緣的第一鰭子集之上。在一些實施例中，硬罩幕開口延伸至在第一鰭子集的鰭與位於鰭集合的中心處的第二鰭子集之間的介電材料上。根據一些實施例，在對第一鰭子集進行蝕刻製程或CMP製程後移除硬罩幕。根據一些實施例，透過縮短鰭來修飾鰭尺寸包括沉積全面性罩幕層（blanket mask layer）（例如氮化矽或氮氧化矽）於介電材料上，暴露出鰭集合中的鰭的頂表面。接著，圖案化全面性罩幕層以選擇性地暴露出鰭集合中的一個鰭子集中的鰭。在一些實施例中，對應罩幕材料的圖案來圖案化全面性硬罩幕層，並進行蝕刻以暴露出較靠近鰭集合的中心的第一鰭子集的鰭。根據一些實施例，修飾鰭尺寸包括在以硬罩幕保護第二鰭子集162的鰭時，執行第二CMP步驟以降低第一鰭子集164（由硬罩幕中的開口所暴露出）中的鰭的高度。在一些實施例中，CMP研磨液的化學性質及粒子尺寸分布經調整，以在移除位於硬罩幕開口下方的材料時，CMP研磨液對硬罩幕材料具有選擇性。
在一些實施例中，透過縮短鰭來修飾鰭尺寸包括對硬罩幕中的開口所暴露出的鰭執行化學蝕刻法或電漿蝕刻法，以選擇性地自第一鰭子集164移除鰭材料。在一些實施例中，蝕刻法選擇性地移除鰭材料的上部分，而使周圍的介電材料完整留下來（intact）。在一些實施例中，蝕刻法將鰭材料以及介電材料均移除。在一些實施例中，蝕刻法移除鰭材料快於移除介電材料。在一些實施例中，當第一鰭子集的鰭具有所欲需要的總高度時，則移除硬罩幕材料，並且在繼續製造FinFET之前，使介電材料凹陷至環繞且鄰近於每一鰭的第一厚度。使介電材料420凹陷至第一厚度，以使得第一鰭子集464具有第一暴露的鰭高度140，以及第二鰭子集462具有第二暴露的鰭高度440（圖4），其中第一暴露的鰭高度140小於第二暴露的鰭高度440。
根據一些實施例，修飾鰭尺寸涉及修整一個鰭子集（被硬罩幕層中的開口所暴露出）的上部分，而同時以硬罩幕層遮蔽其他鰭子集。在一實施例中，修整一個鰭子集的頂端可以藉由氧化所暴露出來的鰭子集中的每一鰭的上部分，並接著執行蝕刻步驟，以移除氧化的鰭材料來執行。有一些實施例包括使鰭集合的一個鰭子集的上部分暴露出來，並選擇性地氧化鰭的上部分，以修飾鰭子集中的鰭的高度及寬度。
在一些實施例中，省略操作330。在一些實施例中，若介電材料凹陷至形成介電材料的非平面頂表面，則省略操作330。在一些實施例中，若修飾了至少一個鰭的摻質特性，則省略操作330。在一些實施例中，操作330與操作320一起執行。在一些實施例中，操作330繼操作320執行。在一些實施例中，操作330的至少一部分與操作320的一部分同時執行。舉例而言，在一些實施例中，蝕刻鰭的氧化部分是與使介電材料凹陷同時地執行。
圖4是根據一些實施例的半導體元件400的剖面圖。在討論圖4及本文所描述的其他圖式時，與半導體元件100或一些其他所描繪的實施例的元件號碼相對應的半導體元件400的元件號碼意指同一構件。半導體元件400包括修飾鰭集合401，修飾鰭集合401包括第一鰭子集464以及第二鰭子集462。與半導體元件100相對照，介電材料420在修飾鰭集合401中的不同的位置處具有不同的高度。根據一些實施例，修飾一個鰭子集以形成修飾鰭集合401。具有基板主要表面102的基板101為位於基板主要表面102上的第一鰭子集464以及第二鰭子集462的基底。緊鄰且圍繞第一鰭子集464的鰭的介電材料420具有第一厚度150。緊鄰且圍繞第二鰭子集462的鰭的介電材料420具有第二厚度450，第二厚度450小於第一厚度150。階梯高度（step height）151為第一厚度150與第二厚度450間的差距。在一些實施例中，階梯高度151在約5 nm至約45 nm的範圍內。在一些實施例中，階梯高度151大於第一厚度150的約80%。在一些實施例中，階梯高度151為第一厚度150的約80%至約95%。在一些實施例中，階梯高度151小於第二厚度450的約10%。在一些實施例中，階梯高度151在第二厚度450的約5%至約10%的範圍內。在一些實施例中，修飾鰭集合401包括多於兩個子集。在與第二厚度450相比，階梯高度151太小的實施例中，中心鰭的熱產生容量（heat generation capacity）可能會在鰭集合的中心處引起過高溫度（excess temperature），使得半導體元件更易於崩潰。大的階梯高度相對應於具有降低的載流容量（current-carrying capacity）的短的中心鰭。在階梯高度151太大（與第一厚度150相比）的實施例中，當半導體元件開啟時，半導體元件傳導電流的能力降低。在一些實施例中，修飾鰭集合401的每一鰭子集被不同厚度的介電材料420圍繞。在一些實施例中，修飾鰭集合401的至少一鰭子集與修飾鰭集合401的至少另一鰭子集被同一高度的介電材料420圍繞。
第一鰭子集464以及第二鰭子集462的鰭具有起始的鰭高度144。在一些實施例中，起始的鰭高度144為100 nm。第一鰭子集464的鰭具有第一暴露的鰭高度140，而第二鰭子集462的鰭具有第二暴露的鰭高度440。在一些實施例中，第二厚度450大約是起始的鰭高度144的50%。在一些實施例中，第一厚度150在起始的鰭高度144的約52%至約97%的範圍內。在一些實施例中，第一暴露的鰭高度140在起始的鰭高度144的約5%至約47%的範圍內。當第一暴露的鰭高度140太小，則半導體元件用以承載足夠電流的容量會受限。當第一暴露的鰭高度140幾乎與第二暴露的鰭高度440相同或大於第二暴露的鰭高度440時，則中心與邊緣間的溫差會變大到足以使半導體元件發生故障的可能性增加。在一些實施例中，第二暴露的鰭高度440在起始的鰭高度144的40%至60%之間的範圍內。在一些實施例中，第二暴露的鰭高度440與第一暴露的鰭高度140的比率在約2：1至約10：1之間。當中心鰭的高度在邊緣鰭的高度的約10%至約50%之間時，半導體元件的溫差經調節以減少過早元件故障 （premature device failure）。與邊緣鰭相比，當中心鰭的高度太大時，半導體元件的熱調節不足以減少過早元件老化或故障。修飾鰭集合401的鰭具有最初頂部鰭寬度132及底部鰭寬度134。在一些實施例中，最初頂部鰭寬度132及底部鰭寬度134為相同寬度。在一些實施例中，最初頂部鰭寬度132與底部鰭寬度134不同。第一鰭子集以及第二鰭子集的鰭具有鰭間距138，且整個修飾鰭集合401的鰭間距138皆近似。
透過調整修飾鰭集合401的中心處的鰭的鰭尺寸，達成了較均勻的溫度輪廓。修飾鰭集合401包括皆具有起始的鰭高度144的鰭，但不同的介電材料厚度圍繞鰭子集。與對應修飾鰭集合401的中心處的第一鰭子集464的介電材料相比，對應第二鰭子集462的介電材料凹陷的程度較大，因此，第二鰭子集462中的邊緣鰭比第一鰭子集464中的中心鰭具有較大的暴露的鰭高度以及較大的暴露周長（exposed perimeter）。當所暴露的鰭高度愈短，鰭的暴露周長愈小（與較高的鰭相比）。流過電晶體的電流主要在場效應電晶體（field effect transistor，FET）的通道區域與抵靠通道區域的閘介電材料之間的界面處流動。透過將第一鰭子集464中的鰭的暴露周長減少至小於第二鰭子集462中的鰭的暴露周長，使得第一鰭子集464中的鰭比第二鰭子集462中的鰭傳導較少的電流且產生較少的熱。透過減少修飾鰭集合401的中心處所產生的熱量，第二鰭子集中的邊緣鰭所產生的較大熱量能夠橫向地散逸至周圍材料或結構中，因此與圖1B所繪示者相比達成了較均勻的溫度輪廓。由於修飾鰭集合401中的第二鰭子集462的第二暴露的鰭高度440大於第二鰭子集162的暴露的鰭高度140，修飾鰭集合401中的第二鰭子集462不同於鰭集合160中的第二鰭子集162。與鄰近於第二鰭子集462中的鰭的介電材料420相比，介電材料120較薄，故第二暴露的鰭高度440大於第二鰭子集162的暴露的鰭高度140。
圖5是根據本揭露的一些實施例的半導體元件500的剖面圖。半導體元件500具有位於基板101上的修飾鰭集合501。基板101具有基板主要表面102，且基板101為修飾鰭集合501的基底。修飾鰭集合501包括在中心處的第一鰭子集564以及在修飾鰭集合501的邊緣處的第二鰭子集562。第二鰭子集562的個別的鰭（鰭104、鰭106、鰭116、及鰭118）皆具有起始的鰭高度144且也皆具有在介電材料頂側122之上的第二暴露的鰭高度140。在一些實施例中，起始的鰭高度144為100 nm。在一些實施例中，起始的鰭高度144小於100 nm。介電材料120具有對修飾鰭集合501中的所有鰭而言實質上皆近似的第一厚度150。在一些實施例中，修飾鰭集合501包括多於兩個子集。在一些實施例中，修飾鰭集合501的每一鰭子集具有不同的鰭高度或不同的暴露的鰭高度。在一些實施例中，修飾鰭集合501的至少一鰭子集與修飾鰭集合501的至少另一鰭子集具有相同的鰭高度或暴露的鰭高度。
第一鰭子集564的個別的鰭（鰭108、鰭110、鰭112、及鰭114）皆具有總鰭高度（total fin height）544，且皆具有在介電材料頂側122之上的第一暴露的鰭高度540。第一暴露的鰭高度540在第二暴露的鰭高度140的約5%至約95%之間。當第一鰭子集564的鰭短於第二暴露的鰭高度140的約5%時，半導體元件的載流容量易降至所期望的程度以下，而當第一鰭子集564的鰭高於第二暴露的鰭高度140的約95%時，所產生的熱足以導致過早元件劣化。在一些實施例中，第一暴露的鰭高度540在起始的鰭高度144的40%至60%之間，以在鰭之間留存足夠的介電材料來降低半導體元件中的寄生電容。
在半導體元件500的一些實施例中，介電材料120具有單一厚度且鰭具有多個暴露的鰭高度。由於修飾鰭集合501的第一鰭子集（中心鰭）564比修飾鰭集合501的邊緣處的第二鰭子集562，具有較小的暴露的鰭高度以及較小的暴露周長，故與鰭集合160相比，修飾鰭集合501在中心處具有較低溫度。流過電晶體的電流主要在FET的通道區域與抵靠通道區域的閘介電材料之間的界面處流動。與第二鰭子集562中的鰭相比，較短的鰭（例如第一鰭子集564中的鰭）具有較小的暴露的鰭高度以及較小的暴露周長。暴露周長較小的鰭在FET的通道區域與閘介電材料之間的界面較小，因此與暴露周長較大的較大的鰭相比，達成了較小的用以流動電流的電容。透過減少修飾鰭集合501的中心處所產生的熱量，第二鰭子集中的邊緣鰭所產生的較大熱量能夠橫向地散逸至周圍材料或結構中，藉此與圖1B中所繪示者相比達成了較令人滿意的溫度輪廓。
根據一些實施例，修飾鰭集合501的邊緣處的鰭與鰭集合160的鰭相類似，而與鰭集合160的第一鰭子集164中的鰭相比，修飾鰭集合501的中心處的鰭（亦即，第一鰭子集564）具有較短的暴露的鰭高度。根據一些實施例，當第一鰭子集564中的每一鰭具有較小的暴露周長且因而造成所傳導的電流以及所產生的熱比第一鰭子集164中對應的鰭少時，第二鰭子集562中的邊緣鰭具有與鰭集合160的第二鰭子集162中的邊緣鰭近似的暴露的鰭高度、傳導容量（conductive capacity）、及熱產生容量。修飾鰭集合501中的中心鰭與邊緣鰭之間的熱產生差（heat-generating difference），使得修飾鰭集合501比鰭集合1 60具有更為均勻的熱輪廓。
圖6是根據一些實施例的半導體元件600的剖面圖。半導體元件600包括修飾鰭集合601，修飾鰭集合601具有自基板主要表面102向上延伸穿過介電材料120的第一鰭子集664以及第二鰭子集662。介電材料120具有環繞修飾鰭集合601中的每一鰭的第一厚度150。
第一鰭子集664的鰭具有減少的鰭高度（reduced fin height）644以及在介電材料頂側122之上的減少的暴露的鰭高度（reduced exposed fin height）640。第二鰭子集662的鰭具有起始的鰭高度144，且具有暴露的鰭高度140。暴露的鰭高度140大於減少的暴露的鰭高度640。根據一些實施例，減少的暴露的鰭高度640與暴露的鰭高度140的比率在約11：20至約19：20的範圍內。當前述鰭高度的比率太高，則半導體元件效能劣化且元件展現出較高漏電流、較短通道效應、或寄生電容。第一鰭子集664以及第二鰭子集662中的鰭具有底部鰭寬度134。儘管在一些實施例（例如半導體元件500）中，每一鰭具有相同的最初頂部鰭寬度132，一些實施例具有鰭的頂端處的寬度不相同的鰭。第一鰭子集664中的鰭具有減少的頂部鰭寬度（reduced top fin width）632，減少的頂部鰭寬度632小於第二鰭子集662的最初頂部鰭寬度132。在一些實施例中，減少的頂部鰭寬度632是在最初頂部鰭寬度132的約50%至約95%之間。在一些實例中，太窄的鰭在製造過程期間會發生斷裂。第一鰭子集664以及第二鰭子集662中的鰭具有鰭間距138。根據一些實施例，當在同一鰭子集中鰭間距138是從鰭的一側邊測量至相鄰鰭的對應側邊時，鰭子集仍具有相同的鰭間距138。在一些實施例中，修飾鰭集合601包括多於兩個子集。在一些實施例中，修飾鰭集合601的每一鰭子集具有不相同的頂部鰭寬度。在一些實施例中，修飾鰭集合601的至少一鰭子集與修飾鰭集合601的至少另一鰭子集具有相同的頂部鰭寬度。在一些實施例中，修飾鰭集合601的所有鰭具有起始的鰭高度144，且至少一鰭子集與至少另一鰭子集具有不相同的頂部鰭寬度。
因為半導體元件中的電流實質上出現在通道區域與抵靠通道區域的閘介電材料之間的界面處，故與第二鰭子集662中的鰭相比，修飾鰭集合601的第一鰭子集664中的鰭傳導較少電流且產生較少熱。透過減少修飾鰭集合601中的第一鰭子集664中的鰭的高度及寬度（與第二鰭子集662中的鰭相比），中心鰭所產生的熱少於邊緣鰭，藉此與未經修飾的鰭集合160相比，改變了修飾鰭集合601的熱產生圖案（heat generation pattern）。修飾鰭集合601經設計以傳導與未經修飾的鰭集合160相當的電流總量，但通過半導體元件中的鰭的電流分布被改變了，因此與圖1B中針對鰭集合160所繪示者相比達成了較均一、較均勻的輪廓。根據一些實施例，修飾鰭集合601的第二鰭子集662與鰭集合160的第二鰭子集162具有近似的暴露的鰭高度、近似的傳導容量、以及熱產生容量。較均勻的熱輪廓是因為修飾鰭集合601中的中心鰭與邊緣鰭間的熱產生容量不同。
雖然本揭露所描繪的鰭通常為矩形，其他的鰭形狀亦適合於可調節半導體元件中的鰭子集所產生的熱的半導體元件。圖7A至圖7H是根據本揭露的一個實施例或多個實施例的鰭形狀的剖面圖。其他的鰭形狀至少包括以下所描述的形狀。一些實施例的鰭包括如圖7A中所描繪的梯形頂部（trapezoidal top）（構件710），其中在介電材料之上的鰭的基部及頂部皆窄於埋入於介電材料中的鰭的部分，並且在介電材料之上的鰭（其為梯形）的頂部窄於鰭的基部。一些實施例的鰭包括如圖7B中所描繪的金字塔狀或三角形（pyramid or triangle shape）720，其中金字塔狀或三角形720是自鰭的水平面（level）至鰭的頂端逐漸變小，且鰭頂部是尖的。一些實施例的鰭包括如圖7C中所描繪的倒梯形（inverted trapezoid）730，其中鰭的頂部的寬度比在鰭頂部下方的鰭的底切區域（undercut region）的大，所述底切區域終止在基板上的一高度處，其中鰭的底切區域大致上與介電材料共平面。
一些實施例的鰭包括如圖7D中所描繪的多邊形的鰭形狀740（例如六邊形），其中鰭有切面（faceted）。在一些實施例中，多個刻面彼此平行。在一些實施例中，沒有切面是彼此平行的。一些實施例的鰭包括如圖7E中所描繪的圓形鰭（構件750），其中鰭的暴露部分（位在鰭之間的遮蔽介電填充材料之上）從鰭的一側邊上的幾乎垂直側壁（nearly-vertical sidewall）被圓化（環繞鰭的頂側），並逐漸往回逐漸傾斜至鰭的另一側邊上的幾乎垂直側壁。一些可能的鰭形狀包括如圖7F中所描繪的圓形鰭（構件760）具有截成平面的頂部，其鰭具有圖7E的圓形（構件750），但卻具有平坦、截成平面的頂部分。一些鰭形狀包括如圖7G中所示的梯形（構件770），其中梯形的基部與在介電材料之下的鰭具有相等的寬度，鰭的相對兩側邊逐漸線性地變小至平坦頂側，所述平坦頂側幾乎與鰭之下的基板的表面相平行。一些鰭形狀包括縮小的矩形780（如圖7H中所示），其中側邊及頂部是筆直或直線的且側邊與頂部彼此互相垂直，上部分的寬度幾乎保持不變且小於鰭的下部的寬度。
根據鰭子集中的鰭的暴露周長的量，鰭集合具有不同的鰭形狀輪廓。根據一些實施例，修飾鰭集合具有非矩形的鰭輪廓，其類似於圖7A至圖7H中所示的鰭輪廓中的一者。被修飾成具有較小的暴露鰭周長的鰭子集中，有一些鰭輪廓比其他的鰭輪廓容易受到暴露周長的變化而影響。根據實施例，選擇鰭輪廓使製造者得以在鰭尺寸改變步驟後，於不同的鰭子集中調整暴露周長的比率。因此，根據一些實施例，依據最初鰭輪廓及執行鰭尺寸調整的選擇方法，第一鰭子集中的鰭具有與第二鰭子集中的鰭不同的鰭輪廓。
圖8是根據一些實施例的透過調整摻雜特性以調整半導體元件的鰭的傳導性的方法800的流程圖。在一些實施例中，方法800為執行方法200的操作230（圖2）的方法。
方法800包括操作810，在操作810中遮蔽鰭集合的一部分。在一些實施例中，遮蔽第一鰭子集。在一些實施例中，遮蔽第二鰭子集。在包括多於兩個鰭子集的一些實施例中，遮蔽多個鰭子集。在包括多於兩個鰭子集的一些實施例中，僅遮蔽一個鰭子集。在一些實施例中，遮蔽鰭集合的一部分包括：沉積光阻材料於鰭集合上以及圖案化光阻材料以暴露出至少一鰭子集。在一些實施例中，遮蔽鰭集合的一部分包括沉積介電層或硬罩幕層於鰭集合上以及蝕刻介電層或硬罩幕層以暴露出至少一個鰭子集。
方法800亦包括操作820，在操作820中修飾鰭集合的至少一鰭的摻雜特性。修飾半導體元件中的鰭的摻雜特性，調節鰭的電阻或閾值電壓。於不同的鰭子集中，具有不同的閾值電壓或不同的電壓的鰭於每一鰭子集的鰭中產生了不同的熱量。與具有均勻傳導特性及不均勻溫度輪廓的鰭集合相比，在邊緣處的鳍比在中心處的鰭產生較多的熱量，有助於定義出橫越鰭集合的均勻溫度輪廓，並且有助於降低發生與老化相關的崩潰（例如HCI、TDDB、或BTI）的風險。
在一些實施例中，摻雜特性是藉由增加鰭集合的至少一鰭子集中的摻質濃度來修飾。在一些實施例中，鰭集合的摻雜輪廓呈雙峰分布，其中一個鰭子集的摻質特性不同於另一鰭子集。在一些實施例中，所有的鰭經處理以接收摻質，並且為了調節熱產生的目的，至少一鰭子集進行額外摻雜製程。在一些實例中，此方法包括添加摻質至鰭集合中的每一鰭，其中與邊緣處的鰭相比，中心處的鰭具有較大的摻質濃度。在一些實施例中，與第一鰭子集中的鰭相比，第二鰭子集中的鰭具有較多的摻質量。
在一些實施例中，操作820達成了呈雙峰分布的摻質輪廓。在一些實施例中，操作820達成了包括多於兩個不同的摻雜程度的摻質輪廓。在一些實施例中，操作820達成了鰭集合的每一鰭具有與鰭集合的所有其他鰭不同的摻質濃度的摻質輪廓。
在一些實施例中，操作820包括傾斜角度植入製程（angled implantation process）。在一些實施例中，操作820包括垂直植入製程（vertical implantation process）。在一些實施例中，操作820包括單一植入製程。在一些實施例中，操作820包括多次植入製程。在一些實施例中，用於連續植入製程的摻質是相同的摻質種類。在一些實施例中，用於連續植入製程的摻質是不同的摻質種類。
在一些實施例中，操作820包括沉積摻質層以及退火半導體元件以使摻質驅入鰭集合的對應的鰭中。在一些實施例中，操作820包括周期性地沉積摻質層以及退火半導體元件。在一些實施例中，用於連續週期的摻質層的摻質為相同的摻質種類。在一些實施例中，用於連續週期的摻質層的摻質為不相同的摻質種類。
在一些實施例中，方法800與方法300（圖3）相結合，以完成方法200的操作230（圖2）。
圖9A是根據本揭露的一些實施例的半導體元件900在操作820期間的剖面圖。半導體元件900包含修飾鰭集合901，其透過傾斜角度植入（angled implantation）910來植入摻質。基板101具有基板主要表面102，其由介電材料120覆蓋。介電材料120具有介電材料頂側122，修飾鰭集合901突出於所述介電材料頂側122。修飾鰭集合901具有第一鰭子集964以及第二鰭子集962，其中第一鰭子集964位於光阻罩幕960中的開口的中心119處，以及第二鰭子集962鄰近於光阻罩幕960。第一鰭子集964以及第二鰭子集962的鰭具有起始的鰭高度144。光阻罩幕960具有罩幕高度970，罩幕高度970自修飾鰭集合901中的鰭的最頂側測量至光阻罩幕960的頂側。在特定的實施例中，虛設鰭（dummy fin）位於光阻罩幕960下方且受光阻罩幕960保護以避開傾斜角度植入910。虛設鰭可存在於許多實施例中，以協助形成一致的半導體元件的鰭形狀及鰭輪廓。根據一些實施例，一些摻質原子穿過光阻罩幕960至虛設鰭、第二鰭子集962、以及第一鰭子集964中。虛設鰭自植入製程接收了最少的摻質量，第二鰭子集962自植入製程接收了較多的摻質量，以及第一鰭子集964自植入製程接收了摻質原子的最多部分。鰭具有鰭間距138。在一些實施例中，將摻質原子以植入角度982進行植入，植入角度982是根據偏移垂直於基板主要表面102的線980的角度而測定。根據一些實施例，植入角度982大於5度且小於75度。
在一些實施例中，執行不只一次傾斜角度植入910。在一些實施例中，在第一次的傾斜角度植入910期間，光阻罩幕960覆蓋第二鰭子集962；而在第二次的傾斜角度植入910期間，光阻罩幕960暴露出第二鰭子集962。根據摻質原子的反射及穿透特性來選擇植入角度982，以於修飾鰭集合901中達成所欲的摻質輪廓。在一些實施例中，植入角度982為大的植入角度，這是因為需要較大量的光阻罩幕以達成於第二鰭子集962中的邊緣處具有較少的摻質原子濃度。若摻質原子穿透光阻罩幕960的傾向較大，則植入角度982可能較大；抑或若摻質原子穿透光阻罩幕960的傾向較小，則植入角度982可能較小。當植入角度太小，則第一鰭子集964以及第二鰭子集962的中心鰭與邊緣鰭之間的過小摻質濃度差將導致第一鰭子集964中的鰭產生過多的熱。根據一些實施例，光阻罩幕的高度經調整以提供鰭集合的邊緣處的鰭增強的屏蔽效果。選擇光阻罩幕960的高度是植入角度、修飾鰭集合901中的鰭的鰭間距138、所欲的摻質輪廓以及植入修飾鰭集合901的摻質原子的穿透特性的函數。
圖9B是根據一些實施例的摻質濃度曲線995的曲線圖990，其具有對應於圖9A的半導體元件900中的鰭位置的位置處的摻質濃度輪廓。摻質濃度曲線995表明在一些實施例中，第一鰭子集964中的摻質濃度高於第二鰭子集962中的摻質濃度。另外，在本揭露的一些實施例中，由光阻罩幕960所覆蓋的虛設鰭中的虛設鰭摻質濃度小於第二鰭子集962中的摻質濃度。
圖10A、圖10B及圖10C是根據一些實施例的半導體元件在操作820的不同階段時的剖面圖。圖10A、圖10B及圖10C包括雙峰摻質輪廓的修飾鰭集合（set of bimodal dopant profile modified fins）。在一些實施例中，請參照圖10C，雙峰摻質輪廓的修飾鰭集合1022具有添加至一個鰭子集（例如第二鰭子集1062）中的多種摻質種類，而其他鰭子集（例如第一鰭子集1064）具有單一摻質類型。在雙峰摻質輪廓的修飾鰭集合1022的一些實施例中，一個鰭子集（例如第二鰭子集1062）具有一種摻質類型（N型或P型），而其他鰭子集（例如第一鰭子集1064）具有另一種摻質類型（P型或N型）。
在一些實施例中，第一鰭子集1064具有第一摻雜特性類型（不同的摻質濃度或是單一摻質類型），而第二鰭子集1062具有第二摻雜特性類型（例如較低的第一摻質類型的濃度或含有多種摻質類型）。根據一些實施例，於中心鰭中具有N型摻質（例如硼）作為主要的鰭摻質類型的半導體元件（N-FETS或NFETS），於邊緣鰭中具有P型摻質（例如砷）作為次要的摻質類型或相反的摻質類型。添加這些相反的摻質類型以於鰭集合內建立雙峰不同分布（bimodal different distribution），藉此使得較大的電流通過FinFET中的鰭集合的邊緣處的鰭。根據一些實施例，使上文所描述的摻質圖案顛倒，其中添加P型摻質至中心鰭且添加N型摻質至邊緣鰭，以達成摻質的雙峰分布。使不同的摻質類型植入至相同的鰭會對鰭的電荷載子的數量產生影響。結果，改變了鰭的傳導性。在一些實施例中，半導體元件1000包括多於兩個鰭子集。在一些實施例中，至少一鰭子集包括多種摻質類型，而另一鰭子集包括單一種摻質類型。在一些實施例中，每一鰭子集中的電荷載子數量與所有其他鰭子集中的電荷載子數量不同。
圖10A是根據一些實施例的半導體元件1000在操作820期間的剖面圖。半導體元件1000包括修飾鰭集合1002，修飾鰭集合1002包括第一鰭子集1064以及第二鰭子集1062，第一鰭子集1064以及第二鰭子集1062位於基板101上且延伸穿過介電材料。在將第一摻質種類以第一植入濃度植入至第一鰭子集1064的第一摻雜步驟1080期間，第一罩幕層1050覆蓋且遮蔽第二鰭子集1062。在一些實施例中，摻雜製程包括沉積摻質層於第一鰭子集1064上且退火半導體元件1000。
圖10B是根據一些實施例的半導體元件1010在操作820期間的剖面圖。半導體元件1010包括修飾鰭集合1012。修飾鰭集合1012包括由第二罩幕層1060（例如光阻層或旋塗有機層（spin on organic layer））所遮蔽的第一鰭子集1064，而第二鰭子集1062經歷以第二植入濃度植入第二摻質種類的第二摻雜步驟1082。在一些實施例中，第一摻質種類與第二摻質種類相同。在一些實施例中，第一摻質種類與第二摻質種類不相同。在一些實施例中，第一植入濃度與第二植入濃度相同。在一些實施例中，第一植入濃度與第二植入濃度不相同。在一些實施例中，摻雜製程包括沉積摻質層於第二鰭子集1062上且退火半導體元件1010。
在一些實施例中，在執行描繪於圖10B中的第二摻雜步驟1082之前，執行描繪於圖10A中的第一摻雜步驟1080。在一些實施例中，在執行描繪於圖10B中的第二摻雜步驟1082之後，執行描繪於圖10A中的第一摻雜步驟1080。根據一些實施例，第一摻雜步驟1080及第二摻雜步驟1082獨立地以在0°與5°之間的植入角度來執行。根據一些實施例，第一摻雜步驟1080及第二摻雜步驟1082涉及同時添加不只一種摻雜類型。根據一些實施例，當添加不只一種摻質類型至第一鰭子集1064或者第二鰭子集1062中的經暴露出的鰭集合時，那些摻質可為相反的類型（N型及P型）。
圖10C是已經歷第一摻雜步驟1080且第二摻雜步驟1082的雙峰摻質輪廓的修飾鰭集合1022的一些實施例的剖面圖，其達成修飾鰭集合具有兩種不同的摻質特性於雙峰摻質輪廓的修飾鰭集合1022的三個不同的區域中。修飾鰭集合1020的第一區域1040具有第一摻質特性。根據一些實施例，第一區域1040對應於第一鰭子集1064。在一些實施例中，第二鰭子集1062具有第二區域1042以及第三區域1044，第二區域1042以及第三區域1044具有第二摻質特性。在一些實施例中，第二區域1042以及第三區域1044由第一區域1040所分隔。摻質特性是透過結合圖1D的一或多個摻質輪廓而建立。
圖10D是呈現在雙峰摻質輪廓的修飾鰭集合1022的一些實施例中的摻質輪廓的曲線圖1090。在一些實施例中，與第二區域1042及第三區域1044相比，第一區域1040具有較小的摻質濃度，此與第一摻雜輪廓1095一致。第一摻雜輪廓1095為與透過第二摻雜步驟1082使摻質添加至第二鰭子集1062一致的曲線。
在一些實施例中，第一區域1040、第二區域1042及第三區域1044具有相同的摻質濃度，此與第二摻雜輪廓1096一致。在一些實施例中，在不存在罩幕的情況下，將摻質添加至鰭集合，藉此達成第二摻雜輪廓1096。根據一些實施例，與第二區域1042及第三區域1044相比，第一區域1040具有較大的摻質濃度，此與第三摻雜輪廓1097一致。第三摻雜輪廓1097與在第一摻雜步驟1080期間使摻質添加至第一鰭子集1064一致。在一些實施例中，在相同摻雜步驟中，將摻質添加至第一鰭子集1064及第二鰭子集1062，藉此達成第二摻雜輪廓1096。根據一些實施例，透過結合第一摻雜步驟1080、第二摻雜步驟1082、及/或於相同摻雜步驟中將摻質添加至第一鰭子集1064及第二鰭子集1062的摻雜步驟而於雙峰摻質輪廓的修飾鰭集合1022中形成一或多個摻質的最終摻雜輪廓，藉以於雙峰摻質輪廓的修飾鰭集合1022中達成目標摻雜輪廓。
根據本揭露的實施例，一些鰭集合包含經修飾以調整鰭所產生的熱量的一個鰭子集。在一些實施例中，修飾兩個或多個鰭子集以調整鰭集合中的鰭所產生的熱量。根據一些實施例，透過調整鰭子集中的鰭的暴露的鰭高度以調整一個鰭子集。在一些實施例中，透過在所有鰭保持起始的鰭高度時，使圍繞鰭的介電材料凹陷，以達成環繞一個鰭子集的介電材料的厚度不同於圍繞其他鰭子集的介電材料的厚度，藉此來執行調整暴露的鰭高度。在一些實施例中，透過在其他鰭子集的鰭保持起始的鰭高度時，使一個鰭子集的鰭凹陷（例如透過CMP步驟），藉此來完成調整暴露的鰭高度。根據一些實施例，修飾鰭子集包括修飾一個鰭子集的頂部鰭寬度或鰭型狀。在一些實施例中，修飾鰭子集包括當另一鰭子集中的鰭具有未經修飾摻質濃度時，調整鰭子集的摻質濃度。根據一些實施例，修飾鰭子集包括調整以下一或多個條件：暴露的鰭高度、頂部鰭寬度、或鰭子集的摻質濃度。
半導體元件包括具有基板主要表面的基板、位於基板主要表面上且具有與基板主要表面相隔一段距離的介電材料頂側的介電材料、以及自基板主要表面延伸穿過介電材料的多個鰭，其中多個鰭包括第一鰭子集以及第二鰭子集，與第二鰭子集相比，第一鰭子集位於較靠近多個鰭的中心，且與第二鰭子集的每一鰭在操作半導體元件期間所產生的熱量相比，第一鰭子集的每一鰭經配置以在操作期間產生較少的熱量。
在所述半導體元件中，鄰近第一鰭子集的每一鰭的介電材料具有第一厚度，以及鄰近第二鰭子集的每一鰭的介電材料具有第二厚度，第一厚度大於第二厚度。
在所述半導體元件中，第一鰭子集的每一鰭具有第一鰭寬度以及第二鰭子集的每一鰭具有第二鰭寬度，在每一鰭的頂端處量測第一鰭寬度與第二鰭寬度，第一鰭寬度小於第二鰭寬度。
在所述半導體元件中，第一鰭子集的每一鰭具有不同於第二鰭子集的每一鰭的摻質濃度。
在所述半導體元件中，第一鰭子集的每一鰭具有在介電材料頂側之上的第一暴露的鰭高度以及第二鰭子集的每一鰭具有在介電材料頂側之上的第二暴露的鰭高度，第一暴露的鰭高度少於第二暴露的鰭高度。
在所述半導體元件中，鄰近第一鰭子集的每一鰭的介電材料具有第一厚度，以及鄰近第二鰭子集的每一鰭的介電材料具有第二厚度，第一厚度等於第二厚度。
在所述半導體元件中，第一鰭子集的每一鰭具有第一頂部鰭寬度以及第二鰭子集的每一鰭具有第二頂部鰭寬度，第一頂部鰭寬度小於第二頂部鰭寬度。
半導體元件的形成方法包括：於基板上形成自基板主要表面延伸的鰭集合，鰭集合具有第一鰭子集以及第二鰭子集，與第二鰭子集相比，第一鰭子集位於較靠近鰭集合的中心；沉積介電材料於基板上且在鰭集合的鰭之間。方法也包括調整鰭集合的至少一鰭的鰭尺寸，以調節鰭集合的每一鰭在操作半導體元件期間所產生的熱量，在操作半導體元件期間，與第二鰭子集的每一鰭相比，第一鰭子集的每一鰭製造較少的熱。
在所述半導體元件的形成方法中，第一鰭子集的鰭具有第一高度，以及調整至少一鰭的鰭尺寸更包括移除圍繞第二鰭子集的鰭的介電材料的第一部分，以使得第二鰭子集的鰭具有第二高度，從介電材料的第二主要表面上量測第一高度與第二高度，第二主要表面與基板主要表面相隔一段距離。
在所述半導體元件的形成方法中，第二高度大於第一高度。
在所述半導體元件的形成方法中，沉積介電材料包括以介電材料覆蓋鰭集合的鰭，鰭集合的鰭具有第一高度；以及改變至少一鰭的鰭尺寸更包括移除第一鰭子集的鰭的上部分；以及方法更包括移除介電材料的第一部分以使介電材料降至鰭集合的鰭的頂側。
所述半導體元件的形成方法更包括於介電材料上形成罩幕層。
在所述半導體元件的形成方法中，移除介電材料的第一部分更包括蝕刻第一鰭子集的鰭。
在所述半導體元件的形成方法中，移除介電材料的第一部分包括對第一鰭子集的鰭執行化學機械研磨（chemical mechanical polish，CMP）步驟。
半導體元件的形成方法包括於基板上形成自基板主要表面延伸的鰭集合，鰭集合具有第一鰭子集以及第二鰭子集，與第二鰭子集相比，第一鰭子集位於較靠近鰭集合的中心。方法也包括沉積介電材料層於基板主要表面上且在鰭集合的鰭之間，以及使介電材料層凹陷以暴露出鰭集合的上部分。方法也包括調節第二鰭子集的摻雜特性，以調節鰭集合的每一鰭在操作半導體元件期間所產生的熱量，與第二鰭子集的每一鰭相比，第一鰭子集的每一鰭製造較少的熱。
在所述半導體元件的形成方法中，調節第二鰭子集的摻雜特性包括：添加第一摻質至鰭集合的每一鰭；以及至少添加第二摻質至第二鰭子集，以增加鰭集合的每一鰭在操作半導體元件期間所產生的熱量。
所述半導體元件的形成方法更包括：沉積第一罩幕層於鰭集合上以及介電材料上，第一罩幕層具有在鰭集合的每一鰭上方的第一開口；以及沉積第二罩幕層於介電材料上，第二罩幕層掩蓋第一鰭子集且具有在第二鰭子集上方的第二開口。
在所述半導體元件的形成方法中，介電材料具有第二主要表面，第二主要表面與基板主要表面分離，其中調節摻雜特性更包括：沉積罩幕材料層於介電材料上，罩幕材料層具有在鰭集合上方的開口，鰭集合具有在介電材料之上的第一高度以及罩幕材料層具有在介電材料之上的第二高度，第二高度大於第一高度。
在所述半導體元件的形成方法中，調節第二鰭子集的摻雜特性更包括將第一摻質以植入角度植入至鰭集合中，罩幕材料層的第二高度與植入角度經配置以將第一摻質的第一數量植入至第一鰭子集的鰭中以及將第一摻質的第二數量植入至第二鰭子集中，第一數量小於第二數量。
所述半導體元件的形成方法更包括沉積含摻質層於第二鰭子集的鰭上，以及退火第二鰭子集以將摻質轉移至第二鰭子集的鰭。
在所述半導體元件的形成方法中，至少添加第二摻質至第二鰭子集更包括：至少沉積含有摻質的磊晶層至第二鰭子集的經暴露出的鰭上；以及至少退火第二鰭子集，以將摻質原子擴散至第二鰭子集中。
雖然本揭露已經以實例及上述實施例進行描述，然應瞭解的是，本發明並不限於所揭露的實施例。相反地，本揭露旨在涵蓋對於領域中具有通常知識者而言將顯而易見的各種修飾及近似設置。因此，後附的申請專利範圍的保護範圍應符合最廣的解釋以包含所有所述的修飾及近似設置。
100、400、500、600、900、1000、1010‧‧‧半導體元件
101‧‧‧基板
102‧‧‧基板主要表面
104、106、108、110、112、114、116、118‧‧‧鰭
119‧‧‧中心
120、420‧‧‧介電材料
122‧‧‧介電材料頂側
132‧‧‧最初頂部鰭寬度
134‧‧‧底部鰭寬度
138‧‧‧鰭間距
140、440、540‧‧‧暴露的鰭高度
144‧‧‧起始的鰭高度
150‧‧‧第一厚度
151‧‧‧階梯高度
160‧‧‧鰭集合
162、462、562、662、962、1062‧‧‧第二鰭子集
164、464、564、664、964、1064‧‧‧第一鰭子集
190‧‧‧熱輪廓曲線圖
195‧‧‧曲線
196‧‧‧溫差
200、300、800‧‧‧方法
210、220、230、310、320、330、810、820‧‧‧操作
401、501、601、901、1002、1012、1020‧‧‧修飾鰭集合
450‧‧‧第二厚度
544‧‧‧總鰭高度
632‧‧‧減少的頂部鰭寬度
640‧‧‧減少的暴露的鰭高度
644‧‧‧減少的鰭高度
710、750、760、770‧‧‧構件
720‧‧‧金字塔狀或三角形
730‧‧‧倒梯形
740‧‧‧多邊形的鰭形狀
780‧‧‧縮小的矩形
910‧‧‧傾斜角度植入
960‧‧‧光阻罩幕
970‧‧‧罩幕高度
980‧‧‧線
982‧‧‧植入角度
990、1090‧‧‧曲線圖
995‧‧‧摻質濃度曲線
1022‧‧‧雙峰摻質輪廓的修飾鰭集合
1040‧‧‧第一區域
1042‧‧‧第二區域
1044‧‧‧第三區域
1050‧‧‧第一罩幕層
1060‧‧‧第二罩幕層
1080‧‧‧第一摻雜步驟
1082‧‧‧第二摻雜步驟
1095‧‧‧第一摻雜輪廓
1096‧‧‧第二摻雜輪廓
1097‧‧‧第三摻雜輪廓
以下詳細說明結合附圖閱讀，可最佳地理解本發明的各個態樣。應注意，根據本產業中的標準慣例，各種特徵並非按比率繪製。實際上，為敘述清晰起見，可任意放大或縮小各種特徵的尺寸。 圖1A是根據一些實施例的半導體元件的剖面圖。 圖1B是根據一些實施例的鰭式場效應電晶體（fin field effect transistor，FinFET）的鰭集合（set of fins）在操作FinFET期間的熱輪廓曲線圖。 圖2是根據一些實施例的修飾鰭以調整由鰭集合所產生的熱的方法的流程圖。 圖3是根據一些實施例的透過調整鰭尺寸以調整半導體元件中的鰭的傳導性（conductivity）的方法的流程圖。 圖4是根據一些實施例的半導體元件的剖面圖。 圖5是根據一些實施例的半導體元件的剖面圖。 圖6是根據一些實施例的半導體元件的剖面圖。 圖7A至圖7H是根據一些實施例的具有不同鰭輪廓（fin profile）的半導體元件的剖面圖。 圖8是根據一些實施例的透過調整摻雜特性以調整半導體元件中的鰭的傳導性的方法的流程圖。 圖9A是根據一些實施例的半導體元件在製造過程期間的剖面圖。 圖9B是在本揭露的一些實施例中的摻質濃度曲線圖。 圖10A及圖10B是根據一些實施例的半導體元件在製造過程的不同階段期間的剖面圖。 圖10C是根據一些實施例的半導體元件的剖面圖。 圖10D是根據一些實施例的鰭集合的摻質濃度曲線圖。

Claims (1)

  1. 一種半導體元件，包括： 基板，具有基板主要表面； 介電材料，位於所述基板主要表面上且具有與所述基板主要表面相隔一段距離的介電材料頂側；以及 多個鰭，自所述基板主要表面延伸穿過所述介電材料，其中所述多個鰭包括第一鰭子集以及第二鰭子集，與所述第二鰭子集相比，所述第一鰭子集位於較靠近所述多個鰭的中心，且與所述第二鰭子集的每一鰭在操作所述半導體元件期間所產生的熱量相比，所述第一鰭子集的每一鰭經配置以在操作期間產生較少的熱量。
TW105135650A 2016-08-17 2016-11-03 半導體元件 TW201807822A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/238,904 2016-08-17
US15/238,904 US10032869B2 (en) 2016-08-17 2016-08-17 Fin field effect transistor (FinFET) device having position-dependent heat generation and method of making the same

Publications (1)

Publication Number Publication Date
TW201807822A true TW201807822A (zh) 2018-03-01

Family

ID=61192139

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105135650A TW201807822A (zh) 2016-08-17 2016-11-03 半導體元件

Country Status (3)

Country Link
US (4) US10032869B2 (zh)
CN (1) CN107768367A (zh)
TW (1) TW201807822A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11121238B2 (en) 2018-11-29 2021-09-14 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and manufacturing method thereof
TWI741419B (zh) * 2018-11-29 2021-10-01 台灣積體電路製造股份有限公司 半導體元件及其製造方法
TWI792366B (zh) * 2020-06-26 2023-02-11 台灣積體電路製造股份有限公司 半導體裝置及其形成方法

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3182461B1 (en) * 2015-12-16 2022-08-03 IMEC vzw Method for fabricating finfet technology with locally higher fin-to-fin pitch
CN107706111B (zh) * 2016-08-09 2020-07-10 中芯国际集成电路制造(上海)有限公司 半导体器件的形成方法
US10163914B2 (en) * 2017-03-08 2018-12-25 Globalfoundries Inc. Method of reducing fin width in FinFET SRAM array to mitigate low voltage strap bit fails
KR102330087B1 (ko) * 2017-04-03 2021-11-22 삼성전자주식회사 반도체 장치 및 이의 제조 방법
CN108807534A (zh) * 2017-05-03 2018-11-13 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN110556337B (zh) * 2018-05-31 2021-09-07 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法
US10964684B2 (en) * 2018-06-29 2021-03-30 Taiwan Semiconductor Manufacturing Company Ltd. Multiple fin height integrated circuit
US11211479B2 (en) * 2018-08-14 2021-12-28 Taiwan Semiconductor Manufaciuring Co., Ltd. Method of fabricating trimmed fin and fin structure
CN110858565B (zh) * 2018-08-24 2022-06-28 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法
US20200135898A1 (en) * 2018-10-30 2020-04-30 International Business Machines Corporation Hard mask replenishment for etching processes
US10879125B2 (en) * 2018-12-27 2020-12-29 Nanya Technology Corporation FinFET structure and method of manufacturing the same
US11011517B2 (en) * 2019-01-02 2021-05-18 International Business Machines Corporation Semiconductor structure including first FinFET devices for low power applications and second FinFET devices for high power applications
EP3742476A1 (en) * 2019-05-20 2020-11-25 Infineon Technologies AG Method of implanting an implant species into a substrate at different depths
CN112103182B (zh) * 2019-06-18 2024-05-17 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
US11410886B2 (en) 2020-04-16 2022-08-09 Taiwan Semiconductor Manufacturing Co., Ltd. Dummy fin with reduced height and method forming same
US11424347B2 (en) * 2020-06-11 2022-08-23 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and method
CN114530417A (zh) * 2022-04-24 2022-05-24 合肥晶合集成电路股份有限公司 一种半导体结构的制作方法

Family Cites Families (50)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7101763B1 (en) * 2005-05-17 2006-09-05 International Business Machines Corporation Low capacitance junction-isolation for bulk FinFET technology
US7560785B2 (en) * 2007-04-27 2009-07-14 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device having multiple fin heights
US8106459B2 (en) * 2008-05-06 2012-01-31 Taiwan Semiconductor Manufacturing Company, Ltd. FinFETs having dielectric punch-through stoppers
DE102008030864B4 (de) * 2008-06-30 2010-06-17 Advanced Micro Devices, Inc., Sunnyvale Halbleiterbauelement als Doppelgate- und Tri-Gatetransistor, die auf einem Vollsubstrat aufgebaut sind und Verfahren zur Herstellung des Transistors
US7994020B2 (en) * 2008-07-21 2011-08-09 Advanced Micro Devices, Inc. Method of forming finned semiconductor devices with trench isolation
US20140193963A1 (en) * 2011-05-16 2014-07-10 Varian Semiconductor Equipment Associates, Inc. Techniques For Forming 3D Structures
US9287385B2 (en) * 2011-09-01 2016-03-15 Taiwan Semiconductor Manufacturing Company, Ltd. Multi-fin device and method of making same
US8426283B1 (en) * 2011-11-10 2013-04-23 United Microelectronics Corp. Method of fabricating a double-gate transistor and a tri-gate transistor on a common substrate
US8697515B2 (en) * 2012-06-06 2014-04-15 Taiwan Semiconductor Manufacturing Company, Ltd. Method of making a FinFET device
CN103811342B (zh) * 2012-11-09 2017-08-25 中国科学院微电子研究所 鳍结构及其制造方法
US9053982B2 (en) * 2012-11-16 2015-06-09 International Business Machines Corporation Local tailoring of fingers in multi-finger fin field effect transistors
US8940602B2 (en) * 2013-04-11 2015-01-27 International Business Machines Corporation Self-aligned structure for bulk FinFET
US9530654B2 (en) * 2013-04-15 2016-12-27 Globalfoundaries Inc. FINFET fin height control
US9530775B2 (en) * 2013-06-12 2016-12-27 Globalfoundries Inc. Methods of forming different FinFET devices having different fin heights and an integrated circuit product containing such devices
US9536876B2 (en) * 2013-08-01 2017-01-03 Taiwan Semiconductor Manufacturing Company Ltd. Temperature detector and controlling heat
US9324790B2 (en) * 2013-11-19 2016-04-26 International Business Machines Corporation Self-aligned dual-height isolation for bulk FinFET
TWI552232B (zh) * 2013-11-25 2016-10-01 Nat Applied Res Laboratories The Method and Structure of Fin - type Field Effect Transistor
US9691763B2 (en) * 2013-12-27 2017-06-27 International Business Machines Corporation Multi-gate FinFET semiconductor device with flexible design width
US9236374B2 (en) * 2014-01-02 2016-01-12 Globalfoundries Inc. Fin contacted electrostatic discharge (ESD) devices with improved heat distribution
US9147730B2 (en) * 2014-03-03 2015-09-29 Globalfoundries Inc. Methods of forming fins for FinFET semiconductor devices and selectively removing some of the fins by performing a cyclical fin cutting process
US10468528B2 (en) * 2014-04-16 2019-11-05 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET device with high-k metal gate stack
US9536900B2 (en) * 2014-05-22 2017-01-03 Globalfoundries Inc. Forming fins of different semiconductor materials on the same substrate
TWI615976B (zh) * 2014-07-07 2018-02-21 聯華電子股份有限公司 鰭式場效電晶體及其製造方法
US9236308B1 (en) * 2014-08-19 2016-01-12 Globalfoundries Inc. Methods of fabricating fin structures of uniform height
US9530655B2 (en) * 2014-09-08 2016-12-27 Taiwan Semiconductor Manufacting Company, Ltd. Slurry composition for chemical mechanical polishing of Ge-based materials and devices
US9337101B1 (en) * 2014-12-05 2016-05-10 Globalfoundries Inc. Methods for selectively removing a fin when forming FinFET devices
US9799771B2 (en) * 2015-04-20 2017-10-24 Taiwan Semiconductor Manufacturing Co., Ltd. FinFET and method for manufacturing the same
US9391074B1 (en) * 2015-04-21 2016-07-12 International Business Machines Corporation Structure for FinFET fins
US9607901B2 (en) * 2015-05-06 2017-03-28 Stmicroelectronics, Inc. Integrated tensile strained silicon NFET and compressive strained silicon-germanium PFET implemented in FINFET technology
TWI648857B (zh) * 2015-05-07 2019-01-21 聯華電子股份有限公司 半導體元件及其製作方法
US9548216B1 (en) * 2015-07-26 2017-01-17 United Microelectronics Corp. Method of adjusting channel widths of semiconductive devices
CN106409789B (zh) * 2015-07-29 2019-09-27 中芯国际集成电路制造(北京)有限公司 半导体器件及其形成方法
US10147805B2 (en) * 2015-07-31 2018-12-04 Taiwan Semiconductor Manufacturing Co., Ltd Structure and formation method of semiconductor device structure with a dummy fin structure
US10002924B2 (en) * 2015-08-17 2018-06-19 International Business Machines Corporation Devices including high percentage SiGe fins formed at a tight pitch and methods of manufacturing same
US9385189B1 (en) * 2015-08-26 2016-07-05 Globalfoundries Inc. Fin liner integration under aggressive pitch
TWI660461B (zh) * 2015-09-03 2019-05-21 聯華電子股份有限公司 半導體元件及其製作方法
US9905467B2 (en) * 2015-09-04 2018-02-27 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and manufacturing method thereof
US9722050B2 (en) * 2015-09-04 2017-08-01 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and manufacturing method thereof
US9831116B2 (en) * 2015-09-15 2017-11-28 Taiwan Semiconductor Manufacturing Company, Ltd. FETS and methods of forming FETs
CN106684042B (zh) * 2015-11-05 2019-11-01 中芯国际集成电路制造(上海)有限公司 半导体结构的制造方法
US20170140992A1 (en) * 2015-11-16 2017-05-18 Taiwan Semiconductor Manufacturing Co., Ltd. Fin field effect transistor and method for fabricating the same
US9786563B2 (en) * 2015-11-23 2017-10-10 International Business Machines Corporation Fin pitch scaling for high voltage devices and low voltage devices on the same wafer
US9991256B2 (en) * 2015-12-14 2018-06-05 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor structure and manufacturing method thereof
CN106910713B (zh) * 2015-12-22 2020-08-04 中芯国际集成电路制造(北京)有限公司 半导体装置及其制造方法
CN106971977B (zh) * 2016-01-13 2020-01-31 中芯国际集成电路制造(上海)有限公司 半导体装置及其制造方法
US9735156B1 (en) * 2016-01-26 2017-08-15 Samsung Electronics Co., Ltd. Semiconductor device and a fabricating method thereof
US9768303B2 (en) * 2016-01-27 2017-09-19 Taiwan Semiconductor Manufacturing Co., Ltd. Method and structure for FinFET device
CN107026126B (zh) * 2016-02-02 2021-01-26 联华电子股份有限公司 半导体元件及其制作方法
US10170591B2 (en) * 2016-06-10 2019-01-01 International Business Machines Corporation Self-aligned finFET formation
US9735165B1 (en) * 2016-07-21 2017-08-15 International Business Machines Corporation Vertically stacked FinFET fuse

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11121238B2 (en) 2018-11-29 2021-09-14 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and manufacturing method thereof
TWI741419B (zh) * 2018-11-29 2021-10-01 台灣積體電路製造股份有限公司 半導體元件及其製造方法
US11862714B2 (en) 2018-11-29 2024-01-02 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and manufacturing method thereof
TWI792366B (zh) * 2020-06-26 2023-02-11 台灣積體電路製造股份有限公司 半導體裝置及其形成方法
US11626510B2 (en) 2020-06-26 2023-04-11 Taiwan Semiconductor Manufacturing Company, Ltd. Fin Field-Effect Transistor and method of forming the same

Also Published As

Publication number Publication date
US20180350912A1 (en) 2018-12-06
US20180053824A1 (en) 2018-02-22
US20210376085A1 (en) 2021-12-02
CN107768367A (zh) 2018-03-06
US11616124B2 (en) 2023-03-28
US11107889B2 (en) 2021-08-31
US20210226012A1 (en) 2021-07-22
US10032869B2 (en) 2018-07-24

Similar Documents

Publication Publication Date Title
US11616124B2 (en) Method of making fin field effect transistor (FinFET) device
TWI478241B (zh) 金氧半場效應電晶體作用區與邊界終止區的電荷平衡
US10741555B2 (en) Metal gate modulation to improve kink effect
CN107546269B (zh) 半导体器件及其制造方法
US10971590B2 (en) Transistor layout to reduce kink effect
TW201318170A (zh) 替換源極／汲極鰭片式場效電晶體（ｆｉｎｆｅｔ）之製造方法
TWI572008B (zh) 具有超接面結構的半導體元件及其製造方法
US11380673B2 (en) Electrostatic discharge device
KR20200002568A (ko) 유전층을 위한 응력 변조
CN103779224A (zh) Mosfet的制造方法
JP2008533725A (ja) 狭小半導体溝構造
TWI695490B (zh) 一種減低半導體裝置中扭結效應的方法
TWI627726B (zh) 積體電路裝置及用於形成靜電放電裝置的方法
KR20110094494A (ko) 리세스 채널을 포함하는 반도체 소자의 제조방법
US7494872B2 (en) Field effect transistor having a doped gate electrode with reduced gate depletion and method of forming the transistor
TWI504557B (zh) 調整奈米線結構之方法
TW201924060A (zh) 具有減小的橫向電場之電晶體元件
US7883946B1 (en) Angled implantation for deep submicron device optimization
TW201724323A (zh) 用於磊晶成長腔室的承載座