TWI627726B - 積體電路裝置及用於形成靜電放電裝置的方法 - Google Patents

積體電路裝置及用於形成靜電放電裝置的方法 Download PDF

Info

Publication number
TWI627726B
TWI627726B TW105143288A TW105143288A TWI627726B TW I627726 B TWI627726 B TW I627726B TW 105143288 A TW105143288 A TW 105143288A TW 105143288 A TW105143288 A TW 105143288A TW I627726 B TWI627726 B TW I627726B
Authority
TW
Taiwan
Prior art keywords
well
gate
integrated circuit
gate device
dummy
Prior art date
Application number
TW105143288A
Other languages
English (en)
Other versions
TW201813044A (zh
Inventor
林文傑
楊涵任
蘇郁迪
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US15/262,588 external-priority patent/US9728531B2/en
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW201813044A publication Critical patent/TW201813044A/zh
Application granted granted Critical
Publication of TWI627726B publication Critical patent/TWI627726B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0266—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823431—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0266—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements
    • H01L27/0285—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements bias arrangements for gate electrode of field effect transistors, e.g. RC networks, voltage partitioning circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/0886—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate including transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/105—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • General Engineering & Computer Science (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

一種積體電路裝置，其包含生長至基底上的至少兩個磊晶生長作用區域，所述作用區域置放於第一閘極裝置與第二閘極裝置之間。所述積體電路裝置包含在所述兩個磊晶生長作用區域之間及在所述第一閘極裝置與所述第二閘極裝置之間的至少一個虛設閘極，其中每一作用區域在長度上實質上是均勻的。所述第一閘極裝置及所述第二閘極裝置形成於具有第一導電性類型的第一井上方，且所述虛設閘極形成於具有第二導電性類型的第二井上方。

Description

積體電路裝置及用於形成靜電放電裝置的方法
本發明實施例是有關於一種積體電路技術，且特別是有關於一種用於靜電放電的積體電路裝置及形成靜電放電裝置的方法。
利用積體電路的電子裝置易受靜電放電（electrostatic discharge；ESD）影響。靜電放電可自手持裝置的人類或其他來源發生。靜電放電可使大量電流通過對此類高電流敏感的電路，因此損害電路。為降低對ESD損害的敏感性，積體電路通常包含引導ESD遠離敏感電路的ESD裝置。
一種類型的ESD裝置涉及在細長閘極裝置之間的多個作用區域，諸如源極區域或汲極區域。閘極裝置用於電晶體的閘極。電晶體充當切換器，所述切換器在諸如ESD的高電流被偵測到時斷開（open）。斷開的切換器允許ESD通過以便避免流經敏感電路。
形成ESD裝置所涉及的一個問題來自矽化物。當形成電晶體裝置時，矽化物材料通常用於半導體金屬接面處以促進高效接面。此是因為矽化物相當好地傳導電流。然而，需要矽化物不形成於鄰近於閘極的源極區域或汲極區域上方。若矽化物層將在彼處形成，則流經源極區域及汲極區域的電流將大部分頃向於行進穿過矽化物，如此可引起損害，因為由高ESD電流產生的電流密度可燒毀矽化物及周圍材料。
涉及ESD裝置的形成的另一問題在於，源極汲極區域是經由磊晶生長製程形成時產生。磊晶生長製程涉及將半導體晶體生長至現有晶體上。當以此方式形成源極區域或汲極區域時，區域的長度可影響磊晶生長結構的均勻性。若結構相較於其他附近結構太長的話，則可形成一組不均勻的磊晶生長結構。此被稱作負載效應（loading effect）。因此需要在無過多不良負載效應的情況下製造ESD裝置，或利用在閘極之間的磊晶生長作用區域的其他裝置。
本發明實施例的一種積體電路裝置包括：生長至基底上的至少兩個磊晶生長（epitaxially grown）作用區域（active region），磊晶生長作用區域置放於第一閘極裝置與第二閘極裝置之間；以及，在兩個磊晶生長作用區域之間及在第一閘極裝置與第二閘極裝置之間的至少一個虛設閘極（dummy gate），其中每一磊晶生長作用區域在長度上實質上是均勻的（uniform）。第一閘極裝置及第二閘極裝置形成於具有第一導電性類型的第一井上方，且虛設閘極形成於具有第二導電性類型的第二井上方。
本發明實施例的一種用於形成靜電放電（ESD）裝置的方法包括：在基底上形成具有第一導電性類型的第一井；在所述第一井內形成第二井，所述第二井具有第二導電性類型；在所述第一井上方形成第一閘極裝置及第二閘極裝置；在所述第一閘極裝置與所述第二閘極裝置之間形成多個作用區域，其中所述作用區域中的每一者在長度上實質上是均勻的；以及在所述作用區域之間的空間內形成虛設閘極，所述虛設閘極形成於所述第二井上方。
本發明實施例的一種積體電路裝置，其包括：安置於基底上的至少兩個磊晶生長作用區域，所述磊晶生長作用區域置放於第一閘極裝置與第二閘極裝置之間；以及在所述兩個磊晶生長作用區域之間及在所述第一閘極裝置與所述第二閘極裝置之間的至少一個虛設閘極，其中每一磊晶生長作用區域在長度上實質上是均勻的。其中所述第一閘極裝置及所述第二閘極裝置形成於具有第一導電性類型的第一井上方，且所述虛設閘極形成於第二井與第三井之間的空間上方，所述第二井及所述第三井具有第二導電性類型。
應理解，以下揭露內容提供用於實施本揭露內容的不同特徵的許多不同實施例或實例。下文描述組件及配置的特定實例以簡化本揭露內容。當然，此等組件及配置僅為實例且不意欲為限制性的。此外，以下描述中在第二製程之前的第一製程的效能可包含緊接在第一製程之後執行第二製程的實施例，且亦可包含可在第一製程與第二製程之間執行額外製程的實施例。為簡單及清楚起見，各種特徵可按不同比例任意繪製。此外，在以下描述中的第一特徵在第二特徵上方或上的形成可包含第一特徵與第二特徵直接接觸地形成的實施例，且亦可包含額外特徵可形成於第一特徵與第二特徵之間使得第一特徵及第二特徵可不直接接觸的實施例。
另外，為易於描述，諸如「在……之下」、「在……下方」、「下部」、「在……上方」、「上部」以及類似者的空間相對術語可在本文中用以描述一個元件或特徵與另一(一些)元件或特徵的關係，如諸圖中所說明。除諸圖中所描繪的定向以外，空間相對術語意欲涵蓋裝置在使用或操作中的不同定向。舉例而言，若諸圖中的裝置翻轉，則描述為「在」其他元件或特徵「下方」或「之下」的元件將定向為「在」其他元件或特徵「上方」。因此，例示性術語「在……下方」可涵蓋「在……上方」及「在……下方」的定向兩者。設備可以其他方式定向(旋轉90度或處於其他定 向)，且本文中所使用的空間相對描述詞同樣可相應地進行解釋。
圖1為繪示閘極之間的磊晶生長的說明性俯視圖100的圖。根據某些說明性實例，積體電路裝置包含至少兩個閘極裝置104。裝置包含在兩個閘極裝置104之間的作用區域102。另外，至少一個虛設閘極108置放於兩個閘極裝置104中間。金屬接點106亦可鄰近於閘極裝置104及虛設閘極108而形成。
根據本實例，作用區域102可形成於井110內。如上文所提及，作用區域102可經由磊晶製程(epitaxial process)形成。此製程涉及將晶體(crystalline)上覆層(deposition)沈積至晶體基底上。舉例而言，作用區域結構102可形成至矽基底上。
作用區域102可經n型摻雜(n-typed doped)或p型摻雜。摻雜可隨磊晶形成一起原位(in-situ)發生。替代地，可形成非摻雜磊晶結構。接著，摻雜製程可摻雜磊晶生長結構。井110的類型將取決於摻雜劑(dopant)的類型。舉例而言，若作用區域102將為n型，則形成n型作用區域所在的井110為p型井。相對而言，若作用區域102將為p型，則形成p型作用區域所在的井110將為n型井。作用區域102在長度上實質上是均勻的(substantially uniform)。長度是指真實閘極104與虛設閘極108之間的長尺寸(long dimension)。
可藉由相同罩幕(mask)形成閘極結構104、108。具體而言，可使用標準光微影技術(standard photolithographic techniques)沈積(deposite)並圖案化(pattern)閘極層。具體而言，光阻層可經由光罩曝露至光源。光阻層的區域接著可被顯影掉。剩餘光阻層充當保護以免受蝕刻製程(etching process)。蝕刻製程可移除不意欲形成閘極的所有區域處的閘極材料。受光阻層保護的閘極材料因此使閘極裝置104、108完整。
在一些實例中，可使用相同罩幕形成且因此可由相同材料製成閘極裝置104及虛設閘極108。閘極裝置104可用作ESD裝置的電晶體裝置的閘極端子。虛設閘極108可按原狀留下且不用於任何電晶體裝置。在一些狀況下，虛設閘極108可經偏壓。替代地，虛設閘極108可浮動（floated）。亦即，其不連接至任何事物，包含接地。
如此安置虛設閘極108得以使得磊晶窗減小。磊晶窗是指磊晶結構的長度。若在適當的位置不存在虛設閘極108，則磊晶窗將如由線112所指示相對較長。然而，在虛設閘極108處於適當位置處的情況下，磊晶窗減小，如由線114所指示。因此，在虛設閘極兩側的磊晶窗114實質上相同且較小。此情形實現更均勻磊晶製程。
方括號116、118表示裝置的橫截面。第一方括號116表示沿鰭片結構的橫截面，如圖2A中所說明。第二方括號118表示鰭片結構之間的橫截面，如圖2B中所說明。
圖2A為繪示具有閘極之間的磊晶生長的ESD裝置的說明性橫截面圖200的圖。根據本實例，作用區域102經繪示為形成至井110中。井110可形成於基礎基底202的頂部上。基礎基底202可由諸如矽的半導體材料製成。
作用區域102之間的空間206是形成閘極104、108之處。如上文所描述，虛設閘極108置放於兩個普通閘極104之間。虛設閘極108減小磊晶窗並實現更均勻的作用區域結構102。
如上文所提及，接點106可鄰近於閘極104、108而形成。接點106用以將閘極裝置連接至所述作用區域。在實際閘極104的狀況下，接點將源極區域或汲極區域連接至源極或汲極端子。此通常在上覆金屬層（未圖示）上進行。具體而言，層間介電層208可形成於閘極裝置的頂部上。
介層窗孔（vias）接著形成至層間介電層208中。介層窗孔向下延伸至基底區域。矽化物材料接著形成於介層窗孔內。介層窗孔接著以金屬材料填充以形成接點106。以此方式形成接點被稱作矽化物後製程（silicide last process）。在接點106已形成至層間介電層208中之後，金屬層可形成於頂部上以將接點106連接至其他裝置。
類似程序可用於將閘極裝置104連接至積體電路內的其他元件。具體而言，介層窗孔可形成至向下延伸至閘極裝置104的層間介電層208中。此等介層窗孔接著以矽化物且接著以金屬填充。在一些狀況下，延伸至閘極裝置104的介層窗孔可自不同於使用接點106與作用區域102連接的層的層延伸。
圖2B為繪示具有在閘極之間及在鰭片結構之間的磊晶生長的ESD裝置的說明性橫截面圖的圖。根據本實例，平行作用區域之間的空間可為淺溝渠隔離材料（shallow trench isolation material）。此材料為諸如二氧化矽的介電材料，以便防止電流在裝置之間通過。
淺溝渠隔離結構204可按多種方式形成。在一個實例中，溝渠經蝕刻至下伏材料（underlying material）（在此狀況下，井110）中。溝渠接著以介電材料填充以形成淺溝渠隔離物204。使用標準光微影技術而圖案化此等溝渠。自此橫截面圖，作用區域102仍可見，此是因為其圍繞淺溝渠隔離特徵204而延伸。
圖3A為繪示閘極（包含多個虛設閘極）之間的磊晶生長的說明性俯視圖300的圖。根據本實例，多於一個虛設閘極可置放於兩個真實閘極104之間。具體而言，兩個虛設閘極302、304置放於真實閘極104之間。
虛設閘極經隔開使得每一閘極結構104、302、304之間的作用區域在長度上實質上相等。因此，磊晶窗308對於每一作用區域在長度上大致相等。藉由減小磊晶窗308的大小及維持作用區域中的均勻長度，可減少負載效應（loading effect）。如上文所提及，當在基底上的多個區域處執行磊晶生長製程時，發生負載效應。若此等區域的大小發生變化，則一些區域將經歷稍微不同於其他區域的生長。此不均勻性可對積體電路具有不良影響。
虛設閘極的數目及因此磊晶窗的大小可經選擇以將負載效應減少至臨限位準（threshold level）以下。彼臨限位準可在設計階段期間預定或可在製造階段期間判定。閘極之間的磊晶窗由以下等式定義： Wd=(W−n*L)/(n+1) 其中： Wd為減小的磊晶窗308； W為真實閘極104之間的原始窗310 n為虛設閘極的數目；且 L為虛設閘極的寬度。
磊晶窗308可藉由選擇真實閘極104之間的虛設閘極的數目及窗310的大小而精細調整。具有虛設閘極304、302允許對磊晶窗308的更多控制，且因此ESD裝置可藉由調整窗308而最佳化。一般而言，在較高電流可通過電晶體時，ESD裝置更好地執行。
圖3B為繪示閘極（包含多個虛設閘極）之間的磊晶生長的橫截面圖320的圖。橫截面圖320是沿著如由圖3A中的方括號312表示的鰭片結構（fin structure）而截取。根據本實例，作用區域可如上文所描述而形成。
在此實例中，替代如圖1及圖2A至圖2B中所說明在虛設閘極的每一側具有接點，僅單一接點306定位於兩個虛設閘極302、304之間。亦可使用其他位置來用於接點306。在一些實例中，接點可用於對虛設閘極施加偏壓。在一些實例中，接點306可以用於其他電路設計目的。
雖然說明鰭片結構電晶體，但本文中所描述的原理亦可與習知互補金屬氧化物半導體（Complementary Metal Oxide Semiconductor；CMOS）架構一起使用。舉例而言，標準作用區域可在閘極與虛設閘極之間磊晶生長，而非在閘極之間生長多個鰭片作用區域。
在閘極之間具有更均勻作用區域可實現較高品質替換閘極製程。在一些狀況下，真實閘極是由多晶矽材料製成且接著以金屬材料替換。此製程涉及在多晶矽閘極的側面上形成側壁間隔物、移除多晶矽、以及接著以金屬材料替換留下的空間。
虛設閘極304、302亦可用以幫助進行熱耗散（thermal dissipation）。因為ESD裝置意欲處置較高電流，所以其將歸因於流經窄結構的電流而經受高溫。虛設閘極304、302可充當散熱片且因此使ESD裝置保持相對冷。
圖4為繪示用於形成具有閘極之間的改良磊晶生長的裝置的說明性方法400的流程圖。根據某些說明性實例，所述方法400包含使用磊晶生長製程形成（402）多個作用區域的步驟。所述方法更包含在作用區域之間的空間內形成（404）至少兩個閘極裝置及至少一個虛設閘極的步驟，閘極裝置及虛設閘極垂直於作用區域而延行，其中作用區域中的每一者在尺寸上實質上是均勻的。
圖5A為繪示在閘極之間的磊晶生長之下定位的不同類型的井的說明性俯視圖500的圖。在一些實例中，ESD裝置的效能可藉由在裝置之下添加不同類型的井而改良。舉例而言，可存在兩種不同類型的井，每一不同類型的井具有不同導電性類型。舉例而言，一個井可為p型井且另一井可為n型井。在一個實例中，n型井502可如所示在p型井110內形成。圖5A中所說明的視圖繪示n型井502及p型井110，但未繪示可定位於作用區域102之間的隔離區域。
在一些實例中，n型井502可在閘極裝置104及虛設閘極108之前形成。n型井502可經由各種製造製程而形成。舉例而言，n型井502可經由諸如離子植入製程的摻雜製程而形成。n型井502可具有比作用區域102的摻雜濃度輕的摻雜濃度。
在一些實例中，n型井502與p型井110之間的界面504可定位於閘極裝置104中的一者與虛設閘極108之間的點處。在一些實例中，相比接近於虛設閘極108，界面504可更接近於閘極裝置104。在一些實例中，相比接近於閘極裝置104，界面504可更接近於虛設閘極108。
圖5B為穿過作用區域而繪示於圖5A中的裝置的橫截面圖510。具體而言，橫截面圖是沿線516所截取的。如所說明的，n型井502與作用區域102相比延伸更深。然而，n型井502並不如p型井110一樣深。
圖5C為穿過隔離區域204而繪示於圖5A中的裝置的橫截面圖520。具體而言，橫截面圖520是沿線518所截取的。如所說明的，n型井502與隔離區域204相比延伸更深。在一些實例中，在隔離區域204形成之前形成n型井502。
圖6A為繪示在閘極之間的磊晶生長之下定位的不同類型的井的說明性俯視圖600的圖。在一些實例中，ESD裝置的效能可藉由在裝置之下添加不同類型的井而改良。舉例而言，兩個獨立n型井602可在p型井110內形成。n型井602可由在虛設閘極108之下的空間分離。圖6A中所說明的視圖繪示n型井602及p型井110，但未繪示可定位於作用區域102之間的隔離區域。
圖6B為穿過作用區域102而繪示於圖6A中的裝置的橫截面圖610。具體而言，橫截面圖是沿線616所截取的。如所說明的，n型井602與作用區域102相比延伸更深。然而，n型井602並不如p型井110一樣深。在本實例中，n型井602與p型井110之間的外部界面604是在虛設閘極108與閘極裝置104之間的某一點處。內部界面608實質上與虛設閘極108的側壁對準。因此，虛設閘極108保持安置於p型井110上方。在存在多於一個虛設閘極的實例中，可存在多於兩個n型井602。舉例而言，若存在兩個虛設閘極108，則可存在定位於兩個虛設閘極之間的第三n型井。
圖6C為穿過隔離區域204而繪示於圖6A中的裝置的橫截面圖620。具體而言，橫截面圖620是沿線618所截取的。如所說明的，n型井602與隔離區域204相比延伸更深。在一些實例中，在隔離區域204形成之前形成n型井602。
圖7A為繪示在閘極之間的磊晶生長之下定位的不同類型的井的說明性俯視圖700的圖。在一些實例中，ESD裝置的效能可藉由在裝置之下添加不同類型的井而改良。在本實例中，n型井702自一個閘極裝置104延伸至另一閘極裝置104。n型井702亦在虛設閘極108之下延伸。圖7A中所說明的視圖700繪示n型井702及p型井110，但未繪示可定位於作用區域102之間的隔離區域。
圖7B為穿過作用區域102而繪示於圖7A中的裝置的橫截面圖710。具體而言，橫截面圖是沿線716所截取的。如所說明的，n型井702與作用區域102相比延伸更深。然而，n型井602並不如p型井110一樣深。在本實例中，n型井702與p型井110之間的界面704實質上與閘極裝置104的內部側壁708對準。另外，如所繪示，n型井702在虛設閘極108之下延伸。
圖7C為穿過隔離區域204而繪示於圖7A中的裝置的橫截面圖720。具體而言，橫截面圖720是沿線718截取。如所說明，n型井702與隔離區域204相比延伸更深。在一些實例中，在隔離區域204形成之前形成n型井702。
根據一個實例，一種積體電路裝置包含生長至基底上的至少兩個磊晶生長作用區域，磊晶生長作用區域置放於第一閘極裝置與第二閘極裝置之間。積體電路裝置包含在兩個磊晶生長作用區域之間及在第一閘極裝置與第二閘極裝置之間的至少一個虛設閘極，其中每一磊晶生長作用區域在長度上實質上是均勻的。第一閘極裝置及第二閘極裝置形成於具有第一導電性類型的第一井上方，且虛設閘極形成於具有第二導電性類型的第二井上方。
根據一個實例，一種用於形成靜電放電（ESD）裝置的方法包含在基底上形成具有第一導電性類型的第一井；在第一井內形成第二井，第二井具有第二導電性類型；在第一井上方形成第一閘極裝置及第二閘極裝置；在第一閘極裝置與第二閘極裝置之間形成多個作用區域，其中作用區域中的每一者在長度上實質上是均勻的；以及在作用區域之間的空間內形成虛設閘極，虛設閘極形成於第二井上方。
根據一個實例，一種積體電路裝置包含安置於基底上的至少兩個磊晶生長作用區域，所述磊晶生長作用區域置放於第一閘極裝置與第二閘極裝置之間。積體電路裝置更包含在兩個磊晶生長作用區域之間及在第一閘極裝置與第二閘極裝置之間的至少一個虛設閘極，其中每一磊晶生長作用區域在長度上實質上是均勻的。第一閘極裝置及第二閘極裝置形成於具有第一導電性類型的第一井上方，且所述虛設閘極形成於第二井與第三井之間的空間上方，第二井及第三井具有第二導電性類型。
應理解，上文列出的實施例及步驟的各種不同組合可按各種順序或並行地使用，且不存在關鍵或需要的特定步驟。另外，儘管在本文中使用術語「電極」，但將認識到，術語包含「電極接點」的概念。此外，上文關於一些實施例說明並論述的特徵可與上文關於其他實施例說明並論述的特徵進行組合。因此，所有此類修改意欲包含在本揭露內容的範疇內。
前文已概述若干實施例的特徵。一般熟習此項技術者應瞭解，其可易於使用本揭露內容作為設計或修改用於實現本文中所引入的實施例的相同目的及/或達成相同優點的其他製程及結構的基礎。一般熟習此項技術者亦應認識到，此類等效構造並不脫離本揭露內容的精神及範疇，且其可在不脫離本揭露內容的精神及範疇的情況下在本文中進行各種改變、替代及更改。
100：俯視圖 102：作用區域/作用區域結構 104：閘極裝置/閘極結構/真實閘極 106：金屬接點 108：虛設閘極/閘極裝置/閘極結構 110：p型井 112：線 114：線/磊晶窗 116：方括號 118：方括號 200：橫截面圖 202：基礎基底 204：淺溝渠隔離結構/淺溝渠隔離物/淺溝渠隔離特徵/隔離區域 206：空間 208：層間介電層 300：俯視圖 302：虛設閘極/閘極結構 304：虛設閘極/閘極結構 306：接點 308：磊晶窗 310：原始窗 312：方括號 400：方法 500：俯視圖 502：n型井 504：界面 510：橫截面圖 516：線 518：線 520：橫截面圖 600：俯視圖 602：n型井 604：外部界面 608：內部界面 610：橫截面圖 616：線 618：線 620：橫截面圖 700：俯視圖 702：n型井 704：界面 708：內部側壁 710：橫截面圖 716：線 718：線 720：橫截面圖
圖1為繪示根據本文中所描述原理的一個實例之在閘極之間的磊晶生長的說明性俯視圖的圖。 圖2A為繪示根據本文中所描述原理的一個實例之具有在閘極之間的磊晶生長的ESD裝置的說明性橫截面圖的圖。 圖2B為繪示根據本文中所描述原理的一個實例之具有在閘極之間的磊晶生長的ESD裝置的說明性橫截面圖的圖。 圖3A為繪示根據本文中所描述原理的一個實例之在閘極（包含多個虛設閘極）之間的磊晶生長的說明性俯視圖的圖。 圖3B為繪示根據本文中所描述原理的一個實例之在閘極（包含多個虛設閘極）之間的磊晶生長的橫截面圖的圖。 圖4為繪示根據本文中所描述原理的一個實例之用於形成具有在閘極之間的改良磊晶生長的裝置的說明性方法的流程圖。 圖5A為繪示根據本文中所描述原理的一個實例之在閘極之間的磊晶生長之下定位的不同類型的井的說明性俯視圖的圖。 圖5B為根據本文中所描述原理的一個實例之穿過作用區域而繪示於圖5A中的裝置的橫截面圖。 圖5C為根據本文中所描述原理的一個實例之穿過隔離區域而繪示於圖5A中的裝置的橫截面圖。 圖6A為繪示根據本文中所描述原理的一個實例之在閘極之間的磊晶生長之下（underneath）定位的不同類型的井的說明性俯視圖的圖。 圖6B為根據本文中所描述原理的一個實例之穿過作用區域而繪示於圖6A中的裝置的橫截面圖。 圖6C為根據本文中所描述原理的一個實例之穿過隔離區域而繪示於圖6A中的裝置的橫截面圖。 圖7A為繪示根據本文中所描述原理的一個實例之在閘極之間的磊晶生長之下定位的不同類型的井的說明性俯視圖的圖。 圖7B為根據本文中所描述原理的一個實例之穿過作用區域而繪示於圖7A中的裝置的橫截面圖。
圖7C為根據本文中所描述原理的一個實例之穿過隔離區域而繪示於圖7A中的裝置的橫截面圖。

Claims (20)

  1. 一種積體電路裝置，其包括： 生長至基底上的至少兩個磊晶生長作用區域（epitaxially grown active region），所述磊晶生長作用區域置放於第一閘極裝置與第二閘極裝置之間；以及 在所述兩個磊晶生長作用區域之間及在所述第一閘極裝置與所述第二閘極裝置之間的至少一個虛設閘極（dummy gate），其中每一磊晶生長作用區域在長度上實質上是均勻的（uniform）； 其中所述第一閘極裝置及所述第二閘極裝置形成於具有第一導電性類型的第一井上方，且所述虛設閘極形成於具有第二導電性類型的第二井上方。
  2. 如申請專利範圍第1項所述的積體電路裝置，其中在所述第一井與所述第二井之間的界面定位於所述第一閘極裝置與所述虛設閘極之間。
  3. 如申請專利範圍第1項所述的積體電路裝置，其中所述第一井與所述第二井之間的界面定位於所述第一閘極裝置的側壁處，所述側壁面向所述虛設閘極。
  4. 如申請專利範圍第1項所述的積體電路裝置，其中所述第二井的摻雜濃度小於所述磊晶生長作用區域的摻雜濃度。
  5. 如申請專利範圍第1項所述的積體電路裝置，其中所述第一井的深度大於所述第二井的深度。
  6. 如申請專利範圍第1項所述的積體電路裝置，其中所述第二井的深度大於所述磊晶生長作用區域的深度。
  7. 如申請專利範圍第1項所述的積體電路裝置，其中所述第一井為p型井且所述第二井為n型井。
  8. 一種用於形成靜電放電（ESD）裝置的方法，所述方法包括： 在基底上形成具有第一導電性類型的第一井； 在所述第一井內形成第二井，所述第二井具有第二導電性類型； 在所述第一井上方形成第一閘極裝置及第二閘極裝置； 在所述第一閘極裝置與所述第二閘極裝置之間形成多個作用區域，其中所述作用區域中的每一者在長度上實質上是均勻的；以及 在所述作用區域之間的空間內形成虛設閘極，所述虛設閘極形成於所述第二井上方。
  9. 如申請專利範圍第8項所述的用於形成靜電放電裝置的方法，其中所述第一閘極裝置及所述第二閘極裝置垂直於所述作用區域而延行。
  10. 如申請專利範圍第8項所述的用於形成靜電放電裝置的方法，其中在所述第一井與所述第二井之間的第一界面定位於所述第一閘極裝置與所述虛設閘極之間，且在所述第一井與所述第二井之間的第二界面定位於所述虛設閘極與所述第二閘極裝置之間。
  11. 如申請專利範圍第8項所述的用於形成靜電放電裝置的方法，其中在所述第一井與所述第二井之間的第一界面定位於所述第一閘極裝置的側壁處，所述第一閘極裝置的側壁處面向所述虛設閘極，且在所述第一井與所述第二井之間的第二界面定位於所述第二閘極裝置的側壁處，所述第二閘極裝置的側壁處面向所述虛設閘極。
  12. 如申請專利範圍第8項所述的用於形成靜電放電裝置的方法，其中所述第一井的深度大於所述第二井的深度且所述第二井的所述深度大於所述作用區域的深度。
  13. 如申請專利範圍第8項所述的用於形成靜電放電裝置的方法，其中所述第二井是在所述虛設閘極形成之前形成。
  14. 如申請專利範圍第8項所述的用於形成靜電放電裝置的方法，其中所述第一井為p型井且所述第二井為n型井。
  15. 一種積體電路裝置，其包括： 安置於基底上的至少兩個磊晶生長作用區域，所述磊晶生長作用區域置放於第一閘極裝置與第二閘極裝置之間；以及 在所述兩個磊晶生長作用區域之間及在所述第一閘極裝置與所述第二閘極裝置之間的至少一個虛設閘極，其中每一磊晶生長作用區域在長度上實質上是均勻的， 其中所述第一閘極裝置及所述第二閘極裝置形成於具有第一導電性類型的第一井上方，且所述虛設閘極形成於第二井與第三井之間的空間上方，所述第二井及所述第三井具有第二導電性類型。
  16. 如申請專利範圍第15項所述的積體電路裝置，其中所述虛設閘極直接形成於所述第一井上方。
  17. 如申請專利範圍第15項所述的積體電路裝置，其中： 所述第二井自所述第一閘極裝置與所述虛設閘極之間的點延伸至所述虛設閘極；且 所述第三井自所述第二閘極裝置與所述虛設閘極之間的點延伸至所述虛設閘極。
  18. 如申請專利範圍第15項所述的積體電路裝置，其中所述第二井及所述第三井彼此分隔。
  19. 如申請專利範圍第15項所述的積體電路裝置，其中所述作用區域定位於隔離區域之間。
  20. 如申請專利範圍第15項所述的積體電路裝置，其中所述第一井為p型井且所述第二井為具有比所述p型井更淺深度的n型井。
TW105143288A 2016-09-12 2016-12-27 積體電路裝置及用於形成靜電放電裝置的方法 TWI627726B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/262,588 2016-09-12
US15/262,588 US9728531B2 (en) 2013-03-13 2016-09-12 Electrostatic discharge device

Publications (2)

Publication Number Publication Date
TW201813044A TW201813044A (zh) 2018-04-01
TWI627726B true TWI627726B (zh) 2018-06-21

Family

ID=61246876

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105143288A TWI627726B (zh) 2016-09-12 2016-12-27 積體電路裝置及用於形成靜電放電裝置的方法

Country Status (4)

Country Link
KR (1) KR101926238B1 (zh)
CN (1) CN107818975B (zh)
DE (1) DE102016118921B4 (zh)
TW (1) TWI627726B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102599048B1 (ko) 2018-08-16 2023-11-06 삼성전자주식회사 표준 셀을 포함하는 집적 회로 및 이를 제조하기 위한 방법
WO2023035153A1 (zh) * 2021-09-08 2023-03-16 华为技术有限公司 一种集成电路及esd保护器件

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110287611A1 (en) * 2010-05-20 2011-11-24 Taiwan Semiconductor Manufacturing Company, Ltd. Reducing Variation by Using Combination Epitaxy Growth
US20130069162A1 (en) * 2011-09-15 2013-03-21 Taiwan Semiconductor Manufacturing Company, Ltd. Optical proximity correction for active region design layout
US20130277746A1 (en) * 2012-04-24 2013-10-24 Globalfoundries Inc. Integrated circuits having protruding source and drain regions and methods for forming integrated circuits

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3157059B1 (en) * 2012-03-09 2020-07-22 ams AG Esd protection semiconductor device
TWI562331B (en) * 2012-11-05 2016-12-11 Globalfoundries Sg Pte Ltd Esd protection circuit
CN104051249B (zh) * 2013-03-13 2018-02-27 台湾积体电路制造股份有限公司 改善的栅极间的外延生长
US9620502B2 (en) * 2013-04-10 2017-04-11 Samsung Electronics Co., Ltd. Semiconductor device including an extended impurity region
US9461170B2 (en) * 2014-04-23 2016-10-04 Taiwan Semiconductor Manufacturing Company Ltd. FinFET with ESD protection
US9368484B1 (en) 2015-05-28 2016-06-14 United Microelectronics Corp. Fin type electrostatic discharge protection device

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110287611A1 (en) * 2010-05-20 2011-11-24 Taiwan Semiconductor Manufacturing Company, Ltd. Reducing Variation by Using Combination Epitaxy Growth
US20130069162A1 (en) * 2011-09-15 2013-03-21 Taiwan Semiconductor Manufacturing Company, Ltd. Optical proximity correction for active region design layout
US20130277746A1 (en) * 2012-04-24 2013-10-24 Globalfoundries Inc. Integrated circuits having protruding source and drain regions and methods for forming integrated circuits

Also Published As

Publication number Publication date
TW201813044A (zh) 2018-04-01
CN107818975A (zh) 2018-03-20
KR101926238B1 (ko) 2018-12-06
CN107818975B (zh) 2021-01-22
DE102016118921B4 (de) 2020-08-06
DE102016118921A1 (de) 2018-03-15
KR20180029816A (ko) 2018-03-21

Similar Documents

Publication Publication Date Title
US9917192B2 (en) Structure and method for transistors with line end extension
US9660022B2 (en) Semiconductive device with a single diffusion break and method of fabricating the same
US8748278B2 (en) Method for fabricating semiconductor device
US10971590B2 (en) Transistor layout to reduce kink effect
KR102011942B1 (ko) 고전압 레지스터 디바이스
US9190497B2 (en) Method for fabricating semiconductor device with loop-shaped fin
US20200043923A1 (en) Method and Device of Preventing Merging of Resist-Protection-Oxide (RPO) Between Adjacent Structures
US11380673B2 (en) Electrostatic discharge device
US11721761B2 (en) Structure and method for providing line end extensions for fin-type active regions
KR101786202B1 (ko) 접합 누설이 감소한 반도체 구조물
KR101475150B1 (ko) 주입 분리 디바이스 및 그 형성 방법
TW201735131A (zh) 一種形成半導體鰭狀結構的方法
KR102118531B1 (ko) 반도체 디바이스 및 그 제조 방법
JP2004023106A (ja) 半導体装置及びその製造方法
TWI627726B (zh) 積體電路裝置及用於形成靜電放電裝置的方法
US20070221999A1 (en) Semiconductor devices and methods of manufacture thereof
TWI508256B (zh) 積體電路結構
KR101646879B1 (ko) 게이트들 간의 향상된 에피택셜 성장
TWI788755B (zh) 使用底部崩潰電流路徑的雪崩保護電晶體及其形成方法
TWI514540B (zh) 垂直靜電放電保護元件及其製作方法
TW201444086A (zh) 半導體裝置及其製作方法