CN107546269B - 半导体器件及其制造方法 - Google Patents

半导体器件及其制造方法 Download PDF

Info

Publication number
CN107546269B
CN107546269B CN201710217965.XA CN201710217965A CN107546269B CN 107546269 B CN107546269 B CN 107546269B CN 201710217965 A CN201710217965 A CN 201710217965A CN 107546269 B CN107546269 B CN 107546269B
Authority
CN
China
Prior art keywords
fin structure
layer
fin
dielectric layer
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710217965.XA
Other languages
English (en)
Other versions
CN107546269A (zh
Inventor
江国诚
朱熙甯
王志豪
梁英强
卡洛斯·H·迪亚兹
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN107546269A publication Critical patent/CN107546269A/zh
Application granted granted Critical
Publication of CN107546269B publication Critical patent/CN107546269B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76237—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials introducing impurities in trench side or bottom walls, e.g. for forming channel stoppers or alter isolation behavior
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823431—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/0214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being a silicon oxynitride, e.g. SiON or SiON:H
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02247—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by nitridation, e.g. nitridation of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02592—Microstructure amorphous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02634—Homoepitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823481—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type isolation region manufacturing related aspects, e.g. to avoid interaction of isolation region with adjacent structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823821—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/7851—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET with the body tied to the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/7853—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET the body having a non-rectangular crossection

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

FinFET器件包括具有鳍结构的半导体层，该鳍结构突出到半导体层之外。鳍结构包括第一部分和设置在第一部分上方的第二部分。在半导体衬底上方设置介电层。通过介电层围绕鳍结构的第一部分。在介电层上方设置金属层。通过金属层围绕鳍结构的第二部分。介电层具有比金属层更大的氮含量。鳍结构的第一部分还具有比鳍结构的第二部分的第二侧面更粗糙的第一侧面。本发明还提供了半导体器件及其制造方法。

Description

半导体器件及其制造方法
技术领域
本发明的实施例一般地涉及半导体技术领域，更具体地，涉及半导体器件及其制造方法。
背景技术
半导体工业已经进入到纳米技术工艺节点以追求更高的器件密度、更高的性能和更低的成本。随着这种进展的发生，来自制造和设计问题的挑战已经导致了诸如鳍式场效应晶体管(FinFET)器件的三维设计的发展。利用从衬底延伸的薄“鳍”(或鳍式结构)来制造典型的FinFET器件。鳍通常包括硅并且形成晶体管器件的主体。在这种垂直鳍中形成晶体管的沟道。在鳍上方(例如，包裹鳍)提供栅极。这种类型的栅极允许更好地控制沟道。FinFET器件的其他优势包括减少的短沟道效应和更高的电流。
然而，传统的FinFET器件仍然可能具有特定缺点。一个缺点是，随着间距尺寸不断缩小，可能难以实现足够宽的鳍宽度的目标。例如，当FinFET制造达到30纳米或更小的间距尺寸时，鳍宽度可能太小(例如，小于6纳米)。这种小的鳍宽度可能导致鳍的非期望的翘曲或甚至塌陷。小的鳍宽度还可以引起载流子迁移率降低。因此，器件性能受到损害，或者器件故障率可能增加。
因此，虽然现有的FinFET器件及其制造通常已经满足它们的预期目的，但是它们还没有在每个方面完全令人满意。
发明内容
根据本发明的一方面，提供了一种半导体器件，包括：半导体层，具有突出到所述半导体层之外的鳍结构，其中，所述鳍结构包括第一部分和设置在所述第一部分上的第二部分；介电层，设置在所述半导体层上方，其中，所述介电层围绕所述鳍结构的所述第一部分；以及金属层，设置在所述介电层上方，其中，所述金属层围绕所述鳍结构的所述第二部分，其中，所述介电层的氮含量大于所述金属层的氮含量。
根据本发明的另一方面，提供了一种半导体器件，包括：半导体层，具有突出到所述半导体层之外的鳍结构，其中，所述鳍结构包括第一部分和设置在所述第一部分上的第二部分；介电层，设置在所述半导体层上方，其中，所述鳍结构的所述第一部分嵌入在所述介电层内；以及金属层，设置在所述介电层上方，其中，所述鳍结构的所述第二部分嵌入所述金属层内，并且其中，所述鳍结构的所述第一部分具有的第一侧面比所述鳍结构的所述第二部分的第二侧面更粗糙。
根据本发明的又一方面，提供了一种半导体器件的制造方法，包括：将半导体层蚀刻成多个鳍结构；对所述鳍结构的侧面实施第一氮化工艺，所述第一氮化工艺在所述鳍结构的侧面处形成氮氧化物层；在所述氮氧化物层上形成衬垫氧化物层；以及在所述鳍结构周围形成隔离结构。
附图说明
当结合附图进行阅读时，从以下详细描述可最佳地理解本发明的各个方面。应该注意，根据工业中的标准实践，各个部件未按比例绘制并且仅用于示例性的目的。实际上，为了清楚的讨论，各种部件的尺寸可以被任意增大或减小。
图1是示例性FinFET器件的透视图。
图2-图15是根据本发明的各个实施例的处于不同制造阶段的FinFET器件的三维透视图。
图16-图17是根据本发明的各个实施例的FinFET器件的不同截面侧视图。
图18是根据本发明的实施例的用于制造FinFET器件的方法的流程图。
具体实施方式
应当理解，以下公开内容提供了许多用于实现本发明的不同特征的不同实施例或实例。下面描述了组件和布置的具体实例以简化本发明。当然，这些仅仅是实例，而不旨在限制本发明。例如，在以下描述中，在第二部件上方或者上形成第一部件可以包括第一部件和第二部件形成为直接接触的实施例，并且也可以包括在第一部件和第二部件之间可以形成额外的部件，从而使得第一部件和第二部件不直接接触的实施例。此外，本发明可在各个实例中重复参考标号和/或字符。该重复是为了简单和清楚的目的，并且其本身不指示所讨论的各个实施例和/或配置之间的关系。为了简化和清楚的目的，可以以不同比例任意绘制各个部件。
而且，为了便于描述，在此可以使用诸如“在…下方”、“在…下面”、“下部”、“在…之上”、“上部”等空间相对术语以描述如图所示的一个元件或部件与另一个(或另一些)元件或部件的关系。除了图中所示的方位外，空间相对术语旨在包括器件在使用或操作中的不同方位。例如，如果附图中的器件被翻转，则描述为在其他元件或部件“下方”或“下面”的元件将被定向为在其他元件或部件“之上”。因此，示例性属性“在…下面”可以包括在上面或下面的定向。装置可以以其他方式定向(旋转90度或在其他方位上)，并且在此使用的空间相对描述符可以同样地作出相应的解释。
本发明涉及但不以其他方式限制于鳍式场效应晶体管(FinFET)器件。例如，FinFET器件可以是包括P型金属氧化物半导体(PMOS)FinFET器件和N型金属氧化物半导体(NMOS)FinFET器件的互补金属氧化物半导体(CMOS)器件。以下公开内容将继续以一个或多个FinFET为实例以示出本发明的各个实施例。然而，应当理解，除了权利要求中特别声明，本申请不应限制于特定类型的器件。
FinFET器件的使用在半导体工业中越来越受欢迎。参考图1，示出了示例性FinFET器件50的透视图。FinFET器件50是在衬底上创建的非平面多栅极晶体管。薄硅“鳍式”结构(称为鳍)形成了FinFET器件50的主体。FinFET器件50的栅极60包裹这个鳍。Lg表示栅极60的长度(或宽度，取决于透视图)。在栅极60的相对侧的鳍的延伸件中形成FinFET器件50的源极70和漏极80。鳍自身用作沟道。通过鳍的尺寸来确定FinFET器件50的有效沟道长度。
FinFET器件提供了超过传统的金属氧化物半导体场效应晶体管(MOSFET)器件(还称为平面器件)的若干优势。这些优势可包括更好的芯片区域效率、提高的载流子迁移率和与平面器件的制造处理兼容的制造处理。因此，期望使用用于IC芯片的一部分或整个IC芯片的FinFET器件来设计集成电路(IC)芯片。
然而，传统的FinFET制造方法仍然可以具有缺点。例如，随着用于FinFET器件的间距尺寸不断缩小，在还保持FinFET器件足够厚的鳍宽度的同时，传统的FinFET制造可能难以实现目标间距尺寸。对于具有30纳米或以下的间距尺寸的FinFET器件，传统的FinFET制造可导致FinFET的鳍宽度比目标鳍宽度小若干纳米(例如，3-6纳米)。这种小的鳍宽度可以导致鳍的不期望的弯曲或甚至塌陷。小于期望的鳍宽度还可以引起载流子迁移率降低。因此，随着间距尺寸缩小(例如，间距尺寸小于约30纳米)，传统的FinFET制造可以导致较低的产量或降低的器件性能。
如下文中参考图1-图18所详细讨论的，为了改进FinFET器件的器件性能和产量，本发明利用各种制造技术来制造具有足够小的间距的FinFET器件，同时还扩大了小的鳍宽度，从而实现了FinFET的期望的临界尺寸目标。
图2-图15是在各个制造阶段处的FinFET器件100的三维透视图。在衬底上方制造FinFET器件100，为了简化，这里没有具体示出。在一些实施例中，衬底包括例如氧化硅(SiO2)的介电材料。在可选实施例中，其他合适的材料也可用于衬底。
参考图2，在衬底上方形成半导体层110。在实施例中，半导体层110包括晶体硅材料。可以实施注入工艺(例如，抗击穿注入工艺)以将多种掺杂剂离子注入到半导体层110。在一些实施例中，掺杂剂离子可以包括例如砷(As)或磷(P)的n型材料，或者在一些其他实施例中，它们可以包括例如硼(B)的p型材料，这取决于NMOS或PMOS是否需要。在实施注入工艺之后，半导体层110中的掺杂浓度水平在约1×1017离子/立方厘米(ions/cm3)至约5×1019离子/立方厘米的范围内。
现参考图3，在半导体层110上方形成介电层120。在一些实施例中，介电层120包含氧化硅。在介电层120上方形成介电层130。介电层130具有与介电层120不同的材料组成。在一些实施例中，介电层130包含氮化硅。介电层120和130共同用作硬掩模层，其可以用于图案化位于其下的半导体层110。
现参考图4，通过一个或多个光刻工艺图案化介电层130、120和半导体层110以形成鳍结构(或鳍)150。光刻工艺可以包括形成图案化的光刻胶(这里未示出)，其可以通过诸如沉积、曝光、显影、烘焙(不一定以该顺序实施)等的工艺形成。然后，图案化的光刻胶可以用于图案化下面的介电层120-130，然后将其用作图案化的硬掩模，以通过蚀刻掉半导体层110的未被图案化的硬掩模保护的部分来图案化鳍结构150。所得到的鳍结构150是半导体层110的垂直向上突出到半导体110的未蚀刻部分之外(沿着图1所示的Z方向或Z轴)的部分，并且它们每个都沿着图1中的X方向延伸。应当理解，鳍结构150的部分(或其中的半导体材料)将用作FinFET器件100的源极区、漏极区和沟道区。
每个鳍结构150具有宽度155。宽度155是沿着图1所示的Y方向或轴测量的横向尺寸。如上所述，随着FinFET器件的间距160(例如，一个鳍结构150的侧壁与相邻鳍结构的最近侧壁之间的距离)减小，鳍结构150的宽度155可能变得太薄。例如，当期望的宽度155应当在12纳米左右时，随着间距160达到30纳米或以下，鳍结构的宽度155可能变得太小，例如在6纳米至9纳米的范围内。这可能是由于实施形成鳍结构150的光刻工艺(例如，图案化和蚀刻工艺)的工艺限制。在一些情况下，半导体层110的蚀刻(以形成鳍结构)不能够限定分离相邻鳍结构150的足够小的开口。因此，如果间距尺寸160保持在某一特定目标以下，则鳍结构150的宽度155可能变得太窄。再次，过窄的宽度155可导致鳍结构150向侧面翘曲或甚至塌陷。此外，还由于窄的宽度155，载流子的迁移率也降低。如下文中更详细讨论的，本发明通过“扩大”鳍结构150来克服这个问题。
现参考图5，在半导体层110的表面上且在鳍结构150的侧面上形成非晶硅层170。在一些实施例中，通过外延生长工艺180形成非晶硅层170。外延生长工艺180允许非晶硅层170以共形的方式生长，即，在鳍结构150的侧面上具有均匀或一致的厚度。因此，非晶硅层170的共形生长有效地将每个鳍结构的宽度155扩大至宽度175。
还可以控制扩大量。例如，非晶硅层170的厚度是外延生长工艺180的工艺持续时间的函数。工艺持续时间越长，非晶硅层170越厚。因此，如果鳍结构的期望宽度是M纳米，并且实际鳍宽度155(在扩大之前)是N纳米，则意味着外延生长工艺180需要配置为生长非晶硅层170以具有(M-N)/2纳米的厚度，以实现目标宽度。可以通过调整诸如用于外延生长工艺180的处理时间/持续时间的工艺参数来容易地实现该目标宽度。在一些实施例中，使用SiH4(在H2中)前体，具有在450摄氏度至600摄氏度的范围内的工艺温度，且具有在100秒至300秒的范围内的处理时间来实施外延生长工艺180。
现参考图6，对FinFET器件100实施表面氮化工艺200，以在非晶硅层170上形成含氮层210(诸如氮氧化物层)。在一些实施例中，表面氮化工艺200包括快速热氮化(RTN)工艺。在形成图5中的非晶硅层170之后，非晶硅层170可以与氧(例如，空气中的氧)接触。结果，可以在非晶硅层170上形成自然氧化物的薄层(5至8埃)。该自然氧化物层通过表面氮化工艺200转变成氮氧化物，以形成含氮层210。
现参考图7，对FinFET器件100实施衬垫氧化物沉积工艺220，以在含氮层210上方形成衬垫氧化物层230。在衬垫氧化物沉积之后还实施退火工艺。实施衬垫氧化物沉积工艺220的一个原因是在鳍结构的蚀刻期间修复或去除对鳍结构的损坏。所得的衬垫氧化物层230还有效地“加厚”了上述氮氧化物层。
现参考图8，对FinFET器件100实施另一氮化工艺250以形成另一含氮层260。在一些实施例中，氮化工艺250将衬垫氧化物层230(图7)基本上转换成氮氧化物材料。氮化工艺250的一个目的是进一步增加与鳍结构150的表面不直接相邻的位置处的层中的氮含量。层260中增加的氮含量有助于防止对鳍结构150的硅材料的潜在氧化，否则在下文中所讨论的后续制造工艺中可能发生该潜在氧化。
现参考图9，对FinFET器件100实施STI(浅沟槽隔离件)沉积工艺300，以形成STI310作为介电隔离结构以电隔离鳍结构150。在一些实施例中，STI沉积工艺300包括可流动化学汽相沉积(FCVD)工艺，随后的退火工艺。STI 310填充鳍结构150之间(和周围)的开口。因此，鳍结构150现在嵌入在STI 310中。还去除了介电层130和120(在图3-图8中示出)，可以在STI 310的形成之前或之后实施该工艺。
实施氮化工艺250(上文中参考图8所讨论的)的一个原因是防止鳍结构150的硅材料的氧化。更详细地，FCVD工艺(用于形成STI 310)的实施涉及将FinFET器件100暴露于大量的氧。如果在实施FCVD工艺时未保护鳍结构150，则鳍结构的硅材料可以容易地被氧化并因此被消耗。这是不期望的，特别是因为鳍结构150最初已经有点薄。
根据本发明的实施例，在图8中实施的氮化工艺在鳍结构150周围形成含氮层260。当实施FCVD工艺时，含氮层260用作FinFET器件100的保护层，因为含氮层260可以与氧(与FCVD工艺相关联)发生反应而形成氮氧化物，从而防止氧氧化或消耗鳍结构150。作为远离鳍结构150的侧面的距离的函数，由于含氮层260的氮含量的增加，含氮层260变成更有效的结构，从而用于“阻挡”氧不期望地氧化鳍结构150。稍后在下文中将参考图17进一步详细地讨论。
现参考图10，对FinFET器件100实施一个或多个蚀刻工艺以形成凹槽370。通过从STI 310去除材料的部分(但不是全部)来形成凹槽370。在这一点上，鳍结构150部分地垂直地向上且突出到STI 310之外。换言之，每个鳍结构的部分150A嵌入在STI 310的剩余部分中，而每个鳍结构的不同部分150B(通过图10中的概念性虚线在视觉上与部分150A分离)被暴露并且未被STI 310覆盖。如图10所示，鳍结构的部分150A具有与它们的侧壁相邻设置的含氮层(例如，层160)，而鳍结构的部分150B没有该含氮层。
现参考图11，在鳍结构150的暴露部分(即，部分150B)上形成伪栅极介电层390。在一些实施例中，伪栅极介电层390包括氧化硅。作为栅极替换工艺的一部分，稍后将去除伪栅极介电层390。
现参考图12，图案化的伪栅电极400形成在STI 310上方，并且形成为“包裹”每个鳍结构150。通过一个或多个图案化工艺形成图案化的伪栅电极400。例如，在隔离结构160上方形成多晶硅材料。然后在多晶硅材料上方形成图案化的硬掩模。图案化的硬掩模包括介电层410和介电层420。在一些实施例中，介电层410包含氮化硅，以及介电层420包含氧化硅。然后使用图案化的硬掩模来图案化(例如，通过一个或多个蚀刻工艺)下面的多晶硅材料以形成图案化的伪栅电极400。作为栅极替换工艺的一部分，稍后还将去除伪栅电极400，以及伪栅极电介质390。
现参考图13，在伪栅电极400和介电层410-420的侧壁上形成间隔件430。可以通过沉积介电材料，并且然后蚀刻介电材料来形成间隔件430。在一些实施例中，间隔件430包含碳氮氧化硅(SiCON)。在其他实施例中，间隔件430包含碳氧化硅(SiOC)。
此外，形成源极/漏极区440。通过首先去除伪栅极介电层390和鳍结构150的位于间隔件430的相对侧上的部分来形成源极和漏极区440，该间隔件430位于伪栅电极400的侧壁上。该去除工艺形成由间隔件430的一些部分限定的开口。随后，实施外延生长工艺以在开口中生长源极/漏极区440。如图13所示，源极/漏极区440的一些部分垂直地向上突出到开口之外。
现参考图14，在间隔件430的侧壁上形成介电层500，并且在STI上方且在介电层500的侧壁上形成层间电介质(ILD)510。在一些实施例中，ILD 510包含氧化硅，并且介电层500包含氮化硅。可以通过以下工艺来形成ILD 510和介电层500：一个或多个沉积工艺，随后实施的诸如化学机械抛光(CMP)的抛光工艺以平坦化ILD 510的上表面。在去除伪栅电极400和伪栅极介电层390时，还去除了介电层410和420。结果，形成开口520。
现参考图15，在开口520的中形成功能栅极结构550。在一些实施例中，功能栅极结构550包括高k栅极电介质和金属栅电极。高k介电材料是介电常数(约为4)大于SiO2的介电常数的材料。在实施例中，高k栅极电介质包括氧化铪(HfO2)，其介电常数在约18至约40的范围内。在可选实施例中，高k栅极电介质可以包含ZrO2、Y2O3、La2O5、Gd2O5、TiO2、Ta2O5、HfErO、HfLaO、HfYO、HfGdO、HfAlO、HfZrO、HfTiO、HfTaO或SrTiO。金属栅电极可以包括功函数金属组件和填充金属组件。功函数金属部件配置为调节其对应的FinFET的功函数以实现期望的阈值电压Vt。在各个实施例中，功函数金属组件可以包含TiAl、TiAlN、TaCN、TiN、WN或W或它们的组合。填充金属组件配置为用作功能栅极结构320的主导电部分。在各个实施例中，填充金属组件可以包含铝(Al)、钨(W)、铜(Cu)或它们的组合。通过功能栅极结构320替换伪栅极结构200可以称为栅极替换(或后栅极)工艺。由于本文的附图中主要示出栅极结构550的金属栅电极，所以为了简化，栅极结构550在下文中还可以互换地称为金属栅电极。
应当理解，上文中参考图2-图15所讨论的制造工艺流程仅仅是实例并且不旨在进行限制。在可选实施例中，可以改变或省略一些处理步骤。例如，在一个可选实施例中，可以省略上文中参考图8所讨论的氮化工艺250。在另一可选实施例中，可以省略上文中参考图5所讨论的外延生长工艺180。
本发明的独特制造工艺流程形成了具有不同物理特性的FinFET器件。现参考图16，根据实施例示出FinFET器件100的简化的示意性截面侧视图。在栅电极550上横跨图1中示出的Y轴获取截面侧视图。如上文中参考图4所讨论的，可以实现小的鳍间距160(例如，一个鳍结构150的侧壁与相邻鳍结构的侧壁之间的距离)。例如，鳍间距160可以小于或等于30纳米。同时，还可以实现足够宽的鳍宽度175(上文中参考图5所讨论)。这是因为外延生长工艺180(图5)允许在鳍结构的侧壁表面上共形地生长非晶硅，从而将鳍宽度175扩大至期望的目标。例如，在目标鳍间距160是30纳米的实施例中，可以实现12纳米或更大的鳍宽度175。
还如上文中参考图10所讨论的，每个鳍结构150可以在概念地分成部分150A和设置在部分150A上方的部分150B(由本文中虚线所示的人工边界分离)。部分150A嵌入在STI310内或被STI 310围绕。部分150B嵌入在金属栅电极550内或被金属栅电极550围绕。如图16所示，部分150A的侧壁表面570A比部分150B的侧壁表面570B更粗糙。换言之，表面570A具有比表面570B更大的表面形貌变化(例如，表面上的最高点和表面上的最低点之间的差异)。在一些实施例中，表面570B的表面形貌变化小于5埃，但表面570A的表面形貌变化大于5埃，例如大于10埃。在一些实施例中，可以通过使用诸如透射电子显微镜(TEM)或原子力显微镜(AFM)的技术来检测表面570A和570B的表面形貌变化(表示表面粗糙度)。
表面570A和570B之间的粗糙度的差异的一个原因是由于用于形成非晶硅以扩大鳍宽度175的外延生长。非晶硅在高温退火之后再结晶，并且结果使鳍结构150的表面变粗糙。然后，蚀刻STI 310(在图10中)以暴露鳍结构部分150B。这样，蚀刻掉部分150B的粗糙化的侧壁表面，但是部分150A的粗糙化的侧壁表面由于被STI 310围绕而仍然保留。因此，如图16所示，鳍结构的部分150A和150B之间的粗糙度或表面形貌的差异是显而易见的。这是根据本发明的实施例所制造的FinFET器件100的独特的显著特性(signaturecharacteristic)之一。
FinFET器件100的另一独特的特性是围绕部分150A的材料与围绕部分150B的材料之间的氮含量的差异。更详细地，在图17中粗略地示出作为与鳍结构150的距离的函数所分布的氮含量，其也是在金属栅电极550上横跨Y轴获取的FinFET器件100的简化的示意性截面侧视图。由曲线600和601表示氮含量分布，其示出了氮含量如何作为位置(或与鳍结构的距离)的函数以非线性方式变化。换言之，曲线600-601在位置/距离上水平变化，并且它们在氮含量上垂直变化。
金属栅电极550中不存在曲线600-601表示金属栅电极550不含氮。在一些实施例中，已经提取实验数据以示出金属栅电极550中的氮含量为零。在其他实施例中，由于现实世界工艺(或污染物)中的各种缺陷或限制，金属栅电极550中的氮含量可能不必绝对为零，而是大致接近零，例如在约0.01％至约0.1％的范围内。相比之下，氮存在于围绕鳍结构部分150A的介电层中。例如，氮可以存在于含氮层210、含氮层260和STI 310中。根据氮分布曲线600-601视觉地示出这些介电材料中的氮含量，这取决于其是致密区还是异构区(异构region)。就此而言，致密区是指在两个相邻的鳍结构150之间的区域。因此，STI的区域310A(和与其相邻的含氮层210和260的部分)可认为在密集区中。异构区是指设置在鳍结构150的一侧但不在两个相邻的鳍结构之间的区域。因此，STI的区域310B(和与其相邻的含氮层210和260的部分)可认为是异构区。在一些实施例中，区域310B中的氮含量在3％至10％的范围。
如图17所示，异构区和致密区具有不对称的(即不同的)氮含量分布。更详细地，随着远离鳍结构150的侧壁表面的距离增加，每条氮分布曲线600-601均上升，直到达到峰值点610。在一些实施例中，峰值点610处的氮含量或浓度在4％至10％的范围内。在一些实施例中，对于异构区和致密区两者，从峰值点610至鳍结构部分150A的侧壁表面的距离620是类似的(对于异构区和致密区)，其在3纳米至8纳米的范围内。如上所述，氮含量的峰值点位于远离鳍结构部分150A的侧壁表面的距离620处，而不是紧邻侧壁表面，这个事实有助于保护鳍结构的硅以在实施形成STI 310(上文中参考图9所讨论的)的FCVD工艺中不会被氧消耗掉，因为氮与FCVD工艺中所涉及的氧发生反应以形成氮氧化物。在周围介电材料中没有这种氮存在的情况下，鳍结构中的硅可被氧化，这是不期望的。
仍参考图17，经过该“峰值点距离”620，随着远离鳍结构部分150A的距离进一步增加，氮含量开始下降。最终氮含量将达到零。然而，在图17中可以看出，异构区中的下降速率不同于致密区中的下降速率。例如，异构区的下降速率低于致密区的下降速率。可以分别通过致密区和异构区的“全宽半最大距离(full width at half max distance)”630和631来测量该下降速率。“全宽半最大距离”是指在氮化物含量为峰值点氮含量的50％(一半)的位置与鳍结构部分150A的侧壁表面的距离。
如图17所示，距离630(对于致密区)短于距离631(对于异构区)，这意味随着远离鳍结构的距离的增加，氮含量在致密区(与异构区相比)中更快地或更快速地下降。在一些实施例中，距离630在3纳米至8纳米的范围内(但是应当理解，距离630大于“峰值点”距离620)，并且距离631在5纳米至12纳米的范围内。再次，本文中参考图17讨论的氮分布是根据本发明的实施例所制造的FinFET 100的独特特性之一。
图18是根据本发明的各个方面的用于制造FinFET器件的方法900的流程图。方法900包括步骤910，其中，将半导体层蚀刻成多个鳍结构。
方法900包括步骤920，其中，通过对鳍结构实施非晶硅外延工艺来横向地扩大鳍结构。
方法900包括步骤930，其中，对鳍结构的侧面实施第一氮化工艺，该第一氮化工艺在鳍结构的侧面处形成氮氧化物层。
方法900包括步骤940，其中，在氮氧化物层上形成衬垫氧化物层。
方法900包括步骤950，其中，对衬垫氧化物层实施第二氮化工艺。
方法900包括步骤960，其中，在鳍结构周围形成隔离结构。
方法900包括步骤970，其中，去除隔离结构的一部分，从而暴露每个鳍结构的第二部分，而每个鳍结构的第一部分保持嵌入在隔离结构的剩余部分中。
方法900包括步骤980，其中，形成围绕每个鳍结构的栅极结构。在一些实施例中，栅极结构包括高k金属栅极。在一些实施例中，形成栅极结构的步骤980包括形成伪栅极电介质和伪栅电极，以及用高k栅极电介质和金属栅电极替换伪栅极电介质和伪栅电极。
应当理解，可以在上文中讨论的步骤910-980之前、期间或之后实施额外的工艺步骤，以完成半导体器件的制造。例如，可以实施切割、封装和测试工艺。为了简化，本文中不讨论其他工艺步骤。
基于上述讨论，可以看出，本发明提供了优于传统的FinFET及其制造的优势。然而，应当理解，其他实施例可以提供额外的优势，并且不是所有的优势都必须在本文中公开，并且没有特定优势是所有实施例都需要的。一个优势是本发明的FinFET器件可以实现小的鳍间距尺寸，同时还保持足够宽的鳍宽度。这可以通过在鳍结构的侧壁上共形地生长非晶硅材料来实现，这有效地扩大了鳍宽度。具有较宽宽度的鳍不太可能翘曲或塌陷，并且它们也不太可能遭受载流子迁移率降低问题。因此，器件产量增加，并且器件性能提高。此外，通过对FinFET器件实施一个或多个额外的氮化工艺(不在传统的FinFET制造中实施)，本发明增加了围绕半导体鳍结构的介电层中的氮含量。增加的氮含量是有益的，因为氮可在稍后的富含氧的工艺中与氧发生反应，这将不期望地消耗半导体鳍结构的至少一部分。因此，本发明的氮化处理有助于确保鳍结构保持其完整性和纯度。其他优势包括与现有处理步骤的兼容性和易于实现。因此，实施本发明不会导致成本增加。
本发明的一个方面涉及一种半导体器件。该半导体器件包括第一FinFET器件和第二FinFET器件。第一FET具有第一栅极、第一源极和第一漏极。第一FinFET器件具有接近的第一源极/漏极。第二FinFET器件包括第二栅极、第二源极和第二漏极。第二FinFET器件具有不同于接近的第一源极/漏极的接近的第二源极/漏极。
在一些实施例中，所述介电层包括浅沟槽隔离件和氮氧化物层；所述金属层包括鳍式场效应晶体管的金属栅电极，所述鳍式场效应晶体管具有小于30纳米的鳍间距；以及所述鳍结构包括鳍式场效应晶体管的沟道。
在一些实施例中，所述金属层没有氮。
在一些实施例中，所述介电层中的所述氮含量相对于所述介电层内部的位置具有非线性分布，其中，所述非线性分布的峰值点对应于不与所述鳍结构的侧壁表面直接相邻的位置。
在一些实施例中，所述峰值点具有在4％至10％的范围内的氮含量；以及所述鳍结构与所述峰值点的位置之间的距离在3纳米至8纳米的范围内。
在一些实施例中，所述介电层的位于所述鳍结构的第一侧上的第一部分是致密区的部分，所述第一侧面对另一鳍结构；所述介电层的位于所述鳍结构的第二侧上的第二部分是异构区的部分，所述第二侧与所述第一侧相对；以及所述介电层的所述第一部分和所述第二部分具有不同的氮含量分布。
在一些实施例中，在达到所述峰值点之后，所述致密区中的氮含量比所述异构区中的氮含量更快速地下降。
在一些实施例中，所述鳍结构的所述第一部分具有比所述鳍结构的所述第二部分更大的侧面粗糙度。
本发明的另一方面涉及一种半导体器件。该半导体器件包括半导体层，该半导体层具有突出到半导体层之外的鳍结构。鳍结构包括第一部分和设置在第一部分上方的第二部分。半导体器件包括设置在半导体层上方的介电层。鳍结构的第一部分被介电层围绕。半导体器件包括设置在介电层上方的金属层。通过金属层围绕鳍结构的第二部分，其中介电层的氮含量大于金属层的氮含量。
在一些实施例中，所述介电层包括浅沟槽隔离件；所述金属层包括鳍式场效应晶体管的金属栅电极，所述鳍式场效应晶体管具有小于30纳米的鳍间距；以及所述鳍结构包括所述鳍式场效应晶体管的沟道。
在一些实施例中，所述介电层具有比所述金属层更大的氮浓度。
在一些实施例中，所述金属层不含氮；以及所述介电层的氮浓度作为远离所述鳍结构的距离的函数而变化，使得所述氮浓度随着远离所述鳍结构的距离增加而升高，直到峰值点氮浓度出现在远离所述鳍结构的第一距离处，此后，所述氮浓度随着远离所述鳍结构的距离增加而下降。
在一些实施例中，所述峰值点氮浓度在4％至10％的范围内；以及所述第一距离在约3纳米至约8纳米的范围内。
在一些实施例中，所述鳍结构将所述介电层分成第一部分和第二部分；以及所述第一部分和所述第二部分具有不对称的氮浓度。
在一些实施例中，所述第一部分对应于异构区；所述第二部分对应于致密区；以及在所述峰值点氮浓度之后，所述致密区中的氮浓度比所述异构区中的氮浓度下降得更快。
本发明的另一方面涉及一种制造半导体器件的方法。半导体层蚀刻为多个鳍结构。对鳍结构的侧面实施第一氮化工艺。第一氮化工艺在鳍结构的侧面处形成氮氧化物层。在氮氧化物层上形成衬垫氧化物层。在鳍结构周围形成隔离结构。
在一些实施例中，半导体器件的制造方法还包括：在实施所述第一氮化工艺之前，通过对所述鳍结构实施非晶硅外延工艺来横向地扩大所述鳍结构。
在一些实施例中，半导体器件的制造方法还包括：在形成所述隔离结构之前但在形成所述衬垫氧化物层之后，对所述衬垫氧化物层实施第二氮化工艺。
在一些实施例中，半导体器件的制造方法还包括：去除所述隔离结构的部分，从而暴露每个所述鳍结构的第二部分，而每个所述鳍结构的第一部分保持嵌入在所述隔离结构的剩余部分中；以及形成包裹每个所述鳍结构的栅极结构。
在一些实施例中，所述栅极结构包括高k金属栅极，并且其中，所述栅极结构的形成包括形成伪栅极电介质和伪栅电极，以及用高k栅极电介质和金属栅电极替换所述伪栅极电介质和所述伪栅电极。
上面概述了若干实施例的特征，使得本领域技术人员可以更好地理解本发明的各方面。本领域技术人员应该理解，他们可以容易地使用本发明作为基础来设计或修改用于实施与在此所介绍实施例相同的目的和/或实现相同优势的其他工艺和结构。本领域技术人员也应该意识到，这种等同构造并不背离本发明的精神和范围，并且在不背离本发明的精神和范围的情况下，在此他们可以做出多种变化、替换以及改变。

Claims (20)

1.一种半导体器件，包括：
半导体层，具有突出到所述半导体层之外的鳍结构，其中，所述鳍结构包括第一部分和设置在所述第一部分上的第二部分；
介电层，设置在所述半导体层上方，其中，所述介电层围绕所述鳍结构的所述第一部分；以及
金属层，设置在所述介电层上方，其中，所述金属层围绕所述鳍结构的所述第二部分，其中，所述介电层的氮含量大于所述金属层的氮含量，
其中，所述介电层的所述氮含量作为远离所述鳍结构的距离的函数而变化，使得所述氮含量随着远离所述鳍结构的距离增加而升高，直到所述氮含量的峰值点出现在不与所述鳍结构的侧壁表面直接相邻的位置处，然后，所述氮含量随着远离所述鳍结构的距离增加而下降。
2.根据权利要求1所述的半导体器件，其中：
所述介电层包括浅沟槽隔离件和氮氧化物层；
所述金属层包括鳍式场效应晶体管的金属栅电极，所述鳍式场效应晶体管具有小于30纳米的鳍间距；以及
所述鳍结构包括鳍式场效应晶体管的沟道。
3.根据权利要求1所述的半导体器件，其中，所述金属层没有氮。
4.根据权利要求1所述的半导体器件，其中，所述介电层中的所述氮含量相对于所述介电层内部的位置具有非线性分布。
5.根据权利要求4所述的半导体器件，其中，
所述非线性分布关于所述峰值点不对称；以及
所述鳍结构与所述峰值点的位置之间的距离在3纳米至8纳米的范围内。
6.根据权利要求4所述的半导体器件，其中，
所述介电层的位于所述鳍结构的第一侧上的第一部分是致密区的部分，所述第一侧面对另一鳍结构；
所述介电层的位于所述鳍结构的第二侧上的第二部分是异构区的部分，所述第二侧与所述第一侧相对；以及
所述介电层的所述第一部分和所述第二部分具有不同的氮含量分布。
7.根据权利要求6所述的半导体器件，其中：在达到所述峰值点之后，所述致密区中的氮含量比所述异构区中的氮含量更快速地下降。
8.根据权利要求1所述的半导体器件，其中，所述鳍结构的所述第一部分具有比所述鳍结构的所述第二部分更大的侧面粗糙度。
9.一种半导体器件，包括：
半导体层，具有突出到所述半导体层之外的鳍结构，其中，所述鳍结构包括第一部分和设置在所述第一部分上的第二部分；
介电层，设置在所述半导体层上方，其中，所述鳍结构的所述第一部分嵌入在所述介电层内；以及
金属层，设置在所述介电层上方，其中，所述鳍结构的所述第二部分嵌入所述金属层内，并且其中，所述鳍结构的所述第一部分具有的第一侧面比所述鳍结构的所述第二部分的第二侧面更粗糙，
其中，所述介电层的氮浓度作为远离所述鳍结构的距离的函数而变化，使得所述氮浓度随着远离所述鳍结构的距离增加而升高，直到峰值点氮浓度出现在远离所述鳍结构的第一距离处，此后，所述氮浓度随着远离所述鳍结构的距离增加而下降。
10.根据权利要求9所述的半导体器件，其中，
所述介电层包括浅沟槽隔离件；
所述金属层包括鳍式场效应晶体管的金属栅电极，所述鳍式场效应晶体管具有小于30纳米的鳍间距；以及
所述鳍结构包括所述鳍式场效应晶体管的沟道。
11.根据权利要求9所述的半导体器件，其中，所述介电层具有比所述金属层更大的氮浓度。
12.根据权利要求11所述的半导体器件，其中：
所述金属层不含氮。
13.根据权利要求12所述的半导体器件，其中，
所述介电层的氮浓度相对于所述介电层内部的位置的分布关于所述峰值点氮浓度是不对称的；以及
所述第一距离在3纳米至8纳米的范围内。
14.根据权利要求12所述的半导体器件，其中：
所述鳍结构将所述介电层分成第一部分和第二部分；以及
所述第一部分和所述第二部分具有不对称的氮浓度。
15.根据权利要求14所述的半导体器件，其中，
所述第一部分对应于异构区；
所述第二部分对应于致密区；以及
在所述峰值点氮浓度之后，所述致密区中的氮浓度比所述异构区中的氮浓度下降得更快。
16.一种半导体器件的制造方法，包括：
将半导体层蚀刻成多个鳍结构；
对所述鳍结构的侧面实施第一氮化工艺，所述第一氮化工艺在所述鳍结构的侧面处形成第一氮氧化物层；
在所述氮氧化物层上形成衬垫氧化物层；
对所述衬垫氧化物层实施第二氮化工艺以形成第二氮氧化物层；以及
在所述鳍结构周围形成隔离结构，
其中，所述第一氮氧化物、所述第二氮氧化物和所述隔离结构具有不同的氮浓度，并且所述氮浓度随着远离所述鳍结构的侧面的距离增加而升高，直到所述氮浓度的峰值点出现在不与所述鳍结构的侧面直接相邻的位置处，此后，所述氮浓度随着远离所述鳍结构的侧面的距离增加而下降。
17.根据权利要求16所述的半导体器件的制造方法，还包括：在实施所述第一氮化工艺之前，通过对所述鳍结构实施非晶硅外延工艺来横向地扩大所述鳍结构。
18.根据权利要求17所述的半导体器件的制造方法，其中，所述非晶硅外延工艺在所述鳍结构上共形地形成非晶硅。
19.根据权利要求16所述的半导体器件的制造方法，还包括：
去除所述隔离结构的部分，从而暴露每个所述鳍结构的第二部分，而每个所述鳍结构的第一部分保持嵌入在所述隔离结构的剩余部分中；以及
形成包裹每个所述鳍结构的栅极结构。
20.根据权利要求19所述的半导体器件的制造方法，其中，所述栅极结构包括高k栅极电介质和金属栅极，并且其中，所述栅极结构的形成包括形成伪栅极电介质和伪栅电极，以及用所述高k栅极电介质和所述金属栅电极替换所述伪栅极电介质和所述伪栅电极。
CN201710217965.XA 2016-06-28 2017-04-05 半导体器件及其制造方法 Active CN107546269B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201662355389P 2016-06-28 2016-06-28
US62/355,389 2016-06-28
US15/261,302 US10008414B2 (en) 2016-06-28 2016-09-09 System and method for widening Fin widths for small pitch FinFET devices
US15/261,302 2016-09-09

Publications (2)

Publication Number Publication Date
CN107546269A CN107546269A (zh) 2018-01-05
CN107546269B true CN107546269B (zh) 2020-09-01

Family

ID=60676949

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710217965.XA Active CN107546269B (zh) 2016-06-28 2017-04-05 半导体器件及其制造方法

Country Status (3)

Country Link
US (3) US10008414B2 (zh)
CN (1) CN107546269B (zh)
TW (1) TWI633606B (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9871100B2 (en) * 2015-07-29 2018-01-16 Taiwan Semiconductor Manufacturing Co., Ltd. Trench structure of semiconductor device having uneven nitrogen distribution liner
JP6960351B2 (ja) * 2018-02-19 2021-11-05 東京エレクトロン株式会社 処理方法
US10361289B1 (en) * 2018-03-22 2019-07-23 Globalfoundries Inc. Gate oxide formation through hybrid methods of thermal and deposition processes and method for producing the same
KR102546305B1 (ko) * 2018-04-20 2023-06-21 삼성전자주식회사 집적회로 소자
US11355339B2 (en) * 2018-06-29 2022-06-07 Taiwan Semiconductor Manufacturing Company, Ltd. Forming nitrogen-containing layers as oxidation blocking layers
US10410927B1 (en) 2018-07-23 2019-09-10 International Business Machines Corporation Method and structure for forming transistors with high aspect ratio gate without patterning collapse
CN110957220B (zh) * 2018-09-27 2023-04-25 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
US11069812B2 (en) 2018-09-28 2021-07-20 Taiwan Semiconductor Manufacturing Company, Ltd. Fin field-effect transistor device and method of forming the same
US11581438B2 (en) * 2020-08-12 2023-02-14 United Microelectronics Corp. Fin structure for fin field effect transistor and method for fabrication the same
US11688625B2 (en) * 2021-08-30 2023-06-27 Taiwan Semiconductor Manufacturing Company, Ltd. Method for manufacturing semiconductor device

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103094089A (zh) * 2011-11-03 2013-05-08 台湾积体电路制造股份有限公司 鳍式场效应晶体管栅极氧化物

Family Cites Families (72)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030151077A1 (en) 2002-02-13 2003-08-14 Leo Mathew Method of forming a vertical double gate semiconductor device and structure thereof
US7393733B2 (en) 2004-12-01 2008-07-01 Amberwave Systems Corporation Methods of forming hybrid fin field-effect transistor structures
US7425740B2 (en) 2005-10-07 2008-09-16 Taiwan Semiconductor Manufacturing Company, Ltd. Method and structure for a 1T-RAM bit cell and macro
KR100836761B1 (ko) * 2006-12-08 2008-06-10 삼성전자주식회사 핀 전계 효과 트랜지스터 및 그 제조방법
US7667271B2 (en) 2007-04-27 2010-02-23 Taiwan Semiconductor Manufacturing Company, Ltd. Fin field-effect transistors
US8048723B2 (en) 2008-12-05 2011-11-01 Taiwan Semiconductor Manufacturing Company, Ltd. Germanium FinFETs having dielectric punch-through stoppers
US8776734B1 (en) 2008-05-19 2014-07-15 Innovative Environmental Solutions, Llc Remedial system: a pollution control device for utilizing and abating volatile organic compounds
US7910453B2 (en) 2008-07-14 2011-03-22 Taiwan Semiconductor Manufacturing Company, Ltd. Storage nitride encapsulation for non-planar sonos NAND flash charge retention
US8053299B2 (en) 2009-04-17 2011-11-08 Taiwan Semiconductor Manufacturing Company, Ltd. Method of fabrication of a FinFET element
US8497528B2 (en) 2010-05-06 2013-07-30 Taiwan Semiconductor Manufacturing Company, Ltd. Method for fabricating a strained structure
US8440517B2 (en) 2010-10-13 2013-05-14 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET and method of fabricating the same
US9245805B2 (en) 2009-09-24 2016-01-26 Taiwan Semiconductor Manufacturing Company, Ltd. Germanium FinFETs with metal gates and stressors
US8362575B2 (en) 2009-09-29 2013-01-29 Taiwan Semiconductor Manufacturing Company, Ltd. Controlling the shape of source/drain regions in FinFETs
US8610240B2 (en) 2009-10-16 2013-12-17 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit with multi recessed shallow trench isolation
US8415718B2 (en) 2009-10-30 2013-04-09 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming epi film in substrate trench
US8395195B2 (en) 2010-02-09 2013-03-12 Taiwan Semiconductor Manufacturing Company, Ltd. Bottom-notched SiGe FinFET formation using condensation
US8310013B2 (en) 2010-02-11 2012-11-13 Taiwan Semiconductor Manufacturing Company, Ltd. Method of fabricating a FinFET device
US8399931B2 (en) 2010-06-30 2013-03-19 Taiwan Semiconductor Manufacturing Company, Ltd. Layout for multiple-fin SRAM cell
US8729627B2 (en) 2010-05-14 2014-05-20 Taiwan Semiconductor Manufacturing Company, Ltd. Strained channel integrated circuit devices
US8796759B2 (en) 2010-07-15 2014-08-05 Taiwan Semiconductor Manufacturing Company, Ltd. Fin-like field effect transistor (FinFET) device and method of manufacturing same
US8367498B2 (en) 2010-10-18 2013-02-05 Taiwan Semiconductor Manufacturing Company, Ltd. Fin-like field effect transistor (FinFET) device and method of manufacturing same
US8487378B2 (en) 2011-01-21 2013-07-16 Taiwan Semiconductor Manufacturing Company, Ltd. Non-uniform channel junction-less transistor
US8816444B2 (en) 2011-04-29 2014-08-26 Taiwan Semiconductor Manufacturing Company, Ltd. System and methods for converting planar design to FinFET design
US8618556B2 (en) 2011-06-30 2013-12-31 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET design and method of fabricating same
US8962400B2 (en) 2011-07-07 2015-02-24 Taiwan Semiconductor Manufacturing Company, Ltd. In-situ doping of arsenic for source and drain epitaxy
US8609518B2 (en) 2011-07-22 2013-12-17 Taiwan Semiconductor Manufacturing Company, Ltd. Re-growing source/drain regions from un-relaxed silicon layer
US8841701B2 (en) 2011-08-30 2014-09-23 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET device having a channel defined in a diamond-like shape semiconductor structure
US8466027B2 (en) 2011-09-08 2013-06-18 Taiwan Semiconductor Manufacturing Company, Ltd. Silicide formation and associated devices
US8723272B2 (en) 2011-10-04 2014-05-13 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET device and method of manufacturing same
US8723236B2 (en) 2011-10-13 2014-05-13 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET device and method of manufacturing same
US8815712B2 (en) 2011-12-28 2014-08-26 Taiwan Semiconductor Manufacturing Company, Ltd. Method for epitaxial re-growth of semiconductor region
US8887106B2 (en) 2011-12-28 2014-11-11 Taiwan Semiconductor Manufacturing Company, Ltd. Method of generating a bias-adjusted layout design of a conductive feature and method of generating a simulation model of a predefined fabrication process
US8377779B1 (en) 2012-01-03 2013-02-19 Taiwan Semiconductor Manufacturing Company, Ltd. Methods of manufacturing semiconductor devices and transistors
US8735993B2 (en) 2012-01-31 2014-05-27 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET body contact and method of making same
US8742509B2 (en) 2012-03-01 2014-06-03 Taiwan Semiconductor Manufacturing Company, Ltd. Apparatus and method for FinFETs
US8847293B2 (en) 2012-03-02 2014-09-30 Taiwan Semiconductor Manufacturing Company, Ltd. Gate structure for semiconductor device
US8836016B2 (en) 2012-03-08 2014-09-16 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor structures and methods with high mobility and high energy bandgap materials
US8785285B2 (en) 2012-03-08 2014-07-22 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor devices and methods of manufacture thereof
US8716765B2 (en) 2012-03-23 2014-05-06 Taiwan Semiconductor Manufacturing Company, Ltd. Contact structure of semiconductor device
US8860148B2 (en) 2012-04-11 2014-10-14 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and method for FinFET integrated with capacitor
US9171929B2 (en) 2012-04-25 2015-10-27 Taiwan Semiconductor Manufacturing Company, Ltd. Strained structure of semiconductor device and method of making the strained structure
US8680576B2 (en) 2012-05-16 2014-03-25 Taiwan Semiconductor Manufacturing Company, Ltd. CMOS device and method of forming the same
US8729634B2 (en) 2012-06-15 2014-05-20 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET with high mobility and strain channel
US8736056B2 (en) 2012-07-31 2014-05-27 Taiwan Semiconductor Manufacturing Company, Ltd. Device for reducing contact resistance of a metal
US8841188B2 (en) * 2012-09-06 2014-09-23 International Business Machines Corporation Bulk finFET with controlled fin height and high-K liner
US9105490B2 (en) 2012-09-27 2015-08-11 Taiwan Semiconductor Manufacturing Company, Ltd. Contact structure of semiconductor device
US8823065B2 (en) 2012-11-08 2014-09-02 Taiwan Semiconductor Manufacturing Company, Ltd. Contact structure of semiconductor device
US8633516B1 (en) 2012-09-28 2014-01-21 Taiwan Semiconductor Manufacturing Company, Ltd. Source/drain stack stressor for semiconductor device
US8497177B1 (en) 2012-10-04 2013-07-30 Taiwan Semiconductor Manufacturing Company, Ltd. Method of making a FinFET device
US8772109B2 (en) 2012-10-24 2014-07-08 Taiwan Semiconductor Manufacturing Company, Ltd. Apparatus and method for forming semiconductor contacts
US8866235B2 (en) * 2012-11-09 2014-10-21 Taiwan Semiconductor Manufacturing Company, Ltd. Source and drain dislocation fabrication in FinFETs
US8809139B2 (en) 2012-11-29 2014-08-19 Taiwan Semiconductor Manufacturing Company, Ltd. Fin-last FinFET and methods of forming same
US9236300B2 (en) 2012-11-30 2016-01-12 Taiwan Semiconductor Manufacturing Company, Ltd. Contact plugs in SRAM cells and the method of forming the same
US9093530B2 (en) 2012-12-28 2015-07-28 Taiwan Semiconductor Manufacturing Company, Ltd. Fin structure of FinFET
US8853025B2 (en) 2013-02-08 2014-10-07 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET/tri-gate channel doping for multiple threshold voltage tuning
US9093514B2 (en) 2013-03-06 2015-07-28 Taiwan Semiconductor Manufacturing Co., Ltd. Strained and uniform doping technique for FINFETs
US8826213B1 (en) 2013-03-11 2014-09-02 Taiwan Semiconductor Manufacturing Company, Ltd. Parasitic capacitance extraction for FinFETs
US8943455B2 (en) 2013-03-12 2015-01-27 Taiwan Semiconductor Manufacturing Company, Ltd. Methods for layout verification for polysilicon cell edge structures in FinFET standard cells
US9214555B2 (en) 2013-03-12 2015-12-15 Taiwan Semiconductor Manufacturing Co., Ltd. Barrier layer for FinFET channels
US8963258B2 (en) 2013-03-13 2015-02-24 Taiwan Semiconductor Manufacturing Company FinFET with bottom SiGe layer in source/drain
CN104078362A (zh) 2013-03-29 2014-10-01 中国科学院微电子研究所 半导体器件制造方法
US8796666B1 (en) 2013-04-26 2014-08-05 Taiwan Semiconductor Manufacturing Company, Ltd. MOS devices with strain buffer layer and methods of forming the same
US9312145B2 (en) * 2014-03-07 2016-04-12 Globalfoundries Inc. Conformal nitridation of one or more fin-type transistor layers
US9548303B2 (en) 2014-03-13 2017-01-17 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET devices with unique fin shape and the fabrication thereof
CN104979204B (zh) 2014-04-04 2018-07-10 中芯国际集成电路制造(上海)有限公司 鳍式场效应晶体管的形成方法
KR102190477B1 (ko) * 2014-04-25 2020-12-14 삼성전자주식회사 반도체 장치 및 그 제조 방법
US9543304B2 (en) * 2015-04-02 2017-01-10 Stmicroelectronics, Inc. Vertical junction FinFET device and method for manufacture
US9871100B2 (en) * 2015-07-29 2018-01-16 Taiwan Semiconductor Manufacturing Co., Ltd. Trench structure of semiconductor device having uneven nitrogen distribution liner
KR102424963B1 (ko) * 2015-07-30 2022-07-25 삼성전자주식회사 집적회로 소자 및 그 제조 방법
US9711533B2 (en) * 2015-10-16 2017-07-18 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET devices having different source/drain proximities for input/output devices and non-input/output devices and the method of fabrication thereof
US9583486B1 (en) * 2015-11-19 2017-02-28 International Business Machines Corporation Stable work function for narrow-pitch devices
US10615255B2 (en) * 2016-02-12 2020-04-07 International Business Machines Corporation Fin formation for semiconductor device

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103094089A (zh) * 2011-11-03 2013-05-08 台湾积体电路制造股份有限公司 鳍式场效应晶体管栅极氧化物

Also Published As

Publication number Publication date
US20180269109A1 (en) 2018-09-20
US10361126B2 (en) 2019-07-23
US20170372969A1 (en) 2017-12-28
US11011427B2 (en) 2021-05-18
US20190333821A1 (en) 2019-10-31
TWI633606B (zh) 2018-08-21
TW201801196A (zh) 2018-01-01
CN107546269A (zh) 2018-01-05
US10008414B2 (en) 2018-06-26

Similar Documents

Publication Publication Date Title
CN107546269B (zh) 半导体器件及其制造方法
US9231051B2 (en) Methods of forming spacers on FinFETs and other semiconductor devices
US11699758B2 (en) Isolation structure having different distances to adjacent FinFET devices
US8541274B1 (en) Methods of forming 3-D semiconductor devices with a nanowire gate structure wherein the nanowire gate structure is formed after source/drain formation
KR101938533B1 (ko) 반도체 디바이스를 형성하는 방법
US20210313216A1 (en) FinFET Devices with Embedded Air Gaps and the Fabrication Thereof
US20140170839A1 (en) Methods of forming fins for a finfet device wherein the fins have a high germanium content
KR102184597B1 (ko) Finfet 반도체의 fin 품질을 향상시키기 위한 어닐링 프로세스 수행
US9034748B2 (en) Process variability tolerant hard mask for replacement metal gate finFET devices
US9543381B2 (en) Semiconductor structure and manufacturing method of the same
US8580634B1 (en) Methods of forming 3-D semiconductor devices with a nanowire gate structure wherein the nanowire gate structure is formed prior to source/drain formation
US11637204B2 (en) FinFET isolation structure
KR101539416B1 (ko) 증착 비균일성을 감소시킴으로써 채널 반도체 합금을 포함하는 트랜지스터에서의 임계 전압 변화의 감소
US9685501B2 (en) Low parasitic capacitance finFET device
TW202234520A (zh) 半導體結構的形成方法
CN116230738A (zh) 制造半导体器件的方法和半导体器件
TW202218112A (zh) 電晶體結構
CN112447594A (zh) 半导体结构

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant