CN107768367A - 半导体组件 - Google Patents

半导体组件 Download PDF

Info

Publication number
CN107768367A
CN107768367A CN201610956886.6A CN201610956886A CN107768367A CN 107768367 A CN107768367 A CN 107768367A CN 201610956886 A CN201610956886 A CN 201610956886A CN 107768367 A CN107768367 A CN 107768367A
Authority
CN
China
Prior art keywords
fin
subset
certain embodiments
height
semiconductor subassembly
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201610956886.6A
Other languages
English (en)
Inventor
王仲盛
张骏伟
施教仁
刘胜峯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN107768367A publication Critical patent/CN107768367A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H01L29/1037—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure and non-planar channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/7851—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET with the body tied to the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26586—Bombardment with radiation with high-energy radiation producing ion implantation characterised by the angle between the ion beam and the crystal planes or the main crystal surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30625—With simultaneous mechanical treatment, e.g. mechanico-chemical polishing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/0886—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate including transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H01L29/0653—Dielectric regions, e.g. SiO2 regions, air gaps adjoining the input or output region of a field-effect device, e.g. the source or drain region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/66803—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET with a step of doping the vertical sidewall, e.g. using tilted or multi-angled implants
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/6681—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET using dummy structures having essentially the same shape as the semiconductor body, e.g. to provide stability
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/66818—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET the channel being thinned after patterning, e.g. sacrificial oxidation on fin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/7853—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET the body having a non-rectangular crossection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/7853—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET the body having a non-rectangular crossection
    • H01L29/7854—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET the body having a non-rectangular crossection with rounded corners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/266—Bombardment with radiation with high-energy radiation producing ion implantation using masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Thin Film Transistor (AREA)

Abstract

一种半导体组件包括具有衬底主要表面的衬底、位于衬底主要表面上且具有与衬底主要表面相隔一距离的第二主要表面的介电材料、以及自衬底主要表面延伸穿过介电材料的多个鳍，其中多个鳍包括第一鳍子集以及第二鳍子集，与第二鳍子集相比，第一鳍子集位于较靠近多个鳍的中心，且第一鳍子集的每一鳍在操作半导体组件期间所产生热量少于第二鳍子集的每一鳍在操作半导体组件期间所产生的热量。

Description

半导体组件
技术领域
本发明实施例是关于一种半导体组件。
背景技术
在操作期间当电流流过集成电路的有源部分(active portion)中的晶体管时，高效能集成电路一般会产生显着的热量。含有集成电路的主动降温芯片及芯片封装使集成电路构件可以减少发生热致崩溃(thermal-induced breakdown)，并且使所述集成电路的使用寿命延长。集成电路劣化的一些类型包括热载流子注入(hot carrier injection，HCI)、时依性介电崩溃(time-dependent dielectric breakdown，TDDB)、以及金属组件的电致迁移(electromigration)。在电路制造及操作期间，集成电路(integrated circuits，ICs)及IC封装的热量暴露(thermal exposure)亦会影响整体IC寿命。
对制造技术进行精细改进可使得导致过早电路老化的缺陷减少。所述技术是有关于用于栅极形成的膜层的沉积以及形成栅极的方法。
发明内容
本发明实施例提供一种半导体组件，其包括衬底、介电材料以及多个鳍。衬底具有衬底主要表面。介电材料位于衬底主要表面上且具有与衬底主要表面相隔一段距离的介电材料顶侧。多个鳍自衬底主要表面延伸穿过介电材料，其中多个鳍包括第一鳍子集以及第二鳍子集，与第二鳍子集相比，第一鳍子集位于较靠近多个鳍的中心，且与第二鳍子集的每一鳍在操作半导体组件期间所产生的热量相比，第一鳍子集的每一鳍经配置以在操作期间产生较少的热量。
附图说明
以下详细说明结合附图阅读，可最佳地理解本发明的各个态样。应注意，根据本产业中的标准惯例，各种特征并非按比率绘制。实际上，为叙述清晰起见，可任意放大或缩小各种特征的尺寸。
图1A是根据一些实施例的半导体组件(semiconductor device)的剖面图；
图1B是根据一些实施例的鳍式场效应晶体管(fin field effect transistor，FinFET)的鳍集合(set of fins)在操作FinFET期间的热轮廓曲线图；
图2是根据一些实施例的修饰鳍以调整由鳍集合所产生的热的方法的流程图；
图3是根据一些实施例的透过调整鳍尺寸以调整半导体组件中的鳍的传导性(conductivity)的方法的流程图；
图4是根据一些实施例的半导体组件的剖面图；
图5是根据一些实施例的半导体组件的剖面图；
图6是根据一些实施例的半导体组件的剖面图；
图7A至图7H是根据一些实施例的具有不同鳍轮廓(fin profile)的半导体组件的剖面图；
图8是根据一些实施例的透过调整掺杂特性以调整半导体组件中的鳍的传导性的方法的流程图；
图9A是根据一些实施例的半导体组件在制造过程期间的剖面图；
图9B是在本揭露的一些实施例中的掺质浓度曲线图；
图10A及图10B是根据一些实施例的半导体组件在制造过程的不同阶段期间的剖面图；
图10C是根据一些实施例的半导体组件的剖面图；
图10D是根据一些实施例的鳍集合的掺质浓度曲线图。
具体实施方式
应了解的是，以下揭露内容提供用于实施不同特征的许多不同实施例或实例。以下所描述的组件及配置的具体实例是为了以简化的方式传达本发明实施例为目的。当然，这些仅仅为实例而非用以限制。举例来说，于以下描述中，在第一特征上方或在第一特征上形成第二特征可包括第二特征与第一特征形成为直接接触的实施例，且亦可包括第二特征与第一特征之间可形成有额外特征使得第二特征与第一特征可不直接接触的实施例。为了简单及清楚起见，各种特征可任意地以不同比例绘示。此外，本揭露在各种实例中可重复使用元件符号以及/或字母。元件符号的重复使用是为了简单及清楚起见，且并不表示所欲讨论的各个实施例及/或配置本身之间的关系。
在一些情况下，半导体组件老化起因于集成电路暴露于(特别是)高温。老化效应亦起因于累积暴露于电流。热载流子注入(HCI)、时依性介电崩溃(TDDB)、偏压阈值不稳定性(bias threshold instability，BTI)以及金属线的电致迁移是与老化相关的集成电路崩溃(aging-related integrated circuit breakdown)的一些实例。当集成电路暴露于高温时，一些与老化相关的组件崩溃(例如HCI)变得更为明显。
透过对电路板上的集成电路封装大规模地进行降温，使集成电路的热暴露得以减少。然而，所述大规模的集成电路降温并无法解决集成电路内部产生的热所导致的大规模不均匀性。当半导体组件(例如FinFET)的沟道(channel)在集成电路操作期间传导电流时，会因为抵抗移动通过沟道的电流而产生热。在鳍集合的边缘及中心位置中具有近似尺寸的鳍的FinFET中，当FinFET在电路操作期间产生热时，因鳍的高宽比(aspect ratio)及邻近的鳍彼此紧密相邻，使得由接近FinFET的中心的鳍所产生的热难以逸出集成电路中的FinFET的边界。相对地，与位于FinFET鳍阵列的中心的鳍相比，由接近FinFET的边缘的鳍所产生的热能够较容易地自FinFET散发。因为与在同一FinFET内部中的邻近的鳍之间的距离相比，在边缘鳍与邻近的FinFET中的鳍之间的距离较大，FinFET阵列的边缘鳍能够以较高速率散发热。
老化效应(例如HCI、TDDB、及BTI)取决于随着时间暴露于温度的程度。FinFET中个别的鳍在操作期间会经历不同的温度。经历较高温度的鳍更容易发生老化效应。透过调整个别的鳍以调节每一鳍所产生的热量，使得横越半导体组件中的FinFET的热产生轮廓得以调整。透过修饰热产生的热轮廓(thermal profile)(例如透过与边缘鳍相比，降低由半导体组件的中心鳍所产生的热量)，以建立较均匀的热轮廓。当与不含鳍修饰的FinFET比较时，含鳍修饰的FinFET减少了发生与老化相关的崩溃的可能性。相较于半导体组件内经历较高温度及不均匀温度分布的半导体组件，经历较低温度(在半导体组件内的整体温度以及局部温度)的半导体组件更能防止或避免与HCI、TDDB、及BTI相关的老化效应。
图1A是根据一些实施例的半导体组件100的剖面图。半导体组件100为具有衬底101的FinFET。衬底101具有衬底主要表面102。半导体组件100包括环绕鳍集合160的中心119而分布的鳍104、鳍106、鳍108、鳍110、鳍112、鳍114、鳍116、及鳍118。鳍104、鳍106、鳍108、鳍110、鳍112、鳍114、鳍116、及鳍118包括鳍半导体材料且远离衬底101而延伸。根据一些实施例，鳍104、鳍106、鳍108、鳍110、鳍112、鳍114、鳍116、及鳍118包括与衬底101相同的材料。在一些实施例中，鳍104、鳍106、鳍108、鳍110、鳍112、鳍114、鳍116、及鳍118中的至少一者包括与衬底101不相同的材料。介电材料120位于衬底主要表面102上且在鳍集合160的邻近的鳍之间。在一些实施例中，衬底主要表面102是衬底101的顶表面，其中鳍半导体材料沉积在衬底101上。在一些实施例中，衬底主要表面102是在进行蚀刻工艺以自衬底材料形成鳍后所暴露出的衬底101的表面。
鳍集合160的鳍具有鳍间距138及起始的鳍高度(starting fin height)144。起始的鳍高度144是从衬底主要表面102测量至鳍集合160的鳍的最顶表面(top mostsurface)。尽管半导体组件100的鳍集合160中包括八个鳍，但在一些实施例中，鳍集合160中的鳍具有不同数量。基于半导体组件100的设计参数(例如操作电压)，鳍集合160中的鳍的数量是可选的。鳍集合160中的鳍通常根据鳍在鳍集合160内的位置而划分为鳍子集(subset of fins)。根据一些实施例，鳍子集划分为第一鳍子集164以及第二鳍子集162，其中第一鳍子集164位于鳍集合160的中心，第二鳍子集162的一部分在第一鳍子集164的一侧上，而第二鳍子集162的第二部分位在第一鳍子集164的相对侧上。
介电材料120抵靠鳍集合160中的每一鳍的侧边且在衬底101上。介电材料120具有第一厚度150，第一厚度150是从衬底主要表面102测量至介电材料顶侧122。第一厚度150抵靠鳍集合160中的鳍的侧边。鳍集合160中的每一鳍具有最初顶部鳍宽度(initial top finwidth)132以及底部鳍宽度134，其中最初顶部鳍宽度132沿着对应的鳍的最顶表面来测量，而底部鳍宽度134是抵靠或接近衬底101来测量。在一些实施例中，最初顶部鳍宽度132及底部鳍宽度134是相等的。鳍集合160中的鳍具有暴露的鳍高度(exposed fin height)140，暴露的鳍高度140是从介电材料顶侧122测量至鳍集合160中的鳍的顶表面。
图1B是根据一些实施例的FinFET的鳍集合160在操作FinFET期间的热轮廓曲线图190。热轮廓曲线图190包括对齐鳍集合160的中心119的曲线195。曲线195显示位于较靠近半导体组件100的中心的鳍的温度T2大于位于接近半导体组件100的边缘的鳍的温度T1。温差196(ΔT，其中ΔT＝T2–T1)是鳍集合160的每一鳍在操作集成电路期间产生热的结果。
相较于自接近鳍集合160的边缘的鳍(第二鳍子集162)所产生的热，自接近鳍集合160的中心的鳍(根据一些实施例的第一鳍子集164)所产生的热较难以散逸。因为对于所有鳍来说，在衬底材料的表面与衬底材料的主体之间的温度梯度是近似的，鳍集合160中的鳍能一样地将热以近似速率向下散逸至衬底101中。然而，与接近鳍集合160的中心的鳍相比，接近鳍集合160的边缘的鳍能够较快地将热横向地散逸至周围材料中或至大气环境中。在边缘鳍与周围材料及结构之间的温度梯度大于在鳍集合160的中心鳍与边缘鳍之间的温度梯度。因此，与鳍集合160的「较热的」中心鳍相比，接近鳍集合160的边缘的鳍变成「较冷的」，这是因为他们具有对散逸热来说较大的温度梯度。因此，「较热的」中心鳍发生与老化相关的崩溃过程的风险较大。鳍集合160中的不均匀温度分布(例如中心的温度较高，而边缘的温度较低)将使得在鳍集合160的中心处的鳍，比鳍集合160中的边缘鳍，更可能经历老化效应。在一些实施例中，中心鳍与边缘鳍之间的ΔT在约10℃至约100℃的范围内。在一些实施例中，半导体组件(例如半导体组件100)的信度(reliability)随着ΔT低至20℃而开始劣化。
透过调整电流通过沟道的鳍沟道的电阻来达成调谐半导体组件所产生的热。在一些实施例中，透过改变鳍的阈值电压来调整沟道的电阻。在一些实施例中，透过调整鳍集合160中的鳍的尺寸或形状以形成修饰鳍集合(set of modified fins)来改变半导体组件鳍的传导特性。当形成了修饰鳍集合，流过每一鳍的电流量改变了操作中的鳍所产生的热(与鳍集合160比较)。
根据有修饰鳍集合的半导体组件的一些实施例，将修饰鳍集合的边缘鳍进行调整，以使得与修饰鳍集合的中心鳍相比，具有较低阈值电压并使较大电流得以流过沟道。与不含修饰的鳍的其他半导体组件相比，含修饰的鳍的半导体组件具有较均匀的温度轮廓。对于具有修饰的鳍的半导体组件而言，增加温度轮廓的均匀性使得半导体组件内的鳍具有较一致的老化效应。
在一些实施例中，透过调整鳍集合160中的鳍的掺质轮廓或掺杂特性来修饰掺杂特性。在一些实施例中，透过在制造FinFET的鳍时改变FinFET的鳍中的掺质类型或掺质浓度来调整传导特性。透过调整鳍中的掺质浓度或掺质类型，使得在操作期间，沟道区域的电阻和传导性以及流过半导体组件的鳍的电流量得以被修饰。在一些实施例中，在制造修饰鳍集合时，将掺质浓度调整成在鳍集合160的一些鳍中具有较高浓度。根据一些实施例，修饰鳍集合的掺质轮廓与未修饰鳍集合的掺质轮廓不同，使得修饰鳍集合的一些鳍(例如边缘鳍)与未修饰鳍集合中相对应的鳍相比，具有较低的掺质浓度。
在一些实施例中，调整掺杂特性包括调节鳍集合160的各种鳍中的掺质类型或种类。在一些实施例中，鳍子集中的一或多个鳍包括多种掺质类型以调节在操作半导体组件期间所产生的热。在特定实施例中，修饰鳍集合中的鳍的掺杂特性包括横越修饰鳍集合的掺质的双峰分布(亦即，热产生调节掺质的至少两种浓度)。半导体组件的一些实施例在修饰鳍集合的鳍中的掺质具有多于两种(亦即，至少三种)浓度。在一些实施例中，修饰鳍集合的掺质浓度在中心处具有高于边缘处的浓度。在一些实施例中，鳍集合160包括多种掺质种类。在一些实施例中，鳍集合160中的一种掺质种类的掺质轮廓不同于鳍集合160中的另一种掺质种类的掺质轮廓。
图2是修饰鳍以调整由半导体组件的一些实施例的鳍集合所产生的热的方法200的流程图。透过修饰鳍集合160中个别的鳍的电阻或阈值电压来调整所产生的热。在一些实施例中，由半导体组件中的鳍在操作期间所产生的热，其经调整的热产生轮廓为中心对称图案。根据一些实施例，与位于鳍集合的边缘处的鳍相比，位于鳍集合的中心处的鳍具有较高的阈值电压。较高的阈值电压使得流过中心鳍的电流比流过边缘鳍的电流小，因此在操作期间产生的热较少。根据一些实施例，中心鳍包括如图1A中所描绘的鳍108、鳍110、鳍112、及鳍114。在一些实施例中，边缘鳍包括如图1A中所描绘的鳍104、鳍106、鳍116、及鳍118。
方法200包括操作210，在操作210中形成自衬底的衬底主要表面延伸的鳍集合。鳍集合包括第一鳍子集及第二鳍子集，其中第一鳍子集位于较靠近鳍集合的中心，第二鳍子集位于较靠近鳍集合的边缘。在一些实施例中，鳍集合包括多于两个鳍子集。
在一些实施例中，将鳍半导体材料沉积在衬底之上或成长在衬底上。将鳍半导体材料进行图案化及蚀刻以于衬底上形成鳍。在一些实施例中，透过使用外延工艺来成长鳍半导体材料。在一些实施例中，透过使用化学气相沉积法(CVD)、等离子辅助化学气相沉积法(plasma enhanced chemical vapor deposition，PECVD)、或原子层外延法(atomiclayer epitaxy，ALE)来沉积鳍半导体材料。在一些实施例中，鳍半导体材料与衬底的材料相同。在一些实施例中，鳍半导体材料与衬底的材料不相同。
在一些实施例中，透过图案化衬底及蚀刻衬底以自衬底材料定义出鳍，藉此使衬底的顶表面凹陷来形成鳍。根据一些实施例，衬底主要表面为凹陷的衬底表面。根据一些实施例，衬底为N型掺杂衬底，其所掺杂的掺质是以电子作为载流子，而提供至组件沟道。根据一些实施例，衬底为P型掺杂衬底，其所掺杂的掺质是以「电洞」作为载流子，而提供至组件沟道。根据一些实施例，衬底为绝缘体上有硅(silicon-on-insulator，SOI)衬底或其他类型的电性-隔离衬底，其他类型的电性-隔离衬底经设计以使半导体组件或半导体组件的阵列与集成电路的不同区域中的其他构件绝缘。
方法200包括操作220，在操作220中透过沉积介电材料层于衬底主要表面上以及在半导体组件的鳍集合的鳍之间来形成介电层。根据一些实施例，介电材料为二氧化硅、氮氧化硅、低k介电材料或用以使鳍彼此之间电性绝缘的另一介电材料。低k介电材料的介电常数小于二氧化硅的介电常数。有一些低k介电材料包含孔洞或气泡。有一些低k介电材料包含碳。根据一些实施例，介电材料填满鳍集合的鳍之间的空间。在一些实施例中，介电材料覆盖鳍集合中的鳍的顶侧。在一些实施例中，在沉积介电材料之后，介电材料完全地覆盖鳍集合。在一些实施例中，沉积介电材料亦包括使介电材料凹陷以部分地暴露出鳍集合的鳍。在一些实施例中，使介电材料凹陷的方法包括进行蚀刻工艺。在一些实施例中，使介电材料凹陷方法包括在进行蚀刻工艺后进行平坦化工艺。
方法200包括操作230，在操作230中，根据本揭露的实施例来调整第一鳍子集的传导特性或第二鳍子集的传导特性。在一些实施例中，调整第一鳍子集的传导特性以及第二鳍子集的传导特性。根据一些实施例，调整第一鳍子集或第二鳍子集中的鳍的传导特性涉及调整鳍尺寸。在一些实施例中，调整第一鳍子集或第二鳍子集中的鳍的传导特性涉及调整鳍的掺杂特性。在一些实施例中，掺杂特性是掺质浓度。在一些实施例中，掺杂特性是掺质类型(亦即，P型掺质或N型掺质)。在一些实施例中，掺杂特性是半导体组件的鳍中的掺质数量。在执行操作230后，第一鳍子集的传导特性不同于第二鳍子集的传导特性。
根据一些实施例，操作220是在执行操作230后执行。在一些实施例中，调整第一鳍子集的传导特性或调整第二鳍子集的传导特性，接着执行操作220。然后，调整第一鳍子集或第二鳍子集中的另一者的传导特性。
图3是根据本揭露的实施例的透过改变鳍尺寸以调整半导体组件的传导特性的方法300的流程图。在一些实施例中，方法300为执行方法200的操作230(图2)的方法。
方法300包括操作310，在操作310中遮蔽鳍集合的一部分。在一些实施例中，遮蔽第一鳍子集。在一些实施例中，遮蔽第二鳍子集。在包含多于两个鳍子集的一些实施例中，遮蔽多个鳍子集。在包含多于两个鳍子集的一些实施例中，仅遮蔽一个鳍子集。在一些实施例中，遮蔽鳍集合的一部分包括沉积光刻胶材料于鳍集合上，且图案化光刻胶材料，以暴露出至少一鳍子集。在一些实施例中，遮蔽鳍集合的一部分包括沉积介电层或硬掩模层于鳍集合上，且蚀刻介电层或硬掩模层，以暴露出至少一鳍子集。
方法300可选择性地包括操作320，在操作320中使沉积在鳍集合的鳍之间的介电材料凹陷，以增加第一鳍子集或第二鳍子集中的鳍于介电材料之上被暴露出来的量。在一些实施例中，使介电材料凹陷是与方法200的操作220(图2)同时执行。根据一些实施例，使介电材料凹陷是以多个凹陷步骤来执行。在一些实施例中，使介电材料凹陷是以单一凹陷步骤来执行。在一些实施例中，使介电材料凹陷是透过使用干蚀刻工艺或湿蚀刻工艺来执行。在包含多于两个鳍子集的一些实施例中，使介电材料凹陷的是对多个鳍子集执行。在包括多于两个鳍子集的一些实施例中，使介电材料凹陷是对单一鳍子集执行。
使介电材料凹陷增加了鳍集合中对应的鳍于介电材料之上被暴露出来的量，并因此增加了该些鳍的沟道尺寸。透过增加沟道尺寸，使得沟道中的电阻值降低，并因此降低半导体组件在操作期间所产生的热量。
在一些实施例中，省略操作320。在一些实施例中，若修饰了至少一个鳍的尺寸，则省略操作320。在一些实施例中，若修饰了至少一个鳍的掺质特性，则省略操作320。
方法300可选择性地包括操作330，在操作330中改变至少一个鳍子集中的鳍的鳍尺寸。根据一些实施例，调整鳍尺寸包括缩短一个鳍集合中的鳍、调整鳍的顶部宽度、改变在介电材料之上的鳍的一部分的形状、或其组合。在一些实施例中，使第一鳍子集及第二鳍子集的鳍尺寸都改变。在包含多于两个鳍子集的一些实施例中，使所有鳍子集的鳍尺寸都改变。在包含多于两个鳍子集的一些实施例中，使多个鳍子集的鳍尺寸改变。在包含多于两个鳍子集的一些实施例中，使单一鳍子集的鳍尺寸改变。在一些实施例中，以不同于改变第二鳍子集的鳍尺寸的方式来改变第一鳍子集的鳍尺寸。举例而言，在一些实施例中，改变第一鳍子集的上部分的形状，而降低第二鳍子集的高度。
在一些实施例中，透过以蚀刻工艺或化学机械研磨(chemical mechanicalpolishing，CMP)工艺降低总鳍高度(total fin height)来修饰第一鳍子集中的鳍，然而使第二鳍子集中的鳍保持与起始的鳍高度相等的总鳍高度。在一些实施例中，调整鳍尺寸包括多个制造步骤，其包括沉积硬掩模于晶圆表面上、图案化硬掩模的表面、以处理步骤(例如等离子蚀刻法)使硬掩模形成开口、以及使用CMP以选择性地自硬掩模中的开口下方移除材料。透过使用CMP以降低硬掩模开口的区域中的总鳍高度，使鳍集合中的一些鳍的鳍尺寸得以被修饰，藉此改变流过前述鳍的电流量，并改变前述鳍在操作半导体组件期间所产生的热量。
在一些实施例中，硬掩模开口形成在较靠近鳍集合的边缘的第一鳍子集之上。在一些实施例中，硬掩模开口延伸至在第一鳍子集的鳍与位于鳍集合的中心处的第二鳍子集之间的介电材料上。根据一些实施例，在对第一鳍子集进行蚀刻工艺或CMP工艺后移除硬掩模。根据一些实施例，透过缩短鳍来修饰鳍尺寸包括沉积全面性掩模层(blanket masklayer)(例如氮化硅或氮氧化硅)于介电材料上，暴露出鳍集合中的鳍的顶表面。接着，图案化全面性掩模層以选择性地暴露出鳍集合中的一个鳍子集中的鳍。在一些实施例中，对应掩模材料的图案来图案化全面性硬掩模层，并进行蚀刻以暴露出较靠近鳍集合的中心的第一鳍子集的鳍。根据一些实施例，修饰鳍尺寸包括在以硬掩模保护第二鳍子集162的鳍时，执行第二CMP步骤以降低第一鳍子集164(由硬掩模中的开口所暴露出)中的鳍的高度。在一些实施例中，CMP研磨液的化学性质及粒子尺寸分布经调整，以在移除位于硬掩模开口下方的材料时，CMP研磨液对硬掩模材料具有选择性。
在一些实施例中，透过缩短鳍来修饰鳍尺寸包括对硬掩模中的开口所暴露出的鳍执行化学蚀刻法或等离子蚀刻法，以选择性地自第一鳍子集164移除鳍材料。在一些实施例中，蚀刻法选择性地移除鳍材料的上部分，而使周围的介电材料完整留下来(intact)。在一些实施例中，蚀刻法将鳍材料以及介电材料均移除。在一些实施例中，蚀刻法移除鳍材料快于移除介电材料。在一些实施例中，当第一鳍子集的鳍具有所欲需要的总高度时，则移除硬掩模材料，并且在继续制造FinFET之前，使介电材料凹陷至环绕且邻近于每一鳍的第一厚度。使介电材料420凹陷至第一厚度，以使得第一鳍子集464具有第一暴露的鳍高度140，以及第二鳍子集462具有第二暴露的鳍高度440(图4)，其中第一暴露的鳍高度140小于第二暴露的鳍高度440。
根据一些实施例，修饰鳍尺寸涉及修整一个鳍子集(被硬掩模层中的开口所暴露出)的上部分，而同时以硬掩模层遮蔽其他鳍子集。在一实施例中，修整一个鳍子集的顶端可以藉由氧化所暴露出来的鳍子集中的每一鳍的上部分，并接着执行蚀刻步骤，以移除氧化的鳍材料来执行。有一些实施例包括使鳍集合的一个鳍子集的上部分暴露出来，并选择性地氧化鳍的上部分，以修饰鳍子集中的鳍的高度及宽度。
在一些实施例中，省略操作330。在一些实施例中，若介电材料凹陷至形成介电材料的非平面顶表面，则省略操作330。在一些实施例中，若修饰了至少一个鳍的掺质特性，则省略操作330。在一些实施例中，操作330与操作320一起执行。在一些实施例中，操作330继操作320执行。在一些实施例中，操作330的至少一部分与操作320的一部分同时执行。举例而言，在一些实施例中，蚀刻鳍的氧化部分是与使介电材料凹陷同时地执行。
图4是根据一些实施例的半导体组件400的剖面图。在讨论图4及本文所描述的其他图式时，与半导体组件100或一些其他所描绘的实施例的元件号码相对应的半导体组件400的元件号码意指同一构件。半导体组件400包括修饰鳍集合401，修饰鳍集合401包括第一鳍子集464以及第二鳍子集462。与半导体组件100相对照，介电材料420在修饰鳍集合401中的不同的位置处具有不同的高度。根据一些实施例，修饰一个鳍子集以形成修饰鳍集合401。具有衬底主要表面102的衬底101为位于衬底主要表面102上的第一鳍子集464以及第二鳍子集462的基底。紧邻且围绕第一鳍子集464的鳍的介电材料420具有第一厚度150。紧邻且围绕第二鳍子集462的鳍的介电材料420具有第二厚度450，第二厚度450小于第一厚度150。阶梯高度(step height)151为第一厚度150与第二厚度450间的差距。在一些实施例中，阶梯高度151在约5nm至约45nm的范围内。在一些实施例中，阶梯高度151大于第一厚度150的约80％。在一些实施例中，阶梯高度151为第一厚度150的约80％至约95％。在一些实施例中，阶梯高度151小于第二厚度450的约10％。在一些实施例中，阶梯高度151在第二厚度450的约5％至约10％的范围内。在一些实施例中，修饰鳍集合401包括多于两个子集。在与第二厚度450相比，阶梯高度151太小的实施例中，中心鳍的热产生容量(heatgeneration capacity)可能会在鳍集合的中心处引起过高温度(excess temperature)，使得半导体组件更易于崩溃。大的阶梯高度相对应于具有降低的载流容量(current-carrying capacity)的短的中心鳍。在阶梯高度151太大(与第一厚度150相比)的实施例中，当半导体组件开启时，半导体组件传导电流的能力降低。在一些实施例中，修饰鳍集合401的每一鳍子集被不同厚度的介电材料420围绕。在一些实施例中，修饰鳍集合401的至少一鳍子集与修饰鳍集合401的至少另一鳍子集被同一高度的介电材料420围绕。
第一鳍子集464以及第二鳍子集462的鳍具有起始的鳍高度144。在一些实施例中，起始的鳍高度144为100nm。第一鳍子集464的鳍具有第一暴露的鳍高度140，而第二鳍子集462的鳍具有第二暴露的鳍高度440。在一些实施例中，第二厚度450大约是起始的鳍高度144的50％。在一些实施例中，第一厚度150在起始的鳍高度144的约52％至约97％的范围内。在一些实施例中，第一暴露的鳍高度140在起始的鳍高度144的约5％至约47％的范围内。当第一暴露的鳍高度140太小，则半导体组件用以承载足够电流的容量会受限。当第一暴露的鳍高度140几乎与第二暴露的鳍高度440相同或大于第二暴露的鳍高度440时，则中心与边缘间的温差会变大到足以使半导体组件发生故障的可能性增加。在一些实施例中，第二暴露的鳍高度440在起始的鳍高度144的40％至60％之间的范围内。在一些实施例中，第二暴露的鳍高度440与第一暴露的鳍高度140的比率在约2：1至约10：1之间。当中心鳍的高度在边缘鳍的高度的约10％至约50％之间时，半导体组件的温差经调节以减少过早组件故障(premature device failure)。与边缘鳍相比，当中心鳍的高度太大时，半导体组件的热调节不足以减少过早组件老化或故障。修饰鳍集合401的鳍具有最初顶部鳍宽度132及底部鳍宽度134。在一些实施例中，最初顶部鳍宽度132及底部鳍宽度134为相同宽度。在一些实施例中，最初顶部鳍宽度132与底部鳍宽度134不同。第一鳍子集以及第二鳍子集的鳍具有鳍间距138，且整个修饰鳍集合401的鳍间距138皆近似。
透过调整修饰鳍集合401的中心处的鳍的鳍尺寸，达成了较均匀的温度轮廓。修饰鳍集合401包括皆具有起始的鳍高度144的鳍，但不同的介电材料厚度围绕鳍子集。与对应修饰鳍集合401的中心处的第一鳍子集464的介电材料相比，对应第二鳍子集462的介电材料凹陷的程度较大，因此，第二鳍子集462中的边缘鳍比第一鳍子集464中的中心鳍具有较大的暴露的鳍高度以及较大的暴露周长(exposed perimeter)。当所暴露的鳍高度愈短，鳍的暴露周长愈小(与较高的鳍相比)。流过晶体管的电流主要在场效应晶体管(fieldeffect transistor，FET)的沟道区域与抵靠沟道区域的栅介电材料之间的界面处流动。透过将第一鳍子集464中的鳍的暴露周长减少至小于第二鳍子集462中的鳍的暴露周长，使得第一鳍子集464中的鳍比第二鳍子集462中的鳍传导较少的电流且产生较少的热。透过减少修饰鳍集合401的中心处所产生的热量，第二鳍子集中的边缘鳍所产生的较大热量能够横向地散逸至周围材料或结构中，因此与图1B所绘示者相比达成了较均匀的温度轮廓。由于修饰鳍集合401中的第二鳍子集462的第二暴露的鳍高度440大于第二鳍子集162的暴露的鳍高度140，修饰鳍集合401中的第二鳍子集462不同于鳍集合160中的第二鳍子集162。与邻近于第二鳍子集462中的鳍的介电材料420相比，介电材料120较薄，故第二暴露的鳍高度440大于第二鳍子集162的暴露的鳍高度140。
图5是根据本揭露的一些实施例的半导体组件500的剖面图。半导体组件500具有位于衬底101上的修饰鳍集合501。衬底101具有衬底主要表面102，且衬底101为修饰鳍集合501的基底。修饰鳍集合501包括在中心处的第一鳍子集564以及在修饰鳍集合501的边缘处的第二鳍子集562。第二鳍子集562的个别的鳍(鳍104、鳍106、鳍116、及鳍118)皆具有起始的鳍高度144且也皆具有在介电材料顶侧122之上的第二暴露的鳍高度140。在一些实施例中，起始的鳍高度144为100nm。在一些实施例中，起始的鳍高度144小于100nm。介电材料120具有对修饰鳍集合501中的所有鳍而言实质上皆近似的第一厚度150。在一些实施例中，修饰鳍集合501包括多于两个子集。在一些实施例中，修饰鳍集合501的每一鳍子集具有不同的鳍高度或不同的暴露的鳍高度。在一些实施例中，修饰鳍集合501的至少一鳍子集与修饰鳍集合501的至少另一鳍子集具有相同的鳍高度或暴露的鳍高度。
第一鳍子集564的个别的鳍(鳍108、鳍110、鳍112、及鳍114)皆具有总鳍高度(total fin height)544，且皆具有在介电材料顶侧122之上的第一暴露的鳍高度540。第一暴露的鳍高度540在第二暴露的鳍高度140的约5％至约95％之间。当第一鳍子集564的鳍短于第二暴露的鳍高度140的约5％时，半导体组件的载流容量易降至所期望的程度以下，而当第一鳍子集564的鳍高于第二暴露的鳍高度140的约95％时，所产生的热足以导致过早组件劣化。在一些实施例中，第一暴露的鳍高度540在起始的鳍高度144的40％至60％之间，以在鳍之间留存足够的介电材料来降低半导体组件中的寄生电容。
在半导体组件500的一些实施例中，介电材料120具有单一厚度且鳍具有多个暴露的鳍高度。由于修饰鳍集合501的第一鳍子集(中心鳍)564比修饰鳍集合501的边缘处的第二鳍子集562，具有较小的暴露的鳍高度以及较小的暴露周长，故与鳍集合160相比，修饰鳍集合501在中心处具有较低温度。流过晶体管的电流主要在FET的沟道区域与抵靠沟道区域的栅介电材料之间的界面处流动。与第二鳍子集562中的鳍相比，较短的鳍(例如第一鳍子集564中的鳍)具有较小的暴露的鳍高度以及较小的暴露周长。暴露周长较小的鳍在FET的沟道区域与栅介电材料之间的界面较小，因此与暴露周长较大的较大的鳍相比，达成了较小的用以流动电流的电容。透过减少修饰鳍集合501的中心处所产生的热量，第二鳍子集中的边缘鳍所产生的较大热量能够横向地散逸至周围材料或结构中，藉此与图1B中所绘示者相比达成了较令人满意的温度轮廓。
根据一些实施例，修饰鳍集合501的边缘处的鳍与鳍集合160的鳍相类似，而与鳍集合160的第一鳍子集164中的鳍相比，修饰鳍集合501的中心处的鳍(亦即，第一鳍子集564)具有较短的暴露的鳍高度。根据一些实施例，当第一鳍子集564中的每一鳍具有较小的暴露周长且因而造成所传导的电流以及所产生的热比第一鳍子集164中对应的鳍少时，第二鳍子集562中的边缘鳍具有与鳍集合160的第二鳍子集162中的边缘鳍近似的暴露的鳍高度、传导容量(conductive capacity)、及热产生容量。修饰鳍集合501中的中心鳍与边缘鳍之间的热产生差(heat-generating difference)，使得修饰鳍集合501比鳍集合1 60具有更为均匀的热轮廓。
图6是根据一些实施例的半导体组件600的剖面图。半导体组件600包括修饰鳍集合601，修饰鳍集合601具有自衬底主要表面102向上延伸穿过介电材料120的第一鳍子集664以及第二鳍子集662。介电材料120具有环绕修饰鳍集合601中的每一鳍的第一厚度150。
第一鳍子集664的鳍具有减少的鳍高度(reduced fin height)644以及在介电材料顶侧122之上的减少的暴露的鳍高度(reduced exposed fin height)640。第二鳍子集662的鳍具有起始的鳍高度144，且具有暴露的鳍高度140。暴露的鳍高度140大于减少的暴露的鳍高度640。根据一些实施例，减少的暴露的鳍高度640与暴露的鳍高度140的比率在约11：20至约19：20的范围内。当前述鳍高度的比率太高，则半导体组件效能劣化且组件展现出较高漏电流、较短沟道效应、或寄生电容。第一鳍子集664以及第二鳍子集662中的鳍具有底部鳍宽度134。尽管在一些实施例(例如半导体组件500)中，每一鳍具有相同的最初顶部鳍宽度132，一些实施例具有鳍的顶端处的宽度不相同的鳍。第一鳍子集664中的鳍具有减少的顶部鳍宽度(reduced top fin width)632，减少的顶部鳍宽度632小于第二鳍子集662的最初顶部鳍宽度132。在一些实施例中，减少的顶部鳍宽度632是在最初顶部鳍宽度132的约50％至约95％之间。在一些实例中，太窄的鳍在制造过程期间会发生断裂。第一鳍子集664以及第二鳍子集662中的鳍具有鳍间距138。根据一些实施例，当在同一鳍子集中鳍间距138是从鳍的一侧边测量至相邻鳍的对应侧边时，鳍子集仍具有相同的鳍间距138。在一些实施例中，修饰鳍集合601包括多于两个子集。在一些实施例中，修饰鳍集合601的每一鳍子集具有不相同的顶部鳍宽度。在一些实施例中，修饰鳍集合601的至少一鳍子集与修饰鳍集合601的至少另一鳍子集具有相同的顶部鳍宽度。在一些实施例中，修饰鳍集合601的所有鳍具有起始的鳍高度144，且至少一鳍子集与至少另一鳍子集具有不相同的顶部鳍宽度。
因为半导体组件中的电流实质上出现在沟道区域与抵靠沟道区域的栅介电材料之间的界面处，故与第二鳍子集662中的鳍相比，修饰鳍集合601的第一鳍子集664中的鳍传导较少电流且产生较少热。透过减少修饰鳍集合601中的第一鳍子集664中的鳍的高度及宽度(与第二鳍子集662中的鳍相比)，中心鳍所产生的热少于边缘鳍，藉此与未经修饰的鳍集合160相比，改变了修饰鳍集合601的热产生图案(heat generation pattern)。修饰鳍集合601经设计以传导与未经修饰的鳍集合160相当的电流总量，但通过半导体组件中的鳍的电流分布被改变了，因此与图1B中针对鳍集合160所绘示者相比达成了较均一、较均匀的轮廓。根据一些实施例，修饰鳍集合601的第二鳍子集662与鳍集合160的第二鳍子集162具有近似的暴露的鳍高度、近似的传导容量、以及热产生容量。较均匀的热轮廓是因为修饰鳍集合601中的中心鳍与边缘鳍间的热产生容量不同。
虽然本揭露所描绘的鳍通常为矩形，其他的鳍形状亦适合于可调节半导体组件中的鳍子集所产生的热的半导体组件。图7A至图7H是根据本揭露的一个实施例或多个实施例的鳍形状的剖面图。其他的鳍形状至少包括以下所描述的形状。一些实施例的鳍包括如图7A中所描绘的梯形顶部(trapezoidal top)(构件710)，其中在介电材料之上的鳍的基部及顶部皆窄于埋入于介电材料中的鳍的部分，并且在介电材料之上的鳍(其为梯形)的顶部窄于鳍的基部。一些实施例的鳍包括如图7B中所描绘的金字塔状或三角形(pyramid ortriangle shape)720，其中金字塔状或三角形720是自鳍的水平面(level)至鳍的顶端逐渐变小，且鳍顶部是尖的。一些实施例的鳍包括如图7C中所描绘的倒梯形(invertedtrapezoid)730，其中鳍的顶部的宽度比在鳍顶部下方的鳍的底切区域(undercut region)的大，所述底切区域终止在衬底上的一高度处，其中鳍的底切区域大致上与介电材料共平面。
一些实施例的鳍包括如图7D中所描绘的多边形的鳍形状740(例如六边形)，其中鳍有切面(faceted)。在一些实施例中，多个刻面彼此平行。在一些实施例中，没有切面是彼此平行的。一些实施例的鳍包括如图7E中所描绘的圆形鳍(构件750)，其中鳍的暴露部分(位在鳍之间的遮蔽介电填充材料之上)从鳍的一侧边上的几乎垂直侧壁(nearly-vertical sidewall)被圆化(环绕鳍的顶侧)，并逐渐往回逐渐倾斜至鳍的另一侧边上的几乎垂直侧壁。一些可能的鳍形状包括如图7F中所描绘的圆形鳍(构件760)具有截成平面的顶部，其鳍具有图7E的圆形(构件750)，但却具有平坦、截成平面的顶部分。一些鳍形状包括如图7G中所示的梯形(构件770)，其中梯形的基部与在介电材料之下的鳍具有相等的宽度，鳍的相对两侧边逐渐线性地变小至平坦顶侧，所述平坦顶侧几乎与鳍之下的衬底的表面相平行。一些鳍形状包括缩小的矩形780(如图7H中所示)，其中侧边及顶部是笔直或直线的且侧边与顶部彼此互相垂直，上部分的宽度几乎保持不变且小于鳍的下部的宽度。
根据鳍子集中的鳍的暴露周长的量，鳍集合具有不同的鳍形状轮廓。根据一些实施例，修饰鳍集合具有非矩形的鳍轮廓，其类似于图7A至图7H中所示的鳍轮廓中的一者。被修饰成具有较小的暴露鳍周长的鳍子集中，有一些鳍轮廓比其他的鳍轮廓容易受到暴露周长的变化而影响。根据实施例，选择鳍轮廓使制造者得以在鳍尺寸改变步骤后，于不同的鳍子集中调整暴露周长的比率。因此，根据一些实施例，依据最初鳍轮廓及执行鳍尺寸调整的选择方法，第一鳍子集中的鳍具有与第二鳍子集中的鳍不同的鳍轮廓。
图8是根据一些实施例的透过调整掺杂特性以调整半导体组件的鳍的传导性的方法800的流程图。在一些实施例中，方法800为执行方法200的操作230(图2)的方法。
方法800包括操作810，在操作810中遮蔽鳍集合的一部分。在一些实施例中，遮蔽第一鳍子集。在一些实施例中，遮蔽第二鳍子集。在包括多于两个鳍子集的一些实施例中，遮蔽多个鳍子集。在包括多于两个鳍子集的一些实施例中，仅遮蔽一个鳍子集。在一些实施例中，遮蔽鳍集合的一部分包括：沉积光刻胶材料于鳍集合上以及图案化光刻胶材料以暴露出至少一鳍子集。在一些实施例中，遮蔽鳍集合的一部分包括沉积介电层或硬掩模层于鳍集合上以及蚀刻介电层或硬掩模层以暴露出至少一个鳍子集。
方法800亦包括操作820，在操作820中修饰鳍集合的至少一鳍的掺杂特性。修饰半导体组件中的鳍的掺杂特性，调节鳍的电阻或阈值电压。于不同的鳍子集中，具有不同的阈值电压或不同的电压的鳍于每一鳍子集的鳍中产生了不同的热量。与具有均匀传导特性及不均匀温度轮廓的鳍集合相比，在边缘处的鳍比在中心处的鳍产生较多的热量，有助于定义出横越鳍集合的均匀温度轮廓，并且有助于降低发生与老化相关的崩溃(例如HCI、TDDB、或BTI)的风险。
在一些实施例中，掺杂特性是藉由增加鳍集合的至少一鳍子集中的掺质浓度来修饰。在一些实施例中，鳍集合的掺杂轮廓呈双峰分布，其中一个鳍子集的掺质特性不同于另一鳍子集。在一些实施例中，所有的鳍经处理以接收掺质，并且为了调节热产生的目的，至少一鳍子集进行额外掺杂工艺。在一些实例中，此方法包括添加掺质至鳍集合中的每一鳍，其中与边缘处的鳍相比，中心处的鳍具有较大的掺质浓度。在一些实施例中，与第一鳍子集中的鳍相比，第二鳍子集中的鳍具有较多的掺质量。
在一些实施例中，操作820达成了呈双峰分布的掺质轮廓。在一些实施例中，操作820达成了包括多于两个不同的掺杂程度的掺质轮廓。在一些实施例中，操作820达成了鳍集合的每一鳍具有与鳍集合的所有其他鳍不同的掺质浓度的掺质轮廓。
在一些实施例中，操作820包括倾斜角度注入工艺(angled implantationprocess)。在一些实施例中，操作820包括垂直注入工艺(vertical implantationprocess)。在一些实施例中，操作820包括单一注入工艺。在一些实施例中，操作820包括多次注入工艺。在一些实施例中，用于连续注入工艺的掺质是相同的掺质种类。在一些实施例中，用于连续注入工艺的掺质是不同的掺质种类。
在一些实施例中，操作820包括沉积掺质层以及退火半导体组件以使掺质驱入鳍集合的对应的鳍中。在一些实施例中，操作820包括周期性地沉积掺质层以及退火半导体组件。在一些实施例中，用于连续周期的掺质层的掺质为相同的掺质种类。在一些实施例中，用于连续周期的掺质层的掺质为不相同的掺质种类。
在一些实施例中，方法800与方法300(图3)相结合，以完成方法200的操作230(图2)。
图9A是根据本揭露的一些实施例的半导体组件900在操作820期间的剖面图。半导体组件900包含修饰鳍集合901，其透过倾斜角度注入(angled implantation)910来注入掺质。衬底101具有衬底主要表面102，其由介电材料120覆盖。介电材料120具有介电材料顶侧122，修饰鳍集合901突出于所述介电材料顶侧122。修饰鳍集合901具有第一鳍子集964以及第二鳍子集962，其中第一鳍子集964位于光刻胶掩模960中的开口的中心119处，以及第二鳍子集962邻近于光刻胶掩模960。第一鳍子集964以及第二鳍子集962的鳍具有起始的鳍高度144。光刻胶掩模960具有掩模高度970，掩模高度970自修饰鳍集合901中的鳍的最顶侧测量至光刻胶掩模960的顶侧。在特定的实施例中，虚设鳍(dummy fin)位于光刻胶掩模960下方且受光刻胶掩模960保护以避开倾斜角度注入910。虚设鳍可存在于许多实施例中，以协助形成一致的半导体组件的鳍形状及鳍轮廓。根据一些实施例，一些掺质原子穿过光刻胶掩模960至虚设鳍、第二鳍子集962、以及第一鳍子集964中。虚设鳍自注入工艺接收了最少的掺质量，第二鳍子集962自注入工艺接收了较多的掺质量，以及第一鳍子集964自注入工艺接收了掺质原子的最多部分。鳍具有鳍间距138。在一些实施例中，将掺质原子以注入角度982进行注入，注入角度982是根据偏移垂直于衬底主要表面102的线980的角度而测定。根据一些实施例，注入角度982大于5度且小于75度。
在一些实施例中，执行不只一次倾斜角度注入910。在一些实施例中，在第一次的倾斜角度注入910期间，光刻胶掩模960覆盖第二鳍子集962；而在第二次的倾斜角度注入910期间，光刻胶掩模960暴露出第二鳍子集962。根据掺质原子的反射及穿透特性来选择注入角度982，以于修饰鳍集合901中达成所欲的掺质轮廓。在一些实施例中，注入角度982为大的注入角度，这是因为需要较大量的光刻胶掩模以达成于第二鳍子集962中的边缘处具有较少的掺质原子浓度。若掺质原子穿透光刻胶掩模960的倾向较大，则注入角度982可能较大；抑或若掺质原子穿透光刻胶掩模960的倾向较小，则注入角度982可能较小。当注入角度太小，则第一鳍子集964以及第二鳍子集962的中心鳍与边缘鳍之间的过小掺质浓度差将导致第一鳍子集964中的鳍产生过多的热。根据一些实施例，光刻胶掩模的高度经调整以提供鳍集合的边缘处的鳍增强的屏蔽效果。选择光刻胶掩模960的高度是注入角度、修饰鳍集合901中的鳍的鳍间距138、所欲的掺质轮廓以及注入修饰鳍集合901的掺质原子的穿透特性的函数。
图9B是根据一些实施例的掺质浓度曲线995的曲线图990，其具有对应于图9A的半导体组件900中的鳍位置的位置处的掺质浓度轮廓。掺质浓度曲线995表明在一些实施例中，第一鳍子集964中的掺质浓度高于第二鳍子集962中的掺质浓度。另外，在本揭露的一些实施例中，由光刻胶掩模960所覆盖的虚设鳍中的虚设鳍掺质浓度小于第二鳍子集962中的掺质浓度。
图10A、图10B及图10C是根据一些实施例的半导体组件在操作820的不同阶段时的剖面图。图10A、图10B及图10C包括双峰掺质轮廓的修饰鳍集合(set of bimodal dopantprofile modified fins)。在一些实施例中，请参照图10C，双峰掺质轮廓的修饰鳍集合1022具有添加至一个鳍子集(例如第二鳍子集1062)中的多种掺质种类，而其他鳍子集(例如第一鳍子集1064)具有单一掺质类型。在双峰掺质轮廓的修饰鳍集合1022的一些实施例中，一个鳍子集(例如第二鳍子集1062)具有一种掺质类型(N型或P型)，而其他鳍子集(例如第一鳍子集1064)具有另一种掺质类型(P型或N型)。
在一些实施例中，第一鳍子集1064具有第一掺杂特性类型(不同的掺质浓度或是单一掺质类型)，而第二鳍子集1062具有第二掺杂特性类型(例如较低的第一掺质类型的浓度或含有多种掺质类型)。根据一些实施例，于中心鳍中具有N型掺质(例如硼)作为主要的鳍掺质类型的半导体组件(N-FETS或NFETS)，于边缘鳍中具有P型掺质(例如砷)作为次要的掺质类型或相反的掺质类型。添加这些相反的掺质类型以于鳍集合内建立双峰不同分布(bimodal different distribution)，藉此使得较大的电流通过FinFET中的鳍集合的边缘处的鳍。根据一些实施例，使上文所描述的掺质图案颠倒，其中添加P型掺质至中心鳍且添加N型掺质至边缘鳍，以达成掺质的双峰分布。使不同的掺质类型注入至相同的鳍会对鳍的电荷载流子的数量产生影响。结果，改变了鳍的传导性。在一些实施例中，半导体组件1000包括多于两个鳍子集。在一些实施例中，至少一鳍子集包括多种掺质类型，而另一鳍子集包括单一种掺质类型。在一些实施例中，每一鳍子集中的电荷载流子数量与所有其他鳍子集中的电荷载流子数量不同。
图10A是根据一些实施例的半导体组件1000在操作820期间的剖面图。半导体组件1000包括修饰鳍集合1002，修饰鳍集合1002包括第一鳍子集1064以及第二鳍子集1062，第一鳍子集1064以及第二鳍子集1062位于衬底101上且延伸穿过介电材料。在将第一掺质种类以第一注入浓度注入至第一鳍子集1064的第一掺杂步骤1080期间，第一掩模层1050覆盖且遮蔽第二鳍子集1062。在一些实施例中，掺杂工艺包括沉积掺质层于第一鳍子集1064上且退火半导体组件1000。
图10B是根据一些实施例的半导体组件1010在操作820期间的剖面图。半导体组件1010包括修饰鳍集合1012。修饰鳍集合1012包括由第二掩模层1060(例如光刻胶层或旋涂有机层(spin on organic layer))所遮蔽的第一鳍子集1064，而第二鳍子集1062经历以第二注入浓度注入第二掺质种类的第二掺杂步骤1082。在一些实施例中，第一掺质种类与第二掺质种类相同。在一些实施例中，第一掺质种类与第二掺质种类不相同。在一些实施例中，第一注入浓度与第二注入浓度相同。在一些实施例中，第一注入浓度与第二注入浓度不相同。在一些实施例中，掺杂工艺包括沉积掺质层于第二鳍子集1062上且退火半导体组件1010。
在一些实施例中，在执行描绘于图10B中的第二掺杂步骤1082之前，执行描绘于图10A中的第一掺杂步骤1080。在一些实施例中，在执行描绘于图10B中的第二掺杂步骤1082之后，执行描绘于图10A中的第一掺杂步骤1080。根据一些实施例，第一掺杂步骤1080及第二掺杂步骤1082独立地以在0°与5°之间的注入角度来执行。根据一些实施例，第一掺杂步骤1080及第二掺杂步骤1082涉及同时添加不只一种掺杂类型。根据一些实施例，当添加不只一种掺质类型至第一鳍子集1064或者第二鳍子集1062中的经暴露出的鳍集合时，那些掺质可为相反的类型(N型及P型)。
图10C是已经历第一掺杂步骤1080且第二掺杂步骤1082的双峰掺质轮廓的修饰鳍集合1022的一些实施例的剖面图，其达成修饰鳍集合具有两种不同的掺质特性于双峰掺质轮廓的修饰鳍集合1022的三个不同的区域中。修饰鳍集合1020的第一区域1040具有第一掺质特性。根据一些实施例，第一区域1040对应于第一鳍子集1064。在一些实施例中，第二鳍子集1062具有第二区域1042以及第三区域1044，第二区域1042以及第三区域1044具有第二掺质特性。在一些实施例中，第二区域1042以及第三区域1044由第一区域1040所分隔。掺质特性是透过结合图1D的一或多个掺质轮廓而建立。
图10D是呈现在双峰掺质轮廓的修饰鳍集合1022的一些实施例中的掺质轮廓的曲线图1090。在一些实施例中，与第二区域1042及第三区域1044相比，第一区域1040具有较小的掺质浓度，此与第一掺杂轮廓1095一致。第一掺杂轮廓1095为与透过第二掺杂步骤1082使掺质添加至第二鳍子集1062一致的曲线。
在一些实施例中，第一区域1040、第二区域1042及第三区域1044具有相同的掺质浓度，此与第二掺杂轮廓1096一致。在一些实施例中，在不存在掩模的情况下，将掺质添加至鳍集合，藉此达成第二掺杂轮廓1096。根据一些实施例，与第二区域1042及第三区域1044相比，第一区域1040具有较大的掺质浓度，此与第三掺杂轮廓1097一致。第三掺杂轮廓1097与在第一掺杂步骤1080期间使掺质添加至第一鳍子集1064一致。在一些实施例中，在相同掺杂步骤中，将掺质添加至第一鳍子集1064及第二鳍子集1062，藉此达成第二掺杂轮廓1096。根据一些实施例，透过结合第一掺杂步骤1080、第二掺杂步骤1082、及/或于相同掺杂步骤中将掺质添加至第一鳍子集1064及第二鳍子集1062的掺杂步骤而于双峰掺质轮廓的修饰鳍集合1022中形成一或多个掺质的最终掺杂轮廓，藉以于双峰掺质轮廓的修饰鳍集合1022中达成目标掺杂轮廓。
根据本揭露的实施例，一些鳍集合包含经修饰以调整鳍所产生的热量的一个鳍子集。在一些实施例中，修饰两个或多个鳍子集以调整鳍集合中的鳍所产生的热量。根据一些实施例，透过调整鳍子集中的鳍的暴露的鳍高度以调整一个鳍子集。在一些实施例中，透过在所有鳍保持起始的鳍高度时，使围绕鳍的介电材料凹陷，以达成环绕一个鳍子集的介电材料的厚度不同于围绕其他鳍子集的介电材料的厚度，藉此来执行调整暴露的鳍高度。在一些实施例中，透过在其他鳍子集的鳍保持起始的鳍高度时，使一个鳍子集的鳍凹陷(例如透过CMP步骤)，藉此来完成调整暴露的鳍高度。根据一些实施例，修饰鳍子集包括修饰一个鳍子集的顶部鳍宽度或鳍型状。在一些实施例中，修饰鳍子集包括当另一鳍子集中的鳍具有未经修饰掺质浓度时，调整鳍子集的掺质浓度。根据一些实施例，修饰鳍子集包括调整以下一或多个条件：暴露的鳍高度、顶部鳍宽度、或鳍子集的掺质浓度。
半导体组件包括具有衬底主要表面的衬底、位于衬底主要表面上且具有与衬底主要表面相隔一段距离的介电材料顶侧的介电材料、以及自衬底主要表面延伸穿过介电材料的多个鳍，其中多个鳍包括第一鳍子集以及第二鳍子集，与第二鳍子集相比，第一鳍子集位于较靠近多个鳍的中心，且与第二鳍子集的每一鳍在操作半导体组件期间所产生的热量相比，第一鳍子集的每一鳍经配置以在操作期间产生较少的热量。
在所述半导体组件中，邻近第一鳍子集的每一鳍的介电材料具有第一厚度，以及邻近第二鳍子集的每一鳍的介电材料具有第二厚度，第一厚度大于第二厚度。
在所述半导体组件中，第一鳍子集的每一鳍具有第一鳍宽度以及第二鳍子集的每一鳍具有第二鳍宽度，在每一鳍的顶端处量测第一鳍宽度与第二鳍宽度，第一鳍宽度小于第二鳍宽度。
在所述半导体组件中，第一鳍子集的每一鳍具有不同于第二鳍子集的每一鳍的掺质浓度。
在所述半导体组件中，第一鳍子集的每一鳍具有在介电材料顶侧之上的第一暴露的鳍高度以及第二鳍子集的每一鳍具有在介电材料顶侧之上的第二暴露的鳍高度，第一暴露的鳍高度少于第二暴露的鳍高度。
在所述半导体组件中，邻近第一鳍子集的每一鳍的介电材料具有第一厚度，以及邻近第二鳍子集的每一鳍的介电材料具有第二厚度，第一厚度等于第二厚度。
在所述半导体组件中，第一鳍子集的每一鳍具有第一顶部鳍宽度以及第二鳍子集的每一鳍具有第二顶部鳍宽度，第一顶部鳍宽度小于第二顶部鳍宽度。
半导体组件的形成方法包括：于衬底上形成自衬底主要表面延伸的鳍集合，鳍集合具有第一鳍子集以及第二鳍子集，与第二鳍子集相比，第一鳍子集位于较靠近鳍集合的中心；沉积介电材料于衬底上且在鳍集合的鳍之间。方法也包括调整鳍集合的至少一鳍的鳍尺寸，以调节鳍集合的每一鳍在操作半导体组件期间所产生的热量，在操作半导体组件期间，与第二鳍子集的每一鳍相比，第一鳍子集的每一鳍制造较少的热。
在所述半导体组件的形成方法中，第一鳍子集的鳍具有第一高度，以及调整至少一鳍的鳍尺寸还包括移除围绕第二鳍子集的鳍的介电材料的第一部分，以使得第二鳍子集的鳍具有第二高度，从介电材料的第二主要表面上量测第一高度与第二高度，第二主要表面与衬底主要表面相隔一段距离。
在所述半导体组件的形成方法中，第二高度大于第一高度。
在所述半导体组件的形成方法中，沉积介电材料包括以介电材料覆盖鳍集合的鳍，鳍集合的鳍具有第一高度；以及改变至少一鳍的鳍尺寸还包括移除第一鳍子集的鳍的上部分；以及方法还包括移除介电材料的第一部分以使介电材料降至鳍集合的鳍的顶侧。
所述半导体组件的形成方法还包括于介电材料上形成掩模层。
在所述半导体组件的形成方法中，移除介电材料的第一部分还包括蚀刻第一鳍子集的鳍。
在所述半导体组件的形成方法中，移除介电材料的第一部分包括对第一鳍子集的鳍执行化学机械研磨(chemical mechanical polish，CMP)步骤。
半导体组件的形成方法包括于衬底上形成自衬底主要表面延伸的鳍集合，鳍集合具有第一鳍子集以及第二鳍子集，与第二鳍子集相比，第一鳍子集位于较靠近鳍集合的中心。方法也包括沉积介电材料层于衬底主要表面上且在鳍集合的鳍之间，以及使介电材料层凹陷以暴露出鳍集合的上部分。方法也包括调节第二鳍子集的掺杂特性，以调节鳍集合的每一鳍在操作半导体组件期间所产生的热量，与第二鳍子集的每一鳍相比，第一鳍子集的每一鳍制造较少的热。
在所述半导体组件的形成方法中，调节第二鳍子集的掺杂特性包括：添加第一掺质至鳍集合的每一鳍；以及至少添加第二掺质至第二鳍子集，以增加鳍集合的每一鳍在操作半导体组件期间所产生的热量。
所述半导体组件的形成方法还包括：沉积第一掩模层于鳍集合上以及介电材料上，第一掩模层具有在鳍集合的每一鳍上方的第一开口；以及沉积第二掩模层于介电材料上，第二掩模层掩盖第一鳍子集且具有在第二鳍子集上方的第二开口。
在所述半导体组件的形成方法中，介电材料具有第二主要表面，第二主要表面与衬底主要表面分离，其中调节掺杂特性还包括：沉积掩模材料层于介电材料上，掩模材料层具有在鳍集合上方的开口，鳍集合具有在介电材料之上的第一高度以及掩模材料层具有在介电材料之上的第二高度，第二高度大于第一高度。
在所述半导体组件的形成方法中，调节第二鳍子集的掺杂特性还包括将第一掺质以注入角度注入至鳍集合中，掩模材料层的第二高度与注入角度经配置以将第一掺质的第一数量注入至第一鳍子集的鳍中以及将第一掺质的第二数量注入至第二鳍子集中，第一数量小于第二数量。
所述半导体组件的形成方法还包括沉积含掺质层于第二鳍子集的鳍上，以及退火第二鳍子集以将掺质转移至第二鳍子集的鳍。
在所述半导体组件的形成方法中，至少添加第二掺质至第二鳍子集还包括：至少沉积含有掺质的外延层至第二鳍子集的经暴露出的鳍上；以及至少退火第二鳍子集，以将掺质原子扩散至第二鳍子集中。
虽然本揭露已经以实例及上述实施例进行描述，然应了解的是，本发明并不限于所揭露的实施例。相反地，本揭露旨在涵盖对于领域中具有通常知识者而言将显而易见的各种修饰及近似设置。因此，权利要求书的保护范围应符合最广的解释以包含所有所述的修饰及近似设置。

Claims (1)

1.一种半导体组件，其特征在于包括：
衬底，具有衬底主要表面；
介电材料，位于所述衬底主要表面上且具有与所述衬底主要表面相隔一段距离的介电材料顶侧；以及
多个鳍，自所述衬底主要表面延伸穿过所述介电材料，其中所述多个鳍包括第一鳍子集以及第二鳍子集，与所述第二鳍子集相比，所述第一鳍子集位于较靠近所述多个鳍的中心，且与所述第二鳍子集的每一鳍在操作所述半导体组件期间所产生的热量相比，所述第一鳍子集的每一鳍经配置以在操作期间产生较少的热量。
CN201610956886.6A 2016-08-17 2016-11-03 半导体组件 Pending CN107768367A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/238,904 2016-08-17
US15/238,904 US10032869B2 (en) 2016-08-17 2016-08-17 Fin field effect transistor (FinFET) device having position-dependent heat generation and method of making the same

Publications (1)

Publication Number Publication Date
CN107768367A true CN107768367A (zh) 2018-03-06

Family

ID=61192139

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610956886.6A Pending CN107768367A (zh) 2016-08-17 2016-11-03 半导体组件

Country Status (3)

Country Link
US (4) US10032869B2 (zh)
CN (1) CN107768367A (zh)
TW (1) TW201807822A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110556337A (zh) * 2018-05-31 2019-12-10 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法
CN110858565A (zh) * 2018-08-24 2020-03-03 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法
CN114530417A (zh) * 2022-04-24 2022-05-24 合肥晶合集成电路股份有限公司 一种半导体结构的制作方法

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3182461B1 (en) * 2015-12-16 2022-08-03 IMEC vzw Method for fabricating finfet technology with locally higher fin-to-fin pitch
CN107706111B (zh) * 2016-08-09 2020-07-10 中芯国际集成电路制造(上海)有限公司 半导体器件的形成方法
US10163914B2 (en) * 2017-03-08 2018-12-25 Globalfoundries Inc. Method of reducing fin width in FinFET SRAM array to mitigate low voltage strap bit fails
KR102330087B1 (ko) * 2017-04-03 2021-11-22 삼성전자주식회사 반도체 장치 및 이의 제조 방법
CN108807534A (zh) * 2017-05-03 2018-11-13 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
US10964684B2 (en) * 2018-06-29 2021-03-30 Taiwan Semiconductor Manufacturing Company Ltd. Multiple fin height integrated circuit
US11211479B2 (en) * 2018-08-14 2021-12-28 Taiwan Semiconductor Manufaciuring Co., Ltd. Method of fabricating trimmed fin and fin structure
US20200135898A1 (en) * 2018-10-30 2020-04-30 International Business Machines Corporation Hard mask replenishment for etching processes
US11121238B2 (en) 2018-11-29 2021-09-14 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and manufacturing method thereof
DE102019131057A1 (de) * 2018-11-29 2020-06-04 Taiwan Semiconductor Manufacturing Co., Ltd. Halbleitervorrichtung und herstellungsverfahren
US10879125B2 (en) * 2018-12-27 2020-12-29 Nanya Technology Corporation FinFET structure and method of manufacturing the same
US11011517B2 (en) * 2019-01-02 2021-05-18 International Business Machines Corporation Semiconductor structure including first FinFET devices for low power applications and second FinFET devices for high power applications
EP3742476A1 (en) * 2019-05-20 2020-11-25 Infineon Technologies AG Method of implanting an implant species into a substrate at different depths
CN112103182B (zh) * 2019-06-18 2024-05-17 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
US11410886B2 (en) * 2020-04-16 2022-08-09 Taiwan Semiconductor Manufacturing Co., Ltd. Dummy fin with reduced height and method forming same
US11424347B2 (en) * 2020-06-11 2022-08-23 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and method
US11233139B2 (en) 2020-06-26 2022-01-25 Taiwan Semiconductor Manufacturing Company Limited Fin field-effect transistor and method of forming the same

Family Cites Families (50)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7101763B1 (en) * 2005-05-17 2006-09-05 International Business Machines Corporation Low capacitance junction-isolation for bulk FinFET technology
US7560785B2 (en) * 2007-04-27 2009-07-14 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device having multiple fin heights
US8106459B2 (en) * 2008-05-06 2012-01-31 Taiwan Semiconductor Manufacturing Company, Ltd. FinFETs having dielectric punch-through stoppers
DE102008030864B4 (de) * 2008-06-30 2010-06-17 Advanced Micro Devices, Inc., Sunnyvale Halbleiterbauelement als Doppelgate- und Tri-Gatetransistor, die auf einem Vollsubstrat aufgebaut sind und Verfahren zur Herstellung des Transistors
US7994020B2 (en) * 2008-07-21 2011-08-09 Advanced Micro Devices, Inc. Method of forming finned semiconductor devices with trench isolation
US20140193963A1 (en) * 2011-05-16 2014-07-10 Varian Semiconductor Equipment Associates, Inc. Techniques For Forming 3D Structures
US9287385B2 (en) * 2011-09-01 2016-03-15 Taiwan Semiconductor Manufacturing Company, Ltd. Multi-fin device and method of making same
US8426283B1 (en) * 2011-11-10 2013-04-23 United Microelectronics Corp. Method of fabricating a double-gate transistor and a tri-gate transistor on a common substrate
US8697515B2 (en) * 2012-06-06 2014-04-15 Taiwan Semiconductor Manufacturing Company, Ltd. Method of making a FinFET device
CN103811342B (zh) * 2012-11-09 2017-08-25 中国科学院微电子研究所 鳍结构及其制造方法
US9053982B2 (en) * 2012-11-16 2015-06-09 International Business Machines Corporation Local tailoring of fingers in multi-finger fin field effect transistors
US8940602B2 (en) * 2013-04-11 2015-01-27 International Business Machines Corporation Self-aligned structure for bulk FinFET
US9530654B2 (en) * 2013-04-15 2016-12-27 Globalfoundaries Inc. FINFET fin height control
US9530775B2 (en) * 2013-06-12 2016-12-27 Globalfoundries Inc. Methods of forming different FinFET devices having different fin heights and an integrated circuit product containing such devices
US9536876B2 (en) * 2013-08-01 2017-01-03 Taiwan Semiconductor Manufacturing Company Ltd. Temperature detector and controlling heat
US9324790B2 (en) * 2013-11-19 2016-04-26 International Business Machines Corporation Self-aligned dual-height isolation for bulk FinFET
TWI552232B (zh) * 2013-11-25 2016-10-01 Nat Applied Res Laboratories The Method and Structure of Fin - type Field Effect Transistor
US9691763B2 (en) * 2013-12-27 2017-06-27 International Business Machines Corporation Multi-gate FinFET semiconductor device with flexible design width
US9236374B2 (en) * 2014-01-02 2016-01-12 Globalfoundries Inc. Fin contacted electrostatic discharge (ESD) devices with improved heat distribution
US9147730B2 (en) * 2014-03-03 2015-09-29 Globalfoundries Inc. Methods of forming fins for FinFET semiconductor devices and selectively removing some of the fins by performing a cyclical fin cutting process
US10468528B2 (en) * 2014-04-16 2019-11-05 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET device with high-k metal gate stack
US9536900B2 (en) * 2014-05-22 2017-01-03 Globalfoundries Inc. Forming fins of different semiconductor materials on the same substrate
TWI615976B (zh) * 2014-07-07 2018-02-21 聯華電子股份有限公司 鰭式場效電晶體及其製造方法
US9236308B1 (en) * 2014-08-19 2016-01-12 Globalfoundries Inc. Methods of fabricating fin structures of uniform height
US9530655B2 (en) * 2014-09-08 2016-12-27 Taiwan Semiconductor Manufacting Company, Ltd. Slurry composition for chemical mechanical polishing of Ge-based materials and devices
US9337101B1 (en) * 2014-12-05 2016-05-10 Globalfoundries Inc. Methods for selectively removing a fin when forming FinFET devices
US9799771B2 (en) * 2015-04-20 2017-10-24 Taiwan Semiconductor Manufacturing Co., Ltd. FinFET and method for manufacturing the same
US9391074B1 (en) * 2015-04-21 2016-07-12 International Business Machines Corporation Structure for FinFET fins
US9607901B2 (en) * 2015-05-06 2017-03-28 Stmicroelectronics, Inc. Integrated tensile strained silicon NFET and compressive strained silicon-germanium PFET implemented in FINFET technology
TWI648857B (zh) * 2015-05-07 2019-01-21 聯華電子股份有限公司 半導體元件及其製作方法
US9548216B1 (en) * 2015-07-26 2017-01-17 United Microelectronics Corp. Method of adjusting channel widths of semiconductive devices
CN106409789B (zh) * 2015-07-29 2019-09-27 中芯国际集成电路制造(北京)有限公司 半导体器件及其形成方法
US10147805B2 (en) * 2015-07-31 2018-12-04 Taiwan Semiconductor Manufacturing Co., Ltd Structure and formation method of semiconductor device structure with a dummy fin structure
US10002924B2 (en) * 2015-08-17 2018-06-19 International Business Machines Corporation Devices including high percentage SiGe fins formed at a tight pitch and methods of manufacturing same
US9385189B1 (en) * 2015-08-26 2016-07-05 Globalfoundries Inc. Fin liner integration under aggressive pitch
TWI660461B (zh) * 2015-09-03 2019-05-21 聯華電子股份有限公司 半導體元件及其製作方法
US9722050B2 (en) * 2015-09-04 2017-08-01 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and manufacturing method thereof
US9905467B2 (en) * 2015-09-04 2018-02-27 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and manufacturing method thereof
US9831116B2 (en) * 2015-09-15 2017-11-28 Taiwan Semiconductor Manufacturing Company, Ltd. FETS and methods of forming FETs
CN106684042B (zh) * 2015-11-05 2019-11-01 中芯国际集成电路制造(上海)有限公司 半导体结构的制造方法
US20170140992A1 (en) * 2015-11-16 2017-05-18 Taiwan Semiconductor Manufacturing Co., Ltd. Fin field effect transistor and method for fabricating the same
US9786563B2 (en) * 2015-11-23 2017-10-10 International Business Machines Corporation Fin pitch scaling for high voltage devices and low voltage devices on the same wafer
US9991256B2 (en) * 2015-12-14 2018-06-05 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor structure and manufacturing method thereof
CN106910713B (zh) * 2015-12-22 2020-08-04 中芯国际集成电路制造(北京)有限公司 半导体装置及其制造方法
CN106971977B (zh) * 2016-01-13 2020-01-31 中芯国际集成电路制造(上海)有限公司 半导体装置及其制造方法
US9735156B1 (en) * 2016-01-26 2017-08-15 Samsung Electronics Co., Ltd. Semiconductor device and a fabricating method thereof
US9768303B2 (en) * 2016-01-27 2017-09-19 Taiwan Semiconductor Manufacturing Co., Ltd. Method and structure for FinFET device
CN107026126B (zh) * 2016-02-02 2021-01-26 联华电子股份有限公司 半导体元件及其制作方法
US10170591B2 (en) * 2016-06-10 2019-01-01 International Business Machines Corporation Self-aligned finFET formation
US9735165B1 (en) * 2016-07-21 2017-08-15 International Business Machines Corporation Vertically stacked FinFET fuse

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110556337A (zh) * 2018-05-31 2019-12-10 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法
CN110556337B (zh) * 2018-05-31 2021-09-07 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法
CN110858565A (zh) * 2018-08-24 2020-03-03 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法
CN110858565B (zh) * 2018-08-24 2022-06-28 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法
CN114530417A (zh) * 2022-04-24 2022-05-24 合肥晶合集成电路股份有限公司 一种半导体结构的制作方法

Also Published As

Publication number Publication date
US11616124B2 (en) 2023-03-28
US11107889B2 (en) 2021-08-31
TW201807822A (zh) 2018-03-01
US20210376085A1 (en) 2021-12-02
US10032869B2 (en) 2018-07-24
US20180350912A1 (en) 2018-12-06
US20180053824A1 (en) 2018-02-22
US20210226012A1 (en) 2021-07-22

Similar Documents

Publication Publication Date Title
CN107768367A (zh) 半导体组件
US8853817B2 (en) Isolation structure profile for gap filing
US8354320B1 (en) Methods of controlling fin height of FinFET devices by performing a directional deposition process
US11201211B2 (en) Method of manufacturing a super junction structure and super junction structure
CN108074817A (zh) 半导体装置的形成方法
US10424599B2 (en) Semiconductor structure
US10741656B2 (en) Wraparound contact surrounding source/drain regions of integrated circuit structures and method of forming same
US20220384646A1 (en) Method of making an integrated circuit with drain well having multiple zones
US11380673B2 (en) Electrostatic discharge device
TW201906000A (zh) 橫向蝕刻磊晶層的方法
KR20200002568A (ko) 유전층을 위한 응력 변조
JP2008533725A (ja) 狭小半導体溝構造
US9985094B2 (en) Super junction with an angled trench, transistor having the super junction and method of making the same
CN108630580B (zh) 衬底处理装置及制造半导体器件的方法
TWI627726B (zh) 積體電路裝置及用於形成靜電放電裝置的方法
US11658076B2 (en) Semiconductor device and fabrication method thereof
TWI601291B (zh) 半導體裝置及其製造方法
JP2016015400A (ja) 半導体装置及びその製造方法
TWI504557B (zh) 調整奈米線結構之方法
US8519403B1 (en) Angled implantation for deep submicron device optimization
KR102100862B1 (ko) SiC 전력 반도체 소자 및 그 제조방법
KR20100005782A (ko) 반도체 소자의 트렌치 형성 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20180306

WD01 Invention patent application deemed withdrawn after publication