TW201724323A - 用於磊晶成長腔室的承載座 - Google Patents

用於磊晶成長腔室的承載座 Download PDF

Info

Publication number
TW201724323A
TW201724323A TW105136589A TW105136589A TW201724323A TW 201724323 A TW201724323 A TW 201724323A TW 105136589 A TW105136589 A TW 105136589A TW 105136589 A TW105136589 A TW 105136589A TW 201724323 A TW201724323 A TW 201724323A
Authority
TW
Taiwan
Prior art keywords
region
substrate
height
zone
epitaxial growth
Prior art date
Application number
TW105136589A
Other languages
English (en)
Inventor
洪世瑋
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW201724323A publication Critical patent/TW201724323A/zh

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/12—Substrate holders or susceptors
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/458—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for supporting substrates in the reaction chamber
    • C23C16/4582—Rigid and flat substrates, e.g. plates or discs
    • C23C16/4583—Rigid and flat substrates, e.g. plates or discs the substrate being supported substantially horizontally
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/46—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for heating the substrate
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B23/00—Single-crystal growth by condensing evaporated or sublimed materials
    • C30B23/02—Epitaxial-layer growth
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/10—Heating of the reaction chamber or the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67103—Apparatus for thermal treatment mainly by conduction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68735—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by edge profile or support profile
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68757—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a coating or a hardness or a material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68785—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by the mechanical construction of the susceptor, stage or support

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Metallurgy (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mechanical Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

用於磊晶成長腔室的承載座包含托住基底的導熱本體部，此本體部包含第一區、第二區和第三區。第一區從本體部的外邊緣朝向本體部的中心向內延伸第一寬度，第一區具有第一高度。第二區從第一區的內邊緣朝向本體部的中心向內延伸第二寬度，第二區具有低於第一高度的第二高度。第三區從第二區的內邊緣延伸至本體部的中心。第二區包含大抵上平行於基底的底面之平面的表面，且基底的底面的一部份停靠在此平面的表面上。

Description

用於磊晶成長腔室的承載座
本發明實施例係有關於半導體製造技術，特別有關於用於磊晶成長腔室的承載座。
磊晶成長步驟廣泛地用在形成電晶體元件的各種層或結構，當橫跨晶圓的表面形成電晶體元件時，橫跨晶圓的溫度曲線會影響磊晶層的成長速率。許多半導體製程的一個常見的問題是”邊緣效應”(edge effect)，由於製造上的不完美，位於靠近晶圓邊緣的元件會承受較差的良率。在磊晶成長製程期間，當成長速率隨著靠近晶圓邊緣而變化得更劇烈時，會顯現出邊緣效應。當晶圓尺寸增加時，此邊緣效應甚至變得更明顯。為了抵抗此邊緣效應，可以用更高的電流來驅動磊晶成長腔室內的不同熱源，以試圖將橫跨晶圓的溫度曲線變平穩(even out)。不幸地是，由於調整熱源針對特定製程輸出，這種解決方法將會導致熱源的使用壽命隨著更長的製造時間而減少。
根據一些實施例，提供用於磊晶成長腔室的承載座，此承載座包含托住基底的導熱本體部，此導熱本體部包含第一區從導熱本體部的外邊緣朝向導熱本體部的中心向內延伸第一寬度，第一區具有第一高度。此導熱本體部還包含第二 區從第一區的內邊緣朝向導熱本體部的中心向內延伸第二寬度，第二區具有低於第一高度的第二高度。此導熱本體部還包含第三區從第二區的內邊緣延伸至導熱本體部的中心，其中第二區包含大抵上平行於基底的底面之平面的表面，且基底的底面的一部份停靠在第二區之平面的表面上。
根據另一些實施例，提供托住晶圓的導熱晶圓座，此晶圓座包含第一區從晶圓座的外邊緣朝向晶圓座的中心向內延伸第一寬度，第一區具有第一高度。此晶圓座還包含第二區從第一區的內邊緣朝向晶圓座的中心向內延伸第二寬度，第二區具有低於第一高度的第二高度。此晶圓座還包含第三區從第二區的內邊緣延伸至晶圓座的中心，其中第二區包含大抵上平行於晶圓的底面之平面的表面，且晶圓的底面的一部份停靠在第二區之平面的表面上。
100‧‧‧半導體裝置結構
102‧‧‧基底
104‧‧‧鰭結構
106‧‧‧隔離結構
108‧‧‧閘極結構
110S‧‧‧源極區
110D‧‧‧汲極區
110S’‧‧‧摻雜的源極區
110D’‧‧‧摻雜的汲極區
111‧‧‧間隔物
112‧‧‧通道區
113‧‧‧輕摻雜汲極(LDD)區
115‧‧‧閘極介電層
116‧‧‧偏移間隔物層
117‧‧‧閘極電極層
118‧‧‧頂面
120‧‧‧硬遮罩層
125‧‧‧主要間隔物層
127‧‧‧凹陷
131、132‧‧‧切面
150‧‧‧電晶體區
W‧‧‧閘極寬度
L‧‧‧閘極長度
HG‧‧‧閘極高度
HF‧‧‧鰭高度
LS‧‧‧長度
H1、H2、H3、H4‧‧‧厚度
W1‧‧‧距離
HR‧‧‧深度
WI‧‧‧最短距離
HSD‧‧‧厚度
HT‧‧‧總厚度
215‧‧‧含矽材料
216‧‧‧表面
400‧‧‧磊晶成長腔室
401‧‧‧主要腔室
402‧‧‧外殼
404‧‧‧氣體入口
406‧‧‧氣體出口
408、600‧‧‧承載座
410a、410b、410c、410d‧‧‧加熱元件
412‧‧‧基底
602‧‧‧本體部
603‧‧‧外邊緣
604‧‧‧表面
606‧‧‧凹處區
608‧‧‧傾斜表面
610‧‧‧中心
A、B、C‧‧‧區域
HA、HB、HC‧‧‧高度
HP‧‧‧深度
WA、WB、WC‧‧‧寬度
為了讓本揭露的各個觀點能更明顯易懂，以下配合所附圖式作詳細說明。應該注意，根據工業上的標準範例，各個部件未必按比例繪製。實際上，為了清楚的討論，各種部件的尺寸可以被任意增大或減小。
第1A圖是根據一些實施例所繪示的作為範例之半導體裝置結構的透視圖。
第1B圖是根據一些實施例所繪示的作為範例之電晶體區的上視圖。
第2A和2B圖是根據一些實施例所繪示的作為範例之電晶體區的的剖面示意圖。
第3A和3B圖是根據一些實施例所繪示的作為範例之電晶體區在形成摻雜的源極區和摻雜的汲極區之後的剖面示意圖。
第4圖是根據一些實施例所繪示的磊晶成長腔室。
第5圖是橫跨基底的磊晶成長均勻度的曲線圖。
第6圖是根據一些實施例所繪示的承載座的剖面示意圖。
第7A和7B圖是根據一些實施例所繪示的承載座的上視圖。
第8圖為根據一些實施例所繪示的橫跨基底的磊晶成長均勻度的曲線圖。
以下揭露內容提供了許多用於實現在此所提供之標的不同部件的不同實施例或範例。以下描述組件和排列的具體範例以簡化本揭露。當然，這些僅僅是範例，而不在於限制本揭露之保護範圍。例如，在以下描述中，在第二部件上方或其上形成第一部件，可以包含第一部件和第二部件以直接接觸的方式形成的實施例，並且也可以包含在第一部件和第二部件之間形成額外的部件，使得第一部件和第二部件可以不直接接觸的實施例。此外，本揭露可在各個範例中重複參考標號及/或字母。此重複是為了簡單和清楚的目的，其本身並非用於指定所討論的各個實施例及/或配置之間的關係。
再者，為了容易描述，在此可以使用例如“在...底下”、“在...下方”、“下”、“在...上方”、“上”等空間相關用語，以描述如圖所示的一個元件或部件與另一個(或另一些)元件或 部件之間的關係。除了圖中所示的方位外，空間相關用語可涵蓋裝置在使用或操作中的不同方位。裝置可以採用其他方式定向(旋轉90度或在其他方位上)，並且在此使用的空間相關描述可以同樣地作出相應的解釋。
在以下描述中所使用的縮寫”FET”指的是場效電晶體(field effect transistor；FET)，一種常見的FET類型稱為金屬氧化物半導體場效電晶體(metal oxide semiconductor field effect transistor；MOSFET)。在過去，MOSFET具有建構在例如半導體晶圓之基底的平坦表面中和上的平面結構，但近年來在半導體製造上的進展已經產生垂直式結構的使用。
“finFET”此用語指的是形成在鰭結構(fin)上方的FET，此鰭結構垂直於晶圓的平坦表面。
“S/D“此用語指的是源極及/或汲極接面，其形成FET的四個端子中的兩個端子。
在本揭露所使用的描述用語”磊晶層(epitaxial layer)”指的是單晶半導體材料的層或結構，類似地，在本揭露所使用的描述用語”磊晶成長(epitaxial grown)”指的是單晶半導體材料的層或結構，在本揭露中也可以使用簡短的用語”epi”來代表磊晶(epitaxial)。
在本揭露所使用的描述用語”高介電常數(high-k)”指的是高的介電常數，例如高介電常數指的是大於SiO2的介電常數(亦即大於3.9)之介電常數。
在此所使用的用語“垂直(vertical)”指的是在法線方向上垂直於基底的表面。
根據各種實施例提供在磊晶成長腔室內設計來托住基底的承載座(susceptor)，根據一些實施例，承載座係設計來支撐基底在大抵上平坦且平面的擱架區上，使得熱經由熱傳導傳遞至基底的邊緣區內。使用傳導方式的熱傳遞提供橫跨基底表面更均勻的溫度曲線，其改善了橫跨基底表面的磊晶成長層的成長輪廓。
在描述有關於承載座的設計之實施例前，介紹作為範例之鰭式場效電晶體(finFET)的製造過程，包含磊晶成長的源極/汲極(S/D)區。第1至3圖提供包含鰭式場效電晶體(finFET)之半導體裝置在製造的各個階段期間的各個圖式。在此提供的製造過程為示範用，還可實施在這些圖式中未繪出的許多其他步驟。
第1A圖是根據一些實施例所繪示的半導體裝置結構100的透視圖，半導體裝置結構100包含鰭式場效電晶體(finFET)裝置結構。半導體裝置結構100包含基底102、複數個鰭結構104、複數個隔離結構106以及設置在每個鰭結構104上的閘極結構108。閘極結構108可包含閘極介電層115、閘極電極層117及/或一或多個額外的層。硬遮罩層120設置於閘極電極層117上方，硬遮罩層120用來將閘極結構108圖案化，例如藉由蝕刻方式。在一些實施例中，硬遮罩層120由介電材料例如氧化矽製成。第1A圖之透視圖是在閘極結構108的圖案化(或形成)製程之後取得，第1A圖僅繪出一個閘極結構108，還可以有額外的閘極結構(未繪出)類似且平行於第1A圖中所繪示的閘極結構108。
每一個鰭結構104包含源極區110S和汲極區110D，源極或汲極特徵部件形成在鰭結構104中、上、及/或圍繞鰭結構104。如第1A圖所示，鰭結構104的通道區112位於閘極結構108底下，鰭結構104的通道區112具有長度(閘極長度)L和寬度(閘極寬度)W。在一些實施例中，長度(閘極長度)L在從約10nm至約30nm的範圍內。在一些其他實施例中，長度(閘極長度)L在從約3nm至約10nm的範圍內。在一些實施例中，寬度(閘極寬度)W在從約10nm至約20nm的範圍內。在一些其他實施例中，寬度(閘極寬度)W在從約3nm至約10nm的範圍內。閘極結構108的高度(閘極高度)HG係從鰭結構104的頂端量測至閘極結構108的頂端，在一些實施例中，高度(閘極高度)HG在從約50nm至約80nm的範圍內。鰭結構104的高度(鰭高度)HF係從隔離結構106的表面量測至鰭結構104的頂端，在一些實施例中，高度(鰭高度)HF在從約35nm至約60nm的範圍內。
基底102可以是矽基底。另外，基底102可包括另一元素半導體，例如鍺；化合物半導體，包含碳化矽、砷化鎵、磷化鎵、磷化銦、砷化銦、及/或銻化銦；合金半導體，包含SiGe、GaAsP、AlInAs、AlGaAs、GaInAs、GaInP、及/或GaInAsP；或前述之組合。在其他實施例中，基底102為絕緣體上的半導體(semiconductor on insulator；SOI)基底。
隔離結構106由介電材料製成，並且可由氧化矽、氮化矽、氮氧化矽、摻雜氟的矽酸鹽玻璃(fluoride-doped silicate glass；FSG)、低介電常數(low-k)的介電材料、及/或其 他適用的絕緣材料形成。隔離結構106可以是淺溝槽隔離(shallow trench isolation；STI)特徵部件。在一實施例中，隔離結構106為淺溝槽隔離(STI)特徵部件，且藉由在基底102內蝕刻出溝槽，然後用隔離材料填充溝槽，接著進行化學機械研磨(chemical mechanical polishing，CMP)製程而形成。其他用於隔離結構106及/或鰭結構104之製造技術也可使用。隔離結構106可包含多層結構，例如具有一或多個襯墊層。
鰭結構104可提供具有一或多個元件形成的主動區。在一實施例中，電晶體元件的通道區112形成在鰭結構104中。鰭結構104可包括矽或另一元素半導體，例如鍺；化合物半導體，包含碳化矽、砷化鎵、磷化鎵、磷化銦、砷化銦、及/或銻化銦；合金半導體，包含SiGe、GaAsP、AlInAs、AlGaAs、GaInAs、GaInP、及/或GaInAsP；或前述之組合。鰭結構104可使用合適的製程來製造，包含微影和蝕刻製程。微影製程可包含形成光阻層(光阻)於基底上方(例如在矽層上)，將光阻曝光於一圖案，實施曝後烤製程，以及將光阻顯影以形成包含光阻的遮罩部件。然後，當蝕刻製程形成凹陷成為隔離結構106，留下突出的鰭結構時，遮罩部件可用來保護基底的一些區域。凹陷可以使用反應性離子蝕刻(reactive ion etch；RIE)及/或其他合適的製程蝕刻而成，在基底102上形成鰭結構104的方法之各種其他實施例皆可適用。
閘極結構108可包含閘極介電層115、閘極電極層117及/或一或多個額外的層。在一實施例中，閘極結構108為犧牲閘極結構，例如在取代閘極製程中形成，用來形成金屬閘 極結構。在一實施例中，閘極結構108包含多晶矽層(作為閘極電極層117)。
在一實施例中，閘極結構108可以是金屬閘極結構，金屬閘極結構可包含界面層、閘極介電層、功函數層、填充金屬層、及/或其他適用於金屬閘極結構的材料。在其他實施例中，閘極結構108可進一步包含覆蓋層、蝕刻停止層、及/或其他合適的材料。界面層可包含介電材料，例如二氧化矽(SiO2)層或氮氧化矽(SiON)層。界面層可以藉由化學氧化、熱氧化、原子層沉積(atomic layer deposition；ALD)、化學氣相沉積(chemical vapor deposition；CVD)、及/或其他合適的形成製程來形成。
在閘極結構108中可包含的示範之p型功函數金屬包含TiN、TaN、Ru、Mo、Al、WN、ZrSi2、MoSi2、TaSi2、NiSi2、其他合適的p型功函數材料或前述之組合。在閘極結構108中可包含的示範之n型功函數金屬包含Ti、Ag、TaAl、TaAlC、TiAlN、TaC、TaCN、TaSiN、Mn、Zr、其他合適的n型功函數材料或前述之組合。功函數層的材料組成具有其相關聯的功函數值，因此選擇功函數層的材料可以調整其功函數值，使得在各別區域內形成的裝置能達到期望的臨界電壓(Vt)。功函數層可藉由CVD、物理氣相沉積(physical vapor deposition；PVD)及/或其他合適的製程沉積而成。填充金屬層可包含Al、W或Cu、及/或其他合適的材料，填充金屬層可藉由CVD、PVD、電鍍、及/或其他合適的製程形成。填充金屬層可沉積在功函數層上方，並且填充在藉由移除犧牲閘極結構 而形成的開口或溝槽的剩餘部分中。
上述的半導體裝置結構100包含鰭結構104和閘極結構108，半導體裝置結構100需要額外的製程來形成使用半導體裝置結構100的電晶體元件的各種特徵部件，例如輕摻雜汲極(lightly-doped-drain；LDD)區和摻雜的源極/汲極區。輕摻雜汲極(LDD)區在通道區旁邊，並且在間隔物(spacers)底下，輕摻雜汲極(LDD)區此用語係用來描述在源極和汲極區兩者旁邊的輕摻雜區。
第1B圖是根據一些實施例所繪示的與第1A圖的一個鰭結構104一起形成的電晶體區150的上視圖，並且是在與隔離結構106的頂面118共平面的表面上取得。電晶體區150包含摻雜的源極區110S’和摻雜的汲極區110D’，分別具有與第1A圖之源極區110S和汲極區110D在頂面118處相同的剖面。
電晶體區150也包含通道區112，通道區112為鰭結構104的一部分，且如第1A圖所示，通道區112的三個側面被閘極結構108圍繞，通道區112具有長度(閘極長度)L和寬度(閘極寬度)W。電晶體區150也包含閘極介電層115和閘極電極層117。第1B圖顯示輕摻雜汲極(LDD)區113介於摻雜的源極區110S’和通道區112之間，以及介於摻雜的汲極區110D’和通道區112之間，輕摻雜汲極(LDD)區113具有寬度W和由間隔物111的寬度所定義的長度LS。第1B圖以虛線繪示另一閘極結構108，這個其他的閘極結構108與前述之閘極結構108類似且平行，並且在第1A圖中未繪出。在一些實施例中，輕摻雜汲極(LDD)區113的長度LS在從約5nm至約10nm 的範圍內。
第2A和2B圖是根據一些實施例所繪示的在凹陷127形成之後，電晶體區150的剖面示意圖。在使得p通道裝置的源極和汲極區凹陷之前，可使用微影製程以光阻覆蓋基底102上的其他區域，例如n通道裝置的區域，以防止這些區域被蝕刻。因此，在蝕刻製程之後和下一個操作之前，需要光阻移除製程。可使用額外的清潔製程來確保沒有剩餘的光阻留在基底上。
第2A圖為依據第1A圖的切面131，根據一些實施例所繪示的兩個相鄰的閘極結構108。如上所述，有額外的閘極結構類似且平行於第1A圖所示之閘極結構108。第2A圖繪示兩個相鄰的閘極結構108形成在鰭結構104上方，並且被凹陷127分開，凹陷127係藉由蝕刻第1A圖的源極區110S和汲極區110D而形成。為了簡化討論，可把凹陷127稱為凹陷的汲極區110D。每個閘極結構108包含閘極介電層115和閘極電極層117，根據一些實施例，硬遮罩層120形成在閘極電極層117上方，硬遮罩層120用來幫助閘極結構108之圖案化。在一些實施例中，硬遮罩層120的厚度H1在從約70nm至約100nm的範圍內，閘極電極層117的厚度H2在從約80nm至約100nm的範圍內，閘極介電層115的厚度H3在從約2nm至約5nm的範圍內。第1B圖所示之通道長度L等於閘極結構108的閘極電極層117的寬度。在第2A圖中也標註位於閘極結構108正下方的通道區112，隔離結構106的頂面118以虛線標示。
第2A圖也顯示形成在閘極結構108旁邊的間隔物111，根據一些實施例，間隔物111包含偏移(offset)間隔物層116和主要間隔物層125。在相鄰的閘極結構108之間有凹陷127，凹陷127在隔離結構106的頂面118下方的深度HR在從約10nm至約20nm的範圍內，凹陷127之底面上可形成有角度或圓弧的形狀。
第2B圖為依據第1A圖的切面132，根據一些實施例所繪示的電晶體區150的剖面示意圖。第2B圖顯示在兩個相鄰的凹陷之鰭結構104中的凹陷127藉由隔離結構106互相分開(或隔離)，兩個相鄰的凹陷之鰭結構104中的每一個鰭結構具有隔離結構106在鰭結構的兩側上。在一些實施例中，兩個相鄰的凹陷127之間的距離W1在從約10nm至約20nm的範圍內。
在凹陷127形成之後，根據一些實施例，磊晶層成長在凹陷127內，分別形成摻雜的源極區110S'和摻雜的汲極區110D'。摻雜的源極區110S'和摻雜的汲極區110D'就位於LDD區113的旁邊，LDD區113介於通道區112與摻雜的源極區110S'和摻雜的汲極區110D'之間。在摻雜的源極區110S'和摻雜的汲極區110D'內的摻雜物可藉由退火擴散至LDD區113內，並使得LDD區113被摻雜。為了使LDD區113被摻雜，摻雜的源極區110S'和摻雜的汲極區110D'之摻雜濃度需要遠高於LDD區113期望的摻雜濃度。例如，如果在LDD區113內的p型摻雜物的摻雜程度(或濃度)在等於或大於約1E20原子數/立方公分(atoms/cm3)的數值，摻雜的源極區110S'和摻雜 的汲極區110D'之摻雜濃度應該要具有等於或大於約3E20原子數/立方公分(atoms/cm3)的數值。
在一些實施例中，填充凹陷127以形成摻雜的源極區110S'和摻雜的汲極區110D'的磊晶材料為含矽材料215。在一些實施例中，磊晶成長的含矽材料215係藉由磊晶沉積/部分蝕刻製程形成，重複磊晶沉積/部分蝕刻製程至少一次，此重複的磊晶沉積/部分蝕刻製程也稱為循環的沉積蝕刻(cyclic deposition-etch；CDE)製程。
根據一些實施例，含矽材料215的沉積包含原位(in-situ)摻雜含矽材料215。例如，形成n通道電晶體可使用n型摻雜前驅物，例如磷化氫(phosphine；PH3)及/或其他n型摻雜前驅物。藉由使用原位摻雜製程，含矽材料215的摻雜濃度(或程度)可以依照期望地控制並達到。在一些實施例中，含矽材料215可以是摻雜磷的n型摻雜的矽層(Si：P)。在一些實施例中，含矽材料215可以是摻雜磷和碳兩者的n型摻雜的矽層(Si：CP)。碳可以阻止磷從含矽材料215向外擴散。在一些實施例中，碳摻雜物的濃度在從約0.1%至約5%(原子百分比)的範圍內。含矽材料215也可以包含其他類型的摻雜物，例如包含在本技術領域中具有通常知識者所熟知的形成p通道電晶體的各種摻雜前驅物和摻雜物。
在一些實施例中，含矽材料215可藉由CVD，例如低壓CVD(loe pressure；LPCVD)、原子層CVD(atomic layer；ALCVD)、超高真空CVD(ultrahigh vacuum；UHVCVD)、減壓CVD(reduced pressure；RPCVD)、任何合適的CVD；分 子束磊晶(molecular beam epitaxy；MBE)製程；任何合適的磊晶製程或前述之任何組合形成。
在凹陷127內的含矽材料215為磊晶材料，沉積製程在凹陷127內形成含矽材料之薄磊晶層，以及在非結晶表面上形成非晶形含矽材料。蝕刻(或部分蝕刻)製程移除非晶形含矽材料，並且也移除在凹陷127內的含矽材料的一部分，剩餘的含矽材料215形成在每一個凹陷127內。
在一些實施例中，蝕刻製程可以使用的蝕刻氣體包含氯化氫(HCl)、氯氣(Cl2)、其他合適的蝕刻氣體、及/或前述之組合中的至少一個。蝕刻製程將以高於磊晶的含矽材料215之移除速率的速率來移除在非結晶表面上方的非晶形含矽材料，因此，在循環的沉積蝕刻(CDE)製程之後，只有磊晶膜留在基底表面上。重複數次磊晶沉積/部分蝕刻製程，直到達到期望的厚度。因此，重複的磊晶沉積/部分蝕刻製程可稱為循環的沉積蝕刻製程。
第3A和3B圖是根據一些實施例，由上述的CDE製程形成的摻雜的汲極區110D'之剖面示意圖。磊晶Si的成長速率取決於結晶取向(crystal orientation)，在最密堆積面(closed-packed plane){111}上的成長速率比較慢。摻雜的汲極區110D'由摻雜的含矽材料215製成，摻雜的含矽材料215也形成摻雜的源極區110S'(在第3A和3B圖中未繪示)。在一些實施例中，磊晶的含矽材料215的總厚度HT在從約40nm至約50nm的範圍內。在一些實施例中，介於通道區112與閘極介電層115之間在表面216以上的摻雜的汲極區110D'的高度(或 厚度)H4在從約2nm至約10nm的範圍內。在一些實施例中，在頂面118以上之摻雜的汲極區110D'的高度(或厚度)HSD在從約35nm至約45nm的範圍內。根據一些實施例，兩個相鄰的摻雜的汲極區110D'之間的最短距離WI在從約5nm至約20nm的範圍內。摻雜的源極區110S'類似於摻雜的汲極區110D'，以上對於摻雜的汲極區110D'的描述也應用在摻雜的源極區110S'。
第4圖是描繪可實施本揭露的一些實施例之示範的磊晶成長腔室(chamber)400的組件之簡單方塊圖，磊晶成長腔室400可用來成長含矽材料215的磊晶材料。可以理解的是，磊晶成長腔室400的組件並未按尺寸比例提供，在本技術領域中具有通常知識者當可理解，磊晶成長腔室400內可包含許多其他組件，為了清楚顯示之目的在第4圖中並未包含其他組件。
第4圖的磊晶成長腔室400可用來進行使用化學氣相沉積(CVD)製程之材料的磊晶成長，磊晶成長腔室400包含定義出主要腔室401的外殼402、氣體入口404和氣體出口406。氣體入口404可以用一或多個設計來導入載體及/或反應性氣體至主要腔室401內的閥門入口作為代表，氣體出口406提供在主要腔室401內的任何氣體出去的路徑。
在主要腔室401內，承載座(susceptor)408可用來托住基底412。承載座408可以是能夠吸收電磁能量並將能量轉變成熱的任何材料。在一個範例中，承載座408包含石墨。承載座408的本體部是導熱性的，並且可以被塑造為支撐基底 412的形狀。
主要腔室401也包含加熱元件410a-410d，每個加熱元件410a-410d可放置成互相隔開一段距離，並且加熱元件410a-410d的位置使得其產生的熱朝向基底412集中。經由氣體入口404導入的氣體之加熱使得橫跨基底412暴露的表面發生磊晶成長。
磊晶的含矽材料215的總厚度HT可取決於半導體裝置結構100的位置而改變，例如，當含矽材料215的磊晶成長製程發生在磊晶成長腔室400內時，在基底412表面上的半導體裝置結構100的位置會影響磊晶的含矽材料215的總厚度HT。第5圖顯示取自橫跨基底的直徑的各個點，磊晶成長結構例如含矽材料215的量測高度的曲線圖。在此範例中，磊晶成長在約625℃進行，且基底為12英吋(inch)的矽晶圓。並且，在此範例中，磊晶材料可包含矽與鍺的一些組合，磊晶材料可以使用硼進行p摻雜。
可在第5圖中看到，磊晶成長結構的高度在晶圓的中央(來自量測點17-33)有很好的一致性。然而，當以任何方向靠近基底的邊緣移動時，磊晶成長結構的高度增加了大約25nm，然後急遽地降低了將近50-60nm。此效應的發生是因為在磊晶成長製程期間，橫跨基底的溫度不均勻所導致。
依據一實施例，在磊晶成長製程期間，藉由改變承載座408的設計可達到更均勻的溫度曲線。第6圖是根據一實施例所繪示的承載座600的剖面示意圖，承載座600設計為能夠橫跨基底412達到較佳的溫度曲線。
承載座600包含本體部602，具有以字母A-C辨識的三個區，本體部602可以是任何導熱材料，其特徵為能夠吸收電磁輻射並釋放出熱。用於本體部602的材料之範例包含陶瓷和金屬。在另一範例中，本體部602由石墨製成。本體部602可包含碳化矽(SiC)之表面塗層。每個區的邊界是虛構的並且已經用第6圖中的虛線表示。區”A”從本體部602的外邊緣603朝向本體部602的中心610向內延伸，且具有寬度WA。區”B”從區”A”的內邊緣朝向本體部602的中心610向內延伸，且具有寬度W B 。區”C”從區”B”的內邊緣延伸至本體部602的中心610，且具有總寬度WC。
根據一實施例，區”A”辨識出承載座600的最外區域，並且也具有在不同區之中的最大高度HA。根據一實施例，區”B”包含大抵上平坦且為平面的表面604，基底412靠在此表面604上。根據一實施例，表面604大抵上平行於基底412的底面。區”B”的高度HB小於區”A”的高度HA。表面604可包含塗層，以促進較佳的黏著力，並減少基底412的滑脫。例如，表面604可包含碳化矽塗層。
藉由基底412的邊緣停靠在大抵上為平面的表面604上，熱經由傳導方式傳遞至基底412的邊緣區域。此設計有助於降低”邊緣效應”，並且能橫跨晶圓產生更均勻的溫度曲線。
根據一實施例，區”C”包含的傾斜表面608具有朝向中心610移動漸減的高度。傾斜表面608具有總高度HC，區”C”還包含凹處(pocket)區606，其存在於基底412的底部表 面與傾斜表面608之間，凹處區606可以在基底412底下提供空隙，藉此可以進一步改善橫跨基底412的溫度均勻性。凹處區606具有介於傾斜表面608的中心610與基底412的底面之間的深度HP，深度HP可以因為讓基底412坐落於平面的表面604上之設計而減少。在一實施例中，可存在貫穿區”C”的本體部602的孔洞，讓氣體從凹處區606內洩漏。在另一範例中，氣體可以經由貫穿區”C”的本體部602之孔洞打進凹處區606內。
以下提供承載座600中的各種尺寸的數值作為範例，區”A”的寬度WA可以在從約20mm至約80mm的範圍內。區”B”的寬度WB可以在從約1mm至約40mm的範圍內，寬度WB可以是10mm。區”C”的寬度WC可以在從約80mm至約300mm的範圍內，或者從約260mm至約300mm。區”A”的高度HA可以在從約2.8mm至約4.8mm的範圍內。區”B”的高度HB可以在從約1.6mm至約3.6mm的範圍內。區”C”的高度HC可以在從約0.1mm至約5mm的範圍內，凹處區606的深度HP可以在從約0.05mm至約0.4mm的範圍內。
第7A和7B圖是根據一些實施例所繪示的承載座600的上視圖，第7A圖繪示不具有基底的承載座600的上視圖，第7B圖則繪示具有基底412放置在區”B”的表面604上的承載座600之上視圖，根據一實施例，每個區A-C定義一圍繞中心610的同心圓。
第8圖為繪示磊晶成長結構的量測高度的曲線圖，其係取自橫跨基底直徑的各個量測點，磊晶成長結構例如 為來自半導體裝置結構100的含矽材料215。第8圖的實驗條件類似於量測第5圖所示的高度時所使用的條件，只除了在第8圖中所量測和描繪的高度是來自於在磊晶成長製程期間，停靠在第6圖中所繪示設計的承載座上的基底。如第8圖所示，在晶圓邊緣處之磊晶成長結構的高度沒有像第5圖中所示的高度下降那麼多，在磊晶成長均勻度上的改善可能是歸因於如上所述之承載座的改良設計。
可以理解的是，雖然用於托住基底412之本體部602的設計是以用在磊晶成長系統中的承載座的內容來陳述，此設計並不限定於只在磊晶成長的應用，本體部602可以在各種不同應用中作為任何導熱晶圓座。
改良的承載座設計除了改善橫跨基底的磊晶成長均勻度之外還具有許多好處，改良的承載座設計在基底加熱期間可促進更佳的熱穩定性，並且因為製程條件調整時間不像不均勻的溫度曲線所需要的時間那樣長，所以可以減少製程時間。因為不需要像不均勻的溫度曲線那樣用較高的電流來驅動特定熱源，改良的承載座設計也可以增加用在磊晶成長腔室內的熱源之壽命。使用改良的承載座設計可以橫跨基底產生較高的裝置產率，以及對於橫跨基底的電晶體圖案產生更均勻的裝置特性。
在一些實施例中，用於磊晶成長腔室的承載座包含設計來托住基底的導熱本體部，此導熱本體部包含第一區、第二區和第三區。第一區從導熱本體部的外邊緣朝向導熱本體部的中心向內延伸第一寬度，第一區具有第一高度。第二區從 第一區的內邊緣朝向導熱本體部的中心向內延伸第二寬度，第二區具有低於第一高度的第二高度。第三區從第二區的內邊緣延伸至導熱本體部的中心。第二區包含大抵上平行於基底的底面之平面的表面，且基底的底面的一部份停靠在第二區之平面的表面上。
在一些實施例中，其中第二寬度介於1mm與40mm之間。
在一些實施例中，其中第三區包含傾斜表面，具有從第二區的內邊緣至導熱本體部的中心漸減的高度。
在一些實施例中，其中基底的底面與在導熱本體部的中心的傾斜表面之間的距離介於0.05mm與0.4mm之間。
在一些實施例中，其中傾斜表面的高度介於0.1mm與5mm之間。
在一些實施例中，其中導熱本體部包括石墨，且其中第二區之平面的表面包含塗層，此塗層包括碳化矽。
在另一些實施例中，設計來托住晶圓的導熱晶圓座包含第一區、第二區和第三區。第一區從晶圓座的外邊緣朝向晶圓座的中心向內延伸第一寬度，第一區具有第一高度。第二區從第一區的內邊緣朝向晶圓座的中心向內延伸第二寬度，第二區具有低於第一高度的第二高度。第三區從第二區的內邊緣延伸至晶圓座的中心。第二區包含大抵上平行於晶圓的底面之平面的表面，且晶圓的底面的一部份停靠在第二區的平面的表面上。
在一些實施例中，其中第二寬度介於1mm與40mm 之間。
在一些實施例中，其中第三區包含傾斜表面，具有從第二區的內邊緣至晶圓座的中心漸減的高度。
在一些實施例中，其中晶圓的底面與在晶圓座的中心的傾斜表面之間的距離介於0.05mm與0.4mm之間。
在一些實施例中，其中傾斜表面的高度介於0.1mm與5mm之間。
在一些實施例中，其中第二區包括石墨，且其中第二區之平面的表面包含塗層，此塗層包括碳化矽。
以上概述了數個實施例的特徵部件，使得在本技術領域中具有通常知識者可以更加理解本揭露的概念。在本技術領域中具有通常知識者應該理解，可以使用本揭露作為基礎，設計或修改用於實現與在此所介紹的實施例具有相同目的及/或達到相同優點的其他製程和結構。在本技術領域中具有通常知識者也應該理解，這些等效的構造並不背離本揭露的精神和範圍，並且在不背離本揭露的精神和範圍的情況下，在此可以做出各種改變、取代或其他選擇。因此，本揭露之保護範圍當視後附之申請專利範圍所界定為準。
600‧‧‧承載座
412‧‧‧基底
602‧‧‧本體部
603‧‧‧外邊緣
604‧‧‧表面
606‧‧‧凹處區
608‧‧‧傾斜表面
610‧‧‧中心
A、B、C‧‧‧區
HA、HB、HC‧‧‧高度
HP‧‧‧深度
WA、WB、WC‧‧‧寬度

Claims (1)

  1. 一種用於磊晶成長腔室的承載座，包括：一導熱本體部，配置為托住一基底，該導熱本體部包括：一第一區，從該導熱本體部的一外邊緣朝向該導熱本體部的一中心向內延伸一第一寬度，該第一區具有一第一高度；一第二區，從該第一區的一內邊緣朝向該導熱本體部的該中心向內延伸一第二寬度，該第二區具有低於該第一高度的一第二高度；以及一第三區，從該第二區的一內邊緣延伸至該導熱本體部的該中心；其中該第二區包含一平面的表面平行於該基底的一底面，且其中該基底的該底面的一部份停靠在該第二區的該平面的表面上。
TW105136589A 2015-12-30 2016-11-10 用於磊晶成長腔室的承載座 TW201724323A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US14/984,732 US20170194188A1 (en) 2015-12-30 2015-12-30 Susceptor design for epi uniformity improvement

Publications (1)

Publication Number Publication Date
TW201724323A true TW201724323A (zh) 2017-07-01

Family

ID=59226629

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105136589A TW201724323A (zh) 2015-12-30 2016-11-10 用於磊晶成長腔室的承載座

Country Status (3)

Country Link
US (1) US20170194188A1 (zh)
CN (1) CN107034516A (zh)
TW (1) TW201724323A (zh)

Also Published As

Publication number Publication date
CN107034516A (zh) 2017-08-11
US20170194188A1 (en) 2017-07-06

Similar Documents

Publication Publication Date Title
US10276568B2 (en) Semiconductor device and manufacturing method thereof
TWI531006B (zh) 半導體裝置及其製造方法
US9613960B2 (en) Fin field effect transistors and fabrication method thereof
KR101991154B1 (ko) 게이트 구조물, 반도체 소자 및 반도체 소자 형성 방법
US20140273379A1 (en) Epitaxial growth of doped film for source and drain regions
US20180286949A1 (en) Ldd-free semiconductor structure and manufacturing method of the same
TW201712877A (zh) 半導體元件及其形成方法
US9660035B2 (en) Semiconductor device including superlattice SiGe/Si fin structure
TW201729417A (zh) 半導體結構
KR101892809B1 (ko) 반도체 장치 및 그 제조 방법
TWI764292B (zh) 半導體元件及其製造方法
TWI754266B (zh) 半導體裝置及其製造方法
TW202015132A (zh) 半導體裝置及其製造方法
US9831242B2 (en) Semiconductor device and manufacturing method thereof
US20160276467A1 (en) Method for manufacturing finfet
US9099412B2 (en) Selective laser anneal on semiconductor material
KR102458581B1 (ko) 반도체 디바이스 및 그의 제조 방법
US10707315B2 (en) Hybrid doping profile
TW201724323A (zh) 用於磊晶成長腔室的承載座
KR102571375B1 (ko) 반도체 디바이스를 제조하는 방법 및 반도체 디바이스
US11916107B2 (en) Semiconductor device and manufacturing method thereof
KR20200124624A (ko) 반도체 디바이스 및 그 제조 방법
TW202107625A (zh) 半導體裝置及其製造方法