TW201712877A - 半導體元件及其形成方法 - Google Patents

半導體元件及其形成方法 Download PDF

Info

Publication number
TW201712877A
TW201712877A TW105128966A TW105128966A TW201712877A TW 201712877 A TW201712877 A TW 201712877A TW 105128966 A TW105128966 A TW 105128966A TW 105128966 A TW105128966 A TW 105128966A TW 201712877 A TW201712877 A TW 201712877A
Authority
TW
Taiwan
Prior art keywords
layer
germanium
epitaxial structure
topmost
substrate
Prior art date
Application number
TW105128966A
Other languages
English (en)
Other versions
TWI603477B (zh
Inventor
張家銘
劉繼文
李政鍵
黃信傑
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW201712877A publication Critical patent/TW201712877A/zh
Application granted granted Critical
Publication of TWI603477B publication Critical patent/TWI603477B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/161—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System including two or more of the elements provided for in group H01L29/16, e.g. alloys
    • H01L29/165—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System including two or more of the elements provided for in group H01L29/16, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/167—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System further characterised by the doping material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41791—Source or drain electrodes for field effect devices for transistors with a horizontal current flow in a vertical sidewall, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H01L29/7848—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being located in the source/drain region, e.g. SiGe source and drain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET

Abstract

一種半導體元件包含一基材、至少一半導體鰭片以及至少一磊晶結構。半導體鰭片位於基材上。半導體鰭片具有至少一凹陷於其上。磊晶結構位於半導體鰭片之凹陷中。磊晶結構包含沿著從半導體鰭片往基材之一方向所排列的一最頂部分、一第一部分以及一第二部分，其中第一部分的鍺原子百分比係高於最頂部分的鍺原子百分比及第二部分的鍺原子百分比。

Description

半導體元件及其形成方法
本揭露係關於半導體技術，且特別係關於一種半導體元件及其形成方法。
在提升電晶體性能與縮小電晶體尺寸的競爭中，電晶體已發展成一種形式，此種形式的電晶體之通道與汲/源極區域係形成於塊狀基材上的鰭片中。這樣的非平面元件可稱為多閘鰭式場效電晶體(multi-gate finFET)。多閘鰭式場效電晶體的閘電極係跨過鰭片狀矽基材，以形成通道區。
在一些實施方式中，一種半導體元件包含一基材、至少一半導體鰭片以及至少一磊晶結構。半導體鰭片位於基材上。半導體鰭片具有至少一凹陷於其上。磊晶結構位於半導體鰭片之凹陷中。磊晶結構包含沿著從半導體鰭片往基材之一方向所排列的一最頂部分、一第一部分以及一第二部分，其中第一部分的鍺原子百分比係高於最頂部分的鍺原 子百分比及第二部分的鍺原子百分比。
在一些實施方式中，半導體元件包含一基材、至少一半導體鰭片以及至少一磊晶結構。半導體鰭片位於基材上。半導體鰭片具有至少一凹陷於其上。磊晶結構位於半導體鰭片之凹陷中。磊晶結構包含一最頂層以及位於最頂層下方之一第一含鍺漸變層，其中第一含鍺漸變層之鍺原子百分比高於最頂層之鍺原子百分比並沿著從基材往半導體鰭片之一方向增加。
在一些實施方式中，一種半導體元件的形成方法包含形成至少一半導體鰭片於一基材上、移除半導體鰭片的至少一部分以形成至少一凹陷、以及形成至少一磊晶結構於半導體鰭片之凹陷中，其中磊晶結構包含沿著從半導體鰭片往基材之一方向所排列的一最頂部分、一第一部分以及一第二部分，其中第一部分的鍺濃度係高於最頂部分的鍺濃度及第二部分的鍺濃度。
110‧‧‧基材
120‧‧‧半導體鰭片
121‧‧‧凹陷
122‧‧‧最頂面
130‧‧‧淺溝槽隔離結構
140‧‧‧閘極結構
141‧‧‧閘極介電層
142‧‧‧閘極電極層
150‧‧‧間隔物
160‧‧‧磊晶結構
161‧‧‧中間埋入層
162‧‧‧上埋入層
163‧‧‧最頂層
164‧‧‧下埋入層
169‧‧‧頂面
170‧‧‧摻雜層
180‧‧‧層間介電層
190‧‧‧源/汲接觸
210‧‧‧基材
220‧‧‧半導體鰭片
221‧‧‧凹陷
230‧‧‧淺溝槽隔離結構
240‧‧‧虛設閘極結構
250‧‧‧介電層
252‧‧‧間隔物
260‧‧‧摻雜層
270‧‧‧磊晶結構
271‧‧‧頂面
280‧‧‧閘極結構
281‧‧‧閘極介電層
282‧‧‧閘極電極層
290‧‧‧層間介電層
300‧‧‧源/汲接觸
L1-L10‧‧‧曲線
P1‧‧‧第一部分
P2‧‧‧第二部分
PT‧‧‧最頂部分
本揭露之態樣可從以下的詳細說明及隨附的圖式理解。值得注意的是，根據產業上的實際應用，各個特徵並未按照比例繪製，事實上，各個特徵的尺寸可以任意的放大或縮小，以利清楚地說明。
第1圖繪示依據一些實施方式之例示性的半導體元件之立體圖。
第2圖繪示沿著第1圖所示之2-2線的剖面圖。
第3圖繪示依據一些實施方式的鍺原子百分比曲線圖。
第4圖繪示依據一些實施方式的硼濃度曲線圖。
第5A至12A圖繪示依據一些實施方式之半導體元件的形成方法在不同階段下的剖面圖，這些剖面圖係沿著如平行於第1圖所示之閘極結構的長度方向所剖的。
第5B至12B圖繪示對應於第5A至12A圖之不同剖面圖，這些剖面圖係沿著如第1圖中的2-2線所剖的。
以下提供本揭露之多種不同的實施方式或實施例，以實現本揭露的不同技術特徵。元件的實施方式和配置係如下所述以簡化本揭露。當然，這些敘述僅為示例，而非用以限制本揭露。舉例而言，第一特徵係形成於第二特徵上之敘述可包括第一特徵與第二特徵係直接接觸的實施方式，亦可包括額外特徵形成於第一與第二特徵之間的實施方式，使得第一特徵與第二特徵可非直接接觸。此外，本揭露可重複地使用元件符號於多個實施方式中。此重複係為了簡潔，並非用以討論各個實施方式及/或配置之間的關係。
此外，空間相對用語，如「下」、「下方」、「低」、「上」、「上方」等，是用以方便描述一元件或特徵與其他元件或特徵在圖式中的相對關係。除了圖式中所示之方位以外，這些空間相對用語亦可用來幫助理解元件在使用或操作時的不同方位。當元件被轉向其他方位(例如旋轉90度或其他方位)時，本文所使用的空間相對敘述亦可幫助理解。
鰭式場效電晶體的源/汲區域係藉由磊晶成長的方式形成於半導體鰭片上。本揭露之實施方式提供一些改良的磊晶源/汲區域。於下文中討論的實施方式係關於具有一半導體鰭片或多個半導體鰭片於一塊狀矽基材上的半導體元件的形成。本揭露所屬領域之通常知識者可理解本揭露之實施方式可與其他配置一起運用。
第1圖繪示依據一些實施方式之例示性的半導體元件之立體圖。半導體元件包含基材110。在一些實施方式中，基材110包含塊狀矽基材。在一些實施方式中，基材110可以為呈晶體結構之矽。在一些其他實施方式中，基材110可包括其他元素半導體，諸如鍺；或基材110可包含化合物半導體，諸如碳化矽、砷化鎵、砷化銦、或磷化銦。在又一些其他實施方式中，基材110包含絕緣體上矽(silicon-on-insulator；SOI)基材。SOI基材可藉由氧植入分離法(separation by implantation of oxygen)、晶圓接合，及/或其他適當方法製造。
半導體元件還包含圍繞半導體鰭片120的淺溝槽隔離(shallow trench isolation；STI)結構130。淺溝槽隔離結構130可包含任何適當的絕緣材料，如氧化矽。於一些實施方式中，淺溝槽隔離結構130的厚度可例示性地自30奈米至60奈米。
半導體元件還包含至少一閘極結構140。閘極結構140係形成於半導體鰭片120之一部分上。閘極結構140包含閘極介電層141以及閘極電極層142。閘極介電層 141係位於閘極電極層142與基材110之間，並形成於半導體鰭片120上。閘極介電層141可避免電子空乏，其可包含，例如，高介電係數(high-k)介電材料，例如為金屬氧化物、金屬氮化物、金屬矽化物、過渡金屬氧化物、過渡金屬氮化物、過渡金屬矽化物、金屬之氮氧化物、金屬鋁化物、矽化鋯(zirconium silicate)、鋁鋯(zirconium aluminate)、或其組合。一些實施方式中可包含二氧化鉿(hafnium oxide；HfO2)、矽氧鉿化合物(hafnium silicon oxide；HfSiO)、氮矽氧鉿化合物(hafnium silicon oxynitride；HfSiON)、氧鉭鉿化合物(hafnium tantalum oxide；HfTaO)、氧鈦鉿化合物(hafnium titanium oxide；HfTiO)、氧鋯鉿化合物(hafnium zirconium oxide；HfZrO)、氧化鑭(lanthanum oxide；LaO)、氧化鋯(zirconium oxide；ZrO)、氧化鈦(titanium oxide；TiO)、氧化鉭(tantalum oxide；Ta2O5)、氧化釔(yttrium oxide；Y2O3)、鈦酸鍶(strontium titanium oxide,SrTiO3；STO)、鈦酸鋇(barium titanium oxide,BaTiO3；BTO)、氧鍶鋇化合物(barium zirconium oxide；BaZrO)、氧鑭鉿化合物(hafnium lanthanum oxide；HfLaO)、氧矽鑭化合物(lanthanum silicon oxide；LaSiO)、氧矽鋁化合物(aluminum silicon oxide；AlSiO)、氧化鋁(aluminum oxide；Al2O3)、氮化矽(silicon nitride；Si3N4)、氮氧化矽(oxynitrides；SiON)或其組合。閘極介電層141可具有多層結構，例如一層氧化矽(即中間層)與另一層高介電係數材料。
閘極電極層142形成於基材110上以覆蓋閘極介電層141與被閘極介電層141所覆蓋的部分之半導體鰭片120。在一些實施方式中，閘極電極層142包含半導體材料，例如多晶矽、非晶矽等等。閘極電極層142可摻雜或非摻雜。舉例而言，在一些實施方式中，閘極電極層142包含非摻雜之多晶矽，其以低壓化學氣相沉積(low-pressure chemical vapor deposition,LPCVD)法沉積而成。之後，多晶矽可基於半導體元件之類型而摻雜，例如，磷離子(或其他n型摻雜物)或硼(或其他p型摻雜物)。多晶矽可例示性地利用原位(in-situ)摻雜多晶矽的爐沉積。或者，閘極電極層142可包含多晶矽金屬合金或金屬閘極，其包含鎢(W)、鎳(Ni)、鋁(Al)、鉭(Ta)、鈦(Ti)或其組合。
半導體鰭片120包含通道區(未示於圖中)，此通道區係被閘極結構140所覆蓋並圍繞。半導體鰭片120可被摻雜以提供適用於n型鰭式場效電晶體(NMOS元件)或p型鰭式場效電晶體(PMOS元件)的通道。舉例來說，可利用離子植入、擴散、退火、及/或其他適合製程來摻雜半導體鰭片120。
半導體元件還包含至少一對間隔物150。間隔物150係分別毗鄰閘極結構140的相對兩側並形成於基材110上方。部分半導體鰭片120係被間隔物150所覆蓋。於一些實施方式中，間隔物150可包含氧化矽、氮化矽、氮氧化矽或其他合適的材料。間隔物150可包含單層或多層結構。
參閱第2圖，其為沿著第1圖所示之2-2線的剖面圖。半導體鰭片120包含至少一凹陷121於此對間隔物150之 間。凹陷121係形成於未被間隔物150與閘極結構140所覆蓋的部分半導體鰭片120上。更詳細地說，被閘極結構140與間隔物150所暴露的部分半導體鰭片120可被部分地移除(或部分地挖開)，以在半導體鰭片120中形成凹陷121。
半導體元件還包含至少一磊晶結構160。磊晶結構160係形成於半導體鰭片120上。更詳細地說，磊晶結構160係形成於半導體鰭片120的凹陷121中。於一些實施方式中，半導體鰭片120具有最頂面122。磊晶結構160朝基材110延伸至最頂面122下方。在一些實施方式中，複數磊晶結構160可分別磊晶成長於多個半導體鰭片120上。由於磊晶成長包含垂直成長與水平成長，故由一半導體鰭片120上所成長的磊晶結構160之一部分最終會融合於由另一鄰近的半導體鰭片120上所成長的磊晶結構160之一部分。因此，形成在不同半導體鰭片120上的磊晶結構160可融合為連續的磊晶結構，以助於源/汲接觸形成於其上。
磊晶結構160可利用一或多個磊晶製程而形成，使得矽特徵、矽鍺特徵、及/或其他合適的特徵可以以晶體態形成於半導體鰭片120上。在一些實施方式中，磊晶結構160之晶格常數可不同於半導體鰭片120之通道的晶格常數，藉此，磊晶結構160可在通道中產生應變或應力，以提升半導體元件之載子移動性並增加元件性能。
半導體元件還包含層間介電(interlayer dielectric；ILD)層180。層間介電層180係形成於基材110上以覆蓋磊晶結構160。層間介電層180可包含氧化矽、氮 化矽、氮氧化矽、碳化矽、低介電常數介電材料、或上述之組合。
半導體元件還包含至少一源/汲接觸190。源/汲接觸190係貫穿層間介電層180並接觸磊晶結構160之頂面169。於一些實施方式中，源/汲接觸190可包含鎢、鈷、銅、鋁或其他適當之導電材料。如第1圖所示，當形成於不同半導體鰭片120上的磊晶結構160融合為連續的磊晶結構時，源/汲接觸190可形成於這些磊晶結構160上。
在一些實施方式中，磊晶結構160為含鍺結構。舉例來說，磊晶結構160可包含矽鍺。磊晶結構160可利用化學氣相沉積(chemical vapor deposition；CVD)所形成。前導物可包含含矽氣體以及含鍺氣體，分別可例如為甲矽烷(SiH4)及甲鍺烷(GeH4)。含矽氣體與含鍺氣體的偏壓可被調控以改變鍺原子百分比與矽原子百分比。在一些實施方式中，成形的磊晶結構160可包含最頂部分PT、第一部分P1以及第二部分P2。最頂部分PT、第一部分P1與第二部分P2係沿著從半導體鰭片120往基材110的方向排列的。第一部分P1的鍺原子百分比高於最頂部分PT的鍺原子百分比及第二部分P2的鍺原子百分比。換句話說，第一部分P1上方的最頂部分PT與第一部分P1下方的第二部分P2所含有的鍺低於第一部分P1的鍺，藉此可助於使得成形的磊晶結構160具有適當尺寸及形狀的頂面169，從而助於源/汲接觸190形成於其上。在一些實施方式中，在磊晶結構160的磊晶成長過程中，含鍺氣體(如GeH4)之流率與含矽氣體(如SiH4)之流率的比例可被 控制或調配以形成前述最頂部分PT、第一部分P1與第二部分P2的鍺原子百分比。在一些實施方式中，鍺原子百分比亦可為鍺濃度。
在一些實施方式中，磊晶結構160可包含位於第一部分P1與第二部分P2之間的中間埋入層161。中間埋入層161的鍺原子百分比係沿著從基材110往半導體鰭片120的方向增加。換句話說，中間埋入層161的鍺原子百分比係沿著從第二部分P2往第一部分P1的方向增加。這樣的鍺原子百分比可助於磊晶結構160的頂面169成形為適當的尺寸及形狀，從而利於源/汲接觸190的形成。在一些實施方式中，中間埋入層161為含鍺漸變層，其鍺原子百分比係往上方位置遞增的。在一些實施方式中，中間埋入層161的最底位置(亦即，第二部分P2)的鍺原子百分比自約25%至約55%，而中間埋入層161之位於最底位置上方的其他位置的鍺原子百分比係往上方位置遞增的。在一些實施方式中，在中間埋入層161的磊晶成長過程中，含鍺氣體(如GeH4)之流率與含矽氣體(如SiH4)之流率的比例可被控制或調配以形成中間埋入層161的前述漸變鍺原子百分比。
在一些實施方式中，磊晶結構160還包含上埋入層162。上埋入層162係位於中間埋入層161與最頂部分PT之間。上埋入層162的鍺原子百分比係沿著從基材110往半導體鰭片120的方向減少。換句話說，上埋入層162之鍺原子百分比係沿著從第一部分P1往最頂部分PT的方向減少。這樣的鍺原子百分比可助於成形的最頂部分PT所含有的鍺少於中間埋 入層161的鍺。在一些實施方式中，上埋入層162為含鍺漸變層，其鍺原子百分比係往上方位置遞減的。在一些實施方式中，上埋入層162的最底位置(亦即，第一部分P1)的鍺原子百分比自約45%至約55%，且上埋入層162之位於最底位置上方的其他位置的鍺原子百分比係往上方位置遞減的。在一些實施方式中，在上埋入層162的磊晶成長過程中，含鍺氣體(如GeH4)之流率與含矽氣體(如SiH4)之流率的比例可被控制或調配以形成上埋入層162的前述漸變鍺原子百分比。
在一些實施方式中，磊晶結構160還包含最頂層163。最頂部分PT係位於最頂層163之最頂面，此面係相對於下方的上埋入層162及中間埋入層161。換句話說，上埋入層162係位於最頂層163與中間埋入層161之間。最頂層163的鍺原子百分比低於中間埋入層161的鍺原子百分比。最頂層163的鍺原子百分比至少部分地沿著從基材110往半導體鰭片120的方向減少。具體來說，最頂層163之至少一上部分的鍺原子百分比往上方位置減少，其可助於成形的最頂部分PT所含有的鍺少於最頂層163之其他下方位置的鍺。在一些實施方式中，最頂層163的鍺原子百分比自約15%至約25%。在一些實施方式中，最頂層163的最大鍺原子百分比係介於上埋入層162的最小鍺原子百分比與上埋入層162的最大鍺原子百分比之間。換句話說，最頂層163之下部分緊鄰上埋入層162，且此下部分的鍺原子百分比係沿著從基材110往半導體鰭片120的方向增加，以達到最頂層163的最大鍺原子百分比。最頂層163之上部分的鍺原子百分比係沿著相同方向減少，以達到最 頂層163的最小鍺原子百分比。在一些實施方式中，在最頂層163的磊晶成長過程中，含鍺氣體(如GeH4)之流率與含矽氣體(如SiH4)之流率的比例可被控制或調配以形成最頂層163的前述鍺原子百分比曲線。
在一些實施方式中，磊晶結構160還包含下埋入層164。下埋入層164係位於第二部分P2下方。第二部分P2的鍺原子百分比係介於下埋入層164的最小鍺原子百分比與下埋入層164的最大鍺原子百分比之間。這樣的鍺原子百分比可助於磊晶結構160的頂面169成形為適當尺寸與形狀，而利於源/汲接觸190的形成。換句話說，下埋入層164之不同位置的鍺原子百分比不同，且其最大鍺原子百分比係高於第二部分P2的鍺原子百分比，而下埋入層164的最小鍺原子百分比係低於第二部分P2的鍺原子百分比。在一些實施方式中，下埋入層164的鍺原子百分比自約25%至約35%。在一些實施方式中，在下埋入層164的磊晶成長過程中，含鍺氣體(如GeH4)之流率與含矽氣體(如SiH4)之流率的比例可被控制或調配以形成下埋入層164的前述鍺原子百分比曲線。
在一些實施方式中，半導體元件還包含摻雜層170。摻雜層170係位於磊晶結構160下方。換句話說，摻雜層170的位置比磊晶結構160的位置更低。磊晶結構160係共形地形成於摻雜層170上。摻雜層170可藉由通過凹陷121的表面摻雜適當的p型雜質，例如硼，於半導體鰭片120中。摻雜層170係位於下埋入層164下方。摻雜層170的鍺原子百分比係沿著從基材110往半導體鰭片120的方向增 加。換句話說，摻雜層170的鍺原子百分比係往下方位置減少。這樣的鍺原子百分比可助於磊晶結構160的頂面169成形為適當的尺寸及形狀，從而利於源/汲接觸190的形成。在一些實施方式中，在摻雜層170的形成過程中，含鍺氣體(如GeH4)之流率與含矽氣體(如SiH4)之流率的比例可被控制或調配以形成摻雜層170的前述鍺原子百分比曲線。
第3圖繪示依據一些實施方式的鍺原子百分比曲線圖。於第3圖中，曲線L1為摻雜層170的鍺原子百分比曲線；曲線L2為下埋入層164的鍺原子百分比曲線；曲線L3為中間埋入層161的鍺原子百分比曲線；曲線L4為上埋入層162的鍺原子百分比曲線；且曲線L5為最頂層163的鍺原子百分比曲線。藉由具有鍺原子百分比曲線L1-L5的磊晶結構160及摻雜層170，磊晶結構160的頂面169可成形為適當的尺寸及形狀，從而利於源/汲接觸190形成於其上。在磊晶結構160與摻雜層170的形成過程中，含鍺氣體(如GeH4)之流率與含矽氣體(如SiH4)之流率的比例可被控制或調配以形成鍺原子百分比曲線L1-L5。
磊晶結構160可摻雜適當雜質以做為半導體元件之源極或汲極區域。於一些實施方式中，磊晶結構160係摻雜p型雜質，例如硼。磊晶結構160之不同位置的硼濃度係不同的。換句話說，磊晶結構160的硼濃度係不均勻分布的。在一些實施方式中，p型雜質的濃度係有關於在植入製程中所採用的p型摻雜物劑量，因此硼摻雜物的劑量可被控制或調配以形成磊晶結構160之不均勻硼濃度。摻雜硼的磊 晶結構160可做為p型源/汲區域。因此，此半導體元件可做為p型鰭式場效電晶體。
在一些實施方式中，磊晶結構160的硼濃度從摻雜層170往最頂層163實質上增加。換句話說，摻雜層170的硼濃度係低於下埋入層164的硼濃度。下埋入層164的硼濃度係低於中間埋入層161的硼濃度。中間埋入層161的硼濃度係低於上埋入層162的硼濃度。上埋入層162的硼濃度係低於最頂層163的硼濃度。在一些實施方式中，摻雜層170的硼濃度係沿著從基材110往半導體鰭片120的方向擺盪的。舉例來說，可參閱第4圖，其繪示依據一些實施方式的硼濃度曲線圖。在第4圖中，曲線L6為摻雜層170的硼濃度曲線；曲線L7為下埋入層164的硼濃度曲線；曲線L8為中間埋入層161的硼濃度曲線；曲線L9為上埋入層162的硼濃度曲線；而曲線L10為最頂層163的硼濃度曲線。藉由具有此硼濃度曲線L6-L10的磊晶結構160及硼摻雜層170，磊晶結構160的頂面169可成形為適當的尺寸及形狀，從而利於源/汲接觸190形成於其上。植入製程中所採用的硼摻雜物的劑量可被控制或調配以實現硼濃度曲線L6至L10。在一些實施方式中，摻雜層170之硼濃度自約1e17cm-3至約1e21cm-3，下埋入層164之硼濃度自約3e20cm-3至約5e20cm-3，中間埋入層161之硼濃度自約6e20cm-3至約10e20cm-3，上埋入層162之硼濃度自約6e20cm-3至約10e20cm-3，最頂層163之硼濃度自約8e20cm-3至約11e20cm-3。
在一些實施方式中，成形的硼摻雜磊晶結構 160的深度自約45奈米至約65奈米。成形的硼摻雜磊晶結構160之頂面169可高於半導體鰭片120之最頂面122。頂面169至最頂面122的垂直距離可為5奈米。換句話說，磊晶結構160之一部分係溢出凹陷121外，而可助於形成源/汲接觸190。在一些實施方式中，最頂層163的厚度自約2.7奈米至約7.5奈米。除了最頂層163外的磊晶結構160之其他部分的最大寬度自約35奈米至約55奈米。此最大寬度係沿著多個磊晶結構160的排列方向所量測的，如第1圖所示。
第5A至12A圖繪示依據一些實施方式之半導體元件的形成方法在不同階段下的剖面圖，這些剖面圖係沿著如平行於第1圖所示之閘極結構140的長度方向所剖的。第5B至12B圖繪示對應於第5A至12A圖之不同剖面圖，這些剖面圖係沿著如第1圖中的2-2線所剖的。
參閱第5A及5B圖。半導體鰭片220係形成於基材210上並突起自基材210。半導體鰭片220可藉由，例如，光微影製程，來圖案化與蝕刻基材210所形成。在一些實施方式中，一光阻材料層(未繪示)置於基材210上。光阻材料層接著被照射(或曝光)成預定圖案(在此為半導體鰭片220)並顯影以去除部分之光阻材料。剩餘之光阻材料保護其下方之材料免於後續製程(例如蝕刻)的破壞。可注意的是，其他的遮罩，例如氧化物或氮化矽遮罩亦可用於蝕刻製程。
於第5A及5B圖中，形成複數個淺溝槽隔離結構230於基材210上。淺溝槽隔離結構230可利用四乙氧基矽烷(tetra-ethyl-ortho-silicate；TEOS)與氧氣當前導物以化學氣 相沉積(Chemical Vapor Deposition；CVD)製程形成。在一些其他實施方式中，淺溝槽隔離結構230可利用於基材210中摻雜離子，例如氧、氮、碳等等，而形成。在一些實施方式中，淺溝槽隔離結構230可為SOI晶圓上的絕緣層。
參閱第6A及6B圖。虛設閘極結構240係間隔性地形成於部分半導體鰭片220上並露出另一部分之半導體鰭片220。虛設閘極結構240可包含多晶矽，且可藉由沉積製程所形成，例如藉由CVD製程所形成。
參閱第7A及7B圖。介電層250係共形地形成於半導體鰭片220與虛設閘極結構240上。在一些實施方式中，介電層250包含氧化矽、氮化矽、氮氧化矽或其他合適的材料。介電層250可包含單層或多層結構。介電層250可以沉積製程形成，例如化學氣相沉積製程、物理氣相沉積製程、原子層沉積製程、濺鍍沉積製程或其他合適的製程。
參閱第8A及8B圖。可執行移除製程以移除部分介電層250與其下方的部分半導體鰭片220，使得部分半導體鰭片220係露出的。此移除製程可形成凹陷221於半導體鰭片220上，如第8B圖所示。介電層250之一些剩餘部分可做為一對間隔物252，其係位於虛設閘極結構240的相對兩側，如第8B圖所示。在一些實施方式中，間隔物252可用以偏移後續形成在凹陷221中的磊晶結構。間隔物252可進一步用以設計或調整後續形成之磊晶結構的輪廓。
移除製程可為乾式蝕刻、濕式蝕刻、或乾式與濕式蝕刻的組合。移除製程可包含微影製程以利於蝕刻製程。微 影蝕刻製程可包含光阻塗覆(例如旋塗)、軟烤、遮罩對準、曝光、曝光後烘烤、顯影光阻、沖洗、烘乾(例如硬烤)、其他合適製程或其組合。或者，微影製程可利用其他方法，例如無遮罩光微影、電子束寫入、與離子束寫入，執行或替代。在一些其他實施方式中，微影製程可執行奈米壓印技術。在一些實施方式中，可利用氫氟酸(HF)或其他合適溶液清洗凹陷221以執行預先清洗步驟，而助於後續磊晶成長。
參閱9A及9B圖。摻雜層260可形成於半導體鰭片220的凹陷221中。摻雜層260可摻雜適當的p型雜質，例如硼。舉例來說，可將硼通過凹陷221之露出表面摻雜入半導體鰭片220以形成摻雜層260。摻雜層260可藉由原位(in-situ)摻雜製程所形成。此摻雜製程可包含植入製程以將P型摻雜物，例如硼，通過半導體鰭片220的露出表面植入半導體鰭片220中。摻雜層260可具有如第4圖所示之鍺原子百分比曲線L1。此鍺原子百分比曲線可藉由，例如，控制含鍺氣體(如GeH4)之流率與含矽氣體(如SiH4)之流率的比例來實現。摻雜層260可具有如第5圖所示之硼濃度曲線L6。此硼濃度曲線可藉由控制植入製程中所用的硼摻雜物劑量來實現。
參閱第10A及10B圖。磊晶結構270係形成於半導體鰭片220之凹陷221中並於摻雜層260上。磊晶結構270可利用一或多個磊晶製程而形成，使得矽特徵、矽鍺特徵、及/或其他適當特徵能以晶體態而形成於半導體鰭片220上。在一些實施方式中，磊晶製程包含化學氣相沉積(例如氣相磊晶 (vapor-phase epitaxy；VPE)及/或超高真空化學氣相沉積(ultra-high vacuum CVD；UHV-CVD)、分子束磊晶、及/或其他合適的製程。磊晶製程可利用氣體及/或液體前導物，其與半導體鰭片220的化合物(如矽)交互作用。
磊晶結構270可為含鍺結構。舉例來說，磊晶結構270可包含矽鍺。磊晶結構270可採用化學氣相沉積所形成。前導物可包含含矽氣體以及含鍺氣體，分別可例如為甲矽烷(SiH4)及甲鍺烷(GeH4)。含矽氣體與含鍺氣體的偏壓可被調控以改變鍺原子百分比與矽原子百分比。進一步來說，在磊晶結構270的磊晶成長過程中，含鍺氣體(如GeH4)之流率與含矽氣體(如SiH4)之流率的比例可被控制或調配以形成第3圖所示之鍺原子百分比曲線L2-L5。由於磊晶成長包含垂直成長與水平成長，故由一半導體鰭片220上所成長的磊晶結構270之一部分最終會融合於由另一鄰近的半導體鰭片220上所成長的磊晶結構270之一部分。因此，形成在不同半導體鰭片220上的磊晶結構270可融合為連續的磊晶結構，以助於源/汲接觸形成於其上。
摻雜製程可被執行以摻雜適當的摻雜物於磊晶結構270中，以做為半導體元件之源極區域或汲極區域。舉例來說，磊晶結構270可為原位摻雜。摻雜種類包含p型摻雜物，例如硼(boron)或氟化硼(BF2)；n型摻雜物，例如磷或砷；及/或其他合適的摻雜物(包含其組合)。若磊晶結構270非原位摻雜，可執行一第二植入製程(即接面植入製程(junction implant process))以摻雜磊晶結構270。可執行一或多個退火 製程以活化磊晶結構270。退火製程包含快速熱退火(rapid thermal annealing,RTA)與/或雷射退火製程。
在一些實施方式中，摻雜製程係執行以不均勻摻雜硼摻雜物於磊晶結構270中，使得成形的磊晶結構270之不同位置的的硼濃度不同，或使得成形的磊晶結構270之硼濃度不均勻分布。具體來說，磊晶結構270可具有如第4圖所示之硼濃度曲線L7-L10。舉例來說，在對磊晶結構270的植入製程中，硼摻雜物之劑量可被控制或調配以形成如第4圖所示之硼濃度曲線L7-L10。這樣的硼濃度曲線可助於磊晶結構270的頂面271成形為適當尺寸及形狀，以利源/汲接觸形成於其上。
參閱第11A及11B圖。可執行後閘極(gate last)製程(或取代閘極(replacement gate)製程)以藉由閘極結構280來取代虛設閘極結構240。閘極結構280可包含閘極介電層281以及閘極電極層282。閘極電極層282可包含功函數金屬。在此較後段的步驟中提供閘極結構280可避免源/汲磊晶結構270的形成過程中，對功函數金屬造成穩定性問題。後閘極製程可包含藉由蝕刻製程移除虛設閘極結構240；藉由沉積製程形成閘極介電層281；藉由沉積製程形成閘極電極層282；藉由沉積製程形成介電覆蓋層於閘極電極層282上；以及藉由化學機械研磨(CMP)製程移除介電覆蓋層之非所需部分。
在移除虛設閘極結構240之前，層間介電層(ILD)290可形成於磊晶結構270上。層間介電層290包含氧化矽、氮化矽、氮氧化矽、碳化矽、低介電常數介電材料、 或上述之組合。層間介電層290可藉由沉積製程所形成，例如CVD製程。
參閱第12A及12B圖。源/汲接觸300係穿過層間介電層290而形成並接觸磊晶結構270之頂面271。源/汲接觸300的形成可包含藉由蝕刻製程往下蝕刻穿層間介電層290至磊晶結構270以形成接觸孔，並藉由沉積製程，例如CVD製程，將金屬沉積於接觸孔中，以形成源/汲接觸300。
上文概述若干實施方式之特徵，使得熟習此項技術者可更好地理解本揭露之態樣。熟習此項技術者應瞭解，可輕易使用本揭露作為設計或修改其他製程及結構的基礎，以便實施本文所介紹之實施方式的相同目的及/或實現相同優勢。熟習此項技術者亦應認識到，此類等效結構並未脫離本揭露之精神及範疇，且可在不脫離本揭露之精神及範疇的情況下產生本文的各種變化、替代及更改。
110‧‧‧基材
120‧‧‧半導體鰭片
130‧‧‧淺溝槽隔離結構
140‧‧‧閘極結構
141‧‧‧閘極介電層
142‧‧‧閘極電極層
150‧‧‧間隔物
160‧‧‧磊晶結構
169‧‧‧頂面
170‧‧‧摻雜層
180‧‧‧層間介電層
190‧‧‧源/汲接觸

Claims (10)

  1. 一種半導體元件，包含：一基材；至少一半導體鰭片，位於該基材上，該基材具有一凹陷於其上；以及至少一磊晶結構，位於該半導體鰭片之該凹陷中，其中該磊晶結構包含沿著從該半導體鰭片往該基材之一方向所排列的一最頂部分、一第一部分以及一第二部分，其中該第一部分的鍺原子百分比係高於該最頂部分的鍺原子百分比及該第二部分的鍺原子百分比。
  2. 如請求項1所述之半導體元件，其中該磊晶結構更包含位於該第一部分與該第二部分之間的一中間埋入層，其中該中間埋入層的鍺原子百分比係沿著從該基材往該半導體鰭片之一方向增加。
  3. 如請求項2所述之半導體元件，其中該磊晶結構更包含位於該中間埋入層與該最頂部分之間的一上埋入層，其中該上埋入層的鍺原子百分比係沿著從該基材往該半導體鰭片之一方向減少。
  4. 如請求項1所述之半導體元件，其中該磊晶結構更包含一最頂層，該最頂部分係位於該最頂層上，該最頂層之鍺原子百分比至少部分地沿著從該基材往該半導體鰭片之一方向減少。
  5. 如請求項4所述之半導體元件，其中該磊晶結構更包含位於該最頂層與該第一部分之間的一上埋入層，其中該最頂層之最大鍺原子百分比係介於該上埋入層之最小鍺原子百分比與該上埋入層之最大鍺原子百分比之間。
  6. 如請求項1所述之半導體元件，其中該磊晶結構更包含位於該第二部分下方的一下埋入層，其中該第二部分之鍺原子百分比係介於該下埋入層之最大鍺原子百分比與該下埋入層之最小鍺原子百分比之間。
  7. 一種半導體元件，包含：一基材；至少一半導體鰭片，位於該基材上，該半導體鰭片具有至少一凹陷於其上；以及至少一磊晶結構，位於該半導體鰭片之該凹陷中，其中該磊晶結構包含一最頂層以及位於該最頂層下方之一第一含鍺漸變層，其中該第一含鍺漸變層之鍺原子百分比高於該最頂層之鍺原子百分比並沿著從該基材往該半導體鰭片之一方向增加。
  8. 如請求項7所述之半導體元件，其中該磊晶結構更包含位於該最頂層與該第一含鍺漸變層之間的一第二含鍺漸變層，其中該第二含鍺漸變層之鍺原子百分比 係沿著從該基材往該半導體鰭片之該方向減少。
  9. 一種半導體元件之形成方法，包含：形成一半導體鰭片於一基材上；移除該半導體鰭片之至少一部分以形成至少一凹陷；以及形成至少一磊晶結構於該半導體鰭片之該凹陷中，其中該磊晶結構包含沿著從該半導體鰭片往該基材之一方向所排列的一最頂部分、一第一部分以及一第二部分，其中該第一部分的鍺濃度係高於該最頂部分的鍺濃度及該第二部分的鍺濃度。
  10. 如請求項9所述之半導體元件之形成方法，其中該磊晶結構之形成包含不均勻摻雜硼於該磊晶結構中。
TW105128966A 2015-09-15 2016-09-07 半導體元件及其形成方法 TWI603477B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201562218901P 2015-09-15 2015-09-15
US15/164,824 US10032873B2 (en) 2015-09-15 2016-05-25 Semiconductor device and method of forming the same

Publications (2)

Publication Number Publication Date
TW201712877A true TW201712877A (zh) 2017-04-01
TWI603477B TWI603477B (zh) 2017-10-21

Family

ID=58257540

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105128966A TWI603477B (zh) 2015-09-15 2016-09-07 半導體元件及其形成方法

Country Status (4)

Country Link
US (4) US10032873B2 (zh)
KR (1) KR101879042B1 (zh)
CN (1) CN106847916B (zh)
TW (1) TWI603477B (zh)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9691898B2 (en) * 2013-12-19 2017-06-27 Taiwan Semiconductor Manufacturing Co., Ltd. Germanium profile for channel strain
US11152251B2 (en) * 2017-07-31 2021-10-19 Taiwan Semiconductor Manufacturing Co., Ltd. Method for manufacturing semiconductor device having via formed by ion beam
KR102385567B1 (ko) * 2017-08-29 2022-04-12 삼성전자주식회사 반도체 장치 및 반도체 장치의 제조 방법
US11557676B2 (en) * 2017-09-29 2023-01-17 Intel Corporation Device, method and system to provide a stressed channel of a transistor
KR102606237B1 (ko) * 2018-02-09 2023-11-24 삼성전자주식회사 모스 트랜지스터를 포함하는 집적 회로 반도체 소자
US10763363B2 (en) * 2018-04-10 2020-09-01 Taiwan Semiconductor Manufacturing Co., Ltd. Gradient doped region of recessed fin forming a FinFET device
US10840355B2 (en) * 2018-05-01 2020-11-17 Taiwan Semiconductor Manufacturing Company, Ltd. Increasing source/drain dopant concentration to reduced resistance
US11227918B2 (en) * 2018-07-31 2022-01-18 Taiwan Semiconductor Manufacturing Company, Ltd. Melt anneal source and drain regions
US10720530B2 (en) * 2018-09-27 2020-07-21 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and methods of forming same
US11264237B2 (en) * 2018-09-28 2022-03-01 Taiwan Semiconductor Manufacturing Company, Ltd. Method of epitaxy and semiconductor device
US10867861B2 (en) * 2018-09-28 2020-12-15 Taiwan Semiconductor Manufacturing Company, Ltd. Fin field-effect transistor device and method of forming the same
US11257928B2 (en) 2018-11-27 2022-02-22 Taiwan Semiconductor Manufacturing Company, Ltd. Method for epitaxial growth and device
US11621325B2 (en) * 2019-03-28 2023-04-04 Intel Corporation Source or drain structures with low resistivity
CN113611736B (zh) * 2020-05-29 2022-11-22 联芯集成电路制造(厦门)有限公司 半导体元件及其制作方法
US11923436B2 (en) * 2020-08-07 2024-03-05 Taiwan Semiconductor Manufacturing Co., Ltd. Source/drain structure for semiconductor device
US20220069135A1 (en) * 2020-08-31 2022-03-03 Taiwan Semiconductor Manufacturing Co., Ltd. Epitaxial Features
US20220246611A1 (en) * 2021-01-29 2022-08-04 Taiwan Semiconductor Manufacturing Co., Ltd Semiconductor device and methods of forming
KR20230045715A (ko) * 2021-09-28 2023-04-05 삼성전자주식회사 반도체 소자 및 그의 제조 방법
CN116504828A (zh) * 2022-01-19 2023-07-28 联华电子股份有限公司 半导体元件

Family Cites Families (44)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10207740B4 (de) 2002-02-22 2005-08-25 Infineon Technologies Ag Verfahren zur Herstellung eines p-Kanal-Feldeffekttransistors auf einem Halbleitersubstrat
JP3634830B2 (ja) * 2002-09-25 2005-03-30 株式会社東芝 電力用半導体素子
US20060091490A1 (en) * 2004-11-03 2006-05-04 Hung-Wei Chen Self-aligned gated p-i-n diode for ultra-fast switching
US7312128B2 (en) * 2004-12-01 2007-12-25 Applied Materials, Inc. Selective epitaxy process with alternating gas supply
US8017487B2 (en) * 2006-04-05 2011-09-13 Globalfoundries Singapore Pte. Ltd. Method to control source/drain stressor profiles for stress engineering
US7538387B2 (en) * 2006-12-29 2009-05-26 Taiwan Semiconductor Manufacturing Company, Ltd. Stack SiGe for short channel improvement
JP5141029B2 (ja) * 2007-02-07 2013-02-13 富士通セミコンダクター株式会社 半導体装置とその製造方法
US7667271B2 (en) 2007-04-27 2010-02-23 Taiwan Semiconductor Manufacturing Company, Ltd. Fin field-effect transistors
KR101264113B1 (ko) * 2007-07-16 2013-05-13 삼성전자주식회사 변형된 채널을 갖는 ｃｍｏｓ 소자 및 이의 제조방법
US7973372B2 (en) * 2009-03-27 2011-07-05 National Semiconductor Corporation Semiconductor structure in which source and drain extensions of field-effect transistor are defined with different dopants
US8497528B2 (en) 2010-05-06 2013-07-30 Taiwan Semiconductor Manufacturing Company, Ltd. Method for fabricating a strained structure
US8440517B2 (en) 2010-10-13 2013-05-14 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET and method of fabricating the same
US9245805B2 (en) 2009-09-24 2016-01-26 Taiwan Semiconductor Manufacturing Company, Ltd. Germanium FinFETs with metal gates and stressors
US8362575B2 (en) 2009-09-29 2013-01-29 Taiwan Semiconductor Manufacturing Company, Ltd. Controlling the shape of source/drain regions in FinFETs
US8610240B2 (en) 2009-10-16 2013-12-17 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit with multi recessed shallow trench isolation
US8729627B2 (en) 2010-05-14 2014-05-20 Taiwan Semiconductor Manufacturing Company, Ltd. Strained channel integrated circuit devices
US8796759B2 (en) 2010-07-15 2014-08-05 Taiwan Semiconductor Manufacturing Company, Ltd. Fin-like field effect transistor (FinFET) device and method of manufacturing same
US8367498B2 (en) 2010-10-18 2013-02-05 Taiwan Semiconductor Manufacturing Company, Ltd. Fin-like field effect transistor (FinFET) device and method of manufacturing same
US8482079B2 (en) 2011-06-15 2013-07-09 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method of manufacturing the same
US8962400B2 (en) 2011-07-07 2015-02-24 Taiwan Semiconductor Manufacturing Company, Ltd. In-situ doping of arsenic for source and drain epitaxy
US8841701B2 (en) 2011-08-30 2014-09-23 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET device having a channel defined in a diamond-like shape semiconductor structure
US8723272B2 (en) 2011-10-04 2014-05-13 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET device and method of manufacturing same
US8723236B2 (en) 2011-10-13 2014-05-13 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET device and method of manufacturing same
US8603891B2 (en) * 2012-01-20 2013-12-10 Micron Technology, Inc. Methods for forming vertical memory devices and apparatuses
US9171925B2 (en) 2012-01-24 2015-10-27 Taiwan Semiconductor Manufacturing Company, Ltd. Multi-gate devices with replaced-channels and methods for forming the same
US8847293B2 (en) 2012-03-02 2014-09-30 Taiwan Semiconductor Manufacturing Company, Ltd. Gate structure for semiconductor device
US8785285B2 (en) 2012-03-08 2014-07-22 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor devices and methods of manufacture thereof
US8836016B2 (en) 2012-03-08 2014-09-16 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor structures and methods with high mobility and high energy bandgap materials
US8680576B2 (en) 2012-05-16 2014-03-25 Taiwan Semiconductor Manufacturing Company, Ltd. CMOS device and method of forming the same
US8729634B2 (en) 2012-06-15 2014-05-20 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET with high mobility and strain channel
KR20140042460A (ko) * 2012-09-28 2014-04-07 삼성전자주식회사 반도체 소자
US8809139B2 (en) 2012-11-29 2014-08-19 Taiwan Semiconductor Manufacturing Company, Ltd. Fin-last FinFET and methods of forming same
US8853025B2 (en) 2013-02-08 2014-10-07 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET/tri-gate channel doping for multiple threshold voltage tuning
US9093514B2 (en) 2013-03-06 2015-07-28 Taiwan Semiconductor Manufacturing Co., Ltd. Strained and uniform doping technique for FINFETs
US9831345B2 (en) 2013-03-11 2017-11-28 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET with rounded source/drain profile
US8906789B2 (en) 2013-03-13 2014-12-09 Taiwan Semiconductor Manufacturing Co., Ltd. Asymmetric cyclic desposition etch epitaxy
US9064893B2 (en) * 2013-05-13 2015-06-23 United Microelectronics Corp. Gradient dopant of strained substrate manufacturing method of semiconductor device
US9337337B2 (en) 2013-08-16 2016-05-10 Taiwan Semiconductor Manufacturing Company, Ltd. MOS device having source and drain regions with embedded germanium-containing diffusion barrier
US20150187664A1 (en) * 2013-12-26 2015-07-02 Intermolecular Inc. High Productivity Combinatorial Testing of Multiple Work Function Materials on the Same Semiconductor Substrate
KR102164542B1 (ko) * 2014-05-21 2020-10-12 삼성전자 주식회사 매립형 게이트 구조체를 갖는 반도체 소자 및 그 제조 방법
KR102216511B1 (ko) * 2014-07-22 2021-02-18 삼성전자주식회사 반도체 소자
US9269777B2 (en) * 2014-07-23 2016-02-23 Taiwan Semiconductor Manufacturing Company, Ltd. Source/drain structures and methods of forming same
US9455140B2 (en) * 2014-10-28 2016-09-27 Globalfoundries Inc. Methods of forming doped epitaxial SiGe material on semiconductor devices
US9601574B2 (en) * 2014-12-29 2017-03-21 Taiwan Semiconductor Manufacturing Company, Ltd. V-shaped epitaxially formed semiconductor layer

Also Published As

Publication number Publication date
KR101879042B1 (ko) 2018-07-16
TWI603477B (zh) 2017-10-21
US11749724B2 (en) 2023-09-05
CN106847916A (zh) 2017-06-13
US11024718B2 (en) 2021-06-01
US10505001B2 (en) 2019-12-10
US20210288151A1 (en) 2021-09-16
US20200006498A1 (en) 2020-01-02
US10032873B2 (en) 2018-07-24
US20170077244A1 (en) 2017-03-16
US20180108742A1 (en) 2018-04-19
KR20170032840A (ko) 2017-03-23
CN106847916B (zh) 2020-07-03

Similar Documents

Publication Publication Date Title
TWI603477B (zh) 半導體元件及其形成方法
TWI543365B (zh) 半導體裝置及其形成方法
US8497528B2 (en) Method for fabricating a strained structure
TWI595664B (zh) 半導體元件及其形成方法
US10868012B2 (en) Semiconductor device and manufacturing method thereof
US20150102411A1 (en) FinFET with Buried Insulator Layer and Method for Forming
KR101672602B1 (ko) Ｓｒａｍ ｆｉｎｆｅｔ 소자에 대한 구조물 및 방법
TWI623980B (zh) 半導體元件及其製造方法
US11233120B2 (en) Semiconductor device and manufacturing method thereof
US10770569B2 (en) Semiconductor device
US20170179120A1 (en) Semiconductor device and manufacturing method thereof
US20210104518A1 (en) Semiconductor device and manufacturing method thereof
KR20170028821A (ko) 반도체 디바이스 및 그 제조 방법
US20200411671A1 (en) Semiconductor device and manufacturing method thereof
US20200411321A1 (en) Semiconductor device and method for manufacturing the same
US20230361181A1 (en) Semiconductor Device and Method of Forming the Same