TW201721751A - 鎢與其他金屬之原子層蝕刻 - Google Patents

鎢與其他金屬之原子層蝕刻 Download PDF

Info

Publication number
TW201721751A
TW201721751A TW105126506A TW105126506A TW201721751A TW 201721751 A TW201721751 A TW 201721751A TW 105126506 A TW105126506 A TW 105126506A TW 105126506 A TW105126506 A TW 105126506A TW 201721751 A TW201721751 A TW 201721751A
Authority
TW
Taiwan
Prior art keywords
metal
etching
substrate
plasma
tungsten
Prior art date
Application number
TW105126506A
Other languages
English (en)
Inventor
楊文兵
暹華 陳
凱倫 賈考柏思 凱那瑞克
傑弗瑞 馬克思
金台昇
美華 沈
托爾斯滕 立爾
Original Assignee
蘭姆研究公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 蘭姆研究公司 filed Critical 蘭姆研究公司
Publication of TW201721751A publication Critical patent/TW201721751A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76886—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23F—NON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F4/00—Processes for removing metallic material from surfaces, not provided for in group C23F1/00 or C23F3/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32192—Microwave generated discharge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/3244—Gas supply means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/3244—Gas supply means
    • H01J37/32449—Gas control, e.g. control of the gas flow
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32715—Workpiece holder
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32715—Workpiece holder
    • H01J37/32724—Temperature
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02312—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour
    • H01L21/02315—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/334—Etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1068—Formation and after-treatment of conductors
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/042—Doping, graded, for tapered etching
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/914—Doping
    • Y10S438/924—To facilitate selective etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Analytical Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)
  • ing And Chemical Polishing (AREA)

Abstract

本說明書提供包含鎢(W)及鈷(Co)之金屬的原子層蝕刻(ALE, atomic layer etching)方法。本說明書中所揭露之該方法提供小至原子層級之精確的蝕刻控制，其中在若干實施例中，每循環蝕刻少如1 Å至10 Å。在若干實施例中，在不損害目標之表面的情況下提供方向性控制。該方法可包含用以形成反應性層之複數循環的改質操作，其後為用以蝕刻僅此經改質層的移除操作。該改質作用在不會自發性地蝕刻金屬表面的情況下執行。

Description

鎢與其他金屬之原子層蝕刻
本揭露內容係關於在基板上蝕刻金屬的方法。
半導體製程通常涉及使金屬(例如：鎢)沉積至特徵部中，以形成接點或內連線。當元件縮小，特徵部會變得更小且更難以填充，尤其是在先進邏輯與記憶體的應用中。金屬接點、金屬內連線、或其他金屬結構的製造可能涉及金屬的回蝕(etch back)。
本揭露內容的一態樣係關於一種在基板上蝕刻金屬的方法，該金屬係選自鎢(W)及鈷(Co)。其涉及(a) 將該金屬之表面暴露於鹵化物化學物以形成經改質的含鹵化物表面層；及(b) 將偏壓之電壓施加至該基板，同時將該經改質的含鹵化物表面層暴露於電漿，以藉此移除該經改質的含鹵化物表面層。在若干實施例中，該電漿為氬電漿，而步驟(b)中的該偏壓之電壓係介於約50 Vb至80 Vb之間。
在若干實施中，步驟(a)之該改質操作包含將該金屬之表面暴露於電漿。若在步驟(a)期間使用電漿，則在步驟(a)期間可將或不將偏壓施加至該基板。可維持該基板之溫度，以避免自發性地蝕刻該金屬。例如，在若干實施例中，步驟(a)涉及在小於150o C的溫度下將鎢暴露於含氯電漿，以避免鎢的自發性蝕刻。
本說明書亦提出一種用於處理半導體基板的設備，該設備包含：製程腔室，其包含噴淋頭及基板支撐體；電漿產生器；及控制器，其具有至少一處理器及一記憶體，其中該至少一處理器與該記憶體彼此通訊地連接，該至少一處理器至少與該流量控制硬體操作地連接，且該記憶體儲存用於下列操作之機器可讀指令：(i) 引入含鹵化物氣體以將鎢之表面改質；及(ii) 引入活化氣體並引燃電漿，以蝕刻至少部分的該鎢之經改質的表面。在若干實施中，該記憶體更儲存用於在操作(i)期間引燃電漿的機器可讀指令。在若干實施例中，該含鹵化物氣體為含氯氣體，而該記憶體更儲存用於在操作(i)期間將該基板支撐體之溫度維持在小於150o C的機器可讀指令。
以下進一步討論本揭露內容的此等與其他態樣。
在以下敘述中，為提供對於所呈現實施例之完整瞭解，將提出許多具體細節。在不具有這些具體細節之若干或全部的情況下，仍可實施本揭露實施例。在其他情況下，為避免不必要地混淆本揭露實施例，因此不詳細描述眾所周知的程序操作。雖然本揭露實施例將結合具體實施例而描述，但應瞭解其並非意欲限制本揭露實施例。
鎢金屬因其相當低的電阻率及電遷移特性而用於半導體產業中。其目前係作為低電阻率之金屬的內連線來使用，且正嘗試使用於新興記憶體之應用中。若干應用需要蝕刻鎢，且以具有原子的精確性之受控制的方式來進行蝕刻可能具有挑戰性。例如，遍及整個晶圓的、特徵部至特徵部間的、以及在表面的所蝕刻鎢之均勻性可能需為1 nm以內，且該均勻性指涉平滑性。當在特徵部中蝕刻鎢時，小開口(例如，小於20 nm)及負載效應(其中不同的特徵部尺寸具有不同的蝕刻速率)會提供額外的挑戰。使用連續製程的習知蝕刻無法針對鎢蝕刻的先進應用提供充分的蝕刻控制。
在另一範例中，鈷可替代銅作為內連線材料來使用。以鈷代替銅會帶來其本身的處理挑戰，包含，例如，鈷的蝕刻。目前，可使用濕式製程來將Co回蝕。然而，濕式蝕刻的速率可能會隨特徵部尺寸的改變而變化。此外，濕式製程可能會使基板表面變得極為粗糙，例如，較以乾式製程所蝕刻的表面更為粗糙。已經證實，由於非等向性電漿蝕刻的產物幾乎皆為或通常為非揮發性，因此使用非等向性電漿蝕刻來將Co回蝕係非常困難。非揮發性蝕刻產物可能會造成基板之其他暴露的部分上之瑕疵或蝕刻產物的再沉積。此等再沉積的瑕疵包含金屬，且其難以(如果不是不可能的情況)移除。因此，此金屬的電漿蝕刻通常在習知情況下係以物理性的濺射來達成，遺憾地，其會導致蝕刻選擇性太差以致於該製程無法用於生產中。
本說明書中所提供的係為金屬(包含鎢(W)、鈦(Ti)、及鈷(Co))的原子層蝕刻(ALE, atomic layer etching)方法，以及金屬氮化物及金屬氧化物(包含鎢氮化物(WN)、鉭氧化物(Ta2 O3 )、鉭氮化物(TaN)、鈦氧化物(TiO)、及鈦氮化物(TiN))的ALE蝕刻方法，以及類金屬鍺(Ge)的ALE蝕刻方法。本說明書中所提及的金屬指涉元素形式的金屬。類似地，除非另有指定，鍺指涉元素的鍺。本說明書中所提及的金屬氧化物及金屬氮化物指涉不限定於特定理想配比之該等金屬的氧化物及氮化物化合物，且包含例如氮氧化合物的化合物。應瞭解，金屬、金屬化合物、或鍺的層或膜中可能會存在若干量的雜質。
本說明書中所揭露之方法提供小至原子層級之精確的蝕刻控制，其中在若干實施例中，每循環蝕刻少如1 Å至10 Å。在若干實施例中，在不損害目標之表面的情況下提供方向性控制。
ALE係為使用相繼的自限制反應來移除材料之薄層的技術。一般而言，可使用任何合適的技術來執行ALE。原子層蝕刻技術之範例係描述於美國專利第8883028號，公告日為2014年11月11日；以及美國專利第8808561號，公告日為2014年8月19日，該等案係因描述例示性原子層蝕刻技術之目的而併入本說明書中以供參照。在各種實施例中，ALE可利用電漿來執行，或可加熱地來執行。「ALE循環」的概念與本說明書中許多實施例的討論有關。一般而言，ALE循環為用以執行一次蝕刻處理(例如蝕刻單層)的最小操作組。一循環的結果為將基板表面上至少若干的薄膜層蝕刻掉。通常，一ALE循環包含改質操作，以形成反應性層；接著為移除操作，以僅將此經改質的層移除或蝕刻掉。該循環可包含某些輔助操作，例如掃除副產物或反應物其中之一者。一般而言，一循環含有一專有操作順序範例。舉例而言，一ALE循環可包含下列操作：(i)輸送反應物氣體、(ii)將該反應物氣體自腔室中吹淨、(iii)輸送移除氣體及可選擇的電漿、以及(iv)吹淨腔室。依據各種實施例，可保形地或非保形地執行蝕刻。
圖1顯示ALE循環的兩個例示性示意圖解。圖171a-171e顯示一般性的ALE循環。在171a中，提供基板。在171b中，將基板的表面改質。在171c中，將用以改質基板的化學物吹淨。在171d中，蝕刻經改質的層。在171e中，移除經改質的層。類似地，圖172a-172e顯示蝕刻鎢膜的ALE循環之範例。在172a中，提供基板上的鎢層，該層包含許多鎢原子。在172b中，將反應物氣體氯引至基板，而將鎢層的表面改質。舉例而言，172b中的示意圖顯示，若干氯吸附於鎢的表面上。在172c中，將反應物氣體氯自腔室中吹淨。在172d中，使用方向性電漿來引入氬移除氣體(如Ar+ 電漿物種及箭頭所指示)，以將基板之經改質表面移除。該活化的蝕刻涉及惰性離子(例如：Ar+ )之使用，其利用低於濺射臨界值的能量來操作以供給吸附物種(在此範例中：Cl物種)能量，以每次將基板蝕刻掉單層。在此操作期間，對基板施加偏壓以將離子吸引向基板。在172e中，吹淨腔室並移除副產物。
ALE由於表面反應的自我限制之性質，會均勻地蝕刻。因此，ALE製程提供關於蝕刻操作的高度控制，而使蝕刻循環中所移除的材料量受到限制且不會蝕刻得太快，以便避免將材料從特徵部之表面徹底蝕刻。
所揭露之實施例涉及改質金屬、金屬氧化物、金屬氮化物、或鍺的表面，其係藉由以鹵化物化學物來改質該表面，以及暴露於活化氣體以移除經改質的該表面。
金屬及金屬化合物的ALE可能存在許多挑戰，包含在不會自發性地蝕刻表面的情況下與該表面進行交互作用以形成經改質層的改質化學物。若改質反應物自發性地蝕刻鎢表面，則不會發生參照圖1描述於上的自限制作用。因為鹵化物係用於鎢及其他金屬的習知連續蝕刻中，因此並未預料到其可用於ALE。若改質化學物不形成經改質層，則不會發生蝕刻。儘管氯化作用已於ALE製程中被用以改質表面(例如矽)，一般認為，因氯及矽間的負電性失配而發生此類表面的氯化作用，以使氯從矽吸引電子，而弱化了底下的鍵結。如此的機制可否對金屬表面(例如鎢)起作用尚不清楚。
可藉由本說明書中所揭露之實施例來蝕刻的材料包含W、Ti、及Co、鎢氮化物(WNx )、鉭氧化物(TaOx )、鉭氮化物(TaNx )、鈦氧化物(TiOx )、鈦氮化物(TiNx )、及Ge。在化合物膜的情況下，x可為任何適當的非零正數。
如圖1的範例中在171b所示，將待蝕刻的表面暴露於改質化學物，該改質化學物會與該表面進行交互作用以形成經改質層。在本說明書中所揭露的方法中，利用鹵化物的改質化學物。鹵化物的改質化學物可包括含溴(Br)的、含氯(Cl)的、或含氟(F)的化合物。含溴改質化學物之範例包含溴(Br2 , dibromine)及溴化氫(HBr)。含氯改質化學物之範例包含氯(Cl2 , chlorine)、三氯化硼(BCl3 )、及四氯化矽(SiCl4 )。含氟改質化學物之範例包含六氟化硫(SF6 )、四氟化碳(CF4 )、及四氟化矽(SiF4 )。在若干實施例中，鹵化物的改質化學物可包含兩或更多含鹵素化合物。舉例而言，Cl2 /BCl3 混合物可用以在ALE期間防止或減少氧化作用。
鹵化物的改質化學物在不會自發性地蝕刻表面的情況下與該表面進行交互作用。由於三氟化氮(NF3 )會自發性地蝕刻該表面(而非改質表面)，因此三氟化氮通常係過於強烈以致於無法在本說明書中所揭露之表面的ALE中利用。由於預期SF6 亦會自發性地蝕刻鎢，因此未預期SF6 能成功地用於鎢之ALE。不受特定理論侷限，據信SF6 及CF4 可藉由在表面上形成吸附之聚合物層來改質該表面，藉此容許ALE所提供的自限制協同蝕刻。
在另一範例中，在若干實施例中，可使用含硼化合物以在表面上沉積薄的含硼層。例如，申請於2015年6月24日的美國專利申請案公開號第14/794285號(其併入本說明書中以供參照)揭露了利用在Co上形成薄BClx 層的Co蝕刻。初沉積時來自基板表面之活性化的活化氣體、電漿、及活性化的鹵化物可執行原子層蝕刻。可利用可提供相當之沉積及活化功能的其他化學物(例如三溴化硼(BBr3 )及三碘化硼(BI3 ))來代替此方法中所使用的BCl3 。
依據各種實施例，改質操作可包含暴露於電漿。暴露於電漿可藉由增加表面改質之速率而增加產量。例如，電漿可藉由產生高反應性自由基及/或其他具能量的物種來引起表面改質，而用以加速改質作用。
取決於欲改質的表面以及改質化學物，電漿可用以改質在缺乏電漿之情況下不會經歷改質作用的表面。例如，儘管氯可自發性地與矽表面之矽原子以及鍺表面之鍺原子形成鍵結，如此一來電漿為可選擇的，但除非有足夠的能量能自Cl2 或其他Cl源產生Cl原子，否則鎢表面一般將不會經歷氯化作用。電漿氯化作用會產生Cl原子。熱能量亦可足以使Cl2 分解，儘管要在高於典型熱預算的溫度下。
若在改質操作期間利用電漿，則可使用偏壓或不使用偏壓。在許多情況下不使用偏壓，以避免離子轟擊及濺射。然而，小偏壓對於對改質物種提供方向性可為有用的。例如，如描述於同時申請的美國專利申請案第 號(代理人案號為3685/LAMRP203)，其併入本說明書中以供參照，低偏壓功率可用於鎢在凹陷特徵部中之ALE，該凹陷特徵部係以鎢部分填充。低偏壓會防止濺射，同時容許改質物種吸附於金屬的表面上。例如，偏壓可促使改質物種進入形成於特徵部中之開口的接縫。改質操作期間的例示性偏壓可為0 Vb至100 Vb、0 Vb至50 Vb、或0 Vb至20 Vb的範圍。
用語「偏壓功率」及「偏壓電壓」在本說明書中係用以描述被施加至基座的偏壓。臨界偏壓功率或臨界偏壓電壓指涉，在基座上之基板表面上的材料被濺射之前施加至基座之偏壓的最大電壓。臨界偏壓功率因此部分取決於待蝕刻的材料、用於產生電漿的氣體、用於引燃電漿的電漿功率、及電漿頻率。如本說明書中所述之偏壓功率或偏壓電壓係以伏特來測量，其以單位「V」或「Vb」來表示，其中b指涉偏壓(bias)。
圖2提供製程流程圖，其描繪依據所揭露實施例之方法中的操作。在圖2之操作202中，將基板提供至腔室。基板可為矽晶圓，例如，200-mm晶圓、300-mm晶圓、或450-mm晶圓，包含具有沉積於其上之一或更多材料(例如：介電的、導電的、或半導電的材料)層的晶圓。圖案化的基板可具有「特徵部」(例如：穿孔或接觸孔)，其特徵可為狹窄及/或內凹的開口、特徵部內之頸縮、及高縱橫比其中一或更多者。該等特徵部可形成於上述該等層其中一或更多者中。特徵部的一範例為在半導體基板或該基板上之層中的孔洞或穿孔。另一範例為基板或層中的凹槽。
基板包含如上所述之金屬、金屬氧化物、或金屬氮化物膜的暴露表面。依據各種實施例，暴露表面可存在於垂直表面(例如，特徵部之側壁)、水平表面(例如，毯覆層、場區、或特徵部底部)，或兩者。在若干實施例中，例如，金屬可自以該金屬部分填充的特徵部被蝕刻。在若干實施例中，例如，基板包含金屬或金屬化合物膜的毯覆層。基板更可包含先前在基板上沉積及圖案化的圖案化遮罩層。待以ALE蝕刻的材料可藉由任何適當的方法(例如原子層沉積(ALD, atomic layer deposition)、化學氣相沉積法(CVD, chemical vapor deposition)、濺射及其他物理氣相沉積法(PVD, physical vapor deposition)、或電鍍法或無電電鍍法)事先沉積。
在操作204中，將基板暴露於鹵化物化學物以將基板之暴露的金屬或金屬化合物表面改質。可以氣體或電漿的形式來提供鹵化物化學物。在若干實施例中，可提供反應物種或活性化物種，例如，原子的物種、自由基、或高能量分子。活化作用可包含電漿活化、熱活化、紫外線活化等。例如，在若干實施例中，氣體可藉由在進入腔室前或處於腔室中時暴露於熱、輻射、或其他能量來源而活化。在若干實施例中，可將原子或自由基的物種(例如自遠端電漿反應器)輸送至腔室。
改質操作會形成薄的反應性表面層，其具有較未改質之材料更容易被移除的厚度。依據各種實施例，鹵化物物種可吸附於暴露的金屬或金屬化合物表面上或與其反應，以藉此將其改質。例示性鹵化物化學物係描述於上，且包含Br2 、HBr、Cl2 、BCl3 、SiCl4 、SF6 、CF4 、及SiF4 。依據各種實施例，可將這些以氣體形式，單獨或者與載氣或其他氣體一起供應至腔室。載氣的範例包含氮(N2 )、氬(Ar)、氖(Ne)、氦(He)、及其組合。在若干實施例中，可加入氫(H2 )以平衡鹵化物物種的濃度。
可基於待蝕刻的材料來選擇特定的鹵化物化學物，其中選擇可用於改質待蝕刻之表面的化學物。此外，該化學物之選擇可用以調整蝕刻速率、材料移除量的控制、對基板上之下方層或另一暴露材料的選擇性、以及用以限制氧化作用。
例如，含氟化學物會造成較以氯為基礎的化學物更快速的蝕刻速率，在若干實施例中，其中每循環蝕刻一些單層。此有助於增加產量，其中有大量的材料待蝕刻。在可適於非常精確地控制移除的應用中，可使用含氯化學物。選擇性亦可藉由鹵化物的改質化學物來控制。例如，用於金屬蝕刻的Cl2 或Cl2 /BCl3 對如SiN或SiO的介電質具高度選擇性，因此在利用該等化學物時，大量保留的情況較佳。在若干實施例中，方法包含使用Cl2 與含硼化合物(例如BCl3 )的混合物。不受特定理論侷限，據信硼的添加可防止不需要的表面之氧化作用。然而，過多的硼可能會導致沉積作用。在若干實施例中，Cl2 /BCl3 混合物有0.5%與10%(體積百分比)的BCl3 ，例如，約5%的BCl3 。
若利用電漿改質，電漿可在腔室中由氣體產生。此可由含鹵化物氣體產生各種活性化的物種。應將本說明書中所提及的含鹵化物氣體或鹵化物化學物理解為包含由如此的氣體所產生之物種。在若干實施例中，可控制電漿，以使操作204期間腔室中之活性化的物種主要或實質上為自由基物種。在若干實施例中，腔室中實質上不存在離子態的物種。此情況可促進基板表面的化學改質，而非基板表面的蝕刻。然而，如上所述，在若干實施例中，可利用偏壓來吸引改質物種。在如此的實施例中，可控制電漿，以使低能量離子態物種存在。
在改質操作中使用偏壓可使改質及後續移除的深度能受到控制。此可有助於高縱橫比特徵部中的蝕刻，並提供以下情況的控制：ALE是否貫穿至特徵部中，或實質上保持在特徵部的上緣及場域上。
在若干實施例中，可在改質操作之後執行吹淨。在吹淨操作中，可將非表面鍵結活性改質物種自腔室移除。此可藉由吹淨及/或排空製程腔室來移除改質氣體而完成，而不需移除吸附層。藉由熄滅電漿及使剩餘的物種衰變，且可選擇地結合吹淨及/或排空腔室，可移除在電漿中所產生的物種。可使用任何惰性氣體(例如N2 、Ar、Ne、He、及其組合)來完成吹淨。
在操作206中，使用活化的移除氣體，例如，活化氣體、濺射氣體、或化學性反應氣體來將經改質層自基板移除。例如，可使用氬。在移除操作中，可將基板暴露於能量來源(例如，會引起移除作用的活化或濺射氣體、或化學性反應物種)，例如氬或氦，以蝕刻基板。在若干實施例中，可藉由離子轟擊來執行移除操作。
在使用離子轟擊的實施例中，ALE為方向性的，且相較於垂直表面(例如側壁)，其會優先蝕刻水平表面。然而，在若干實施例中，移除作用可為等向性的。
可控制移除氣體的量，例如以僅蝕刻材料的目標量。在各種實施例中，在改質操作與移除操作間，腔室的壓力可能會改變。移除氣體的壓力可取決於腔室之尺寸、移除氣體之流率，反應器之溫度、基板之類型、任何載氣之流率、及待蝕刻之材料的量。
在移除期間，可選擇性地施加偏壓以促進方向性離子轟擊。選擇偏壓功率，以防止濺射但容許移除氣體蝕刻材料。可依據活化的移除氣體對於基板上的金屬或含金屬化合物膜之臨界濺射產率來選擇偏壓功率。如本說明書中所使用之濺射指涉物理性移除基板表面的至少若干。離子轟擊指涉物種物理性轟擊於基板表面上。
圖3顯示例示性濺射產率，其係基於由N. Matsunami、Y. Yamamura、Y. Itikawa、N. Itoh、Y. Kazumata、S. Miyagawa、K. Morita、R. Shimizu、及H. Tawara所完成的「Energy Dependence of the Yields of Ion-Induced Sputtering of Monatomic Solids」(IPPJ-AM-32 (Institute of Plasma Physics, Nagoya University, Japan, 1983))所計算。
該圖顯示所計算之利用氬離子垂直入射之鎢的濺射產率，相對於氬離子能量(或臨界偏壓功率)。該計算使用32 eV的數值作為濺射臨界值。稍微高於該臨界值，即在40 eV氬離子能量的情況下，濺射產率似乎為每一離子約0.001個原子(0.001 atoms/ion)。然而，在80 eV離子能量的情況下，濺射產率已增加了30倍。此例示性曲線指示足以蝕刻金屬同時防止基板上的氬之濺射作用的最大氬離子能量。儘管圖3提供濺射臨界值曲線的定性圖，但針對特定系統及最大可容許濺射產率，可根據實驗來測定濺射臨界值。以一系統而言，針對氬離子，在80 Vb可觀察到鎢濺射。就此而言，使用氬離子來進行鎢移除之期間的偏壓功率可設定在小於約80 Vb、或小於約50 Vb、或介於約50 Vb至80 Vb間。在若干實施例中，若可容許一些少量的濺射，可在高於臨界偏壓功率的情況下執行操作206。取決於特定製程，亦存在移除臨界電壓，在該移除臨界電壓之下不會發生移除。應注意，濺射臨界值會根據待蝕刻的金屬、金屬化合物、或其他材料而改變。
轉向圖2，在若干實施例中，在操作206後，可吹淨腔室。吹淨製程可為在操作204之後用於吹淨的該等製程之任一者，如以上所討論。
如本說明書中所述，在將材料引至腔室中的操作中，在涉及使用電漿之原子層蝕刻的若干實施例中，藉由在處理基板或晶圓之前將化學物引至腔室中來使反應器或腔室穩定化。可使用與穩定化之後的操作中欲使用之化學物相同的流率、壓力、溫度、及其他條件來使腔室穩定化。在若干實施例中，使腔室穩定化可涉及不同的參數。在若干實施例中，在操作204及206期間，載氣(例如，N2 、Ar、Ne、He、及其組合)係連續地流動。在若干實施例中，僅在操作206期間使用載氣。在若干實施例中，在移除期間不流動載氣。
在若干實施例中，執行操作204及206可能會構成執行ALE一次。若材料未被充分蝕刻，則可重複操作204及206。在各種實施例中，可循環地重複改質及移除操作，例如約1至約30循環，或約1至約20循環。可包含任何合適數量的ALE循環，以蝕刻所需之膜的量。在若干實施例中，循環地重複ALE以將基板上之層的表面蝕刻約1Å至約50Å。在若干實施例中，ALE的循環將基板上之層的表面蝕刻約2Å至約50Å之間。
若重複，操作204及206期間的化學物及製程條件可固定不變或在循環間改變。例如，在若干實施例中，可使用不同的鹵化物化學物。如上所述， 含氟化學物對於較快速的蝕刻而言係有用的，而含氯化學物可提供更多的控制。就此而言，使化學物在循環間改變可為有利的，例如，從使用含氟化學物之較強烈的蝕刻移至使用含氯化學物之較不強烈的蝕刻。在若干實施例中，可在接近蝕刻製程末端時改變化學物，以對下層材料提供高選擇性。在另一範例中，在若干實施例中，可在接近蝕刻製程末端時降低偏壓電壓。例如，可在蝕刻剩下0.5nm、1nm、或其他適當的量時降低偏壓電壓。在若干實施例中，可將偏壓修改成對下層材料提供高選擇性的偏壓。
製程參數可依據所使用之設備以及改質化學物、移除物種、及待蝕刻的材料而改變。在各種實施例中，電漿可為感應耦合電漿、或電容耦合電漿、或微波電漿。若在改質操作期間利用電漿，可控制功率及壓力以防止或減少介電質蝕刻。如以上所指示，含矽介電質容易受到含氟化學物的蝕刻。就其而言，氟吸附或其他改質係於溫和的條件下進行；在低功率制度下操作以保留主體可為有用的。較高的壓力亦有助於減少不需要的介電質蝕刻。
可控制溫度以提供平滑的表面。在若干實施例中，當使用氯電漿時，於約150o C以下的溫度下執行鎢之ALE。在約150o C以上的溫度下，在氯電漿存在的情況下，鎢可能會自發性地蝕刻。此可能導致在含氯步驟期間以及後續Ar電漿期間進行蝕刻，該情況可能會造成比起ALE，較接近連續蝕刻的製程。再者，因為氯蝕刻居於主宰地位，所造成的表面可能係粗糙的。
感應耦合電漿之功率可設定於約30 W至約1500 W之間。如以上所指示，功率可設定為夠低至不會引起基板之直接電漿蝕刻的位準。例示性範圍可介於30 W至500 W之間，或30 W至200 W之間。功率係針對300 mm晶圓而給定，且隨表面面積而變化。例示性壓力可介於10 Torr至80 Torr之間，或30 Torr至60 Torr之間。在移除操作期間，可使用較低壓力(例如，2 mTorr至90 mTorr)。
儘管以上敘述集中於金屬、金屬氧化物、及金屬氮化物膜，但本說明書中所揭露之方法可用於鍺的ALE。在鍺將自特徵部被非等向性地蝕刻的實施例中，每n循環就氧化鍺表面可為有利的，以保護特徵部之側壁免於被蝕刻。此係由於鍺為高反應性的。
範例
鎢之ALE：圖4顯示曲線圖，該等曲線圖定性地顯示針對鎢之ALE蝕刻情況下之ALE的蝕刻速率，其作為氯化時間及氬移除時間的函數。圖4中的曲線圖顯示自限制作用，其指示鎢的蝕刻不是自發性的，且ALE係成功地實施。使用電漿氯化。
標繪相對於氯化偏壓功率之鎢的蝕刻速率，其中針對存在氯吸附且無氬離子轟擊之情況下的蝕刻，以及針對存在氯吸附且存在氬離子轟擊之情況下的原子層蝕刻(ALE, atomic layer etch)製程。結果標繪於圖5中。虛線描繪相對於氯化偏壓(例如，氯吸附期間的偏壓功率)之鎢的蝕刻速率，其係針對涉及在900 W下吸附氯及引燃電漿、且無氬離子轟擊的製程。實線描繪相對於氯化偏壓之鎢的蝕刻速率，其係針對涉及在900 W下吸附氯及引燃電漿、之後以60 V的偏壓功率進行氬離子轟擊的製程。如圖5中所示，氯化偏壓臨界電壓係為約60 V。注意氯化偏壓小於60 V之處，若不使用氬之離子轟擊則鎢不會受到蝕刻。氯化偏壓大於60 V之處，不存在氬之離子轟擊的鎢之蝕刻速率係遠低於存在氬離子轟擊之製程的鎢之蝕刻速率。此等結果顯示，在各種實施例中，氬離子轟擊可用以調整利用ALE方法蝕刻金屬的速率，藉此1) 在氯化期間，在不進行蝕刻的情況下，氯吸附於鎢基板上，以及2) 藉由將偏壓功率設定為低於濺射臨界值，氬之離子轟擊期間的偏壓功率係受到控制以減少或防止物理性移除(或濺射)。
用以促進特徵部填充的鎢之ALE進一步範例係在同時申請的美國專利申請案第14/830683號(代理人案號為LAMRP203/3685-2US)中提供，該案係因所有目的而併入本說明書中以供參照。
鉭蝕刻：利用電漿氯化並接續Ar移除(ALE循環)來蝕刻鉭金屬，並與僅有Ar移除的情況進行比較。結果係標繪於圖6中，其顯示無協同效應。尤其，ALE循環的氯化作用並不會改善蝕刻速率。此情況指示ALE失敗。設備
現描述感應耦合電漿(ICP, inductively coupled plasma)反應器，其在某些實施例中可適用於原子層蝕刻(ALE, atomic layer etching)操作與原子層沉積(ALD, atomic layer deposition)操作。此類ICP反應器亦描述於申請於2013年12月10日，發明名稱為 「IMAGE REVERSAL WITH AHM GAP FILL FOR MULTIPLE PATTERNING」的美國專利申請案公開號第2014/0170853號中，該案係因所有目的而整體併入本說明書中以供參照。儘管本文中描述ICP反應器，但應瞭解，在若干實施例中，亦可使用電容耦合電漿反應器。
圖7示意地呈現感應耦合電漿之整合蝕刻與沉積設備700的橫剖面圖，其適合用於實施本說明書文的某些實施例，該設備之一範例係為由加州佛蒙特(Fremont, CA.)的蘭姆研究公司(Lam Research Corp.)所生產的Kiyo®反應器。感應耦合電漿設備700包含整體的製程腔室724，其結構上由腔室壁701與窗711界定。腔室壁701可由不鏽鋼或鋁製成。窗711可由石英或其他介電材料製成。可選擇的內部電漿柵750將整體的製程腔室724分成上部子腔室702與下部子腔室703。在大部分的實施例中，可移除電漿柵750，藉此使用由子腔室702與703所形成的腔室空間。卡盤717係設置在下部子腔室703中，並靠近底部的內表面。卡盤717係配置以接收並固持半導體基板或晶圓719，蝕刻與沉積製程係在其上方執行。卡盤717可為用於支撐晶圓719(當存在時)的靜電卡盤。在若干實施例中，邊緣環(未顯示)圍繞卡盤717，且具有幾乎與晶圓719(當存在於卡盤717上時)之頂部表面齊平的上表面。卡盤717亦可包含靜電電極，用以夾持及去夾持晶圓719。為此目的可設置濾波器與DC卡盤電源(未顯示)。亦可設置用以將晶圓719舉升離開卡盤717的其他控制系統。可使用射頻(RF)電源723對卡盤717充電。RF電源723係透過連接件727而連接至匹配電路721。匹配電路721係透過連接件725而連接至卡盤717。以此方式，RF電源723係連接至卡盤717。
用於電漿產生的元件包含設置於窗711的上方的線圈733。在若干實施例中，所揭露之實施例中未使用線圈。線圈733係由導電材料所製成，且至少包含完整的一匝。圖7中所示之線圈733的範例包含三匝。線圈733的截面以符號呈現，具有符號「X」的線圈旋轉延伸進入頁面，而具有符號「●」的線圈旋轉延伸出頁面。用於電漿產生的元件亦包含RF電源741，其配置以將RF功率供應至線圈733。通常，RF電源741係透過連接件745而連接至匹配電路739。匹配電路739係透過連接件743而連接到線圈733。以此方式，RF電源741係連接至線圈733。可選擇的法拉第屏蔽(Faraday shield)749係設置於線圈733與窗711之間。法拉第屏蔽749係維持與線圈733之間有一間隔距離。法拉第屏蔽749係鄰近地設置於窗711的上方。線圈733、法拉第屏蔽749、及窗711各配置成彼此實質上互相平行。法拉第屏蔽749可避免金屬或其他物種沉積於製程腔室724的窗711上。
製程氣體(例如：載氣、含鹵素氣體、氬等)可透過設置於上部子腔室702中的一或更多主要氣流入口760、及/或透過一或更多側氣流入口770而流至製程腔室中。相似地，儘管未明確顯示，但可使用類似的氣流入口將製程氣體供應至電容耦合電漿處理腔室。可使用真空泵浦740(例如一或二階式機械乾式泵浦、及/或渦輪分子泵浦)以將製程氣體自製程腔室724中抽離，並用以維持製程腔室724內的壓力。例如，真空泵浦740可用於在ALE之吹淨操作期間將下部子腔室703抽空。可使用閥控式導管將真空泵浦流體地連接至製程腔室724，以便選擇性地控制由真空泵浦所提供之真空環境的運用。此可透過在操作性電漿處理期間運用封閉迴路控制流量限制裝置(例如節流閥(未顯示)或鐘擺閥(未顯示))而達成。相似地，對電容耦合電漿處理腔室亦可運用真空泵浦與閥控式流體連接。
在設備700的操作期間，可透過氣流入口760及/或770供應一或更多的製程氣體。在某些實施例中，亦可僅透過主要氣流入口760或僅透過側氣流入口770來供應製程氣體。在若干情況下，如圖所示之該等氣流入口可被更複雜的氣流入口所取代，例如一或更多的噴淋頭。法拉第屏蔽749及/或可選擇的柵750可包含容許製程氣體輸送至製程腔室724的內部通道與孔洞。法拉第屏蔽749與可選擇的柵750其中一者或兩者，可作為用於輸送製程氣體的噴淋頭。在若干實施例中，液體汽化與輸送系統可設置於製程腔室724之上游，以使液態反應物或前驅物一旦被汽化，汽化的反應物或前驅物即經由氣流入口760及/或770而被引至製程腔室724中。
射頻功率自RF電源741供應至線圈733，以使RF電流流經線圈733。流經線圈733的RF電流在線圈733的周圍產生電磁場。電磁場在上部子腔室702中產生感應電流。各種所產生的離子及自由基與晶圓719間的物理及化學交互作用會蝕刻晶圓719的特徵部並在晶圓719上沉積層。
揮發性蝕刻及/或沉積副產物可透過埠口722自下部子腔室703移除。本說明書中所揭露的卡盤717可在範圍介於約10°C與約250°C之間的升高溫度下操作。該溫度將取決於製程操作與特定配方。
當設備700安裝於無塵室或製造設施中時，設備700可耦接至設施(未顯示)。設施包含管路系統，其可提供處理氣體、真空、溫度控制、及環境微粒控制。當此等設施安裝在目標製造設施中時，此等設施係耦接至設備700。此外，設備700可耦接至傳送腔室，其容許機械臂使用一般自動化技術將半導體晶圓傳送進出設備700。
在若干實施例中，系統控制器730(其可包含一或更多實體或邏輯的控制器)控制製程腔室724的若干或全部的操作。系統控制器730可包含一或更多記憶體裝置及一或更多處理器。例如，記憶體可包含用以進行改質化學物(例如，含氯改質化學物)與移除氣體(例如，氬)的流動間之交替的指令，或用以引燃電漿或施加偏壓的指令。例如，記憶體可包含用以在某些操作期間設定約0 V與約200 V間之功率的偏壓的指令。在若干實施例中，設備700包含轉換系統，其用於在執行所揭露實施例時控制流率及持續期間。在若干實施例中，設備700可具有上達約500 ms、或上達約750 ms的轉換時間。轉換時間可取決於流動化學、所選擇的配方、反應器的架構、及其他因素。
在若干實施例中，可將所揭露實施例整合於多站序列式沉積(MSSD, Multi-Station-Sequential-Deposition)腔室架構上，其中沉積站其中一者可由ALE站所取代，以容許整合之沉積/蝕刻/沉積製程可使用類似的化學物，以達到較佳的填充及更快速的產量能力。
在若干實施例中，系統控制器730係為系統的部分，該系統可為上述範例的部分。此類系統可包含半導體處理設備，含一或複數處理工具、一或複數腔室、用於處理的一或複數工作台、及/或特定處理元件(晶圓基座、氣流系統等)。該等系統可與電子裝置整合，以於半導體晶圓或基板之處理前、處理期間、及處理後控制其操作。可將該等電子裝置整合至系統控制器730中，其可控制一或複數系統的各種元件或子部件。依據處理參數及/或系統之類型，可將系統控制器730程式化以控制本說明書中所揭露之製程的任一者，包含製程氣體之輸送、溫度設定(如：加熱及/或冷卻)、壓力設定、真空設定、功率設定、射頻(RF, radio frequency)產生器設定、RF匹配電路設定、頻率設定、流率設定、流體輸送設定、位置及操作設定、進出工具及連接至特定系統或與特定系統介面接合的其他傳送工具及/或負載鎖室之晶圓傳送。
廣泛而言，可將系統控制器730定義為具有接收指令、發送指令、控制操作、允許清潔操作、允許端點量測等之各種積體電路、邏輯、記憶體、及/或軟體的電子設備。該積體電路可包含儲存程式指令的韌體形式之晶片、數位信號處理器(DSPs, digital signal processors)、定義為特殊應用積體電路(ASICs, application specific integrated circuits)之晶片、及/或執行程式指令(如：軟體)之一或更多的微處理器或微控制器。程式指令可為以各種個別設定(或程式檔案)之形式傳送到控制器的指令，其定義用以在半導體晶圓上、或針對半導體晶圓、或對系統執行特定製程的操作參數。在若干實施例中，該操作參數可為由製程工程師所定義之配方的部分，該配方係用以在晶圓之一或更多的層、材料、金屬、氧化物、矽、二氧化矽、表面、電路、及/或晶粒的製造或移除期間，完成一或更多的處理步驟。
在若干實施中，系統控制器730可為電腦的部分或耦接至電腦，該電腦係與系統整合、耦接至系統、或透過網路連接至系統、或上述之組合。例如，控制器係可位於「雲端」、或為晶圓廠主機電腦系統的全部或部分，其可允許晶圓處理之遠端存取。該電腦能達成對該系統之遠端存取，以監視製造操作之目前製程、查看過去製造操作之歷史、查看來自許多製造操作之趨勢或性能指標，來改變目前處理之參數，以設定處理步驟來接續目前的處理、或開始新的製程。在若干範例中，遠端電腦(如：伺服器)可透過網路將製程配方提供給系統，該網路可包含區域網路或網際網路。該遠端電腦可包含可達成參數及/或設定之輸入或編程的使用者介面，該等參數或設定接著自該遠端電腦傳送至該系統。在若干範例中，系統控制器730接收資料形式之指令，在一或更多的操作期間，其針對該待執行的處理步驟之各者而指定參數。應瞭解，該等參數可特定於待執行之製程的類型、及工具(控制器係配置成與該工具介面接合或控制該工具)的類型。因此，如上所述，系統控制器730可分散，例如藉由包含一或更多的分離的控制器，其透過網路連接在一起並朝共同的目標而作業，例如本說明書中所敘述之製程及控制。用於此類目的之分開的控制器之範例可為腔室上之一或更多的積體電路，其與位於遠端(例如為平台等級、或為遠端電腦的部分)之一或更多的積體電路連通，其結合以控制該腔室上的製程。
範例系統可包含(但不限於)電漿蝕刻腔室或模組、沉積腔室或模組、旋轉沖洗腔室或模組、金屬電鍍腔室或模組、潔淨腔室或模組、斜邊蝕刻腔室或模組、物理氣相沉積(PVD, physical vapor deposition)腔室或模組、化學氣相沉積(CVD, chemical vapor deposition)腔室或模組、ALD腔室或模組、ALE腔室或模組、離子植入腔室或模組、徑跡腔室或模組、及可與半導體晶圓之製造及/或生產有關或用於其中的任何其他半導體處理系統。結論
儘管已為了清楚理解之目的而詳加敘述前述實施例，但顯而易見的，在所附請求項之範圍內，可實施某些變更及修改。應注意，實施本實施例之製程、系統、及設備有許多替代方式。因此，應將本發明實施例視為說明性的，而非限制性的，且不將該等實施例限於本說明書中所提出的細節。
171a-171e‧‧‧步驟
172a-172e‧‧‧步驟
202‧‧‧操作
204‧‧‧操作
206‧‧‧操作
700‧‧‧設備
701‧‧‧腔室壁
702‧‧‧子腔室
703‧‧‧子腔室
711‧‧‧窗
717‧‧‧卡盤
719‧‧‧晶圓
721‧‧‧匹配電路
722‧‧‧埠口
723‧‧‧RF電源
724‧‧‧製程腔室
725‧‧‧連接件
727‧‧‧連接件
730‧‧‧系統控制器
733‧‧‧線圈
739‧‧‧匹配電路
740‧‧‧泵浦
741‧‧‧RF電源
743‧‧‧連接件
745‧‧‧連接件
749‧‧‧法拉第屏蔽
750‧‧‧柵
760‧‧‧氣流入口
770‧‧‧氣流入口
圖1係為基板上之膜的原子層蝕刻(ALE, atomic layer etching)之範例的示意圖解。
圖2係為製程流程圖，其描繪依據某些所揭露實施例所執行的操作。
圖3係為所計算之使用氬離子垂直入射之鎢的濺射產率之曲線圖。
圖4顯示曲線圖，該等曲線圖定性地繪示ALE的蝕刻速率，其係為ALE製程(包含電漿氯化及利用活性化之氬氣體的移除)之氯化時間及氬移除步驟時間的函數。
圖5係為針對相對於氯化偏壓功率之鎢的蝕刻速率所收集的實驗數據之曲線圖。
圖6係為曲線圖，其比較僅使用氬移除相對於接續於電漿氯化後之氬移除的鉭蝕刻之蝕刻速率，其作為偏壓電壓的函數。
圖7係為用於執行某些所揭露實施例之範例製程設備的示意圖。

Claims (16)

  1. 一種在基板上蝕刻金屬的方法，該金屬係選自鎢(W)及鈷(Co)，該方法包含下列步驟： (a) 將該金屬之表面暴露於鹵化物化學物以形成經改質的含鹵化物表面層；及 (b) 將偏壓之電壓施加至該基板，同時將該經改質的含鹵化物表面層暴露於電漿，以藉此移除該經改質的含鹵化物表面層。
  2. 如申請專利範圍第1項之在基板上蝕刻金屬的方法，其中該電漿為氬電漿，而步驟(b)中的該偏壓之電壓係介於約50 Vb至80 Vb之間。
  3. 如申請專利範圍第1項之在基板上蝕刻金屬的方法，其中步驟(a)包含將該金屬之表面暴露於電漿。
  4. 如申請專利範圍第3項之在基板上蝕刻金屬的方法，其中在步驟(a)期間將偏壓施加至該基板。
  5. 如申請專利範圍第3項之在基板上蝕刻金屬的方法，其中步驟(a)期間的該偏壓之電壓小於或等於100 Vb。
  6. 如申請專利範圍第3項之在基板上蝕刻金屬的方法，其中步驟(a)期間的該偏壓之電壓小於或等於50 Vb。
  7. 如申請專利範圍第1項之在基板上蝕刻金屬的方法，其中該金屬為鎢(W)。
  8. 如申請專利範圍第7項之在基板上蝕刻金屬的方法，其中步驟(a)包含將該金屬之表面暴露於含氯電漿。
  9. 如申請專利範圍第8項之在基板上蝕刻金屬的方法，其中步驟(a)期間的該基板之溫度小於150o C。
  10. 如申請專利範圍第1項之在基板上蝕刻金屬的方法，其中該金屬為鈷(Co)。
  11. 如申請專利範圍第1項之在基板上蝕刻金屬的方法，其中在不蝕刻該金屬之表面的情況下執行步驟(a)。
  12. 一種用於處理半導體基板的設備，該設備包含： 製程腔室，其包含噴淋頭及基板支撐體， 電漿產生器，及 控制器，其具有至少一處理器及一記憶體， 其中該至少一處理器與該記憶體彼此通訊地連接， 該至少一處理器至少與流量控制硬體操作地連接，且 該記憶體儲存用於下列操作之機器可讀指令： (i)引入含鹵化物氣體以將鎢之表面改質；及 (ii)引入活化氣體並引燃電漿，以蝕刻至少部分的該鎢之經改質的表面。
  13. 如申請專利範圍第12項之用於處理半導體基板的設備，其中該記憶體更儲存用於在操作(i)期間引燃電漿的機器可讀指令。
  14. 如申請專利範圍第13項之用於處理半導體基板的設備，其中該含鹵化物氣體為含氯氣體，而該記憶體更儲存用於在操作(i)期間將該基板支撐體之溫度維持在小於150o C的機器可讀指令。
  15. 如申請專利範圍第12項之用於處理半導體基板的設備，更包含直流電源，其用以施加偏壓於該基板支撐體，而該記憶體更儲存用於在操作(ii)期間將該偏壓之電壓設定為小於約80 Vb的機器可讀指令。
  16. 如申請專利範圍第12項之用於處理半導體基板的設備，其中該記憶體更儲存用於循環地重複操作(i)及(ii)的機器可讀指令。
TW105126506A 2015-08-19 2016-08-19 鎢與其他金屬之原子層蝕刻 TW201721751A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201562207250P 2015-08-19 2015-08-19
US15/239,138 US10096487B2 (en) 2015-08-19 2016-08-17 Atomic layer etching of tungsten and other metals

Publications (1)

Publication Number Publication Date
TW201721751A true TW201721751A (zh) 2017-06-16

Family

ID=58157593

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105126506A TW201721751A (zh) 2015-08-19 2016-08-19 鎢與其他金屬之原子層蝕刻

Country Status (6)

Country Link
US (1) US10096487B2 (zh)
JP (1) JP2017063186A (zh)
KR (2) KR102663156B1 (zh)
CN (1) CN106469678A (zh)
SG (1) SG10201606891SA (zh)
TW (1) TW201721751A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI810629B (zh) * 2020-08-18 2023-08-01 南韓商圓益Ｉｐｓ股份有限公司 原子層蝕刻方法及裝置
TWI812063B (zh) * 2021-04-22 2023-08-11 日商日立全球先端科技股份有限公司 蝕刻方法

Families Citing this family (44)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9806252B2 (en) 2015-04-20 2017-10-31 Lam Research Corporation Dry plasma etch method to pattern MRAM stack
US9870899B2 (en) 2015-04-24 2018-01-16 Lam Research Corporation Cobalt etch back
US9972504B2 (en) 2015-08-07 2018-05-15 Lam Research Corporation Atomic layer etching of tungsten for enhanced tungsten deposition fill
US10096487B2 (en) 2015-08-19 2018-10-09 Lam Research Corporation Atomic layer etching of tungsten and other metals
US9984858B2 (en) * 2015-09-04 2018-05-29 Lam Research Corporation ALE smoothness: in and outside semiconductor industry
US10727073B2 (en) 2016-02-04 2020-07-28 Lam Research Corporation Atomic layer etching 3D structures: Si and SiGe and Ge smoothness on horizontal and vertical surfaces
US10229837B2 (en) * 2016-02-04 2019-03-12 Lam Research Corporation Control of directionality in atomic layer etching
US9991128B2 (en) 2016-02-05 2018-06-05 Lam Research Corporation Atomic layer etching in continuous plasma
KR20170122910A (ko) * 2016-04-27 2017-11-07 성균관대학교산학협력단 원자층 식각방법
US10269566B2 (en) 2016-04-29 2019-04-23 Lam Research Corporation Etching substrates using ale and selective deposition
US9837312B1 (en) * 2016-07-22 2017-12-05 Lam Research Corporation Atomic layer etching for enhanced bottom-up feature fill
US10566212B2 (en) 2016-12-19 2020-02-18 Lam Research Corporation Designer atomic layer etching
US20180294168A1 (en) * 2017-04-11 2018-10-11 Tokyo Electron Limited Method for anisotropic dry etching of titanium-containing films
TWI619840B (zh) * 2017-06-30 2018-04-01 國立交通大學 化學氣相沈積裝置
JP6772117B2 (ja) * 2017-08-23 2020-10-21 株式会社日立ハイテク エッチング方法およびエッチング装置
JP7034645B2 (ja) * 2017-09-22 2022-03-14 株式会社Ｓｃｒｅｅｎホールディングス 基板処理方法および基板処理装置
US10763083B2 (en) 2017-10-06 2020-09-01 Lam Research Corporation High energy atomic layer etching
US20190131130A1 (en) * 2017-10-31 2019-05-02 Lam Research Corporation Etching metal oxide substrates using ale and selective deposition
KR102016927B1 (ko) * 2017-11-01 2019-10-21 한국기초과학지원연구원 원자층 연마 방법 및 이를 위한 연마 장치
US10460988B2 (en) * 2017-12-21 2019-10-29 Tokyo Electron Limited Removal method and processing method
KR20240029787A (ko) 2018-03-30 2024-03-06 램 리써치 코포레이션 내화성 금속들 및 다른 고 표면 결합 에너지 재료들의 원자 층 에칭 및 평활화 (smoothing)
CN112219266B (zh) * 2018-04-13 2024-06-25 玛特森技术公司 以使用烷基卤化物生成的反应性核素处理工件
JP7133975B2 (ja) * 2018-05-11 2022-09-09 東京エレクトロン株式会社 エッチング方法およびエッチング装置
US20220148885A1 (en) * 2018-11-15 2022-05-12 Tokyo Electron Limited Systems For Etching A Substrate Using A Hybrid Wet Atomic Layer Etching Process
US10982335B2 (en) * 2018-11-15 2021-04-20 Tokyo Electron Limited Wet atomic layer etching using self-limiting and solubility-limited reactions
DE102018221188A1 (de) * 2018-12-07 2020-06-10 Carl Zeiss Smt Gmbh Verfahren zum in situ Schutz einer Aluminiumschicht und optische Anordnung für den VUV-Wellenlängenbereich
JP2020136602A (ja) * 2019-02-25 2020-08-31 株式会社Adeka エッチング方法
JP6963097B2 (ja) * 2019-04-22 2021-11-05 株式会社日立ハイテク プラズマ処理方法
SG11202111745YA (en) * 2019-05-15 2021-11-29 Showa Denko Kk Metal removal method, dry etching method, and production method for semiconductor element
US11094598B2 (en) 2019-07-11 2021-08-17 Globalfoundries U.S. Inc. Multiple threshold voltage devices
KR20220037509A (ko) 2019-07-31 2022-03-24 램 리써치 코포레이션 Mram 패터닝을 위한 화학적 에칭 비휘발성 재료들
JP7300945B2 (ja) * 2019-09-13 2023-06-30 東京エレクトロン株式会社 クリーニング方法およびクリーニングプログラムを記録する記録媒体
WO2021053778A1 (ja) * 2019-09-19 2021-03-25 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、記録媒体及び基板処理装置
CN113140458B (zh) * 2020-01-17 2024-03-01 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法
JP7394665B2 (ja) * 2020-03-11 2023-12-08 東京エレクトロン株式会社 基板処理方法及び基板処理装置
KR102428642B1 (ko) * 2020-06-01 2022-08-02 인하대학교 산학협력단 구리 박막의 건식 식각방법
CN114097064A (zh) * 2020-06-25 2022-02-25 株式会社日立高新技术 真空处理方法
US11658043B2 (en) 2020-09-03 2023-05-23 Applied Materials, Inc. Selective anisotropic metal etch
US11915941B2 (en) 2021-02-11 2024-02-27 Tokyo Electron Limited Dynamically adjusted purge timing in wet atomic layer etching
JP2022164060A (ja) 2021-04-15 2022-10-27 東京エレクトロン株式会社 エッチング方法及び処理装置
JP2024522394A (ja) * 2021-06-03 2024-06-19 アプライド マテリアルズ インコーポレイテッド 金属フィーチャーの原子層エッチング
US11802342B2 (en) 2021-10-19 2023-10-31 Tokyo Electron Limited Methods for wet atomic layer etching of ruthenium
US11866831B2 (en) 2021-11-09 2024-01-09 Tokyo Electron Limited Methods for wet atomic layer etching of copper
KR102688218B1 (ko) * 2023-10-31 2024-07-25 인하대학교 산학협력단 순환 식각을 이용한 코발트 박막의 식각 방법

Family Cites Families (94)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5416280B2 (zh) 1971-12-30 1979-06-21
JPH061769B2 (ja) 1983-08-10 1994-01-05 株式会社日立製作所 アルミナ膜のパターニング方法
DE4241045C1 (de) 1992-12-05 1994-05-26 Bosch Gmbh Robert Verfahren zum anisotropen Ätzen von Silicium
JPH06326060A (ja) 1993-05-12 1994-11-25 Hitachi Ltd 固体表面加工方法
US5482802A (en) 1993-11-24 1996-01-09 At&T Corp. Material removal with focused particle beams
US6022806A (en) 1994-03-15 2000-02-08 Kabushiki Kaisha Toshiba Method of forming a film in recess by vapor phase growth
US5527425A (en) 1995-07-21 1996-06-18 At&T Corp. Method of making in-containing III/V semiconductor devices
JPH0945670A (ja) 1995-07-29 1997-02-14 Hewlett Packard Co <Hp> Ｉｉｉ族−ｎ系結晶の気相エッチング方法および再成長方法
US5789265A (en) 1995-08-31 1998-08-04 Kabushiki Kaisha Toshiba Method of manufacturing blue light-emitting device by using BCL3 and CL2
WO1999036956A1 (en) 1998-01-13 1999-07-22 Applied Materials, Inc. Etching methods for anisotropic platinum profile
US6177353B1 (en) 1998-09-15 2001-01-23 Infineon Technologies North America Corp. Metallization etching techniques for reducing post-etch corrosion of metal lines
SE9903213D0 (sv) 1999-06-21 1999-09-10 Carl Fredrik Carlstroem Dry etching process of compound semiconductor materials
US8696875B2 (en) 1999-10-08 2014-04-15 Applied Materials, Inc. Self-ionized and inductively-coupled plasma for sputtering and resputtering
US6458694B2 (en) 2000-01-24 2002-10-01 Ebara Corporation High energy sputtering method for forming interconnects
JP3662472B2 (ja) 2000-05-09 2005-06-22 エム・エフエスアイ株式会社 基板表面の処理方法
US6527855B2 (en) 2000-10-10 2003-03-04 Rensselaer Polytechnic Institute Atomic layer deposition of cobalt from cobalt metallorganic compounds
US20020058409A1 (en) 2000-11-16 2002-05-16 Ching-Te Lin Elimination of overhang in liner/barrier/seed layers using post-deposition sputter etch
US6448192B1 (en) 2001-04-16 2002-09-10 Motorola, Inc. Method for forming a high dielectric constant material
JP4429605B2 (ja) 2001-05-04 2010-03-10 東京エレクトロン株式会社 シーケンシャルな堆積及びエッチングを備えたイオン化ｐｖｄ方法及び装置
US6635965B1 (en) 2001-05-22 2003-10-21 Novellus Systems, Inc. Method for producing ultra-thin tungsten layers with improved step coverage
US7955972B2 (en) 2001-05-22 2011-06-07 Novellus Systems, Inc. Methods for growing low-resistivity tungsten for high aspect ratio and small features
US7589017B2 (en) 2001-05-22 2009-09-15 Novellus Systems, Inc. Methods for growing low-resistivity tungsten film
US7141494B2 (en) 2001-05-22 2006-11-28 Novellus Systems, Inc. Method for reducing tungsten film roughness and improving step coverage
US7005372B2 (en) 2003-01-21 2006-02-28 Novellus Systems, Inc. Deposition of tungsten nitride
US20030015704A1 (en) 2001-07-23 2003-01-23 Motorola, Inc. Structure and process for fabricating semiconductor structures and devices utilizing the formation of a compliant substrate for materials used to form the same including intermediate surface cleaning
US8110489B2 (en) 2001-07-25 2012-02-07 Applied Materials, Inc. Process for forming cobalt-containing materials
US6884730B2 (en) 2002-07-02 2005-04-26 Headway Technologies, Inc. Method of etching a film of magnetic material and method of manufacturing a thin-film magnetic head
US6933239B2 (en) 2003-01-13 2005-08-23 Applied Materials, Inc. Method for removing conductive residue
US6841484B2 (en) 2003-04-17 2005-01-11 Chentsau Ying Method of fabricating a magneto-resistive random access memory (MRAM) device
JP2004332045A (ja) 2003-05-07 2004-11-25 Renesas Technology Corp 多層膜材料のドライエッチング方法
US6844258B1 (en) 2003-05-09 2005-01-18 Novellus Systems, Inc. Selective refractory metal and nitride capping
US7341946B2 (en) 2003-11-10 2008-03-11 Novellus Systems, Inc. Methods for the electrochemical deposition of copper onto a barrier layer of a work piece
US7115522B2 (en) 2004-07-09 2006-10-03 Kabushiki Kaisha Toshiba Method for manufacturing semiconductor device
US8288828B2 (en) 2004-09-09 2012-10-16 International Business Machines Corporation Via contact structure having dual silicide layers
US7196955B2 (en) 2005-01-12 2007-03-27 Hewlett-Packard Development Company, L.P. Hardmasks for providing thermally assisted switching of magnetic memory elements
JP4860219B2 (ja) 2005-02-14 2012-01-25 東京エレクトロン株式会社 基板の処理方法、電子デバイスの製造方法及びプログラム
US7214626B2 (en) 2005-08-24 2007-05-08 United Microelectronics Corp. Etching process for decreasing mask defect
US9230818B2 (en) 2006-02-02 2016-01-05 Trustees Of Boston University Planarization of GaN by photoresist technique using an inductively coupled plasma
WO2007145679A2 (en) 2006-02-02 2007-12-21 Trustees Of Boston University Planarization of gan by photoresist technique using an inductively coupled plasma
US7795148B2 (en) 2006-03-28 2010-09-14 Tokyo Electron Limited Method for removing damaged dielectric material
US20070238301A1 (en) 2006-03-28 2007-10-11 Cabral Stephen H Batch processing system and method for performing chemical oxide removal
US7368393B2 (en) 2006-04-20 2008-05-06 International Business Machines Corporation Chemical oxide removal of plasma damaged SiCOH low k dielectrics
US7416989B1 (en) 2006-06-30 2008-08-26 Novellus Systems, Inc. Adsorption based material removal process
KR101330707B1 (ko) 2007-07-19 2013-11-19 삼성전자주식회사 반도체 장치의 형성 방법
US7772114B2 (en) 2007-12-05 2010-08-10 Novellus Systems, Inc. Method for improving uniformity and adhesion of low resistivity tungsten film
EP2240968A1 (en) 2008-02-08 2010-10-20 Illumitex, Inc. System and method for emitter layer shaping
US8247030B2 (en) 2008-03-07 2012-08-21 Tokyo Electron Limited Void-free copper filling of recessed features using a smooth non-agglomerated copper seed layer
US7948044B2 (en) 2008-04-09 2011-05-24 Magic Technologies, Inc. Low switching current MTJ element for ultra-high STT-RAM and a method for making the same
US8252194B2 (en) 2008-05-02 2012-08-28 Micron Technology, Inc. Methods of removing silicon oxide
US8058170B2 (en) 2008-06-12 2011-11-15 Novellus Systems, Inc. Method for depositing thin tungsten film with low resistivity and robust micro-adhesion characteristics
US8551885B2 (en) 2008-08-29 2013-10-08 Novellus Systems, Inc. Method for reducing tungsten roughness and improving reflectivity
US8404561B2 (en) 2009-05-18 2013-03-26 Taiwan Semiconductor Manufacturing Company, Ltd. Method for fabricating an isolation structure
US9034768B2 (en) 2010-07-09 2015-05-19 Novellus Systems, Inc. Depositing tungsten into high aspect ratio features
US8124531B2 (en) 2009-08-04 2012-02-28 Novellus Systems, Inc. Depositing tungsten into high aspect ratio features
US20110139748A1 (en) 2009-12-15 2011-06-16 University Of Houston Atomic layer etching with pulsed plasmas
US8664070B2 (en) 2009-12-21 2014-03-04 Taiwan Semiconductor Manufacturing Company, Ltd. High temperature gate replacement process
KR101080604B1 (ko) 2010-02-09 2011-11-04 성균관대학교산학협력단 원자층 식각 장치 및 이를 이용한 식각 방법
US8227344B2 (en) 2010-02-26 2012-07-24 Tokyo Electron Limited Hybrid in-situ dry cleaning of oxidized surface layers
KR101340793B1 (ko) * 2010-07-09 2013-12-11 노벨러스 시스템즈, 인코포레이티드 고 종횡비 특징부 내부로 텅스텐 증착하기
JP5416280B2 (ja) 2010-08-19 2014-02-12 株式会社アルバック ドライエッチング方法及び半導体装置の製造方法
US20130200391A1 (en) 2010-09-28 2013-08-08 North Carolina State University Gallium nitride based structures with embedded voids and methods for their fabrication
US8124505B1 (en) 2010-10-21 2012-02-28 Hrl Laboratories, Llc Two stage plasma etching method for enhancement mode GaN HFET
US8546263B2 (en) 2011-04-27 2013-10-01 Applied Materials, Inc. Method of patterning of magnetic tunnel junctions
US8617411B2 (en) * 2011-07-20 2013-12-31 Lam Research Corporation Methods and apparatus for atomic layer etching
US20130099277A1 (en) 2011-10-25 2013-04-25 The Regents Of The University Of California SELECTIVE DRY ETCHING OF N-FACE (Al,In,Ga)N HETEROSTRUCTURES
US9666414B2 (en) 2011-10-27 2017-05-30 Applied Materials, Inc. Process chamber for etching low k and other dielectric films
US8808561B2 (en) 2011-11-15 2014-08-19 Lam Research Coporation Inert-dominant pulsing in plasma processing systems
US8883028B2 (en) 2011-12-28 2014-11-11 Lam Research Corporation Mixed mode pulsing etching in plasma processing systems
US20130313561A1 (en) 2012-05-25 2013-11-28 Triquint Semiconductor, Inc. Group iii-nitride transistor with charge-inducing layer
JP2014049466A (ja) 2012-08-29 2014-03-17 Tokyo Electron Ltd エッチング処理方法及び基板処理装置
JP5918108B2 (ja) 2012-11-16 2016-05-18 東京エレクトロン株式会社 プラズマ処理方法及びプラズマ処理装置
EP2920814A4 (en) 2012-11-16 2016-11-02 Massachusetts Inst Technology SEMICONDUCTOR STRUCTURE AND EDGE PROCESSING FOR SAVING
FR3000600B1 (fr) 2012-12-28 2018-04-20 Commissariat Energie Atomique Procede microelectronique de gravure d'une couche
US20140335666A1 (en) 2013-05-13 2014-11-13 The Government Of The United States Of America, As Represented By The Secretary Of The Navy Growth of High-Performance III-Nitride Transistor Passivation Layer for GaN Electronics
US9362163B2 (en) 2013-07-30 2016-06-07 Lam Research Corporation Methods and apparatuses for atomic layer cleaning of contacts and vias
FR3017241B1 (fr) 2014-01-31 2017-08-25 Commissariat Energie Atomique Procede de gravure plasma
US9257638B2 (en) 2014-03-27 2016-02-09 Lam Research Corporation Method to etch non-volatile metal materials
US9773683B2 (en) 2014-06-09 2017-09-26 American Air Liquide, Inc. Atomic layer or cyclic plasma etching chemistries and processes
TWI593015B (zh) 2014-07-10 2017-07-21 東京威力科創股份有限公司 基板之高精度蝕刻方法
FR3023971B1 (fr) 2014-07-18 2016-08-05 Commissariat Energie Atomique Procede de formation des espaceurs d'une grille d'un transistor
US9520294B2 (en) 2014-08-29 2016-12-13 Applied Materials, Inc. Atomic layer etch process using an electron beam
US10381227B2 (en) 2014-12-18 2019-08-13 The Regents Of The University Of Colorado, A Body Corporate Methods of atomic layer etching (ALE) using sequential, self-limiting thermal reactions
US9576811B2 (en) 2015-01-12 2017-02-21 Lam Research Corporation Integrating atomic scale processes: ALD (atomic layer deposition) and ALE (atomic layer etch)
US9478433B1 (en) 2015-03-30 2016-10-25 Applied Materials, Inc. Cyclic spacer etching process with improved profile control
US9806252B2 (en) 2015-04-20 2017-10-31 Lam Research Corporation Dry plasma etch method to pattern MRAM stack
US9870899B2 (en) 2015-04-24 2018-01-16 Lam Research Corporation Cobalt etch back
JP2017022368A (ja) 2015-06-05 2017-01-26 ラム リサーチ コーポレーションＬａｍ Ｒｅｓｅａｒｃｈ Ｃｏｒｐｏｒａｔｉｏｎ ＧａＮ及びその他のＩＩＩ−Ｖ材料の原子層エッチング
US9449843B1 (en) 2015-06-09 2016-09-20 Applied Materials, Inc. Selectively etching metals and metal nitrides conformally
US9972504B2 (en) 2015-08-07 2018-05-15 Lam Research Corporation Atomic layer etching of tungsten for enhanced tungsten deposition fill
US10096487B2 (en) 2015-08-19 2018-10-09 Lam Research Corporation Atomic layer etching of tungsten and other metals
US9984858B2 (en) 2015-09-04 2018-05-29 Lam Research Corporation ALE smoothness: in and outside semiconductor industry
US9991128B2 (en) 2016-02-05 2018-06-05 Lam Research Corporation Atomic layer etching in continuous plasma
US9837312B1 (en) 2016-07-22 2017-12-05 Lam Research Corporation Atomic layer etching for enhanced bottom-up feature fill
US10566212B2 (en) 2016-12-19 2020-02-18 Lam Research Corporation Designer atomic layer etching

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI810629B (zh) * 2020-08-18 2023-08-01 南韓商圓益Ｉｐｓ股份有限公司 原子層蝕刻方法及裝置
US11784029B2 (en) 2020-08-18 2023-10-10 Wonik Ips Co., Ltd. Method and apparatus for atomic layer etching
TWI812063B (zh) * 2021-04-22 2023-08-11 日商日立全球先端科技股份有限公司 蝕刻方法

Also Published As

Publication number Publication date
US20170053810A1 (en) 2017-02-23
KR20170022922A (ko) 2017-03-02
CN106469678A (zh) 2017-03-01
KR102663156B1 (ko) 2024-05-02
KR20240058831A (ko) 2024-05-07
US10096487B2 (en) 2018-10-09
SG10201606891SA (en) 2017-03-30
JP2017063186A (ja) 2017-03-30

Similar Documents

Publication Publication Date Title
US10096487B2 (en) Atomic layer etching of tungsten and other metals
KR102510612B1 (ko) 향상된 텅스텐 증착 충진을 위한 텅스텐의 원자층 에칭
TWI692034B (zh) 鈷回蝕
TWI726989B (zh) 蝕刻基板的材料之方法及設備
TWI811199B (zh) 設計者原子層蝕刻
TWI828619B (zh) 半導體裝置製造中之氧化錫膜
US10727073B2 (en) Atomic layer etching 3D structures: Si and SiGe and Ge smoothness on horizontal and vertical surfaces
TWI850276B (zh) 蝕刻腔室中的方向性沉積
JP2024509747A (ja) 高アスペクト比プラズマエッチングのための金属系ライナー保護
WO2022132413A1 (en) Tin oxide and tin carbide materials for semiconductor patterning applications
TW202025301A (zh) 將半導體元件上的矽化鎳層圖案化之方法