KR101340793B1 - 고 종횡비 특징부 내부로 텅스텐 증착하기 - Google Patents

고 종횡비 특징부 내부로 텅스텐 증착하기 Download PDF

Info

Publication number
KR101340793B1
KR101340793B1 KR1020110068603A KR20110068603A KR101340793B1 KR 101340793 B1 KR101340793 B1 KR 101340793B1 KR 1020110068603 A KR1020110068603 A KR 1020110068603A KR 20110068603 A KR20110068603 A KR 20110068603A KR 101340793 B1 KR101340793 B1 KR 101340793B1
Authority
KR
South Korea
Prior art keywords
feature
layer
tungsten
aspect ratio
high aspect
Prior art date
Application number
KR1020110068603A
Other languages
English (en)
Other versions
KR20120005992A (ko
Inventor
아난드 찬드라쉐카르
라아쉬나 휴마윤
마이칼 다넥
아론 알. 펠리스
션 창
Original Assignee
노벨러스 시스템즈, 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US12/833,823 external-priority patent/US9034768B2/en
Priority claimed from US13/016,656 external-priority patent/US8124531B2/en
Application filed by 노벨러스 시스템즈, 인코포레이티드 filed Critical 노벨러스 시스템즈, 인코포레이티드
Publication of KR20120005992A publication Critical patent/KR20120005992A/ko
Application granted granted Critical
Publication of KR101340793B1 publication Critical patent/KR101340793B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76865—Selective removal of parts of the layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Chemical Vapour Deposition (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

실질적으로 보이드 없는 방식으로 텅스텐-함유 물질로 고 종횡비 특징부를 충전하기 위한 방법과 장치가 제공된다. 특정 실시예에서, 상기 방법은 텅스텐-함유 물질의 초기 층을 증착하는 단계와, 상기 초기 층의 일부분을 선택적으로 제거하여 잔여 층을 형성하는 단계를 포함하며, 상기 잔여 층은 고 종횡비의 특징부의 깊이 방향을 따라 차등적으로 패시베이션된다. 특정 실시예에서, 상기 잔여 층은 특징부 내부에서보다 특징부 오프닝에서 더 패시베이션된다. 상기 방법은 상기 잔여 층 위에, 동일한 또는 다른 물질의 추가 층을 증착하는 단계를 더 포함한다. 이러한 후기 증착 단계 동안의 증착 속도는 특징부 내부에서보다 특징부 오프닝 근방에서 더 느린데, 왜냐하면, 잔여 층의 차등적인 패시베이션 때문이다. 이 증착 변화는 고 종횡비 특징부의 너무 이른 폐쇄를 방지하는 데 도움을 주고, 실질적으로 보이드 없는 방식으로 특징부를 충전하는 것을 촉진시킨다.

Description

고 종횡비 특징부 내부로 텅스텐 증착하기{DEPOSITING TUNGSTEN INTO HIGH ASPECT RATIO FEATURES}
본 출원은 CHANDRASHEKAR, Anand외 다수의 2010년06월09일자 미국 특허 출원 13/016,656호 "DEPOSITING TUNGSTEN INTO HIGH ASPECT RATIO FEATURES"를 기초로 우선권 주장하며, CHANDRASHEKAR, Anand외 다수의 2009년08월4일자 미국 특허 출원 제12/535,464호 "DEPOSITING TUNGSTEN INTO HIGH ASPECT RATIO FEATURES"의 일부계속출원이며, CHANDRASHEKAR, Anand외 다수의 2010년06월09일자 미국 특허 출원 제12/833,823호 “DEPOSITING TUNGSTEN INTO HIGH ASPECT RATIO FEATURES"의 일부계속출원이다.
화학 기상 증착(CVD: Chemical Vapor Deposition) 기법을 이용하는 텅스텐-함유 물질을 증착하는 것은, 많은 반도체 제조 공정의 중요 부분이다. 이러한 물질은 수평 인터커넥트(horizontal interconnect), 인접 금속 층들 사이의 비아, 제 1 금속 층과 실리콘 기판 상의 장치 사이의 접촉부, 그리고 고 종횡비 특징부(high aspect ratio feature)용으로 사용될 수 있다. 종래의 증착 공정에서, 증착 챔버에서 기판이 지정 공정 온도까지로 가열되고, 종자(seed) 또는 핵생성 층으로서 기능하는 텅스텐-함유 물질의 박층이 증착된다. 그 후, 텅스텐-함유 물질(벌크 층)의 나머지가 상기 핵생성 층 상에 증착된다. 종래 기술에서, 수소(H2)를 이용한 텅스텐 헥사플루오라이드(WF6)의 환원에 의해, 텅스텐-함유 물질이 형성된다. 텅스텐-함유 물질이 특징부와 필드 영역을 포함하는 기판의 노출된 전체 표면 영역에 걸쳐 증착된다.
텅스텐-함유 물질을 소형의, 특히 고 종횡비 특징부로 증착함으로써, 충전된 특징부 내부에 심(seam)(가령, 미-충전 보이드(void))이 형성될 수 있다. 큰 심은 고저항, 오염, 충전된 물질의 소실 및 그 밖의 다른 집적 회로의 성능 열화를 초래할 수 있다. 예를 들어, 충전 공정 후, 심은 필드 영역(field region)에 가까운 곳까지 뻗어 있을 수 있고, 화학-기계적 평탄화 공정 동안 개방될 수 있다.
실질적으로 보이드 없는 방식으로 텅스텐-함유 물질로 고 종횡비 특징부를 충전하기 위한 방법과 장치가 제공된다. 특정 실시예에서, 상기 방법은 텅스텐-함유 물질의 초기 층을 증착하는 단계와, 상기 초기 층의 일부분을 선택적으로 제거하여 잔여 층을 형성하는 단계를 포함하며, 상기 잔여 층은 고 종횡비의 특징부의 깊이 방향을 따라 차등적으로 패시베이션된다. 특정 실시예에서, 상기 잔여 층은 특징부 내부에서보다 특징부 오프닝에서 더 패시베이션된다. 상기 방법은 상기 잔여 층 위에, 동일한 또는 다른 물질의 추가 층을 증착하는 단계를 더 포함한다. 이러한 후기 증착 단계 동안의 증착 속도는 특징부 내부에서보다 특징부 오프닝 근방에서 더 느린데, 왜냐하면, 잔여 층의 차등적인 패시베이션 때문이다. 이 증착 변화는 고 종횡비 특징부의 너무 이른 폐쇄를 방지하는 데 도움을 주고, 실질적으로 보이드 없는 방식으로 특징부를 충전하는 것을 촉진시킨다.
특정 실시예에서, 부분 제조된 반도체 기판 상에 제공되는 고 종횡비 특징부를 충전하기 위한 방법은, 텅스텐-함유 전구체와 환원제를 공정 챔버로 제공하는 단계와, 텅스텐-함유 물질과 환원제 간의 화학 기상 증착 반응을 통해 기판 상에 텅스텐 함유 물질 층을 증착하는 단계를 포함한다. 상기 증착된 층은 적어도 부분적으로 특징부를 충전한다. 상기 방법은 활성화된 에칭 물질을 공정 챔버로 도입시키고, 상기 활성화된 에칭 물질을 이용하여 증착된 층의 일부분을 제거하여, 잔여 층을 형성할 수 있다. 그 후, 상기 방법은 텅스텐-함유 전구체와 환원제를 챔버로 재도입시켜, 전구체와 환원제 간의 화학 기상 증착 반응을 통해 텅스텐 함유 물질의 추가 층을 기판 상상의 잔여 층 위해 선택적으로 증착한다. 추가 증착 층은 특징부 오프닝 근방에서보다 특징부 내부에서 더 두껍다. 본원에서, 용어 "특징부 내부"라는 용어는 특징부의 깊이 방향을 따르는 특징의 중간 포인트 쯤, 가령 특징부의 오프닝에서부터 측정된 특정부 깊이 약 35% 내지 75%에, 구체적으로는 약 40% 내지 60%에 위치하는 특징부의 중간 부분을 나타낸다. 용어 "특징부 오프닝 근방" 또는 "특징부의 오프닝 근방"은 오프닝 에지 또는 특징부의 오프닝의 에지를 나타내는 다른 요소의 25% 내에, 구체적으로는 10% 내에 위치하는 특징부의 상면을 나타낸다.
특정 실시예에서, 증착 층의 일부분을 제거할 때, 공정 챔버는 5Torr 이하의 압력으로 유지된다. 상기 공정 챔버는 이러한 작업 동안 2Torr 이하의 압력으로 유지될 수 있다. 특정 실시예에서, 잔여 층은, 특징부 내부에서보다 특징부의 오프닝 근방에서 더 패시베이션되도록, 선택적으로, 즉, 차등적으로 패시베이션된다. 본원에서, 층이 자신의 표면 위에 추가적인 물질의 증착을 억제할 때, 상기 층을 패시베이션된 층이라고 한다. 더 패시베이션된 층에 의해, 덜 패시베이션된 층보다 증착이 더 느리고 및/또는 지연된다. 이 실시예 및 그 밖의 다른 실시예에서, 잔여 층은 특징부 내부에서보다 특징부 오프닝 근방에서 더 얇다. 일부 실시예에서 잔여 층은 특징부 오프닝의 10% 이하의 두께를 가질 수 있다. 제거 동안 특징부 내부에서보다 특징부의 오프닝 근방에서 더 많은 텅스텐-함유 물질이 제거될 수 있다. 얠르 들어, 증착 층의 두께의 감소율은 특징부 내부에서보다 특징부 오프닝 근방에서 약 25% 이상 더 높을 수 있다.
특정 실시예에서, 추가 층을 선택적으로 증착하는 것은 고 종횡비 특징부의 적어도 하부 절반을 실질적으로 보이드 없는 방식으로 충전하는 단계를 포함한다. 고 종횡비 특징부는 약 2 이상의 종횡비를 가진다. 이 실시예 및 그 밖의 다른 실시예에서, 증착 층의 부분을 제거하는 단계는 질량 전달 방식으로 수행된다. 복수의 공정 챔버를 포함하는 장치가 고 종횡비 특징부를 충전하도록 사용될 수 있다. 이들 실시예에서, 텅스텐 함유 물질의 층을 증착하는 단계와, 증착 층의 일부분을 제거하는 단계와, 텅스텐 함유 물질의 추가 층을 선택적으로 증착하는 단계는 상이한 환경 조건으로 유지되는 상이한 공정 챔버에서 수행될 수 있다. 특정 실시예에서, 기판은 증착 단계 동안 폐쇄되고, 제거 단계 후에서 폐쇄된 채로 유지되는 제 2 특징부를 가진다. 고 종횡비 특징부는 증착 단계 동안 폐쇄되고 선택적 제거 동안 개방된다.
특정 실시예에서, 상기 방법은 포토레지스트를 부분 제조된 반도체 기판에 도포하는 단계와, 상기 포토레지스트를 노광하는 단계와, 상기 포토레지스트를 패터닝하여, 패턴을 생성하고, 상기 패턴을 부분 제조된 반도체 기판에 전사하는 단계를 포함한다.
부분 제조된 반도체 기판 상에 제공되는 고 종횡비의 특징부를 충전하는 방법이 제공된다. 상기 방법은 텅스텐-함유 전구체와 환원제를 공정 챔버로 도입시키는 단계와, 텅스텐-함유 전구체와 환원제 간의 화학 기상 증착 반응을 통해, 부분 제조된 반도체 기판 상에 텅스텐-함유 물질의 층을 증착하는 단계(상기 층은 고 종횡비의 특징부를 부분적으로 충전)와, 활성화된 에칭 물질을 공정 챔버로 도입시키는 단계와, 잔여 층(remaining layer)을 형성하기 위해 텅스텐-함유 물질의 층의 일부분을 선택적으로 제거하는 단계(상기 잔여 층은 고 종횡비의 특징부의 깊이 방향을 따라 변하는 패시베이션 레벨을 가지며, 특징부 내부에서보다 특징부 오프닝 근방에서 더 패시베이션된다)를 포함한다. 특정 깊이에서의 잔여 층의 패시베이션 레벨이, 상기 특정 깊이에서의 텅스텐-함유 물질의 층으로부터 제거되는 텅스텐-함유 물질의 양과 상관(correlate)된다.
부분 제조된 반도체 기판을 처리하기 위한 방법이 제공된다. 상기 방법은, 50나노미터 이하 크기와 4 이상의 종횡비를 갖는 고 종횡비의 특징부를 포함하며, 상기 고 종횡비의 특징부 내에 증착되는 보호성 층(protective layer)을 포함하는 부분 제조된 반도체 기판을 공정 챔버로 제공하는 단계와, 텅스텐-함유 전구체와 환원제를 공정 챔버로 도입시키는 단계와, 텅스텐-함유 전구체와 환원제 간의 화학 기상 증착 반응을 통해, 상기 텅스텐-함유 물질의 층은 고 종횡비 특징부의 크기의 절반 이하의 두께를 갖는 텅스텐-함유 물질의 층을 부분 제조된 반도체 기판 상에 증착하는 단계와, 활성화된 에칭 물질을 공정 챔버로 도입시키는 단계와, 특정 시간 동안 5Torr 이하의 압력으로 활성화된 에칭 물질을 이용하여 층의 일부분을 제거하는 단계와, 텅스텐-함유 전구체와 환원제를 공정 챔버로 도입시키는 단계와, 텅스텐-함유 전구체와 환원제 간의 화학 기상 증착 반응을 통해, 부분 제조된 반도체 기판 상에 텅스텐-함유 물질의 추가 층을 선택적으로 증착하는 단계로서, 특징부 내부에서의 내부 증착 속도는 특징부 오프닝 근방의 외부 증착 속도보다 2배 더 높으며, 상기 특징부의 하부 절반 이상을 충전하도록 하는, 선택적 증착 단계를 포함한다. 상기 특정 시간은 층의 두께에 의해 결정된다. 고 종횡비의 특징부의 크기는 30나노미터이고, 고 종횡비의 특징부의 깊이는 250나노미터이며, 제거하는 단계의 지속시간은 1초 내지 10초이다. 외부 증착 속도는 선택적 증착의 초기 30초 이상동안 분(minute)당 100옹스트롬 이하이다.
부분 제조된 반도체 기판 상에 고 종횡비의 특징부를 충전하기 위한 반도체 공정 장치가 제공된다. 상기 장치는 제 1 공정 챔버와, 제 2 공정 챔버와, 제어기를 포함하며, 상기 제 1 공정 챔버는, 기판을 포지셔닝하기 위한 하나 이상의 증착 스테이션을 갖고, 상기 제 1 공정 챔버는, 화학 기상 증착 반응을 통해, 부분 제조된 반도체 기판 상에 텅스텐-함유 물질의 층 또는 텅스텐-함유 물질의 추가 층을 증착하도록 구성되며, 상기 하나 이상의 증착 스테이션은 증착 동안 기판의 온도를 제어하기 위한 증착 가열 소자를 포함하며, 상기 제 2 공정 챔버는, 기판을 포지셔닝하기 위한 하나 이상의 에칭 스테이션을 갖고, 상기 제 2 공정 챔버는 층의 일부분을 선택적으로 제거하도록 구성되며, 상기 하나 이상의 에칭 스테이션은 에칭 동안 기판의 온도를 제어하기 위한 에칭 가열 소자를 포함하며, 제어기는, 텅스텐-함유 전구체와 환원제를 제 1 공정 챔버로 도입시키는 명령(program instruction)과,상기 텅스텐-함유 전구체와 환원제를 상기 제 1 공정 챔버로 도입한 후, 1초 내지 10초의 시간 동안 5Torr 이하의 압력으로, 활성화된 에칭 물질을 제 2 공정 챔버로 도입시키는 명령과, 활성화된 에칭 물질을 제 2 공정 챔버로 도입시킨 후, 텅스텐-함유 전구체와 환원제를 제 1 공정 챔버 또는 또 다른 공정 챔버로 도입시키는 명령을 수행한다.
상기 반도체 공정 장치는 웨이퍼 스테퍼(wafer stepper)를 더 포함한다.
부분 제조된 반도체 기판 상에 제공되는 고 종횡비의 특징부를 충전하기 위한 반도체 공정 장치의 제어를 위한 프로그램 명령이 기록된 컴퓨터 판독형 저장 매체에 있어서, 상기 프로그램 명령은, 텅스텐-함유 전구체와 환원제를 제 1 공정 챔버로 도입시키는 코드와, 1초 내지 10초의 시간 동안 5Torr 이하의 압력으로, 활성화된 에칭 물질을 제 2 공정 챔버로 도입시키는 코드와, 텅스텐-함유 전구체와 환원제를 제 1 공정 챔버 또는 또 다른 공정 챔버로 도입시키는 코드를 포함한다.
부분 제조된 반도체 기판 상에 제공된 고 종횡비 특징부를 충전하기 위한 방법에 있어서, 상기 방법은 텅스텐-함유 전구체와 환원제를 공정 챔버로 도입시키는 단계와, 텅스텐-함유 전구체와 환원제 간의 화학 기상 증착 반응을 통해, 텅스텐-함유 물질의 층을 부분 제조된 반도체 기판 상에 증착하는 단계(상기 텅스텐-함유 물질의 층은 고 종횡비의 특징부를 부분적으로 충전)와, 활성화된 에칭 물질을 공정 챔버로 도입시키는 단계와, 활성화된 에칭 물질의 재결합을 제한하는 공정 조건에서, 활성화된 에칭 물질을 이용하여 증착된 층의 일부분을 선택적으로 제거하는 단계를 포함한다. 상기 공정 조건은 250℃ 이하의 부분 제조된 반도체 기판의 온도와 5Torr 이하의 공정 챔버의 압력을 포함한다. 고 종횡비의 특징부의 오프닝 근방의 증착 층의 두께의 감소율은, 고 종횡비의 특징부 내부에서의 증착 층의 두께의 감소율보다 25% 이상 크다. 증착된 층의 일부분을 제거하는 질량 전달 방식(mass transport regime)으로 수행된다. 활성화된 에칭 물질은, 초기 에칭 물질로부터 활성화된 에칭 물질을 생성하도록 구성된 원격 플라스마 발생기로부터 공정 챔버로 도입된다. 상기 방법은 제 2 증착 층을 형성하기 위해 증착 단계를 반복하는 단계와, 제 2 에칭 층을 형성하기 위해 선택적 제거 단계를 반복하는 단계를 더 포함한다. 반복되는 선택적 제거 단계는 이전 선택적 제거 단계와 상이한 공정 조건에서 수행된다. 고 종횡비의 특징부의 오프닝 근방의 제 2 증착 층의 두께의 감소율은 고 종횡비의 특징부 내부의 제 2 증착 층의 두께의 감소율보다 10% 이상 크다. 상기 방법은 텅스텐-함유 전구체와 환원제 간의 화학 기상 증착 반응을 통해, 부분 제조된 반도체 기판 상에 텅스텐-함유 물질을, 고 종횡비의 특징부가 폐쇄될 때까지 증착하는 단계를 더 포함한다. 폐쇄된 고 종횡비의 특징부는, 고 종횡비의 특징부의 필드 영역에서부터 깊이의 20% 이상인 곳에서 끝나는 심(seam)을 갖는다. 증착 단계와 선택적 제거 단계는 상이한 환경적 조건으로 유지되는 상이한 챔버에서 수행된다.
부분 제조된 반도체 기판 상에 제공된 고 종횡비의 특징부를 충전하기 위한 반도체 공정 장치가 제공된다. 상기 장치는 제 1 공정 챔버와, 제 2 공정 챔버와, 제어기를 포함하며, 상기 제 1 공정 챔버는 기판을 포지셔닝하기 위한 하나 이상의 증착 스테이션을 갖고, 상기 제 1 공정 챔버는 화학 기상 증착 반응을 통해, 부분 제조된 반도체 기판 상에 텅스텐-함유 물질의 층을 증착하도록 구성되고, 상기 하나 이상의 증착 스테이션은 증착 동안 기판의 온도를 제어하기 위한 증착 가열 소자를 포함하며, 상기 제 2 공정 챔버는 기판을 포지셔닝하기 위한 하나 이상의 에칭 스테이션을 가지며, 상기 제 2 공정 챔버는 증착된 층의 일부분을 선택적으로 제거하도록 구성되고, 상기 하나 이상의 에칭 스테이션은 에칭 동안 기판의 온도를 제어하기 위한 에칭 가열 소자를 포함하고, 상기 제어기는, 텅스텐-함유 전구체와 환원제 간의 화학 기상 증착 반응을 통해, 텅스텐-함유 물질의 층이 고 종횡비의 특징부를 부분적으로 충전하도록, 부분 제조된 반도체 기판 상에 텅스텐-함유 물질의 층을 증착하는 명령과,활성화된 에칭 물질을 제 2 공정 챔버로 도입시키는 명령과, 활성화된 에칭 물질의 재결합을 방지하는 공정 조건에서 활성화된 에칭 물질을 이용하여 증착된 층의 일부분을 선택적으로 제거하는 명령을 수행한다.
도 1은 특정 실시예에 따르는 공정의 여러 다른 스테이지에서의 고 종횡비 특징부를 포함하는 반도체 기판의 일례를 도시한다.
도 2는 특정 실시예에 따르는 텅스텐 함유 물질로 고 종횡비 특징부를 충전하는 방법을 나타내는 순서도이다.
도 3은 특정 실시예에 따르는 청준 공정의 여러 다른 스테이지에서의 기판 단면도를 나타낸다.
도 4는 고 종횡비 특징부를 충전하기 위한 특정 실시예에 따르는 장치를 도시한 도면이다.
도 5a는 고 종횡비 특징부를 충전하기 위한 특정 실시예에 따르는 다중-스테이션 장치를 도시한 도면이다.
도 5b는 고 종횡비 특징부를 충전하기 위한 특정 실시예에 따르는 다중-챔버 장치를 도시한 도면이다.
도 6a는 텅스텐-함유 층으로 증착된 특징부를 갖는 부분 제작된 반도체 기판을 나타내는 도면이다.
도 6b는 2개의 서로 다른 공정 조건에 대한 에칭 전과 후의 도 6a에 도시된 텅스텐 함유 층의 두께 분포의 그래프를 도시한다.
도 7은 받침대 온도의 함수로서 나타난 활성화된 플루오린 화학종과 재결합된 플루오린 화학종의 에칭 속도의 도표이다.
도 8은 챔버 압력의 함수로서의 활성화된 흘루오린 화학종의 에칭 속도의 도표이다.
도 9는 서로 다른 에칭 조건을 이용하여 처리된 다양한 샘플에 대한 시간의 흐름에 따른 증착 두께의 도표이다.
도 10은 초기 텅스텐, 3-초 에칭 및 추가 텅스텐 증착 후 30-나노미터 특징부의 단면 SEM 이미지를 도시한다.
도 11은 동일한 초기 텅스텐 증착, 1-초 에칭 및 동일한 추가 텅스텐 증착 후의 또 다른 30-나노미터 특징부의 단면 SEM 이미지를 도시한다.
다음의 기재에서, 본 발명의 완전한 이해를 제공하기 위해 많은 구체적 세부사항들이 제공된다. 이러한 구체적 세부사항 중 일부, 또는 전부가 없이도, 본 발명은 실시될 수 있다. 또한, 본 발명을 불필요하게 모호하게 하지 않기 위해, 공지된 공정 작업은 상세히 기재되지 않았다. 본 발명은 구체적 실시예와 연계하여 설명될 것이지만, 본 발명을 이러한 실시예로 한정하는 의도는 아님을 이해해야 한다.
도입
텅스텐-함유 물질로 특징부를 충전함으로써, 충전된 특징부 내부에 심(seam)이 형성될 수 있다. 특징부의 측벽 상에 증착되고 있는 층이 보이드 공간을 봉쇄하는 포인트(즉, 핀치 포인트(pinch point), 실링 포인트(sealing point)라고도 일컬어짐)까지 두꺼워질 때, 공정 챔버의 환경에서, 이러한 포인트 이하에서 심이 형성될 수 있다. 즉, 증착된 층이 두꺼워짐으로써, 보이드 공간이 맞물림-폐쇄(pinch off)된다. 이러한 맞물림에 의해 전구체 및/또는 그 밖의 다른 반응물이 보이드 공간으로 들어가는 것이 방해되어, 상기 보이드 공간은 충전되지 않은 채로 남겨진다. 보이드 공간은, 특징부의 깊이 방향을 따라, 충전된 특징부의 일부분을 관통하여 뻗어 있는 기다란 심(elongated seam)인 것이 일반적이다. 이러한 보이드 공간 또는 심은, 이들의 형태 때문에, 키홀(keyhole)이라고 일컬어지기도 한다.
심이 형성되는 데에는 많은 가능한 원인이 존재한다. 한 가지 원인으로는, 텅스텐-함유 물질, 또는 더 일반적으로, 그 밖의 다른 물질(가령, 확산 장벽 층 또는 핵생성 층)의 증착 동안 특징부 오프닝 근방에 형성되는 오버행(overhang)이다. 도 1은 특정 실시예에 따르는 반도체 공정의 여러 가지 스테이지 동안의, 고 종횡비(high aspect ratio)의 특징부를 포함하는 반도체 기판의 일례를 도시한다. 첫 번째 단면도(101)가 미리 형성된 특징부 홀(105)을 갖는 기판(103)을 도시한다. 상기 기판은 실리콘 웨이퍼, 가령 200mm 웨이퍼, 300mm 웨이퍼, 450mm 웨이퍼일 수 있다. 특징부 홀(105)은 약 2:1 이상의 종횡비, 또는 더 구체적인 실시예에서, 약 4:1 이상의 종횡비를 가질 수 있다. 특징부 홀(105)은 또한, 약 10나노미터 내지 500나노미터의, 더 구체적으로는, 약 25나노미터 내지 300나노미터의 오프닝 근방 단면 크기(가령, 오프닝 직경, 라인 폭 등)를 가질 수 있다. 특징부 홀은 미충전 특징부(unfilled feature), 또는 단순히 특징부라고 지칭되기도 한다.
다음 스테이지에서(단면도(111)), 특징부 홀(105)을 라이닝(lining)하는 언더-층(under-layer, 113)이 증착된 기판(103)이 도시되며, 상기 언더-층(113)은 확산 장벽 층, 또는 접착 층(adhesion layer), 또는 핵생성 층, 또는 이들의 조합. 또는 그 밖의 다른 임의의 적합한 물질일 수 있다. 많은 증착 공정이 우수한 스텝 커버리지(step coverage) 속성을 갖지 않기 때문에, 즉, 특징부 내부보다, 필드 영역(field region)과 오프닝 근방에 더 많은 물질이 증착되기 때문에, 언더-층(113)이 오버행(115)을 형성할 수 있다. 오버행(115)이 언더-층(113)의 일부라면, 상기 층(113)은, 오프닝 근방에서 (예컨대, 특징부 내부보다) 더 두꺼울 수 있다. 이를 설명하기 위해, “오프닝 근방(near the opening)”은, 필드 영역에서부터 측정된 깊이 약 0-10%에 해당하는 (즉, 특징부의 측벽을 따르는) 특징부 내 적정 위치 또는 영역이라고 정의된다. 특정 실시예에서, 상기 오프닝 근방 영역은 오프닝 영역에 해당한다. 덧붙여, “특징부 내부(inside the feature)”는, 특징부의 최상부 상의 필드 영역에서부터 측정된 깊이 약 20-60%에 해당하는 특징부 내 적정 위치 또는 영역으로 정의된다. 일반적으로, 특정 매개변수(가령 두께)의 값이 “오프닝 근방” 또는 “특징부 내부”라고 특정될 때, 이들 값은, 이러한 위치/영역에서 취해진 측정치 또는 복수의 측정치들의 평균을 나타낸다. 특정 실시예에서, 오프닝 근방의 언더-층의 평균 두께는, 특징부 내부에서보다, 약 10% 이상이다. 더 구체적인 실시예에서, 이러한 차이는 약 25% 이상, 또는 약 50% 이상, 또는 약 100% 이상일 수 있다. 또한, 특징부 내 물질의 분포는 스텝 커버리지에 의해 특징지워질 수 있다. 이를 설명하기 위해, “스텝 커버리지”는 2개의 두께의 비, 즉, 특징부 내부의 물질의 두께를, 오프닝 근방의 물질의 두께로 나눈 값으로서 정의된다. 특정 예를 들자면, 언더-층의 스텝 커버리지는 약 100% 이하이거나, 더 구체적으로, 약 75% 이하, 더 더욱 구체적으로, 약 50% 이하이다.
다음 단면도(121)는 텅스텐-함유 물질(123)로 충전된 특징부 홀을 도시한다. 증착 공정은 언더-층(113) 위해 구축되는 물질(123)의 등각 층(conformal layer)을 도출할 수 있다. 이러한 증착된 층은, 오버행(115)을 포함하여 언더-층(113)의 형상을 따른다. 구체적인 특정 실시예에서, 증착 공정의 후속 스테이지(가령, 특징부 폐쇄 바로 전 스테이지)에서, 층(123)이 덜 등각적이게 되어, 열악한 스텝 커버리지를 도출할 수 있다(즉, 특징부 내부보다 오프닝 근방에 더 많은 물질이 증착됨). 층(123)이 두꺼워질 때, 상기 층(123)이 특징부를 폐쇄하고, 핀치 포인트(125)를 형성할 수 있다. 증착 공정이 종료되기 전에, 약간의 추가적인 물질이 핀치 포인트(125) 위에 증착된다. 오버행(115) 때문에, 구체적으로 층(123)의 열악한 스텝 커버리지 때문에, 폐쇄된 특징부는 기준 포인트(125) 아래에서 미충전 보이드(129)(즉, 심)를 가질 수 있다. 보이드(129)의 크기와, 필드 영역(127)에 대한 기준 포인트(125)의 위치는 오버행(115)의 크기, 특징부의 크기, 종횡비, 굽힘 정도(bowing), 증착 공정의 매개변수 및 그 밖의 다른 매개변수에 따라 달라진다.
마지막으로, 단면도(131)는 기판(103)에서 최상층을 제거하는 화학-기계 평탄화(CMP) 후의 기판(133)을 도시한다. 필드 영역에서 오버버든(overburden)을 제거하기 위해 CMP가 사용될 수 있다. 통상적으로 CMP 동안 기판(103)이 얇아져서, 기판(133)이 형성될 수 있다. 도 1에 도시된 바와 같이, 핀치 포인트(125)가 CMP 프로세스의 평탄화 레벨 이상인 경우, 심(129)은 개방되고, 심 오프닝(135)을 통해 주위 환경으로 노출된다. 개방된 큰 심이 갖는 문제점은 앞서 기재되었다.
도 1에는 도시되지 않았지만, 심 형성 또는 심 확대와 기준 포인트를 필드 영역 근방으로 이동시키는 것을 초래할 수 있는 또 다른 원인은 특징부 홀의 만곡된(즉 휘어진) 측벽(이는 또한 휘어진 특징부(bowed feature)라고도 일컬어짐)이다. 휘어진 특징부에서, 오프닝 근방에서의 캐비티의 단면 크기는 특징부 내부에서의 단면 크기보다 더 작다. 휘어진 특징부의 이러한 더 좁은 오프닝의 효과는 앞서 언급된 오버행 문제와 다소 유사하다. 덧붙여, 휘어진 특징부는 또한, 오버행을 갖는 언더-층을 가질 수 있으며, 심 형성의 부정적인 효과를 합성하는 그 밖의 다른 심 형성 원인에 직면한다.
텅스텐-함유 물질로 충전된 특징부에서 심을 완전히 제거하는 것은 가능하지 않거나 실용적이지 않을 수 있다. 가령, 증착되는 물질의 큰 입도, 증착 동안(특히 특징부 폐쇄 전의 증착 동안)의 질량 전달 제한(mass transport limited), 및 그 밖의 다른 이유 때문에, 일부 보이드 공간이 특징부 내부에 남겨질 수 있다. 그러나 본원에서, 심 크기 감소를 가능하게 하고, 기준 포인트를 필드 영역에서 멀리 이동시키는 것을 가능하게 하는 신규한 방법이 제공된다. 이들을 총체적으로 심 형성 완화(mitigating seam formation)이라고 지칭한다.
공정
하나 이상의 중간 선택적 제거 작업을 도입함으로써, 심 형성은 완화될 수 있거나, 일부 실시예에서는 제거될 수 있다고 발견되었다. 예를 들어, 충전 프로세스가, 고 종횡비 특징부(high aspect ratio feature)를 적어도 부분적으로 충전하는 초기 층(initial layer)을 형성함으로써 시작될 수 있다. 이러한 작업 후에, 이러한 초기 층의 부분 선택적 제거가 뒤 따르고, 그 후, 추가 층이 증착된다. 실질적으로 보이드 없는 방식으로, 특징부과 완전히 충전될 때까지 이러한 제거-증착 사이클이 반복될 수 있다. 하나 이상의 사이클에서 스텝 커버리지가 개선되도록 공정 매개변수가 선택될 수 있다. 특정 실시예에서, 각각의 사이클은 스텝 커버리지를 개선한다. 결국, 선택적 제거는, 특징부 내부에서보다 오프닝 근방에서 더 많은 물질이 제거되는 것을 특징으로 한다. 다양한 공정 제어 매개변수가 사용되어, 결과(가령, 질량 전달 제어 상태에서의 제거, 제거 제어 및/또는 여러 다른 에칭 성분(가령, 활성화된 화학종 및 재결합딘 화학종)의 흡착 속도, 에칭 화학종의 재결합 속도의 제어 등)를 얻을 수 있다. 이러한 적용예의 목적으로, 활성화된 화학종, 가령, 원자화된 화학종, 라디칼 및 이온(가령, 원자 플루오린)이, 재결합된 화학종(가령, 고에너지 상태 분자를 포함하는 분자(가령, 분자 플루오린))과 구별되고, 초기 에칭제 화학종(가령, 니트로겐 트리-플루오라이드 및 이하에서 기재될 그 밖의 다른 전구체)과 구별된다.
도 2는 특정 실시예에 따라, 고 종횡비 특징부를 텅스텐-함유 물질로 충전하는 방법을 나타내는 일반적인 공정 순서도를 도시한다. 공정(200)은, 공정 챈버 내부의 증착 스테이션 상에 고 종횡비 특징부를 포함하는 기판을 위치시키는 단계(201)에 의해 시작된다. 상기 기판은 언더-층(under-layer), 가령, 확산 장벽 층 및/또는 텅스텐 핵생성 층을 가질 수 있다. 도 1의 맥락에서 특정 기판 및 언더-층의 세부사항이 제공된다. 특정 실시예에서, 특징부 오프닝 근방에서의 언더-층의 평균 두께는 특징부 내부(가령, 특징부 바닥 근방)에서의 언더-층의 평균 두께보다 약 25% 이상이다. 더 일반적으로, 기판은 오버행을 형성한 언더-층을 가질 수 있다. 일부 경우, 이전에 증착된 벌크 텅스텐의 층이 특징부에 제공될 수 있다. 오버행을 갖는 특징부는 충전 동안 보이드를 형성하는 경향이 있다.
확산 장벽 층이 미리 기판 상에 증착되어서, 특징부를 충전하기 위해 사용되는 물질이, 기판의 주변 물질로 확산되는 것을 방지하는 등각 층(conformal layer)을 형성할 수 있다. 확산 장벽 층을 위한 물질은 텅스텐 니트라이드, 티타늄, 티타늄 니트라이드 및 그 밖의 다른 물질을 포함할 수 있다. 장벽 층은 약 10옹스트롬 내지 500옹스트롬의 두께를 가질 수 있으며, 더 구체적인 실시예에서, 약 25옹스트롬 내지 200옹스트롬의 두께를 가질 수 있다. 특정 실시예에서, 확산 장벽 층이 기판 표면 상에 고르지 않게 분산되어, 오버행을 형성할 수 있다.
핵생성 층은, 뒤 이어 자신 위에 이뤄질 벌크 텅스텐-함유 물질의 증착을 촉진시키는 얇은 등각 층인 것이 일반적이다. 특정 실시예에서, 핵생성 층은 펄스 핵생성 층(PNL: pulsed nucleation layer) 기법을 이용하여 증착된다. PNL 기법에서, 환원제, 퍼지 기체(purge gas) 및 텅스텐-함유 전구체의 펄스가 반응 챔버로 순차적으로 분사되고, 상기 반응 챔버로부터 퍼징된다. 공정은 희망하는 두께가 얻어질 때까지 순환적으로 반복된다. 일반적으로 PNL은 반도체 기판 상에서 반응하기 위한 반응물을 순차적으로 첨가하는 임의의 순환 공정, 가령, 원자 층 증착(ALD) 기법 을 구현한다. 텅스텐 핵생성 층을 증착하기 위한 PNL 기법은 미국 특허 출원 제12/030,645호(출원일: 2008년02월13일), 미국 특허 출원 제11/951,236호(출원일: 2007년12월05일) 및 미국 특허 출원 제12/407,541호(출원일: 2009년03월19일)에 기재되어 있으며, 이들 미국 특허 출원의 내용은 본원에서 참조로서 포함된다. PNL형 공정과 관련된 추가적인 설명이 미국 특허 제6,635,965호, 제6,844,258호, 제7,005,372호, 제7,141,494호 및 미국 특허 출원 제11/265,531호에서 발견될 수 있으며, 이들 미국 특허 및 특허 출원의 내용이 본원에서 참조로서 인용된다. 특정 실시예에서, 핵생성 층은 기판 표면 상에 불균일하게 분포되어, 오버행을 형성할 수 있다. 본원 발명에 따르는 방법은 텅스텐 핵생성 층 증착의 구체적인 방법에 국한되지 않으며, 임의의 방법(가령, PNL, ALD, CVD, PVD 및 그 밖의 다른 임의의 방법)에 의해 형성되는 텅스텐 핵생성 층 상에 벌크 텅스텐 막을 증착하는 것을 포함한다. 덧붙여, 특정 실시예에서, 벌크 텅스텐이 핵생성 층을 이용하지 않고 직접 증착될 수 있다.
또한, 증착 스테이션이 사용되어, 특정 사전 작업(가령, 확산 장벽 층의 증착, 핵생성 층의 증착) 및/또는 뒤 이은 작업(가령, 에칭, 또 다른 증착, 최종 특징부 충전)을 수행할 수 있다. 특정 실시예에서, 증착 스테이션은 증착 작업(203)을 수행하도록 특정하게 설계될 수 있다. 장치는 작업(203)을 수행하기 위한 추가적인 증착 스테이션을 포함할 수 있다. 예를 들어, 초기 증착이 제 1 증착 스테이션 상에서 수행될 수 있다. 그 후, 기판은 에칭되기 위해 또 다른 스테이션으로 이동될 수 있다. 이하에서 추가로 설명될 특정 실시예에서, 에칭 스테이션은 상이한 챔버에 위치하여, 각각의 작업을 위해 서로 다른 물질과 조건을 이용하는 증착 환경과 에칭 환경 간의 교차-오염을 방지할 수 있다. 그 후, 공정이 또 다른 증착 작업(203)을 필요로 하는 경우, 기판은 다시 제 1 증착 스테이션으로 되돌아 오거나, 또 다른 증착 스테이션으로 이동될 수 있다. 또한 복수의 증착 스테이션이 이용되어, 복수의 기판 상에서 이뤄지는 병렬 증착 작업(203)을 수행할 수 있다. 추가적인 세부사항 및 장치 실시예는 도 4 및 도 5A-B를 참조하여 이하에서 설명된다.
공정은 기판 상에 텅스텐-함유 물질을 증착하는 것(단계(203))으로 시작할 수 있다. 특정 실시예에서, 벌크 증착은, 수소에 의해 텅스텐-함유 전구체가 환원되어 텅스텐이 증착될 수 있는 화학 기상 증착(CVD) 공정을 포함한다. 텅스텐 헥사플루오라이드(WF6)가 사용되는 경우, 그 밖의 다른 다른 텅스텐 전구체(제한받지 않은 예를 들자면, 텅스텐 헥사클로라이드(WCl6), 유기 금속 전구체 및 플루오린 없는 전구체(가령, MDNOW(methylcyclopentadienyldicarbonylnitosyl-tungsten) 및 ENNOW(ethylcyclopentadienyl-dicarbonylnitrosyl-tungsten)))에 의해 공정이 수행될 수 있다. 덧붙여, 벌크 텅스텐 층의 CVD 증착 중에, 일반적으로, 수소가 환원제로서 사용되지만, 본 발명의 범위 내에서, 그 밖의 다른 환원제, 가령 실란이, 수소를 대신하여, 또는 수소와 함께, 사용될 수 있다. 또 다른 실시예에서, 텅스텐 헥사카르보닐(W(CO)6)이, 환원제와 함께, 또는 환원제 없이, 사용될 수 있다. 앞서 설명된 PNL 공정과 달리, CVD 기법에서, WF6와 H2 또는 그 밖의 다른 반응제가 반응 챔버로 동시에 도입된다. 이는 혼합 반응물 기체의 연속 화학 반응을 발생시키며, 이러한 연속 화학 반응은 기판 표면 상에 텅스텐 막을 연속적으로 형성한다. 화학 기상 증착(CVD)을 이용하는 텅스텐 막 증착 방법이 미국 특허 출원 제12/202,126호(출원일: 2008년08월29일)에 기재되어 있으며, 상기 미국 특허 출원의 전체 내용은, 본원에서 증착 공정을 설명하기 위한 목적으로 포함된다. 다양한 실시예에 따르면, 본원에서 기재되는 방법은 특징부를 부분적으로 충전하는 구체적 방법에 국한되지 않으며, 임의의 적합한 증착 기법을 포함할 수 있다.
도 3은 충전 공정의 여러 다른 스테이지에서의 특징부의 단면도의 일례를 도시한다. 특히, 단면도(321)는 초기 증착 작업(203) 중 하나를 완료한 후의 특징부의 일례를 도시한다. 이러한 공정 스테이지에서, 기판(303)은 언더-층(313) 위에 증착되는 텅스텐-함유 물질의 층(323)을 가질 수 있다. 가령, 언더-층(313)의 오버행(315) 및/또는 증착된 층(323)의 열악한 스텝 커버리지 때문에 오프닝 근방의 캐비티의 크기는, 특징부 내부에서의 캐비티의 크기보다 더 좁을 수 있으며, 이러한 것은 도 1과 관련하여 앞서 상세하게 설명하였다.
도 2를 다시 참조하여, 증착된 층(가령, 층(323))이 특정 두께에 도달할 때까지, 증착 동작(203)이 진행된다. 이 두께는 캐비티 프로필과 오프닝 크기에 따라 달라질 수 있다. 특정 실시예에서, 오프닝 근방의 증착된 층의 평균 두께는, 임의의 언더-층이 존재하는 경우 이러한 언더-층을 포함하는 특징부 단면 크기의 약 5% 내지 25%일 수 있다. 또 다른 실시예에서, 증착 작업(203) 동안 특징부는 완전히 폐쇄되고, 선택적 제거 작업 동안 추후 재-개방될 수 있다.
특정 실시예에서, 공정 챔버에 다양한 센서가 구비되어, 인-시추(in-situ) 계측적 측정이 수행되어, 증착 작업(203)과 제거 작업(205)의 범위를 식별할 수 있다. 인-시추 계측의 예로는, 증착된 막의 두께를 판단하기 위한 광학 현미경 및 X선 형광분석기(X-ray Fluorescence)를 포함한다. 덧붙여, 에칭 작업 동안 생성된 텅스텐 플루오라이드(WFX)의 양을 검출하기 위해 적외선(IR) 분광기가 사용될 수 있다. 마지막으로, 언더-층, 가령, 텅스텐 핵생성 층 또는 확산 장벽 층이 에칭-저지 층으로서 사용될 수 있다.
공정은 선택적 제거 작업(205)으로 계속된다. 에칭 공정의 특정 세부사항은 Chandrashekar 외 다수의 미국 특허 출원 제12/535,377호(출원일: 2009년08월04일, 발명의 명칭: METHOD FOR DEPOSITING TUNGSTEN FILM HAVING LOW RESISTIVITY, LOW ROUGHNESS AND HIGH REFLECTIVITY)에 기재되어 있으며, 상기 미국 특허 출원의 내용은 본원에서 참조로서 포함된다. 기판이 증착 스테이션에서 또 다른 스테이션으로 이동될 수 있고, 더 구체적인 실시예에서, 다른 조건에서 동작하는 또 다른 공정 챔버가 동일한 스테이션 상에서의 처리를 계속하거나, 증착 스테이션으로부터 먼저 이동되고(예컨대, 저장을 위해), 증착된 층의 선택적 제거를 위해 증착 스테이션으로 다시 되돌아 올 수 있다.
선택적 제거(즉, 특징부 내부보다 오프닝 근방에서 증착 물질을 더 많이 제거하는 것)를 이루기 위한 한 가지 방법은, 질량 전달 제어 체계에서 작업(205)을 수행하는 것이다. 이 체계에서, 특징부 내부의 제거 속도는 특징부 내부로 확산되는 여러 다른 에칭 물질 성분(가령, 초기 에칭제 물질, 활성화된 에칭제 화학종 및 재결합된 에칭제 화학종)의 양 및/또는 상대적 조성에 의해, 제한된다. 특정 예에서, 에칭 속도는 특징부 내부의 여러 다른 위치에서의 다양한 에칭제 성분의 농도에 따라 달라진다. 본원에서, 용어 “에칭”과 “제거”는 서로 대체 가능하게 사용된다. 선택적 제거는 임의의 제거 기법, 예컨대, 에칭과 그 밖의 다른 기법을 이용하여 수행될 수 있다.
질량 전달 제어 조건은, 부분적으로, 전체 에칭제 농도 변화에 의해 특징지워질 수 있다. 특정 실시예에서, 이 농도는 오프닝 근방에서보다 특징부 내부에서 더 낮아서, 특징부 내부에서보다 오프닝 근방에서 더 높은 에칭 속도를 도출한다. 따라서 이는 선택적 제거를 도출한다. 질량 전달 제어 공정 조건은, 일부 에칭제가 특징부 내부로 확산될 때, 이를 소모하기 위해 비교적 높은 에칭 속도를 유지하면서, 에칭제의 제한된 양을 공정 챔버로 공급함으로써(가령, 캐비티 프로파일과 크기에 대해 낮은 에칭제 유량을 이용하여), 얻어질 수 있다. 특정 실시예에서, 비교적 높은 에칭 운동 에너지와 비교적 낮은 에칭 공급량에 의해 발생될 수 있는 농도 구배(concentration gradient)가 상당하다. 특정 실시예에서, 오프닝 근방의 에칭 속도가 질량 제어적일 수 있으며, 이러한 조건은 선택적 제거를 얻기에 필수인 것은 아니다.
높은 종횡비 특징부 내부에 전체 에칭제 농도 변동에 추가로, 선택적 제거는, 특징부 전체에 걸친 여러 다른 에칭제 성분의 상대적 농도에 의해 영향 받을 수 있다. 이들 상대적 농도는, 에칭 화학종의 분리 및 재결합의 상대적 동력에 따라 달라진다. 이하에서 더 설명되겠지만, 초기 에칭제 물질은, 원격 플라스마 발생기를 통해 전달, 및/또는 인-시추 플라스마에 의해 영향 받으며, 활성화된 에칭제 화학종(가령, 플루오린 원소, 라디칼)을 생성할 수 있는 것이 통상적이다. 그러나 활성화된 화학종은 덜 활동적인 재결합된 에칭 화학종(가령, 플루오린 분자)으로 재결합되는 경향, 및/또는 확산 경로를 따라 텅스텐-함유 물질과 반응하는 경향을 가진다. 따라서 증착된 텅스텐-함유 층의 여러 다른 부분이 여러 다른 농도의 여러 다른 에칭제 물질(가령, 초기 에칭제, 활성화된 에칭제 화학종, 재결합된 에칭제 화학종)에 노출될 수 있다. 이는 이하에서 설명될 바와 같이, 선택적 제거를 제어하기 위한 추가적인 기회를 제공한다.
예를 들면, 일반적으로, 활성화된 플루오린 화학종은 초기 에칭 물질 및 재결합된 에칭 물질보다, 텅스텐-함유 물질과 더 잘 반응한다. 덧붙여, 도 7에 잘 나타나 있는 바와 같이, 활성화된 플루오린 화학종은 재결합된 플루오린 화학종보다 온도 변동에 덜 민감한 것이 일반적이다. 따라서 제거가 활성화된 플루오린 화학종에 유력하게 영향을 미치는 방식으로, 공정 조건이 제어될 수 있다. 덧붙여, 화학종 처리 조건은 활성화된 플루오린 화학종이 특징부 내부보다 특징부 오프닝 근방에서 더 높은 농도로 존재하게 할 수 있다. 예를 들어, 일부 활성화된 화학종은, 특징부(특히, 작은 고 종횡비 특징부) 내부로 깊이 확산되면서, 소비(가령, 증착된 물질과 반응 및/또는 표면에 흡수)되거나, 및/또는 재결합될 수 있다. 또한 활성화된 화학종의 재결합은 고 종횡비 특징부 외부에서, 가령, 공정 챔버의 샤워헤드에서 발생할 수도 있으며, 챔버 압력에 따라 달라진다. 따라서 챔버 압력이 특정하게 제어되어, 챔버와 특징부의 다양한 포인트에서, 활성화된 에칭 화학종의 농도를 조정할 수 있다. 지금부터 이들 공정 조건과 그 밖의 다른 공정 조건이 더 자세히 설명될 것이다.
특정 실시예에서, 선택적 제거 작업(205)은 초기 에칭제 물질을 공정 챔버로 도입하는 과정과, 초기 에칭제 물질을 이용하여, 증착된 층을 선택적으로 제거하는 과정을 포함한다. 에칭제 선택은 증착된 물질에 따라 다르다. 본원은 텅스텐 함유 물질, 가령, 텅스텐 및 텅스텐 니트라이드를 집중적으로 다루지만, 고 종횡비 특징부의 부분적 또는 완전한 충전을 위해 그 밖의 다른 물질도 사용될 수 있음을 이해해야 한다. 이들 물질의 일부 예로는, 티타늄, 티타늄 니트라이드, 탄탈럼, 탄탈럼 니트라이드, 루테늄 및 코발트가 있다. 이들 물질은 물리 기상 증착(PVD), 화학 기상 증착(CVD), 원자층 증착(ALD), 및 그 밖의 다른 증착 기법을 이용하여 증착될 수 있다. 일반적으로, 고 종횡비 특징부 내부에 형성된 임의의 물질, 가령, 확산 장벽 층, 핵생성 층 및/또는 충전 물질을 선택적으로 제거하기 위해 작업(205)이 사용될 수 있다.
텅스텐 함유 물질 및 그 밖의 다른 임의의 물질의 선택적 제거를 위해 사용될 수 있는 초기 에칭제 물질의 예로는, 니트로겐 트리-플루오라이드(NF3), 테트라-플루오로-메탄(CF4), 테트라플루오로에틸렌(C2F4), 헥사플루오로에탄(C2F6) 및 옥타플루오로프로판(C3F8), 트리-플루오로-메탄(CHF3), 설퍼 헥사플루오라이드(SF6) 및 분자 플루오린(F2)을 포함한다. 통상적으로, 공정은 활성화된 화학종(가령, 라디칼, 이온 및/또는 고에너지 분자)을 생성하는 과정을 포함한다. 예를 들어, 초기 물질이 원격 플라스마 발생기를 통해 도입되거나, 인-시추 플라스마에 의해 영향 받는다.
일반적으로, 에칭제의 유량(flow rate)은 챔버의 크기, 에칭 속도, 에칭 균일도 및 그 밖의 다른 매개변수에 따라 달리진다. 통상, 유량은, 특징부 내부에서보다 오프닝 근방에서 더 많은 텅스텐-함유 물질이 제거되도록 하는 방식으로 선택된다. 특정 실시예에서, 이들 유량에 의해, 질량 전달 제어적 선택적 제거가 야기된다. 예를 들어, 스테이션당 195리터 챔버에 대한 유량은 약 25sccm 내지 10,000sccm이거나, 더 구체적인 실시예에서, 약 50sccm 내지 1,000sccm일 수 있다. 특정 실시예에서, 유량은 약 2,000sccm 이하, 구체적으로, 약 1,000sccm 이하, 더 구체적으로 약 500sccm 이하이다. 이들 값은, 300mm 웨이퍼 기판을 처리하도록 설정된 하나의 개별 스테이션에 대해 제공되는 것임을 알아야 한다. 해당업계 종사자라면, 예를 들어 이러한 유량들이 기판 크기에 따라 비율 조정될 수 있고, 장치 내 스테이션의 개수에 따라 비율 조정될 수 있으며(가령, 4-스테이션 장치에 대해 4배), 공정 챔버 부피에 따라, 그리고 그 밖의 다른 요인들에 따라 비율 조정될 수 있음을 알 것이다.
특정 실시예에서, 제거 작업(205)이 진행되기 전에, 기판은 가열되거나 냉각될 필요가 있다. 기판을 지정 온도까지로 만들기 위해 다양한 장치, 가령, 스테이션 내 가열(또는 냉각) 소자(가령, 받침대(pedestal)에 설치된 전기 저항 히터, 또는 받침대를 통해 순환되는 열전달 유체), 기판 위에 위치하는 적외선 램프, 플라스마 점화 등이 사용될 수 있다.
증착된 층과 다양한 에칭제 화학종 간의 화학적 반응을 유도하는 것 뿐 아니라, 상기 화학적 반응의 속도(rate)를 제어하는 방식으로, 기판에 대한 지정 온도가 선택된다. 예를 들어, 특징부 내부보다 오프닝 근방에서 더 많은 물질이 제거되도록, 높은 제거 속도를 갖도록 온도가 선택될 수 있다. 덧붙여, 활성화된 화학종의 재결합(가령, 원자 플루오린을 분자 플루오린으로 재결합)을 제어하도록 및/또는 어느 화학종이 에칭에 유력하게 기여하는지를 제어하도록 온도가 선택될 수 있다. 결국, 기판 온도는, 에칭제의 화학적 조성물, 희망 에칭 속도, 활성화된 화학종의 희망 농도 분포, 여러 다른 화학종에 의한 선택적 제거에 대한 희망 기여도 및 그 밖의 다른 물질 및 공정 매개변수를 기초로, 선택될 수 있다. 특정 실시예에서, 기판은 약 300℃ 이하로, 더 구체적으로 약 250℃ 이하, 또는 약 150℃ 이하, 또는 약 100℃ 이하로 유지된다. 또 다른 실시예에서, 기판은 약 300℃ 내지 450℃로, 더 구체적인 실시예에서, 약 350℃ 내지 400℃로 가열된다. 다른 유형의 에칭제를 위해, 그 밖의 다른 온도 범위가 사용될 수 있다.
활성화된 화학종은, 이들 화학종의 재결합된 것보다 더 빠를 뿐 아니라, 더 바람직한 선택적 제거를 제공한다. 따라서 활성화된 화학종의 상대 농도 및/또는 제거 기여도(removal contribution)를 증가시키기 위한 다양한 접근법이 개발되었다. 예를 들어, 활성화된 플루오린 화학종의 활성화 에너지는, 재결합된 플루오린의 활성화 에너지보다 훨씬 더 작다. 따라서 기판 온도를 낮춤으로써, 활성화된 화학종으로부터 더 높은 제거 기여도를 야기할 수 있다. 특정 온도(그 밖의 다른 공정 조건, 가령, 유량 및 챔버 압력)에서, 활성화된 화학종의 상대적 제거 기여도가 재결합된 화학종의 상대적 제거 기여도를 초과할 수 있다.
도 7은 받침대 온도(pedestal temperature)의 함수로서 나타난 2가지 에칭 속도의 도표(활성화된 화학종(라인 702)과 재결합된 화학종(라인(704))이다. 20초 동안 400sccm으로 원격 플라스마 발생기를 통해 공정 챔버로 공급되는 니트로겐 트리-플루오라이드 전구체를 이용하여(라인(702)), 그리고 50초 동안 500sccm으로 공급되는 분자 플루오린 전구체를 이용하여(라인(704)) 에칭 테스트가 모델링되었다. 두 테스트 모두 동안 챔버 압력은 1Torr로 유지되었다. 받침대 온도를 낮춤으로써 재결합된 플루오린 분자에 대응하는 에칭 속도(라인(704))가 실질적으로 감소될 수 있다는 결과를 얻었다. 동시에, 활성화된 화학종에 대응하는 에칭 속도는 비교적 평평하게 유지되었다(라인(702)), 즉, 활성화된 화학종에 대응하는 에칭속도는 라인(704)만큼 받침대 온도에 민감하지 않다.
특정 실시예에서, 접촉 기판 표면으로부터, 재결합된 화학종을 제거하거나 심지어 실질적으로 최소화(가령, 활성화된 화학종의 재결합을 최소화)시키는 것이 어려울 수 있다. 예를 들어, 장치는 샤워헤드를 포함하며(도 4를 참조하여 추후 상세히 설명), 상기 샤워헤드는 (가령, 원격 플라스마 발생기로부터 샤워헤드를 통해 흐르는) 이전에 활성화된 에칭제 화학종의 실질적 재결합을 야기한다. 이는, 예를 들어, 샤워헤드의 폐쇄된 공간 내 오랜 체류 시간과 높은 표면-대-부피 비 때문일 수 있다. 시스템에서 재결합이 여전히 존재하지만, 부분 제거의 재결합된 화학종의 영향이 이러한 작업 동안 기판 온도에 의해 낮아질 수 있다. 원자 플루오린은 분자 플루오린보다 훨씬 더 낮은 활성화 에너지를 가진다(0.33eV 대 0.55eV). 이러한 관계는 다른 활성화된 화학종 및 재결합된 화학종에 대해서도 일반적이다. 따라서 에칭 동작 동안 온도를 낮춤으로써, 재결합된 화학종의 에칭 기여도가 감소될 수 있다.
활성화된 화학종의 재결합에 영향을 미칠 수 있는 또 다른 공정 매개변수로는 챔버 내부 압력, 더 구체적으로, 챔버 내에 존재할 수 있는 여러 다른 물질(가령, 초기 에칭제 물질, 활성화된 화학종, 재결합된 화학종, 캐리어 기체, 반응 산물 등)의 부분압력이 있다. 더 높은 전압력(가령, 약 10Torr 이상의 전압력)이 활성화된 에칭제 화학종의 더 짧은 평균 자유 행로(mean free path)에 대응하는 것이 일반적이며, 이는, 화학종들 간 더 많은 충돌을 야기하고, 따라서 더 높은 재결합율을 도출한다. 덧붙여, 저압력 레벨에서, 텅스텐 표면 또는 이와 유사한 그 밖의 다른 표면으로의 일부 재결합된 화학종(가령, 분자 플루오린)의 점착 계수(sticking probability)가, 활성화된 화학종(가령, 원자 플루오린)의 점착 계수보다 낮음이 발견됐다. 낮은 점착 계수가 스텝 커버리지를 개선하는 경향이 있다.
도 8은 20초 동안 400sccm으로, 공정 챔버로 공급되는 니트로겐 트리-플루오라이드 전구체에 대한 챔버 압력의 함수로서의 에칭 속도의 도표이다. 기판은 이러한 실험 동안 300℃로 유지되었다. 결과는 01Torr 내지 5Torr에서 압력의 상승이 에칭 속도를 낮춤을 보여준다. 어떠한 특정 이론에도 구애받지 않고, 이러한 레벨에서 압력이 높을수록, 활성화된 화학종이, 더 낮은 반응성을 가져서 더 낮은 에칭 속도를 갖는 재결합된 화학종으로 더 빨리 재결합한다. 이러한 재결합 및 낮은 에칭 반응성은, 높은 전체 에칭 농도에 의해 야기되는 임의의 증가를 실제로 상쇄한다. 압력이 5Torr 이상 증가되면, 더 높은 농도의 에칭 물질이 에칭 속도의 적합한 증가를 야기한다. 이러한 압력 레벨에서 재결합된 화학종에 의해 주로, 제거가 제어된다. 따라서 활성화된 화학종으로부터 더 높은 기여도를 갖기 위해, 공정 챔버는 더 낮은 전체 압력 값으로 유지할 필요가 있다. 특정 실시예에서, 공정 챔버가 약 5Torr 이하로 유지되며, 더 구체적으로, 약 2Torr 이하로, 더 구체적으로는, 약 1 Torr 이하 또는 약 0.1Torr 이하로 유지된다.
도 2를 다시 참조하면, 선택적 제거 작업(205)의 결과로서, 오프닝 근방에서의 증착된 층의 평균 두께는 특징부 내부에 증착된 층의 평균 두께보다 클 수 있다. 특정 실시예에서, 오프닝 근방의 감소는, 특징부 내부의 감소보다 약 10% 이상, 더 구체적인 실시예에서, 약 25% 이상이다. 일반적으로 제거 작업(205)이 기판 또는 임의의 언더-층(존재하는 경우)이 에칭제에 노출되는 포인트까지 수행될 수 있다. 나머지 층은 스텝 커버리지에 의해 특징지워질 수 있다. 특징 실시예에서, 에칭된 층의 스텝 커버리지는 약 75% 이상, 더 구체적으로, 약 100% 이상, 또는 약 125% 이상, 더 더욱 구체적으로는 약 150% 이상이다.
특정 실시예에서, 패시베이션된 표면이 형성되도록 제거 작업이 수행된다. 이 표면은 다음 번 증착 사이클에서 텅스텐-함유 물질이 증착되는 것을 막는다. 패시베이션된 표면을 형성하는 것이 도 2를 참조하여 기재되지만, 이렇게 한정되는 것은 아니며, 에칭 공정을 적정하게 이용함으로써, 임의의 텅스텐 증착 공정에서 수행될 수 있다. 패시베이션 및 이에 따른 일련의 텅스텐 증착은, 본원에서 기재된 바와 같이 에칭 조건을 적정하게 튜닝함으로써, 특징부 깊이 또는 증착 표면의 그 밖의 다른 기하학적 영역에 대해 선택적 또는 비-선택적일 수 있다.
도 2를 다시 참조하면, 특정 실시예에서, 선택적 제거 작업(205)이 특정 공정 조건에서 수행되어, 잔여 층(remaining layer)이라고 지칭될 수 있는 패시베이션된 표면을 갖는 층이 형성되게 한다. 특정 실시예에서, 패시베이션은 고 종횡비 특징부의 깊이를 따라 차이가 있는데, 이는, 앞서 언급된 바와 같이 이러한 깊이를 따라 달라지는 다른 에칭 조건(가령, 활성화된 화학종의 농도) 때문이다. 예를 들어, 이러한 작업 동안의 공정 조건은 특히, 특징부 내부보다 특징부의 오프닝 근방에 더 많은 패시베이션이 있도록, 튜닝될 수 있다. 일반적으로, 이들 조건은 낮은 압력(가령, 8Torr 이하, 심지어 5Torr 이하)과 연장된 에칭 시간(가령, 통상 30-나노미터 특징부에 대해 1초 이상, 심지어 5초 이상)에 대응한다. 이러한 현상은 도 9를 참조하여 이하에서 더 상세히 설명될 것이다.
도 9는 서로 다른 에칭 조건을 이용하여 처리되는 5개의 웨이퍼 세트에 대한, 제 2 증착 사이클 증착 두께를 시간의 함수로서 나타낸 도표이다. 이 도표는 이들 에칭 조건에 의해 야기되는 여러 다른 패시베이션 레벨이 증착 속도에 미치는 영향을 도시한다. 이 실험에서, 5개의 웨이퍼 세트의 표면에 초기 텅스텐 층이 증착된다. 모두 5개의 세트에 대해 동일한 증착 조건이 사용되었다. 그 후, 서로 다른 에칭 조건을 이용하여 각각의 웨이퍼 세트가 처리되었다. 도 9의 라인(902)에 대응하는 제 1 웨이퍼 세트(도표에서 숫자 133, 354 및 545로 식별되는 상부 실선)는 전혀 에칭되지 않았다. 즉, 제 1 증착 사이클 후에, 임의의 중간 에칭 사이클을 갖지 않는 제 2 증착 사이클이 뒤 따른다. 라인(904)에 대응하는 제 2 웨이퍼 세트(숫자 526에 의해 식별되는 중간에 위치하는 점선. 그 밖의 다른 숫자는 다른 2개의 선에 인접해 있기 때문에 보이지 않음)는 7초 동안 18Torr로 에칭되었다. 라인(906)에 대응하는 제 3 웨이퍼 세트(숫자 126, 344 및 517로 식별되는 3개의 라인으로 구성된 상부 그룹의 하부 실선)가 17초 동안 18Torr로 에칭되었다. 라인(908)에 대응하는 제 4 웨이퍼 세트(숫자 54, 99 및 149로 식별됨)가 5초 동안 0.8Torr로 에칭되었다. 마지막으로, 라인(908)에 대응하는 제 5 웨이퍼 세트(숫자 5, 9 및 25에 의해 식별됨)가 10초 동안 0.8Torr로 에칭되었다. 이들 5개의 웨이퍼 세트가 3가지 시간 주기(즉, 5초, 15초 및 25초) 동안 동일한 증착 조건 하에서, 추가적인 텅스텐 층을 형성하였다. 이들 추가적인 텅스텐 층의 최종 두께는 도 9에 제공된다.
도 9는 처음 3개의 웨이퍼 세트(즉, 에칭되지 않거나, 18Torr에서 에칭되는 웨이퍼들)를 도시하며, 이들은 나머지 2개의 웨이퍼 세트(즉, 0.8Torr로 에칭되는 웨이퍼들)보다, 훨씬 더 두꺼운 제 2 증착 사이클에서 증착되는 추가 텅스텐 층을 가진다. 도 8을 참조하여 앞서 설명된 바와 같이, 압력 레벨이 더 높을수록, 에칭 동안 활성화된 에칭 화학종의 재결합(가령, 원자 플루오린을 분자 플루오린으로 재결합)을 야기하고, 어느 정도까지는, 화학적 반응을 야기할 수 있다. 에칭 동안 서로 다른 압력 레벨에서 처리되는 최종 에칭된 층은, 자신들의 노출된 표면에서, 서로 다른 특성, 가령 화학적 조성 및/또는 물리적 구조를 가질 수 있다. 이는, 차례로, 나중에 증착된 텅스텐 층의 증착에 영향을 미친다(도 9 참조). 특히, 도 9는 낮은 압력일수록, 그리고 더 긴 시간일수록, 적어도 다음 번 층의 증착을 막는 더 많은 패시베이션 잔여 층을 야기함을 보여준다. 동시에, 도 8에서 나타나는 바와 같이, 압력 레벨이 앉을수록, 더 공격적인 에칭이 도출된다. 압력과 에칭 지속시간의 조합이 주의 깊게 제어되어, 초기 증착된 층이 완전히 제거되는 것과 그 아래 위치하는 확산 장벽 층이 손상되는 것이 방지될 수 있다.
특징부 오프닝 근방에서 약간의 패시베이션이 바람직하지만, 특징부 내부의 패시베이션은 덜 바람직하며, 특정 실시예에서는 피해져야 한다. 특정 공정 조건에서, 잔여 층은 특징부 내부에서보다 오프닝 근방에서 더 패시베이션화되는 방식으로, 에칭 동안 고 종횡비 특징부가 차등적으로 패시베이션화됨을 알았다. 어떠한 특정 이론에도 구애받지 않고, 낮은 압력 레벨에서의 에칭이, 특징부 내부보다 특징부 오프닝 근방에서 더 높은 농도의 활성화된 에칭제 화학종이 존재하는 고 종횡비 특징부 내 질량 전달 제어 상태를 야기할 수 있다. 오프닝 근방의 층을 에칭하는 동안, 일부 활성화된 화학종은 재결합되고 특징부 내부로 확산되는 동안, 그 밖의 다른 일부 활성화된 에칭제 화학종이 소비된다.
특징부 오프닝 근방의 과도한 패시베이션을 방지하고, 추후 작업을 위해 특징부를 완전히 충전하고 폐쇄하도록 충분한 증착을 가능하게 하기 위해, 특징부의 오프닝 근방의 패시베이션도 주의 깊게 제어되어야 한다. 이에 대한 것이 도 10 및 11에 반영되어 있다. 특히, 도 10은 초기 텅스텐 증착 및 이에 뒤 따르는 3-초 에칭, 그리고 추가적인 텅스텐 증착 후의 30-나노미터 특징부의 단면 스캐닝 전자 현미경(SEM: Scnning Electron Microscopy) 이미지를 도시한다. 이러한 특징부의 하부 영역은 완전히 충전되었지만, 상부 영역은 미충전 상태로 남겨져 있다. 서로 다른 패시베이션에 의해 초래되는 점진 바텀-업 충전(gradual bottom-up fill)이 특징부의 너무 이른 폐쇄 및 심(seam) 형성을 방지하지만, 도 10에서 나타나는 것과 같이 미충전 특징부에 과도한 패시베이션이 초래될 수 있으며, 이는 바람직하지 않거나 허용되지 않을 수 있다. 도 11은 동일하게 초기 텅스텐 증착, 1-초 에칭, 동일한 추가 텅스텐 증착 후의 또 다른 30-나노미터 특징부의 단면 SEM 이미지를 도시한다. 이러한 특징부의 상부 부분은 완전히 충전되었다. 일부 경우, 특징부 오프닝 근방에 있는 일부 패시베이션이 바람직할 수 있어도, 오버-패시베이션(over-passivation)은 피해진다.
이를 고려하여, 공정 조건이 특정하게 튜닝되어, 원하는 공정 결과(가령, 실질적으로 보이드가 없는 방식으로, 고 종횡비 특징부를 완전히 충전하는 것)를 얻을 수 있다. 이들 공정 조건들 중 일부는 5Torr 이하, 또는 2Torr 이하, 또는 심지어 1Torr 이하의 압력에서 제거 작업을 수행하는 것을 포함한다. 일부 실시예에서, 압력은 약 0.1Torr 내지 5Torr, 더 구체적으로, 약 0.5Torr 내지 3Torr로 유지된다. 에칭 작업의 지속시간은 일반적으로, 초기 층의 두께에 따라 달리지고, 상기 초기 층의 두께는 특징부 크기의 약 절반 이하로 유지하여 특징부의 폐쇄를 방지하는 것이 일반적이다. 예를 들어, 30-나노미터 특징부를 포함하는 기판 표면 위에 증착되는 초기 층은 15나노미터 이하인 것이 일반적이다. 이러한 층은, 아래 위치하는 층을 손상하지 않으면서, 약 1초 상기 동안, 더 구체적으로 약 3초 이상 동안, 심지어 약 5초 이상 동안 에칭될 수 있다. 특정 실시예에서, 에칭 작업의 지속시간은 약 1 내지 약 10초, 더 구체적으로는 약 3 내지 약 5초이다. 잔여 층과 특징부 크기를 참조하여, 에칭 조건이 또한 기재될 수 있다. 특정 실시예에서, 잔여 층은 특징부 오프닝의 10% 이하의 두께를 가진다.
특정 실시예에서, 기판은 증착 동작(203) 동안 폐쇄되고, 선택적 제거 동작(205) 동안 폐쇄 상태를 유지하는 하나 이상의 특징부를 포함할 수 있다. 예를 들어, 기판은 작은 크기 특징부, 중간 크기 특징부 및 큰 크기의 특징부를 포함할 수 있다. 일부 작은 크기 특징부는 최초 증착 작업 동안 폐쇄될 수 있고, 다시 개방되지 않을 수 있다. 중간 크기 특징부는 후기 사이클 동안 폐쇄되고, 다른 더 큰 크기 특징부가 충전되는 동안 폐쇄 상태를 유지할 수 있다. 일부 실시예에서, 특징부는 기판의 여러 가지 수직 레벨에, 가령, 듀얼-다마신 배열로 위치할 수 있다. 낮은 레벨 상의 특징부가 높은 레벨 상의 특징부보다 더 빨리 폐쇄될 수 있다.
특정 실시예에서, 증착 작업(203)은 특징부를 단지 일시적으로 폐쇄할 수 있다. 최종 충전 작업 동안 특징부를 폐쇄하는 것(가령, 이하에서 설명될 작업(213))과 달리, 또는 여러 다른 크기 및 여러 다른 수직 위치의 복수의 특징부를 갖는 경우와 달리, 이러한 일시적 폐쇄 동안의 심은. 여전히 허용되기엔 너무 크거나, 필드 영역에 너무 가까이서 시작될 수 있다. 이러한 실시예에서, 작업(205)의 제 1 파트가 특징부를 재-개방하도록 사용되고, 그 후, 작업(205)의 다음 파트가 증착된 물질을 선택적으로 제거하도록 사용되도록, 선택적 제거 작업(205)이 설계될 수 있다. 이러한 2가지 파트에서 공정 조건은 서로 동일하거나, 서로 상이할 수 있다. 예를 들어, 작업(205)의 제 1 파트 동안 에칭제 유량이 높아지고, 그 후, 특징부가 다시 개방됨에 따라 감소한다.
결정 블록(207)에 의해 나타나는 바와 같이, 증착 작업(203)과 선택적 제거 작업(205)을 포함하는 증착-제거 사이클이 1회 이상 반복될 수 있다. 예를 들어, 특히 큰 오버행을 갖는 작은 크기의 특징부의 경우, 1회 사이클 후, 원하는 스텝 커버리지를 얻는 것이 어려울 수 있다. 또 다른 사이클을 진행할지의 여부에 대한 결정(207) 시, 오버행 크기, 특징부 크기, 특징부 종횡비, 특징부 휨 정도(feature bowing), 심 크기, 심 위치 요건을 고려한다.
특정 실시예에서, 다음 번 사이클의 하나 또는 두 작업 모두에 대한 공정 매개변수가 변경될 수 있다(209). 예를 들어, 증착된 층이 여전히 얇은 층이고, 에칭 동안 오염의 위험도가 높기 때문에, 초기 사이클 동안의 순수 증착율(net deposition)이 다음 번 사이클의 것보다 더 클 필요가 있을 수 있다. 동시에, 캐비티는 초기에 더 개방되어 있고 폐쇄의 위험이 낮아진다. 예를 들어, 초기 증착 사이클이 (가령, 더 낮은 온도 및/또는 챔버 압력에 의해 구동되는) 더 느린 증착 속도로 수행되어, 부분 제조된 기판 상에 증착된 텅스텐 함유 물질의 양을 더 잘 제어할 수 있다. 앞서 언급된 바와 같이 더 느린 속도는 더 등각적인(conformal) 증착을 야기할 수 있으며, 이는 특정 특징부 타입(가령, 작고, 고 종횡비의 특징부)에 있어서, 보다 필요한 것일 수 있다. 뒤 이은 증착 사이클이 (가령, 높은 온도 및/또는 높은 챔버 압력에 의해 구동된) 더 빠른 증착 속도로 수행될 수 있는데, 왜냐하면 증착되는 두께가 덜 중요하거나, 및/또는 캐비티가 성급하게 폐쇄될 가능성이 낮아지도록, 이전 증착-에칭 사이클이 캐비티의 프로파일을 이미 수정한 후일 수 있기 때문이다. 다른 실시예에서, 후기 사이클의 증착 동작은 더 느린 증착 속도로 수행될 수 있는데, 왜냐하면, 잔여 캐비티는 더 작고, 성급하게 폐쇄될 가능성이 높기 때문이다. 마찬가지로, 에칭 공정 조건도 사이클별로 수정될 수 있는데, 가령, 증착된 층이 여전히 얇을 때 덜 공격적인 에칭 조건 하에서 수행되고, 결국더 공격적인 에칭 조건 하에서 수행되도록 수정될 수 있다.
도 3을 다시 참조하면, 단면도(331)는 선택적 제거 후의 특징부를 도시한다. 따라서 단면도(321 및 331)는 제 1 사이클, 또는 더 일반적으로는 초기 사이클 중 하나를 나타낼 수 있다. 이 사이클 동안 증착된 층(323)은 너무 얇아서, 다양한 심 형성 원인들(가령, 오버행(315))을 완전히 보상, 또는 상쇄시킬 수 없다. 예를 들어, 선택적 제거 작업 후, 단면도(331)에 도시된 캐버티는 특징부 내부에서보다, 오프닝 근방에서 여전히 더 좁다. 특정 실시예에서, 이러한 차이(얼마나 더 좁은지)는, 증착-제거 사이클을 반복하지 않고 공정이 최종 충전 작업으로 진행하기에 충분히 작을 수 있다.
단면도(341 및 351)는 후기 사이클 동안의, 그리고 후기 사이클 후의 기판(303)을 도시한다. 먼저, 단면도(341)는 에칭된 층(333) 위에 형성된 새로 증착된 층(343)을 도시한다. 층(343)의 특징부는 이전 사이클 동안 얻어진 더 낮은 스텝 커버리지를 반영하는 개선된 프로파일을 가질 수 있다. 그러나 캐비티의 프로파일은 최종 충전으로의 진행을 여전히 허용하지 않으며, 이러한 캐비티를 추가로 성형하기 위해 또 다른 에칭 작업이 필요할 수 있다. 단면도(351)는, 충전을 완료하기 위한 최종 증착 저 스테이지에서의 기판(303)을 나타낸다. 상기 캐비티는 캐비티 내부에서보다 오프닝 근방에서 더 넓다. 특정 실시예에서, 새로 증착된 층의 스텝 커버리지는, 초기에 증착된 층의 스텝 커버리지보다 약 10% 이상이고, 더 구체적으로 약 20% 이상, 또는 약 30% 이상이다.
도 2를 다시 참조하여, 특정 실시예에서, 증착 작업(203)과 선택적 제거 작업(205)이 동시에 수행될 수 있으며, 이들은 단계(204)에서 나타난다. 예를 들어, 전구체와 에칭제가 공정 챔버로 동시에 도입되어, 증착과 에칭 반응이 동시에 발생하도록 할 수 있다. 오프닝 근방에서보다 특징부 내부에서 더 우수한 순수 증착율을 얻기 위해, 적어도 초기에는, 에칭제와 텅스텐-함유 전구체의 유량은, 에칭 반응이 질량 전달 제어이어서 에칭제 농도에 따라 달라지기에 충분하도록 정해진다. 동시에, 증착 반응이 질량 전달 제어가 아니고, 특징부 내부와 오프닝에 거의 동일한 속도로 진행한다. 작업(204) 동안, 에칭제 또는 전구체 유량, 또는 둘 모두가 (가령, 점진적으로(gradually), 또는 단계적으로(stepwise)) 조정될 수 있고, 일부 포인트에서 공정 챔버로의 에칭제의 흐름이 중단될 수 있다. 이 포인트에서, 공정은 최종 충전 작업(213)으로 전환될 수 있다.
특징부를 부분적으로 충전하고 특징부 프로파일을 성형하기 위해 하나 이상의 증착-제거 사이클이 수행된 후, 공정은 최종 충전 작업(213)으로 진행할 수 있다. 이 작업은 일부 양태에서 증착 작업(203)과 유사할 수 있다. 주요 차이점은, 작업(213)은 특징부가 완전히 폐쇄될 때까지 진행되며, 특징부를 개방하기 위한 에칭 작업이 뒤 따르지 않는다는 것이다. 다시 도 3을 참조하면, 최종 충전 작업 후의 단면도(361)가 기판(303)의 일례를 나타낸다. 특정 실시예에서, 특징부는 여전히 심(363)(그러나 도 1에 도시된 종래 기술의 충전 특징부에서보다 더 작음)을 갖고, 종래 기술의 충전 특징부에서보다 필드 영역에서 멀리 떨어져 위치하는 기준 포인트를 가진다. 특정 실시예에서, 상기 심(363)은 특징부 깊이에 대해 필드 영역으로부터 약 20% 이상에서 끝난다(즉, DFET에 대한 DREF의 비는 약 20% 이상).
또 다른 실시예에서, 오프닝 근방에서보다 특징부 내부에서 더 많은 텅스텐을 증착함으로써, 특징부가 충전된다. 특징부 내 위치(가령, 오프닝 근방 또는 특징부 내부)에 따라 텅스텐-함유 물질이 표면에 서로 다른 레벨로 증착되는 것을 억제함으로써 차등 증착 속도가 얻어질 수 있다. 특히, 특징부 내부 표면보다 오프닝 근방 표면이 더 억제될 수 있다. 특정 실시예에서, 증착 작업 전에 억제제가 공정 챔버로 도입된다. 에칭의 맥락에서 앞서 설명된 것과 유사한 질량 전달 제어 체계에서 특징부의 노출된 표면이 이러한 억제제로 처리된다. 그러나 에칭 작업과 달리, 억제 동안 표면으로부터 어떠한 물질도 제거되지 않는다(즉, 어떠한 순수 에칭도 없음). 예컨대, 특정 공정 조건에서, 증착된 층의 플루오린-기반 에칭이, 잔여 에칭 층의 표면 상에 잔류물(가령, 특정 텅스텐 플루오라이드를 함유하는 잔류물)의 형성을 초래할 수 있다. 이들 잔류물은 다음 번 증착 작업에서 억제제로서 기능한다. 덧붙여, 특정 공정 조건에서, 증차고딘 층으로부터 어떠한 물질도 순수 제거되지 않고, 증착된 층이 특징부 내부에서보다 오프닝 근방에서 더 일반적인 억제 층을 형성한다. 차등 증착 속도를 이용하여 특징부를 충전하는 것이 앞서 설명된 증착-제거 작업과 함께, 또는 상기 증착-제거 작업을 대신하여 실행될 수 있다.
장치
본 발명의 방법은 다양한 제조업체로부터 이용가능한 다양한 타입의 증착 장치에서 수행될 수 있다. 적합한 장치의 예로는, Novellus System, Inc 사(캘리포니아 산호세 소재)의 Novellus Concept 2 Altus, Concept-2 Altus-S, Concept 3 Altus 증착 시스템, concept 3 Inova 증착 시스템, 또는 그 밖의 다른 임의의 상업적으로 이용가능한 CVD 공정 시스템이 있다. 일부 경우에서, 예를 들어, US 특허 제6977014호(본원에서 참조로서 인용됨)에서 기재된 바와 같이, 공정은 단일 챔버에서 수행될 수 있다. 일부 경우에서는 공정이 다수 증착 스테이션 상에서 순차적으로 수행될 수 있다. US 특허 제6143082호(본원에서 참조로서 인용됨)를 참조하라. 일부 실시예에서, 텅스텐-풍부 장벽 증착 공정은, 단일 증착 챔버 내의 2개의, 또는 4개의, 또는 5개의, 또는 그 이상의 증착 스테이션 중 하나인 첫 번째 스테이션에서, 또는 첫 번째와 두 번째 스테이션에서 수행된다. 첫 번째 스테이션에서, 기판 표면에서 국소화된 대기를 생성하는 개별 기체 공급 시스템을 이용하여 환원 기체와 유기금속 전구체가 반도체 기판의 표면으로 유입될 수 있다.
도 6은 본 발명의 실시예에 따라, 텅스텐 얇은 필름 증착 공정을 실시하기에 적합한 CVD 공정 시스템의 블록 다이어그램이다. 상기 시스템(600)은 수송 모듈(transfer module, 603)을 포함한다. 상기 수송 모듈(603)은, 처리되는 기판이 다양한 반응기 모듈(reactor module) 사이로 이동됨에 따른 상기 기판의 오염의 위험을 최소화하기 위해, 청정하고, 가압된(pressurized) 환경을 제공한다. 본 발명의 실시예에 따르는 PNL 증착과 CVD를 수행할 수 있는 다중 스테이션 반응기(609)가 상기 수송 모듈(603) 상에 장착된다. 챔버(609)는 자신들의 작업을 순차적으로 수행할 수 있는 다수의 스테이션(611, 613, 615, 617)을 포함할 수 있다. 예를 들어, 스테이션(611)이 PNL 증착을 수행하고, 스테이션(713)이 다중-펄스 환원제 처리를 수행하며, 스테이션(615 및 617)이 CVD를 수행하도록, 챔버(609)가 구성될 수 있다.
또한, 플라스마, 또는 화학(비-플라스마) 선-세정(pre-clean)을 수행하기에 적합한 하나 이상의 단일, 또는 다중 스테이션 모듈(607)이 상기 수송 모듈(603) 상에 장착될 수 있다. 또한 상기 모듈은 그 밖의 다른 다양한 처리, 예를 들어, 포스트 라이너 텅스텐 나이트라이드 처리를 위해 사용될 수 있다, 또한 상기 시스템(600)은 웨이퍼가 처리 전, 처리 후에 저장되는 곳인 하나 이상(이 경우에서는 2개)의 웨이퍼 소스 모듈(wafer source module, 601)을 포함한다. 대기중 수송 챔버(619)에서 대기중 로봇(atmospheric robot)(도면상 도시되지 않음)이 먼저 웨이퍼를 소스 모듈(601)로부터 로드락(loadlock, 621)으로 이동시킨다. 수송 모듈(603) 내의 웨이퍼 수송 장치(일반적으로 로봇 아암 유닛)가 웨이퍼를 로드락(621)에서 상기 수송 모듈(603) 상에 장착되어 있는 모듈로, 그리고 상기 장착되어 있는 모듈들 사이에서 이동시킨다.
특정 실시예에서, 증착 동안의 공정 상태(process condition)를 제어하기 위해, 시스템 제어기가 사용된다. 통상적으로, 상기 제어기는 하나 이상의 메모리 장치와 하나 이상의 프로세서를 포함할 것이다. 상기 프로세서는 CPU, 또는 컴퓨터, 또는 아날로그/디지털 입력/출력 연결, 또는 스텝퍼 모터 제어기, 보드 등을 포함할 수 있다.
상기 제어기는 증착 장치의 모든 행동을 제어할 수 있다. 상기 시스템 제어기 실행 시스템은 타이밍, 기체의 혼합, 챔버 압력, 챔버 온도, 웨이퍼 온도, RF 전력 레벨, 웨이퍼 척, 페데스털 위치 및 그 밖의 다른 특정 공정의 매개변수를 제어하기 위한 인스트럭션의 세트를 포함하는 소프트웨어를 제어한다. 일부 실시예에서, 상기 제어기와 연계되는 메모리 장치에 저장되는 그 밖의 다른 프로그램이 사용될 수 있다.
통상적으로, 상기 제어기와 연계되는 사용자 인터페이스가 존재할 것이다. 상기 사용자 인터페이스는 장치 및/또는 공정 상태의 디스플레이 스크린, 그래픽적 소프트웨어 디스플레이와, 사용자 입력 장치(가령, 포인팅 장치, 키보드, 터치 스크린, 마이크로폰 등)를 포함할 수 있다.
프로세스 시퀀스로 증착과 그 밖의 다른 공정을 제어하기 위한 컴퓨터 프로그램 코드는 임의의 종래의 컴퓨터 판독가능형 프로그래밍 언어, 가령, C, C++m, 파스칼, 포트란 등으로 쓰여질 수 있다. 프로세서에 의해, 컴파일된 객체 코드, 또는 스크립트가 실행되어, 프로그램에서 식별되는 작업을 수행할 수 있다.
제어기 매개변수는 공정 상태, 가령, 공정 기체 조성 및 유량, 온도, 압력, 플라스마 상태, RF 전력 레벨, 저주파수 RF 주파수, 냉각 기체 압력, 챔버 벽 온도에 관한 것이다. 이들 매개변수는 사용자에게, 레시피(recipe)의 형태로 제공되며, 사용자 인터페이스를 이용하여 입력될 수 있다.
공정을 모니터링하기 위한 신호는 시스템 제어기로의 아날로그 및/또는 디지털 입력 연결에 의해 제공될 수 있다. 공정을 제어하기 위한 신호는 증착 장치의 아날로그 및 디지털 출력 연결에 따른 출력이다.
시스템 소프트웨어는 다양한 서로 다른 방식으로 설계, 또는 구성될 수 있다. 예를 들어, 다양한 챔버 구성요소의 서브루틴, 또는 제어 객체는, 본 발명의 증착 공정을 실행하기 위한 챔버 구성요소의 작업을 제어하기 위해 쓰여질 수 있다. 이러한 목적을 위한 프로그램, 또는 프로그램의 섹션의 예로는 기판 포지셔닝 코드(substrate positioning code), 공정 기체 제어 코드, 압력 제어 코드, 가열기 제어 코드 및 플라스마 제어 코드가 있다.
기판 포지셔닝 프로그램은 기판을 페데스털, 또는 척으로 로드(load)하고, 상기 기판과 기판의 나머지 부분, 가령 기체 입구 및/또는 표적 사이의 공간을 제어하기 위한 챔버 구성요소를 제어하기 위한 프로그램 코드를 포함할 수 있다. 공정 기체 제어 프로그램은 기체 조성과 유량을 제어하기 위한 코드와, 선택적으로 챔버 내의 압력을 안정화시키기 위해 증착 전에 기체를 챔버로 유입시키기 위한 코드를 포함할 수 있다. 가령, 압력 제어 프로그램은, 챔버의 배기 시스템의 쓰로틀 밸브(throttle valve)를 조정함으로써, 챔버 내의 압력을 제어하기 위한 코드를 포함할 수 있다. 가열기 제어 프로그램은 기판을 가열하기 위해 사용되는 가열 유닛으로의 전류를 제어하기 위한 코드를 포함할 수 있다. 대안적으로, 상기 가열기 제어 프로그램은 열 전달 기체(heat transfer gas), 가령 헬륨을 웨이퍼 척으로 전달하는 것을 제어할 수 있다.
증착 동안 모니터링할 수 있는 챔버 센서의 예로는 질량 유량 제어기(mass flow controller), 압력 센서(가령, 검압계) 및 페데스털이나 척에 위치하는 열전대가 있다. 이들 센서로부터의 데이터를 이용하여, 적정하게 프로그래밍된 피드백 및 제어 알고리즘이 사용되어, 요망 공정 상태가 유지될 수 있다. 앞서 단일, 또는 다중 챔버 반도체 공정 툴에서의 본 발명의 실시예의 구현예가 설명되었다.
실험
증착된 물질 및 최종 심의 선택적 제거에 대한 여러 다른 공정 조건의 영향을 판단하기 위해, 일련의 실험이 수행되었다. 기판 온도를 증가시키고, 에칭제 유량을 감소시키는 것이 특징부 내부에서 질량 전달 제어(mass transport limited)된 에칭을 야기하고, 이로 인해, 특징부 내부에서보다 오프닝 근방에서 더 많은 물질이 제거될 수 있음을 발견했다.
하나의 실험에서, 서로 다른 에칭 조건 및 스텝 커버리지에 미치는 이들의 영향이 평가되었다. 약 250나노미터의 단면의 오프닝과, 약 10:1의 종횡비를 갖는 특징부를 갖는 기판이 사용되었다. 먼저 아르곤과 주소 분위기에서, 약 395℃의 기판 온도에서, 그리고 텅스텐 플루오라이드(WF6)의 약 200sccm 유량에서, 특징부가 텅스텐으로 부분적으로 충전됐다. 그 후, 몇 개의 기판의 단면이 취해져서, 특징부 내부의 텅스텐 분포가 분석될 수 있었다. 층은, 특징부 오프닝 주변(평균적으로 약 639옹스트롬 두께)에서보다, 특징부 내부에서(평균적으로 약 862옹스트롬 두께) 다소 더 얇았으며, 이는 약 62%의 스텝 커버리지를 도출했다.
나머지 기판이 2개의 그룹으로 나뉘었다. 제 1 그룹의 기판이, 기준 공정 조건을 이용하여 에칭되었다: 약 8Torr의 챔버압력, 약 350℃의 기판 온도, 약 2,000sccm의 니트로겐 트리-플루오라이드(NF3)의 유량, 약 4초의 에칭 지속시간. 이 그룹의 복수의 기판의 단면이 취해져서, 특징부 내부의 텅스텐 분포를 추가로 분석할 수 있었다. 오프닝 두께(오프닝 근방의 텅스텐 층의 두께)는 평균 약 497 옹스트롬이었으며, 내부 두께는 평균 약 464옹스트롬이었고, 스텝 커버리지는 약 107%였다.
제 2 웨이퍼 그룹은, 다른("개선된") 공정 조건을 이용하여 에칭되었다. 이들 새로운 조건은 특징부를 질량 전달 제어된(mass-transport limited) 방식으로 에칭할 수 있게 한다고 판단되며, 따라서, 스텝 커버리지가 훨씬 더 개선될 수 있다고 판단된다. 기판 온도는 약 395℃까지로 증가되었으며, 에칭제 유량은 약 400sccm까지로 감소되었다. 에칭은 약 12초 동안, 약 2Torr로 유지된 챔버에서 수행되었다. 잔여 에칭된 층은, 오프닝 근방에서보다(평균 약 344옹스트롬 두께), 특징부 내부에서(평균 약 555옹스트롬 두께) 상당히 더 두꺼웠다. 계산된 스텝 커버리지는 약 161%이다.
도 6A는 앞서 언급된 실험에서 사용된 것과 유사한 조건에서 특징부(601) 내에 형성된 텅스텐-함유 층(605)을 포함하는 부분 제조된 반도체 기판(603)에서 제공되는 특징부(601)를 개략적으로 도시한다. 도면은 또한 층 두께의 서로 다른 포인트에서의 측정을 도시한다. 도 6B는 2개의 서로 다른 공정 조건에 대한 에칭 전과 후의 앞서 설명된 실험에 대한 텅스텐-함유 층의 두께 분포의 그래프를 도시한다. 이 그래프의 수평 축은 도 6A에 도시된 측정 포인트에 대응한다. 그래프에 제공된 두께 값은 필드 영역에 대한 각각의 값으로 정규화되었다(포인트 1 내지 16). 하부 얇은 선(607)은 어떠한 에칭이 있기 전의 특징부 내부의 두께 분포를 나타낸다. 이 라인은 증착 후에, 층이 오프닝 근방에서보다 특징부 내부에서 다소 더 얇음을 나타낸다. 중간의 두꺼운 라인(609)은 기준 에칭 조건을 이용해 에칭된 기판에 대한 두께 분포를 나타낸다. 이 분포는 라인(607)에 의해 나타난 스텝 커버리지보다 더 큰 스텝 커버리지를 나타낸다. 마지막으로, 상단의 얇은 라인(611)은 "개선된" 조건을 이용하여 에칭된 텅스텐의 분포를 나타낸다. 개선된 스텝 커버리지를 나타낸다. 가장 낮은(가장 깊은) 측정 포인트(포인트 8, 9 및 10으로서, 특징부 바닥으로부터 대략 30-40% 깊이에 위치하는 포인트)에서의 두께는 필드 영역 근방(포인트 1, 2, 15 및 16)에서의 두께보다, 거의 2배 더 크다.
결론
본원에서 예제 및 실시예들은 설명을 위한 목적으로 기재된 것이며, 이러한 관점에서, 다양한 변형예나 변경예가 해당 업계 종사자에게 자명할 것이다. 다양한 세부사항이 명료성을 위해 생략되었지만, 다양한 설계적 치환예가 구현될 수 있다. 따라서 본 발명의 예제들은 제한이 아니라 설명적 예시로서 여겨질 것이다.

Claims (30)

  1. 부분 제조된 반도체 기판 상에서 고 종횡비(high aspect ratio)의 특징부를 충전하는 방법에 있어서, 상기 방법은
    텅스텐-함유 전구체와 환원제를 공정 챔버로 도입시키는 단계와,
    텅스텐-함유 전구체와 환원제 간의 화학 기상 증착 반응을 통해, 텅스텐-함유 물질의 층을 부분 제조된 반도체 기판 상에 증착하는 단계로서, 상기 텅스텐-함유 물질의 층이 고 종횡비의 특징부를 부분적으로 충전하는 특징의, 증착 단계와,
    활성화된 에칭 물질을 공정 챔버로 도입시키는 단계와,
    활성화된 에칭 물질을 이용하여 텅스텐-함유 물질의 층의 일부분을 제거하여 잔여 층(remaining layer)을 형성하는 단계 - 상기 잔여 층은 고 종횡비의 특징부의 깊이 방향을 따라 변하는 패시베이션 레벨을 가지며, 특징부 내부에서보다 특징부 오프닝 근방에서 더 패시베이션됨 - 와,
    텅스텐-함유 전구체와 환원제를 공정 챔버로 다시 도입시키는 단계와,
    텅스텐-함유 전구체와 환원제 간의 화학 기상 증착 반응을 통해 부분 제조된 반도체 기판 상에 텅스텐-함유 물질의 추가 층을 선택적으로 증착하는 단계 - 여기서, 증착 속도는 특징부 내부에서보다 특징부 오프닝 근방에서 더 느림 - 로서, 추가 층은 특징부 오프닝 근방보다 특징부 내부에서 더 두껍도록 하는 특징의, 추가 층 선택적 증착 단계
    를 포함하는 것을 특징으로 하는 고 종횡비의 특징부를 충전하는 방법.
  2. 제 1 항에 있어서, 제거하는 단계 동안 공정 챔버는 5Torr 이하의 압력으로 유지되는 것을 특징으로 하는 고 종횡비의 특징부를 충전하는 방법.
  3. 제 1 항에 있어서, 상기 잔여 층은 선택적으로 패시베이션되어, 잔여 층의 패시베이션이 특징부 내부에서보다 특징부 오프닝 근방에서 더 패시베이션되는 것을 특징으로 하는 고 종횡비의 특징부를 충전하는 방법.
  4. 제 1 항에 있어서, 잔여 층은 특징부 내부에서보다 특징부 오프닝 근방에서 더 얇은 것을 특징으로 하는 고 종횡비의 특징부를 충전하는 방법.
  5. 제 1 항에 있어서, 제거하는 단계 동안, 특징부 내부에서보다 특징부 오프닝 근방에서 텅스텐-함유 물질이 더 많이 제거되는 것을 특징으로 하는 고 종횡비의 특징부를 충전하는 방법.
  6. 제 1 항에 있어서, 상기 추가 층 선택적 증착 단계는, 보이드(void) 없는 방식으로 고 종횡비의 특징부의 하부 절반 이상을 충전하는 단계를 포함하는 것을 특징으로 하는 고 종횡비의 특징부를 충전하는 방법.
  7. 제 1 항에 있어서, 제거하는 단계는 질량 전달 방식(mass transport regime)으로 수행되는 것을 특징으로 하는 고 종횡비의 특징부를 충전하는 방법.
  8. 제 1 항에 있어서, 증착 단계, 제거하는 단계 및 선택적 증착 단계는 상이한 환경 조건으로 유지되는 상이한 공정 챔버에서 수행되는 것을 특징으로 하는 고 종횡비의 특징부를 충전하는 방법.
  9. 제 1 항에 있어서, 상기 방법은
    포토레지스트를 부분 제조된 반도체 기판에 도포하는 단계와,
    포토레지스트를 노광시키는 단계와,
    포토레지스트를 패터닝하여, 패턴을 형성하고, 상기 패턴을 부분 제조된 반도체 기판에 전사하는 단계
    를 더 포함하는 것을 특징으로 하는 고 종횡비의 특징부를 충전하는 방법.
  10. 부분 제조된 반도체 기판 상에 제공되는 고 종횡비의 특징부를 충전하는 방법에 있어서, 상기 방법은
    텅스텐-함유 전구체와 환원제를 공정 챔버로 도입시키는 단계와,
    텅스텐-함유 전구체와 환원제 간의 화학 기상 증착 반응을 통해, 부분 제조된 반도체 기판 상에 텅스텐-함유 물질의 층을 증착하는 단계로서, 상기 층은 고 종횡비의 특징부를 부분적으로 충전하는 특징의, 증착 단계와,
    활성화된 에칭 물질을 공정 챔버로 도입시키는 단계와,
    잔여 층(remaining layer)을 형성하기 위해 텅스텐-함유 물질의 층의 일부분을 선택적으로 제거하는 단계로서, 상기 잔여 층은 고 종횡비의 특징부의 깊이 방향을 따라 변하는 패시베이션 레벨을 가지며, 특징부 내부에서보다 특징부 오프닝 근방에서 더 패시베이션되는 특징의, 선택적 제거 단계
    를 포함하는 것을 특징으로 하는 고 종횡비의 특징부를 충전하는 방법.
  11. 제 10 항에 있어서, 특정 깊이에서의 잔여 층의 패시베이션 레벨이, 상기 특정 깊이에서의 텅스텐-함유 물질의 층으로부터 제거되는 텅스텐-함유 물질의 양과 상관(correlate)되는 것을 특징으로 하는 고 종횡비의 특징부를 충전하는 방법.
  12. 부분 제조된 반도체 기판을 처리하기 위한 방법에 있어서, 상기 방법은
    50나노미터 이하 크기와 4 이상의 종횡비를 갖는 고 종횡비의 특징부를 포함하며, 상기 고 종횡비의 특징부 내에 증착되는 보호성 층(protective layer)을 포함하는 부분 제조된 반도체 기판을 공정 챔버로 제공하는 단계와,
    텅스텐-함유 전구체와 환원제를 공정 챔버로 도입시키는 단계와,
    텅스텐-함유 전구체와 환원제 간의 화학 기상 증착 반응을 통해, 상기 텅스텐-함유 물질의 층은 고 종횡비 특징부의 크기의 절반 이하의 두께를 갖는 텅스텐-함유 물질의 층을 부분 제조된 반도체 기판 상에 증착하는 단계와,
    활성화된 에칭 물질을 공정 챔버로 도입시켜서 잔여 층을 형성하는 단계 - 상기 잔여 층은 고 종횡비의 특징부의 깊이 방향을 따라 변하는 패시베이션 레벨을 가지며, 특징부 내부에서보다 특징부 오프닝 근방에서 더 패시베이션됨 - 와,
    특정 시간 동안 5Torr 이하의 압력으로 활성화된 에칭 물질을 이용하여 층의 일부분을 제거하는 단계와,
    텅스텐-함유 전구체와 환원제를 공정 챔버로 도입시키는 단계와,
    텅스텐-함유 전구체와 환원제 간의 화학 기상 증착 반응을 통해, 부분 제조된 반도체 기판 상에 텅스텐-함유 물질의 추가 층을 선택적으로 증착하는 단계로서, 패시베이션을 변화시키기 때문에 특징부 내부에서의 내부 증착 속도는 특징부 오프닝 근방의 외부 증착 속도보다 2배 더 높으며, 상기 특징부의 하부 절반 이상을 충전하도록 하는, 선택적 증착 단계
    를 포함하는 것을 특징으로 하는 부분 제조된 반도체 기판을 처리하기 위한 방법.
  13. 제 12 항에 있어서, 상기 특정 시간은 층의 두께에 의해 결정되는 것을 특징으로 하는 부분 제조된 반도체 기판을 처리하기 위한 방법.
  14. 제 12 항에 이어서, 고 종횡비의 특징부의 크기는 30나노미터이고, 고 종횡비의 특징부의 깊이는 250나노미터이며, 제거하는 단계의 지속시간은 1초 내지 10초인 것을 특징으로 하는 부분 제조된 반도체 기판을 처리하기 위한 방법.
  15. 제 12 항에 있어서, 외부 증착 속도는 선택적 증착의 초기 30초 이상동안 분(minute)당 100옹스트롬 이하인 것을 특징으로 하는 부분 제조된 반도체 기판을 처리하기 위한 방법.
  16. 삭제
  17. 삭제
  18. 삭제
  19. 삭제
  20. 삭제
  21. 삭제
  22. 삭제
  23. 삭제
  24. 삭제
  25. 삭제
  26. 삭제
  27. 삭제
  28. 삭제
  29. 삭제
  30. 삭제
KR1020110068603A 2010-07-09 2011-07-11 고 종횡비 특징부 내부로 텅스텐 증착하기 KR101340793B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US12/833,823 2010-07-09
US12/833,823 US9034768B2 (en) 2010-07-09 2010-07-09 Depositing tungsten into high aspect ratio features
US13/016,656 2011-01-28
US13/016,656 US8124531B2 (en) 2009-08-04 2011-01-28 Depositing tungsten into high aspect ratio features

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020130054726A Division KR20130071447A (ko) 2010-07-09 2013-05-15 고 종횡비 특징부 내부로 텅스텐 증착하기

Publications (2)

Publication Number Publication Date
KR20120005992A KR20120005992A (ko) 2012-01-17
KR101340793B1 true KR101340793B1 (ko) 2013-12-11

Family

ID=45611887

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020110068603A KR101340793B1 (ko) 2010-07-09 2011-07-11 고 종횡비 특징부 내부로 텅스텐 증착하기
KR1020130054726A KR20130071447A (ko) 2010-07-09 2013-05-15 고 종횡비 특징부 내부로 텅스텐 증착하기

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020130054726A KR20130071447A (ko) 2010-07-09 2013-05-15 고 종횡비 특징부 내부로 텅스텐 증착하기

Country Status (1)

Country Link
KR (2) KR101340793B1 (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9653353B2 (en) * 2009-08-04 2017-05-16 Novellus Systems, Inc. Tungsten feature fill
US9972504B2 (en) 2015-08-07 2018-05-15 Lam Research Corporation Atomic layer etching of tungsten for enhanced tungsten deposition fill
US10096487B2 (en) * 2015-08-19 2018-10-09 Lam Research Corporation Atomic layer etching of tungsten and other metals
US10566212B2 (en) 2016-12-19 2020-02-18 Lam Research Corporation Designer atomic layer etching
US11450513B2 (en) 2018-03-30 2022-09-20 Lam Research Corporation Atomic layer etching and smoothing of refractory metals and other high surface binding energy materials
WO2020118100A1 (en) 2018-12-05 2020-06-11 Lam Research Corporation Void free low stress fill
JP2022522226A (ja) 2019-04-11 2022-04-14 ラム リサーチ コーポレーション 高ステップカバレッジのタングステン堆積
CN113451126B (zh) * 2021-07-07 2024-02-27 北京北方华创微电子装备有限公司 晶圆刻蚀方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030082902A1 (en) * 2001-10-31 2003-05-01 Shoichi Fukui Semiconductor-device fabrication method
US20040079632A1 (en) * 2002-10-23 2004-04-29 Applied Materials, Inc. High density plasma CVD process for gapfill into high aspect ratio features
US7655567B1 (en) * 2007-07-24 2010-02-02 Novellus Systems, Inc. Methods for improving uniformity and resistivity of thin tungsten films
KR20100067065A (ko) * 2008-12-10 2010-06-18 노벨러스 시스템즈, 인코포레이티드 갭필 애플리케이션을 위한 저저항의 텅스텐 필름 증착 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030082902A1 (en) * 2001-10-31 2003-05-01 Shoichi Fukui Semiconductor-device fabrication method
US20040079632A1 (en) * 2002-10-23 2004-04-29 Applied Materials, Inc. High density plasma CVD process for gapfill into high aspect ratio features
US7655567B1 (en) * 2007-07-24 2010-02-02 Novellus Systems, Inc. Methods for improving uniformity and resistivity of thin tungsten films
KR20100067065A (ko) * 2008-12-10 2010-06-18 노벨러스 시스템즈, 인코포레이티드 갭필 애플리케이션을 위한 저저항의 텅스텐 필름 증착 방법

Also Published As

Publication number Publication date
KR20120005992A (ko) 2012-01-17
KR20130071447A (ko) 2013-06-28

Similar Documents

Publication Publication Date Title
US10395944B2 (en) Pulsing RF power in etch process to enhance tungsten gapfill performance
US8124531B2 (en) Depositing tungsten into high aspect ratio features
US11410883B2 (en) Tungsten feature fill with nucleation inhibition
US9034768B2 (en) Depositing tungsten into high aspect ratio features
TWI706509B (zh) 包含多段式抑制成核之特徵部塡充
KR101327258B1 (ko) 고애스펙트비의 특징부에 대한 텅스텐 증착 방법 및 장치
JP6494940B2 (ja) 異なるサイズのフィーチャへのボイドフリータングステン充填
US10381266B2 (en) Tungsten feature fill with nucleation inhibition
KR101340793B1 (ko) 고 종횡비 특징부 내부로 텅스텐 증착하기
US9548228B2 (en) Void free tungsten fill in different sized features
US10566211B2 (en) Continuous and pulsed RF plasma for etching metals
US20220359280A1 (en) Tungsten feature fill with nucleation inhibition
KR102064627B1 (ko) 텅스텐 피처 충진
KR20180071174A (ko) 리모트 플라즈마 프로세스를 위한 챔버 컨디셔닝
WO2013148444A1 (en) Tungsten feature fill with nucleation inhibition
SG190631A1 (en) Depositing tungsten into high aspect ratio features

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
A107 Divisional application of patent
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20161124

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20171127

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20181123

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20191127

Year of fee payment: 7