TW201710081A - 強介電體薄膜層合基板、強介電體薄膜元件、及強介電體薄膜層合基板之製造方法 - Google Patents

強介電體薄膜層合基板、強介電體薄膜元件、及強介電體薄膜層合基板之製造方法 Download PDF

Info

Publication number
TW201710081A
TW201710081A TW105107911A TW105107911A TW201710081A TW 201710081 A TW201710081 A TW 201710081A TW 105107911 A TW105107911 A TW 105107911A TW 105107911 A TW105107911 A TW 105107911A TW 201710081 A TW201710081 A TW 201710081A
Authority
TW
Taiwan
Prior art keywords
layer
upper electrode
thin film
ferroelectric thin
adhesion layer
Prior art date
Application number
TW105107911A
Other languages
English (en)
Inventor
Fumimasa Horikiri
Kenji Shibata
Kazutoshi Watanabe
Masaki Noguchi
Kazufumi Suenaga
Original Assignee
Sumitomo Chemical Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Chemical Co filed Critical Sumitomo Chemical Co
Publication of TW201710081A publication Critical patent/TW201710081A/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/80—Constructional details
    • H10N30/85—Piezoelectric or electrostrictive active materials
    • H10N30/853—Ceramic compositions
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/105—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N15/00—Thermoelectric devices without a junction of dissimilar materials; Thermomagnetic devices, e.g. using the Nernst-Ettingshausen effect
    • H10N15/10—Thermoelectric devices using thermal change of the dielectric constant, e.g. working above and below the Curie point
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/01—Manufacture or treatment
    • H10N30/06—Forming electrodes or interconnections, e.g. leads or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/01—Manufacture or treatment
    • H10N30/07—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base
    • H10N30/072—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base by laminating or bonding of piezoelectric or electrostrictive bodies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/01—Manufacture or treatment
    • H10N30/09—Forming piezoelectric or electrostrictive materials
    • H10N30/098—Forming organic materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/20—Piezoelectric or electrostrictive devices with electrical input and mechanical output, e.g. functioning as actuators or vibrators
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/30—Piezoelectric or electrostrictive devices with mechanical input and electrical output, e.g. functioning as generators or sensors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/704—Piezoelectric or electrostrictive devices based on piezoelectric or electrostrictive films or coatings
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/704—Piezoelectric or electrostrictive devices based on piezoelectric or electrostrictive films or coatings
    • H10N30/706—Piezoelectric or electrostrictive devices based on piezoelectric or electrostrictive films or coatings characterised by the underlying bases, e.g. substrates
    • H10N30/708—Intermediate layers, e.g. barrier, adhesion or growth control buffer layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/80—Constructional details
    • H10N30/85—Piezoelectric or electrostrictive active materials
    • H10N30/853—Ceramic compositions
    • H10N30/8542—Alkali metal based oxides, e.g. lithium, sodium or potassium niobates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/80—Constructional details
    • H10N30/87—Electrodes or interconnections, e.g. leads or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/80—Constructional details
    • H10N30/87—Electrodes or interconnections, e.g. leads or terminals
    • H10N30/877—Conductive materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/01—Manufacture or treatment
    • H10N30/07—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base
    • H10N30/074—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base by depositing piezoelectric or electrostrictive layers, e.g. aerosol or screen printing
    • H10N30/076—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base by depositing piezoelectric or electrostrictive layers, e.g. aerosol or screen printing by vapour phase deposition

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Mechanical Engineering (AREA)
  • Semiconductor Memories (AREA)

Abstract

本發明係以提供於薄膜元件進行引線結合時，使高於以往之接合強度成為可能的鈮酸系強介電體薄膜層合基板及從該層合基板切取的強介電體薄膜元件作為目的。本發明之強介電體薄膜層合基板係於基板上依序層合有下部電極層、強介電體薄膜層、上部電極密著層、以及上部電極層的強介電體薄膜層合基板，其特徵為，前述下部電極層係由Pt或Pt合金所構成，前述強介電體薄膜層係由(K1-xNax)NbO3(0.4≦x≦0.7)所構成，前述上部電極層係由Au所構成，前述上部電極密著層係由比Ti更難氧化性金屬且不與Au生成金屬間化合物而可成為固溶型合金之金屬所構成，將前述上部電極密著層之一部分與前述上部電極層之一部分進行合金化。

Description

強介電體薄膜層合基板、強介電體薄膜元件、及強介電體薄膜層合基板之製造方法
本發明係關於強介電體薄膜元件，尤其是關於具備非鉛系之鈮酸系強介電體的強介電體薄膜層合基板、從該層合基板切取的強介電體薄膜元件、及該層合基板之製造方法者。
強介電體係由於其特異之性質(例如，極高的比介電率、焦電性、壓電性、強介電性等)因此為極具魅力的物質，活用各性質而被利用作為陶瓷層合電容器、焦電元件、壓電元件、強介電體記憶體等。作為代表性的材料係可列舉：具有鈣鈦礦構造之鈦酸鋇(BaTiO3)或鋯鈦酸鉛(Pb(Zr1-xTix)O3，簡稱為PZT)。其中，具有優異的極化性/壓電性之鋯鈦酸鉛(PZT)係被廣泛使用。
PZT雖為含有鉛之特定有害物質，但由於目前尚無可取代作為焦電材料/壓電材料之適當的市售品，因此成為RoHS指令(關於電性/電子機器中所包含之特定有害物質的使用限制之歐洲議會及理事會指令)之適用免除 對象。然而，世界性地球環境保全之請求越益強烈，而強烈期望有使用不含鉛之強介電體(非鉛系強介電體)的焦電元件/壓電元件之開發。
又，伴隨著近年之對於各種電子機器的小型化/輕量化之要求，利用薄膜技術之強介電體薄膜元件的要求提高。
於本說明書中，以下，作為強介電體薄膜元件係以壓電薄膜元件或焦電薄膜元件為前提來進行說明。另外，壓電元件係指利用強介電體之電壓效果的元件，被廣泛利用作為對於朝強介電體(壓電體)之電壓施加來產生變位或振動的致動器、或對於朝壓電體之應力變形來產生電壓的應力感測器等之功能性電子零件。又，焦電元件係指藉由強介電體之焦電效果來檢測包含紅外線之光的元件，而被廣泛利用作為人體檢測用紅外線感測器等。
作為使用非鉛系壓電材料之壓電體薄膜元件，例如，於專利文獻1中係揭示有一種壓電薄膜元件，其係於基板上具有下部電極、壓電薄膜、及上部電極之壓電薄膜元件，其特徵為，將上述壓電薄膜設為以組成式(NaxKyLiz)NbO3(0<x<1、0<y<1、0≦z<1、x+y+z=1)表記之鹼鈮酸化物系之鈣鈦礦化合物所構成的介電體薄膜，於該壓電薄膜與上述下部電極之間，作為緩衝層而具有鈣鈦礦型結晶構造，且於(001)、(100)、(010)、及(111)之任一面方位設有容易以高配向度配向之材料的薄膜。若依據專利文獻1，則成為使用無鉛之 鈮酸鋰鉀鈉薄膜之壓電薄膜元件，且得到充分的壓電特性。
另一方面，為了非鉛系壓電體薄膜元件之實用化，除了壓電特性之提昇以外，亦要求長期使用之可靠性(耐久性)，而開發出各種謀求其之技術。
例如於專利文獻2中係揭示有一種壓電膜元件，其特徵為具備基板、設置於前述基板上之下部電極構造、設置於前述下部電極構造上之KNN壓電膜、設置於前述KNN壓電膜上之至少1個擴散防止構造、以及設置於前述擴散防止構造上之上部電極構造，前述上部電極構造係具有由Au層所構成的上部電極，前述擴散防止構造係從前述KNN壓電膜側起依序具有中間密著層與Au擴散防止層，該Au擴散防止層係設置於前述中間密著層上並且用來防止Au從前述上部電極往前述KNN壓電膜之擴散。又，於專利文獻2中係揭示有Au擴散防止層為由Pt層或Pt合金層所構成，中間密著層為由Cr層、Ta層、Ti層、Ti氧化物層、或Ti氮化物層所構成。若依據專利文獻2，則可提供於長期使用中KNN壓電膜之絕緣性不易劣化之實用的壓電膜元件及具備其之壓電膜裝置。
〔先前技術文獻〕 〔專利文獻〕
[專利文獻1]日本特開2007-19302號公報
[專利文獻2]日本特開2014-60267號公報
如前述般，作為非鉛系強介電體，鈮酸系強介電體(例如，鈮酸鈉鉀，(K1-xNax)NbO3)係非常有希望的材料之一。然而，由於鈮酸系強介電體為較新的材料群，因此就薄膜元件之層合構造或製造製程控制的觀點而言，仍殘留有許多未查明之處。為了如成為PZT薄膜元件之替代品般地，將使用鈮酸系強介電體薄膜元件進行實用化/量產化，確立滿足實用化/量產化所需之各種要求的層合構造或製造製程一事係非常重要。
例如，雖總是進行在將電子零件組入電子機器時以引線結合進行電連接，但作為引線結合之接合性的指標係有結合線與電極墊之間的接合強度(拉伸強度)。於專利文獻2記載之壓電體薄膜元件中，就與結合線(例如，金結合線)之接合性的觀點而言，亦使用由適於引線結合的金層所構成的上部電極。然而，最近，就量產性的觀點而言，要求高於以往之接合強度(例如，60mN以上之拉伸強度)，於專利文獻2記載的技術中係難以對應於該要求。
因而，本發明之目的係提供於薄膜元件進行引線結合時，使高於以往之接合強度成為可能的鈮酸系強介電體薄膜層合基板、從該層合基板切取的強介電體薄膜元件、及該層合基板之製造方法。
(I)本發明之一樣態係為了達成上述目的而提供一種強介電體薄膜層合基板，其係於基板上依序層合有下部電極層、強介電體薄膜層、上部電極密著層、以及上部電極層的強介電體薄膜層合基板，其特徵為，前述下部電極層係由鉑(Pt)或Pt合金所構成，前述強介電體薄膜層係由鈮酸鈉鉀(組成式(K1-xNax)NbO3、0.4≦x≦0.7)所構成，前述上部電極層係由金(Au)所構成，前述上部電極密著層係由比鈦(Ti)更難氧化性金屬且不與Au生成金屬間化合物而可成為固溶型合金之金屬所構成，將前述上部電極密著層之一部分與前述上部電極層之一部分進行合金化。
又，本發明係於上述之本發明之強介電體薄膜層合基板中，可添加如以下所述之改良或變更。
(i)前述上部電極密著層係由鎳(Ni)、鈷(Co)、鎢(W)、及鉬(Mo)當中的一種所構成。
(ii)前述上部電極密著層的厚度為5nm以上50nm以下。
(iii)於前述基板與前述下部電極層之間進一步層合下部電極密著層，前述下部電極密著層係由Ti及/或Ti氧化物所構成。
(iv)前述下部電極層係主表面優先配向於(111)面，前述強介電體薄膜層係結晶系為擬立方晶或正方晶，主表面優先配向於(001)面。
(v)前述基板係表面具有熱氧化膜之矽(Si)基板。
(II)本發明之另一樣態係提供一種強介電體薄膜元件，其特徵為利用上述之本發明之強介電體薄膜層合基板。
(III)本發明之另一樣態係提供一種強介電體薄膜層合基板之製造方法，其係上述之本發明之強介電體薄膜層合基板之製造方法，其特徵為，具有以下步驟：於前述基板上形成前述下部電極層之下部電極層形成步驟、於前述下部電極層上形成前述強介電體薄膜層之強介電體薄膜層形成步驟、於前述強介電體薄膜層上形成前述上部電極密著層之上部電極密著層形成步驟、以及於前述上部電極密著層上形成前述上部電極層之上部電極層形成步驟；前述上部電極層形成步驟係包含藉由在50℃以上200℃以下之溫度環境下進行前述上部電極層之成膜，而將前述上部電極密著層之一部分與前述上部電極層之一部分進行合金化的製程。
依據本發明，可提供於薄膜元件進行引線結合時，使高於以往之接合強度成為可能的鈮酸系強介電體薄膜層合基板、從該層合基板切取的強介電體薄膜元件、及該層合基板之製造方法。
1‧‧‧基板
2‧‧‧下部電極密著層
3‧‧‧下部電極層
4‧‧‧強介電體薄膜層
5‧‧‧上部電極密著層
6‧‧‧上部電極層
10‧‧‧強介電體薄膜層合基板
[第1圖]係本發明之強介電體薄膜層合基板的剖面示意圖。
[第2圖]係顯示比較例2及實施例1、4之KNN薄膜元件中之極化值與施加電壓的關係例之圖表。
本發明者們，作為可期待與PZT(Pb(Zr1-xTix)O3)同等之強介電體特性的非鉛系強介電體材料，係著眼於鈮酸鈉鉀((K1-xNax)NbO3，0.4≦x≦0.7，簡稱KNN))，而進行以KNN薄膜元件之實用化作為目標的研究開發。本發明係針對於該KNN薄膜元件進行引線結合時，使高於以往之接合強度成為可能的層合構造(尤其，上部電極之層合構造)及其製造製程進行努力研究。
其結果，發現藉由使用比Ti更難氧化性金屬(自身難以氧化的金屬之意，且為離子化電位相對較大的 金屬)且不與Au生成金屬間化合物而可成為固溶型合金之金屬作為形成於強介電體薄膜層與上部電極層之間的上部電極中間層，而可達成此。本發明係根據該見解而完成者。
以下，針對本發明之實施形態，一邊參照附圖一邊詳細地說明。但，本發明並不限定於在此所提出的實施形態，在不脫離發明之技術性思想的範圍內可適當組合或改良。
第1圖係本發明之強介電體薄膜層合基板的剖面示意圖。如第1圖所示般，本發明之強介電體薄膜層合基板10係具有於基板1之上依序層合有下部電極密著層2、下部電極層3、強介電體薄膜層4、上部電極密著層5及上部電極層6的構造。本發明之強介電體薄膜元件係藉由從強介電體薄膜層合基板10切取所期望形狀之晶片而得到。另外，上部電極密著層5及上部電極層6係可在強介電體薄膜層合基板10之階段形成，亦可在切取所期望形狀之晶片後形成。
以下，按照強介電體薄膜層合基板10之製造順序，具體地進行說明。
首先，準備基板1。基板1之材料並無特別限定，可因應於強介電體薄膜元件之用途而適當選擇。例如，可使用矽(Si)、SOI(Silicon on Insulator)、石英玻璃、砷化鎵(GaAs)、氮化鎵(GaN)、藍寶石(Al2O3)、氧化鎂(MgO)、氧化鋅(ZnO)、鈦酸鍶 (SrTiO3)等。此等當中，就成本之面而言較佳係使用Si基板。又，在基板1為由導電性材料所構成的情況，較佳係其表面具有電絕緣膜(例如氧化膜)。對於氧化膜之形成方法雖無特別限定，但例如，可適宜使用熱氧化處理或化學氣相成長(Chemical Vapor Deposition，CVD)法。
接著，於基板1上形成下部電極密著層2。下部電極密著層2之形成雖非為必須，但較佳係為了提高基板1與下部電極層3之密著性而形成。作為下部電極密著層2之材料，就密著性或耐環境性的觀點而言，較佳係例如厚度1~3nm之Ti及/或Ti氧化物。Ti係易氧化性金屬(自身容易氧化的金屬之意，且為離子化電位(例如，第1離子化電位)為小的金屬)，推測其會與存在於基板1之表面的氧原子鍵結而容易成為鈦氧化物的形態(原子鍵結狀態)，而推測藉此可確保高密著性。另外，對下部電極密著層2之形成方法並無特別限定，但可適宜使用物理氣相成長法(例如，濺鍍法、熱蒸鍍法、電子束蒸鍍法)。
接著，於下部電極密著層2上形成下部電極層3。作為下部電極層3之材料，較佳係使用Pt或者Pt合金(以Pt作為主成分之合金)。下部電極層3係由於成為強介電體薄膜層4之底層而使強介電體薄膜層4之結晶配向度提昇，因此較佳係優先配向於(001)面、(110)面及(111)面當中任一面，且較佳係具有以柱狀結晶粒所構成的集合組織。另外，對下部電極層3之形成 方法並無特別限定，但可適宜使用物理氣相成長法(例如，濺鍍法、熱蒸鍍法、電子束蒸鍍法)。
接著，於下部電極層3上形成強介電體薄膜層4。於本發明中，作為強介電體薄膜層4之材料，較佳係使用非鉛系強介電體之鈮酸鈉鉀(組成式(K1-xNax)NbO3、0.4≦x≦0.7，簡稱為KNN)。又，所形成之KNN薄膜係其結晶系為擬立方晶或正方晶，薄膜之主表面優先配向於(001)面者在強介電體特性上較佳。
作為強介電體薄膜層4(KNN薄膜)之形成方法係只要可得到所期望之KNN薄膜層則無特別限定，但可適宜使用採用具有所期望之組成的燒結體靶之濺鍍法或電子束蒸鍍法或脈衝雷射沉積法。此等之成膜法係有組成控制性或結晶配向控制性優異的優點。
另外，KNN薄膜亦可以合計5原子%以下之範圍包含鋰(Li)、鉭(Ta)、銻(Sb)、鈣(Ca)、銅(Cu)、鋇(Ba)及鈦(Ti)中的一種以上。
接著，於強介電體薄膜層4上形成上部電極密著層5。上部電極密著層5係擔任提高強介電體薄膜層4與上部電極層6之密著性的角色(密著層的角色)，並且不對薄膜元件之性能/特性(例如，強介電體特性)造成不良影響一事為重要。本發明係最大特徵在於此上部電極密著層5與上部電極層6之組合。
作為上部電極密著層5之材料，較佳係比Ti 更難氧化性金屬(自身難以氧化的金屬之意，且為離子化電位(例如，第1離子化電位)相對較大的金屬)且不與Au生成金屬間化合物而可成為固溶型合金的金屬，例如，可適宜使用由Ni、Co、W及Mo中選出的一種。可推測此等之金屬係由於比Ti更難氧化，因此於成膜時生成氧化物的比率(機率)夠低。例如，可推測生成與氧之原子鍵結狀態者係限於強介電體薄膜層4與上部電極密著層5之界面區域處。
又，可推測此等之金屬係由於不與Au生成金屬間化合物而可成為固溶型合金，因此在後步驟之上部電極層成膜時，會與上部電極層6之Au的一部分進行合金化而生成固溶型合金。由於不生成金屬間化合物，因此不易生成破壞/斷裂的起點，由於為固溶型而可成為原子能階之混合。其結果，推測可得到高一體性/密著性，而推測可得到高接合強度。
上部電極密著層5之厚度(平均膜厚)較佳係5nm以上50nm以下，更佳係10nm以上30nm以下。若上部電極密著層5之厚度未達5nm，則與上部電極層6之Au的合金化反應會不充分(固溶型合金之生成量不足)，而使接合強度提昇的作用效果成為不充分。若上部電極密著層5之厚度超過50nm，則接合強度提昇的作用效果會飽和，另一方面，上部電極密著層5及上部電極層6之微細加工(例如，乾蝕刻)的製程成本會增大。
接著，於上部電極密著層5上形成上部電極 層6。於本發明中，就引線結合之接合強度(與結合線之接合性)的觀點而言，較佳係使用Au作為上部電極層6之材料。對上部電極層6之形成方法並無特別限定，與下部電極層3之情況相同地，可適宜使用物理氣相成長法(例如，濺鍍法、熱蒸鍍法、電子束蒸鍍法)。
另外，將上部電極層6進行成膜一事較佳係在50℃以上200℃以下之溫度環境下進行，更佳係100℃以上200℃以下。藉由在特定之昇溫環境下進行上部電極層6之成膜，而可促進上部電極密著層5之一部分與上部電極層6之一部分的合金化反應(固溶型合金之生成)。若成膜時之溫度未達50℃，則合金化反應會不充分。另一方面，可推測若成膜時之溫度超過200℃，則上部電極密著層5之金屬變得容易氧化，而阻礙合金化反應。又，上部電極密著層5之過度的氧化係導致強介電體薄膜層4中之氧缺損的可能性高，而可能成為強介電體特性之劣化要因。
〔實施例〕
以下，根據實施例更具體地說明本發明。但，本發明並不限定於此等之實施例。
〔強介電體薄膜層合基板之製作〕
將第1圖所示之強介電體薄膜層合基板的層合構造(基板1、下部電極密著層2、下部電極層3、強介電體 薄膜層4、上部電極密著層5、上部電極層6)作為基礎，製作上部電極密著層5與上部電極層6之組合為不同的強介電體薄膜層合基板。作為基板1係使用附有熱氧化膜之Si基板((100)面方位之4吋晶圓，晶圓厚度0.525mm，熱氧化膜厚度200nm、基板之表面粗度Ra=0.86nm)。
於以下之成膜步驟中，各層(下部電極密著層2、下部電極層3、強介電體薄膜層4、上部電極密著層5、上部電極層6)之厚度的控制係藉由以預先驗證的成膜速度為基礎來控制成膜時間而進行。又，用以算出成膜速度的厚度之測定係使用x射線繞射裝置(Spectris股份有限公司(PANalytical事業部)製，型式：X’Pert PRO MRD)，藉由X射線反射率法進行。
首先，藉由RF磁控濺鍍法，於Si基板上成膜厚度2.2nm之Ti層作為用以提高基板1與下部電極層3之密著性的下部電極密著層2。接著，藉由RF磁控濺鍍法，於Ti層上成膜厚度205nm之Pt層作為下部電極層3。下部電極密著層2及下部電極層3之濺鍍成膜條件係使用純Ti靶及純Pt靶，並設為放電功率200W、Ar環境、壓力2.5Pa。對於成膜後之下部電極層3測定表面粗度，確認算術平均粗度Ra為0.86nm以下。另外，作為濺鍍裝置係使用RF濺鍍裝置(股份有限公司ULVAC，型式：SH-350-T10)(以下相同)。
接著，於下部電極層3上，藉由RF磁控濺鍍 法成膜厚度約1.9μm之KNN薄膜((K0.35Na0.65)NbO3)作為鈮酸系強介電體薄膜層4。KNN薄膜之濺鍍成膜條件係使用(K0.35Na0.65)NbO3燒結體靶，並設為基板溫度400~600℃、放電功率700~800W、氧氣與氬氣之混合環境(混合比：O2/Ar=0.005)、壓力0.3~1.3Pa。
(KNN薄膜之結晶系之評估)
具有鈣鈦礦構造之KNN結晶原本屬於c軸長比a軸長更長(亦即，c/a>1)的正方晶系。若換句話說，則表示在「c/a>1」的情況，作為正方晶而形成有更安定的結晶構造(亦即，結晶性為高)。又，具有鈣鈦礦構造之強介電體，一般而言，當對初期變形少的結晶之c軸方向施加電場時，可得到更大的極化值(壓電性或強介電性中之較高的利益)。
另一方面，成膜於基板上之薄膜結晶係與塊材結晶體不同，結晶構造受到基板或底層的影響而容易變形。具體而言係有主要形成由「c/a≦1」之擬立方晶(相較於原本所謂的正方晶更接近立方晶之意)所構成的KNN薄膜之情況，以及主要形成由「c/a>1」之正方晶(較接近原本的正方晶之意)所構成的KNN薄膜之情況。因此，藉由X射線繞射法(XRD)，評估上述所成膜之KNN薄膜的結晶系。其結果，確認可製作主要由「c/a>1」之正方晶所構成的KNN薄膜之基板。
(比較例1之製作)
接著，於KNN薄膜層上，藉由電子束蒸鍍法成膜厚度10nm之Ti層作為上部電極密著層5。然後，於該Ti層上，藉由電子束蒸鍍法成膜厚度300nm之Au層作為上部電極層6。比較例1中之電子束蒸鍍(上部電極密著層5及上部電極層6之成膜)係在基板無加熱下進行。藉由上述方式製作比較例1之KNN薄膜層合基板。另外，作為電子束蒸鍍裝置係使用股份有限公司ULVAC製之裝置(型式：EX-400-C08)(以下相同)。
(比較例2之製作)
除了以基板溫度100℃之條件進行上部電極密著層5及上部電極層6之成膜(電子束蒸鍍)以外，以與上述比較例1相同方式，製作比較例2之KNN薄膜層合基板。
(比較例3之製作)
除了藉由電子束蒸鍍法(基板溫度100℃)成膜厚度10nm之Cr層作為上部電極密著層5以外，以與上述比較例2相同方式，製作比較例3之KNN薄膜層合基板。
(比較例4之製作)
除了藉由電子束蒸鍍法(基板溫度100℃)成膜厚度2nm之Ni層作為上部電極密著層5以外，以與上述比較例2相同方式，製作比較例4之KNN薄膜層合基板。
(實施例1之製作)
除了藉由電子束蒸鍍法(基板溫度100℃)成膜厚度10nm之Ni層作為上部電極密著層5以外，以與上述比較例2相同方式，製作實施例1之KNN薄膜層合基板。
(實施例2之製作)
除了藉由電子束蒸鍍法(基板溫度100℃)成膜厚度50nm之Ni層作為上部電極密著層5以外，以與上述比較例2相同方式，製作實施例2之KNN薄膜層合基板。
(實施例3~5之製作)
除了藉由電子束蒸鍍法(基板溫度100℃)成膜厚度10nm之Co層作為上部電極密著層5以外，以與上述比較例2相同方式，製作實施例3之KNN薄膜層合基板。除了藉由電子束蒸鍍法(基板溫度100℃)成膜厚度10nm之W層作為上部電極密著層5以外，以與上述比較例2相同方式，製作實施例4之KNN薄膜層合基板。又，除了藉由電子束蒸鍍法(基板溫度100℃)成膜厚度10nm之Mo層作為上部電極密著層5以外，以與上述比較例2相同方式，製作實施例5之KNN薄膜層合基板。
〔強介電體薄膜元件之製作〕
從上述之比較例1~4及實施例1~5之KNN薄膜層 合基板切取小片(20mm×20mm)，製作比較例1~4及實施例1~5之測定評估用KNN薄膜元件。
〔強介電體薄膜元件之特性評估〕 (1)引線結合接合強度之評估>
對於所得之KNN薄膜元件，使用Au結合線(25μm直徑)進行引線結合，其後，測定上部電極層與Au結合線之接合強度(拉伸強度)。將60mN以上之拉伸強度判定為「合格」，將未達60mN之拉伸強度判定為「不合格」。將結果顯示於表1。
如表1所示般，比較例1係拉伸強度不充分而為不合格。可推測其係由於在上部電極密著層及上部電極層之成膜時不進行基板加熱，因此KNN薄膜層與上部 電極密著層之接合性、及上部電極密著層與上部電極層之接合性為不充分之故。
另一方面，在上部電極密著層及上部電極層之成膜時基板加熱達100℃的比較例2，相較於比較例1雖拉伸強度提昇，但未達合格基準(60mN)。可推測其係由於在成膜時上部電極密著層之Ti與上部電極層之Au進行合金化反應而生成金屬間化合物之故。
將上部電極密著層之金屬種設為Cr的比較例3係拉伸強度未達合格基準(60mN)而為不合格。可推測其係由於Cr係與Ti為同等以上易氧化性金屬，因此Cr氧化物之生成量變得過多之故。
將上部電極密著層之金屬種設為Ni，且其厚度偏離本發明之規定的比較例4係拉伸強度未達合格基準(60mN)而為不合格。可推測其係由於Ni層過薄而與上部電極層之Au的合金化反應不充分之故。
另一方面，可確認本發明之實施例1~5任一者皆滿足合格基準(60mN)。另外，由實施例1與實施例2之比較，可確認若引線結合接合強度到達合格基準，則因上部電極密著層之厚度導致的影響會變小。
(2)強介電體特性之評估
對於所得之KNN薄膜元件，使用強介電體特性評估系統來測定極化特性。第2圖係顯示比較例2及實施例1、4之KNN薄膜元件中之極化值與施加電壓的關係例之 圖表。
如第2圖所示般，得知比較例2(上部電極層/上部電極密著層=Au/Ti)之極化特性(極化值之磁滯回線)係比實施例1(上部電極層/上部電極密著層=Au/Ni)及實施例4(上部電極層/上部電極密著層=Au/W)之該等更差。可推測其係由於Ti為易氧化性金屬因此Ti氧化物之生成量成為過多，而於KNN薄膜層產生氧缺損之故。另一方面，可確認本發明之實施例1、4，其極化特性彼此大致一致，實質上並未變化。
關於上部電極密著層5之厚度係另外確認出實施例1、2可得到同等的結果。又，作為構成上部電極密著層5之金屬種係於實施例3~5中另外確認出可得到與實施例1同等的結果。
另外，上述之實施形態或實施例係為了幫助本發明之理解而進行說明者，本發明並不僅限定於所記載之具體的構成。例如，可將某實施例之構成的一部分置換成其他實施例之構成，又，亦可於某實施例之構成中添加其他實施例之構成。亦即，本發明係可針對本說明書之實施形態或實施例之構成的一部分，進行刪除、置換成其他構成、追加其他構成。

Claims (8)

  1. 一種強介電體薄膜層合基板，其係於基板上依序層合有下部電極層、強介電體薄膜層、上部電極密著層、以及上部電極層的強介電體薄膜層合基板，其特徵為，前述下部電極層係由鉑或鉑合金所構成，前述強介電體薄膜層係由鈮酸鈉鉀(組成式(K1-xNax)NbO3、0.4≦x≦0.7)所構成，前述上部電極層係由金所構成，前述上部電極密著層係由比鈦更難氧化性金屬且不與金生成金屬間化合物而可成為固溶型合金之金屬所構成，將前述上部電極密著層之一部分與前述上部電極層之一部分進行合金化。
  2. 如請求項1之強介電體薄膜層合基板，其中，前述上部電極密著層係由鎳、鈷、鎢、及鉬當中的一種所構成。
  3. 如請求項1或2之強介電體薄膜層合基板，其中，前述上部電極密著層的厚度為5nm以上50nm以下。
  4. 如請求項1至3中任一項之強介電體薄膜層合基板，其中，於前述基板與前述下部電極層之間進一步層合下部電極密著層，前述下部電極密著層係由鈦及/或鈦氧化物所構成。
  5. 如請求項1至4中任一項之強介電體薄膜層合基板，其中，前述下部電極層係主表面優先配向於(111)面，前述強介電體薄膜層係結晶系為擬立方晶或正方晶，且主表面優先配向於(001)面。
  6. 如請求項1至5中任一項之強介電體薄膜層合基板，其中，前述基板係於表面具有熱氧化膜之矽基板。
  7. 一種強介電體薄膜元件，其特徵為，利用如請求項1至6中任一項之強介電體薄膜層合基板。
  8. 一種強介電體薄膜層合基板之製造方法，其係如請求項1至6中任一項之強介電體薄膜層合基板之製造方法，其特徵為，具有以下步驟：於前述基板上形成前述下部電極層之下部電極層形成步驟、於前述下部電極層上形成前述強介電體薄膜層之強介電體薄膜層形成步驟、於前述強介電體薄膜層上形成前述上部電極密著層之上部電極密著層形成步驟、以及於前述上部電極密著層上形成前述上部電極層之上部電極層形成步驟；前述上部電極層形成步驟係包含藉由在50℃以上200℃以下之溫度環境下進行前述上部電極層之成膜，而將前述上部電極密著層之一部分與前述上部電極層之一部分進 行合金化的製程。
TW105107911A 2015-03-26 2016-03-15 強介電體薄膜層合基板、強介電體薄膜元件、及強介電體薄膜層合基板之製造方法 TW201710081A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015064726A JP6605216B2 (ja) 2015-03-26 2015-03-26 強誘電体薄膜積層基板、強誘電体薄膜素子、および強誘電体薄膜積層基板の製造方法

Publications (1)

Publication Number Publication Date
TW201710081A true TW201710081A (zh) 2017-03-16

Family

ID=56977391

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105107911A TW201710081A (zh) 2015-03-26 2016-03-15 強介電體薄膜層合基板、強介電體薄膜元件、及強介電體薄膜層合基板之製造方法

Country Status (5)

Country Link
US (1) US10276777B2 (zh)
EP (1) EP3276687B1 (zh)
JP (1) JP6605216B2 (zh)
TW (1) TW201710081A (zh)
WO (1) WO2016152421A1 (zh)

Family Cites Families (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3666177B2 (ja) 1997-04-14 2005-06-29 松下電器産業株式会社 インクジェット記録装置
KR19990082725A (ko) 1998-04-08 1999-11-25 포만 제프리 엘 페로브스카이트형산화물박막표면의에칭및/또는세정공정및그에칭용액
KR100363092B1 (ko) 2000-06-27 2002-12-05 삼성전자 주식회사 강유전체막의 손상층을 제거하기 위한 세정액 및 이를이용한 세정방법
US6900063B2 (en) * 2003-10-17 2005-05-31 Intel Corporation Methods and apparatuses for producing a polymer memory device
JP2005142911A (ja) 2003-11-07 2005-06-02 Seiko Epson Corp 弾性表面波チップの製造方法およびその製造方法により製造した弾性表面波チップ並びに弾性表面波デバイス
JP2007019302A (ja) 2005-07-08 2007-01-25 Hitachi Cable Ltd 圧電薄膜素子及びそれを用いたアクチュエータ並びにセンサ
JP4809042B2 (ja) 2005-11-10 2011-11-02 日本電波工業株式会社 弾性表面波素子及びその製造方法
JP5080858B2 (ja) 2007-05-17 2012-11-21 太陽誘電株式会社 圧電薄膜共振器およびフィルタ
JP2010161330A (ja) 2008-12-08 2010-07-22 Hitachi Cable Ltd 圧電薄膜素子
JP5471612B2 (ja) 2009-06-22 2014-04-16 日立金属株式会社 圧電性薄膜素子の製造方法及び圧電薄膜デバイスの製造方法
US20110079883A1 (en) 2009-10-01 2011-04-07 Canon Kabushiki Kaisha Ferroelectric thin film
JP2011192736A (ja) * 2010-03-12 2011-09-29 Hitachi Cable Ltd 圧電体薄膜素子及び圧電体薄膜デバイス
JP5626512B2 (ja) * 2010-04-27 2014-11-19 セイコーエプソン株式会社 液体噴射ヘッド、液体噴射装置および圧電素子
JP5858209B2 (ja) 2010-05-07 2016-02-10 セイコーエプソン株式会社 圧電素子の製造方法及び液体噴射ヘッドの製造方法
JP5510162B2 (ja) 2010-07-30 2014-06-04 日立金属株式会社 圧電体薄膜ウェハの製造方法、圧電体薄膜素子、及び圧電体薄膜デバイス
JP5556514B2 (ja) 2010-09-06 2014-07-23 日立金属株式会社 圧電体薄膜ウェハの製造方法、圧電体薄膜素子、及び圧電体薄膜デバイス
JP5471988B2 (ja) 2010-09-08 2014-04-16 日立金属株式会社 圧電体薄膜ウェハの製造方法、圧電体薄膜素子及び圧電体薄膜デバイス、並びに圧電体薄膜ウェハの加工方法
JP5403281B2 (ja) 2010-09-08 2014-01-29 日立金属株式会社 圧電体薄膜の加工方法
JP5743069B2 (ja) 2011-03-15 2015-07-01 セイコーエプソン株式会社 圧電素子、液体噴射ヘッド、および液体噴射装置
JP2013016776A (ja) 2011-06-06 2013-01-24 Hitachi Cable Ltd 圧電膜素子の製造方法、及び圧電体デバイスの製造方法
JP5380756B2 (ja) 2011-08-10 2014-01-08 日立金属株式会社 圧電体膜素子の製造方法
JP2013102089A (ja) 2011-11-09 2013-05-23 Adeka Corp チタン酸鉛系材料用エッチング剤組成物
JP5859370B2 (ja) 2012-04-23 2016-02-10 富士フイルム株式会社 エネルギ変換素子およびその製造方法
JP5897436B2 (ja) 2012-09-13 2016-03-30 住友化学株式会社 圧電体薄膜付き基板の製造方法、及び圧電体薄膜素子の製造方法
JP2014060267A (ja) 2012-09-18 2014-04-03 Hitachi Metals Ltd 圧電膜素子及びそれを備えた圧電膜デバイス
JP2014187094A (ja) * 2013-03-22 2014-10-02 Hitachi Metals Ltd 圧電体薄膜積層基板、圧電体薄膜素子、およびそれらの製造方法
JP2014184643A (ja) 2013-03-22 2014-10-02 Seiko Epson Corp 液体噴射ヘッドの製造方法、圧電素子の製造方法、圧電体膜のパターニング方法、及び超音波トランスデューサーの製造方法
JP2014203839A (ja) 2013-04-01 2014-10-27 富士フイルム株式会社 圧電体膜のエッチング方法および圧電素子の製造方法
JP6196797B2 (ja) 2013-04-16 2017-09-13 住友化学株式会社 圧電体薄膜積層基板及び圧電体薄膜素子
US9636902B2 (en) * 2013-04-30 2017-05-02 Hewlett-Packard Development Company, L.P. Film stack including adhesive layer
US9324931B2 (en) 2013-05-14 2016-04-26 Tdk Corporation Piezoelectric device
EP2843723B1 (en) 2013-08-29 2018-01-31 Sumitomo Chemical Company Limited Method for manufacturing niobate-system ferroelectric thin film device
JP6173845B2 (ja) * 2013-09-09 2017-08-02 住友化学株式会社 圧電体薄膜素子の製造方法
US9755139B2 (en) 2014-06-30 2017-09-05 Texas Instruments Incorporated Piezoeletric wet etch process with reduced resist lifting and controlled undercut
JP5871146B2 (ja) 2014-11-06 2016-03-01 セイコーエプソン株式会社 圧電素子、液体噴射ヘッド、および液体噴射装置
JP6605215B2 (ja) * 2015-03-26 2019-11-13 住友化学株式会社 強誘電体薄膜積層基板、強誘電体薄膜素子、および強誘電体薄膜積層基板の製造方法

Also Published As

Publication number Publication date
WO2016152421A1 (ja) 2016-09-29
EP3276687B1 (en) 2019-10-23
EP3276687A1 (en) 2018-01-31
EP3276687A4 (en) 2018-09-26
US10276777B2 (en) 2019-04-30
JP2016184688A (ja) 2016-10-20
JP6605216B2 (ja) 2019-11-13
US20180108828A1 (en) 2018-04-19

Similar Documents

Publication Publication Date Title
US20210359195A1 (en) Laminated substrate with piezoelectric thin film, piezoelectric thin film element and method for manufacturing this element
JP6605215B2 (ja) 強誘電体薄膜積層基板、強誘電体薄膜素子、および強誘電体薄膜積層基板の製造方法
JP5515675B2 (ja) 圧電薄膜素子及び圧電薄膜デバイス
JP6091281B2 (ja) 圧電体薄膜積層基板
JP2014187094A (ja) 圧電体薄膜積層基板、圧電体薄膜素子、およびそれらの製造方法
JP6202202B2 (ja) 圧電薄膜、圧電薄膜素子及びターゲット並びに圧電薄膜及び圧電薄膜素子の製造方法
JP6065022B2 (ja) 誘電体デバイスの製造方法
JP2010050388A (ja) 圧電デバイス、角速度センサ、電子機器及び圧電デバイスの製造方法
JP2021027132A (ja) 圧電積層体、圧電素子、および圧電積層体の製造方法
JP6502460B2 (ja) 圧電薄膜付き積層基板および圧電薄膜素子
JP7044600B2 (ja) 圧電積層体、圧電積層体の製造方法および圧電デバイス
JP5643472B2 (ja) 圧電薄膜素子
TW201710081A (zh) 強介電體薄膜層合基板、強介電體薄膜元件、及強介電體薄膜層合基板之製造方法
JP7074512B2 (ja) 圧電積層体、圧電積層体の製造方法、圧電素子、およびスパッタリングターゲット材
JP2021141187A (ja) 圧電膜、圧電積層体、圧電素子および圧電積層体の製造方法
JP5434563B2 (ja) 圧電体薄膜付き基板の製造方法
JP7464360B2 (ja) 圧電積層体、圧電素子および圧電積層体の製造方法
JP6961770B2 (ja) 圧電薄膜付き積層基板および圧電薄膜素子
JP7022853B2 (ja) スパッタリングターゲット材、スパッタリングターゲット材の製造方法、および圧電薄膜付き積層基板の製造方法
JP6758444B2 (ja) 圧電薄膜付き積層基板および圧電薄膜素子
WO2021002434A1 (ja) 圧電膜、圧電積層体、圧電素子および圧電積層体の製造方法
JP2022065018A (ja) 圧電薄膜付き積層基板、圧電薄膜付き積層基板の製造方法、圧電薄膜素子、スパッタリングターゲット材、およびスパッタリングターゲット材の製造方法
JP2022084768A (ja) 圧電積層体、圧電積層体の製造方法および圧電デバイス
JP2021012908A (ja) 圧電積層体、圧電素子および圧電積層体の製造方法