TW201709485A - 具有3d鰭狀場效電晶體結構之分離閘型非揮發性記憶體單元及其製 造方法 - Google Patents

具有3d鰭狀場效電晶體結構之分離閘型非揮發性記憶體單元及其製 造方法 Download PDF

Info

Publication number
TW201709485A
TW201709485A TW105107025A TW105107025A TW201709485A TW 201709485 A TW201709485 A TW 201709485A TW 105107025 A TW105107025 A TW 105107025A TW 105107025 A TW105107025 A TW 105107025A TW 201709485 A TW201709485 A TW 201709485A
Authority
TW
Taiwan
Prior art keywords
side surfaces
insulated
top surface
extending
float
Prior art date
Application number
TW105107025A
Other languages
English (en)
Other versions
TWI594402B (zh
Inventor
Chien-Sheng Su
Jeng-Wei Yang
Man-Tang Wu
Chun-Ming Chen
Hieu Van Tran
Nhan Do
Original Assignee
Silicon Storage Tech Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Silicon Storage Tech Inc filed Critical Silicon Storage Tech Inc
Publication of TW201709485A publication Critical patent/TW201709485A/zh
Application granted granted Critical
Publication of TWI594402B publication Critical patent/TWI594402B/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42324—Gate electrodes for transistors with a floating gate
    • H01L29/42328—Gate electrodes for transistors with a floating gate with at least one additional gate other than the floating gate and the control gate, e.g. program gate, erase gate or select gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/66818—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET the channel being thinned after patterning, e.g. sacrificial oxidation on fin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66825—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a floating gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/7856—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET with an non-uniform gate, e.g. varying doping structure, shape or composition on different sides of the fin, or different gate insulator thickness or composition on opposing fin sides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
    • H01L29/7881—Programmable transistors with only two possible levels of programmation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B99/00—Subject matter not provided for in other groups of this subclass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

一種非揮發性記憶體單元包括一半導體基材，該半導體基材具有含一頂部表面及兩個側表面之一鰭形狀上表面。源極區域及汲極區域形成在該鰭形狀上表面部分中，且有源極區域與汲極區域之間之一通道區域。一傳導浮閘包括：一第一部分，其沿該頂部表面之一第一部分延伸；及第二及第三部分，其等分別沿該兩個側表面之第一部分延伸。一傳導控制閘包括：一第一部分，其沿該頂部表面之一第二部分延伸；第二及第三部分，其等分別沿該兩個側表面之第二部分延伸；一第四部分，其向上延伸且延伸於該浮閘第一部分之至少一些上方；及第五及第六部分，其等向外延伸且分別延伸於該浮閘第二部分及該浮閘第三部分之至少一些上方。

Description

具有3D鰭狀場效電晶體結構之分離閘型非揮發性記憶體單元及其製 造方法 相關申請案之交互參考
本申請案主張於2015年3月17日申請之美國專利臨時申請案第62/134,489號的權利，該案以引用方式併入本文中。
發明領域
本發明係關於非揮發性快閃記憶體單元陣列。
目前，已知分離閘類型非揮發性記憶體單元。美國專利第5,029,130號(其係以引用方式併入本文中以用於所有目的)說明此一分離閘型記憶體單元。此記憶體單元具有：一浮閘，其設置於通道區域之一第一部分上方且控制該通道區域之該第一部分之傳導；及一字線(控制)閘，其設置於該通道區域之一第二部分上方且控制該通道區域之該第二部分之傳導。該控制閘具有一第一部分，其經設置成側向相鄰於該浮閘且設置於該通道區域第二部分上方，並且該控制閘具有一第二部分，其向上延伸且延伸於該浮閘上方。因為該通道區域係沿半導體基材之平坦表面而形成，所以隨著裝置幾何愈來愈小，該通道區域之總面積(例如，寬度)亦愈來愈小。此減少源極區域與汲 極區域之間流動之電流，因而需要更靈敏之感測放大器等以偵測記憶體單元之狀態。
因為收縮微影大小藉此減小通道寬度的問題影響了所有半導體裝置，所以已提出一種鰭狀場效電晶體(Fin-FET)類型結構。在一Fin-FET類型結構中，半導體材料之一鰭形狀構件連接源極區域至汲極區域。該鰭形狀構件具有一頂部表面及兩個側表面。接著，自源極區域至汲極區域之電流會沿該頂部表面以及該兩個側表面流動。該通道區域之寬度因而增加，藉此增加電流動。然而，藉由將該通道區域「摺疊」成兩個側表面來增加該通道區域之該寬度，而且不會犧牲更多半導體實際面積(real estate)，藉此減小該通道區域之「佔用區域(footprint)」。已揭示使用此類Fin-FET之非揮發性記憶體單元。先前技術Fin-FET非揮發性記憶體結構之一些實例包括美國專利第7,423,310號、第7,410,913號及第8,461,640號。然而，迄今，這些先前技術Fin-FET結構已揭示使用浮閘作為一堆疊閘裝置，或使用俘獲材料(trapping material)、或使用SRO(富矽氧化物)、或使用奈米晶體矽來儲存電荷，或其他更複雜的記憶體單元組態。
一種改良之非揮發性記憶體單元包括：一第一傳導性類型之一半導體基材，其具有一鰭形狀上表面部分，該鰭形狀上表面部分具有一頂部表面及兩個側表面；及在該鰭形狀上表面部分中的一第二傳導性類型之相隔開之第一及第二區域，且一通道區域延伸於該第一區域與該第二區域之間，該第二傳導性類型不同於該第一傳導性類 型。該通道區域具有：一第一部分，其包括該頂部表面之一第一部分及該兩個側表面之第一部分；並具有一第二部分，其包括該頂部表面之一第二部分及該兩個側表面之第二部分。一傳導浮閘包括：一第一部分，其沿該頂部表面之該第一部分延伸且與該頂部表面之該第一部分絕緣；一第二部分，其沿該兩個側表面之一者之該第一部分延伸且與該兩個側表面之該一者之該第一部分絕緣；及一第三部分，其沿該兩個側表面之另一者之該第一部分延伸且與該兩個側表面之該另一者之該第一部分絕緣。一傳導控制閘包括：一第一部分，其沿該頂部表面之該第二部分延伸且與該頂部表面之該第二部分絕緣；一第二部分，其沿該兩個側表面之一者之該第二部分延伸且與該兩個側表面之該一者之該第二部分絕緣；一第三部分，其沿該兩個側表面之另一者之該第二部分延伸且與該兩個側表面之該另一者之該第二部分絕緣；一第四部分，其向上延伸且延伸於該浮閘第一部分之至少一些上方且與該浮閘第一部分之該至少一些絕緣；一第五部分，其向外延伸且延伸於該浮閘第二部分之至少一些上方且與該浮閘第二部分之該至少一些絕緣；一第六部分，其向外延伸且延伸於該浮閘第三部分之至少一些上方且與該浮閘第三部分之該至少一些絕緣。
一種改良之非揮發性記憶體陣列包括：一第一傳導性類型之一半導體基材，其具有在一第一方向上延伸之複數個平行鰭形狀上表面部分，各鰭形狀上表面部分具有一頂部表面及兩個側表面；及複數個記憶體單元，其等形成在該等鰭形狀上表面部分之各一者上。各記憶體單元包括在該一個鰭形狀上表面部分中的一第二傳導性類型 之相隔開之第一及第二區域，且一通道區域延伸於該第一區域與該第二區域之間，該第二傳導性類型不同於該第一傳導性類型，其中該通道區域具有：一第一部分，其包括該頂部表面之一第一部分及該兩個側表面之第一部分；並具有一第二部分，其包括該頂部表面之一第二部分及該兩個側表面之第二部分。各記憶體單元進一步包括傳導浮閘及控制閘。該傳導浮閘包括：一第一部分，其沿該頂部表面之該第一部分延伸且與該頂部表面之該第一部分絕緣；一第二部分，其沿該兩個側表面之一者之該第一部分延伸且與該兩個側表面之該一者之該第一部分絕緣；及一第三部分，其沿該兩個側表面之另一者之該第一部分延伸且與該兩個側表面之該另一者之該第一部分絕緣。該傳導控制閘包括：一第一部分，其沿該頂部表面之該第二部分延伸且與該頂部表面之該第二部分絕緣；一第二部分，其沿該兩個側表面之一者之該第二部分延伸且與該兩個側表面之該一者之該第二部分絕緣；一第三部分，其沿該兩個側表面之另一者之該第二部分延伸且與該兩個側表面之該另一者之該第二部分絕緣；一第四部分，其向上延伸且延伸於該浮閘第一部分之至少一些上方且與該浮閘第一部分之該至少一些絕緣；一第五部分，其向外延伸且延伸於該浮閘第二部分之至少一些上方且與該浮閘第二部分之該至少一些絕緣；及一第六部分，其向外延伸且延伸於該浮閘第三部分之至少一些上方且與該浮閘第三部分之該至少一些絕緣。複數個控制閘線，各控制閘線在垂直於該第一方向之一第二方向上延伸且電性連接至用於該等鰭形狀上表面部分之各者的該等控制閘之一者。
一種形成一非揮發性記憶體單元之方法包括：形成一對平行渠溝至一第一傳導性類型之一半導體基材之一表面中，導致該等渠溝之間之一鰭形狀上表面部分具有一頂部表面及兩個側表面；沿該頂部表面及該兩個側表面形成絕緣材料；形成一第二傳導性類型之相隔開之第一及第二區域於該鰭形狀上表面部分中，該第二傳導性類型不同於該第一傳導性類型且一通道區域延伸於該第一區域與該第二區域之間(其中該通道區域具有：一第一部分，其包括該頂部表面之一第一部分及該兩個側表面之第一部分；並具有一第二部分，其包括該頂部表面之一第二部分及該兩個側表面之第二部分)；形成一傳導浮閘；及形成一傳導控制閘。該傳導浮閘包括：一第一部分，其沿該頂部表面之該第一部分延伸且與該頂部表面之該第一部分絕緣；一第二部分，其沿該兩個側表面之一者之該第一部分延伸且與該兩個側表面之該一者之該第一部分絕緣；及一第三部分，其沿該兩個側表面之另一者之該第一部分延伸且與該兩個側表面之該另一者之該第一部分絕緣。該傳導控制閘包括：一第一部分，其沿該頂部表面之該第二部分延伸且與該頂部表面之該第二部分絕緣；一第二部分，其沿該兩個側表面之一者之該第二部分延伸且與該兩個側表面之該一者之該第二部分絕緣；一第三部分，其沿該兩個側表面之另一者之該第二部分延伸且與該兩個側表面之該另一者之該第二部分絕緣；一第四部分，其向上延伸且延伸於該浮閘第一部分之至少一些上方且與該浮閘第一部分之該至少一些絕緣；一第五部分，其向外延伸且延伸於該浮閘第二部分之至少一些上方且與該浮閘第二部分之該至少一些絕緣；及一第六 部分，其向外延伸且延伸於該浮閘第三部分之至少一些上方且與該浮閘第三部分之該至少一些絕緣。
本發明的其他目的與特徵將藉由檢視說明書、申請專利範圍與隨附圖式而變得顯而易見。
10‧‧‧矽基材；基材
12‧‧‧矽氮化物層(氮化物)；氮化物層區塊；氮化物層
14‧‧‧多晶矽層；多晶矽層區塊；多晶矽區塊
16‧‧‧第二氮化物層；氮化物區塊；氮化物層
18‧‧‧二氧化矽層(氧化物)；氧化物間隔物；間隔物
20‧‧‧渠溝
22‧‧‧氧化物
24‧‧‧薄氧化物層；氧化物
26‧‧‧多晶矽層(FG多晶矽)；浮閘
26a‧‧‧尖銳邊緣
28‧‧‧氮化物層；氮化物
30‧‧‧光阻
32‧‧‧經氧化多晶矽
34‧‧‧氧化物層；氧化物
36‧‧‧多晶矽層；第二多晶矽層；源極線接觸件；控制閘
37‧‧‧金屬源極線
38‧‧‧光阻
40‧‧‧光阻
42‧‧‧源極線接面；源極區域(SL)
44‧‧‧汲極區域(DR)
46‧‧‧鰭形狀通道區域
48‧‧‧位元線接觸件
52‧‧‧氧化物層；襯墊氧化物
54‧‧‧氮化物層；氮化物
56‧‧‧光阻
58‧‧‧渠溝
60‧‧‧氧化物
圖1A至圖1X係展示形成本發明之分離閘型非揮發性記憶體單元的步驟之側剖視圖(沿WL(X)方向)。
圖2A至圖2W係展示形成本發明之分離閘型非揮發性記憶體單元的步驟之側剖視圖(沿BL(Y)方向)。
圖3係記憶體單元陣列佈局之俯視圖。
圖4係替代實施例中之記憶體單元陣列佈局之俯視圖。
圖5A至圖5H係根據替代性實施例之形成本發明之分離閘型非揮發性記憶體單元的步驟之側剖視圖(沿WL(X)方向)。
本發明係用於具有僅兩個閘(一浮閘及一控制閘)之簡單分離閘類型記憶體單元之一Fin-FET組態，其中該控制閘具有側向相鄰於該浮閘之一第一部分及向上延伸且延伸於該浮閘上方之一第二部分。製作此一分離閘型記憶體單元之方法提供許多優點，包括用於隔離之矽渠溝蝕刻及部分氧化物填充，及自對齊組件(諸如該浮閘)。
圖1A至圖1Y及圖2A至圖2X係展示形成Fin-FET分離閘型非揮發性記憶體單元陣列的程序步驟之側剖視圖。圖1A至圖1X展示在字線(X)方向上之剖視圖，及圖2A至圖2X展示在位元線(Y)方向上之 剖視圖。該程序開始於形成一矽氮化物層(「氮化物」)12於一矽基材10之表面上。形成一多晶矽(polysilicon/poly)層14於氮化物層12上。形成一第二氮化物層16於多晶矽層14上。所得結構展示於圖1A及圖2A中。使用一微影及蝕刻程序(即，沉積光阻，選擇性曝光及蝕刻光阻，留下被暴露的氮化物層16之部分，接著，使用氮化物蝕刻進行蝕刻)圖案化第二氮化物層16。該氮化物蝕刻移除所有氮化物，惟一對氮化物區塊16除外，如圖1B及圖2B中所展示。
一二氧化矽層(「氧化物」)18形成於結構上方，如圖1C及圖2C中所展示。執行各向異性氧化物蝕刻以降低在BL方向上的氧化物，並留下毗連該等氮化物區塊的氧化物間隔物18(圖1D/圖2D)。接著，用氮化物蝕刻移除氮化物區塊16(圖1E/圖2E)。接著執行多晶矽蝕刻，以在WL方向上移除多晶矽層14之經暴露部分(惟在該等氧化物間隔物下方之多晶矽層區塊14除外)(圖1F/圖2F)。接著，用氧化物蝕刻移除氧化物層及間隔物18(圖1G/圖2G)。使用氮化物蝕刻以在WL方向上移除氮化物層12(惟在多晶矽區塊14下方之氮化物層區塊12除外)(圖1H/圖2H)。接著執行矽蝕刻，矽蝕刻移除多晶矽層14之剩餘部分，且亦形成在WL方向上至矽基材10之經暴露部分中的渠溝20(圖1I/圖2I)。接著沉積氧化物22於結構上方，後續接著使用氮化物層12作為一蝕刻停止層的一化學機械研磨(CMP)，其用氧化物22填充該等渠溝(圖1J/圖2J)。接著執行部分氧化物蝕刻以使渠溝中的氧化物22凹陷(圖1K/圖2K)。接著使用氮化物蝕刻以移除氮化物12(圖1L/圖2L)。
接著沉積或生長一薄氧化物層24(FG OX)於基材10之經暴露表面上，包括渠溝20中之經暴露表面。接著形成一多晶矽層26(FG多晶矽)於氧化物層24上方(圖1M/圖2M)。接著沉積一氮化物層28於多晶矽層上(填充渠溝20，並接著使用平坦化蝕刻平坦化氮化物層28)(圖1N/圖2N)。接著沉積光阻30於結構上，然後使用微影程序選擇性蝕刻光阻30，留下在WL方向上延伸之多條光阻30(FGPR)(留下經暴露之氮化物層28之部分)。藉由氮化物蝕刻移除氮化物層28之經暴露部分(圖1O/圖2O)。接著移除光阻30。使用氧化程序以氧化多晶矽層26之經暴露部分，建立經氧化多晶矽32(多晶矽Ox)之區域(圖1P/圖2P)。接著使用溼式氮化物蝕刻移除氮化物28(圖1Q/圖2Q)。執行各向異性多晶矽蝕刻以移除非在經氧化多晶矽32下方之多晶矽層26之彼等部分(圖1R/圖2R)。
執行字線VT植入(例如，毯覆硼植入)至相鄰於多晶矽層26及經氧化多晶矽32的基材10之表面部分(以控制該字線Vt)。形成一氧化物層34(穿隧Ox)(例如，藉由HTO沉積)於經氧化多晶矽32及多晶矽層26之經暴露部分上(圖1S/圖2S)。接著形成一多晶矽層36於結構上方(圖1T/圖2T)。接著執行一植入程序(例如，N+植入)以摻雜多晶矽層36。接著沉積光阻38於結構上方，並且藉由微影蝕刻程序選擇性移除光阻38之部分，留下在BL方向上經光阻38暴露的多晶矽層36之部分。接著執行多晶矽蝕刻以移除多晶矽層36之經暴露部分。移除光阻38，及沉積新光阻40於結構上方並且藉由微影蝕刻程序選擇性移除光阻40之部分，留下在BL方向上經光阻40暴露的結構之 部分。執行高電壓植入(HVII植入)以形成源極線接面42於相鄰於FG多晶矽26的基材之表面中(圖1V/圖2V)。執行退火以完成形成源極區域(SL)42於基材中。可執行類似的植入/退火以形成汲極區域(DR)44於多晶矽層36之另一側上的基材中。最終結構展示於圖1W、圖1X及圖2W中。接著執行額外處理以形成所屬技術領域中已熟知之電性接觸件、接觸線、源極擴散線等。
上述之程序形成記憶體單元，其具有一浮閘26，浮閘26設置於基材之鰭形狀通道區域46之一第一部分之頂部上方且沿該第一部分之側，鰭形狀通道區域46延伸於源極區域42與汲極區域44之間(請參閱圖1W及圖2W)。第二多晶矽層36係控制閘，其具有：一第一部分，其設置於基材之鰭形狀通道區域46之一第二部分之頂部上方且沿該第二部分之側(請參閱圖1X及圖2W)；及一第二部分，其向上延伸且延伸於浮閘26上方且沿浮閘26之側向下延伸(請參閱圖1W及圖2W)。矽渠溝中的氧化物24及34提供對矽鰭之隔離及相鄰記憶體單元之間之隔離。此單元組態提供一種分離閘型記憶體單元，其組合：(1)一控制閘36，其具有相鄰於浮閘26之一第一部分及向上延伸且延伸於浮閘26上方之一第二部分；(2)一浮閘26，其沿鰭形狀通道區域46之一第一部分之頂部表面及側表面延伸，用於增強其等之間之電容耦合；(3)控制閘36之第一部分沿鰭形狀通道區域46之一第二部分之頂部表面及側表面延伸，控制閘36之第一部分增強其等之間之電容耦合且用較小之按比例調整之裝置組件最大化電流(即，在基材之表面之相同單位面積內有更多裝置組件)；(4)控制閘36之第二部分向上延伸且 延伸於浮閘之頂部部分上方，且向外延伸且延伸於浮閘之側部分上方，用於增強其等之間之電容耦合；及(5)浮閘之上表面傾斜直到一尖銳邊緣26a(相對於浮閘側壁)，尖銳邊緣26a面對控制閘36，用於增強其等之間之穿隧。此組態亦允許運用自對齊記憶體單元組件之有效率形成處理。
圖3展示記憶體單元陣列佈局之俯視圖。在基材中的擴散線將成列之源極區域42連接在一起。浮閘26全部藉由圖2O之光阻30而在X方向上自對齊且藉由圖1F之氧化物間隔物18在Y方向上自對齊。位元線接觸件48連接至汲極區域44，且在Y方向上藉由金屬線(圖中未展示)連接在一起。
圖4展示記憶體單元陣列佈局之替代實施例之俯視圖，其中藉由源極線接觸件36及金屬源極線37(金屬源極線37將接觸件連接在一起且在X方向上延伸)將成列之源極區域連接在一起，而非藉由基材中的擴散線。
圖5A至圖5H係形成Fin-FET分離閘型記憶體單元陣列之替代實施例之側剖視圖。這些圖展示之處理步驟可取代上文關於圖1A至圖1L及圖2A至圖2L所描述之處理步驟。此替代處理直接使用微影來界定半導體鰭之寬度，而非藉由間隔物。該程序開始於形成一氧化物層52於矽基材10上(圖5A)。形成一氮化物層54於氧化物層52上(圖5B)。沉積光阻56於結構上，後續接著微影蝕刻而留下經暴露的氮化物層54之區(圖5C)。氮化物蝕刻移除氮化物層54之經暴露部分(圖5D)。移除光阻56。使用蝕刻以移除氧化物層52之經暴露部分而暴露 下伏基材，並且移除基材10之經暴露部分，以形成渠溝58於基材10之經暴露部分中(圖5E)。接著沉積氧化物於結構上方，後續接著使用氮化物層54作為一蝕刻停止層的化學機械研磨(CMP)，其用氧化物60填充該等渠溝(圖5F)。接著執行部分氧化物蝕刻以使渠溝中的氧化物60凹陷(圖5G)。接著使用氮化物蝕刻以移除氮化物54，並使用氧化物蝕刻以移除襯墊氧化物52(圖5H)。接著，該程序使用上述步驟繼續，其開始於關於圖1M及圖2M描述之彼等步驟。
應了解，本發明不受限於本文上述提及與描述的(多個)實施例，而是涵蓋屬於藉此支持之申請專利範圍之範疇內的任何及所有變化例。例如，本文中對本發明的引述並非意欲用以限制任何申請專利範圍或申請專利範圍用語之範疇，而僅是用以對可由一或多項請求項所涵蓋的一或多種技術特徵作出引述。上文描述之材料、程序及數值實例僅為例示性，且不應視為對任何申請專利範圍之限制。進一步，不需要依所闡釋之精確順序來執行所有方法步驟。最後，單一材料層可形成為多個具有同樣或類似材料之層，且反之亦然。
應注意的是，如本文中所使用，「在...上方(over)」及「在...之上(on)」之用語皆含括性地包括「直接在...之上(directly on)」(無居中的材料、元件或間隔設置於其間)及「間接在...之上(indirectly on)」(有居中的材料、元件或間隔設置於其間)。同樣地，「相鄰的(adjacent)」一詞包括了「直接相鄰的」(無居中的材料、元件或間隔設置於其間)及「間接相鄰的」(有居中的材料、元件或間隔設置於其間)的含意，「安裝於(mounted to)」一詞則包括了 「直接安裝於」(無居中的材料、元件或間隔設置於其間)及「間接安裝於」(有居中的材料、元件或間隔設置於其間)的含意，以及「電性耦接(electrically coupled)」一詞則包括了「直接電性耦接」(無居中的材料或元件於其間將各元件電性相連接)及「間接電性耦接」(有居中的材料或元件於其間將各元件電性相連接)的含意。舉例而言，「在基材上方(over a substrate)」形成元件可包括直接在基材上形成元件而其間無居中的材料/元件存在，以及間接在基材上形成元件而其間有一或多個居中的材料/元件存在。
10‧‧‧矽基材；基材
22‧‧‧氧化物
24‧‧‧薄氧化物層；氧化物
26‧‧‧多晶矽層(FG多晶矽)；浮閘
32‧‧‧經氧化多晶矽
34‧‧‧氧化物層；氧化物
36‧‧‧多晶矽層；第二多晶矽層；源極線接觸件；控制閘
46‧‧‧鰭形狀通道區域

Claims (15)

  1. 一種非揮發性記憶體單元，其包含：一第一傳導性類型之一半導體基材，其具有一鰭形狀上表面部分，該鰭形狀上表面部分具有一頂部表面及兩個側表面；在該鰭形狀上表面部分中的一第二傳導性類型之相隔開之第一及第二區域，且一通道區域延伸於該第一區域與該第二區域之間，該第二傳導性類型不同於該第一傳導性類型；其中該通道區域具有：一第一部分，其包括該頂部表面之一第一部分及該兩個側表面之第一部分；並具有一第二部分，其包括該頂部表面之一第二部分及該兩個側表面之第二部分，一傳導浮閘，其包括：一第一部分，其沿該頂部表面之該第一部分延伸且與該頂部表面之該第一部分絕緣，一第二部分，其沿該兩個側表面之一者之該第一部分延伸且與該兩個側表面之該一者之該第一部分絕緣，及一第三部分，其沿該兩個側表面之另一者之該第一部分延伸且與該兩個側表面之該另一者之該第一部分絕緣；一傳導控制閘，其包括：一第一部分，其沿該頂部表面之該第二部分延伸且與該頂部表面之該第二部分絕緣，一第二部分，其沿該兩個側表面之一者之該第二部分延伸且與該兩個側表面之該一者之該第二部分絕緣， 一第三部分，其沿該兩個側表面之另一者之該第二部分延伸且與該兩個側表面之該另一者之該第二部分絕緣，一第四部分，其向上延伸且延伸於該浮閘第一部分之至少一些上方且與該浮閘第一部分之該至少一些絕緣，一第五部分，其向外延伸且延伸於該浮閘第二部分之至少一些上方且與該浮閘第二部分之該至少一些絕緣，及一第六部分，其向外延伸且延伸於該浮閘第三部分之至少一些上方且與該浮閘第三部分之該至少一些絕緣。
  2. 如請求項1之非揮發性記憶體單元，其中該浮閘包括終止於一尖銳邊緣之一傾斜上表面，該尖銳邊緣面對該控制閘且與該控制閘絕緣。
  3. 如請求項1之非揮發性記憶體單元，其中該通道區域第一部分相鄰於該第一區域，且該通道區域第二部分相鄰於該第二區域。
  4. 如請求項3之非揮發性記憶體單元，其中該浮閘部分地延伸於該第一區域上方。
  5. 一種非揮發性記憶體陣列，其包含：一第一傳導性類型之一半導體基材，其具有在一第一方向上延伸之複數個平行鰭形狀上表面部分，各鰭形狀上表面部分具有一頂部表面及兩個側表面；複數個記憶體單元，其等形成在該等鰭形狀上表面部分之各一者上，其中各記憶體單元包括：在該一個鰭形狀上表面部分中的一第二傳導性類型之相隔開之第一及第二區域，且一通道區域延伸於該第一區域與該第 二區域之間，該第二傳導性類型不同於該第一傳導性類型；其中該通道區域具有：一第一部分，其包括該頂部表面之一第一部分及該兩個側表面之第一部分；並具有一第二部分，其包括該頂部表面之一第二部分及該兩個側表面之第二部分，一傳導浮閘，其包括：一第一部分，其沿該頂部表面之該第一部分延伸且與該頂部表面之該第一部分絕緣，一第二部分，其沿該兩個側表面之一者之該第一部分延伸且與該兩個側表面之該一者之該第一部分絕緣，及一第三部分，其沿該兩個側表面之另一者之該第一部分延伸且與該兩個側表面之該另一者之該第一部分絕緣；一傳導控制閘，其包括：一第一部分，其沿該頂部表面之該第二部分延伸且與該頂部表面之該第二部分絕緣，一第二部分，其沿該兩個側表面之一者之該第二部分延伸且與該兩個側表面之該一者之該第二部分絕緣，一第三部分，其沿該兩個側表面之另一者之該第二部分延伸且與該兩個側表面之該另一者之該第二部分絕緣，一第四部分，其向上延伸且延伸於該浮閘第一部分之至少一些上方且與該浮閘第一部分之該至少一些絕緣，一第五部分，其向外延伸且延伸於該浮閘第二部分之至少一些上方且與該浮閘第二部分之該至少一些絕緣，及 一第六部分，其向外延伸且延伸於該浮閘第三部分之至少一些上方且與該浮閘第三部分之該至少一些絕緣；複數個控制閘線，各控制閘線在垂直於該第一方向之一第二方向上延伸且電性連接至用於該等鰭形狀上表面部分之各者的該等控制閘之一者。
  6. 如請求項5之非揮發性記憶體陣列，其進一步包含：在該基材中的複數個平行擴散線，其等在該第二方向上延伸，其中各擴散線電性連接至在該等鰭形狀上表面部分之各者中的該等第一區域之兩者。
  7. 如請求項5之非揮發性記憶體陣列，其進一步包含：複數個接觸件，各接觸件自該等第一區域之兩者延伸且電性連接至該等第一區域之兩者；以及複數個源極線，其等在該第二方向上延伸且電性連接至用於該等鰭形狀上表面部分之各者的該複數個接觸件之一者。
  8. 如請求項5之非揮發性記憶體陣列，其中該等浮閘之各者包括終止於一尖銳邊緣之一傾斜上表面，該尖銳邊緣面對該等控制閘之一者且與該等控制閘之一者絕緣。
  9. 如請求項5之非揮發性記憶體陣列，其中該等通道區域第一部分之各者相鄰於該等第一區域之一者，且該等通道區域第二部分之各者相鄰於該等第二區域之一者。
  10. 如請求項9之非揮發性記憶體陣列，其中該等浮閘之各者部分地延伸於該等第一區域之一者上方。
  11. 一種形成非揮發性記憶體單元之方法，其包含：形成一對平行渠溝至一第一傳導性類型之一半導體基材之一表面中，導致該等渠溝之間之一鰭形狀上表面部分具有一頂部表面及兩個側表面；沿該頂部表面及該兩個側表面形成絕緣材料；形成一第二傳導性類型之相隔開之第一及第二區域於該鰭形狀上表面部分中，且一通道區域延伸於該第一區域與該第二區域之間，該第二傳導性類型不同於該第一傳導性類型；其中該通道區域具有：一第一部分，其包括該頂部表面之一第一部分及該兩個側表面之第一部分；並具有一第二部分，其包括該頂部表面之一第二部分及該兩個側表面之第二部分，形成一傳導浮閘，其包括：一第一部分，其沿該頂部表面之該第一部分延伸且與該頂部表面之該第一部分絕緣，一第二部分，其沿該兩個側表面之一者之該第一部分延伸且與該兩個側表面之該一者之該第一部分絕緣，及一第三部分，其沿該兩個側表面之另一者之該第一部分延伸且與該兩個側表面之該另一者之該第一部分絕緣；形成一傳導控制閘，其包括：一第一部分，其沿該頂部表面之該第二部分延伸且與該頂部表面之該第二部分絕緣，一第二部分，其沿該兩個側表面之一者之該第二部分延 伸且與該兩個側表面之該一者之該第二部分絕緣，一第三部分，其沿該兩個側表面之另一者之該第二部分延伸且與該兩個側表面之該另一者之該第二部分絕緣，一第四部分，其向上延伸且延伸於該浮閘第一部分之至少一些上方且與該浮閘第一部分之該至少一些絕緣，一第五部分，其向外延伸且延伸於該浮閘第二部分之至少一些上方且與該浮閘第二部分之該至少一些絕緣，及一第六部分，其向外延伸且延伸於該浮閘第三部分之至少一些上方且與該浮閘第三部分之該至少一些絕緣。
  12. 如請求項11之方法，其中形成該對渠溝包括：形成一材料區塊於該基材之該表面上方；蝕刻相鄰於該材料區塊的該基材之部分，留下在該材料區塊下方的該鰭形狀上表面部分。
  13. 如請求項12之方法，其中形成該材料區塊包括：形成一材料層於該基材之該表面上；形成一第二材料區塊於該材料層上；形成一材料間隔物於該材料層上且沿該第二材料區塊之一側表面；移除該第二材料區塊；蝕刻相鄰於該材料間隔物的該材料層之部分，留下在該材料間隔物下方的該材料區塊。
  14. 如請求項12之方法，其中形成該材料區塊包括： 形成一材料層於該基材之該表面上；形成光阻於該材料層上方；執行一微影曝光及蝕刻，以選擇性移除該光阻之部分，留下該光阻之一區塊於該材料層上；蝕刻相鄰於該光阻區塊的該材料層之部分，留下在該光阻區塊下方的該材料區塊。
  15. 如請求項11之方法，其進一步包含：氧化該浮閘之一頂部表面以形成經氧化之多晶矽，使得該浮閘之該頂部表面變成傾斜且終止於一尖銳邊緣，該尖銳邊緣面對該控制閘且與該控制閘絕緣。
TW105107025A 2015-03-17 2016-03-08 具有３ｄ鰭狀場效電晶體結構之分離閘型非揮發性記憶體單元及其製造方法 TWI594402B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201562134489P 2015-03-17 2015-03-17
US15/050,309 US9634018B2 (en) 2015-03-17 2016-02-22 Split gate non-volatile memory cell with 3D finFET structure, and method of making same
PCT/US2016/019860 WO2016148873A1 (en) 2015-03-17 2016-02-26 Split gate non-volatile memory cell with 3d finfet structure, and method of making same

Publications (2)

Publication Number Publication Date
TW201709485A true TW201709485A (zh) 2017-03-01
TWI594402B TWI594402B (zh) 2017-08-01

Family

ID=55485377

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105107025A TWI594402B (zh) 2015-03-17 2016-03-08 具有３ｄ鰭狀場效電晶體結構之分離閘型非揮發性記憶體單元及其製造方法

Country Status (7)

Country Link
US (2) US9634018B2 (zh)
EP (1) EP3271936A1 (zh)
JP (1) JP6671386B2 (zh)
KR (1) KR102002240B1 (zh)
CN (1) CN107408499B (zh)
TW (1) TWI594402B (zh)
WO (1) WO2016148873A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI760412B (zh) * 2018-01-05 2022-04-11 聯華電子股份有限公司 記憶體元件及其製造方法

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9553090B2 (en) * 2015-05-29 2017-01-24 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and formation method of semiconductor device structure
WO2017078920A1 (en) 2015-11-03 2017-05-11 Silicon Storage Technology, Inc. Split gate non-volatile flash memory cell having metal gates and method of making same
CN105977299B (zh) * 2016-06-17 2019-12-10 中国科学院微电子研究所 半导体器件及其制造方法
TWI824467B (zh) 2016-12-14 2023-12-01 成真股份有限公司 標準大宗商品化現場可編程邏輯閘陣列(fpga)積體電路晶片組成之邏輯驅動器
US11625523B2 (en) 2016-12-14 2023-04-11 iCometrue Company Ltd. Logic drive based on standard commodity FPGA IC chips
US10447274B2 (en) 2017-07-11 2019-10-15 iCometrue Company Ltd. Logic drive based on standard commodity FPGA IC chips using non-volatile memory cells
US10957679B2 (en) 2017-08-08 2021-03-23 iCometrue Company Ltd. Logic drive based on standardized commodity programmable logic semiconductor IC chips
US10630296B2 (en) 2017-09-12 2020-04-21 iCometrue Company Ltd. Logic drive with brain-like elasticity and integrality based on standard commodity FPGA IC chips using non-volatile memory cells
US10587060B2 (en) 2017-11-30 2020-03-10 International Business Machines Corporation Electrical contacts on the sidewall of a circuit board
US10608642B2 (en) 2018-02-01 2020-03-31 iCometrue Company Ltd. Logic drive using standard commodity programmable logic IC chips comprising non-volatile radom access memory cells
US10424589B2 (en) * 2018-02-13 2019-09-24 Microchip Technology Incorporated Floating gate spacer for controlling a source region formation in a memory cell
US10623000B2 (en) 2018-02-14 2020-04-14 iCometrue Company Ltd. Logic drive using standard commodity programmable logic IC chips
US10312247B1 (en) * 2018-03-22 2019-06-04 Silicon Storage Technology, Inc. Two transistor FinFET-based split gate non-volatile floating gate flash memory and method of fabrication
US10468428B1 (en) 2018-04-19 2019-11-05 Silicon Storage Technology, Inc. Split gate non-volatile memory cells and logic devices with FinFET structure, and method of making same
US10608638B2 (en) 2018-05-24 2020-03-31 iCometrue Company Ltd. Logic drive using standard commodity programmable logic IC chips
US10727240B2 (en) * 2018-07-05 2020-07-28 Silicon Store Technology, Inc. Split gate non-volatile memory cells with three-dimensional FinFET structure
US10892011B2 (en) 2018-09-11 2021-01-12 iCometrue Company Ltd. Logic drive using standard commodity programmable logic IC chips comprising non-volatile random access memory cells
US11309334B2 (en) 2018-09-11 2022-04-19 iCometrue Company Ltd. Logic drive using standard commodity programmable logic IC chips comprising non-volatile random access memory cells
US10937762B2 (en) 2018-10-04 2021-03-02 iCometrue Company Ltd. Logic drive based on multichip package using interconnection bridge
US11616046B2 (en) 2018-11-02 2023-03-28 iCometrue Company Ltd. Logic drive based on chip scale package comprising standardized commodity programmable logic IC chip and memory IC chip
US11211334B2 (en) 2018-11-18 2021-12-28 iCometrue Company Ltd. Logic drive based on chip scale package comprising standardized commodity programmable logic IC chip and memory IC chip
US10797142B2 (en) 2018-12-03 2020-10-06 Silicon Storage Technology, Inc. FinFET-based split gate non-volatile flash memory with extended source line FinFET, and method of fabrication
US10937794B2 (en) 2018-12-03 2021-03-02 Silicon Storage Technology, Inc. Split gate non-volatile memory cells with FinFET structure and HKMG memory and logic gates, and method of making same
US11227838B2 (en) 2019-07-02 2022-01-18 iCometrue Company Ltd. Logic drive based on multichip package comprising standard commodity FPGA IC chip with cooperating or supporting circuits
US10985154B2 (en) 2019-07-02 2021-04-20 iCometrue Company Ltd. Logic drive based on multichip package comprising standard commodity FPGA IC chip with cryptography circuits
US11887930B2 (en) 2019-08-05 2024-01-30 iCometrue Company Ltd. Vertical interconnect elevator based on through silicon vias
US11637056B2 (en) 2019-09-20 2023-04-25 iCometrue Company Ltd. 3D chip package based on through-silicon-via interconnection elevator
US20210193671A1 (en) 2019-12-20 2021-06-24 Silicon Storage Technology, Inc. Method Of Forming A Device With Split Gate Non-volatile Memory Cells, HV Devices Having Planar Channel Regions And FINFET Logic Devices
US11600526B2 (en) 2020-01-22 2023-03-07 iCometrue Company Ltd. Chip package based on through-silicon-via connector and silicon interconnection bridge
US11114451B1 (en) 2020-02-27 2021-09-07 Silicon Storage Technology, Inc. Method of forming a device with FinFET split gate non-volatile memory cells and FinFET logic devices
US11362100B2 (en) 2020-03-24 2022-06-14 Silicon Storage Technology, Inc. FinFET split gate non-volatile memory cells with enhanced floating gate to floating gate capacitive coupling
US11488970B2 (en) * 2020-07-09 2022-11-01 Silicon Storage Technology, Inc. Method of forming split gate memory cells with thinner tunnel oxide

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5029130A (en) 1990-01-22 1991-07-02 Silicon Storage Technology, Inc. Single transistor non-valatile electrically alterable semiconductor memory device
JPH06163921A (ja) * 1992-11-19 1994-06-10 Nippondenso Co Ltd 不揮発性半導体記憶装置
JP2001274362A (ja) * 2000-03-27 2001-10-05 Seiko Epson Corp 不揮発性メモリトランジスタを有する半導体装置およびその製造方法
US6936887B2 (en) * 2001-05-18 2005-08-30 Sandisk Corporation Non-volatile memory cells utilizing substrate trenches
US6657252B2 (en) 2002-03-19 2003-12-02 International Business Machines Corporation FinFET CMOS with NVRAM capability
KR100511032B1 (ko) * 2003-02-28 2005-08-30 삼성전자주식회사 플로팅 게이트의 형성 방법 및 이를 이용한 불휘발성메모리 장치의 제조 방법
KR100518588B1 (ko) * 2003-08-07 2005-10-04 삼성전자주식회사 더블 플로팅 게이트 구조를 가지는 스플릿 게이트형비휘발성 반도체 메모리 소자 및 그 제조 방법
US7172943B2 (en) * 2003-08-13 2007-02-06 Taiwan Semiconductor Manufacturing Company, Ltd. Multiple-gate transistors formed on bulk substrates
US6888199B2 (en) 2003-10-07 2005-05-03 International Business Machines Corporation High-density split-gate FinFET
KR100621628B1 (ko) * 2004-05-31 2006-09-19 삼성전자주식회사 비휘발성 기억 셀 및 그 형성 방법
US7315056B2 (en) 2004-06-07 2008-01-01 Silicon Storage Technology, Inc. Semiconductor memory array of floating gate memory cells with program/erase and select gates
US7423310B2 (en) 2004-09-29 2008-09-09 Infineon Technologies Ag Charge-trapping memory cell and charge-trapping memory device
KR100598109B1 (ko) * 2004-10-08 2006-07-07 삼성전자주식회사 비휘발성 기억 소자 및 그 형성 방법
US7242051B2 (en) * 2005-05-20 2007-07-10 Silicon Storage Technology, Inc. Split gate NAND flash memory structure and array, method of programming, erasing and reading thereof, and method of manufacturing
KR100652433B1 (ko) * 2005-09-08 2006-12-01 삼성전자주식회사 다중 비트 저장이 가능한 비휘발성 메모리 소자 및 그 제조방법
KR101100428B1 (ko) 2005-09-23 2011-12-30 삼성전자주식회사 ＳＲＯ(Ｓｉｌｉｃｏｎ Ｒｉｃｈ Ｏｘｉｄｅ) 및 이를적용한 반도체 소자의 제조방법
US8203182B2 (en) 2007-03-14 2012-06-19 Nxp B.V. FinFET with two independent gates and method for fabricating the same
JP5190985B2 (ja) * 2008-02-08 2013-04-24 ルネサスエレクトロニクス株式会社 不揮発性半導体記憶装置及びその製造方法
KR20100086556A (ko) * 2009-01-23 2010-08-02 한양대학교 산학협력단 멀티비트 핀 펫 플래시 메모리, 이의 제조방법 및 이를 이용한 낸드 타입의 플래시 메모리
JP2010182751A (ja) 2009-02-03 2010-08-19 Renesas Electronics Corp 不揮発性半導体記憶装置及びその製造方法
US9059302B2 (en) * 2009-04-06 2015-06-16 Infineon Technologies Ag Floating gate memory device with at least partially surrounding control gate
US8461640B2 (en) 2009-09-08 2013-06-11 Silicon Storage Technology, Inc. FIN-FET non-volatile memory cell, and an array and method of manufacturing
US9293359B2 (en) 2013-03-14 2016-03-22 Silicon Storage Technology, Inc. Non-volatile memory cells with enhanced channel region effective width, and method of making same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI760412B (zh) * 2018-01-05 2022-04-11 聯華電子股份有限公司 記憶體元件及其製造方法

Also Published As

Publication number Publication date
KR20170128538A (ko) 2017-11-22
JP6671386B2 (ja) 2020-03-25
CN107408499A (zh) 2017-11-28
US20170179141A1 (en) 2017-06-22
JP2018507563A (ja) 2018-03-15
CN107408499B (zh) 2020-09-18
WO2016148873A1 (en) 2016-09-22
TWI594402B (zh) 2017-08-01
EP3271936A1 (en) 2018-01-24
US20160276357A1 (en) 2016-09-22
KR102002240B1 (ko) 2019-07-19
US9634018B2 (en) 2017-04-25
US9887206B2 (en) 2018-02-06

Similar Documents

Publication Publication Date Title
TWI594402B (zh) 具有３ｄ鰭狀場效電晶體結構之分離閘型非揮發性記憶體單元及其製造方法
TWI641116B (zh) 集成鰭式場效電晶體(finfet) cmos裝置與嵌入式非揮發性記憶體單元之方法
TWI590313B (zh) 形成含有金屬閘及邏輯裝置之自我對準分離閘記憶體單元陣列之方法
TWI657566B (zh) 具有金屬閘極之分離閘非揮發性快閃記憶體單元及其製造方法
KR100668350B1 (ko) 낸드 구조의 멀티-비트 비휘발성 메모리 소자 및 그 제조방법
TWI714011B (zh) 具有鰭狀場效電晶體(finfet)結構之分離閘型非揮發性記憶體單元及邏輯裝置、及其製造方法
TWI600144B (zh) 使用增強橫向控制閘至浮閘耦合之改良尺度之分離閘快閃記憶體單元
TWI709247B (zh) 具有三維鰭狀場效電晶體(finfet)結構之分離閘非揮發性記憶體單元及其製造方法
US11594453B2 (en) Method of forming a device with split gate non-volatile memory cells, HV devices having planar channel regions and FINFET logic devices
KR102380362B1 (ko) 확장형 소스 라인 핀펫을 갖는 핀펫 기반 분리형 게이트 비휘발성 플래시 메모리, 및 제조 방법
KR20210145830A (ko) 분리형 게이트 메모리 셀을 형성하는 방법
TWI539557B (zh) 以單一多晶矽層來形成浮動閘極記憶體胞元之半導體記憶體陣列的自 我對齊方法
JP7364801B2 (ja) ＦｉｎＦＥＴスプリットゲート不揮発性メモリセル及びＦｉｎＦＥＴ論理デバイスを備えるデバイスを形成する方法
US20230189520A1 (en) Split gate non-volatile memory cells, hv and logic devices with finfet structures, and method of making same
JP2013251312A (ja) 半導体装置及びその製造方法