CN105977299B - 半导体器件及其制造方法 - Google Patents

半导体器件及其制造方法 Download PDF

Info

Publication number
CN105977299B
CN105977299B CN201610438781.1A CN201610438781A CN105977299B CN 105977299 B CN105977299 B CN 105977299B CN 201610438781 A CN201610438781 A CN 201610438781A CN 105977299 B CN105977299 B CN 105977299B
Authority
CN
China
Prior art keywords
layer
semiconductor layer
substrate
fin
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610438781.1A
Other languages
English (en)
Other versions
CN105977299A (zh
Inventor
朱慧珑
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Institute of Microelectronics of CAS
Original Assignee
Institute of Microelectronics of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Institute of Microelectronics of CAS filed Critical Institute of Microelectronics of CAS
Priority to CN201610438781.1A priority Critical patent/CN105977299B/zh
Priority to US16/310,713 priority patent/US11276769B2/en
Priority to PCT/CN2016/087284 priority patent/WO2017215025A1/zh
Publication of CN105977299A publication Critical patent/CN105977299A/zh
Application granted granted Critical
Publication of CN105977299B publication Critical patent/CN105977299B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/6681—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET using dummy structures having essentially the same shape as the semiconductor body, e.g. to provide stability
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823431—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/0886—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate including transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/6653—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using the removal of at least part of spacer, e.g. disposable spacer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Thin Film Transistor (AREA)

Abstract

公开了一种半导体器件及其制造方法。根据实施例，该方法可以包括：在衬底上形成鳍状结构；在形成有鳍状结构的衬底上形成支撑层，并将该支撑质层构图为从衬底表面延伸至鳍状结构的表面并因此将鳍状结构与衬底在物理上连接的支撑部；去除鳍状结构靠近衬底的一部分，以形成与衬底分离的第一半导体层；以第一半导体层为种子层，生长第二半导体层；在至少部分纵向延伸范围内，去除第一半导体层，并在第一半导体层背离衬底一侧以及靠近衬底一侧将第二半导体层切断，切断的第二半导体层作为该半导体器件的鳍。

Description

半导体器件及其制造方法
技术领域
本公开涉及半导体领域，更具体地，涉及一种半导体器件及其制造方法。
背景技术
随着半导体器件的发展，期望以迁移率高于硅(Si)的半导体材料来制作高性能半导体器件如金属氧化物半导体场效应晶体管(MOSFET)。但是，难以形成高质量的高迁移率半导体材料。
发明内容
本公开的目的至少部分地在于提供一种具有高质量外延层的半导体器件及其制造方法。
根据本公开的一个方面，提供了一种制造半导体器件的方法，包括：在衬底上形成鳍状结构；在形成有鳍状结构的衬底上形成支撑层，并将该支撑质层构图为从衬底表面延伸至鳍状结构的表面并因此将鳍状结构与衬底在物理上连接的支撑部；去除鳍状结构靠近衬底的一部分，以形成与衬底分离的第一半导体层；以第一半导体层为种子层，生长第二半导体层；在至少部分纵向延伸范围内，去除第一半导体层，并在第一半导体层背离衬底一侧以及靠近衬底一侧将第二半导体层切断，切断的第二半导体层作为该半导体器件的鳍。
根据本公开的另一方面，提供了一种半导体器件，包括：衬底；与衬底相隔开的至少两个鳍，其中，所述至少两个鳍中至少一对相邻的鳍沿大致平行于衬底表面的方向排列，彼此间隔开大致平行延伸，且相对于它们之间的中线在晶体结构上是实质上镜像对称的；在衬底上形成的隔离层，隔离层露出各鳍；以及在隔离层上形成的与各鳍相交的栅堆叠。
根据本公开的实施例，可以利用相对于衬底悬置的(薄)第一半导体层作为种子层，来生长第二半导体层，第二半导体层可以具有高迁移率。这种悬置薄种子层可以使第一半导体层和第二半导体层中的应力弛豫，从而有助于抑制第一半导体层或第二半导体层中的缺陷。之后，可以去除第一半导体层，第二半导体层可以用作器件的鳍。
附图说明
通过以下参照附图对本公开实施例的描述，本公开的上述以及其他目的、特征和优点将更为清楚，在附图中：
图1-21(b)是示意性示出了根据本公开实施例的制造半导体器件流程的示意图；
图22-23是示意性示出了根据本公开另一实施例的制造半导体器件流程中部分阶段的示意图；
图24-25是示意性示出了根据本公开另一实施例的制造半导体器件流程中部分阶段的示意图。
具体实施方式
以下，将参照附图来描述本公开的实施例。但是应该理解，这些描述只是示例性的，而并非要限制本公开的范围。此外，在以下说明中，省略了对公知结构和技术的描述，以避免不必要地混淆本公开的概念。
在附图中示出了根据本公开实施例的各种结构示意图。这些图并非是按比例绘制的，其中为了清楚表达的目的，放大了某些细节，并且可能省略了某些细节。图中所示出的各种区域、层的形状以及它们之间的相对大小、位置关系仅是示例性的，实际中可能由于制造公差或技术限制而有所偏差，并且本领域技术人员根据实际所需可以另外设计具有不同形状、大小、相对位置的区域/层。
在本公开的上下文中，当将一层/元件称作位于另一层/元件“上”时，该层/元件可以直接位于该另一层/元件上，或者它们之间可以存在居中层/元件。另外，如果在一种朝向中一层/元件位于另一层/元件“上”，那么当调转朝向时，该层/元件可以位于该另一层/元件“下”。
根据本公开的实施例，提供了一种具有悬置鳍结构的半导体器件。具体地，该器件的鳍相对于衬底悬置。在此，所谓“悬置”，是指鳍与衬底相分离。注意，鳍与衬底之间的间隔可以被其他材料(例如，隔离层)填充。鳍可以包括高迁移率半导体材料，以改善器件性能。在此，所谓的“高迁移率”是指相对于硅(Si)的迁移率要高。高迁移率半导体材料例如Ge、SiGe或III-V族化合物半导体等。
鳍可以是在衬底上与衬底隔开的第一半导体层上(例如，外延)形成的第二半导体层。第一半导体层可以呈鳍状，且相对于衬底悬置。于是，第二半导体层可以至少部分地环绕第一半导体层的外周形成。在此，所谓“部分地环绕”，是指沿第一半导体层的纵向延伸方向可以存在一范围，在该范围内，第二半导体层可以完全包封第一半导体层的外表面。也即，在该范围内，在与第一半导体层的纵向延伸方向垂直的截面上，第二半导体层可以形成闭合图案(例如，与第一半导体层的截面形状相对应的矩形、多边形等)。当然，第一半导体层除了被支撑部覆盖的表面之外，其余表面也可以被第二半导体层覆盖。第一半导体层可以相对较薄(例如，厚度为约3～20nm)，且相对于衬底悬置。这样，在生长过程中第一半导体层和第二半导体层中的应力可以得以弛豫，且因此可以抑制或避免在第一半导体层或第二半导体层中产生缺陷。
为了进一步降低缺陷，可以先在第一半导体层上生长一层过渡层，然后再在过渡层上生长第二半导体层。该过渡层的晶格常数可以逐渐变化(例如，通过其成分的改变)，例如从等于或接近第一半导体层的晶格常数逐渐改变为等于或接近第二半导体层的晶格常数。如上所述，过渡层可以至少部分地环绕第一半导体层的外周形成，而第二半导体层可以至少部分地环绕过渡层的外周形成。
根据本公开的实施例，第一半导体层(以及过渡层，如果存在的话)可以去除，留下第二半导体层的至少一部分用作器件的鳍。例如，可以留下第二半导体层位于第一半导体层横向两侧(在此，称作“左侧”和“右侧”)的部分，即大致垂直于衬底表面延伸的部分，充当器件的鳍。由于第二半导体层以第一半导体层为种子生长，第二半导体层的左侧部分和右侧部分分别从第一半导体层(或者过渡层)的左侧侧壁和右侧侧壁开始生长，因此它们的晶体结构相对于它们之间的中心可以大致镜像对称。
第一半导体层可以经支撑部物理连接到衬底并因此由衬底支撑。在第一半导体层的纵向延伸方向上，第一半导体层与支撑部相连接的部分的延伸范围可以小于第一半导体层的纵向延伸长度。这样，当仅观察第一半导体层、衬底和支撑部之间的位置关系(不考虑其他层结构)时，第一半导体层类似于一种悬梁构造，支撑部类似于悬梁的锚定结构(anchor)。
支撑部可以包括沿衬底表面延伸的横向延伸部分以及沿大致垂直于衬底表面的方向延伸的竖直延伸部分，其中竖直延伸部分延伸至第一半导体层大致垂直于衬底表面的竖直侧壁上。这样，通过该支撑部，将第一半导体层物理连接到衬底上，并因此由衬底支撑。支撑部的竖直延伸部分可以在第一半导体层的相对两侧的竖直侧壁上延伸，从而夹持第一半导体层。
支撑部可以设于鳍状的第一半导体层的两侧端部之一或两端，或设于鳍状的第一半导体层的中部。
这种半导体器件例如可以如下制作。具体地，可以在衬底上形成鳍状结构。随后，当去除该鳍状结构靠近衬底的一部分(“下部”)以得到第一半导体层时，第一半导体层可以相对于衬底悬置。
为了支撑随后将悬置的第一半导体层，可以形成支撑部。这种支撑部可以如下形成。具体地，可以在形成有鳍状结构的衬底上形成支撑层，并将该支撑层构图为从衬底表面延伸至鳍状结构的表面并因此将鳍状结构与衬底在物理上连接的支撑部。支撑层的构图可以利用掩模进行。在垂直于鳍状结构纵向延伸方向的方向上，掩模在鳍状结构上方延伸超出鳍状结构的范围(这样，掩模可以遮蔽支撑层在鳍状结构两侧的衬底表面上延伸的部分，从而该部分随后可以得以保留)；而在鳍状结构的纵向延伸方向上，掩模在鳍状结构上方覆盖鳍状结构的纵向延伸长度的仅一部分(这样，掩模遮蔽鳍状结构的纵向延伸范围的仅一部分，从而该部分随后可以与支撑部相连)。掩模可以覆盖鳍状结构的一侧端部或两侧端部，或者覆盖鳍状结构的中部，得到的支撑部可以相应地位于鳍状结构的一侧端部或两侧端部或者中部。
之后，可以去除鳍状结构的下部。这样，第一半导体层相对于衬底类似于悬梁构造，支撑部类似于悬梁的锚定结构(anchor)，将作为悬梁的第一半导体层锚定至衬底。
为了便于去除鳍状结构的下部，鳍状结构可以包括在衬底上依次形成的牺牲层和第一半导体层的叠层。例如，可以在衬底上依次形成牺牲层和第一半导体层，然后可以将第一半导体层和牺牲层构图为鳍状结构。在该构图步骤可以进行到衬底中，从而在衬底上与鳍状结构相对应的位置处可以具有突起。随后，可以选择性去除牺牲层。
由于第一半导体层悬置从而其表面露出，可以在其表面上生长(过渡层以及)第二半导体层。于是，在充分生长的情况下，第二半导体层可以覆盖第一半导体层(被支撑部)露出的所有表面。
在至少部分纵向延伸范围内，可以去除第一半导体层(以及过渡层，如果存在的话)，留下第二半导体层作为器件的鳍。由于第一半导体层(以及过渡层)被第二半导体层围绕，为便于去除第一半导体层(以及过渡层)，可以在第一半导体层背离衬底一侧(在此，称作“上侧”)将第二半导体层打开或者说切断，以露出内侧的(过渡层以及)第一半导体层。第二半导体层中的开口或者说切口的尺度足以支持随后经由其来形成栅堆叠(包括栅介质层和栅导体层以及可选的功函数调节层)。此外，还可以在靠近衬底一侧(在此，称作“下侧”)进一步将第二半导体层打开或者说切断。特别是，可以将第二半导体层在上侧以及下侧的横向延伸部分(大致平行于衬底表面延伸的部分)去除，从而在该至少部分纵向延伸范围内，第二半导体层剩下原本位于第一半导体层横向两侧(即，“左侧”和“右侧”)的部分，即大致垂直于衬底表面延伸的部分，这可以充当鳍。
此外，还可以切断第二半导体层在鳍状结构的纵向延伸方向上的端部(例如，可以将第二半导体层在过渡层或第一半导体层在纵向延伸方向上的端面上延伸的部分去除)，从而将第二半导体层分为彼此相对的两个部分。在如上所述将第二半导体层上、下两侧的横向延伸部分去除的情况下，此时剩下的第二半导体层的各部分均大致垂直于衬底表面的方向延伸，类似于常规技术中鳍的形式。
以鳍为基础，可以有多种方式来完成器件的制造。例如，可以在衬底上形成隔离层，并在隔离层上形成与第二半导体层或者说鳍相交的栅堆叠。
本公开可以各种形式呈现，以下将描述其中一些示例。
如图1所示，提供衬底1001。该衬底1001可以是各种形式的衬底，例如但不限于体半导体材料衬底如体Si衬底等。在以下的描述中，为方便说明，以体Si衬底为例进行描述。特别是，衬底1001可以是硅单晶体，其表面可以是例如(110)晶面、(100)晶面或(112)晶面。
在衬底1001上，例如通过外延生长，依次形成牺牲层1003和第一半导体层1005。牺牲层1003可以包括与衬底1001和第一半导体层1005不同的半导体材料，如SiGe(Ge的原子百分比例如为约5～20％)，厚度为约10～100nm。第一半导体层1005可以包括合适的半导体材料，例如Si，厚度为约10～100nm。
随后，可以对如此形成的第一半导体层1005和牺牲层1003(可选地，还有衬底1001)进行构图，以形成鳍状结构。例如，这可以如下进行。
具体地，可以在第一半导体层1005上形成硬掩模层。在该示例中，硬掩膜层可以包括氧化物(例如，氧化硅)层1007和多晶Si层1009。例如，氧化物层1007的厚度为约2～10nm，多晶Si层1009的厚度为约50～120nm。在该示例中，利用图形转移技术，来将硬掩膜构图为鳍状。为此，可以在硬掩膜层上形成构图(例如，通过曝光、显影)的光刻胶PR。在此，光刻胶PR被构图沿垂直于纸面方向延伸的条状，且其宽度(图中水平方向上的维度)可以大致对应于两个鳍状结构之间的间距。
接着，如图2所示，以该光刻胶PR为掩模，对多晶Si层1009(相对于氧化层1007)进行选择性刻蚀如反应离子刻蚀(RIE)。这样，可以将多晶Si层1009构图为与光刻胶PR相对应的条状。接着，如图3(a)所示，去除光刻胶PR，并在多晶Si层1009的侧壁上形成侧墙(spacer)1011。本领域存在多种手段来形成侧墙。例如，可以通过如原子层淀积(ALD)大致共形淀积一层氮化物(例如，氮化硅)，厚度例如为约3～20nm，然后对淀积的氮化物进行选择性刻蚀如RIE(例如，沿大致垂直于衬底表面的方向进行)，去除其横向延伸部分，使得竖直延伸部分保留，以形成侧墙1011。侧墙1011覆盖Si层1009的侧壁。
图3(b)示出了图3(a)中所示结构的俯视图。注意，尽管图3(b)中未示出，但是在条状多晶Si层1009的上下两端的侧壁上，也存在侧墙1011，从而侧墙1011绕条状多晶Si层1009的外周形成封闭图案。
为了得到鳍状的掩模，如图4(a)和4(b)(图4(a)是俯视图，4(b)是沿图4(a)中AA′线的截面图)所示，可以选择性去除多晶Si层1009(例如，通过TMAH溶液)，然后再形成构图的光刻胶1013。光刻胶1013可以遮蔽侧墙1011的中部，并露出侧墙1011上下两侧的部分。以该光刻胶1013为掩模，对侧墙1011进行选择性刻蚀如RIE，从而可以将原本为封闭图案的侧墙1011分离为两部分，如图5所示。每一部分对应于将要形成的鳍状结构，在该示例中为沿图中的竖直方向延伸的条状。
然后，如图6所示，以侧墙1011为掩模，可以依次对氧化物层1007、第一半导体层1005和牺牲层1003进行选择性刻蚀如RIE。这样，将侧墙1011的图案转移到下方的层中，得到鳍状结构。因此，第一半导体层1005的宽度(图中水平方向的维度)与侧墙1011的宽度大致相同(例如，约3～20nm)。第一半导体层1005的侧壁(图中左右两侧的侧壁)可以是(111)或(110)晶面，这些晶面易于减少生长缺陷。
在此，还可以进一步选择性刻蚀衬底1001。因此，在与鳍状结构相对应的位置处，衬底1001上可以具有突起。鳍状结构在衬底上的投影大致位于该突起的中部。由于刻蚀的特性，刻蚀后的牺牲层1003以及衬底1001的突起可以呈从上至下逐渐变大的形状。之后，可以选择性去除侧墙1011(还可以进一步选择性去除氧化物层1007)。
尽管在以上利用图形转移技术来形成鳍状结构，但是本公开不限于此。例如，可以直接在第一半导体层1005上形成鳍状的光刻胶，并以光刻胶为掩模，选择性刻蚀第一半导体层1005、牺牲层1003和衬底1001，以形成鳍状结构。或者，也可以在硬掩膜层上直接形成鳍状的光刻胶，利用光刻胶将硬掩膜构图为鳍状，并利用鳍状的硬掩膜依次选择性刻蚀第一半导体层1005、牺牲层1003和衬底1001，以形成鳍状结构。
在此，示出了两个鳍状结构。但是，本公开不限于此，例如可以形成更多或更少的鳍状结构。另外，鳍状结构的布局可以根据器件需要不同地设计。
在形成鳍状结构之后，可以形成支撑部。例如，如图7所示，可以在形成有鳍状结构的衬底上，例如通过ALD，以大致共形的方式，淀积氧化物层1015和氮化物层1017。氧化物层1015的厚度可以为约1～10nm，氮化物层1017的厚度可以为约2～15nm。之后，如图8中的俯视图所示，可以在图7所示的结构上形成构图的光刻胶1019。该光刻胶1019被构图为覆盖鳍状结构一侧(图中下侧)的端部，并沿图中的水平方向延伸。这里需要指出的是，在图8的俯视图中，仅为方便起见，并未示出氮化物层1017随衬底上鳍状结构而起伏的形貌，以下俯视图中同样如此。
随后，如图9(a)、9(b)和9(c)(图9(a)是俯视图，图9(b)是沿图9(a)中AA′线的截面图，图9(c)是沿图9(a)中A1A1′线的截面图)所示，以光刻胶1019为掩模，例如通过RIE(相对于氧化物层1015)选择性去除氮化物层1017。这样，如图9(c)所示，氮化物层1017留在鳍状结构一侧(图9(a)中下侧)的端部，并延伸到衬底1001的表面上。这样，氮化物层1017将鳍状结构与衬底1001在物理上连接，并因此可以支撑鳍状结构(特别是在如下所述去除牺牲层1003之后)。之后，可以去除光刻胶1019。
在该实施例中，形成了氧化物层和氮化物层的叠层结构的支撑层，并将该支撑层构图为支撑部。但是，本公开不限于此。支撑层可以包括各种合适的电介质材料。在随后去除支撑部的实施例中，支撑层甚至还可以包括半导体材料或导电材料。
此外，如图10(对应于图9(c)中的截面图)所示，还可以例如通过RIE(相对于氧化物层1015)选择性去除氮化物层1017的顶端部分。但是，氮化物层1017仍有一部分留于第一半导体层1005的侧壁上，以便随后支撑第一半导体层1005。
之后，如图11(a)、11(b)和11(c)(图11(a)是俯视图，图11(b)是沿图11(a)中AA′线的截面图，图11(c)是沿图11(a)中A1A1′线的截面图)所示，可以通过例如RIE，(相对于Si材料的衬底1001和第一半导体层1005以及SiGe材料的牺牲层1003)，选择性去除氧化物层1015。如图11(a)和11(c)所示，在鳍状结构的一侧(图11(a)中下侧)端部处，氧化物层1015被氮化物层1017覆盖，并可以得以保留。然后，如图12(a)和12(b)(分别对应于图11(b)和11(c)的截面图)所示，可以通过例如湿法腐蚀，(相对于Si材料的衬底1001和第一半导体层1005)选择性去除牺牲层1003。这样，在鳍状的第一半导体层1005和衬底1001之间形成间隔1021。
图13示出了图12所示结构的透视图。如图13所示，第一半导体层1005通过间隔1021与衬底1001隔开，大致平行于衬底表面延伸，并经支撑部1015/1017而被衬底1001支撑。例如，在衬底表面为(110)晶面时，第一半导体层1005的延伸方向可以平行于(110)晶面与(1-11)晶面的交叉线或(110)晶面与(1-1-1)晶面的交叉线或(110)晶面与(-111)晶面的交叉线，第一半导体层1005的侧面可以大致平行于(111)晶面族；或在衬底表面为(112)晶面的情况下，第一半导体层1005的延伸方向可以平行于(112)晶面与(-1-11)晶面的交叉线或(112)晶面与(11-1)晶面的交叉线，第一半导体层1005的侧面也可以大致平行于(111)晶面族。或者，第一半导体层1005的延伸方向可以对应于<110>方向，在衬底表面为(100)晶面的情况下，第一半导体层1005的侧面可以大致平行于(110)晶面。这些晶面易于减少生长缺陷。
在图13中，仅为了方便起见，仅示出了单个第一半导体层1005和相应的支撑部，且并未示出残留的氧化物层1015。
支撑部1015/1017包括在衬底1001的表面上延伸的横向延伸部分以及沿大致垂直于衬底表面的方向延伸的竖直延伸部分。在该示例中，竖直延伸部分可以包括沿衬底1011的突起的表面延伸的部分、沿牺牲层1003(已经去除)的表面延伸的部分以及沿第一半导体层1005的竖直侧壁延伸的部分。这样，支撑部1015/1017将第一半导体层1005物理连接到衬底1001，从而可以支撑第一半导体层1005。支撑部1015/1017可以在第一半导体层1005的相对两侧(图中左右两侧)的竖直侧壁上延伸，从而夹持第一半导体层，以便更为稳定地支撑第一半导体层1005。当然，在该示例中，支撑部1015/1017还在第一半导体层1005面向读者一侧的端部侧壁上延伸。在第一半导体层1005的纵向延伸方向上，第一半导体层1005与支撑部1015/1017相连接部分的延伸范围小于第一半导体层1005的纵向延伸长度。在此，所谓“纵向延伸方向”是指第一半导体层1005的长度方向(图12中垂直于纸面的方向)，与之后形成的沟道区的长度方向基本上一致，也即，从源区到漏区的方向或者反之亦然。这样，第一半导体层1005相对于衬底1001，形成类似于悬梁的构造，该悬梁通过支撑部1015/1017锚定到衬底1001。
在以上示例中，支撑部除了氮化物层1017之外，还包括氧化物层1015，但是本公开不限于此。例如，在以上结合图7描述的操作中，可以不形成氧化物层1015，而直接形成氮化物层1017。这样，同样可以按以上结合图8-12描述的方式进行后继操作。当然，支撑部也可以是其他电介质材料或叠层结构。
此外，在以上示例中，对于两个鳍状结构，支撑部均形成于下侧的端部。但是本公开不限于此。例如，对于一个鳍状结构，支撑部可以如上所述形成于下侧端部；而对于另一鳍状结构，支撑部可以如下所述形成于其他位置例如上侧端部。
另外，用来构图支撑部的掩模1019(参见图8)不限于上述形状。一般地，在垂直于鳍状结构纵向延伸方向的方向上，掩模在鳍状结构上方可以延伸超出鳍状结构的范围。这样，掩模可以覆盖氮化物层1017在衬底1001(突起之外的)表面上延伸的部分，这部分随后可以保留(充当支撑部的底座)。另一方面，在鳍状结构的纵向延伸方向上，掩模在鳍状结构上方可以覆盖鳍状结构的纵向延伸长度的仅一部分。这样，可以形成类似悬梁-锚定结构的配置。
然后，如图14(a)和14(b)(分别对应于图12(a)和12(b)的截面图)所示，可以在第一半导体层1005上生长第二半导体层1025。在此，第二半导体层1025可以包括高迁移率材料，例如Ge、SiGe或III-V族化合物半导体如InSb、InGaSb、InAs、GaAs、InGaAs、AlSb、InP、三族氮化物等，厚度可以为约5～15nm。在化合物半导体如SiGe的情况下，其成分(例如，Ge原子百分比)可以渐变，使得例如从与第一半导体层1005(在此，Si)的晶格常数相差较少变为与第一半导体层1005的晶格常数相差较大，以便抑制位错或缺陷的生成。第二半导体层1025的侧面可以与衬底中的(111)晶面族或(110)晶面族大致平行。
此外，如上所述，可以先在第一半导体层1005上生长过渡层1023，然后再在过渡层1023上生长第二半导体层1025。过渡层1023可以包括各种合适的半导体材料，例如Ge、SiGe或III-V族化合物半导体如InSb、InGaSb、InAs、GaAs、InGaAs、AlSb、InP、三族氮化物等，厚度可以为约1nm-20nm。过渡层1023可以包括与第二半导体层1025相同或不同的材料。
这种生长可以是选择性生长，从而过渡层1023第二半导体层1025在半导体材料的第一半导体层1005(以及衬底1001)的表面上生长，第二半导体层1025在半导体材料的过渡层1023的表面上生长。可以控制过渡层1023和第二半导体层1025的生长，使得其没有完全填满第一半导体层1005与衬底1001之间的间隔1021。由于第一半导体层1005的悬置构造，在生长过程中第一半导体层1005、过渡层1023和第二半导体层1025中的应力可以得以弛豫。这样，可以抑制或避免第一半导体层1005、过渡层1023或第二半导体层1025中产生缺陷，这有助于改善器件性能(例如，降低关态漏电流以及提升开态电流)。
在该示例中，除了被支撑部1015/1017覆盖的表面之外，第一半导体层1005的其余表面均被过渡层和第二半导体层覆盖。当然，衬底1001的表面上也可以生长有过渡层1023和第二半导体层1025。
在该示例中，沿第一半导体层的纵向延伸方向，除了支撑部所占据的纵向延伸范围之外，在其余纵向延伸范围处，过渡层1023完全包封第一半导体层1005的外周，且第二半导体层1025完全包封过渡层1023的外周。这样，在与第一半导体层1005的纵向延伸方向垂直的截面(即，图14(a)和14(b)所示的截面)上，过渡层1023形成闭合图案(该示例中为矩形)，且第二半导体层1025形成闭合图案(该示例中为矩形)。当然，该闭合图案由第一半导体层1005在该截面处的图案所定，可以为其他形状例如多边形。
第二半导体层1023随后可以充当器件的鳍。根据本公开的实施例，可以去除过渡层1023和第一半导体层1005，留下第二半导体层1023的至少一部分(例如，其侧边如图14(a)中所示左、右两侧的侧边部分)作为鳍。
为此，可以如图15(对应于图14(a)的截面图)所示，可以在图14所示的结构上例如通过淀积形成电介质层1027，并对该电介质层1027回蚀，直至露出第二半导体层1025。在回蚀之前，可以对电介质层1027进行平坦化处理例如化学机械抛光(CMP)。或者，平坦化处理可以第二半导体层1025为终点，这样无需再进一步回蚀。例如，电介质层1027可以包括氧化物(例如，氧化硅)。
然后，如图16所示，可以去除第一半导体层1005上方的层结构。例如，可以通过RIE(可以选择能够同时可使过渡层1023和第二半导体层1025的刻蚀配方)，回蚀过渡层1023和第二半导体层1025，直至露出第一半导体层1005。这样，在电介质层1027中，由于这种回蚀，而形成了凹槽。可以在这种凹槽的侧壁上，形成侧墙形式的掩模层1029。例如，掩模层1029可以通过大致共形淀积一层氮化物层(厚度例如为约3～15nm)，然后对该氮化物层进行RIE以去除其横向延伸部分而留下其纵向延伸部分，从而在凹槽的内壁上形成侧墙1029。在此，侧墙1029可以覆盖第二半导体层1025的至少一部分，而不覆盖第一半导体层1005和过渡层1023。掩模层1029的这种形成方式使得掩模层1029的侧壁可以自对准于第二半导体层1025的侧壁。
接着，如图17所示，可以回蚀(例如，通过湿法腐蚀或者蒸气刻蚀)电介质层1027。在此，可以将电介质层1027回蚀为顶面接近但高于第二半导体层的底面。例如，电介质层1027的顶面在第二电介质层的底面与过渡层1023的底面之间。这是为了降低电介质层1027的顶面上的高度差(例如，位于第二半导体层1025下方的部分的顶面与其余部分的顶面之间的高度差)，以便随后可以获得顶面大致在同一高度的隔离层。
然后，如图18所示，可以利用掩模层1029，对半导体层(包括第一半导体层1005、过渡层1023和第二半导体层1025)进行选择性刻蚀如RIE。这样，第二半导体层1025的上下两侧被完全打开。然后，还可以进一步回蚀如RIE电介质层1027，以使其低于第二半导体层1025的底面。由于如上所述电介质层1027的顶面上的高度差已经降低，因此进一步回蚀后电介质层1027的顶面可以大致位于相同高度(除了在第二半导体层1025下方的部分之外，该部分可以与第二半导体层1025的底面相接)。该电介质层1027可以充当隔离层。然后，可以去除掩模层1029。
如图18所示，在衬底上(更具体地，在隔离层1027上)，形成了鳍1025。鳍1025大致垂直于衬底的表面延伸。
由于第二半导体层1025是绕第一半导体层形成的，因此在俯视图中此时的鳍1025仍然可以是闭合形状，如图19所示。请注意，在图19中，仅为方便起见，并未示出支撑部的残留。可以将这种闭合形状的鳍切断，以形成分离的鳍。例如，如图20所示，可以利用掩模(例如，光刻胶)1031遮蔽第二半导体层1025的中部，并露出其端部(图中上下两侧的端部)。然后，可以对第二半导体层1025进行选择性刻蚀如RIE。这样，第二半导体层1025暴露在外的端部被去除，从而得到了分离的鳍，如图21(a)所示。对于左侧的一对鳍，它们沿着相同的第一半导体层1005的侧壁生长，因此它们彼此大致平行延伸。如上所述，由于它们是从相同的第一半导体层1005生长的，因此它们可以相对于它们之间的中线在晶体结构上成镜像对称。右侧的一对鳍同样如此。
在此需要指出的是，可以不切断第二半导体层1025，而是仍然如图20所述保留其闭合形状。这种情况下，基于左侧一对鳍形成的器件的源/漏区彼此连接，基于右侧一对鳍形成的器件的源/漏区彼此连接。
在通过上述处理形成鳍1025之后，可以形成与鳍相交的栅堆叠，并形成最终的半导体器件(例如，FinFET)。如图21(a)和21(b)(图21(a)是俯视图，图21(b)是沿图21(a)中AA′线的截面图)所示，可以在隔离层1027上形成与鳍1025相交的栅堆叠。例如，可以依次形成栅介质层1033和栅导体层1035。例如，栅介质层1033可以包括厚度为约0.3～2nm的氧化物(例如，SiO2或GeO2)，栅导体层1035可以包括多晶硅；或者，栅介质层1033可以包括厚度为约1～4nm的高K栅介质如HfO2或Al2O3，栅导体层1035可以包括金属栅导体。在高K栅介质/金属栅导体的情况下，在栅介质层1033和栅导体层1035之间还可以形成功函数调节层(未示出)，例如TiN、Al、Ti、TiAlC，厚度为约1～3nm。
在该示例中，仅为图示方便起见，将各鳍分别对应的器件的栅堆叠示出为相同配置并一体延伸，但是本公开不限于此。器件可以具有不同的栅堆叠配置(例如，n型器件的栅堆叠可以不同于p型器件的栅堆叠)，并且各自的栅堆叠可以根据器件布局而进行构图。
在形成栅堆叠之后，例如可以栅堆叠为掩模，进行晕圈(halo)注入和延伸区(extension)注入。接下来，可以在栅堆叠的侧壁上形成栅侧墙。然后，可以栅堆叠及栅侧墙为掩模，进行源/漏(S/D)注入。随后，可以通过退火，激活注入的离子，以形成源/漏区。
本领域技术人员知道多种方式来以鳍为基础制作器件，在此对于形成鳍之后的工艺不再赘述。
这样，就得到了该实施例的半导体器件。如图21(a)和21(b)所示，该半导体器件可以包括与衬底1001相隔开的至少两个鳍1025。在这些鳍中，至少一对相邻的鳍(例如，图中左侧的一对鳍或者右侧的一对鳍)可以沿大致平行于衬底表面的方向排列，彼此间隔开大致平行延伸，且相对于它们之间的中线在晶体结构上是实质上镜像对称的。另外，该对鳍可以关于大致垂直于衬底表面且穿过衬底上相应突起中部的直线对称。此外，该器件还包括隔离层1027以及在隔离层1027上形成的与鳍1025相交的栅堆叠(1033、1035)。
在该实施例中，并未有意去除支撑部。但是，本公开不限于此。支撑部也可以被选择性(至少部分)去除(例如，在形成栅堆叠之后)，其去除而导致的空间随后例如可以被其他电介质层填充。
在以上实施例中，仅在第一半导体层的一侧端部形成了支撑部，但是本公开不限于此，也可以在第一半导体层的两侧端部均形成支撑部。例如，代替以上结合图8描述的操作，如图22所示，将光刻胶1019构图为覆盖鳍状结构两侧(图中上下两侧)的端部，并沿图中的水平方向延伸。之后的操作可以按上述相同的方式进行。这种情况下，可以得到如图23所示的悬置结构。具体地，如图23所示，第一半导体层1005相对于衬底1001悬置，且其两端通过支撑部1017被衬底1001支撑。
当然，支撑部也不限于形成在第一半导体层的端部，而是可以形成在其纵向延伸范围中的任意位置处。例如，代替以上结合图8描述的操作，如图24所示，将光刻胶1019构图为覆盖鳍状结构的中部，并沿图中的水平方向延伸。之后的操作可以按上述相同的方式进行。这种情况下，可以得到如图25所示的悬置结构。具体地，如图25所示，第一半导体层1005相对于衬底1001悬置，且其中部通过支撑部1017被衬底1001支撑。
根据本公开实施例的半导体器件可以应用于各种电子设备。例如，通过集成多个这样的半导体器件以及其他器件(例如，其他形式的晶体管等)，可以形成集成电路(IC)，并由此构建电子设备。因此，本公开还提供了一种包括上述半导体器件的电子设备。电子设备还可以包括与集成电路配合的显示屏幕以及与集成电路配合的无线收发器等部件。这种电子设备例如智能电话、平板电脑(PC)、个人数字助手(PDA)等。
根据本公开的实施例，还提供了一种芯片系统(SoC)的制造方法。该方法可以包括上述制造半导体器件的方法。具体地，可以在芯片上集成多种器件，其中至少一些是根据本公开的方法制造的。
在以上的描述中，对于各层的构图、刻蚀等技术细节并没有做出详细的说明。但是本领域技术人员应当理解，可以通过各种技术手段，来形成所需形状的层、区域等。另外，为了形成同一结构，本领域技术人员还可以设计出与以上描述的方法并不完全相同的方法。另外，尽管在以上分别描述了各实施例，但是这并不意味着各个实施例中的措施不能有利地结合使用。
以上对本公开的实施例进行了描述。但是，这些实施例仅仅是为了说明的目的，而并非为了限制本公开的范围。本公开的范围由所附权利要求及其等价物限定。不脱离本公开的范围，本领域技术人员可以做出多种替代和修改，这些替代和修改都应落在本公开的范围之内。

Claims (26)

1.一种制造半导体器件的方法，包括：
在衬底上形成鳍状结构；
在形成有鳍状结构的衬底上形成支撑层，并将该支撑层构图为从衬底表面延伸至鳍状结构的表面并因此将鳍状结构与衬底在物理上连接的支撑部；
去除鳍状结构靠近衬底的一部分，以形成与衬底分离的第一半导体层；
以第一半导体层为种子层，生长第二半导体层；
在至少部分纵向延伸范围内，去除第一半导体层，并在第一半导体层背离衬底一侧以及靠近衬底一侧将第二半导体层切断，切断的第二半导体层作为该半导体器件的鳍。
2.根据权利要求1所述的方法，还包括：切断第二半导体层在鳍状结构的纵向延伸方向上的端部，从而将第二半导体层分为彼此相对的两个部分。
3.根据权利要求2所述的方法，其中，第二半导体层的所述两个部分均沿大致垂直于衬底表面的方向延伸。
4.根据权利要求1所述的方法，其中，去除第一半导体层和切断第二半导体层的步骤包括：
在衬底上形成电介质层，对该电介质层进行回蚀直至露出第二半导体层；
对第二半导体层进行回蚀，以露出第一半导体层；
在第二半导体层上形成掩模层，以遮蔽第二半导体层的至少一部分而露出第一半导体层；以及
利用该掩模层，选择性刻蚀第一半导体层和第二半导体层。
5.根据权利要求1所述的方法，还包括：
在第一半导体层上生长过渡层，其中，第二半导体层在该过渡层上生长，以及
其中，去除第一半导体层和切断第二半导体层的步骤还包括：在所述至少部分纵向延伸范围内，进一步去除过渡层。
6.根据权利要求5所述的方法，其中，去除第一半导体层和切断第二半导体层的步骤包括：
在衬底上形成电介质层，对该电介质层进行回蚀直至露出第二半导体层；
对第二半导体层和过渡层进行回蚀，以露出第一半导体层；
在第二半导体层上形成掩模层，以遮蔽第二半导体层的至少一部分而露出过渡层和第一半导体层；以及
利用该掩模层，选择性刻蚀第一半导体层、过渡层和第二半导体层。
7.根据权利要求4或6所述的方法，其中，形成掩模层包括：
在由于回蚀第二半导体层或者回蚀第二半导体层和过渡层而在电介质层中导致的凹槽的内壁上形成侧墙形式的掩模层。
8.根据权利要求4或6所述的方法，其中，在形成掩模层之后且在选择性刻蚀之前，该方法还包括：
回蚀电介质层，但其顶面仍高于第二半导体层的底面。
9.根据权利要求8所述的方法，其中，将电介质层回蚀为其顶面低于与第二半导体层相接触的第一半导体层或过渡层的底面。
10.根据权利要求8所述的方法，其中，在选择性刻蚀之后，还包括：
进一步回蚀电介质层，使其顶面低于第二半导体层的底面。
11.根据权利要求10所述的方法，还包括：
在进一步回蚀后的电介质层上形成与鳍相交的栅堆叠。
12.根据权利要求1所述的方法，其中，鳍状结构包括在衬底上依次形成的牺牲层和第一半导体层的叠层。
13.根据权利要求12所述的方法，其中，去除鳍状结构靠近衬底的一部分包括：选择性去除牺牲层。
14.根据权利要求1所述的方法，其中，构图支撑部包括：
形成掩模以遮蔽一部分支撑层，其中，在垂直于鳍状结构纵向延伸方向的方向上，掩模在鳍状结构上方延伸超出鳍状结构的范围；而在鳍状结构的纵向延伸方向上，掩模在鳍状结构上方覆盖鳍状结构的纵向延伸长度的仅一部分；
选择性去除未被遮蔽的支撑层部分；以及
去除掩模。
15.根据权利要求14所述的方法，其中，在去除掩模后，该方法还包括：
选择性去除支撑部的顶端部分，以露出鳍状结构的顶面以及部分侧壁。
16.根据权利要求14所述的方法，其中，形成掩模包括：
使掩模覆盖鳍状结构的一侧端部或两侧端部，或者覆盖鳍状结构的中部。
17.根据权利要求1所述的方法，其中，形成支撑层包括：
以大致共形的方式，依次淀积氧化物层和氮化物层。
18.根据权利要求1所述的方法，其中，第一半导体层的侧面是(111)晶面或(110)晶面。
19.一种半导体器件，包括：
衬底；
与衬底相隔开的至少两个独立的鳍，其中，所述至少两个独立的鳍中每个独立的鳍包括一对相邻的鳍，至少一对相邻的鳍中每对相邻的鳍沿大致平行于衬底表面的方向排列，彼此间隔开大致平行延伸，且相对于每对相邻的鳍之间的中线在晶体结构上是实质上镜像对称的；
在衬底上形成的隔离层，隔离层露出各鳍；以及
在隔离层上形成的与各鳍相交的栅堆叠。
20.根据权利要求19所述的半导体器件，其中，隔离层在鳍下方与鳍相接，在其余位置处顶面低于鳍的底面。
21.根据权利要求19所述的半导体器件，其中，鳍的侧壁是(111)晶面或(110)晶面。
22.根据权利要求19所述的半导体器件，其中，衬底上具有突起，所述一对相邻的鳍关于大致垂直于衬底表面且穿过该突起中部的直线对称。
23.根据权利要求19所述的半导体器件，其中，衬底上形成有与鳍相同材料的半导体层，且隔离层形成于该半导体层之上。
24.根据权利要求23所述的半导体器件，其中，衬底上形成有过渡半导体层，其中所述半导体层形成于该过渡半导体层之上。
25.一种电子设备，包括由如权利要求19～24中任一项所述的半导体器件形成的集成电路。
26.根据权利要求25所述的电子设备，还包括：与所述集成电路配合的显示器以及与所述集成电路配合的无线收发器。
CN201610438781.1A 2016-06-17 2016-06-17 半导体器件及其制造方法 Active CN105977299B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201610438781.1A CN105977299B (zh) 2016-06-17 2016-06-17 半导体器件及其制造方法
US16/310,713 US11276769B2 (en) 2016-06-17 2016-06-27 Semiconductor device and method of manufacturing the same
PCT/CN2016/087284 WO2017215025A1 (zh) 2016-06-17 2016-06-27 半导体器件及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610438781.1A CN105977299B (zh) 2016-06-17 2016-06-17 半导体器件及其制造方法

Publications (2)

Publication Number Publication Date
CN105977299A CN105977299A (zh) 2016-09-28
CN105977299B true CN105977299B (zh) 2019-12-10

Family

ID=57021776

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610438781.1A Active CN105977299B (zh) 2016-06-17 2016-06-17 半导体器件及其制造方法

Country Status (3)

Country Link
US (1) US11276769B2 (zh)
CN (1) CN105977299B (zh)
WO (1) WO2017215025A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110581133B (zh) * 2018-06-08 2022-09-13 中芯国际集成电路制造(上海)有限公司 一种半导体结构及其形成方法、以及sram
CN109473358A (zh) * 2018-10-31 2019-03-15 中国科学院微电子研究所 具有垂直沟道的场效应晶体管及其制备方法
US11049774B2 (en) * 2019-07-18 2021-06-29 Taiwan Semiconductor Manufacturing Company, Ltd. Hybrid source drain regions formed based on same Fin and methods forming same

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101038923A (zh) * 2006-03-17 2007-09-19 三星电子株式会社 非易失存储器件及其制造方法
CN105633167A (zh) * 2015-12-07 2016-06-01 中国科学院微电子研究所 具有高质量外延层的半导体器件及其制造方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3353744B2 (ja) * 1999-06-23 2002-12-03 日本電気株式会社 パターンの形成方法
JP4546021B2 (ja) * 2002-10-02 2010-09-15 ルネサスエレクトロニクス株式会社 絶縁ゲート型電界効果型トランジスタ及び半導体装置
KR20050078145A (ko) * 2004-01-30 2005-08-04 삼성전자주식회사 수직 채널을 갖는 전계 효과 트랜지스터를 포함하는반도체 소자 및 그 형성 방법
JP2007035957A (ja) * 2005-07-27 2007-02-08 Toshiba Corp 半導体装置とその製造方法
EP1835530A3 (en) 2006-03-17 2009-01-28 Samsung Electronics Co., Ltd. Non-volatile memory device and method of manufacturing the same
US8134209B2 (en) * 2009-12-17 2012-03-13 Kabushiki Kaisha Toshiba Semiconductor device and method for manufacturing the same
US8753942B2 (en) * 2010-12-01 2014-06-17 Intel Corporation Silicon and silicon germanium nanowire structures
US9035277B2 (en) * 2013-08-01 2015-05-19 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and fabricating the same
US9093478B1 (en) * 2014-04-11 2015-07-28 International Business Machines Corporation Integrated circuit structure with bulk silicon FinFET and methods of forming
CN106033769B (zh) * 2015-03-12 2020-10-27 联华电子股份有限公司 纳米线结构及其制作方法
US9634018B2 (en) * 2015-03-17 2017-04-25 Silicon Storage Technology, Inc. Split gate non-volatile memory cell with 3D finFET structure, and method of making same
WO2017096781A1 (zh) * 2015-12-07 2017-06-15 中国科学院微电子研究所 具有高质量外延层的纳米线半导体器件及其制造方法
US9425291B1 (en) * 2015-12-09 2016-08-23 International Business Machines Corporation Stacked nanosheets by aspect ratio trapping
US9865504B2 (en) * 2016-03-04 2018-01-09 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and manufacturing method thereof
US10163731B2 (en) * 2017-04-12 2018-12-25 Taiwan Semiconductor Manufacturing Co., Ltd. FinFET semiconductor structure having hybrid substrate and method of fabricating the same

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101038923A (zh) * 2006-03-17 2007-09-19 三星电子株式会社 非易失存储器件及其制造方法
CN105633167A (zh) * 2015-12-07 2016-06-01 中国科学院微电子研究所 具有高质量外延层的半导体器件及其制造方法

Also Published As

Publication number Publication date
US11276769B2 (en) 2022-03-15
CN105977299A (zh) 2016-09-28
US20190267466A1 (en) 2019-08-29
WO2017215025A1 (zh) 2017-12-21

Similar Documents

Publication Publication Date Title
CN109273363B (zh) 形成较厚栅极堆栈的纳米片状晶体管装置的方法及其装置
US11152516B2 (en) Nanometer semiconductor devices having high-quality epitaxial layer
US11784185B2 (en) Source/drain regions in fin field effect transistors (FinFETs) and methods of forming same
US8652894B2 (en) Method for fabricating a FinFET device
US20140015055A1 (en) Finfet structures and methods for fabricating the same
US11532753B2 (en) Nanowire semiconductor device having high-quality epitaxial layer and method of manufacturing the same
US10043909B2 (en) Semiconductor devices having high-quality epitaxial layer and methods of manufacturing the same
TW201508839A (zh) 用於基體鰭式場效電晶體不依賴閘極長度之氣孔上覆矽架構
US20230253240A1 (en) Dummy Fin Structures and Methods of Forming Same
CN105977299B (zh) 半导体器件及其制造方法
CN111106165B (zh) U形沟道半导体器件及其制造方法及包括其的电子设备
CN111063728A (zh) C形有源区半导体器件及其制造方法及包括其的电子设备
CN110993681A (zh) C形有源区半导体器件及其制造方法及包括其的电子设备
US11616150B2 (en) Semiconductor device with C-shaped channel portion and electronic apparatus including the same
US20230163204A1 (en) Semiconductor device having u-shaped structure, method of manufacturing semiconductor device, and electronic device
CN111063684B (zh) 具有c形有源区的半导体装置及包括其的电子设备
CN105932057B (zh) 基于外延层的纳米线器件及其制造方法及包括其的电子设备
WO2017096780A1 (zh) 具有高质量外延层的半导体器件及其制造方法
CN111063683B (zh) 具有u形沟道的半导体装置及包括其的电子设备
US20240038892A1 (en) Device with tapered insulation structure and related methods

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant