CN105932057B - 基于外延层的纳米线器件及其制造方法及包括其的电子设备 - Google Patents

基于外延层的纳米线器件及其制造方法及包括其的电子设备 Download PDF

Info

Publication number
CN105932057B
CN105932057B CN201610467229.5A CN201610467229A CN105932057B CN 105932057 B CN105932057 B CN 105932057B CN 201610467229 A CN201610467229 A CN 201610467229A CN 105932057 B CN105932057 B CN 105932057B
Authority
CN
China
Prior art keywords
layer
semiconductor
nanowire
substrate
semiconductor layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610467229.5A
Other languages
English (en)
Other versions
CN105932057A (zh
Inventor
朱慧珑
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Institute of Microelectronics of CAS
Original Assignee
Institute of Microelectronics of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Institute of Microelectronics of CAS filed Critical Institute of Microelectronics of CAS
Priority to CN201610467229.5A priority Critical patent/CN105932057B/zh
Publication of CN105932057A publication Critical patent/CN105932057A/zh
Application granted granted Critical
Publication of CN105932057B publication Critical patent/CN105932057B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H01L29/0669—Nanowires or nanotubes
    • H01L29/0673—Nanowires or nanotubes oriented parallel to a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66439—Unipolar field-effect transistors with a one- or zero-dimensional channel, e.g. quantum wire FET, in-plane gate transistor [IPG], single electron transistor [SET], striped channel transistor, Coulomb blockade transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/775—Field effect transistors with one dimensional charge carrier gas channel, e.g. quantum wire FET

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

公开了半导体器件及其制造方法。根据实施例，半导体器件可以包括：衬底；与衬底相隔开的至少一条沿弯曲纵向延伸方向延伸的半导体纳米线；在衬底上形成的隔离层，隔离层露出半导体纳米线；以及在隔离层上形成的与半导体纳米线相交的栅堆叠，其中栅堆叠包括至少部分环绕半导体纳米线外周的栅介质层以及栅导体层。

Description

基于外延层的纳米线器件及其制造方法及包括其的电子设备
技术领域
本公开涉及半导体领域，更具体地，涉及一种具有高质量外延层的纳米线半导体器件及其制造方法及包括其的电子设备。
背景技术
随着半导体器件的发展，期望以迁移率高于硅(Si)的半导体材料来制作高性能半导体器件如金属氧化物半导体场效应晶体管(MOSFET)。但是，难以形成高质量的高迁移率半导体材料。
发明内容
本公开的目的至少部分地在于提供一种具有高质量外延层的纳米线半导体器件及其制造方法及包括其的电子设备。
根据本公开的一个方面，提供了一种半导体器件，包括：衬底；与衬底相隔开的至少一条沿弯曲纵向延伸方向延伸的半导体纳米线；在衬底上形成的隔离层，隔离层露出半导体纳米线；以及在隔离层上形成的与半导体纳米线相交的栅堆叠，其中栅堆叠包括至少部分环绕半导体纳米线外周的栅介质层以及栅导体层。
根据本公开的另一方面，提供了一种制造半导体器件的方法，包括：在衬底上形成相对于衬底悬置且至少部分地沿弯曲纵向延伸方向延伸的悬置鳍状结构；基于悬置鳍状结构，形成至少部分地沿弯曲纵向延伸方向延伸的纳米线；以及去除至少一部分与纳米线交迭的悬置鳍状结构。
根据本公开的又一方面，提供了一种电子设备，包括由上述半导体器件形成的集成电路。
根据本公开的实施例，可以利用相对于衬底悬置的(薄)弯曲半导体层作为种子层，来生长另外的半导体层，该另外的半导体层可以具有高迁移率或更好的电学性能。可以保留该半导体层的一部分以形成纳米线。以纳米线为基础，可以制造多种半导体器件。这种悬置的弯曲薄种子层可以使种子层和/或半导体层(纳米线)中的应力弛豫，降低整体应变能，从而有助于抑制或避免在这些半导体层中产生缺陷，使所形成的材料的力学和电学性能的得到改善。
附图说明
通过以下参照附图对本公开实施例的描述，本公开的上述以及其他目的、特征和优点将更为清楚，在附图中：
图1(a)-27(c)是示意性示出了根据本公开实施例的制造半导体器件流程的示意图；
图28-29是示意性示出了根据本公开另一实施例的制造半导体器件流程中部分阶段的示意图。
具体实施方式
以下，将参照附图来描述本公开的实施例。但是应该理解，这些描述只是示例性的，而并非要限制本公开的范围。此外，在以下说明中，省略了对公知结构和技术的描述，以避免不必要地混淆本公开的概念。
在附图中示出了根据本公开实施例的各种结构示意图。这些图并非是按比例绘制的，其中为了清楚表达的目的，放大了某些细节，并且可能省略了某些细节。图中所示出的各种区域、层的形状以及它们之间的相对大小、位置关系仅是示例性的，实际中可能由于制造公差或技术限制而有所偏差，并且本领域技术人员根据实际所需可以另外设计具有不同形状、大小、相对位置的区域/层。
在本公开的上下文中，当将一层/元件称作位于另一层/元件“上”时，该层/元件可以直接位于该另一层/元件上，或者它们之间可以存在居中层/元件。另外，如果在一种朝向中一层/元件位于另一层/元件“上”，那么当调转朝向时，该层/元件可以位于该另一层/元件“下”。
根据本公开的实施例，提供了一种具有悬置鳍结构的半导体器件。在此，所谓“鳍结构”，是指相对于衬底表面突出的构造，包括但不限于鳍式场效应晶体管(FinFET)中的鳍；所谓“悬置”，是指鳍与衬底相分离。注意，鳍与衬底之间的间隔可以被其他材料(例如，隔离层)填充。鳍可以包括高迁移率半导体材料，以改善器件性能。在此，所谓的“高迁移率”是指相对于硅(Si)的迁移率要高。高迁移率半导体材料例如Ge、SiGe或III-V族化合物半导体等。
鳍可以是在衬底上与衬底隔开的纳米线。在此，所谓“纳米线”是指呈线状，即其纵向延伸长度远大于其截面尺度，且截面尺度在纳米级别的结构。纳米线可以呈沿弯曲(例如，大致“C”形或“S”形)纵向延伸方向延伸，且相对于衬底悬置，例如大致平行于衬底的表面延伸。可以这种纳米线为基础，制造各种器件。例如，在FinFET的情形下，可以至少部分地环绕纳米线的外周形成栅堆叠。在此，所谓“部分地环绕”，是指沿纳米线的纵向延伸方向可以存在一范围，在该范围内，栅堆叠可以完全包封纳米线的外表面。
为隔离栅堆叠和衬底，可以在衬底上形成隔离层。在纳米线的一部分纵向延伸范围上，隔离层的顶面可以低于纳米线的底面，以便于绕纳米线外周形成栅堆叠；在纳米线的另一部分纵向延伸范围上，隔离层可以与纳米线相接，从而可以支撑纳米线。
根据实施例，基于同一鳍(即，纳米线)可以形成多个器件。例如，可以基于纳米线沿其纵向延伸方向的不同部分，分别形成相应的器件。在场效应晶体管的情况下，与同一纳米线相交的栅堆叠可以多于一个，例如两个或更多，以分别形成相应的器件。例如，栅堆叠可以包括沿纳米线的纵向延伸方向分开的第一栅堆叠和第二栅堆叠。第一栅堆叠可以与纳米线沿纵向延伸方向的第一部分相交，第二栅堆叠可以与纳米线沿纵向延伸方向的第二部分相交。第一栅堆叠和第二栅堆叠各自对应的器件可以彼此隔离。例如，可以形成有电介质层，该电介质层可以沿与纳米线的纵向延伸方向相交的方向延伸，并可以将纳米线的不同部分隔开。例如，基于同一纳米线的一个器件可以为p型器件，另一器件可以为n型器件，从而形成CMOS构造。
这种半导体器件例如可以如下制作。具体地，可以在衬底上形成相对于衬底悬置且至少部分地沿弯曲纵向延伸方向延伸的悬置鳍状结构。这例如可以通过形成所需形状的初始鳍状结构并使其与衬底分离(例如，通过去除初始鳍状结构靠近衬底的部分)来实现。根据实施例，可以在衬底上形成具有弯曲(例如，大致“C”形或“S”形)纵向延伸方向的第一鳍状结构和第二鳍状结构，其中第一鳍状结构堆叠在第二鳍状结构之上。随后，当至少去除该第二鳍状结构靠近第一鳍状结构底部的部分时，第一鳍状结构可以与第二鳍状结构相分离，从而第一鳍状结构可以相对于衬底(或者说，相对于衬底+第二鳍状结构的剩余部分)悬置。
为了支撑随后将悬置的第一鳍状结构，可以形成支撑部。这种支撑部可以如下形成。具体地，可以在形成有第一和第二鳍状结构的衬底上形成层状材料(以下称作支撑层)，并通过将该支撑层构图为在物理上连接第一和第二鳍状结构的表面来形成支撑部。这样，当至少去除第二鳍状结构靠近第一鳍状结构底部的部分时，第一鳍状结构可以通过支撑部在物理上连接到第二鳍状结构的剩余部分，并因此由第二鳍状结构的剩余部分支撑。更进一步地，可以将支撑层构图为从衬底表面延伸至第一鳍状结构的表面并因此将第一鳍状结构与衬底在物理上连接的支撑部。这样，即便第二鳍状结构被完全去除，第一鳍状结构也可以通过支撑部在物理上连接到衬底并以此由衬底支撑。
支撑层的构图可以利用掩模进行。在垂直于第一和第二鳍状结构纵向延伸方向的方向上，掩模在第一和第二鳍状结构上方延伸超出第一和第二鳍状结构的范围(这样，掩模可以遮蔽支撑层在第一和第二鳍状结构两侧的衬底表面上延伸的部分，从而该部分随后可以得以保留)；而在第一和第二鳍状结构的纵向延伸方向上，掩模在第一和第二鳍状结构上方覆盖第一和第二鳍状结构的纵向延伸长度的仅一部分(这样，掩模遮蔽第一和第二鳍状结构的纵向延伸范围的仅一部分，从而该部分随后可以与支撑部相连)。掩模可以覆盖第一和第二鳍状结构的两侧端部，得到的支撑部可以相应地位于第一和第二鳍状结构的两侧端部。
之后，可以至少去除第二鳍状结构靠近第一鳍状结构底部的部分。这样，第一鳍状结构相对于衬底类似于悬梁构造，支撑部类似于悬梁的锚定结构(anchor)，将作为悬梁的第一半导体层锚定至衬底。
为了便于去除至少去除第二鳍状结构靠近第一鳍状结构底部的部分或者乃至去除整个第二鳍状结构，第二鳍状结构可以包括在衬底上形成的牺牲层，且第一鳍状结构可以包括叠置在牺牲层上的第一半导体层。例如，可以在衬底上依次形成牺牲层和第一半导体层，然后可以将第一半导体层和牺牲层构图为鳍状结构。在该构图步骤可以进行到衬底中，从而在衬底上与鳍状结构相对应的位置处可以具有突起。随后，可以去除牺牲层。
基于悬置鳍状结构，可以形成至少部分地沿弯曲纵向延伸方向延伸的纳米线。例如，可以通过外延，以悬置鳍状结构为种子，生长半导体层。可以该半导体层的至少一部分作为纳米线。这种情况下，纳米线的纵向延伸方向可以与悬置鳍状结构的纵向延伸方向大致相同。如下所述，为构图方便，可以保留该半导体层位于悬置鳍状结构底面上的部分作为纳米线。
在上述实施例中，由于第一半导体层悬置从而其表面露出，可以在其表面上生长第二半导体层。于是，在充分生长的情况下，第二半导体层可以覆盖第一半导体层(被支撑部)露出的所有表面。也即，第二半导体层可以至少部分地环绕第一半导体层的外周形成，从而第二半导体层可以同第一半导体层一样呈(弯曲)鳍状。如上所述，所谓“部分地环绕”，是指沿第一半导体层的纵向延伸方向可以存在一范围，在该范围内，第二半导体层可以完全包封第一半导体层的外表面。也即，在该范围内，在与半导体层的纵向延伸方向垂直的截面上，第二半导体层可以形成闭合图案(例如，与第一半导体层的截面形状相对应的矩形、多边形等)。第一半导体层可以相对较薄(例如，厚度为约3～10nm)，且相对于衬底悬置。这样，在生长过程中第一半导体层和第二半导体层中的应力可以得以弛豫，且因此可以抑制或避免在第一半导体层或第二半导体层中产生缺陷。
可以仅保留第二半导体层的一部分，以作为形成器件的“鳍”。例如，选择性刻蚀第二半导体层，使得第二半导体层位于第一鳍状结构面向衬底一侧的表面上的部分得以保留而其余部分被去除，从而形成纳米线。
以纳米线为基础，可以有多种方式来完成器件的制造。例如，可以在衬底上形成隔离层，并在隔离层上形成与纳米线相交的栅堆叠。为形成全环绕结构，隔离层可以完全露出至少一部分的纳米线，从而可以环绕该部分纳米线形成栅堆叠。这种隔离层例如可以通过形成电介质层并对其进行回蚀来得到。此外，隔离层的形成可以与第二半导体层的选择性刻蚀相结合。具体地，可以在第二半导体层环绕第一半导体层的情况下淀积电介质层，然后对其进行回蚀。在回蚀过程中，可以使电介质层在第二半导体层下方与第二半导体层相接，但在其余位置处的表面低于半导体层面向衬底的表面(这可以通过例如以第二半导体层为掩模进行回蚀来实现)。这种状态(第二半导体层的底面被电介质层所遮蔽)下，可以第一半导体层为掩模，对第二半导体层进行选择性刻蚀。这样，第二半导体层可以仅留于第一半导体层的底面与电介质层的顶面之间。然后，对于电介质层与第二半导体层或者说纳米线相接的部分，可以通过刻蚀，来至少部分地移除，使得部分纳米线悬置，以便环绕纳米线形成栅堆叠。
如上所述，可以基于同一纳米线形成两个或更多器件。这些器件可以具有不同的配置，例如针对n型器件的配置和针对p型器件的配置。相应地，纳米线可以包括由不同材料形成的不同部分。例如，这可以通过分别绕第一半导体层沿其纵向延伸方向的一部分生长一种半导体材料，并绕第一半导体层沿其纵向延伸方向的另一部分生长另一种半导体材料来实现。
这种情况下，为了如上所述绕第一半导体层分别形成不同的半导体材料，可以先遮蔽第一半导体层的一部分，以在第一器件区域露出第一半导体层的第一部分。在第一器件区域，第一半导体层的第一部分相对于衬底悬置从而其表面露出，因此可以在其表面上生长一种半导体材料。于是，在充分生长的情况下，生长的半导体材料可以覆盖第一半导体层露出的所有表面。该半导体材料可以同第一半导体层一样呈鳍状，且随后可以充当第一器件(例如，n型器件)的鳍。之后，可以遮蔽第一器件区域，并在第二器件区域露出第一半导体层的第二部分。在第二器件区域，第一半导体层的第二部分相对于衬底悬置从而其表面露出，因此可以在其表面上生长另一半导体材料。于是，在充分生长的情况下，生长的半导体材料可以覆盖第一半导体层露出的所有表面。该另一半导体材料可以同第一半导体层一样呈鳍状，且随后可以充当第二器件(例如，p型器件)的鳍。
在器件之间例如n型器件与p型器件的有源区之间，可以形成隔离。例如，可以在第一器件区域(例如，n型器件区域)与第二器件区域(例如，p型器件区域)之间，可以将纳米线分成相隔离的两部分。这种隔离可以通过在这两个器件区域之间的位置处通过切断来实现(切口中随后可以被后继形成的介质层例如层间电介质层等填充)。
本公开可以各种形式呈现，以下将描述其中一些示例。
如图1(a)和1(b)(图1(a)是俯视图，图1(b)是沿图1(a)中AA′线的截面图)所示，提供衬底1001。该衬底1001可以是各种形式的衬底，例如但不限于体半导体材料衬底如体Si衬底等。在以下的描述中，为方便说明，以体Si衬底例如(111)晶片为例进行描述。
在衬底1001上，例如通过外延生长，依次形成牺牲层1003和第一半导体层1005。牺牲层1003可以包括与衬底1001和第一半导体层1005不同的半导体材料，如SiGe(Ge的原子百分比例如为约5～20％)，厚度为约10～100nm。第一半导体层1005可以包括合适的半导体材料，例如Si，厚度为约10～100nm。
随后，可以对如此形成的第一半导体层1005和牺牲层1003(可选地，还有衬底1001)进行构图，以形成鳍状结构。例如，这可以如下进行。
具体地，可以在第一半导体层1005上形成硬掩模层。在该示例中，硬掩膜层可以包括氧化物(例如，氧化硅)层1007和多晶Si层1009。例如，氧化物层1007的厚度为约2～10nm，多晶Si层1009的厚度为约50～120nm。在该示例中，利用图形转移技术，来将硬掩膜构图为鳍状。为此，可以在硬掩膜层上形成构图(例如，通过曝光、显影)的光刻胶PR。在此，光刻胶PR被构图为沿弯曲方向延伸的条状，且其宽度(图中水平方向上的维度)可以大致对应于两个鳍状结构之间的间距。这种弯曲形状可以是弧形、弓形、多项式曲线或其组合等。在该示例中，光刻胶PR被构图为大致呈“C”形。
接着，如图2(对应于图1(b)中的截面图)所示，以该光刻胶PR为掩模，对多晶Si层1009(相对于氧化层1007)进行选择性刻蚀如反应离子刻蚀(RIE)。这样，可以将多晶Si层1009构图为与光刻胶PR相对应的弯曲条状。接着，如图3(a)和3(b)(图3(a)是俯视图，图3(b)是沿图3(a)中AA′线的截面图)所示，去除光刻胶PR，并在多晶Si层1009的侧壁上形成侧墙(spacer)1011。本领域存在多种手段来形成侧墙。例如，可以通过如原子层淀积(ALD)大致共形淀积一层氮化物(例如，氮化硅)，厚度例如为约3～10nm，然后对淀积的氮化物进行选择性刻蚀如RIE(例如沿大致垂直于衬底表面的方向进行)，去除其横向延伸部分，使得竖直延伸部分保留，以形成侧墙1011。侧墙1011覆盖Si层1009的侧壁。之后，如图4(对应于图3(b)中的截面图)所示，可以通过选择性刻蚀去除多晶Si层1009(例如，通过TMAH溶液)
注意，尽管图3(a)中未示出，但是在条状多晶Si层1009的上下两端的侧壁上，也存在侧墙1011，从而侧墙1011绕条状多晶Si层1009的外周形成封闭图案。例如可以通过光刻，将侧墙1011上下两侧的部分去除，从而可以将原本为封闭图案的侧墙1011分离为两部分。每一部分对应于将要形成的鳍状结构，在该示例中为如图3(a)所示的两个“C”形条状。
然后，如图5所示，以侧墙1011为掩模，可以依次对氧化物层1007、第一半导体层1005和牺牲层1003进行选择性刻蚀如RIE。这样，将侧墙1011的图案转移到下方的层中，得到鳍状结构。在此，鳍状结构包括由半导体层1005构成的第一鳍状结构和牺牲层1003构成的第二鳍状结构。因此，第一半导体层1005的宽度(图中水平方向的维度)与侧墙1011的宽度大致相同(例如，约3～10nm)。在此，还可以进一步选择性刻蚀衬底1001。因此，在与鳍状结构相对应的位置处，衬底1001上可以具有突起。鳍状结构在衬底上的投影大致位于该突起的中部。由于刻蚀的特性，刻蚀后的牺牲层1003以及衬底1001的突起可以呈从上至下逐渐变大的形状。之后，可以通过选择性刻蚀去除侧墙1011，还可以进一步通过选择性刻蚀去除氧化物层1007，如图6所示。
尽管在以上利用图形转移技术来形成鳍状结构，但是本公开不限于此。例如，可以直接在第一半导体层1005上形成弯曲鳍状的光刻胶，并以光刻胶为掩模，选择性刻蚀第一半导体层1005、牺牲层1003和衬底1001，以形成弯曲鳍状结构。或者，也可以在硬掩膜层上直接形成弯曲鳍状的光刻胶，利用光刻胶将硬掩膜构图为弯曲鳍状，并利用弯曲鳍状的硬掩膜依次选择性刻蚀第一半导体层1005、牺牲层1003和衬底1001，以形成弯曲鳍状结构。
在此，示出了两个鳍状结构。但是，本公开不限于此，例如可以形成更多或更少的鳍状结构。另外，鳍状结构的布局可以根据器件需要不同地设计。
在形成鳍状结构之后，可以形成支撑部。例如，如图7所示，可以在形成有鳍状结构的衬底上，例如通过ALD，以大致共形的方式，淀积氧化物层1015和氮化物层1017。氧化物层1015的厚度可以为约1～10nm，氮化物层1017的厚度可以为约2～15nm。之后，如图8中的俯视图所示，可以在图7所示的结构上形成构图的光刻胶1019。该光刻胶1019被构图为覆盖鳍状结构沿其纵向延伸方向的两侧(图中上下两侧)的端部，并沿图中的水平方向延伸。这里需要指出的是，在图8的俯视图中，仅为方便起见，并未示出氮化物层1017随衬底上鳍状结构而起伏的形貌，以下俯视图中同样如此。
随后，如图9(a)、9(b)和9(c)(图9(a)是俯视图，图9(b)是沿图9(a)中AA′线的截面图，图9(c)是沿图9(a)中A1A1′线的截面图)所示，以光刻胶1019为掩模，例如通过RIE(相对于氧化物层1015选择性刻蚀)去除氮化物层1017。这样，如图9(c)所示，氮化物层1017留在鳍状结构两侧(图9(a)中上下两侧)的端部，并延伸到衬底1001的表面上。这样，氮化物层1017将鳍状结构与衬底1001在物理上连接，并因此可以支撑鳍状结构(特别是在如下所述去除牺牲层1003之后)。之后，可以去除光刻胶1019。
在该实施例中，形成了氧化物层和氮化物层的叠层结构的支撑层，并将该支撑层构图为支撑部。但是，本公开不限于此。支撑层可以包括各种合适的电介质材料。在随后去除支撑部的实施例中，支撑层甚至还可以包括半导体材料或导电材料。
在此需要指出的是，仅为了图示方便起见，图9(c)所示的截面图与图9(a)所示的俯视图在位置上有偏移(特别是图9(c)中两个鳍状结构的位置)。以下相应截面图中同样如此。即，无论截面的截取位置如何，在截面图中均在相同位置示出了鳍状结构。这并不影响本领域技术人员理解本公开的实质。
之后，如图10(a)和10(b)(图10(a)对应于图9(b)中的截面图，图10(b)对应于图9(c)中的截面图)所示，可以通过例如RIE，(相对于Si材料的衬底1001和第一半导体层1005、SiGe材料的牺牲层1003以及氮化物层1017)进行选择性刻蚀，以去除氧化物层1015。如图10(a)所示，鳍状结构的中部被完全露出；此外，如图10(b)所示，在鳍状结构的两侧端部处，氧化物层1015被氮化物层1017覆盖，并可以得以保留。然后，如图11(a)和11(b)(分别对应于图10(a)和10(b)的截面图)所示，可以通过例如湿法腐蚀，(相对于Si材料的衬底1001和第一半导体层1005进行选择性刻蚀)去除牺牲层1003。这样，在鳍状的第一半导体层1005和衬底1001之间形成间隔1021。
在该示例中，牺牲层1003被全部去除。但是，本公开不限于此。例如，牺牲层1003可以仅有靠近第一半导体层1005底部的部分被去除。这种情况下，同样可以实现下述的绕第一半导体层1005外周的生长。
如图11(a)和11(b)所示，第一半导体层1005通过间隔1021与衬底1001隔开，大致平行于衬底表面延伸，并经支撑部1015/1017而被衬底1001支撑。支撑部1015/1017包括在衬底1001的表面上延伸的横向延伸部分以及沿大致垂直于衬底表面的方向延伸的竖直延伸部分。在该示例中，竖直延伸部分可以包括沿衬底1011的突起的表面延伸的部分、沿牺牲层1003(已经去除)的表面延伸的部分以及沿第一半导体层1005的竖直侧壁延伸的部分。这样，支撑部1015/1017将第一半导体层1005物理连接到衬底1001，从而可以支撑第一半导体层1005。支撑部1015/1017可以在第一半导体层1005的相对两侧(图中左右两侧)的竖直侧壁上延伸，从而夹持第一半导体层，以便更为稳定地支撑第一半导体层1005。在第一半导体层1005的纵向延伸方向上，第一半导体层1005与支撑部1015/1017相连接部分的延伸范围小于第一半导体层1005的纵向延伸长度。在此，所谓“纵向延伸方向”是指第一半导体层1005的长度方向，与之后形成的沟道区的长度方向基本上一致，也即，从源区到漏区的方向或者反之亦然。这样，第一半导体层1005相对于衬底1001，形成类似于悬梁的构造，该悬梁通过支撑部1015/1017锚定到衬底1001。
在以上示例中，支撑部除了氮化物层1017之外，还包括氧化物层1015，但是本公开不限于此。例如，在以上结合图7描述的操作中，可以不形成氧化物层1015，而直接形成氮化物层1017。这样，同样可以按以上结合图8-11(b)描述的方式进行后继操作。当然，支撑部也可以是其他电介质材料或叠层结构。
另外，用来构图支撑部的掩模1019(参见图8)不限于上述形状。一般地，在垂直于鳍状结构纵向延伸方向的方向上，掩模在鳍状结构上方可以延伸超出鳍状结构的范围。这样，掩模可以覆盖氮化物层1017在衬底1001(突起之外的)表面上延伸的部分，这部分随后可以保留(充当支撑部的底座)。另一方面，在鳍状结构的纵向延伸方向上，掩模在鳍状结构上方可以覆盖鳍状结构的纵向延伸长度的仅一部分。这样，可以形成类似悬梁-锚定结构的配置。
之后，可以遮蔽第一半导体层的一部分(例如，如图8所示的下半部)，以在第一器件区域(例如，如图8所示的上半部区域)露出第一半导体层。
具体地，如图12(a)和12(b)(分别对应于图11(a)和11(b)的截面图)所示，例如通过ALD，在图11(a)和11(b)所示的结构上形成遮蔽层。在此，遮蔽层可以包括以大致共形的方式淀积的氧化物层1023(厚度例如为约2～5nm)和氮化物层1025(厚度例如为约2～5nm)。这样，遮蔽层将之前在衬底上所形成的结构完全遮蔽。
然后，可以将该遮蔽层构图为遮蔽第一半导体层的一部分而在第一器件区域露出第一半导体层的第一部分。
例如，如图13(a)-13(e)(图13(a)是俯视图，图13(b)是沿图13(a)中AA′线的截面图，图13(c)是沿图13(a)中A1A1′线的截面图，图13(d)是沿图13(a)中A2A2′线的截面图，图13(e)是沿图13(a)中A3A3′线的截面图)所示，在遮蔽层上形成光刻胶1027，并通过光刻(曝光、显影等)将光刻胶1027构图为覆盖第一半导体层的下半部(对应于第二器件区域)，并沿图中的水平方向延伸。这里需要指出的是，在图13(a)的俯视图中，仅为方便起见，并未详细示出支撑部所在位置处的细节，这不会妨碍理解本发明。以下俯视图中同样如此。
随后，如图14(a)-14(d)(分别对应于图13(b)-13(e)的截面图)所示，以光刻胶1027为掩模，例如通过RIE(相对于氧化物层1023选择性刻蚀)去除氮化物层1025。之后，可以去除光刻胶1027。这样，如图14(a)和14(c)所示，在第一器件区域中，氮化物层1025被去除；而在第二器件区域中，如图14(b)和14(d)所示，氮化物层1025得以保留。然后，例如通过RIE(相对于氮化物选择性刻蚀)，去除氧化物层1023。于是，如图15(a)-15(d)(分别对应于图14(a)-14(d)的截面图)所示，在第一器件区域中，遮蔽层(1023、1025)被去除；而在第二器件区域中，遮蔽层(1023、1025)得以保留。
于是，第一半导体层在第一器件区域中露出，而在第二器件区域中被遮蔽。
然后，如图16(a)、16(b)和16(c)(图16(a)是俯视图，图16(b)是沿图16(a)中AA′线的截面图，图16(c)是沿图16(a)中A2A2′线的截面图)所示，在第一器件区域中，可以在第一半导体层1005上生长第二半导体层1029。在此，第二半导体层1029可以包括高迁移率材料，例如Ge、SiGe或III-V族化合物半导体如InSb、InGaSb、InAs、GaAs、InGaAs、AlSb、InP、三族氮化物等，厚度可以为约5～15nm。在该示例中，第二半导体层1029可以适于形成例如n型器件。在化合物半导体如SiGe的情况下，其成分(例如，Ge原子百分比)可以渐变，使得例如从与第一半导体层1005(在此，Si)的晶格常数相差较少变为与第一半导体层1005的晶格常数相差较大，以便抑制位错或缺陷的生成。
这种生长可以是选择性生长，从而第二半导体层1029只在半导体材料的第一半导体层1005(以及衬底1001)的表面上生长。可以控制第二半导体层1029的生长，使得其没有完全填满第一半导体层1005与衬底1001之间的间隔1021。由于第一半导体层1005的悬置构造，在生长过程中第一半导体层1005和第二半导体层1029中的应力可以得以弛豫。
此外，如图16(a)所示，第二半导体层1029如Ge、SiGe或III-V族化合物半导体层的晶格常数通常大于硅的晶格常数，因此以硅的第一半导体层1005为种子生长的第二半导体层1029的长度相对于第一半导体层1005将增大。于是，如图中箭头所示，第二半导体层1029的中心相对于第一半导体层1005原本的中心将向左侧偏移。这有助于在生长过程中释放应力。
于是，可以抑制或避免第一半导体层1005或第二半导体层1029中产生缺陷，这有助于改善器件性能(例如，降低关态漏电流以及提升开态电流)。
在该示例中，第一半导体层1005露出的表面均被第二半导体层1029覆盖。当然，衬底1001的表面上也可以生长有第二半导体层1029。
在该示例中，在第一器件区域中，沿第一半导体层的纵向延伸方向，除了支撑部所占据的纵向延伸范围之外，在其余纵向延伸范围处，第二半导体层1029完全包封第一半导体层1005的外周。这样，在与第一半导体层1005的纵向延伸方向垂直的截面(即，图16(b)所示的截面)上，第二半导体层1029形成闭合图案(该示例中为矩形)。当然，该闭合图案由第一半导体层1005在该截面处的图案所定，可以为其他形状例如多边形。
如此形状的第二半导体层1029(更具体地，由此得到的纳米线，如下所述)随后可以充当第一器件的鳍。
之后，可以按照同样的方式对第二器件区域(如图16(a)所示的下半部区域)进行处理，以在第二器件区域形成第二器件的鳍。
具体地，可以遮蔽第一器件区域，并在第二器件区域露出第一半导体层。
例如，如图17(a)-17(e)(图17(a)是俯视图，图17(b)是沿图17(a)中AA′线的截面图，图17(c)是沿图17(a)中A1A1′线的截面图，图17(d)是沿图17(a)中A2A2′线的截面图，图17(e)是沿图17(a)中A3A3′线的截面图)所示，例如通过ALD，在图16(a)和16(b)所示的结构上形成遮蔽层。在此，遮蔽层可以包括以大致共形的方式淀积的氧化物层1031(厚度例如为约2～5nm)和氮化物层1033(厚度例如为约2～5nm)。这样，遮蔽层将之前在衬底上所形成的结构完全遮蔽。
然后，可以将该遮蔽层构图为遮蔽第一器件区域而在第二器件区域露出第一半导体层的第二部分。
如图17(a)-17(e)所示，在遮蔽层上形成光刻胶1035，并通过光刻(曝光、显影等)将光刻胶1035构图为覆盖第一半导体层的上半部(对应于第一器件区域)，并沿图中的水平方向延伸。
在此需要指出的是，在图17(a)的俯视图中，仅为图示方便起见，未示出第一半导体层1005以及第二半导体层1029上形成的遮蔽层(1023、1025、1031、1033)。
随后，如图18(a)-18(d)(分别对应于图17(b)-17(e)的截面图)所示，以光刻胶1035为掩模，例如通过RIE，依次选择性刻蚀氮化物层1033(相对于氧化物层1031)、氧化物层1031(相对于氮化物层1025)、氮化物层1025(相对于氧化物层1023)以及氧化物层1023(相对于氮化物层1017)。之后，可以去除光刻胶1035。这样，如图18(b)和18(d)所示，在第二器件区域中，遮蔽层(1031、1033)被去除；而在第一器件区域中，遮蔽层(1031、1033)得以保留。
于是，第一半导体层在第二器件区域中露出，而在第一器件区域中被遮蔽。
然后，如图19(a)、19(b)和19(c)(图19(a)是俯视图，图19(b)是沿图19(a)中A1A1′线的截面图，图19(c)是沿图19(a)中A3A3′线的截面图)所示，在第二器件区域中，可以在第一半导体层1005上生长第三半导体层1039。在此，第二半导体层1039可以包括高迁移率材料，例如Ge、SiGe或III-V族化合物半导体如InSb、InGaSb、InAs、GaAs、InGaAs、AlSb、InP、三族氮化物等，厚度可以为约5～15nm。在该示例中，第三半导体层1039可以适于形成例如p型器件。在化合物半导体如SiGe的情况下，其成分(例如，Ge原子百分比)可以渐变，使得例如从与第一半导体层1005(在此，Si)的晶格常数相差较少变为与第一半导体层1005的晶格常数相差较大，以便抑制位错或缺陷的生成。
这种生长可以是选择性生长，从而第三半导体层1039只在半导体材料的第一半导体层1005(以及衬底1001)的表面上生长。可以控制第三半导体层1039的生长，使得其没有完全填满第一半导体层1005与衬底1001之间的间隔1037。由于第一半导体层1005的悬置构造，在生长过程中第一半导体层1005和第三半导体层1039中的应力可以得以弛豫。
此外，如图19(a)所示，第三半导体层1039如Ge、SiGe或III-V族化合物半导体层的晶格常数通常大于硅的晶格常数，因此以硅的第一半导体层1005为种子生长的第三半导体层1039的长度相对于第一半导体层1005将增大。于是，如图中箭头所示，第三半导体层1039的中心相对于第一半导体层1005原本的中心将向左侧偏移。这有助于在生长过程中释放应力。
于是，可以抑制或避免第一半导体层1005或第三半导体层1039中产生缺陷，这有助于改善器件性能(例如，降低关态漏电流以及提升开态电流)。
在该示例中，第一半导体层1005露出的表面均被第三半导体层1039覆盖。当然，衬底1001的表面上也可以生长有第三半导体层1039。
在该示例中，在第二器件区域中，沿第一半导体层的纵向延伸方向，除了支撑部所占据的纵向延伸范围之外，在其余纵向延伸范围处，第三半导体层1039完全包封第一半导体层1005的外周。这样，在与第一半导体层1005的纵向延伸方向垂直的截面(即，图19(b)所示的截面)上，第三半导体层1039形成闭合图案(该示例中为矩形)。当然，该闭合图案由第一半导体层1005在该截面处的图案所定，可以为其他形状例如多边形。
如此形状的第三半导体层1029(更具体地，由此得到的纳米线，如下所述)随后可以充当第二器件的鳍。
之后，可以通过选择性刻蚀如RIE，去除第一器件区域中的遮蔽层(1031、1033)。在去除过程中，为了保护半导体层(特别是当前暴露在外的第三半导体层1039)，可以在第二器件区域中形成光刻胶以覆盖第三半导体层。在去除遮蔽层之后，可以去除这种光刻胶。
接着，可以对如上所述形成的第二半导体层1029和第三半导体层1039进行选择性刻蚀，以保留其一部分(例如，从便于刻蚀的角度来说，可以保留其位于第一半导体层1005底面上的部分)，从而形成纳米线。在形成FinFET的下述示例中，这可以与FinFET的制造特别是隔离层的制造相结合进行。
例如，如图20(a)-20(d)(分别对应于图18(a)、18(c)、18(b)、18(d)的截面图)所示，为了隔离栅堆叠和衬底，可以在衬底1001上(在该示例中，在衬底1001上形成的第二半导体层1029、第三半导体层1039上)首先形成隔离层1041。这种隔离层例如可以通过在衬底上淀积电介质材料如氧化物，且然后进行回蚀来形成。可以淀积足够厚的电介质层，使得其可以填充第一、第二、第三半导体层与衬底之间的空间。另外，可以控制回蚀深度，使得回蚀后的电介质层能够露出第二半导体层1029和第三半导体层1039(例如，回蚀后电介质层的顶面可以低于第二半导体层1029和第三半导体层1039的底面)。但是，在第二半导体层1029和第三半导体层1039的下方，由于第二半导体层1029和第三半导体层1039(在回蚀过程中可以充当掩模)的存在，回蚀后的电介质层可以与第二半导体层1029和第三半导体层1039的底面相接。
此外，对于支撑部(1015、1017)被隔离层1041露出的部分，可以通过选择性刻蚀来去除。图20(a)-20(d)示出了支撑部的露出部分被去除后的情况。如图20(a)和20(b)所示，在第一器件区域中，第二半导体层1029绕第一半导体层1005的外周延伸，但是在原先支撑部所在的位置处，第二半导体层1029仅在第一半导体层1005的底面上延伸。同样地，如图20(c)和20(d)所示，在第二器件区域中，第三半导体层1039绕第一半导体层1005的外周延伸，但是在原先支撑部所在的位置处，第二半导体层1039仅在第一半导体层1005的底面上延伸。
接着，如图21(a)-21(d)(分别对应于图20(a)-20(d)的截面图)所示，可以对第二半导体层1029、第三半导体层1039进行选择性刻蚀。在刻蚀过程中，由于第一半导体层1005(可以充当掩模)的存在，第二半导体层1029、第三半导体层1039可以留于第一半导体层1005与隔离层1041之间。这样，在第一器件区域中，剩下的第二半导体层1029呈纳米线状延伸，其延伸形状对应于上方的第一半导体层1005；同样地，在第二器件区域中，剩下的第三半导体层1039呈纳米线状延伸，其延伸形状对应于上方的第一半导体层1005。
由于第一半导体层1005底面上的第三半导体层1029、1039从第一半导体层1005的底面开始生长，而衬底1001上的第三半导体层1029、1039从衬底1001的表面开始生长，因此上下两侧的第三半导体层1029、1039的晶体结构可以大致成镜像关系。
然后，如图22(a)-22(d)(分别对应于图21(a)-21(d)的截面图)所示，可以通过选择性刻蚀，去除第一半导体层1005。这样，就得到了在隔离层1041上弯曲延伸(延伸方向与之前形成的第一半导体层1005的弯曲方向一致)的纳米线1029、1039。基于这种纳米线，存在多种工艺来形成多种器件。
根据一个实施例，可以形成全环绕FinFET。为此，需要使纳米线的一部分悬置，以便绕其形成栅堆叠。为此，可以通过例如选择性刻蚀，使纳米线的该部分与之下的隔离层1041相分离。例如，如图23(a)-23(e)(图23(a)是俯视图，图23(b)是沿图23(a)中AA′线的截面图，图23(c)是沿图23(a)中A1A1′线的截面图，图23(d)是沿图23(a)中A2A2′线的截面图，图23(e)是沿图23(a)中A3A3′线的截面图)所示，可以在图22(a)-22(d)所述的结构上形成光刻胶1043，光刻胶1043可以通过光刻构图为露出纳米线中将要绕其形成栅堆叠的部分(对应于沟道区)以及之下的隔离层1041。然后，可以对光刻胶1043露出的隔离层1043进行选择性刻蚀，以使得纳米线的相应部分与隔离层1041相分离，如图23(b)和23(c)所示。为了保证分离效果，可以使用各向同性刻蚀。在此，并不将纳米线全部与隔离层1041相分离，而是使得一部分纳米线(例如，纳米线的两端)与隔离层1041相接。这样，可以有效地支撑悬置的纳米线部分。之后，可以去除光刻胶1043。
如此形成的纳米线1029和1039可以充当器件的鳍。之后，可以隔离层1041形成与鳍相交的栅堆叠，并形成最终的半导体器件(例如，FinFET)。例如，这可以如下进行。
具体地，如图24(a)-24(d)(分别对应于图23(b)-23(e)的截面图)所示，可以在隔离层1041上依次形成牺牲栅介质层1045和牺牲栅导体层1047。例如，牺牲栅介质层1045可以包括厚度为约0.3～2nm的氧化物(例如，SiO2或GeO2)，牺牲栅导体层1047可以包括多晶硅。可以对牺牲栅导体层1045进行平坦化处理如化学机械抛光(CMP)。由于纳米线1029、1039的悬置结构，因此牺牲栅介质层1045和牺牲栅导体层1047可以环绕纳米线1029、1039的悬置部分。
接着，如图25(a)-25(c)(图25(a)是俯视图，图25(b)是沿图25(a)中AA′线的截面图，图25(c)是沿图25(a)中A1A1′线的截面图)所示，可以通过例如光刻，将牺牲栅介质层1045和牺牲栅导体层1047构图为牺牲栅堆叠。在此，示出了与纳米线1029相交的牺牲栅堆叠以及与纳米线1039相交的牺牲栅堆叠。在该示例中，有两个牺牲栅堆叠与同一鳍状结构相交。但是，本公开不限于此。例如，可以有更多栅堆叠与同一鳍状结构相交。牺牲栅堆叠的布局可以根据器件设计而定。
图25(a)-25(c)示出了牺牲栅导体层1047已被构图，而牺牲栅介质层1045尚未被构图的情况。可以构图的牺牲栅导体层1047为掩模，对牺牲栅介质层1045进行构图。
在半导体的情况下，可以将n型器件和p型器件彼此隔离。例如，如图26的俯视图所示，可以通过例如光刻，在第一器件区域和第二器件区域之间的位置(图中的中部)，将由第二半导体层形成的纳米线1029和由第三半导体层形成的纳米线1039)切断。切口可以被随后形成的电介质层(例如，层间电介质层1051)填充。
接着，如图27(a)-27(c)(图27(a)是俯视图，图27(b)是沿图27(a)中AA′线的截面图，图27(c)是沿图27(a)中A1A1′线的截面图)所示，可以完成器件制造。
具体地，在形成牺牲栅堆叠之后，例如可以牺牲栅堆叠为掩模，进行晕圈(halo)注入和延伸区(extension)注入。接下来，可以在牺牲栅堆叠的侧壁上形成栅侧墙1049(例如，氮化物)。然后，可以牺牲栅堆叠及栅侧墙为掩模，进行源/漏(S/D)注入。随后，可以通过退火，激活注入的离子，以在牺牲栅堆叠两侧(图27(a)的俯视图中上下两侧)在纳米线1029、1039中形成源/漏区。在CMOS的情况下，可以分别对纳米线1029和1039进行不同的注入(例如，对纳米线1029进行n型注入，对纳米线1039进行p型注入)。在对其中一个纳米线进行注入时，可以遮蔽另一纳米线(例如，通过光刻胶)。
之后，可以形成层间电介质层1051(例如，氧化物)。可以对层间电介质层1051进行平坦化处理如CMP，CMP可以停止于栅侧墙1049，从而露出牺牲栅导体层1047。可以通过选择性刻蚀，去除牺牲栅导体层1047和牺牲栅介质层1045。接着，在由于牺牲栅导体层1047和牺牲栅介质层1045而在栅侧墙1049内侧留下的栅槽内，可以填充栅介质层(例如，高K栅介质)和栅导体层(例如，金属栅导体)，以形成最终的栅堆叠。在此，对于第一器件，栅介质层1053和栅导体层1055可以包括适于n型器件的材料；对于第二器件，栅介质层1057和栅导体层1059可以包括适于p型器件的材料。在高K栅介质/金属栅导体的情况下，在栅介质层和栅导体层之间还可以形成功函数调节层(未示出)。
本领域技术人员知道多种方式来以鳍为基础制作器件，在此对于形成鳍之后的工艺不再赘述。
各栅堆叠与相应的鳍(1029、1039)构成相应的器件如n型或p型FinFET。根据器件设计，这些器件可以相连接(例如，通过金属互连)或者相隔离。如图所示，半导体器件可以包括与衬底1001相隔开的纳米线1029或1039，充当该器件的鳍。此外，该器件还包括隔离层1041以及在隔离层1041上形成的与鳍(1029、1039)相交的栅堆叠(1053、1055或1057、1059)。
在以上实施例中，在第一半导体层1005的两侧端部形成了支撑部，并可以将弯曲鳍状结构的两端固定，这对于弯曲的鳍状结构特别有利。但是本公开不限于此，在两侧端部之外或者代替两侧端部，也可以在第一半导体层的其他部位(例如，中部)处形成支撑部。
尽管在以上实施例中，p型器件和n型器件均形成为具有弯曲种子层构造，但是本公开不限于此。例如，p型器件和n型器件之一可以具有弯曲种子层构造，而另一方可以具有其他构造(例如，直线种子层构造，通过将鳍状结构形成为直线形来获得)。
此外，在以上实施例中，将由同一鳍状结构形成的同一种子层的不同部分分别用于p型器件和n型器件，但是本公开不限于此。例如，基于同一种子层可以形成一种类型如p型的器件，而基于另一种子层可以形成另一类型如n型的器件。当然，基于同一种子层形成的器件数目不限于2，可以更少或者更多。
在以上示例中，形成了大致“C”形的弯曲鳍状结构，但是本公开不限于此，可以形成各种弯曲形状，例如弧形、弓形、多项式曲线等或其组合。例如，如图28所示，在以上结合图1(a)描述的操作中，可以将光刻胶PR构图为大致“S”形，而不是大致“C”形。其他操作可以如上所述进行。这样，可以在以上结合图16(a)-16(c)描述的操作中，在“S”形的第一半导体层的第一部分(图中上半部)上生长第二半导体层1029，并可以在以上结合图19(a)-19(c)描述的操作中，在“S”形的第一半导体层的第二部分(图中下半部)上生长第三半导体层1039，如图29所示。如上所述，第二半导体层1029、第三半导体层1039的长度同样可以相对于第一半导体层1005变大。这样，如图27中的箭头所述，第二半导体层1029、第三半导体层1039的中心相对于第一半导体层1005原本的中心将偏移。这有助于在生长过程中释放应力。更具体地，中心可以向弯曲形状的凸出一侧偏移(“S”形上半部向左侧偏移，而“S”形下半部向右侧偏移)。之后，可以按上述方式，形成与“S”形鳍相交的栅堆叠。
在以上实施例中，以FinFET为例进行描述，但是本公开不限于此。本公开的技术可以适用于各种半导体器件，特别是需要利用高迁移率材料如Ge、SiGe、III-V族化合物半导体材料等的半导体器件，例如各种光电器件如光电二极管、激光二极管(LD)等。例如，可以通过对纳米线进行相应掺杂来形成pn结，以形成二极管。本领域技术人员知道各种方式来以纳米线为基础制造各种半导体器件。
根据本公开实施例的半导体器件可以应用于各种电子设备。例如，通过集成多个这样的半导体器件以及其他器件(例如，其他形式的晶体管等)，可以形成集成电路(IC)，并由此构建电子设备。因此，本公开还提供了一种包括上述半导体器件的电子设备。电子设备还可以包括与集成电路配合的显示屏幕以及与集成电路配合的无线收发器等部件。这种电子设备例如智能电话、平板电脑(PC)、个人数字助手(PDA)等。
根据本公开的实施例，还提供了一种芯片系统(SoC)的制造方法。该方法可以包括上述制造半导体器件的方法。具体地，可以在芯片上集成多种器件，其中至少一些是根据本公开的方法制造的。
在以上的描述中，对于各层的构图、刻蚀等技术细节并没有做出详细的说明。但是本领域技术人员应当理解，可以通过各种技术手段，来形成所需形状的层、区域等。另外，为了形成同一结构，本领域技术人员还可以设计出与以上描述的方法并不完全相同的方法。另外，尽管在以上分别描述了各实施例，但是这并不意味着各个实施例中的措施不能有利地结合使用。
以上对本公开的实施例进行了描述。但是，这些实施例仅仅是为了说明的目的，而并非为了限制本公开的范围。本公开的范围由所附权利要求及其等价物限定。不脱离本公开的范围，本领域技术人员可以做出多种替代和修改，这些替代和修改都应落在本公开的范围之内。

Claims (32)

1.一种半导体器件，包括：
衬底；
与衬底相隔开的至少一条沿弯曲纵向延伸方向延伸的半导体纳米线；
在衬底上形成的隔离层，隔离层露出半导体纳米线；以及
在隔离层上形成的与半导体纳米线相交的栅堆叠，其中栅堆叠包括至少部分环绕半导体纳米线外周的栅介质层以及栅导体层；
其中，沿该半导体纳米线的纵向延伸方向上，该半导体纳米线至少包括第一部分，该第一部分仅由第一种化合物组分形成；该纳米线至少包括第二部分，该第二部分仅由不同于第一种化合物组分的第二种化合物组分形成。
2.根据权利要求1所述的半导体器件，其中，半导体纳米线大致呈“C”形或“S”形。
3.根据权利要求1所述的半导体器件，其中，半导体纳米线沿其纵向延伸方向的一部分与隔离层相接。
4.根据权利要求3所述的半导体器件，其中，半导体纳米线沿其纵向延伸方向的相对端部与隔离层相接。
5.根据权利要求1所述的半导体器件，还包括：
至少部分环绕各栅介质层外周的功函数调节层。
6.根据权利要求1所述的半导体器件，其中，与该半导体纳米线相交的栅堆叠包括与该半导体纳米线的第一部分相交的第一栅堆叠以及与该半导体纳米线的第二部分相交的第二栅堆叠。
7.根据权利要求6所述的半导体器件，其中，
第一栅堆叠和第二栅堆叠包括不同的配置。
8.根据权利要求6所述的半导体器件，其中，该半导体纳米线的第一部分和第一栅堆叠用于p型器件，该半导体纳米线的第二部分和第二栅堆叠用于n型器件；或反之亦然。
9.根据权利要求6所述的半导体器件，还包括：沿与该半导体纳米线的纵向延伸方向相交的方向延伸的电介质层，其中该电介质层将该半导体纳米线的第一部分与第二部分相隔离。
10.根据权利要求1所述的半导体器件，还包括：
在衬底的表面上形成的与半导体纳米线相同材料的半导体层。
11.根据权利要求1所述的半导体器件，还包括：
在衬底的表面上形成的与半导体纳米线相同材料的半导体层，
其中，隔离层形成于该半导体层上。
12.根据权利要求10或11所述的半导体器件，其中，该半导体层的晶体结构大致为半导体纳米线的晶体结构的镜像。
13.根据权利要求1所述的半导体器件，其中，在衬底上与半导体纳米线相对应的位置处形成有突起。
14.根据权利要求13所述的半导体器件，其中，半导体纳米线在衬底上的投影大致位于突起的中部。
15.根据权利要求1所述的半导体器件，其中，衬底的材料包括Si，半导体纳米线的材料包括Ge、SiGe或III-V族化合物半导体。
16.一种制造半导体器件的方法，包括：
在衬底上形成相对于衬底悬置且至少部分地沿弯曲纵向延伸方向延伸的悬置鳍状结构；
基于悬置鳍状结构，形成至少部分地沿弯曲纵向延伸方向延伸的纳米线；以及
去除至少一部分与纳米线交迭的悬置鳍状结构；
其中，沿该纳米线的纵向延伸方向上，该纳米线至少包括第一部分，该第一部分仅由第一种化合物组分形成；该纳米线至少包括第二部分，该第二部分仅由不同于第一种化合物组分的第二种化合物组分形成。
17.根据权利要求16所述的方法，其中，形成悬置鳍状结构包括：
在衬底上形成至少部分地沿弯曲纵向延伸方向延伸的第一鳍状结构和第二鳍状结构，第一鳍状结构堆叠在第二鳍状结构之上；
在第一鳍状结构和第二鳍状结构上形成用以支撑第一鳍状结构的支撑部；以及
至少部分去除第二鳍状结构靠近第一鳍状结构底部的部分，从而第一鳍状结构的至少一部分与第二鳍状结构相分离，第一鳍状结构的所述至少一部分形成所述悬置鳍状结构。
18.根据权利要求16所述的方法，其中，形成纳米线包括：
以悬置鳍状结构为种子层，生长半导体层；
选择性刻蚀半导体层，使得半导体层位于悬置鳍状结构面向衬底一侧的表面上的部分得以保留而其余部分被去除，从而形成纳米线。
19.根据权利要求17所述的方法，其中，第二鳍状结构包括在衬底上形成的牺牲层，第一鳍状结构包括叠置在牺牲层上的第一半导体层。
20.根据权利要求19所述的方法，其中，形成第一鳍状结构和第二鳍状结构包括：依次将第一半导体层和牺牲层构图为鳍状结构。
21.根据权利要求19所述的方法，其中，至少部分去除第二鳍状结构靠近第一鳍状结构底部的部分包括：去除牺牲层。
22.根据权利要求18所述的方法，其中，通过选择性生长，来生长半导体层。
23.根据权利要求18所述的方法，进一步包括：
在衬底上形成隔离层，其中隔离层露出纳米线；以及
在隔离层上形成与纳米线相交的栅堆叠。
24.根据权利要求23所述的方法，其中，形成隔离层包括：
在衬底上形成电介质层；
回蚀电介质层，使其在半导体层下方与半导体层相接，但在其余位置处的表面低于半导体层面向衬底的表面，其中，利用悬置鳍状结构为掩模，对半导体层进行选择性刻蚀，以形成纳米线；以及
在纳米线的一部分与衬底之间，使得电介质层与纳米线相分离，从而形成隔离层。
25.根据权利要求17所述的方法，其中，形成支撑部包括：
在形成有第一和第二鳍状结构的衬底上形成层状材料，并通过将该层状材料构图为在物理上连接第一和第二鳍状结构的表面来形成支撑部。
26.根据权利要求25所述的方法，其中，形成支撑部包括：
在形成有第一和第二鳍状结构的衬底上形成层状材料，并通过将该层状材料构图为从衬底表面延伸至第一鳍状结构的表面并因此将第一鳍状结构与衬底在物理上连接，来形成支撑部。
27.根据权利要求26所述的方法，其中，形成层状材料并对其构图包括：
形成层状材料使其覆盖第一鳍状结构、第二鳍状结构和衬底表面，并形成掩模以遮蔽一部分层状材料，其中，在垂直于第一和第二鳍状结构纵向延伸方向的方向上，掩模在第一和第二鳍状结构上方延伸超出第一和第二鳍状结构的范围；而在第一和第二鳍状结构的纵向延伸方向上，掩模在第一和第二鳍状结构上方覆盖第一和第二鳍状结构的纵向延伸长度的仅一部分；
通过选择性刻蚀来去除未被遮蔽的层状材料部分；以及
去除掩模。
28.根据权利要求27所述的方法，其中，形成掩模包括：
使掩模覆盖第一和第二鳍状结构的两侧端部。
29.根据权利要求18所述的方法，其中，生长半导体层包括：
以悬置鳍状结构沿其纵向延伸方向的第一部分为种子层，生长第一半导体层；以及
以悬置鳍状结构沿其纵向延伸方向的第二部分为种子层，生长第二半导体层。
30.根据权利要求23所述的方法，其中，
生长半导体层包括：
以悬置鳍状结构沿其纵向延伸方向的第一部分为种子层，生长第一半导体层；以及
以悬置鳍状结构沿其纵向延伸方向的第二部分为种子层，生长第二半导体层，形成栅堆叠包括：
形成与由第一半导体层得到的纳米线相交的第一栅堆叠以及与由第二半导体层得到的纳米线相交的第二栅堆叠。
31.一种电子设备，包括由如权利要求1～15中任一项所述的半导体器件形成的集成电路。
32.根据权利要求31所述的电子设备，还包括：与所述集成电路配合的显示器以及与所述集成电路配合的无线收发器。
CN201610467229.5A 2016-06-24 2016-06-24 基于外延层的纳米线器件及其制造方法及包括其的电子设备 Active CN105932057B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610467229.5A CN105932057B (zh) 2016-06-24 2016-06-24 基于外延层的纳米线器件及其制造方法及包括其的电子设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610467229.5A CN105932057B (zh) 2016-06-24 2016-06-24 基于外延层的纳米线器件及其制造方法及包括其的电子设备

Publications (2)

Publication Number Publication Date
CN105932057A CN105932057A (zh) 2016-09-07
CN105932057B true CN105932057B (zh) 2020-01-31

Family

ID=56831771

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610467229.5A Active CN105932057B (zh) 2016-06-24 2016-06-24 基于外延层的纳米线器件及其制造方法及包括其的电子设备

Country Status (1)

Country Link
CN (1) CN105932057B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111477684B (zh) * 2020-04-23 2024-03-15 中国科学院微电子研究所 具有u形结构的半导体器件及其制造方法及电子设备

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105097644A (zh) * 2014-05-23 2015-11-25 格罗方德半导体公司 制造具有绝缘层的集成电路的方法
CN105870062A (zh) * 2016-06-17 2016-08-17 中国科学院微电子研究所 高质量纳米线cmos器件及其制造方法及包括其的电子设备

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013183085A (ja) * 2012-03-02 2013-09-12 Toshiba Corp 半導体装置の製造方法
US8993417B2 (en) * 2013-06-28 2015-03-31 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET fin bending reduction
CN106098776B (zh) * 2016-06-17 2019-07-30 中国科学院微电子研究所 具有高质量外延层的纳米线半导体器件及其制造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105097644A (zh) * 2014-05-23 2015-11-25 格罗方德半导体公司 制造具有绝缘层的集成电路的方法
CN105870062A (zh) * 2016-06-17 2016-08-17 中国科学院微电子研究所 高质量纳米线cmos器件及其制造方法及包括其的电子设备

Also Published As

Publication number Publication date
CN105932057A (zh) 2016-09-07

Similar Documents

Publication Publication Date Title
US11784185B2 (en) Source/drain regions in fin field effect transistors (FinFETs) and methods of forming same
US11309432B2 (en) Nanometer semiconductor devices having high-quality epitaxial layer
US9166010B2 (en) FinFET device with epitaxial structure
US10164071B2 (en) FinFET device and fabricating method thereof
CN110364571B (zh) 半导体装置的形成方法
US11476331B2 (en) Supportive layer in source/drains of FinFET devices
KR101348056B1 (ko) 반도체 디바이스의 변형 구조
US11532753B2 (en) Nanowire semiconductor device having high-quality epitaxial layer and method of manufacturing the same
US11393916B2 (en) Methods for GAA I/O formation by selective epi regrowth
US20240204106A1 (en) Semiconductor Device and Method
US10236220B1 (en) Fin field-effect transistor device and method
US20190378920A1 (en) Interfacial Layer Between Fin and Source/Drain Region
CN105977299B (zh) 半导体器件及其制造方法
CN105932057B (zh) 基于外延层的纳米线器件及其制造方法及包括其的电子设备
WO2017096780A1 (zh) 具有高质量外延层的半导体器件及其制造方法
US12027607B2 (en) Methods for GAA I/O formation by selective epi regrowth
CN221102091U (zh) 半导体装置
US20240038892A1 (en) Device with tapered insulation structure and related methods

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant