TW201621504A - 基於反相放大器的雙迴路電壓調節器 - Google Patents

基於反相放大器的雙迴路電壓調節器 Download PDF

Info

Publication number
TW201621504A
TW201621504A TW104138162A TW104138162A TW201621504A TW 201621504 A TW201621504 A TW 201621504A TW 104138162 A TW104138162 A TW 104138162A TW 104138162 A TW104138162 A TW 104138162A TW 201621504 A TW201621504 A TW 201621504A
Authority
TW
Taiwan
Prior art keywords
voltage
output
power output
source
drain
Prior art date
Application number
TW104138162A
Other languages
English (en)
Other versions
TWI669584B (zh
Inventor
梁埈赫
金大容
庾成敏
Original Assignee
三星電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 三星電子股份有限公司 filed Critical 三星電子股份有限公司
Publication of TW201621504A publication Critical patent/TW201621504A/zh
Application granted granted Critical
Publication of TWI669584B publication Critical patent/TWI669584B/zh

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/01—Details
    • H03K3/012—Modifications of generator to improve response time or to decrease power consumption
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G05F1/561—Voltage to current converters
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G05F1/562—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices with a threshold detection shunting the control path of the final control device
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G05F1/575—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices characterised by the feedback circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0008—Arrangements for reducing power consumption
    • H03K19/0013—Arrangements for reducing power consumption in field effect transistor circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/01—Modifications for accelerating switching
    • H03K19/017—Modifications for accelerating switching in field-effect transistor circuits
    • H03K19/01707—Modifications for accelerating switching in field-effect transistor circuits in asynchronous circuits
    • H03K19/01714—Modifications for accelerating switching in field-effect transistor circuits in asynchronous circuits by bootstrapping, i.e. by positive feed-back

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Continuous-Control Power Sources That Use Transistors (AREA)

Abstract

一種電壓調節器包括傳遞元件、緩衝器、及誤差放大器。所述電壓調節器更包括快速推拉式驅動器，所述快速推拉式驅動器具有反相型放大結構，連接於所述傳遞元件的功率輸出與控制輸入之間，且以較主回饋迴路的速度快的速度減小所述功率輸出的正峰值及負峰值。

Description

基於反相放大器的雙迴路電壓調節器及其電壓調節方法
本文所述本發明的實施例是有關於一種電源供應裝置，且更具體而言，是有關於一種易於結合於晶片上的電壓調節器。
隨著例如智慧型電話、桌上型個人電腦（personal computer，PC）等高端行動裝置的開發，正進行各種嘗試來提高效能、降低成本、及降低缺陷率。
作為此種嘗試中的一種，正進行對低功耗的研究以更長久地使用行動裝置的電池。此外，亦正進行向行動裝置中的電子裝置供應功率的研究以確保行動裝置的可靠運作。
低壓降（low drop-out）電壓調節器向例如系統晶片中的應用程式處理器或記憶體控制器等電子裝置供應功率，且必須具有不管功率輸入的變化及負載電流的變化如何皆保持恆定功率輸出的功能。
低壓降電壓調節器是其中輸入電壓與輸出電壓之位準差相對小的一種類型的電壓調節器。
當晶片中的電子裝置所消耗的電流急劇變化時，在電壓調節器的輸出電壓處會出現漣波。在晶片內部或外部安裝相對大電容的電容器以藉由減少漣波來穩定輸出電壓，因而使得生產成本增加且缺陷率提高。
本發明的實施例提供一種非常適合晶片上整合的電壓調節器。
本發明的實施例提供一種能夠在短時間內減小或最小化因負載變化而產生的過衝（ovrshoot）或下衝（undershoot）的低壓降電壓調節器。
本發明的實施例提供一種電壓調節器及一種能夠即使不與電容器協作使用時亦提供快速回應及穩定功率輸出的電壓調節方法。
本發明的實施例的一個態樣是有關於提供一種電壓調節器，所述電壓調節器包括傳遞元件、緩衝器、誤差放大器、及快速推拉式驅動器。所述傳遞元件可具有連接至電壓源的功率輸入、連接至負載的功率輸出、及控制輸入。所述緩衝器可具有輸入並具有輸出，所述輸出連接至所述傳遞元件的所述控制輸入。所述誤差放大器可與所述傳遞元件及所述緩衝器一起形成第一回饋迴路，並可具有正輸入、負輸入、及輸出，所述正輸入連接至所述傳遞元件的所述功率輸出的取樣電壓，所述負輸入連接至參考電壓，所述輸出連接至所述緩衝器的所述輸入。所述快速推拉式驅動器可以反相型放大結構連接於所述傳遞元件的所述功率輸出與所述控制輸入之間，且可以較所述第一回饋迴路的電壓調節速度快的速度減小因所述負載的變化而引起的所述功率輸出的負峰值及正峰值。
所述快速推拉式驅動器可與所述傳遞元件一起形成第二回饋迴路。所述第二回饋迴路的運作速度快於所述第一回饋迴路的運作速度。
所述快速推拉式驅動器可包括：第一放大器，為反相型的，且用以回應於所述傳遞元件的所述功率輸出而產生反相輸出；以及第二放大器，為反相型的，且用以回應於所述反相輸出而產生用於控制所述控制輸入的電壓位準的推動驅動電流或拉動驅動電流。
所述快速推拉式驅動器可更包括高通濾波器，所述高通濾波器連接至所述傳遞元件的所述功率輸出並用以執行交流（alternating current，AC）耦合。
所述第一放大器可包括：第一PMOS電晶體，具有連接至電源供應電壓的源極、連接至所述功率輸出的閘極、及連接至所述反相輸出的汲極；以及第一NMOS電晶體，具有連接至所述反相輸出的汲極、連接至所述功率輸出的閘極、及連接至接地電壓的源極。所述第二放大器可包括：第二PMOS電晶體，具有連接至所述電源供應電壓的源極、連接至所述反相輸出的閘極、及連接至所述控制輸入的汲極；以及第二NMOS電晶體，具有連接至所述控制輸入的汲極、連接至所述反相輸出的閘極、及連接至所述接地電壓的源極。
所述第一放大器可包括：第一電流源，連接至電源供應電壓；第一PMOS電晶體，具有連接至所述第一電流源的輸出的源極、連接至所述功率輸出的閘極、及連接至所述反相輸出的汲極；第一NMOS電晶體，具有連接至所述反相輸出的汲極及連接至所述功率輸出的閘極；以及第二電流源，連接於所述第一NMOS電晶體的源極與接地電壓之間。所述第二放大器可包括：第三電流源，連接至所述電源供應電壓；第二PMOS電晶體，具有連接至所述第二電流源的輸出的源極、連接至所述反相輸出的閘極、以及連接至所述控制輸入的汲極；第二NMOS電晶體，具有連接至所述控制輸入的汲極及連接至所述反相輸出的閘極；以及第四電流源，連接於所述第二NMOS電晶體的源極與所述接地電壓之間。
所述第一放大器可包括：第一PMOS電晶體，具有連接至電源供應電壓的源極及連接至所述功率輸出的閘極；第三PMOS電晶體，具有連接至所述第一PMOS電晶體的汲極的源極、連接至所述功率輸出的閘極、及連接至所述反相輸出的汲極；第一NMOS電晶體，具有連接至所述功率輸出的閘極及連接至接地電壓的源極；以及第三NMOS電晶體，具有連接至所述反相輸出的汲極、連接至所述功率輸出的閘極、及連接至所述第一NMOS電晶體的汲極的源極。所述第二放大器可包括：第二PMOS電晶體，具有連接至所述電源供應電壓的源極及連接至所述反相輸出的閘極；第四PMOS電晶體，具有連接至所述第二PMOS電晶體的汲極的源極、連接至所述反相輸出的閘極、及連接至所述控制輸入的汲極；第二NMOS電晶體，具有連接至所述反相輸出的閘極及連接至所述接地電壓的源極；以及第四NMOS電晶體，具有連接至所述控制輸入的汲極、連接至所述反相輸出的閘極、及連接至所述第二NMOS電晶體的汲極的源極。
所述第一放大器可包括：第一PMOS電晶體，具有連接至電源供應電壓的源極及連接至所述功率輸出的閘極；第三PMOS電晶體，具有連接至所述第一PMOS電晶體的汲極的源極、連接至第一控制電壓的閘極、及連接至所述反相輸出的汲極；第一NMOS電晶體，具有連接至所述功率輸出的閘極及連接至接地電壓的源極；以及第三NMOS電晶體，具有連接至所述反相輸出的汲極、連接至第二控制電壓的閘極、及連接至所述第一NMOS電晶體的汲極的源極。所述第二放大器可包括：第二PMOS電晶體，具有連接至所述電源供應電壓的源極及連接至所述反相輸出的閘極；第四PMOS電晶體，具有連接至所述第二PMOS電晶體的汲極的源極、連接至所述第一控制電壓的閘極、及連接至所述控制輸入的汲極；第二NMOS電晶體，具有連接至所述反相輸出的閘極及連接至所述接地電壓的源極；以及第四NMOS電晶體，具有連接至所述控制輸入的汲極、連接至所述第二控制電壓的閘極、及連接至所述第二NMOS電晶體的汲極的源極。
所述第一放大器可包括：第一PMOS電晶體，具有連接至電源供應電壓的源極及連接至所述功率輸出的閘極；第三PMOS電晶體，具有連接至所述第一PMOS電晶體的汲極的源極及連接至所述功率輸出的閘極；第一NMOS電晶體，具有連接至所述功率輸出的閘極及連接至接地電壓的源極；以及第三NMOS電晶體，具有連接至所述第三PMOS電晶體的汲極的汲極、連接至所述功率輸出的閘極、及連接至所述第一NMOS電晶體的汲極的源極。所述第二放大器可包括：第二PMOS電晶體，具有連接至所述電源供應電壓的源極、連接至所述第一PMOS電晶體的所述汲極的閘極、及連接至所述控制輸入的汲極；以及第二NMOS電晶體，具有連接至所述第一NMOS電晶體的所述汲極的閘極、連接至所述控制輸入的汲極、及連接至所述接地電壓的源極。
所述電壓調節器可更包括頻率補償元件，所述頻率補償元件連接於所述傳遞元件的所述功率輸出與所述緩衝器的所述輸入之間且用以穩定整個電路迴路的頻率。
本發明的實施例的另一態樣是有關於提供一種電壓調節器，所述電壓調節器包括傳遞元件、緩衝器、誤差放大器、及快速推拉式驅動器。所述傳遞元件可具有連接至電壓源的功率輸入、連接至負載的功率輸出、及控制輸入。所述緩衝器可具有輸入並具有輸出，所述輸出連接至所述傳遞元件的所述控制輸入。所述誤差放大器可與所述傳遞元件及所述緩衝器一起形成第一回饋迴路，並可具有正輸入、負輸入、及輸出，所述正輸入連接至所述傳遞元件的所述功率輸出的分壓電壓，所述負輸入連接至參考電壓，所述輸出連接至所述緩衝器的所述輸入。所述快速推拉式驅動器可以反相型放大結構連接於所述傳遞元件的所述功率輸出與所述控制輸入之間，且可在因所述負載的變化而發生所述功率輸出的下衝及過衝時在交流耦合所述功率輸出的同時，以較所述第一回饋迴路的調節速度快的速度來調節所述功率輸出。
本發明的實施例的再一態樣是有關於提供一種低壓降電壓調節器，所述低壓降電壓調節器包括傳遞元件、分壓器、緩衝器、誤差放大器、及快速推拉式驅動器。所述傳遞元件可回應於控制輸入上的電壓而將功率輸入傳遞至連接至負載的功率輸出。所述分壓器可根據指定的電阻比率對所述功率輸出進行分壓，以產生分壓輸出。所述緩衝器可具有輸入並具有輸出，所述輸出連接至所述傳遞元件的所述控制輸入。所述誤差放大器可與所述傳遞元件及所述緩衝器一起形成第一回饋迴路，且可比較及放大連接至所述分壓器的所述分壓輸出的正輸入的電壓與連接至輸入參考電壓的負輸入的電壓，所述誤差放大器的輸出被提供作為所述緩衝器的輸入。所述快速推拉式驅動器可具有反相型放大結構，並可在因所述負載的變化而出現與所述功率輸出的目標電壓偏離的負峰值或正峰值時以較所述第一回饋迴路的電壓調節速度快的速度將所述功率輸出調節至目標電壓。
本發明的實施例的又一態樣是有關於提供一種低壓降電壓調節器，所述低壓降電壓調節器包括傳遞元件、分壓器、緩衝器、誤差放大器、及快速推拉式驅動器。所述傳遞元件可回應於控制輸入上的電壓而將功率輸入傳遞至連接至負載的功率輸出。所述分壓器可根據指定的電阻比率對所述功率輸出進行分壓，以產生分壓輸出。所述緩衝器可具有輸入並具有輸出，所述輸出連接至所述傳遞元件的所述控制輸入。所述誤差放大器可與所述傳遞元件及所述緩衝器一起形成第一回饋迴路，且可比較及放大連接至所述分壓器的所述分壓輸出的正輸入的電壓與連接至輸入參考電壓的負輸入的電壓。所述誤差放大器的輸出可被提供作為所述緩衝器的輸入，且所述第一回饋迴路可具有第一增益。所述快速推拉式驅動器可與所述傳遞元件一起形成第二回饋迴路，所述第二回饋迴路具有較所述第一回饋迴路的運作回應快的運作回應，並可在因所述負載的變化而出現與所述功率輸出的所述目標電壓偏離的負峰值或正峰值時以較所述第一回饋迴路的電壓調節速度快的速度將所述功率輸出調節至目標電壓。
本發明提供一種系統晶片，所述系統晶片包括電子裝置；以及電壓調節器，為無電容器型的，且用以提供所述電子裝置的運作所需要的功率輸出。所述電壓調節器可包括直流（direct current，DC）回饋迴路及交流回饋迴路。所述直流回饋迴路可由依序連接於傳遞電晶體的功率輸出與控制輸入之間的誤差放大器及緩衝器形成。所述交流回饋迴路可由連接於所述傳遞電晶體的所述功率輸出與所述控制輸入之間的快速推拉式驅動器形成。所述交流回饋迴路可在所述功率輸出的目標電壓位準處出現負峰值或正峰值時，藉由執行N級反相放大（N為2或2以上）而以較所述直流回饋迴路的電壓調節速度快的速度將所述功率輸出調節至目標電壓。
本發明提供一種電壓調節方法，所述電壓調節方法包括：藉由在傳遞電晶體的功率輸出與控制輸入之間依序連接誤差放大器及緩衝器而形成直流回饋迴路；藉由在所述傳遞電晶體的所述功率輸出與所述控制輸入之間連接快速推拉式驅動器而形成交流回饋迴路；控制所述直流回饋迴路以目標電壓位準驅動所述功率輸出；在所述目標電壓處發生下衝時以較所述直流回饋迴路的調節速度快的速度控制所述交流回饋迴路，以自所述控制輸入將拉動電流放電；以及當在所述目標電壓處發生過衝時以較所述直流回饋迴路的調節速度快的速度控制所述交流回饋迴路，以向所述控制輸入供應推動電流。
本發明的實施例的又一態樣是有關於提供一種電壓調節器，所述電壓調節器經由誤差放大器及傳遞元件而形成直流回饋迴路，所述電壓調節器包括快速推拉式驅動器以用於交流回饋迴路。所述快速推拉式驅動器可包括：第一放大器，為反相型的，且用以回應於所述傳遞元件的所述功率輸出而產生反相輸出；以及第二放大器，為反相型的，且用以回應於所述反相輸出而產生用於控制所述傳遞元件的所述控制輸入的電壓位準的推動驅動電流或拉動驅動電流。
本發明的實施例的又一態樣是有關於提供一種系統晶片電壓調節器，所述系統晶片電壓調節器具有：電壓調節元件，回應於控制輸入訊號而調節在功率輸出處產生的電壓；直流回饋迴路，基於所述功率輸出電壓而調節所述控制輸入訊號；以及交流回饋迴路，亦基於所述功率輸出電壓而調節所述控制輸入訊號。
本發明的實施例的又一態樣是有關於一種由系統晶片執行的調節電源供應電壓的方法。所述方法包括：回應於控制輸入訊號而利用電壓調節元件調節在功率輸出處產生的電壓；基於所述功率輸出電壓而利用直流回饋迴路調節所述控制輸入訊號；以及另外基於所述功率輸出電壓而利用交流回饋迴路調節所述控制輸入訊號。
根據本發明的示例性實施例，可在短時間內減小或最小化因負載變化而產生的過衝或下衝。具體而言，即使利用無電容器型的電子裝置亦可提供快速回應及穩定功率輸出。因此，易於將其裝於系統晶片上並降低生產成本及缺陷率。
將參照附圖詳細闡述實施例。然而，本發明可實施為各種不同形式，而不應被視為僅限於所示實施例。相反，提供該些實施例作為實例是為了使本發明將透徹及完整，並將向熟習此項技術者充分傳達本發明的概念。因此，關於本發明的某些實施例未闡述所習知過程、元件、及技術。除非另外指出，否則在附圖及書面說明通篇中相同參考編號指示相同元件，且因此將不再重複說明。在各圖中，為清楚起見，可誇大層及區的尺寸及相對尺寸。
將理解，儘管在本文中可使用用語「第一」、「第二」「第三」等來闡述各種元件、組件、區、層、及/或區段，但該些元件、組件、區、層、及/或區段不應受限於該些用語。該些用語僅用於區分各個元件、組件、區、層或區段。因此，在不背離本發明的教示內容的條件下，下文所述第一元件、組件、區、層或區段可被稱為第二元件、組件、區、層或區段。
在本文中，為易於說明，可使用空間相對性用語，例如「在…之下（beneath）」、「在…下面（below）」、「下方的（lower）」、「在…下方（under）」、「在…上面（above）」、「上方的（upper）」等來闡述圖中所示一個元件或特徵與另一（其他）元件或特徵之間的關係。將理解，空間相對性用語旨在除圖式中所示取向之外亦包括裝置在使用或操作中的不同取向。舉例而言，若圖式中的裝置被翻轉，則被闡述為在其他元件或特徵「下面」、「之下」、或「下方」的元件則將被取向成在所述其他元件或特徵「上面」。因此，示例性用語「在…下面」及「在…下方」可包括上方取向及下方取向兩者。裝置亦可具有其他取向（例如，旋轉90度或其他取向），且本文中所用的空間相對性用語將相應地進行解釋。此外，亦將理解，當一層被稱為位於兩個層「之間」時，所述層可為所述兩個層之間僅有的層，抑或亦可存在一或多個中間層。
本文所用術語僅用於闡述特定實施例而並非旨在限制本發明。除非上下文另外清楚地指明，否則本文所用單數形式「一（a、an）」及「所述（the）」旨在亦包括複數形式。更將理解，當在本說明書中使用用語「包括（comprises及/或comprising）」時，是用於指明所述特徵、整數、步驟、操作、元件、及/或組件的存在，但並不排除一或多個其他特徵、整數、步驟、操作、元件、組件、及/或其族群的存在或添加。本文所用用語「及/或」包括相關列出項中一或多個項的任意及所有組合。此外，用語「示例性」旨在指代實例或說明。
將理解，當一元件或層被稱為「位於」另一元件或層「上」、「連接至」、「耦合至」或「鄰近」另一元件或層時，所述元件或層可直接位於所述另一元件或層上、直接連接至、耦合至、或鄰近所述另一元件或層，抑或可存在中間元件或層。相比之下，當一元件被稱為「直接位於」另一元件或層「上」、「直接連接至」、「直接耦合至」、或「緊鄰」另一元件或層時，則不存在中間元件或層。
除非另外定義，否則本文所用全部用語（包括技術及科學用語）具有與本發明所屬技術中具有通常知識者通常所理解的含義相同的含義。更將理解，用語（例如在常用辭典中所定義的用語）應被解釋為具有與其在相關技術及/或本說明書的上下文中的含義一致的含義，且除非明確地如此定義，否則不應將其解釋為具有理想化或過於正式的意義。
本文所揭露的實施例可包括其補充實施例。要注意，可跳過低壓降型電壓調節器的一般操作以及關於用於執行所述一般操作的電路或元件的詳細說明，以防止使本發明變得模糊不清。
圖1是示意性地說明根據本發明的示例性實施例的低壓降電壓調節器的方塊圖。
參照圖1，電壓調節系統300包括參考電壓產生器50、電壓調節器100、及負載電路200。
用於低壓降的電壓調節器100自參考電壓產生器50接收參考電壓Vref，以向負載電路200提供穩定功率輸出Vout。電壓調節器100接收功率輸出Vout的取樣電壓作為回饋電壓Vfed。此處，取樣電壓可為藉由對功率輸出Vout進行分壓而獲得的電壓。電壓調節器100可包括高等（noble）驅動器（參照圖2），所述高等驅動器在因負載電路200的突發功耗而在功率輸出Vout的輸出電壓位準處產生負峰值或正峰值時快速調節電壓。
圖2是示意性地說明根據本發明的示例性實施例的電壓調節器的電路圖。
參照圖2，電壓調節器100包括誤差放大器110、緩衝器120、傳遞元件130、分壓器140、及快速推拉式驅動器150。
傳遞元件130是由PMOS電晶體形成。PMOS電晶體用作電壓受控電流開關，並經由其源極接收功率輸入Vin及經由其閘極接收控制輸入V1。PMOS電晶體的汲極連接至功率輸出節點ND2以接收功率輸出Vout。亦即，傳遞元件130具有與電壓源連接的功率輸入Vin、與負載連接的功率輸出Vout、及控制輸入V1。若功率輸出Vout因負載變化而變化，則傳遞元件130的功率輸出Vout藉由調整控制輸入V1的電壓位準而被設定為目標位準。
緩衝器120連接至輸入V2及傳遞元件130的控制輸入V1，並執行緩衝。
誤差放大器110與傳遞元件130及緩衝器120形成第一回饋迴路。此處，第一回饋迴路可意指直流負回饋迴路。誤差放大器110具有連接至傳遞元件130的功率輸出Vout的取樣電壓Vfed的正輸入（+）、連接至參考電壓Vref的負輸入（-）、及連接至緩衝器120的輸入的輸出V2。此處，取樣電壓Vfed可為由分壓器140的分壓電阻器R1及R2進行分壓的電壓。然而，本發明的範圍及精神可並非僅限於此。舉例而言，取樣電壓Vfed可為無需使用分壓器140的分壓電阻器R1及R2進行電壓分壓而直接提供的電壓。
分壓電阻器R1與分壓電阻器R2的電阻比率被設定成具有藉由以參考電壓Vref對功率輸出Vout穩定時的電壓（目標電壓）進行分壓而獲得的比率。
參考電壓Vref可使用分壓電阻器自分壓器提供或自用於供應穩定參考電壓的能隙參考電路提供。能隙參考電路可為對溫度變化不靈敏的電壓產生電路。
快速推拉式驅動器150連接於傳遞元件130的功率輸出Vout與控制輸入V1之間。快速推拉式驅動器150以較第一回饋迴路的電壓調節速度快的速度減小因負載變化而引起的功率輸出Vout的負峰值及正峰值。
在圖2中，在功率輸出Vout因負載變化而變化的情況下，第一回饋迴路LP1作為主回饋迴路開始自誤差放大器110執行誤差放大的時間點運作。誤差放大可包括其中誤差放大器110將正輸入（+）與負輸入（-）進行比較並放大比較結果的操作。誤差放大器110的誤差輸出在經由緩衝器120緩衝之後被提供作為控制輸入V1。若對傳遞元件130施加較先前所施加控制輸入V1低的控制輸入V1，則PMOS電晶體較先前被更強地導通。在此種情形中，傳遞元件130的功率輸出Vout的電壓位準增加，藉此可補償目標電壓的下衝。相比之下，若對傳遞元件130施加較先前所施加控制輸入V1高的控制輸入V1，則PMOS電晶體較先前被更輕微地導通。在此種情形中，傳遞元件130的功率輸出Vout的電壓位準降低，藉此可補償目標電壓的過衝。如上所述，第一回饋迴路LP1具有直流負回饋操作。
同時，藉由功率輸出Vout、快速推拉式驅動器150、控制輸入V1、及傳遞元件130而形成可為子回饋迴路的第二回饋迴路LP2。快速推拉式驅動器150的運作可能夠使第二回饋迴路LP2的回應速度快於第一回饋迴路LP1的回應速度。當因負載變化而發生功率輸出Vout的下衝及過衝時，第二回饋迴路LP2容許功率輸出Vout進行交流（AC）耦合，並以較第一回饋迴路LP1的調節速度快的速度調節功率輸出Vout。此處，交流耦合可意指用於消除直流（DC）並使交流通過的高通濾波。
將參照附圖更充分地闡述緩衝器120的功能及運作。
根據圖2所示電壓調節器的配置，因負載變化而引起的功率輸出的下衝或過衝可在快速時間內減小或被最小化。具體而言，可容許無電容器電子裝置迅速回應並提供穩定功率輸出。因此，可製成易於裝於系統晶片上的電壓調節器並降低生產成本及製造缺陷率。
圖3是示意性地說明根據本發明的另一示例性實施例的電壓調節器的電路圖。
參照圖3，電壓調節器100包括誤差放大器110、緩衝器120、傳遞元件130、分壓器140、快速推拉式驅動器150、及頻率補償濾波器160。
除頻率補償濾波器160之外，圖3所示配置實質上相同於圖2所示配置，頻率補償濾波器160可包括電阻器R與電容器C的串聯連接，頻率補償濾波器160在節點C1處連接於傳遞元件130的功率輸出Vout與緩衝器120的輸入V2之間，且對頻率進行補償以實現整個電路迴路的頻率穩定。因此，圖3所示電壓調節器100可與圖2所示電壓調節器100具有相同的效果，並可更包括藉由安裝頻率補償濾波器160而獲得的效果。藉由安裝頻率補償濾波器160還進行關於第一回饋迴路LP1及第二回饋迴路LP2的頻率補償。因此，可實現關於整個電路迴路的頻率穩定。
下文，將參照圖4更充分地闡述快速推拉式驅動器的配置。
圖4是示意性地說明圖2或圖3所示快速推拉式驅動器150的電路圖。
參照圖4，快速推拉式驅動器150包括電容器Cf、電阻器Rf、以及在第一級152及第二級154提供放大的第一反相器INV1及第二反相器INV2。快速推拉式驅動器150具有反相型放大結構。
第一反相器INV1用作第一放大器，所述第一放大器回應於傳遞元件130的功率輸出Vout而產生反相輸出。所述第一放大器是反相型放大器。
第二反相器INV2用作第二放大器，所述第二放大器回應於反相輸出而高速地產生用於對控制輸入V1的電壓位準進行控制的推動驅動電流或拉動驅動電流。所述第二放大器是反相型放大器。
電容器Cf及電阻器Rf用作高通濾波器，所述高通濾波器連接至功率輸出Vout以執行交流耦合。高通濾波器的截止頻率可取決於（1/2π × Rf × Cf）。電阻器Rf連接於第一反相器INV1的輸入與輸出之間，並容許第一反相器INV1用作放大器。在圖4中，揭露了對具有兩個級聯反相器的快速推拉式驅動器150的說明。然而，本發明的範圍及精神可並非僅限於此。舉例而言，可另外連接另一反相器以用於放大功能。
圖4的示例性詳細電路可以各種方式實作，此將參照圖5至圖9更充分地闡述。
圖5是圖4所示實施例的詳細電路圖。
參照圖5，作為第一級放大器，第一反相器INV1包括：第一PMOS電晶體P1，具有連接至電源供應電壓VDD的源極、經由電容器Cf而連接至功率輸出Vout的閘極、及連接至反相輸出Vd的汲極；以及第一NMOS電晶體N1，具有連接至反相輸出Vd的汲極、經由電容器Cf而連接至功率輸出Vout的閘極、及被接地的源極。
依序連接至功率輸出Vout的電容器Cf及電阻器Rf可用作高通濾波器以進行交流耦合。
在數位邏輯電路中，當電阻器連接於反相器的輸入端與輸出端之間時，形成具有非常快的速度的一級放大器。由於不受偏置電流的約束，因此第一反相器INV1可快速地增加或降低反相輸出Vd的電位。舉例而言，在電流源連接至第一PMOS電晶體P1的源極的情況下，偏置電流約束第一反相器INV1的反相速度。然而，在圖5所示情形中，由於反相操作不受電流約束，因此若增加反相輸出Vd的電位，則反相輸出Vd的電位可非常快速地增加。
作為第二級放大器，第二反相器INV2包括：第二PMOS電晶體P2，具有連接至電源供應電壓VDD的源極、連接至反相輸出Vd的閘極、及連接至控制輸入V1的汲極；以及第二NMOS電晶體N2，具有連接至控制輸入V1的汲極、連接至反相輸出Vd的閘極、及被接地的源極。
同樣地，第二反相器INV2可針對反相輸出Vd的變化非常快速地增加或降低控制輸入V1的電位，而不受偏置電流的約束。
對於兩級放大器，一般而言，難以在不受偏置電流的約束條件下在第二放大級處實作驅動電流的拉動功能及推動功能。舉例而言，在難以實作推動功能而非拉動功能的情況下，電流推動功能受到誤差放大器110或緩衝器120的偏置的約束。乃因難以使控制輸入V1的電位迅速增加。相比之下，在易於實作推動功能而非拉動功能的情況下，難以實作拉動功能而非推動功能。在本發明的實施例中，可針對電位變化而容許推動電流或拉動電流不受任何其他偏置電流約束。
對於圖5所示結構，由於當供應電壓高時會有相當大量的偏置電流流動，因此可如圖6至圖9所示另外安裝電流限制元件以約束偏置電流並補償因控制輸入V1的電壓位準而引起的第二反相器INV2的偏置電流的失配。
舉例而言，在圖7中，可安裝MOS電晶體N3、N4、P3、及P4作為電流限制元件以執行上述功能。
圖6是說明圖4所示另一實施例的詳細電路圖。
參照圖6，作為第一級放大器，第一反相器INV1包括：第一電流源CS1，連接至電源供應電壓VDD；第一PMOS電晶體P1，具有連接至電流源CS1的輸出的源極、經由電容器Cf而連接至功率輸出Vout的閘極、及連接至反相輸出Vd的汲極；第一NMOS電晶體N1，具有連接至反相輸出Vd的汲極、及經由電容器Cf而連接至功率輸出Vout的閘極；以及第二電流源CS2，連接於第一NMOS電晶體N1的源極與接地電壓之間。
作為第二級放大器，第二反相器INV2包括：第三電流源CS3，連接至電源供應電壓VDD；第二PMOS電晶體P2，具有連接至電流源CS2的輸出的源極、連接至反相輸出Vd的閘極、及連接至控制輸入V1的汲極；第二NMOS電晶體N2，具有連接至控制輸入V1的汲極、及連接至反相輸出Vd的閘極；以及第四電流源CS4，連接於第二NMOS電晶體N2的源極與接地電壓之間。
電流源CS1及CS2可提供電流IB1 。電流源CS3及CS4可提供電流IB2 。
類似地，依序連接至功率輸出Vout的電容器Cf及電阻器Rf可用作高通濾波器以用於交流耦合。
關於圖6，安裝第一電流源CS1至第四電流源CS4作為電流限制元件以執行上述功能。
圖7是說明圖4所示再一實施例的詳細電路圖。
參照圖7，作為第一級放大器，第一反相器INV1包括：第一PMOS電晶體P1，具有連接至電源供應電壓VDD的源極、及經由電容器Cf而連接至功率輸出Vout的閘極；第三PMOS電晶體P3，具有連接至第一PMOS電晶體P1的汲極的源極、經由電容器Cf而連接至功率輸出Vout的閘極、及連接至反相輸出Vd的汲極；第一NMOS電晶體N1，具有經由電容器Cf而連接至功率輸出Vout的閘極、及連接至接地電壓的源極；以及第三NMOS電晶體N3，具有連接至反相輸出Vd的汲極、經由電容器Cf而連接至功率輸出Vout的閘極、及連接至第一NMOS電晶體N1的汲極的源極。
作為第二級放大器，第二反相器INV2包括：第二PMOS電晶體P2，具有連接至電源供應電壓VDD的源極、及連接至反相輸出Vd的閘極；第四PMOS電晶體P4，具有連接至第二PMOS電晶體P2的汲極的源極、連接至反相輸出Vd的閘極、及連接至控制輸入V1的汲極；第二NMOS電晶體N2，具有連接至反相輸出Vd的閘極、及連接至接地電壓的源極；以及第四NMOS電晶體N4，具有連接至控制輸入V1的汲極、連接至反相輸出Vd的閘極、及連接至第二NMOS電晶體N2的汲極的源極。
類似地，依序連接至功率輸出Vout的電容器Cf及電阻器Rf可用作高通濾波器以用於交流耦合。
關於圖7所示結構，在待機狀態下漏電流不流動，且在電路活動狀態下產生推動電流或拉動電流。因此，圖7所示電路可用作用於向例如記憶卡等產品提供穩定功率的組件。
圖8是說明圖4所示又一實施例的詳細電路圖。
參照圖8，作為第一級放大器，第一反相器INV1包括：第一PMOS電晶體P1，具有連接至電源供應電壓VDD的源極及經由電容器Cf而連接至功率輸出Vout的閘極；第三PMOS電晶體P3，具有連接至第一PMOS電晶體P1的汲極的源極、連接至第一控制電壓VB1 的閘極、及連接至反相輸出Vd的汲極；第一NMOS電晶體N1，具有經由電容器Cf而連接至功率輸出Vout的閘極、及連接至接地電壓的源極；以及第三NMOS電晶體N3，具有連接至反相輸出Vd的汲極、連接至第二控制電壓VB2 的閘極、及連接至第一NMOS電晶體N1的汲極的源極。
作為第二級放大器，第二反相器INV2包括：第二PMOS電晶體P2，具有連接至電源供應電壓VDD的源極、及連接至反相輸出Vd的閘極；第四PMOS電晶體P4，具有連接至第二PMOS電晶體P2的汲極的源極、連接至第一控制電壓VB1 的閘極、及連接至控制輸入V1的汲極；第二NMOS電晶體N2，具有連接至反相輸出Vd的閘極、及連接至接地電壓的源極；以及第四NMOS電晶體N4，具有連接至控制輸入V1的汲極、連接至第二控制電壓VB2 的閘極、及連接至第二NMOS電晶體N2的汲極的源極。
類似地，依序連接至功率輸出Vout的電容器Cf及電阻器Rf可用作高通濾波器以用於交流耦合。
關於圖8，安裝MOS電晶體N3、N4、P3、及P4作為電流限制元件以執行上述功能。
圖9是說明圖4所示又一實施例的詳細電路圖。
參照圖9，作為第一級放大器，第一反相器INV1包括：第一PMOS電晶體P1，具有連接至電源供應電壓VDD的源極、及經由電容器Cf而連接至功率輸出Vout的閘極；第三PMOS電晶體P3，具有連接至第一PMOS電晶體P1的汲極的源極、及經由電容器Cf而連接至功率輸出Vout的閘極；第一NMOS電晶體N1，具有經由電容器Cf而連接至功率輸出Vout的閘極、及連接至接地電壓的源極；以及第三NMOS電晶體N3，具有連接至第三PMOS電晶體P3的汲極的汲極、經由電容器Cf而連接至功率輸出Vout的閘極、及連接至第一NMOS電晶體N1的汲極的源極。
作為第二級放大器，第二反相器INV2包括：第二PMOS電晶體P2，具有連接至電源供應電壓VDD的源極、連接至第一PMOS電晶體P1的汲極的閘極、及連接至控制輸入V1的汲極；以及第二NMOS電晶體N2，具有連接至控制輸入V1的汲極、連接至第一NMOS電晶體N1的汲極的閘極、及被接地的源極。
類似地，依序連接至功率輸出Vout的電容器Cf及電阻器Rf可用作高通濾波器以用於交流耦合。
關於圖9，安裝MOS電晶體N3及P3作為電流限制元件以執行上述功能。此外，可安裝雙極電晶體或電阻器作為電流限制元件。
高通濾波器的截止頻率可被設定成低於電壓漣波頻率。因此，功率輸出Vout上的電壓漣波可用作在通過高通濾波器中的電容器且由兩個反相器進行兩級反相之後迅速調整控制輸入V1的電位的組件。
圖10是說明圖2或圖3所示緩衝器的實施例的詳細電路圖。
參照圖10，緩衝器120包括：第一PMOS電晶體P1及第二PMOS電晶體P2，分別具有連接至電源供應電壓VDD的源極、及連接至第一節點NO1的閘極；第三PMOS電晶體P3，具有連接至第二PMOS電晶體P2的汲極的源極、及接收輸入電壓V2的閘極；第一NMOS電晶體N1，具有連接至輸出電壓V1的汲極、及接收偏置電壓Vb的閘極；第二NMOS電晶體N2，具有在第二節點NO2處連接至第一PMOS電晶體P1的汲極的汲極、及連接至第四節點NO4的閘極；第三NMOS電晶體N3，具有連接至第四節點NO4的汲極、及連接至第三PMOS電晶體P3的汲極的閘極；以及連接於第五節點NO5與接地電壓之間的電流源CS1。
在圖10中，對PMOS電晶體P3的閘極施加誤差放大器110的輸出V2，且將第三節點NO3與PMOS電晶體P3的源極及圖2或圖3所示控制輸入節點ND1連接。
在圖10中，緩衝器120為具有推拉功能的超源極隨耦器結構。此種結構使得第三節點NO3的阻抗更小，藉此可使控制輸入節點ND1的極點位置偏移至更高頻率。因此，當控制輸入節點ND1的極點位置偏移至更高頻率時，作為主回饋迴路的第一回饋迴路LP1的頻寬亦變寬。此外，即使在快速推拉驅動器的第二放大級154處出現偏置電流失配，緩衝器120亦在某種程度上對所述失配進行緩衝，藉此最小化或防止運作點的變化。
因此，即使負載電流急劇變化，圖10所示緩衝器120亦容許電壓調節器快速地調節電壓而不限制擺動。
圖11A是用於根據圖2或圖3來闡述電壓調節操作的波形圖。
在圖11A中，橫座標表示時間，且縱座標表示功率的振幅。波形LC是說明負載電流的變化的波形。電子裝置所消耗的功率可根據電子裝置的所用負載而增加或減小。舉例而言，假設在時間週期TB中消耗100毫安（mA）。若相較於時間週期TB負載增加，則在時間週期TA中消耗200毫安。若相較於時間週期TB負載增加，則在時間週期TC中消耗10毫安。
在上述情形中，如參照圖2或圖3所述，單個第一回饋迴路LP1的電壓調節操作產生具有波形VOA的功率輸出Vout。藉由由快速推拉式驅動器150形成的第二回饋迴路LP2而使電壓調節更迅速地穩定。因此，產生具有波形VOB的功率輸出Vout。
在圖11A中，波形VOB的負峰值PO2的大小小於波形VOA的負峰值PO1的大小，且波形VOB的正峰值PO4的大小小於波形VOA的正峰值PO3的大小。因此，可藉由較單個第一回饋迴路更迅速地產生快速推拉式驅動器150的推動電流或拉動電流來調節因負載變化而引起的輸出電壓的過衝或下衝。藉由供應以反相型放大結構迅速提供的推動電流而在快速時間內穩定過衝的正峰值，且藉由供應以反相型放大結構迅速提供的拉動電流而在快速時間內穩定下衝的負峰值。此意味著可進行快速過衝及下衝調節。
圖11B是用於根據圖2或圖3來闡述正峰值減小操作的波形圖。
在圖11B中，橫座標表示時間，且縱座標表示功率的振幅。波形圖G10說明當只有第一回饋迴路LP1運作時功率輸出Vout的過衝。同時，波形圖G20說明當第二回饋迴路LP2的運作參與第一回饋迴路LP1的運作時被減小的功率輸出Vout的過衝。藉由一起利用第二回饋迴路LP2及第一回饋迴路LP1而經由交流負回饋操作向控制輸入V1迅速供應推動電流。因此，控制輸入V1的位準被設定為更高，以迅速地調節功率輸出Vout的過衝。
如上所述，具有快速推拉式驅動器150的電壓調節器易於安裝於圖12或圖13所示高端系統晶片上。
返回參照圖2，將更充分地闡述具有圖5所示快速推拉式驅動器150的電壓調節器的運作。
將根據以下情況闡述電壓調節器的運作。當負載電流突然減小時，如圖11A的時間t3點處所示，可在功率輸出節點ND2處產生包含於過衝中的正峰值。
首先，在作為主回饋迴路的第一回饋迴路LP1的電壓調節操作開始之前，作為子回饋迴路的第二回饋迴路LP2的運作開始進行。亦即，連接於緩衝器120的輸出節點ND1與功率輸出節點ND2之間的快速推拉式驅動器150的運作首先作為交流負回饋迴路的運作而開始進行。
圖4所示第一放大級152執行關於正峰值PO3的高通濾波及反相。亦即，在功率輸出節點ND2處產生的正峰值是由圖5所示電容器Cf交流耦合，並經由由PMOS電晶體P1、NMOS電晶體N1、及電阻器Rf形成的第一反相放大器而進行反相。因此，反相輸出Vd的電位藉由第一反相放大器的快速反相操作而非常快速地降低。
在此種情形中，第二反相放大器的PMOS電晶體P2回應於反相輸出Vd而向控制輸入V1供應推動電流。亦即，由於對PMOS電晶體P2的閘極施加低電位，因此驅動電流增加；由於對NMOS電晶體N2的閘極施加低電位，因此驅動電流減小。因此，第二反相器INV2可針對反相輸出Vd的變化而非常快速地增加控制輸入V1的電位而不受偏置電流的約束。
因此，傳遞元件130回應於因此增加的控制輸入V1的電位而減小功率輸出的通過電流量。換言之，功率輸出Vout的正峰值開始在快速時間內穩定。
在上述操作期間，當對誤差放大器110施加藉由經由分壓器140對正峰值進行分壓而獲得的回饋電壓Vfed時，第一回饋迴路LP1的電壓調節操作開始進行。
誤差放大器110將正輸入（+）的電壓與負輸入（-）的電壓進行比較以放大比較結果。誤差放大器110的誤差輸出V2在經由緩衝器120緩衝之後被提供作為控制輸入V1。
此處，緩衝器120與快速推拉式驅動器150一起工作，藉此容許圖2所示電壓調節器的運作速度變得更快並容許所述電壓調節器具有穩定回應速度。亦即，當在功率輸出Vout處發生突變時，第二回饋迴路LP2運作不久。為此，考慮到整個運作，第一回饋迴路LP1的運作必須足夠快。乃因當第二回饋迴路LP2的運作變弱時，會迅速調節功率輸出Vout的電壓。如上所述，若緩衝器120安裝於作為主回饋迴路的第一回饋迴路LP1處，則即使負載電流發生突變仍可確保快速的回應速度而不限制擺動。
最終，由於當正峰值出現時第一回饋迴路LP1所產生的控制輸入V1的電位增加，因此傳遞元件130回應於因此增加的控制輸入V1的電位而減小功率輸入的通過電流量。因此，功率輸出Vout的正峰值在快速時間內減小，以消除輸出電壓的過衝。
如上所述，可藉由以反相型放大結構連接於傳遞元件130的功率輸出Vout與控制輸入V1之間的快速推拉式驅動器150的2級反相運作而如圖11A的脈波PO4或圖11B的波形圖G20所示，以較單個第一回饋迴路的電壓調節速度快的速度來減小功率輸出的正峰值。
最終，在功率輸出Vout的突變減小時，第二回饋迴路LP2的運作能力變弱，且具有相對大的迴路增益的第一回饋迴路LP1的以下運作使整個電壓調節器穩定。
同時，由圖5所示電容器Cf對負峰值進行交流耦合。由PMOS電晶體P1、NMOS電晶體N1、及電阻器Rf形成的第一反相放大器對交流耦合負峰值進行反相。因此，可藉由第一反相放大器的快速反相操作及放大操作而使反相輸出Vd的電位非常快速地增加。
在此種情形中，第二反相器INV2的NMOS電晶體N2回應於反相輸出Vd而將控制輸入V1的電位朝向接地電壓快速拉下。因此，第二反相器INV2針對反相輸出Vd的變化而非常快速地降低控制輸入V1的電位，而不受偏置電流的約束。
根據以上說明，傳遞元件130回應於迅速降低的控制輸入的電位而增加功率輸入的通過電流量。換言之，功率輸出Vout的負峰值開始在快速時間內穩定。
在上述操作期間，當對誤差放大器110施加藉由經由分壓器140對負峰值進行分壓而獲得的回饋電壓Vfed時，第一回饋迴路LP1的電壓調節操作開始進行。
誤差放大器110將正輸入（+）的電壓與負輸入（-）的電壓進行比較以放大比較結果。誤差放大器110的誤差輸出V2在經由緩衝器120緩衝之後被提供作為控制輸入V1。
由於第一回饋迴路LP1所產生的控制輸入V1的電位根據負峰值的產生而降低，因此傳遞元件130回應於因此降低的控制輸入V1的電位而增加功率輸入的通過電流量。因此，功率輸出Vout的負峰值在快速時間內得到彌補，因而消除輸出電壓的下衝。
如上所述，可藉由以反相型放大結構連接於傳遞元件130的功率輸出Vout與控制輸入V1之間的快速推拉式驅動器150的2級反相操作而如圖11A的脈波PO2所示，以較單個第一回饋迴路的電壓調節速度快的速度來減小功率輸出的負峰值。
根據本發明的示例性實施例的電壓調節器具有藉由以反相型放大結構連接的快速推拉式驅動器150的2級反相操作而對負載變化作出快速回應的特性。此特性是其中消耗相當大量的負載電流且變化速度快的高端（high-end）系統晶片所必需的。具體而言，此種運作速度可在晶片未配備有例如多層陶瓷電容器（multilayer ceramic capacitor，MLCC）等電容器時非常有用。
在對具有以反相型放大結構連接的快速推拉式驅動器150的電壓調節器應用無電容器型結構的情況下，可實現全晶片結構而無需額外PCB互連件或引腳（球腳）。此外，電壓調節器在生產成本、系統晶片設計、及依據於缺陷率降低的良率方面是非常有利的。因此，可確保產品在系統晶片市場中的競爭性。
根據本發明的電壓調節可包括以下步驟。
第一步：藉由在路徑電晶體的功率輸出與控制輸入之間依序連接誤差放大器及緩衝器而形成直流回饋迴路。
第二步：藉由在路徑電晶體的功率輸出與控制輸入之間連接快速推拉式驅動器而形成交流回饋迴路。
第三步：控制直流回饋迴路以目標電壓位準驅動功率輸出。
第四步：當在目標電壓位準處發生下衝時，藉由以較直流回饋迴路的調節速度快的速度控制交流回饋迴路而自控制輸入對拉動電流放電。
第五步：當在目標電壓位準處發生過衝時，藉由以較直流回饋迴路的調節速度快的速度控制交流回饋迴路而向控制輸入供應推動電流。
此處，所述步驟可互換且並非僅限於具有時間序列。
在包括傳遞元件、緩衝器、及誤差放大器的電壓調節器中，相較於主回饋迴路，具有用於快速地減小功率輸出的正峰值及負峰值的2級反相放大結構的快速推拉式驅動器安裝於傳遞元件的功率輸出與控制輸入之間，藉此高速地最小化或消除因負載變化而引起的電壓漣波。
圖12是示意性地說明配備有電容器的低壓降電壓調節器的連接結構的圖。
參照圖12，在系統晶片中，晶片400包括內部邏輯201作為電子裝置，例如應用程式處理器（application processor，AP）或記憶體控制器。根據本發明的示例性實施例的電壓調節器100被整合於晶片400上。在此種情形中，用於電壓穩定的電容器1200及1300裝於封裝外部或內部。電容器1200及1300中的每一者可為具有約若干µF的相當大電容的多層陶瓷電容器（MLCC）。內部電容器1200可為在負載電流大且突然變化的情況下將被安裝成更靠近晶片的電容器。電感器Lin及電阻Rin可為內部寄生組件。同時，電感器Lext及電阻Rext可為外部寄生組件。
在圖12中，電容器可導致生產成本增加且製造缺陷率提高。亦即，另外需要PCB互連件或電路元件來將多層陶瓷電容器安裝於封裝外部或內部，因而導致生產成本增加。此外，將多層陶瓷電容器安裝於封裝外部或內部可導致在焊接時封裝厚度增加且缺陷率提高。因此，在系統晶片中，對全積體無電容器型低壓降（low drop-out，LDO）的需求可增加。由於具有依據於圖2或圖3所示配置的效果，因此可更易於對根據本發明的電壓調節器應用圖13所示無電容器型結構。
圖13是示意性地說明無電容器型低壓降電壓調節器的連接結構的圖。
參照圖13，在系統晶片中，晶片410包括內部邏輯201。根據本發明的示例性實施例的電壓調節器100整合於晶片410上。在圖13中，電容器不裝於封裝外部或內部。最終，由於獲得依據於圖2或圖3所示配置的效果，因此可提供不包括多層陶瓷電容器（MLCC）的無電容器型系統晶片。
當系統晶片的效能提高時，其中的邏輯計數的數目及時脈頻率急劇增加。因此，欲由電壓調節器供應的負載電流量及瞬態變化亦增加。在此種情形中，若傳統電壓調節器不藉助多層陶瓷電容器而供應功率，則其可不跟隨負載電流的快速變化，進而導致在功率輸出處出現大的漣波。當在功率輸出處產生大的漣波時以某一頻率運作的數位電路的時序特性發生變化，進而導致整個系統的異常運作。由於根據本發明的示例性實施例的寬頻電壓調節器具有非常快的調節速度，因此可滿足電壓調節器的效能或條件而無需多層陶瓷電容器。
關於圖2或圖3，具有為反相型放大結構的快速推拉式驅動器150的電壓調節器可在快速時間內最小化或減小因負載變化而引起的下衝或過衝。具體而言，由於即使為無電容器型電子裝置，電壓調節器亦迅速回應並提供穩定功率輸出，因此可將其裝於系統晶片上並降低生產成本及製造缺陷率。
圖14是示意性地說明根據本發明的示例性實施例的包括系統晶片的應用程式的方塊圖。
參照圖14，由系統晶片形成的多媒體裝置500包括應用程式處理器（application processor，AP）510、記憶體裝置520、儲存裝置530、通訊模組540、相機模組550、顯示模組560、觸控面板模組570、及功率管理積體電路（IC）580。
應用程式處理器510處理資料。記憶體裝置520可由揮發性記憶體（例如動態隨機存取記憶體（dynamic random access memory，DRAM））形成。揮發性記憶體可儲存經應用程式處理器510處理的資料或可用作工作記憶體。舉例而言，揮發性記憶體可利用動態隨機存取記憶體、靜態隨機存取記憶體（static random access memory，SRAM）、行動動態隨機存取記憶體、及與之類似的記憶體來實作。
與應用程式處理器510連接的通訊模組540可包括用於傳送及接收通訊資料並對資料進行調製及解調的數據機。通訊模組540可包括用於短距離無線通訊的收發器，例如，近場通訊（near field communication，NFC）收發器。關於例如全球行動通訊系統（global system for mobile communications，GSM）或分碼多重存取（code division multiple access，CDMA）等通訊方式，可實作在具有協定NFCIP-1及NFCIP-2的近場通訊介面中界定的近場通訊收發器，所述協定NFCIP-1及NFCIP-2符合由ECMA-340、ISO/IEC 18092、ETSI TS 102 190、ISO 21481、ECMA 352、ETSI TS 102 312標準化的規則。
儲存裝置530可利用反或（NOR）或反及（NAND）快閃記憶體來實作以儲存大量資訊。儲存裝置530可利用非揮發性記憶體來實作，並可儲存用於啟動系統的啟動碼。舉例而言，非揮發性記憶體可由以下所述者形成：電可抹除可程式化唯讀記憶體（electrically erasable programmable read-only memory，EEPROM）、快閃記憶體、相變隨機存取記憶體（phase change RAM，PRAM）、電阻式隨機存取記憶體（resistive RAM，RRAM或ReRAM）、奈米浮閘記憶體（nano floating gate memory，NFGM）、聚合物隨機存取記憶體（polymer RAM，PoRAM）、磁性隨機存取記憶體（magnetic RAM，MRAM）、自旋轉移力矩磁性隨機存取記憶體（spin-transfer torque MRAM，STT-MRAM）、鐵電隨機存取記憶體（ferroelectric RAM，FeRAM）、全像記憶體（holographic memory）、分子電子記憶體、或絕緣體阻變記憶體、或與之類似的記憶體。顯示模組560可利用具有背光或發光二極體（light emitting diode，LED）光源的液晶或有機發光二極體（organic LED，OLED）來實作。顯示模組560可用作輸出裝置以顯示字元、數目、及影像（例如彩色的圖片）。
觸控面板模組570僅向應用程式處理器510提供觸控輸入或向顯示模組560上的應用程式處理器510提供觸控輸入。
多媒體裝置可經由單獨介面與外部通訊裝置連接。所述外部通訊裝置可包括下列者：DVD播放機、電腦、機上盒（set top box，STB）、遊戲機、及數位攝錄影機。
功率管理積體電路580包括負載電流控制裝置（load current control device，LCCD）584及電池582，並管理多媒體裝置的功率。
應用程式處理器510包括具有圖2或圖3所示快速推拉式驅動器150的低壓降電壓調節器100。因此，可在應用程式處理器510運作時，在快速時間內最小化或減小因系統晶片的負載變化而引起的功率輸出的下衝或過衝。具體而言，由於即使為無電容器型多媒體裝置，電壓調節器亦迅速回應並提供穩定功率輸出，因此可將其裝於系統晶片上，並降低生產成本及製造缺陷率。
功率管理積體電路580可包括開關模式電源供應器（switch mode power supply，SMPS）。
應用程式處理器510的低壓降電壓調節器100的回應速度可快於開關模式電源供應器的速度，且低壓降電壓調節器100的雜訊可小於開關模式電源供應器的雜訊。
相機模組550包括相機影像處理器，並與應用程式處理器510連接。
儘管在圖14中未示出，但多媒體裝置可更包括下列者：應用程式晶片組及行動動態隨機存取記憶體。
圖15是示意性地示出根據本發明的示例性實施例的裝於固體狀態驅動機（solid state drive，SSD）上的應用程式的方塊圖。
參照圖15，固體狀態驅動機（SSD）包括記憶體控制器610及快閃記憶體650。快閃記憶體650可包括被形成為平面型或三維堆疊型的多個記憶體650-1至650-n。根據本發明的示例性實施例，具有為反相型放大結構的快速推拉式驅動器150的低壓降電壓調節器100安裝於記憶體控制器610處，並向記憶體控制器610迅速且穩定地供應功率輸出。即使因突發負載變化而在功率輸出處出現漣波，仍能藉由迅速地產生拉動電流或推動電流而將功率輸出迅速調節至目標位準，進而提高固體狀態驅動機的功率穩定性及效能。
記憶體控制器610及快閃記憶體650或固體狀態驅動機的組件可根據各種不同封裝技術中的任一種技術來封裝。此種封裝技術的實例可包括下列者：堆疊式封裝（package on package，PoP）、球柵陣列（ball grid array，BGA）、晶片尺寸封裝（chip scale package，CSP）、塑膠晶粒承載封裝（plastic leaded chip carrier，PLCC）、塑膠雙直插式封裝（plastic dual in-line package，PDIP）、疊片包裝晶粒封裝（die in waffle pack）、晶圓中晶粒形式封裝（die in wafer form）、板上晶片封裝（chip on board，COB）、陶瓷雙直插式封裝（ceramic dual in-line package，CERDIP）、塑膠四面扁平封裝（plastic metric quad flat pack，MQFP）、小型積體電路封裝（small outline IC，SOIC）、縮小外型封裝（shrink small outline package，SSOP）、薄型小型封裝（thin small outline package，TSOP）、薄型四面扁平封裝（thin quad flatpack，TQFP）、系統級封裝（system in package，SIP）、多晶片封裝（multi chip package，MCP）、晶圓級構裝封裝（wafer-level fabricated package，WFP）、及晶圓級處理堆疊封裝（wafer-level processed stack package，WSP）。圖15所示固體狀態驅動機可被提供作為電子裝置的各種組件中的一者，例如電腦、超行動個人電腦（ultra-mobile personal computer，UMPC）、工作台、隨身型易網機（net-book）、個人數位助理（personal digital assistant，PDA）、可攜式電腦（portable computer，PC）、網路平板、無線電話、行動電話、智慧型電話、智慧電視、三維電視、電子書、可攜式多媒體播放機（portable multimedia player，PMP）、可攜式遊戲機、導航裝置、黑盒子、數位相機、數位多媒體廣播（digital multimedia broadcasting，DMB）播放機、數位音訊記錄器、數位音訊播放機、數位圖片記錄器、數位圖片播放機、數位視訊記錄器、數位視訊播放機、作為資料中心的儲存器、用於在無線環境中傳送及接收資訊的裝置、構成家庭網路的各種電子裝置中的一者、構成電腦網路的各種電子裝置中的一者、構成遠程資訊處理網路的各種電子裝置中的一者、射頻識別（radio frequency identification，RFID）裝置、或構成計算系統的各種組件中的一者。
圖15所示配置並非僅限於固體狀態驅動機，而是其可應用於通用快閃儲存器（universal flash storage，UFS）。
圖16是示意性地說明根據本發明的示例性實施例的裝於顯示驅動器積體電路（display driver IC，DDI）上的應用程式的方塊圖。
參照圖16，用於驅動顯示裝置680的顯示驅動器積體電路（DDI）660包括圖1所示低壓降電壓調節器100。顯示驅動器積體電路660如上所述自具有快速推拉式驅動器150的運作特性的低壓降電壓調節器100穩定地接收所必需功率輸出。因此，顯示驅動器積體電路660的功率穩定性及運作相關效能得到提高。
圖17是示意性地說明根據本發明的示例性實施例的與智慧卡連接的應用程式的方塊圖。
參照圖17，若智慧型電話692被配備有多個SIM卡690-1至690-n，則自接收智慧型電話692的電池功率的低壓降電壓調節器100向SIM卡690-1至690-n供應功率輸出以執行電壓調節操作。在此種情形中，SIM卡690-1至690-n如上所述自具有快速推拉式驅動器150的運作特性的低壓降電壓調節器100穩定地接收功率輸出。因此，智慧卡的功率穩定性及效能得到提高。低壓降電壓調節器100的功率輸出被施加至應用程式處理器693及數據機695。
SIM卡690-1至690-n與智慧型電話692之間的匯流排可為基於以下各種介面協定中的至少一者的通訊匯流排，例如但不限於，通用串列匯流排（universal serial bus，USB）協定、多媒體卡（multimedia card，MMC）協定、周邊組件互連（peripheral component interconnection，PCI）協定、快速周邊組件互連（PCI-express，PCI-E）協定、先進技術附接（advanced technology attachment，ATA）協定、序列先進技術附接協定、並行先進技術附接協定、小型電腦小型介面（small computer small interface，SCSI）協定、增強型小型磁碟介面（enhanced small disk interface，ESDI）協定、或整合驅動電子（integrated drive electronics，IDE）協定。
圖18是示意性地說明記憶體控制器的無電容器型低壓降電壓調節器的應用程式的方塊圖。
參照圖18，晶片310包括用於使輸入功率進行位準偏移的位準偏移器312、用於管理輸出功率的開關控制器314、用於產生參考電壓的能隙參考電路316、用於輸出所緩衝參考電壓的參考緩衝器318、第一低壓降102、第二低壓降104、及第三低壓降106。此處，第一低壓降102、第二低壓降104、及第三低壓降106可利用圖1所示低壓降電壓調節器100來實作。最終，關於圖2或圖3，具有快速推拉式驅動器150的低壓降電壓調節器100供應記憶體控制器610所需的各種功率輸出。因此，低壓降電壓調節器100可在快速時間內最小化或減小因記憶體控制器610的負載變化而引起的功率輸出的下衝或過衝。具體而言，對於無電容器型記憶體控制器，自第一低壓降102、第二低壓降104、及第三低壓降106提供具有快速回應的穩定功率輸出。因此，記憶體控制器的功率穩定性及存取相關效能得到提高。
在圖18中，由開關控制器314藉由控制第一開關SW1及第二開關SW2而自第一低壓降102、第二低壓降104、及第三低壓降106中的一者獲得第一功率輸出OUT1。由開關控制器314藉由控制第一開關SW1及第二開關SW2而自第一低壓降102、第二低壓降104、及第三低壓降106中的一者獲得第二功率輸出OUT2。由開關控制器314藉由控制第一開關SW1、第二開關SW2、及第三開關SW3而自第一低壓降102、第二低壓降104、及第三低壓降106中的一者獲得第三功率輸出OUT3。
儘管已參照示例性實施例闡述了本發明，但對於熟習此項技術者而言將顯而易見的是，在不背離本發明的精神及範圍的條件下可作出各種變化及潤飾。因此，應理解，以上實施例並非為限制性的，而是說明性的。
舉例而言，形成電壓調節器的子回饋迴路的快速推拉式驅動器可由反相型放大器形成。然而，本發明的範圍及精神可並非僅限於此。舉例而言，可以各種方式實作放大器的詳細電路連接或放大器級的數目。
50‧‧‧參考電壓產生器
100‧‧‧（低壓降）電壓調節器
102‧‧‧第一低壓降
104‧‧‧第二低壓降
106‧‧‧第三低壓降
110‧‧‧誤差放大器
120‧‧‧緩衝器
130‧‧‧傳遞元件
140‧‧‧分壓器
150‧‧‧快速推拉式驅動器
152‧‧‧第一（放大）級
154‧‧‧第二（放大）級
160‧‧‧頻率補償濾波器
200‧‧‧負載電路
201‧‧‧內部邏輯
300‧‧‧電壓調節系統
310‧‧‧晶片
312‧‧‧位準偏移器
314‧‧‧開關控制器
316‧‧‧能隙參考電路
318‧‧‧參考緩衝器
400、410‧‧‧晶片
500‧‧‧多媒體裝置
510‧‧‧應用程式處理器
520‧‧‧記憶體裝置
530‧‧‧儲存裝置
540‧‧‧通訊模組
550‧‧‧相機模組
560‧‧‧顯示模組
570‧‧‧觸控面板模組
580‧‧‧功率管理積體電路
582‧‧‧電池
584‧‧‧負載電流控制裝置（LCCD）
610‧‧‧記憶體控制器
650‧‧‧快閃記憶體
650-1、650-2、650-n‧‧‧記憶體
660‧‧‧顯示驅動器積體電路
680‧‧‧顯示裝置
690-1、690-n‧‧‧SIM卡
692‧‧‧智慧型電話
693‧‧‧應用程式處理器
695‧‧‧數據機
1200、1300‧‧‧電容器
C、Cf‧‧‧電容器
C1‧‧‧節點
CS1‧‧‧第一電流源
CS2‧‧‧第二電流源
CS3‧‧‧第三電流源
CS4‧‧‧第四電流源
IB1、IB2‧‧‧電流
INV1‧‧‧第一反相器
INV2‧‧‧第二反相器
G10、G20‧‧‧波形圖
LC‧‧‧波形
Lext、Lin‧‧‧電感器
LP1‧‧‧第一回饋迴路
LP2‧‧‧第二回饋迴路
N1‧‧‧第一NMOS電晶體
N2‧‧‧第二NMOS電晶體
N3‧‧‧第三NMOS電晶體
N4‧‧‧第四NMOS電晶體
ND1‧‧‧控制輸入節點/緩衝器的輸出節點
ND2‧‧‧功率輸出節點
NO1‧‧‧第一節點
NO2‧‧‧第二節點
NO3‧‧‧第三節點
NO4‧‧‧第四節點
NO5‧‧‧第五節點
OUT1‧‧‧第一功率輸出
OUT2‧‧‧第二功率輸出
OUT3‧‧‧第三功率輸出
P1‧‧‧第一PMOS電晶體
P2‧‧‧第二PMOS電晶體
P3‧‧‧第三PMOS電晶體
P4‧‧‧第四PMOS電晶體
PO1‧‧‧負峰值
PO2‧‧‧負峰值/脈波
PO3‧‧‧正峰值
PO4‧‧‧正峰值/脈波
PO5、PO6‧‧‧正峰值
PO7、PO8‧‧‧負峰值
R‧‧‧電阻器
R1、R2‧‧‧分壓電阻器
Rext、Rin‧‧‧電阻
Rf‧‧‧電阻器
SW1‧‧‧第一開關
SW2‧‧‧第二開關
SW3‧‧‧第三開關
t1～t4‧‧‧時間
TA、TB、TC‧‧‧時間週期
V1‧‧‧控制輸入
V2‧‧‧緩衝器的輸入（電壓）/誤差放大器的（誤差）輸出
Vb‧‧‧偏置電壓
VB1‧‧‧第一控制電壓
VB2‧‧‧第二控制電壓
Vd、Vd1、Vd2‧‧‧反相輸出
VDD‧‧‧電源供應電壓
Vfed‧‧‧回饋電壓/取樣電壓
Vin‧‧‧功率輸入
VOA、VOB‧‧‧波形
Vout‧‧‧功率輸出
Vref‧‧‧參考電壓
參照以下圖式閱讀以下說明，以上及其他目標及特徵將變得顯而易見，其中除非另外指明，否則在各圖式通篇中相同參考編號指代相同部件，且在圖式中： 圖1是示意性地說明根據本發明的示例性實施例的低壓降電壓調節器的方塊圖。 圖2是示意性地說明根據本發明的示例性實施例的電壓調節器的電路圖。 圖3是示意性地說明根據本發明的另一示例性實施例的電壓調節器的電路圖。 圖4是示意性地說明圖2或圖3所示快速推拉式驅動器的電路圖。 圖5是圖4所示實施例的詳細電路圖。 圖6是說明圖4所示另一實施例的詳細電路圖。 圖7是說明圖4所示再一實施例的詳細電路圖。 圖8是說明圖4所示又一實施例的詳細電路圖。 圖9是說明圖4所示又一實施例的詳細電路圖。 圖10是說明圖2或圖3所示緩衝器的實施例的詳細電路圖。 圖11A是用於根據圖2或圖3來闡述電壓調節操作的波形圖。 圖11B是用於根據圖2或圖3來闡述正峰值減小操作的波形圖。 圖12是示意性地說明配備有電容器的低壓降電壓調節器的連接結構的圖。 圖13是示意性地說明無電容器型低壓降電壓調節器的連接結構的圖。 圖14是示意性地說明根據本發明的示例性實施例的包括系統晶片的應用程式的方塊圖。 圖15是示意性地說明根據本發明的示例性實施例的裝於固體狀態驅動機上的應用程式的方塊圖。 圖16是示意性地說明根據本發明的示例性實施例的裝於顯示驅動器積體電路（integrated circuit，IC）上的應用程式的方塊圖。 圖17是示意性地說明根據本發明的示例性實施例的與智慧卡連接的應用程式的方塊圖。 圖18是示意性地說明記憶體控制器的無電容器型低壓降電壓調節器的應用程式的方塊圖。
100‧‧‧(低壓降)電壓調節器
110‧‧‧誤差放大器
120‧‧‧緩衝器
130‧‧‧傳遞元件
140‧‧‧分壓器
150‧‧‧快速推拉式驅動器
LP1‧‧‧第一回饋迴路
LP2‧‧‧第二回饋迴路
ND1‧‧‧控制輸入節點/緩衝器的輸出節點
ND2‧‧‧功率輸出節點
R1、R2‧‧‧分壓電阻器
Rext、Rin‧‧‧電阻
Rf‧‧‧電阻器
V1‧‧‧控制輸入
V2‧‧‧緩衝器的輸入(電壓)/誤差放大器的(誤差)輸出
Vd、Vd1、Vd2‧‧‧反相輸出
Vfed‧‧‧回饋電壓/取樣電壓
Vin‧‧‧功率輸入
Vout‧‧‧功率輸出

Claims (20)

  1. 一種電壓調節器，包括： 傳遞元件，具有連接至電壓源的功率輸入、連接至負載的功率輸出、及控制輸入； 緩衝器，具有輸入並具有輸出，所述輸出連接至所述傳遞元件的所述控制輸入； 誤差放大器，與所述傳遞元件及所述緩衝器一起形成第一回饋迴路，並具有正輸入、負輸入、及輸出，所述正輸入連接至所述傳遞元件的所述功率輸出的取樣電壓，所述負輸入連接至參考電壓，所述輸出連接至所述緩衝器的所述輸入；以及 快速推拉式驅動器，以反相型放大結構連接於所述傳遞元件的所述功率輸出與所述控制輸入之間，且用以以較所述第一回饋迴路的電壓調節速度快的速度減小因所述負載的變化而引起的所述功率輸出的負峰值及正峰值。
  2. 如申請專利範圍第1項所述的電壓調節器，其中所述快速推拉式驅動器與所述傳遞元件一起形成第二回饋迴路，所述第二回饋迴路的運作速度快於所述第一回饋迴路的運作速度。
  3. 如申請專利範圍第1項所述的電壓調節器，其中所述快速推拉式驅動器包括： 第一放大器，為反相型的，且用以回應於所述傳遞元件的所述功率輸出而產生反相輸出；以及 第二放大器，為反相型的，且用以回應於所述反相輸出而產生用於控制所述控制輸入的電壓位準的推動驅動電流或拉動驅動電流。
  4. 如申請專利範圍第3項所述的電壓調節器，其中所述快速推拉式驅動器更包括高通濾波器，所述高通濾波器連接至所述傳遞元件的所述功率輸出並用以執行交流耦合。
  5. 如申請專利範圍第4項所述的電壓調節器，其中： 所述第一放大器包括：第一PMOS電晶體，具有連接至電源供應電壓的源極、連接至所述功率輸出的閘極、及連接至所述反相輸出的汲極；以及第一NMOS電晶體，具有連接至所述反相輸出的汲極、連接至所述功率輸出的閘極、及連接至接地電壓的源極，且 所述第二放大器包括：第二PMOS電晶體，具有連接至所述電源供應電壓的源極、連接至所述反相輸出的閘極、及連接至所述控制輸入的汲極；以及第二NMOS電晶體，具有連接至所述控制輸入的汲極、連接至所述反相輸出的閘極、及連接至所述接地電壓的源極。
  6. 如申請專利範圍第4項所述的電壓調節器，其中： 所述第一放大器包括：第一電流源，連接至電源供應電壓；第一PMOS電晶體，具有連接至所述第一電流源的輸出的源極、連接至所述功率輸出的閘極、及連接至所述反相輸出的汲極；第一NMOS電晶體，具有連接至所述反相輸出的汲極及連接至所述功率輸出的閘極；以及第二電流源，連接於所述第一NMOS電晶體的源極與接地電壓之間，且 所述第二放大器包括：第三電流源，連接至所述電源供應電壓；第二PMOS電晶體，具有連接至所述第二電流源的輸出的源極、連接至所述反相輸出的閘極、以及連接至所述控制輸入的汲極；第二NMOS電晶體，具有連接至所述控制輸入的汲極及連接至所述反相輸出的閘極；以及第四電流源，連接於所述第二NMOS電晶體的源極與所述接地電壓之間。
  7. 如申請專利範圍第4項所述的電壓調節器，其中： 所述第一放大器包括：第一PMOS電晶體，具有連接至電源供應電壓的源極及連接至所述功率輸出的閘極；第三PMOS電晶體，具有連接至所述第一PMOS電晶體的汲極的源極、連接至所述功率輸出的閘極、及連接至所述反相輸出的汲極；第一NMOS電晶體，具有連接至所述功率輸出的閘極及連接至接地電壓的源極；以及第三NMOS電晶體，具有連接至所述反相輸出的汲極、連接至所述功率輸出的閘極、及連接至所述第一NMOS電晶體的汲極的源極； 所述第二放大器包括：第二PMOS電晶體，具有連接至所述電源供應電壓的源極及連接至所述反相輸出的閘極；第四PMOS電晶體，具有連接至所述第二PMOS電晶體的汲極的源極、連接至所述反相輸出的閘極、及連接至所述控制輸入的汲極；第二NMOS電晶體，具有連接至所述反相輸出的閘極及連接至所述接地電壓的源極；以及第四NMOS電晶體，具有連接至所述控制輸入的汲極、連接至所述反相輸出的閘極、及連接至所述第二NMOS電晶體的汲極的源極。
  8. 如申請專利範圍第4項所述的電壓調節器，其中： 所述第一放大器包括：第一PMOS電晶體，具有連接至電源供應電壓的源極及連接至所述功率輸出的閘極；第三PMOS電晶體，具有連接至所述第一PMOS電晶體的汲極的源極、連接至第一控制電壓的閘極、及連接至所述反相輸出的汲極；第一NMOS電晶體，具有連接至所述功率輸出的閘極及連接至接地電壓的源極；以及第三NMOS電晶體，具有連接至所述反相輸出的汲極、連接至第二控制電壓的閘極、及連接至所述第一NMOS電晶體的汲極的源極；且 所述第二放大器包括：第二PMOS電晶體，具有連接至所述電源供應電壓的源極及連接至所述反相輸出的閘極；第四PMOS電晶體，具有連接至所述第二PMOS電晶體的汲極的源極、連接至所述第一控制電壓的閘極、及連接至所述控制輸入的汲極；第二NMOS電晶體，具有連接至所述反相輸出的閘極及連接至所述接地電壓的源極；以及第四NMOS電晶體，具有連接至所述控制輸入的汲極、連接至所述第二控制電壓的閘極、及連接至所述第二NMOS電晶體的汲極的源極。
  9. 如申請專利範圍第4項所述的電壓調節器，其中： 所述第一放大器包括：第一PMOS電晶體，具有連接至電源供應電壓的源極及連接至所述功率輸出的閘極；第三PMOS電晶體，具有連接至所述第一PMOS電晶體的汲極的源極及連接至所述功率輸出的閘極；第一NMOS電晶體，具有連接至所述功率輸出的閘極及連接至接地電壓的源極；以及第三NMOS電晶體，具有連接至所述第三PMOS電晶體的汲極的汲極、連接至所述功率輸出的閘極、及連接至所述第一NMOS電晶體的汲極的源極；且 所述第二放大器包括：第二PMOS電晶體，具有連接至所述電源供應電壓的源極、連接至所述第一PMOS電晶體的所述汲極的閘極、及連接至所述控制輸入的汲極；以及第二NMOS電晶體，具有連接至所述第一NMOS電晶體的所述汲極的閘極、連接至所述控制輸入的汲極、及連接至所述接地電壓的源極。
  10. 如申請專利範圍第1項所述的電壓調節器，更包括頻率補償元件，所述頻率補償元件連接於所述傳遞元件的所述功率輸出與所述緩衝器的所述輸入之間且用以穩定整個電路迴路的頻率。
  11. 一種電壓調節器，包括： 傳遞元件，具有連接至電壓源的功率輸入、連接至負載的功率輸出、及控制輸入； 緩衝器，具有輸入並具有輸出，所述輸出連接至所述傳遞元件的所述控制輸入； 誤差放大器，與所述傳遞元件及所述緩衝器一起形成第一回饋迴路，並具有正輸入、負輸入、及輸出，所述正輸入連接至所述傳遞元件的所述功率輸出的分壓電壓，所述負輸入連接至參考電壓，所述輸出連接至所述緩衝器的輸入；以及 快速推拉式驅動器，以反相型放大結構連接於所述傳遞元件的所述功率輸出與所述控制輸入之間，且用以在因所述負載的變化而發生所述功率輸出的下衝及過衝時在交流耦合所述功率輸出的同時，以較所述第一回饋迴路的調節速度快的速度來調節所述功率輸出。
  12. 如申請專利範圍第11項所述的電壓調節器，其中所述傳遞元件包括PMOS電晶體，所述PMOS電晶體具有連接至所述功率輸入的源極、連接至所述功率輸出的汲極、及連接至所述控制輸入的閘極。
  13. 如申請專利範圍第12項所述的電壓調節器，其中所述緩衝器具有源極隨耦器電路結構，以根據所述功率輸出的變化而緩解擺動限制以及在寬的頻帶中高速地作出回應。
  14. 如申請專利範圍第13項所述的電壓調節器，其中所述誤差放大器包括差動放大器，所述差動放大器用以將所述正輸入的電壓與所述負輸入的電壓進行比較並放大所述正輸入的所述電壓與所述負輸入的所述電壓之差。
  15. 如申請專利範圍第11項所述的電壓調節器，其中： 所述快速推拉式驅動器與所述傳遞元件一起形成第二回饋迴路，所述第二回饋迴路的運作回應快於所述第一回饋迴路的運作回應，且 所述第一回饋迴路用作直流回饋迴路且所述第二回饋迴路用作交流回饋迴路。
  16. 一種低壓降電壓調節器，包括： 傳遞元件，用以回應於控制輸入上的電壓而將功率輸入傳遞至連接至負載的功率輸出； 分壓器，用以根據指定的電阻比率對所述功率輸出進行分壓，以產生分壓輸出； 緩衝器，具有輸入並具有輸出，所述輸出連接至所述傳遞元件的所述控制輸入； 誤差放大器，與所述傳遞元件及所述緩衝器一起形成第一回饋迴路，並用以比較及放大連接至所述分壓器的所述分壓輸出的正輸入的電壓與連接至輸入參考電壓的負輸入的電壓，且所述誤差放大器的輸出被提供作為所述緩衝器的輸入；以及 快速推拉式驅動器，具有反相型放大結構，並用以在因所述負載的變化而出現與所述功率輸出的目標電壓偏離的負峰值或正峰值時以較所述第一回饋迴路的電壓調節速度快的速度將所述功率輸出調節至目標電壓。
  17. 如申請專利範圍第16項所述的低壓降電壓調節器，其中所述低壓降電壓調節器安裝於系統晶片的封裝中。
  18. 如申請專利範圍第16項所述的低壓降電壓調節器，其中所述分壓器包括： 第一電阻器，其一端連接至所述功率輸出；以及 第二電阻器，連接於所述第一電阻器的用以產生所述分壓電壓的另一端與接地電壓之間。
  19. 如申請專利範圍第16項所述的低壓降電壓調節器，其中所述快速推拉式驅動器具有級聯放大器，各所述級聯放大器為反相型且驅動推動電流及拉動電流，所述級聯放大器的級的數目為至少兩個或更多個。
  20. 如申請專利範圍第19項所述的低壓降電壓調節器，其中所述快速推拉式驅動器更包括高通濾波器，所述高通濾波器用以利用電容器及電阻器來交流耦合所述傳遞元件的所述功率輸出。
TW104138162A 2014-12-11 2015-11-19 基於反相放大器的雙迴路電壓調節器 TWI669584B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
??10-2014-0178639 2014-12-11
KR1020140178639A KR102204678B1 (ko) 2014-12-11 2014-12-11 인버터 증폭기 기반의 이중 루프 레귤레이터 및 그에 따른 전압 레귤레이팅 방법

Publications (2)

Publication Number Publication Date
TW201621504A true TW201621504A (zh) 2016-06-16
TWI669584B TWI669584B (zh) 2019-08-21

Family

ID=56112152

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104138162A TWI669584B (zh) 2014-12-11 2015-11-19 基於反相放大器的雙迴路電壓調節器

Country Status (4)

Country Link
US (1) US9577613B2 (zh)
KR (1) KR102204678B1 (zh)
CN (1) CN105700605B (zh)
TW (1) TWI669584B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI749051B (zh) * 2016-08-25 2021-12-11 南韓商三星顯示器有限公司 收發器系統、顯示裝置及驅動用於觸控偵測之觸控螢幕面板之方法
TWI831269B (zh) * 2022-06-30 2024-02-01 大陸商北京集創北方科技股份有限公司 低壓差穩壓電路、驅動晶片及電子裝置

Families Citing this family (46)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9280168B2 (en) * 2013-03-29 2016-03-08 Intel Corporation Low-power, high-accuracy current reference for highly distributed current references for cross point memory
KR102395466B1 (ko) * 2015-07-14 2022-05-09 삼성전자주식회사 리플 감소 속도를 제고한 레귤레이터 회로
US10078342B2 (en) * 2016-06-24 2018-09-18 International Business Machines Corporation Low dropout voltage regulator with variable load compensation
JP2018082328A (ja) * 2016-11-17 2018-05-24 東芝メモリ株式会社 データ送信装置
CN106788356B (zh) * 2016-12-13 2019-04-26 电子科技大学 一种具有实时频率补偿功能的线性稳压器
CN106774578B (zh) * 2017-01-10 2018-02-27 南方科技大学 低压差线性稳压器
KR102396997B1 (ko) * 2017-01-23 2022-05-12 삼성전자주식회사 서플라이 레귤레이션 루프를 이용한 발진기 및 발진기의 동작 방법
US10128835B2 (en) * 2017-02-20 2018-11-13 Stmicroelectronics International N.V. Aging tolerant I/O driver
CN109634344A (zh) * 2017-03-08 2019-04-16 长江存储科技有限责任公司 一种高带宽低压差线性稳压器
US10256813B2 (en) * 2017-04-26 2019-04-09 Qualcomm Incorporated Fast transient high-side gate driving circuit
CN108964651B (zh) * 2017-05-17 2022-04-26 中芯国际集成电路制造(北京)有限公司 一种输出电路及电子装置
US10496115B2 (en) * 2017-07-03 2019-12-03 Macronix International Co., Ltd. Fast transient response voltage regulator with predictive loading
US10382030B2 (en) * 2017-07-12 2019-08-13 Texas Instruments Incorporated Apparatus having process, voltage and temperature-independent line transient management
US10860043B2 (en) 2017-07-24 2020-12-08 Macronix International Co., Ltd. Fast transient response voltage regulator with pre-boosting
CN107783588B (zh) * 2017-11-10 2023-11-28 佛山科学技术学院 一种推挽式快速响应ldo电路
KR102543063B1 (ko) 2017-11-28 2023-06-14 삼성전자주식회사 외장 커패시터를 사용하지 않는 전압 레귤레이터 및 이를 포함하는 반도체 장치
CN108415506B (zh) * 2018-02-28 2020-10-27 西安微电子技术研究所 一种抗γ瞬时电离剂量率辐射的LDO电路
CN108536206B (zh) * 2018-03-22 2020-10-27 广州慧智微电子有限公司 一种电压调节器及电压调节方法
TWI666538B (zh) * 2018-04-24 2019-07-21 瑞昱半導體股份有限公司 穩壓器與穩壓方法
CN110673679B (zh) * 2018-07-03 2021-01-05 华邦电子股份有限公司 数字稳压器
US10637418B2 (en) * 2018-07-06 2020-04-28 Shenzhen GOODIX Technology Co., Ltd. Stacked power amplifiers using core devices
US10488875B1 (en) * 2018-08-22 2019-11-26 Nxp B.V. Dual loop low dropout regulator system
KR102602533B1 (ko) 2018-09-21 2023-11-15 삼성전자주식회사 로드 스위치 회로 및 이를 이용한 배터리 전력 제어 방법
US10845834B2 (en) 2018-11-15 2020-11-24 Nvidia Corp. Low area voltage regulator with feedforward noise cancellation of package resonance
US11271566B2 (en) * 2018-12-14 2022-03-08 Integrated Device Technology, Inc. Digital logic compatible inputs in compound semiconductor circuits
CN109782838A (zh) * 2018-12-15 2019-05-21 华南理工大学 一种基于反相器的快速瞬态响应ldo稳压器电路
CN113302570B (zh) * 2019-03-06 2022-10-11 华为技术有限公司 一种接口电路
CN111294446B (zh) * 2019-03-28 2021-05-18 紫光展讯通信(惠州)有限公司 终端的供电系统电路
US11984817B2 (en) * 2020-03-10 2024-05-14 Xilinx, Inc. Low power inverter-based CTLE
CN111240387B (zh) * 2020-03-12 2021-10-08 北京中科银河芯科技有限公司 一种防过冲电路、稳压器及防过冲方法
CN113470710B (zh) * 2020-03-31 2024-03-26 长鑫存储技术有限公司 半导体存储器
WO2022082656A1 (zh) * 2020-10-22 2022-04-28 深圳市汇顶科技股份有限公司 低压差线性稳压器和供电电路
US11687107B2 (en) * 2020-11-09 2023-06-27 Cirrus Logic, Inc. Voltage regulators
US20220197321A1 (en) * 2020-12-19 2022-06-23 Intel Corporation Dual loop voltage regulator
CN112859682A (zh) * 2021-01-08 2021-05-28 上海美仁半导体有限公司 控制芯片、控制装置及电子设备
US20220291706A1 (en) * 2021-03-10 2022-09-15 Realtek Semiconductor Corp. Linear voltage regulator with fast load regulation and method thereof
US11656643B2 (en) * 2021-05-12 2023-05-23 Nxp Usa, Inc. Capless low dropout regulation
US11906997B2 (en) * 2021-05-14 2024-02-20 Taiwan Semiconductor Manufacturing Company, Ltd. Low-dropout (LDO) voltage regulator including amplifier and decoupling capacitor
TWI801922B (zh) 2021-05-25 2023-05-11 香港商科奇芯有限公司 電壓調節器
CN113741610B (zh) * 2021-09-29 2022-08-30 深圳市中科蓝讯科技股份有限公司 一种基准电压电路及芯片
WO2023075744A1 (en) * 2021-10-25 2023-05-04 Hewlett-Packard Development Company, L.P. Hardware component voltage regulation
IT202100030611A1 (it) * 2021-12-03 2023-06-03 Sk Hynix Inc Dispositivo di memoria non volatile
US11789478B2 (en) * 2022-02-22 2023-10-17 Credo Technology Group Limited Voltage regulator with supply noise cancellation
CN114706441B (zh) * 2022-04-07 2023-08-04 南京市智凌芯科技股份有限公司 一种低功耗低压差线性稳压器
CN115083475A (zh) * 2022-06-09 2022-09-20 华中科技大学 高速大电流脉冲电路、相变存储器的操作电路及操作方法
CN116846372A (zh) * 2023-07-04 2023-10-03 广州联航科电气机械有限公司 一种交流充电桩控制导引pwm产生及检测电路

Family Cites Families (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62250748A (ja) * 1986-04-24 1987-10-31 Matsushita Electric Ind Co Ltd 符号変換装置
US5220272A (en) * 1990-09-10 1993-06-15 Linear Technology Corporation Switching regulator with asymmetrical feedback amplifier and method
US5563501A (en) * 1995-01-20 1996-10-08 Linfinity Microelectronics Low voltage dropout circuit with compensating capacitance circuitry
JP3613447B2 (ja) 1999-06-10 2005-01-26 株式会社エヌ・ティ・ティ・ドコモ 二重ループを持つフィードフォワード増幅器
US6246221B1 (en) * 2000-09-20 2001-06-12 Texas Instruments Incorporated PMOS low drop-out voltage regulator using non-inverting variable gain stage
CN1215727C (zh) 2001-11-06 2005-08-17 株式会社Ntt都科摩 具有双重环路的前馈放大器
EP1336912A1 (en) 2002-02-18 2003-08-20 Motorola, Inc. Low drop-out voltage regulator
US6703815B2 (en) * 2002-05-20 2004-03-09 Texas Instruments Incorporated Low drop-out regulator having current feedback amplifier and composite feedback loop
US6977558B2 (en) * 2003-08-28 2005-12-20 International Busines Machines Corporation Self-adaptive voltage regulator for a phase-locked loop
US7554310B2 (en) * 2005-03-18 2009-06-30 Power-One, Inc. Digital double-loop output voltage regulation
US7141956B2 (en) 2005-03-18 2006-11-28 Power-One, Inc. Digital output voltage regulation circuit having first control loop for high speed and second control loop for high accuracy
KR100804627B1 (ko) 2005-08-26 2008-02-20 삼성전자주식회사 레벨 검출회로 및 방법과, 반도체 메모리 장치의 기판바이어스 전압 발생회로 및 방법
US7292061B2 (en) * 2005-09-30 2007-11-06 Masaid Technologies Incorporated Semiconductor integrated circuit having current leakage reduction scheme
CN100520665C (zh) * 2006-05-17 2009-07-29 深圳安凯微电子技术有限公司 一种低压线性电压调节器
US8593216B2 (en) * 2006-06-30 2013-11-26 Qualcomm Incorporated Loop filter with noise cancellation
JP2008022623A (ja) 2006-07-12 2008-01-31 Canon Inc 電源装置およびそれを搭載した画像形成装置
JP2008217677A (ja) * 2007-03-07 2008-09-18 Ricoh Co Ltd 定電圧回路及びその動作制御方法
US7907074B2 (en) * 2007-11-09 2011-03-15 Linear Technology Corporation Circuits and methods to reduce or eliminate signal-dependent modulation of a reference bias
GB2457764B (en) 2008-02-28 2013-01-23 Nujira Ltd Improved control loop for amplification stage
CN101635165B (zh) * 2008-07-21 2011-12-14 上海华虹Nec电子有限公司 用低压mos晶体管耐高压的解码电路和实现方法
US8482342B2 (en) * 2009-10-30 2013-07-09 Stmicroelectronics S.R.L. Circuit for generating a reference voltage with compensation of the offset voltage
US8704588B2 (en) * 2009-10-30 2014-04-22 Stmicroelectronics S.R.L. Circuit for generating a reference voltage
JP5581868B2 (ja) * 2010-07-15 2014-09-03 株式会社リコー 半導体回路及びそれを用いた定電圧回路
US8841893B2 (en) * 2010-12-16 2014-09-23 International Business Machines Corporation Dual-loop voltage regulator architecture with high DC accuracy and fast response time
CN102291111B (zh) * 2011-07-04 2016-03-16 上海华虹宏力半导体制造有限公司 基于比例电流源的延迟电路
KR20130034852A (ko) 2011-09-29 2013-04-08 삼성전기주식회사 저전압 강하 레귤레이터
JP5915372B2 (ja) * 2012-05-21 2016-05-11 株式会社ソシオネクスト 電圧生成回路
US9019005B2 (en) * 2012-06-28 2015-04-28 Infineon Technologies Ag Voltage regulating circuit
CN102830743B (zh) * 2012-09-17 2014-04-30 电子科技大学 一种欠压锁定电路
CN103856207A (zh) * 2012-12-06 2014-06-11 艾尔瓦特集成电路科技（天津）有限公司 电平转换电路和电平转换方法
CN103944557B (zh) * 2014-04-08 2017-01-25 龙迅半导体（合肥）股份有限公司 一种驱动控制电路

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI749051B (zh) * 2016-08-25 2021-12-11 南韓商三星顯示器有限公司 收發器系統、顯示裝置及驅動用於觸控偵測之觸控螢幕面板之方法
TWI831269B (zh) * 2022-06-30 2024-02-01 大陸商北京集創北方科技股份有限公司 低壓差穩壓電路、驅動晶片及電子裝置

Also Published As

Publication number Publication date
US20160173066A1 (en) 2016-06-16
TWI669584B (zh) 2019-08-21
US9577613B2 (en) 2017-02-21
CN105700605B (zh) 2019-08-13
KR20160071570A (ko) 2016-06-22
KR102204678B1 (ko) 2021-01-20
CN105700605A (zh) 2016-06-22

Similar Documents

Publication Publication Date Title
TWI669584B (zh) 基於反相放大器的雙迴路電壓調節器
US10852756B2 (en) Low dropout voltage regulator integrated with digital power gate driver
US9323263B2 (en) Low dropout regulator with hysteretic control
US9933799B2 (en) Voltage regulator using a multi-power and gain-boosting technique and mobile devices including the same
US20130099764A1 (en) System and method to regulate voltage
KR102395466B1 (ko) 리플 감소 속도를 제고한 레귤레이터 회로
US9813064B2 (en) Apparatus for high voltage tolerant driver
US20170269620A1 (en) Voltage regulator and integrated circuit including the same
US9989981B1 (en) Cascaded LDO voltage regulator
US9595823B2 (en) Low power circuit for transistor electrical overstress protection in high voltage applications
CN106843348B (zh) 电压调节器和包括该电压调节器的移动设备
US10025333B2 (en) Mixed signal low dropout voltage regulator with low output impedance
US20220368297A1 (en) Operational amplifier circuit and operational amplifier compensation circuit for amplifying input signal at high slew rate
TW201915637A (zh) 多相電壓調節器及用於操作多相電壓調節器的方法
US20150077077A1 (en) Voltage generating apparatus
US8169430B2 (en) Display system with low drop-out voltage regulator
US9459638B2 (en) Internal voltage generation circuit for adjusting internal voltage signal based on received bulk voltage signal, an upper limit reference voltage signal, and a lower limit reference voltage signal
US20140253179A1 (en) Low voltage swing repeater
KR102541995B1 (ko) 증폭 회로, 이를 이용하는 반도체 장치 및 반도체 시스템
US20230246598A1 (en) Amplifier and electronic device including amplifier
JP4942017B2 (ja) 半導体装置
US9690310B2 (en) Internal voltage generator of semiconductor device and method for driving the same
US20140139271A1 (en) Integrated circuit having stack structure
JP5481262B2 (ja) オーディオ信号処理回路およびそれを用いた電子機器